JPH11113265A - Invfrter device - Google Patents

Invfrter device

Info

Publication number
JPH11113265A
JPH11113265A JP9268727A JP26872797A JPH11113265A JP H11113265 A JPH11113265 A JP H11113265A JP 9268727 A JP9268727 A JP 9268727A JP 26872797 A JP26872797 A JP 26872797A JP H11113265 A JPH11113265 A JP H11113265A
Authority
JP
Japan
Prior art keywords
circuit
short
igbt
igbts
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9268727A
Other languages
Japanese (ja)
Other versions
JP3764259B2 (en
Inventor
Naoki Takada
直樹 高田
Satoshi Ibori
敏 井堀
Hiroshi Chiba
宏 千葉
Mutsuo Tokashiki
睦男 渡嘉敷
Satoko Ishii
聡子 石井
Masayuki Hirota
雅之 広田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Keiyo Engineering Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Keiyo Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Keiyo Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP26872797A priority Critical patent/JP3764259B2/en
Publication of JPH11113265A publication Critical patent/JPH11113265A/en
Application granted granted Critical
Publication of JP3764259B2 publication Critical patent/JP3764259B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an inverter device which is constituted so that the inverter device may always surely suppress the occurrence of a surge voltage and may prevent the breakdown of IGBTs(insulated gate bipolar transistors), even when the detecting level of a short-circuit detecting circuit fluctuates. SOLUTION: An inverter device is constituted in such a way that an OR circuit 30 which inputs abnormal current detecting signals from outputs B provided to all driving circuits 15-20 of IGBTs 3-8 is provided, gradually decreasing operation signals outputted from the OR circuit 30 are supplied to inputs C provided to all driving circuits 15-20 and, when a short circuit is detected in any one of the IGBTs 3-8, all IGBTs 3-8 are softly controlled for constriction and slowly turned off from turned-on states. Since the IGBTs 3-8 in all phases are softly controlled for gradual decrease even when an abnormal large current caused by an output short circuit, etc., is detected in any phase, the possibility of occurring surge voltages in the IGBTs which are in the other phase than the phase in which the abnormal current is detected can be eliminated even when the detecting level of the abnormal current fluctuates.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、主回路のスイッチ
ング素子としてIGBT(絶縁ゲート・バイポーラ・ト
ランジスタ)を用いたインバータ装置に係り、特に、出
力短絡時での短絡電流の保護機能を備えたインバータ装
置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter device using an IGBT (insulated gate bipolar transistor) as a switching element of a main circuit, and more particularly to an inverter device having a short-circuit current protection function when an output is short-circuited. Related to the device.

【0002】[0002]

【従来の技術】近年、主回路スイッチング素子として、
IGBTを使用したインバータ装置が広く用いられてい
るが、このようなIGBTを用いたインバータ装置で
は、その出力短絡時の保護方式として、短絡電流の速や
かな検出処理と、その後でのゲート電圧の緩やかな絞り
によりスイッチング素子の遮断を制御する、いわゆるソ
フト絞り制御方式が、従来から主として採用されてい
る。
2. Description of the Related Art In recent years, as a main circuit switching element,
Inverter devices using IGBTs are widely used. In such inverter devices using IGBTs, as a protection method when the output is short-circuited, a short-circuit current is quickly detected and a gate voltage is gradually reduced. Conventionally, a so-called soft aperture control method of controlling switching of a switching element by an appropriate aperture has been mainly employed.

【0003】これは、IGBTはスイッチング速度が速
いため、出力短絡発生時での大電流の通過によるIGB
T破壊の虞れだけではなく、電流の遮断により発生する
サージ電圧がIGBTの耐圧を越え、破壊の虞れが生じ
てしまうからである。
[0003] This is because the switching speed of the IGBT is high, so that the IGB caused by the passage of a large current when an output short circuit occurs.
This is because not only the risk of T breakdown but also the surge voltage generated by the interruption of the current exceeds the breakdown voltage of the IGBT, which may cause the breakdown.

【0004】このサージ電圧は、電流遮断時での電流変
化率di/dtと配線インダクタンスに起因するもので
あり、短絡電流のような大電流を、IGBTの通常のス
イッチング速度で遮断したとすると、IGBTの耐圧を
越える大きなサージ電圧が簡単に発生してしまう。
This surge voltage is caused by the current change rate di / dt and the wiring inductance when the current is interrupted. If a large current such as a short-circuit current is interrupted at a normal switching speed of the IGBT, A large surge voltage exceeding the breakdown voltage of the IGBT easily occurs.

【0005】そこで、このサージ電圧を抑制するため、
短絡電流検出時には、上記したように、IGBTのゲー
ト電圧の絞りを緩やかにし、これによりIGBTの電流
をゆっくりと減少させてゆき、電流遮断時での電流変化
率di/dtを抑え、サージ電圧が大きくならないよう
にしているのである。
Therefore, in order to suppress this surge voltage,
When a short-circuit current is detected, as described above, the gate voltage of the IGBT is gradually reduced, thereby gradually decreasing the current of the IGBT, suppressing the current change rate di / dt at the time of interrupting the current, and reducing the surge voltage. They try not to grow.

【0006】ところで、従来技術によるインバータ装置
では、図4に示すように、主回路のスイッチング素子で
あるIGBT3〜8の全てのゲート駆動回路15〜20
に保護回路を設け、各スイッチング素子ごとに独立して
短絡電流の検出を行い、短絡電流の通流と、短絡電流の
遮断によるサージ電圧から各IGBT3〜8を保護する
ようになっている。
By the way, in the inverter device according to the prior art, as shown in FIG. 4, all the gate drive circuits 15 to 20 of the IGBTs 3 to 8 which are the switching elements of the main circuit.
A protection circuit is provided for each switching element to detect a short-circuit current independently for each switching element, and to protect each of the IGBTs 3 to 8 from a short-circuit current flow and a surge voltage caused by interruption of the short-circuit current.

【0007】この図4の従来技術によるインバータ装置
において、1は整流回路、2は平滑コンデンサ、3〜8
はIGBT、9〜14はフライホイールダイオード、1
5〜20はIGBTの駆動回路(ゲート駆動回路)、21
は短絡検出用ダイオード、22はインバータ制御回路で
ある。なお、23は出力短絡を想定して設けたスイッチ
で、24は配線インダクタンスを表わし、詳しい説明に
ついては後述する。
In the inverter device according to the prior art shown in FIG. 4, 1 is a rectifier circuit, 2 is a smoothing capacitor, 3 to 8
Is an IGBT, 9 to 14 are flywheel diodes, 1
5 to 20 are IGBT drive circuits (gate drive circuits), 21
Is a short-circuit detecting diode, and 22 is an inverter control circuit. Reference numeral 23 denotes a switch provided on the assumption that the output is short-circuited, and reference numeral 24 denotes a wiring inductance, which will be described later in detail.

【0008】整流回路1は、図示のように、3相ブリッ
ジ接続された6個のダイオードで構成され、3相交流電
源から供給される3相交流電力を直流電力に変換し、平
滑コンデンサ2に充電すると共に、6個のIGBT3〜
8をスイッチング素子とする主回路に直流電力を供給す
る働きをする。
The rectifier circuit 1 is composed of six diodes connected in a three-phase bridge as shown in the figure, and converts three-phase AC power supplied from a three-phase AC power source into DC power, and supplies the DC power to a smoothing capacitor 2. While charging, 6 IGBT3 ~
8 serves to supply DC power to a main circuit having a switching element.

【0009】これにより、通常の動作時には、上位のイ
ンバータ制御回路22から供給されるPWM信号に従っ
て、各駆動回路15〜20が、各々のIGBT3〜8を
スイッチング制御し、U、V、Wの各出力端子に3相交
流電力を発生させ、これらの出力端子U、V、Wに接続
されているモータなどの負荷に3相交流電力を供給する
ようになっている。
Thus, during normal operation, each of the drive circuits 15 to 20 controls the switching of each of the IGBTs 3 to 8 in accordance with the PWM signal supplied from the higher-order inverter control circuit 22, and each of the U, V, W A three-phase AC power is generated at an output terminal, and the three-phase AC power is supplied to a load such as a motor connected to the output terminals U, V, and W.

【0010】一方、各駆動回路15〜20は、ダイオー
ド21により、各々のIGBT3〜8の短絡電流を検出
したときは、上記したように、IGBTのゲート電圧を
ソフト絞り制御し、電流遮断時での電流変化率di/d
tを抑え、サージ電圧が大きくならないようにすると共
に、その出力Aからアラーム信号を出力し、インバータ
制御回路22に供給する。
On the other hand, when each of the driving circuits 15 to 20 detects the short-circuit current of each of the IGBTs 3 to 8 by the diode 21, as described above, the gate voltage of the IGBT is controlled by soft aperture control, and when the current is cut off. Current change rate di / d
t is suppressed so that the surge voltage does not increase, an alarm signal is output from the output A, and the alarm signal is supplied to the inverter control circuit 22.

【0011】そこで、インバータ制御回路22は、この
アラーム信号に応じて各駆動回路15〜20に対するP
WM信号の送出を停止し、これによりインバータ装置の
非常停止を行ない、機器の保護が得られるようにするの
である。次に、図5は、現在、一般的に使用されている
モジュール化された駆動回路15〜20の一例を示した
ものである。ここで、各駆動回路15〜20は全て同じ
構成なので、駆動回路15と、駆動回路20についてだ
け示し、他は省略してある。
In response to this alarm signal, the inverter control circuit 22 sends a signal to each of the drive circuits 15 to 20 in response to the alarm signal.
The transmission of the WM signal is stopped, whereby the emergency stop of the inverter device is performed, so that the protection of the device can be obtained. Next, FIG. 5 shows an example of modularized drive circuits 15 to 20 which are generally used at present. Here, since each of the drive circuits 15 to 20 has the same configuration, only the drive circuit 15 and the drive circuit 20 are shown, and the others are omitted.

【0012】駆動回路15、20は、それぞれゲート駆
動回路150、200と短絡検出回路151、201、
ゲート絞り回路152、202、それにアラーム出力回
路153、203で構成されている。以下、IGBT3
の駆動回路15を例にして説明する。ゲート駆動回路1
50は、インバータ制御回路22から供給されてくるP
WM信号を電気的に隔離した状態で増幅し、IGBT3
のゲートを駆動する働きをする。
The driving circuits 15 and 20 include gate driving circuits 150 and 200 and short-circuit detecting circuits 151 and 201, respectively.
It comprises gate aperture circuits 152 and 202 and alarm output circuits 153 and 203. Hereinafter, IGBT3
The drive circuit 15 of FIG. Gate drive circuit 1
50 is the P supplied from the inverter control circuit 22.
The WM signal is amplified in an electrically isolated state, and the IGBT3
Acts to drive the gate of the

【0013】短絡検出回路151は、IGBT3に流れ
る短絡電流を検出する働きをするもので、IGBT3が
オン(導通)しているとき、そのコレクタとエミッタの間
に現れる電圧、すなわちコレクタ−エミッタ電圧をダイ
オード21を介して取り込むことにより、短絡電流を検
出するようになっている。
The short-circuit detection circuit 151 functions to detect a short-circuit current flowing through the IGBT 3. When the IGBT 3 is on (conducting), a voltage appearing between its collector and emitter, that is, a collector-emitter voltage is detected. The short circuit current is detected by taking in through the diode 21.

【0014】IGBTがオン状態のとき、通常時は、短
絡検出回路151から検出用のダイオード21を介して
IGBT3に検出用の電流が流れるが、IGBT3のコ
レクタ−エミッタ電圧が規定値より高くなると、ダイオ
ード12がオフして電流が流れなくなるようにしてあ
り、この電流が流れなくなった場合、これをIGBT3
に短絡電流が流れているものと判断するようになってい
る。
When the IGBT is in the ON state, normally, a detection current flows from the short-circuit detection circuit 151 to the IGBT 3 via the detection diode 21, but when the collector-emitter voltage of the IGBT 3 becomes higher than a specified value, The diode 12 is turned off so that no current flows. When the current stops flowing, the IGBT 3
It is determined that a short-circuit current is flowing through the switch.

【0015】なお、これは、IGBTでは、それに出力
短絡などによる大きな電流が流れた場合、その動作領域
が飽和領域から能動領域に移行し、コレクタ−エミッタ
電圧が急に上昇してしまうという特性があるのを利用し
たものである。
In the IGBT, when a large current flows through the IGBT due to an output short circuit or the like, the operation region shifts from the saturation region to the active region, and the collector-emitter voltage rises sharply. It is a thing that uses something.

【0016】ゲート絞り回路152は、短絡電流検出
時、短絡検出回路151から供給される信号に応じて動
作を開始し、上記したようにゲート駆動信号を緩やかに
絞り、IGBT3をゆっくりとオンからオフ(遮断)に移
行させるソフト絞り制御を実行し、これにより、サージ
電圧の発生を防ぐ働きをする。
When a short-circuit current is detected, the gate aperture circuit 152 starts operating in response to a signal supplied from the short-circuit detection circuit 151, gently narrows the gate drive signal as described above, and slowly turns the IGBT 3 from on to off. The soft throttle control for shifting to (interruption) is executed, thereby functioning to prevent generation of a surge voltage.

【0017】アラーム出力回路203は、短絡電流検出
時、短絡検出回路151から供給される信号に応じて動
作し、フォトカプラ154a、154bを介してインバ
ータ制御回路22にアラーム信号を供給する働きをす
る。なお、ここで、フォトカプラの154aは発光側を
表わし、154bは受光側表わす。
The alarm output circuit 203 operates in response to a signal supplied from the short-circuit detection circuit 151 when a short-circuit current is detected, and functions to supply an alarm signal to the inverter control circuit 22 via the photocouplers 154a and 154b. . Here, 154a of the photocoupler represents a light emitting side, and 154b represents a light receiving side.

【0018】次に、インバータ制御回路22は、制御回
路220とPWM出力回路221、それに異常信号入力
回路222とで構成されている。制御回路220はマイ
クロコンピュータなどで構成され、インバータ全体の制
御に必要な処理を実行する。PWM出力回路221は、
名称通り、IGBTをスイッチング制御するのに必要な
PWM信号を発生する働きをする。
Next, the inverter control circuit 22 includes a control circuit 220, a PWM output circuit 221, and an abnormal signal input circuit 222. The control circuit 220 is constituted by a microcomputer or the like, and executes processing necessary for controlling the entire inverter. The PWM output circuit 221 includes:
As the name implies, it functions to generate a PWM signal necessary for controlling the switching of the IGBT.

【0019】そして、異常信号入力回路22は、各フォ
トカプラの受光側154bからアラーム信号を入力し、
異常信号を発生して制御回路220とPWM出力回路2
21に供給し、過電流検出時、PWM信号の発生を停止
させる働きをする。なお、ここで、アラーム信号の伝達
にフォトカプラ154a、154bを用いているのは、
電気的な隔離(アイソレーション)を得るためである。
The abnormal signal input circuit 22 inputs an alarm signal from the light receiving side 154b of each photocoupler,
An abnormal signal is generated, and the control circuit 220 and the PWM output circuit 2
21 to stop the generation of the PWM signal when an overcurrent is detected. Here, the reason why the photocouplers 154a and 154b are used for transmitting the alarm signal is as follows.
This is to obtain electrical isolation.

【0020】[0020]

【発明が解決しようとする課題】上記従来技術は、各I
GBTの短絡電流の検出レベルにバラツキの存在が不可
避である点について配慮がされておらず、以下に説明す
るように、充分なサージ電圧抑制の点で問題があった。
SUMMARY OF THE INVENTION The above prior art is based on each I
No consideration is given to the fact that the detection level of the short-circuit current of the GBT is inevitable, and as described below, there is a problem in sufficiently suppressing the surge voltage.

【0021】インバータ装置では、その出力が短絡され
た場合、短絡電流は、最低でも上下2箇所のIGBTを
通過することになる。従って、それぞれのIGBTの駆
動回路に、前記のように、短絡電流の保護機構を組み込
んでおき、短絡電流が通過するIGBTの駆動回路が各
々保護動作を行えばよいことになる。
In the inverter device, when its output is short-circuited, the short-circuit current passes through at least two upper and lower IGBTs. Therefore, a short-circuit current protection mechanism may be incorporated in each IGBT drive circuit as described above, and each IGBT drive circuit through which the short-circuit current passes may perform a protection operation.

【0022】しかし、短絡電流の検出レベルを何れのI
GBTについても完全に等しくすることは、実用上はほ
とんど不可能に近く、バラツキの存在が不可避となり、
短絡発生に際して検出動作するものと動作しないものが
でてくる。この結果、検出レベルが低く、検出回路が動
作したIGBTは、ゲート電圧のソフト絞りが働くの
で、大きなサージ電圧は発生しないが、検出レベルが高
く、検出回路が動作しかったIGBTではゲート電圧の
ソフト絞りが働かず、大電流を通常のスイッチング速度
で遮断してしまうことになる。
However, the detection level of the short-circuit current
It is almost impossible in practice to make the GBT completely equal, and the existence of variations is inevitable.
When a short circuit occurs, some of them perform a detection operation and others do not. As a result, in the IGBT in which the detection level is low and the detection circuit operates, a large surge voltage is not generated because the gate voltage is softly throttled. However, in the IGBT in which the detection level is high and the detection circuit operates properly, the gate voltage is low. The aperture does not work, and a large current is cut off at a normal switching speed.

【0023】従って、従来技術では、検出回路が働かな
かったIGBTには大きなサージ電圧が発生し、耐圧破
壊を招いてしまう虞れを有することになり、以下、この
点について、図4の従来技術のインバータ装置と、その
動作を示す図6のタイミング図により説明する。
Accordingly, in the prior art, a large surge voltage is generated in the IGBT in which the detection circuit does not work, and there is a risk of causing a breakdown voltage breakdown. The inverter device and the operation thereof will be described with reference to the timing chart of FIG.

【0024】まず、ここで、IGBT3とIGBT8が
オンの状態で、その他のIGBTはオフの状態にあり、
且つ、IGBT3の駆動回路15による短絡電流検出レ
ベルの方が、IGBT8の駆動回路20による短絡電流
検出レベルよりも低いものとする。次に、出力端子Uと
出力端子W間に短絡が発生した場合を想定し、スイッチ
23が閉じられたとする。
First, here, the IGBT 3 and the IGBT 8 are on, the other IGBTs are off,
In addition, it is assumed that the short-circuit current detection level by the drive circuit 15 of the IGBT 3 is lower than the short-circuit current detection level by the drive circuit 20 of the IGBT 8. Next, assuming that a short circuit occurs between the output terminal U and the output terminal W, it is assumed that the switch 23 is closed.

【0025】そして、この図6のタイミング図におい
て、I23 はスイッチ23を流れる電流、I3 はIGB
T3を流れる電流、I8 はIGBT8を流れる電流、I
12 はダイオード12を流れる電流、VG3 はIGBT
3のゲート電圧、VCE3 はIGBT3のコレクタ−エ
ミッタ間の電圧、VG8 はIGBT8のゲート電圧、V
CE8 はIGBT8のコレクタ−エミッタ間電圧を夫々
示している。
In the timing chart of FIG. 6, I 23 is a current flowing through the switch 23 and I 3 is an IGB
The current flowing through T3, I 8 is the current flowing through IGBT 8 ,
12 the current through the diode 12, VG 3 is IGBT
3, VCE 3 is the voltage between the collector and the emitter of the IGBT 3 , VG 8 is the gate voltage of the IGBT 8 , V
CE 8 indicates the collector-emitter voltage of the IGBT 8 .

【0026】いま、時刻t0 でスイッチ23がオンさ
れ、短絡が発生したとすると、この時点からIGBT3
とIGBT8を通って短絡電流I23 が流れ始めるが、
この短絡電流I23 は配線インダクタンス24により制
限され、この結果、図示のように、時刻t0 から立ち上
がって緩やかに大きくなっていく。なお、この時点で
は、短絡電流I23 は、IGBT3を流れる電流I3
等しくなっている。
Assuming that the switch 23 is turned on at time t 0 and a short circuit occurs, the IGBT 3
And the short-circuit current I 23 starts flowing through the IGBT 8,
The short-circuit current I 23 is limited by the wiring inductance 24, as a result, as shown, will become gradually larger rises at time t 0. Incidentally, at this time, the short-circuit current I 23 is equal to the current I 3 flowing through the IGBT 3.

【0027】そして、時刻t1 に至り、ここで、短絡電
流I23 が、短絡電流検出レベルが低い方のIGBT3
の駆動回路15の検出レベルに達したとする。そうする
と、ここで、駆動回路15は、上位のインバータ制御回
路22から供給されているPWM信号を無視し、IGB
T3のゲート電圧VG3 を、部分25に示すように、緩
やかに絞ってゆき、これによりIGBT3をゆっくりと
オフに制御する。
Then, time t 1 is reached. Here, the short-circuit current I 23 is changed to the IGBT 3 whose short-circuit current detection level is lower.
It is assumed that the detection level of the drive circuit 15 has been reached. Then, here, the drive circuit 15 ignores the PWM signal supplied from the higher-order inverter control circuit 22 and ignores the IGB signal.
The gate voltage VG 3 of T3, as shown in portion 25, Yuki squeezed gently, thereby controlling the slow off IGBT 3.

【0028】この結果、電流I3 は、部分26で示すよ
うに、比較的緩やかに遮断されるので、電圧VCE3
は、部分27に示す程度の小さいサージ電圧を伴うだけ
で、大きなサージ電圧を発生することはなく、従って、
IGBT3については、その耐圧が脅かされる虞れは生
じない。
As a result, the current I 3 is cut off relatively slowly, as indicated by the portion 26, so that the voltage VCE 3
Does not generate a large surge voltage, only with a small surge voltage as shown in section 27,
With respect to the IGBT 3, there is no fear that the withstand voltage is threatened.

【0029】しかして、ここでIGBT3が遮断されて
も、IGBT8はオン状態のままなので、短絡電流I23
は配線インダクタンス24の働きにより残り、ダイオ
ード12に転流して還流電流I12 となり、これが短絡
電流I23 となる。そして、この結果、時刻t1 以降も
短絡電流I23 が残るが、以後は図示のように減少して
ゆくだけなので、IGBT8の駆動回路20は検出レベ
ルに達しない状態のままになり、短絡電流I23は徐々に
減衰しながらではあるが、依然として流れ続けている。
However, even if the IGBT 3 is cut off, the IGBT 8 remains on, so that the short-circuit current I 23
The remaining by the action of the wiring inductance 24, commutated and the return current I 12 becomes a diode 12, which is the short-circuit current I 23. As a result, the short-circuit current I 23 remains after time t 1, but thereafter only decreases as shown in the figure, so that the drive circuit 20 of the IGBT 8 remains in a state where it does not reach the detection level, and the short-circuit current I 23 I 23 is than while gradually decay, but continues to flow still.

【0030】ところで、時刻t1 で短絡を検出した駆動
回路15は、この時点で上位のインバータ制御回路22
にアラーム信号を送出しており、このため、インバータ
制御回路22は、このアラーム信号に応じて、時刻t2
で全ての駆動回路15〜20に対するPWM信号の出力
を停止し、これにより、駆動回路20は、このPWM信
号の出力停止により、IGBT8のゲート電圧VG8
を、部分28に示すように、通常の動作時と同様、速い
スイッチング速度のままで急激に遮断状態にしてしま
う。
By the way, the drive circuit 15 that has detected the short circuit at the time t 1 , at this time,
, And the inverter control circuit 22 responds to this alarm signal at time t 2.
Stops the output of the PWM signal to all of the drive circuits 15 to 20, and thereby the drive circuit 20 stops the output of the PWM signal, thereby stopping the gate voltage VG 8 of the IGBT 8.
, As shown in a portion 28, as in the normal operation, abruptly enters the cutoff state while maintaining the high switching speed.

【0031】この結果、時刻t2 で、IGBT8がオフ
し、そのコレクタ−エミッタ電圧VCE8 に、部分29
に示すように、大きなサージ電圧が発生し、IGBT8
の耐圧を越え、破壊を招いてしまうのである。ここで、
時刻t2 以降も、しばらくは電流I12 と電流I23 が流
れ続けているのは、IGBT8からダイオード11に転
流されてしまうからである。
As a result, at time t 2 , IGBT 8 is turned off, and its collector-emitter voltage VCE 8 has a portion 29
As shown in FIG.
The breakdown voltage is exceeded, causing destruction. here,
The reason why the currents I 12 and I 23 continue to flow for a while after time t 2 is that the IGBT 8 is commutated to the diode 11.

【0032】なお、この図6では、時刻t1 から時刻t
2 までの時間がかなり長く描かれているが、これは判り
易くするため誇張して示したものであり、実際には、も
っと短く、信号の処理に必要な極く短時間の遅れを伴う
に過ぎない。
In FIG. 6, the time t 1 to the time t 1
The time to 2 is drawn quite long, but is exaggerated for clarity, and is actually shorter, with the shortest delay required to process the signal. Not just.

【0033】本発明の目的は、短絡検出回路の検出レベ
ルにバラツキがあっても、常に確実にサージ電圧の発生
が抑制でき、IGBTの耐圧破壊を防ぐことができるよ
うにしたインバータ装置を提供することにある。
It is an object of the present invention to provide an inverter device capable of always suppressing generation of a surge voltage and preventing breakdown voltage breakdown of an IGBT even if the detection level of a short-circuit detection circuit varies. It is in.

【0034】[0034]

【課題を解決するための手段】上記目的は、主回路スイ
ッチング素子にIGBTを用い、各スイッチング素子の
ゲート駆動回路に異常電流検出回路とゲート電圧のソフ
ト絞り制御回路を有するインバータ装置において、前記
ゲート駆動回路の全ての前記異常電流検出回路から異常
電流検出信号を入力するオア回路を設け、該オア回路の
出力により、前記ゲート駆動回路の全ての前記ソフト絞
り制御回路が動作するようにして達成される。
An object of the present invention is to provide an inverter device which uses an IGBT as a main circuit switching element and has an abnormal current detection circuit and a gate voltage soft aperture control circuit in a gate drive circuit of each switching element. An OR circuit for inputting an abnormal current detection signal from all the abnormal current detection circuits of the drive circuit is provided, and the output of the OR circuit causes all the soft aperture control circuits of the gate drive circuit to operate. You.

【0035】何れの相で出力短絡などによる異常大電流
が検出された場合でも、全ての相のIGBTにソフト絞
り制御が働くので、異常電流を検出した相以外の相のI
GBTでもサージ電圧が発生する虞れを無くすことがで
きる。
Even if an abnormally large current due to an output short circuit or the like is detected in any phase, the IGBTs of all phases are subjected to the soft throttle control.
The possibility that a surge voltage is generated even in the GBT can be eliminated.

【0036】[0036]

【発明の実施の形態】以下、本発明によるインバータ装
置について、図示の実施形態により詳細に説明する。図
1は、本発明の一実施形態で、図において、30はオア
(論理和)回路で、その他、各駆動回路15〜20が、出
力Aだけではなく、さらに出力Bと入力Cを備えている
点を除き、残りの構成要素は、図4に示した従来技術に
よるインバータ装置と同じである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an inverter device according to the present invention will be described in detail with reference to the illustrated embodiments. FIG. 1 shows an embodiment of the present invention.
The remaining components are the same as those shown in FIG. 4 except that each of the driving circuits 15 to 20 has an output B and an input C in addition to the output A. Is the same as the inverter device.

【0037】そして、駆動回路15〜20において、ま
ず出力Bは、アラーム信号の出力Aとは別に、短絡など
の異常な大電流検出時に、それを表わす信号、すなわち
短絡検出信号(異常電流検出信号)を出力するための端子
で、次に、同じく入力Cは、内部に有するゲート絞り回
路を強制的に動作させるための信号、すなわち絞り動作
信号を入力するための端子である。
In the drive circuits 15 to 20, first, the output B is a signal representing an abnormal large current such as a short circuit, which is separate from the alarm signal output A, ie, a short circuit detection signal (abnormal current detection signal). ), And the input C is a terminal for inputting a signal for forcibly operating an internal gate aperture circuit, that is, an aperture operation signal.

【0038】従って、この実施形態における駆動回路1
5〜20は、夫々が対応するIGBT3〜8に短絡電流
が検出されたとき、その内部に有するゲート絞り回路
(ソフト絞り制御回路)を動作させるだけではなく、外部
から入力Cに所定の信号、すなわち絞り動作信号が供給
されたときにも、その内部にあるゲート絞り回路が動作
されるように構成されていることになる。
Therefore, the driving circuit 1 in this embodiment
Reference numerals 5 to 20 denote gate aperture circuits provided inside the corresponding IGBTs 3 to 8 when a short-circuit current is detected.
In addition to operating the (soft aperture control circuit), even when a predetermined signal, that is, an aperture operation signal, is supplied to the input C from the outside, the gate aperture circuit inside is configured to operate. Will be.

【0039】次に、オア回路30は、6入力のオア回路
で構成され、その入力には、全ての相の駆動回路15〜
20の出力Bから、短絡検出信号がそれぞれ供給される
ようになっており、それらのオア論理結果を出力し、全
ての駆動回路15〜20の入力Cに、絞り動作信号とし
て供給する働きをする。
Next, the OR circuit 30 is constituted by a 6-input OR circuit, and its inputs are connected to the drive circuits 15 to 15 of all phases.
A short-circuit detection signal is supplied from an output B of the output circuit 20. The OR operation results are output from the output B and supplied to all inputs C of the drive circuits 15 to 20 as an aperture operation signal. .

【0040】従って、この図1の実施形態では、駆動回
路15〜20の内の何れかで、対応するIGBTに短絡
電流が検出されたときは、残りの駆動回路15〜20の
全てに絞り動作信号が供給され、この結果、IGBT3
〜IGBT8の何れか1個でも短絡電流が流れたら、全
てのIGBTの駆動回路内にあるゲート絞り回路が動作
し、それぞれが対応するIGBTのゲート電圧を緩やか
に絞り、オフにすることになる。
Therefore, in the embodiment of FIG. 1, when a short-circuit current is detected in the corresponding IGBT in any of the drive circuits 15 to 20, the aperture operation is performed on all of the remaining drive circuits 15 to 20. Signal, so that the IGBT3
When a short-circuit current flows in any one of the IGBTs 8 to 8, the gate throttle circuits in the drive circuits of all the IGBTs are operated, and the gate voltages of the corresponding IGBTs are gradually reduced and turned off.

【0041】次に、この実施形態の動作について、図2
のタイミング図により説明する。このときも、図6の従
来技術と場合と同じく、IGBT3とIGBT8がオン
の状態で、その他のIGBTはオフの状態にあり、且
つ、IGBT3の駆動回路15による短絡電流検出レベ
ルの方が、IGBT8の駆動回路20による短絡電流検
出レベルよりも低いものとし、この状態で、時刻t0
スイッチ23が閉じられ、出力端子Uと出力端子W間に
短絡が発生したものとする。
Next, the operation of this embodiment will be described with reference to FIG.
This will be described with reference to the timing chart of FIG. At this time, as in the case of the prior art of FIG. 6, the IGBT 3 and the IGBT 8 are on, the other IGBTs are off, and the short-circuit current detection level by the drive circuit 15 of the IGBT 3 is higher than the IGBT 8 It is assumed that the switch 23 is closed at time t 0 and a short circuit occurs between the output terminal U and the output terminal W in this state.

【0042】そうすると、これも従来技術のときと同様
に、時刻t1 で駆動回路15が短絡を検出し、これによ
り、図示の部分25のように、ゲート電圧VG3 を緩や
かに絞り、IGBT3をゆっくりと遮断に移行させる。
従って、これも従来技術と同じく、時刻t1 以降、電流
3 は、部分26で示すように、比較的緩やかに遮断さ
れるので、電圧VCE3 は、部分27に示す程度の小さ
いサージ電圧を伴うだけで、大きなサージ電圧を発生す
ることはなく、従って、IGBT3の耐圧が脅かされる
虞れは生じない。
Then, similarly to the prior art, the drive circuit 15 detects a short circuit at time t 1 , whereby the gate voltage VG 3 is gradually reduced and the IGBT 3 is reduced, as shown in a portion 25 in the figure. Slowly transition to shutoff.
Therefore, similarly to the prior art, the current I 3 is cut off relatively slowly after the time t 1 , as shown by the portion 26, so that the voltage VCE 3 has a small surge voltage as shown by the portion 27. Along with this, a large surge voltage is not generated, and therefore, there is no possibility that the breakdown voltage of the IGBT 3 is threatened.

【0043】ところで、このままでは、従来技術で説明
したように、やがて時刻t2 で、IGBT8は速いスイ
ッチング速度のままで急激に遮断状態にされてしまい、
耐圧破壊の虞れを生じてしまうが、しかして、この図1
の実施形態では、駆動回路15がIGBT3の短絡を検
出し、自らのゲート絞り回路を動作させると共に、その
出力Bから短絡検出信号を送出し、それをオア回路30
に供給するようになっており、この結果、時刻t1 で駆
動回路15が短絡を検出してから僅かの遅れ時間後の時
刻t1’、全ての駆動回路の入力Cに絞り動作信号が供
給される。
By the way, as described in the prior art, the IGBT 8 is suddenly cut off at a time t 2 while maintaining the high switching speed.
There is a risk of breakdown with pressure.
In the embodiment, the drive circuit 15 detects the short circuit of the IGBT 3 and operates its own gate aperture circuit, sends out a short circuit detection signal from its output B, and sends it to the OR circuit 30.
As a result, at time t 1 ′, which is a short time after the drive circuit 15 detects the short circuit at time t 1 , the aperture operation signal is supplied to the inputs C of all the drive circuits. Is done.

【0044】そこで、今度はIGBT8の駆動回路20
のゲート絞り回路も動作し、部分40で示すように、I
GBT8のゲート電圧VG8 を緩やかに絞ってゆく。こ
の結果、この時刻t1’以降、IGBT8の電流I8
も、部分41で示すように、比較的ゆっくりと遮断さ
れ、従って、IGBT8のコレクタ−エミッタ間電圧V
CE8 も、部分42に示す程度の小さいサージ電圧を伴
うだけとなり、大きなサージ電圧が発生することはな
い。
Therefore, the driving circuit 20 of the IGBT 8 is
Also operates the gate aperture circuit of FIG.
The gate voltage VG8 of the GBT 8 is gradually reduced. As a result, after the time t 1 ′, the current I 8 of the IGBT 8
Is also shut off relatively slowly, as indicated by section 41, and thus the collector-emitter voltage V
CE 8 also has only a small surge voltage as shown in the portion 42, and no large surge voltage is generated.

【0045】また、この結果、その後、アラーム信号に
応じて、時刻t2 で、インバータ制御回路22がPWM
信号の発生を停止させても、もはやサージ電圧が発生す
る虞れは何もなく、勿論、IGBT8の耐圧が脅かされ
る虞れが生じよう筈もないものであり、従って、この実
施形態によれば、主回路スイッチング素子であるIGB
Tの破壊を常に確実に阻止することができる。
As a result, after that, at time t 2 , the inverter control circuit 22 switches the PWM
Even if the generation of the signal is stopped, there is no danger that a surge voltage will be generated anymore. Of course, there is no danger that the withstand voltage of the IGBT 8 will be threatened. Therefore, according to this embodiment, , IGB which is a main circuit switching element
T destruction can always be reliably prevented.

【0046】次に、一般的に用いられているIGBT駆
動用モジュールを利用して、オア回路30を含む各駆動
回路15〜20を実現した本発明の実施形態について、
図3により説明する。なお、この実施形態でも、各駆動
回路15〜20は全て同じ構成なので、駆動回路15
と、駆動回路20についてだけ示し、他は省略してあ
る。
Next, an embodiment of the present invention in which each of the driving circuits 15 to 20 including the OR circuit 30 is realized using a generally used IGBT driving module will be described.
This will be described with reference to FIG. In this embodiment, the driving circuits 15 to 20 have the same configuration.
, Only the drive circuit 20 is shown, and the others are omitted.

【0047】この図3の実施形態は、図5の従来技術の
回路において、各駆動回路15〜20の夫々に、更にフ
オトカプラ155〜205と、フオトカプラ156〜2
06を設け、これによりオア回路31の機能が得られる
ようにしたものであり、従って、これらのフオトカプラ
が付加されている以外は、図5の回路と同じであるの
で、詳しい説明は省略する。
The embodiment shown in FIG. 3 is different from the prior art circuit shown in FIG. 5 in that each of the driving circuits 15 to 20 is further provided with a photocoupler 155 to 205 and a photocoupler 156 to 2.
06 is provided so that the function of the OR circuit 31 is obtained. Therefore, except that these photocouplers are added, the circuit is the same as the circuit of FIG.

【0048】そして、この実施形態では、各駆動回路1
5〜20でゲート絞り回路152、202を外部から供
給される絞り動作信号で動作させる方法として、短絡検
出回路151、201の検出入力にフオトカプラ156
〜206の受光側156b、206bを直列に接続し、
検出信号を遮断することにより、強制的に短絡を検出し
た状態にする方法を採用したものである。
In this embodiment, each driving circuit 1
As a method of operating the gate aperture circuits 152 and 202 with an aperture operation signal supplied from the outside in 5 to 20, a photocoupler 156 is connected to the detection input of the short-circuit detection circuits 151 and 201.
To 156b and 206b of the light receiving side of
The method employs a method in which a detection signal is cut off to forcibly cause a state where a short circuit is detected.

【0049】既に説明したように、駆動回路15〜20
の短絡検出回路151、201によるIGBT3〜8の
短絡電流の検出動作は、各IGBTのコレクタ−エミッ
タ間の電圧を検出し、検出端子からIGBTのコレクタ
に電流が流れなくなった場合に異常と判断するようにな
っている。
As described above, the driving circuits 15 to 20
The operation of detecting the short-circuit current of the IGBTs 3 to 8 by the short-circuit detection circuits 151 and 201 detects the voltage between the collector and the emitter of each IGBT, and determines that an abnormality occurs when the current stops flowing from the detection terminal to the collector of the IGBT. It has become.

【0050】そこで、この実施形態では、これを利用
し、フオトカプラ156〜206の受光側156b、2
06bにより、検出用ダイオード21から各駆動回路1
5〜20の入力をオン、オフするようにしたものであ
り、この結果、モジュール化された駆動回路15〜20
の内部をいじることなく、そのまま使用できるという利
点が得られる。
Therefore, in this embodiment, the light receiving side 156b of the photocouplers 156 to 206 is utilized by utilizing this.
06b, the drive circuit 1
5 to 20 inputs are turned on and off. As a result, the modularized drive circuits 15 to 20
The advantage is that the device can be used as it is without tweaking the inside of the device.

【0051】このため、まず、フォトカプラ155〜2
05の発光側155a〜205aをそれぞれアラーム出
力回路153〜203の出力に接続し、アラーム信号伝
送用に設けてあるフォトカプラの発光側154a〜20
4aと直列にしてある。この結果、これらフォトカプラ
の発光側155a〜205aは、短絡検出回路か151
〜201が短絡を検出し、アラーム出力回路153〜2
03がアラーム信号を発生すると、フォトカプラ154
〜204の発光側154a〜204aと同時に発光する
ことになる。
For this reason, first, the photocouplers 155-2
05 are connected to the outputs of alarm output circuits 153 to 203, respectively, and the light emitting sides 154a to 154 of photocouplers provided for transmitting alarm signals are connected.
4a in series. As a result, the light emitting sides 155a to 205a of these photocouplers
201 detects a short circuit, and outputs an alarm output circuit 153-2.
03 generates an alarm signal, the photocoupler 154
The light-emitting sides 154a to 204a emit light simultaneously.

【0052】次に、これらのフオトカプラ155〜20
5の受光側155b、205bは線路50に共通に接続
され、さらに直列抵抗51を介して電源Vcc に共通に
接続されている。そして、別のフォトカプラ156〜2
06の発光側156a〜206aは、それぞれの直列抵
抗157、207を介して線路50に並列に接続されて
いる。
Next, these photocouplers 155-20
The light receiving sides 155b and 205b of the fifth line 5 are commonly connected to a line 50, and further commonly connected to a power supply Vcc via a series resistor 51. And another photo coupler 156-2
The light-emitting sides 156a to 206a of 06 are connected in parallel to the line 50 via respective series resistors 157 and 207.

【0053】この結果、フォトカプラ156〜206の
発光側156a〜206aは、常時は発光していて、そ
れらの受光側156b、206bをオンにしているが、
フオトカプラ155〜205の受光側155b、205
bの何れか1個でもオンすると、線路50の電位がロー
レベルになるので、フォトカプラ156〜206の発光
側156a〜206aは全て発光を停止し、それらの受
光側156b、206bは、オフにされてしまうことな
る。
As a result, the light emitting sides 156a to 206a of the photocouplers 156 to 206 always emit light, and the light receiving sides 156b and 206b are turned on.
Light receiving side 155b, 205 of photocouplers 155-205
When any one of b is turned on, the potential of the line 50 becomes low level, so that the light emitting sides 156a to 206a of the photocouplers 156 to 206 all stop emitting light, and the light receiving sides 156b and 206b are turned off. Would be done.

【0054】従って、各駆動回路15〜20の検出入力
にあるフオトカプラ156〜206の受光側156b、
206bのオン、オフ動作は、アラーム出力回路153
〜203のアラーム信号のオア論理条件として得られる
ことになり、オア回路31としての機能を得ることがで
きる。
Accordingly, the light receiving side 156b of the photocouplers 156 to 206 at the detection input of each of the drive circuits 15 to 20,
The on / off operation of the 206b is performed by the alarm output circuit 153.
203 are obtained as OR logic conditions of the alarm signals, and the function as the OR circuit 31 can be obtained.

【0055】この図3の実施形態の動作を、図2のタイ
ミング図により説明すると、まず時刻t1 以前は、フォ
トカプラ156〜206の発光側156a〜206aは
全て発光動作しているので、その受光側156b、20
6bはオン状態にあり、従って、各駆動回路15〜20
による短絡電流の検出機能は全てそのまま維持されてい
る。従って、時刻t1 でIGBT3に短絡が発生したと
き、直ちに駆動回路15の短絡検出回路151による検
出機能が働き、この結果、ゲート絞り回路152とアラ
ーム出力回路153を動作させることになる。
[0055] The operation of the embodiment of FIG. 3, to describe the timing diagram of FIG. 2, the first time t 1 earlier, since all the light-emitting side 156a~206a of the photocoupler 156 to 206 are light-emitting operation, the Light receiving side 156b, 20
6b is in the ON state, and accordingly, each of the driving circuits 15 to 20
The short-circuit current detection function is maintained as it is. Therefore, when a short circuit occurs in the IGBT 3 at time t 1 , the detection function of the short circuit detection circuit 151 of the drive circuit 15 immediately works, and as a result, the gate aperture circuit 152 and the alarm output circuit 153 operate.

【0056】そこで、フォトカプラ155の発光側15
5aが発光動作し、これにより、その受光側155bが
オンするので、フォトカプラ156〜206の発光側1
56a〜206bは全て消灯されてしまう。この結果、
フォトカプラ156〜206の受光側156b〜206
bは全てオフされるので、駆動回路20の短絡検出回路
201の入力がダイオード21から電気的に切り離され
た状態になる。
Therefore, the light emitting side 15 of the photocoupler 155
5a emits light, and the light receiving side 155b thereof is turned on.
56a to 206b are all turned off. As a result,
Light receiving sides 156b to 206 of photocouplers 156 to 206
Since all of b are turned off, the input of the short-circuit detection circuit 201 of the drive circuit 20 is electrically disconnected from the diode 21.

【0057】これにより、短絡検出回路201は、強制
的に短絡を検出した状態にされ、時刻t1 から所定の遅
れ時間経過後の時刻t1’でゲート絞り回路202が動
作し、部分40で示すように、IGBT8のゲート電圧
VG8 を緩やかに絞ってゆく。 この結果、この時刻t
1’以降、IGBT8の電流I8 も、部分41で示すよ
うに、比較的ゆっくりと遮断され、従って、IGBT8
のコレクタ−エミッタ間電圧VCE8 も、部分42に示
す程度の小さいサージ電圧を伴うだけとなって、大きな
サージ電圧を発生することなく、確実に短絡保護を得る
ことができるのである。
[0057] Thus, the short circuit detecting circuit 201 is in a state of detecting a forced short circuit operates gate aperture circuit 202 from time t 1 at a predetermined delay time has elapsed time t 1 after ', the portion 40 As shown, the gate voltage VG8 of the IGBT 8 is gradually reduced. As a result, this time t
After 1 ′, the current I 8 of the IGBT 8 is also cut off relatively slowly, as indicated by the part 41, and thus the IGBT 8
The collector-emitter voltage VCE 8 of FIG. 1 also involves only a small surge voltage as shown in the portion 42, and short-circuit protection can be reliably obtained without generating a large surge voltage.

【0058】従って、この実施形態によれば、短絡発生
時には、全ての相の駆動回路15〜20において、その
ゲート絞り回路152〜202が動作させられるように
できるので、短絡発生時でのサージ電圧の発生を抑え、
IGBT3〜8が耐圧を越えて高電圧に曝される虞れを
無くし、出力短絡からインバータ装置を確実に保護する
ことができる。
Therefore, according to this embodiment, when a short circuit occurs, the gate throttle circuits 152 to 202 can be operated in the drive circuits 15 to 20 of all phases, so that the surge voltage at the time of the short circuit occurs Suppress the occurrence of
It is possible to eliminate the possibility that the IGBTs 3 to 8 are exposed to a high voltage exceeding the breakdown voltage, and to reliably protect the inverter device from an output short circuit.

【0059】[0059]

【発明の効果】本発明によれば、インバータ装置の出力
短絡が検出されたときは、どのような場合でも、必ず全
ての相のIGBTがソフト絞り制御のもとでオフされる
ようにしたので、異常電流の検出レベルにバラツキがあ
っても、常に確実にサージ電圧の発生を抑えることがで
きる。そして、この結果、本発明によれば、出力短絡に
際しても確実に保護機能が発揮され、IGBTが耐圧破
壊する虞れのない信頼性の高いインバータ装置を容易に
提供すること保護することができる。
According to the present invention, when the output short-circuit of the inverter device is detected, in any case, the IGBTs of all the phases are always turned off under the soft throttle control. In addition, even if the detection level of the abnormal current varies, the generation of the surge voltage can always be surely suppressed. As a result, according to the present invention, the protection function is reliably exerted even when the output is short-circuited, and it is possible to protect the IGBT from easily providing a highly reliable inverter device that is not likely to be subjected to withstand voltage breakdown.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるインバータ装置の一実施形態を示
す回路図である。
FIG. 1 is a circuit diagram showing an embodiment of an inverter device according to the present invention.

【図2】本発明の一実施形態の動作を説明するためのタ
イミング図である。
FIG. 2 is a timing chart for explaining the operation of one embodiment of the present invention.

【図3】本発明の一実施形態における駆動回路の具体例
を示すブロック図である。
FIG. 3 is a block diagram illustrating a specific example of a drive circuit according to an embodiment of the present invention.

【図4】従来技術によるインバータ装置の一例を示す回
路図である。
FIG. 4 is a circuit diagram illustrating an example of an inverter device according to the related art.

【図5】従来技術によるインバータ装置における駆動回
路の具体例を示すブロック図である。
FIG. 5 is a block diagram showing a specific example of a drive circuit in an inverter device according to the related art.

【図6】従来技術によるインバータ装置の動作を説明す
るためのタイミング図である。
FIG. 6 is a timing chart for explaining the operation of the conventional inverter device.

【符号の説明】[Explanation of symbols]

1 整流回路 2 平滑コンデンサ 3〜8 IGBT(絶縁ゲート・バイポーラ・トランジ
スタ) 9〜14 フライホイールダイオード 15〜20 駆動回路(ゲート駆動回路) 21 短絡検出用のダイオード 22 上位のインバータ制御回路 23 短絡状態を想定するためのスイッチ 24 配線インダクタンス 30 オア回路(論理和回路)
DESCRIPTION OF SYMBOLS 1 Rectifier circuit 2 Smoothing capacitor 3-8 IGBT (insulated gate bipolar transistor) 9-14 Flywheel diode 15-20 Drive circuit (gate drive circuit) 21 Diode for short circuit detection 22 Upper inverter control circuit 23 Switch for assumption 24 Wiring inductance 30 OR circuit (OR circuit)

───────────────────────────────────────────────────── フロントページの続き (72)発明者 千葉 宏 千葉県習志野市東習志野7丁目1番1号 株式会社日立製作所産業機器事業部内 (72)発明者 渡嘉敷 睦男 千葉県習志野市東習志野7丁目1番1号 株式会社日立製作所産業機器事業部内 (72)発明者 石井 聡子 千葉県習志野市東習志野7丁目1番1号 株式会社日立製作所産業機器事業部内 (72)発明者 広田 雅之 千葉県習志野市東習志野7丁目1番1号 日立京葉エンジニアリング株式会社内 ──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Hiroshi Chiba 7-1-1, Higashi Narashino, Narashino-shi, Chiba Industrial Equipment Division, Hitachi, Ltd. (72) Inventor Mutsuo Tokashiki 7-1-1 Higashi-Narashino, Narashino-shi, Chiba No. 7 Industrial Equipment Division, Hitachi, Ltd. (72) Inventor Satoko Ishii 7-1-1 Higashi Narashino, Narashino City, Chiba Prefecture (72) Inventor Masayuki Hirota 7-1, Higashi Narashino, Narashino City, Chiba Prefecture No. 1 Hitachi Keiyo Engineering Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 主回路スイッチング素子に絶縁ゲート・
バイポーラ・トランジスタを用い、各スイッチング素子
のゲート駆動回路に異常電流検出回路とゲート電圧のソ
フト絞り制御回路を有するインバータ装置において、 前記ゲート駆動回路の全ての前記異常電流検出回路から
異常電流検出信号を入力するオア回路を設け、 該オア回路の出力により、前記ゲート駆動回路の全ての
前記ソフト絞り制御回路が動作するように構成したこと
を特徴とするインバータ装置。
An insulated gate is used as a main circuit switching element.
In an inverter device using a bipolar transistor and having an abnormal current detection circuit and a gate voltage soft aperture control circuit in the gate drive circuit of each switching element, an abnormal current detection signal is output from all the abnormal current detection circuits of the gate drive circuit. An inverter device, comprising: an input OR circuit; and an output of the OR circuit configured to operate all of the soft aperture control circuits of the gate drive circuit.
JP26872797A 1997-10-01 1997-10-01 Inverter device Expired - Lifetime JP3764259B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26872797A JP3764259B2 (en) 1997-10-01 1997-10-01 Inverter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26872797A JP3764259B2 (en) 1997-10-01 1997-10-01 Inverter device

Publications (2)

Publication Number Publication Date
JPH11113265A true JPH11113265A (en) 1999-04-23
JP3764259B2 JP3764259B2 (en) 2006-04-05

Family

ID=17462517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26872797A Expired - Lifetime JP3764259B2 (en) 1997-10-01 1997-10-01 Inverter device

Country Status (1)

Country Link
JP (1) JP3764259B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006166676A (en) * 2004-12-10 2006-06-22 Sumitomo Electric Ind Ltd Protection device and power controller with protection device incorporated
JP2008017595A (en) * 2006-07-05 2008-01-24 Matsushita Electric Ind Co Ltd Vehicle inverter device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006166676A (en) * 2004-12-10 2006-06-22 Sumitomo Electric Ind Ltd Protection device and power controller with protection device incorporated
JP2008017595A (en) * 2006-07-05 2008-01-24 Matsushita Electric Ind Co Ltd Vehicle inverter device

Also Published As

Publication number Publication date
JP3764259B2 (en) 2006-04-05

Similar Documents

Publication Publication Date Title
US5200878A (en) Drive circuit for current sense igbt
US7535283B2 (en) Gate drive circuit, semiconductor module and method for driving switching element
JP5761215B2 (en) Gate drive circuit
KR100300651B1 (en) Semiconductor circuit and power transistor protection circuit
KR100735849B1 (en) Power semiconductor device
US6396721B1 (en) Power converter control device and power converter thereof
JP4313658B2 (en) Inverter circuit
US7940503B2 (en) Power semiconductor arrangement including conditional active clamping
JP2669117B2 (en) Drive circuit for voltage-driven semiconductor devices
JP4779549B2 (en) A gate driving circuit of a voltage driven semiconductor element.
US8503146B1 (en) Gate driver with short-circuit protection
JP2009296732A (en) Power conversion apparatus equipped with gate drive for semiconductor switching element
JP4479570B2 (en) Switching circuit with protection function and protection circuit
JP2018011467A (en) Gate drive circuit for semiconductor switching element
JP2004129378A (en) Gate drive circuit for power semiconductor device
JPH05218836A (en) Driving circuit for insulated gate element
JPH0250518A (en) Driving circuit for static induced type self-arc extinction element and inverter device static induced type self-arc-suppressing element
KR100807547B1 (en) A drive circuit of a semiconductor switch for an inverter
JPH11113265A (en) Invfrter device
JP3661813B2 (en) Drive circuit for voltage-driven semiconductor element
JP2003079129A (en) Gate drive circuit and power converter using the same
JP2006014402A (en) Overcurrent protector of power converter
JPH03106217A (en) Driving circuit for isolate gate transistor, overcurrent detection circuit and semiconductor
JP3918778B2 (en) Protection circuit
JP2000014127A (en) Gate drive circuit for voltage-driven semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040128

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040128

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060119

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090127

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100127

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110127

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110127

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120127

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130127

Year of fee payment: 7

EXPY Cancellation because of completion of term