JPH11102379A - Naming method for signal - Google Patents

Naming method for signal

Info

Publication number
JPH11102379A
JPH11102379A JP26340697A JP26340697A JPH11102379A JP H11102379 A JPH11102379 A JP H11102379A JP 26340697 A JP26340697 A JP 26340697A JP 26340697 A JP26340697 A JP 26340697A JP H11102379 A JPH11102379 A JP H11102379A
Authority
JP
Japan
Prior art keywords
name
signal
mounting
pin
design data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26340697A
Other languages
Japanese (ja)
Inventor
Tamaki Shizaki
環 信崎
Original Assignee
Nec Corp
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corp, 日本電気株式会社 filed Critical Nec Corp
Priority to JP26340697A priority Critical patent/JPH11102379A/en
Publication of JPH11102379A publication Critical patent/JPH11102379A/en
Application status is Pending legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To automate naming for the signals of the pins of mounted ASI and PWB(printed wiring board).
SOLUTION: Mounted ASIC design data 2 include information on the component names (symbol name) of the ASIC and the basic signal names of all the input/output pins. Mounted PWB design data 3 include information on the substrate name (symbol name) of the PWB and the basic signal names of the connector pins. A signal name conversion rule file 4 contains a conversion rule for the basic signal names of the respective pins of mounted articles based upon the mount positions as keys. A circuit diagram editor 7 automatically generates the signal names of the pins of the mounted PWB and ASIC on the basis of those pieces of information to generate the circuit diagram 5 of the PWB and the design data of the PWB.
COPYRIGHT: (C)1999,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、信号名の付与方法に関し、特にプリント基板やバックパネルの回路図の信号名を自動付与する回路図エディタに関する。 The present invention relates to relates to a method of applying a signal name, more particularly schematic editor for automatically applying a signal name of a circuit diagram of a printed circuit board or back panel.

【0002】 [0002]

【従来の技術】従来、回路図上では、論理的な接続を把握する為に、ASICの様な多ピン部品やPWB(Pr Conventionally, in the circuit diagram, in order to understand the logical connection, multi-pin components, such as ASIC and PWB (Pr
inted Wiring Board)上の配線には接続単位にユニークな信号名を割り付けていた。 The inted Wiring Board) on the wiring has been assigned a unique signal names to connect the unit.

【0003】信号名の割付は、回路図設計を行う際に、 [0003] Allocation of the signal name, when performing schematic design,
回路図エディタ上で設計者が1信号ずつキー入力して行うのが一般的である。 Designer on the schematic editor that performed by key input, one signal is common.

【0004】 [0004]

【発明が解決しようとする課題】上述した、従来の信号名の付与方法は、回路図設計中に全信号名を人手入力しなければならないため、特に搭載部品がASICの様な多ピン部品の場合に、入力ミスやアサインミスによる信号名の付与誤りを起こし易く、また、全信号名を人手で入力するのは多大な時間を要するという欠点があった。 It described above [0004] The method applied in the conventional signal names, because during schematic design must manually enter all signal names, particularly mounting part is a multi-pin component such as ASIC case, susceptible to grant errors in the signal name due to input errors and assignment errors, also, there was a drawback that it takes a lot of time to input all signal names manually.

【0005】 [0005]

【課題を解決するための手段】本願の第1の発明は、回路図における信号名の付与方法において、搭載品のシンボル名とその搭載位置に応じて該搭載品の各ピンの信号名を自動発生させることを特徴とする。 First invention of SUMMARY OF THE INVENTION The automatic in the process giving a signal name in the circuit diagram, the symbol name of a product with the signal names of each pin of the mounting article in accordance with the mounting position and wherein the generating.

【0006】次に第2の発明は、回路図における信号名の付与方法において、搭載品の各ピンの基本信号名を含む設計データと該搭載品のシンボル名とその搭載位置に応じて該搭載品の各ピンの信号名を変更するための変更ルールを保持する信号名変更ルールファイルを予め用意し、該搭載品のシンボル名とその搭載位置が入力されると、前記設計データと前記信号名変更ルールファイル読み込み、該搭載品の各ピンの前記基本信号名に対して前記変更ルールを適用することにより該搭載品の各ピンの信号名を自動発生させることを特徴とする。 [0006] Next, the second invention is the method of applying the signal names in the circuit diagram, the mounting according symbolic name of the design data and said mounting article comprising a basic signal name for each pin of the mounted article and its mounting position prepared in advance rENAME rule file that holds the change rule for changing the signal name for each pin of the goods, the symbol name and its mounting position of the mounting parts are input, the signal name and the design data Load change rule file, characterized in that to automatically generate a signal name for each pin of the mounting article by applying the modified rules for the basic signal name for each pin of the mounting parts.

【0007】次に第3の発明は、第2の発明における前記設計データがASIC設計データであることを特徴とする。 [0007] Next, a third invention, the design data in the second invention is characterized in that the ASIC design data.

【0008】次に第4の発明は、第2の発明における前記設計データがPWB設計データであることを特徴とする。 [0008] Next, a fourth invention, the design data in the second invention is characterized in that it is a PWB design data.

【0009】さらに第5の発明は、搭載品のシンボル名とその搭載位置が入力されると、予め用意された前記搭載品の各ピンの基本信号名を含む設計データと該搭載品のシンボル名とその搭載位置に応じて該搭載品の各ピンの信号名を変更するための変更ルールを保持する信号名変更ルールファイル読み込み、該搭載品の各ピンの前記基本信号名に対して前記変更ルールを適用することにより該搭載品の各ピンの信号名を自動発生させる回路図エディタを記録した記録媒体であることを特徴とする。 Furthermore fifth invention, the symbol name and its mounting position of the mounting parts are input, the symbol name of the design data and said mounting article comprising a pre-basic signal name for each pin of provided the mounting article Loading and rENAME rule file holds the change rule for changing the signal name for each pin of the mounting article in accordance with the mounting position, the change rules to the fundamental signal name for each pin of the mounting parts characterized in that it is a recording medium which records a circuit diagram editor to automatically generate a signal name for each pin of the mounting article by applying.

【0010】[作用]部品名と全ピンの基本信号名の情報を含む搭載ASICや搭載PWBの設計データと、搭載品の搭載位置に応じてピンの該基本信号名を変換する為の変換ルールを有する信号名変更ルールファイルとを具備し、搭載品の搭載位置が指定されると、信号名変更ルールに従って、基本信号名を変換して各ピンの信号名を生成して信号名やラットネストを回路図に表記するエディタを備えることを特徴とする。 [0010] [action] part name and the design data of the mounting ASIC and equipped PWB, including the information of the basic signal names of all pins, conversion rules for converting the basic signal name of the pin according to the mounting position of the mounting parts ; and a signal rename rule file with, the mounting position of the mounting parts are designated in accordance with the signal name change rule, the signal names and ratsnest generates a signal name for each pin by converting the basic signal name the characterized in that it comprises an editor that referred to the circuit diagram.

【0011】 [0011]

【発明の実施の形態】次に、本発明の実施の形態について図面を参照して詳細に説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Next will be described in detail with reference to the drawings, embodiments of the present invention.

【0012】図1は、本発明の信号名付与方法の最良の実施の形態を示すシステム構成図である。 [0012] Figure 1 is a system configuration diagram showing a preferred embodiment of the signal name imparting method of the present invention.

【0013】[1] 構成の説明 図1を参照すると、本発明の最良の実施の形態は、回路図作成時に、部品名(シンボル名)やその部品に存在する全ピンの恒久的情報を格納した部品ライブラリ(1)、ASICの部品名(シンボル名)や全入出力ピンの基本信号名の情報を含む搭載ASIC設計データ(2)、PWBの基板名(シンボル名)やコネクタピンの基本信号名の情報を含む搭載PWB設計データ(3)、1種類のASICやPWBを複数個搭載する場合はピンの信号名を変更しなければならない為に必要となる信号名変換ルールファイル(4)を読み込み(このファイルには、搭載位置をキーにして搭載品の各ピンの基本信号名の変換ルールが格納されており、信号名の変換が不要な場合は、このファイルを読み込む必要はない [0013] [1] Referring to illustration one configuration, the preferred embodiment of the present invention is stored during creation circuit diagram, part name permanent information on all pins present on (symbol name) or parts thereof the component library (1), ASIC component name (symbol name) and mounted ASIC design data including information of the basic signal names of all input and output pins (2), the substrate name of the PWB (symbol name) or connector pins fundamental signal mounting PWB design data including information name (3), one kind of ASIC and signal names conversion rule files required to must be changed signal name pins if PWB to plural mounting (4) read (in this file is stored conversion rules of the basic signal name of each pin of the mounting parts and the mounting position in the key is, when the conversion of the signal name is not required, it is not necessary to read this file )、それらの情報を元に搭載PWBやASICのピンの信号名を自動発生し、PWBの回路図(5)、PW ), Automatically generates a signal name of the pin mounting PWB or ASIC based on these information, the circuit diagram of the PWB (5), PW
Bの設計データ(6)を作成する回路図エディタ(7) Schematic editor for creating design data (6) of B (7)
を備える。 Equipped with a.

【0014】部品ライブラリ(1)はPWB設計に於いて汎用的に利用するものであり、搭載ASIC設計データ(2)や搭載PWB設計データ(3)は回路図エディタなどを用いて設計時に必ず作成されるデータである。 [0014] component library (1) are those universally utilized at the PWB design, mounted ASIC design data (2) and mounted PWB design data (3) is always created at design by using a schematic editor it is data.
信号名変換ルールファイル(4)は、ピンの信号名の変換が必要な場合に、変換の必要なピンに対して人手で作成した変換ルールを格納したファイルである。 Signal conversion rule file (4), when the conversion of the signal name of the pin is required, it is a file storing the conversion rules created manually for the required pin conversion. 従って、 Therefore,
本発明は信号名の変換が少ない程、有効であり信頼性も高くなる。 The present invention is smaller the converted signal name is valid also high reliability.

【0015】[2]動作の説明 次に、本発明の実施の形態の動作について、図2を参照して詳細に説明する。 [0015] [2] Description of Operation Next, operation of the embodiment of the present invention will be described in detail with reference to FIG.

【0016】まず処理11で、外部入力により与えられたシンボル名及びロケーション(搭載位置)の指定を受け付ける。 [0016] First, in processing 11, accepts the designation of the symbol name and location provided by the external input (mounting position). 次に処理12では、処理11で受け付けたシンボル名をもとに部品ライブラリを検索し、回路図にシンボルを追加する。 In the next process 12, the symbol name accepted in process 11 to search the component library based, to add symbols to the schematic. 次に判断13で、シンボル名をもとに搭載ASICやPWBの設計データを検索し、追加されたシンボルの設計データが存在するかを判断する。 Next, in decision 13, searches the design data of the mounting ASIC and PWB based on the symbol name, to determine whether the design data of the added symbol exists. 存在する場合は、処理14に進む。 When present, the processing proceeds to 14. 存在しない場合は、本処理を終了する。 If it does not exist, the present process is terminated. 処理14では、シンボル名とロケーション情報をもとに信号名変換ルールファイルを検索して指定シンボルのピンの信号名変換ルールを調べ、指定シンボルの設計データを参照して、各ピンの設計データの基本信号名を変換ルールに従って変換して新しい信号名を付与する。 In the process 14, by searching the signal name conversion rule file based on the symbol name and location information examine the signal name conversion rules of the pin of the specified symbol, referring to the design data of the specified symbol, the design data of each pin by converting the basic signal name in accordance with the conversion rules to grant a new signal name. 次に判断15で、設計中の回路図上に既に同一信号名のピンが存在するかを1ピン毎に調べる。 Then at decision 15, it checks whether the pin already same signal names on the circuit diagram in the design exists for each pin. 同一信号名のピンが存在する場合は処理16に進み、存在しない場合は処理17に進む。 If the pin of the same signal name are present, the process proceeds to the process 16, if it does not exist, the routine proceeds to the processing 17. 処理16では、回路図上で、処理対象ピンと同一信号名のピン間にラットネスト(接続が必要であることを示す為に一時的に表示される直線)を表示する。 In step 16, on the schematic, and displays a (straight line is temporarily displayed to indicate the need for connection) between the pins of the pin to be processed in the same signal names ratsnest. また、処理17では、ピンに付与した信号名を回路図上に表示する。 Further, the process 17, and displays the signal names given to the pin on the circuit diagram. 判断15以降の処理を対象シンボルの全ピンに対して行い、処理を終了する。 Performs determination 15 after processing of all pins of the target symbol, the process ends.

【0017】[3] 実施例の構成の説明 次に、本発明の実施例について図面を参照して詳細に説明する。 [0017] [3] Description of Configuration Example Next, examples of the present invention with reference to the accompanying drawings. 図3を参照すると、本発明の実施例は、回路図作成時に、まず部品ライブラリ(1)、搭載ASIC設計データ(2)、搭載PWB設計データ(3)、信号名変換ルールファイル(4)を読み込み、記憶部(10) Referring to FIG. 3, an embodiment of the present invention, when creating the circuit diagram, first component library (1), mounted ASIC design data (2), mounted PWB design data (3), the signal name conversion rule file (4) reading, the storage unit (10)
で読み込んだ情報を記憶する。 And stores the information read in. その後、シンボルの追加が指示されると、そのシンボルの部品名やシンボル名及びロケーション指定に従い、記憶部(10)のライブラリ情報を参照して表示部(8)で回路図にシンボル図形を表示し、同時にそのシンボルの設計データや信号名変換ルールが存在するかを調べ、存在する場合はそれらの情報をもとに信号名変換部(9)で各ピンの信号名を発生し、表示部(8)で回路図に信号名を表示し、最終的にPWBの回路図(5)、PWBの設計データ(6)を作成する回路図エディタ(7)を具備する。 Thereafter, the additional symbols are indicated, in accordance with part name or symbol name and location specified the symbol, display a symbol shape to the circuit diagram on the display unit by referring to the library information storage unit (10) (8) simultaneously checks whether the design data and signal names conversion rules for that symbol exists, if present and generates a signal name for each pin signal name conversion unit on the basis of the information (9), a display unit ( displays signal names on the circuit diagram at 8), and finally the circuit of the PWB diagram (5), comprising a circuit diagram editor (7) to create a PWB design data (6).

【0018】[4] 実施例の動作の説明 次に、本発明の実施例の動作について、図4〜図7を参照して詳細に説明する。 [0018] [4] Description of Operation of Embodiment Next, the operation of the embodiment of the present invention will be described in detail with reference to FIGS.

【0019】図4は「信号名変換ルールファイル」の一仕様例である。 [0019] FIG. 4 is an example specification of the "signal name conversion rule file". 部品名、シンボル名、ロケーションを1 Part name, symbol name, the location 1
レコードで指定し、その下にそのシンボルのピンの変換ルールを必要なレコード数だけ記述する。 Specified in the record, describing only the number of records required conversion rules of the pin of the symbol under it. 図5は「信号名変換ルールファイル」の一実施例である。 Figure 5 shows an example of the "signal name conversion rule file". 5レコード目は下位の設計データで信号名「HH」のピンに対しては信号名を付与しないことを示す。 5 th record shows that you do not grant the signal name with respect to the pin of the signal name "HH" in the lower-level design data. 図6は「搭載ASI Figure 6 is "equipped with ASI
C設計データ」の一実施例である。 Which is an embodiment of the C design data ". 各レコードの1フィールド目はレコードの識別子であり、00レコードは部品名、シンボル名と続く。 The first field of each record is an identifier of the record, 00 record is part name, symbol name to continue. また、30レコードはピン名、信号名と続く。 In addition, 30 records pin name, as the name of the signal followed.

【0020】図7は図5の「信号名変換ルールファイル」、図6の「搭載ASIC設計データ」を利用してシンボル名「XYZ」ロケーション「P01」のシンボルに対し、本実施例を施した図である。 [0020] FIG. 7 to the symbol of the "signal name conversion rule file", the symbol name by using the "mounting ASIC design data" in FIG. 6, "XYZ" Location "P01" in FIG. 5, was subjected to this embodiment, it is a diagram. A01〜B08はピン名を示す。 A01~B08 shows a pin name. ピンA01〜A08には図5の「D*: "D * of the pin A01~A08 FIG. 5:
D*01」の変換ルールに従い変換された信号名が付与されている。 D * 01 converted signal name in accordance with the conversion rules of "has been granted. ピンB01、B08の設計データ上の信号名「CQFA」「IFIF」に対しては変換ルールが存在しない為、そのまま「CQFA」「IFIF」と付与される。 Pin B01, signal name on the design data of B08 "CQFA" because there is no conversion rules for "IFIF", is given as it is, "CQFA," "IFIF". B02〜B05には図5の「E*:E*0 The B02~B05 "E in FIG. 5 *: E * 0
3」、B06には「FFF:GGG」の変換ルールに従い変換された信号名が付与される。 3 ", the B06" FFF: signal name that has been converted in accordance with the conversion rules of GGG "is given. また、B07には「HH:」の変換ルールが適用される為、信号名は付与されない。 In addition, the B07 "HH:" Since the conversion rules are applied, not signal names are given.

【0021】なお、上述した実施例では、搭載ASIC [0021] In the embodiment described above, mounted ASIC
の場合であるが、搭載PWBの場合も全く同様である。 It is a case of, but it is exactly the same applies to the case of the mounting PWB.

【0022】最後に、図8は、本発明の他の実施の形態を示すシステム構成図である。 [0022] Finally, FIG. 8 is a system configuration diagram showing another embodiment of the present invention.

【0023】図8を参照すると、本発明の他の実施の形態は、回路図エディタを記録した記録媒体1Bを備える。 Referring to FIG. 8, another embodiment of the present invention includes a recording medium 1B recording the schematic editor. この記録媒体1Bは、磁気ディスク、半導体メモリその他の記録媒体であって良い。 The recording medium 1B may be a magnetic disk, a semiconductor memory or other recording medium.

【0024】回路図エディタは記録媒体1Bからデータ処理装置1Aに読み込まれ、データ処理装置1Aの動作を制御する。 The circuit diagram editor is read from the recording medium 1B to the data processing device. 1A, controls the operation of the data processing device 1A. データ処理装置1Aは回路図エディタの制御により上述した図2における処理11から処理17までの処理を実行する。 Data processor 1A executes the processing from the processing 11 in Fig. 2 described above in the control of the circuit diagram editor to process 17.

【0025】 [0025]

【発明の効果】以上説明したように、本発明は、搭載A As described above, according to the present invention, mounted A
SICやPWBの設計データを読み込み、変換ルールに従って搭載ASICやPWBのピンの信号名を自動発生するようにしたため、搭載ASICやPWBのピンの信号名の付与誤りが減少するとともに、設計時間も短縮できるという効果がある。 Reads the design data of the SIC and PWB, because you to automatically generate a signal name pins mounted ASIC or PWB in accordance with the conversion rule, along with applying the error signal names of pins mounted ASIC or PWB is reduced, shortened design time there is an effect that can be.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の信号名付与方法の最良の実施の形態を示すシステム構成図である。 1 is a system configuration diagram showing a preferred embodiment of the signal name imparting method of the present invention.

【図2】本発明の信号名付与方法の最良の実施の形態を示す処理フローチャートである。 2 is a flowchart illustrating a preferred embodiment of the signal name imparting method of the present invention.

【図3】本発明の信号名付与方法の一実施例を示すシステム構成図である。 3 is a system configuration diagram showing an embodiment of a signal name imparting method of the present invention.

【図4】本発明の信号名付与方法で利用する「信号名変換ルールファイル」の一仕様例を示す図である。 [4] utilizing the signal name imparting method of the present invention is a diagram showing an example specification of the "signal name conversion rule file".

【図5】「信号名変換ルールファイル」の一実施例を示す図である。 FIG. 5 is a diagram showing an embodiment of "signal name conversion rule file".

【図6】本発明の信号名付与方法で利用する「搭載AS [6] utilized in the signal name given method of the present invention, "equipped with AS
IC設計データ」の一実施例を示す図である。 It is a diagram showing an embodiment of an IC design data. "

【図7】1つのシンボルに対し、本発明の信号名付与方法を施した一実施例を示す図である。 To [7] One symbol is a diagram showing an embodiment which has been subjected to signal names imparting method of the present invention.

【図8】本発明の信号名付与方法の他の実施の形態を示すシステム構成図である。 8 is a system configuration diagram showing another embodiment of a signal name imparting method of the present invention.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 部品ライブラリ 2 搭載ASIC設計データ 3 搭載PWB設計データ 4 信号名変換ルールファイル 5 PWBの回路図 6 PWBの設計データ 7 回路図エディタ 8 表示部 9 信号名変換部 10 記憶部 1A データ処理装置 1B 記録媒体 1 parts library 2 mounted ASIC design data 3 mounted PWB design data 4 Signal conversion rule file 5 PWB Schematic 6 PWB design data 7 Schematic Editor 8 display unit 9 the signal name conversion unit 10 storage unit 1A data processor 1B records media

Claims (5)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 回路図における信号名の付与方法において、搭載品のシンボル名とその搭載位置に応じて該搭載品の各ピンの信号名を自動発生させることを特徴とする信号名の付与方法。 1. A method of applying the signal names in the circuit diagram, signal names method applied, characterized in that for automatically generating a signal name for each pin of the mounting article in accordance with the symbol name and its mounting position of the mounting parts .
  2. 【請求項2】 回路図における信号名の付与方法において、搭載品の各ピンの基本信号名を含む設計データと該搭載品のシンボル名とその搭載位置に応じて該搭載品の各ピンの信号名を変更するための変更ルールを保持する信号名変更ルールファイルを予め用意し、該搭載品のシンボル名とその搭載位置が入力されると、前記設計データと前記信号名変更ルールファイル読み込み、該搭載品の各ピンの前記基本信号名に対して前記変更ルールを適用することにより該搭載品の各ピンの信号名を自動発生させることを特徴とする信号名の付与方法。 2. A method of applying the signal names in the circuit diagram, the signal of each pin of the mounting article in accordance with the symbol name and its mounting position of the design data and said mounting article comprising a basic signal name for each pin of the mounting parts providing a signal name change rules file that holds the change rule for changing the name previously, a symbol name and its mounting position of the mounting parts are input, reads the signal name change rules file and the design data, the method of applying a signal name, characterized in that for automatically generating a signal name for each pin of the mounting article by applying the modified rules for the basic signal name for each pin of the mounting parts.
  3. 【請求項3】 前記設計データがASIC設計データであることを特徴とする請求項2記載の信号名の付与方法。 3. A signal name method of application of claim 2, wherein said design data is ASIC design data.
  4. 【請求項4】 前記設計データがPWB設計データであることを特徴とする請求項2記載の信号名の付与方法。 4. A signal name method of application of claim 2, wherein said design data is PWB design data.
  5. 【請求項5】 搭載品のシンボル名とその搭載位置が入力されると、予め用意された前記搭載品の各ピンの基本信号名を含む設計データと該搭載品のシンボル名とその搭載位置に応じて該搭載品の各ピンの信号名を変更するための変更ルールを保持する信号名変更ルールファイル読み込み、該搭載品の各ピンの前記基本信号名に対して前記変更ルールを適用することにより該搭載品の各ピンの信号名を自動発生させる回路図エディタを記録した記録媒体。 5. A symbolic name of the mounted article and when the mounting position is input, the symbol name of the design data and said mounting article comprising a basic signal name for each pin of the previously prepared the mounting parts and their mounting position Correspondingly read rENAME rule file holds the change rule for changing the signal name for each pin of the mounting article, by applying the modified rules for the basic signal name for each pin of the mounting parts recording medium for recording a circuit diagram editor to automatically generate a signal name for each pin of the mounting parts.
JP26340697A 1997-09-29 1997-09-29 Naming method for signal Pending JPH11102379A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26340697A JPH11102379A (en) 1997-09-29 1997-09-29 Naming method for signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26340697A JPH11102379A (en) 1997-09-29 1997-09-29 Naming method for signal

Publications (1)

Publication Number Publication Date
JPH11102379A true JPH11102379A (en) 1999-04-13

Family

ID=17389065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26340697A Pending JPH11102379A (en) 1997-09-29 1997-09-29 Naming method for signal

Country Status (1)

Country Link
JP (1) JPH11102379A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737168B1 (en) * 1999-06-14 2004-05-18 Sumitomo Electric Industries, Ltd. Composite material and semiconductor device using the same
JP2008165753A (en) * 2006-12-07 2008-07-17 Fujitsu Ltd Cad apparatus and cad program
JP2009238209A (en) * 2008-03-04 2009-10-15 Nec Corp Circuit verification apparatus, circuit verification program and method of circuit verification
JP2010033208A (en) * 2008-07-28 2010-02-12 Fujitsu Ltd Circuit design assisting apparatus, circuit design assisting program, and circuit design assisting method
US8510698B2 (en) 2006-12-07 2013-08-13 Fujitsu Limited CAD apparatus and check support apparatus

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737168B1 (en) * 1999-06-14 2004-05-18 Sumitomo Electric Industries, Ltd. Composite material and semiconductor device using the same
JP2008165753A (en) * 2006-12-07 2008-07-17 Fujitsu Ltd Cad apparatus and cad program
US8201136B2 (en) 2006-12-07 2012-06-12 Fujitsu Limited CAD apparatus, method, and computer product for designing printed circuit board
US8510698B2 (en) 2006-12-07 2013-08-13 Fujitsu Limited CAD apparatus and check support apparatus
JP2009238209A (en) * 2008-03-04 2009-10-15 Nec Corp Circuit verification apparatus, circuit verification program and method of circuit verification
JP4586926B2 (en) * 2008-03-04 2010-11-24 日本電気株式会社 Circuit verification apparatus, circuit verification program, and circuit verification method
US8037436B2 (en) 2008-03-04 2011-10-11 Nec Corporation Circuit verification apparatus, a method of circuit verification and circuit verification program
JP2010033208A (en) * 2008-07-28 2010-02-12 Fujitsu Ltd Circuit design assisting apparatus, circuit design assisting program, and circuit design assisting method

Similar Documents

Publication Publication Date Title
US7461168B1 (en) Method and system for addressing audio-visual content fragments
US6324604B1 (en) Magnetic disk storage for storing data in disk block size from fixed length of host block in non-integer multiple of the disk block size
US6378110B1 (en) Layer-based rule checking for an integrated circuit layout
US6957242B1 (en) Noninterfering multiply-MAC (multiply accumulate) circuit
US5968152A (en) Method and apparatus for extending key space in a plug and play ROM
US5793648A (en) Method and system for automating control panel layout and wiring specifications for a vehicle manufacturing process
CA1038500A (en) Scan and read control apparatus for a disk storage drive in a computer system
US7134071B2 (en) Document processing utilizing a version managing part
US20030038971A1 (en) Printing device with reader for removable media storage container
JPH07101381B2 (en) Reconfigurable sequential processing equipment
KR20040104481A (en) Moving image management method and apparatus
JPH11242646A (en) In-accessory resource offset mechanism
KR890011077A (en) Wiring designing method of the semiconductor integrated circuit
JPH08263395A (en) Bus state analyzer and internal bus trial method therefor
KR100787710B1 (en) Memory access circuit, memory access control circuit and data processing apparatus
JPH03184200A (en) On-vehicle navigation device
US7509456B2 (en) Apparatus and method for discovering a scratch pad memory configuration
US6113647A (en) Computer aided design system and method using hierarchical and flat netlist circuit representations
JPH08110882A (en) Customizable integrated circuit device
US5127088A (en) Disk control apparatus
US6205580B1 (en) Method for loading a program
JPH09160725A (en) Method and system for managing constitution of mass-storage device
US5862368A (en) Process to allow automatic microprocessor clock frequency detection and selection
US20020161948A1 (en) Disk with disk drive
US5905986A (en) Highly compressible representation of test pattern data

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000613