JP2870001B2 - Logic circuit package - Google Patents

Logic circuit package

Info

Publication number
JP2870001B2
JP2870001B2 JP1069950A JP6995089A JP2870001B2 JP 2870001 B2 JP2870001 B2 JP 2870001B2 JP 1069950 A JP1069950 A JP 1069950A JP 6995089 A JP6995089 A JP 6995089A JP 2870001 B2 JP2870001 B2 JP 2870001B2
Authority
JP
Japan
Prior art keywords
integrated circuit
input
circuit
data
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1069950A
Other languages
Japanese (ja)
Other versions
JPH02248877A (en
Inventor
久幸 土屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP1069950A priority Critical patent/JP2870001B2/en
Publication of JPH02248877A publication Critical patent/JPH02248877A/en
Application granted granted Critical
Publication of JP2870001B2 publication Critical patent/JP2870001B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は論理回路パッケージに関し、特に複数の集積
回路が実装されて構成される論理回路パッケージに関す
る。
Description: TECHNICAL FIELD The present invention relates to a logic circuit package, and more particularly, to a logic circuit package configured by mounting a plurality of integrated circuits.

従来技術 一般に、IC、LSI等の集積回路は印刷配線された基板
上に複数個実装されて使用される。また、その集積回路
が実装された複数枚の論理回路パッケージがスロットや
ケージに挿入接続されて情報処理装置等が構成されてい
る。
2. Description of the Related Art Generally, a plurality of integrated circuits such as ICs and LSIs are mounted on a printed wiring board and used. In addition, a plurality of logic circuit packages on which the integrated circuit is mounted are inserted and connected into slots and cages to constitute an information processing device and the like.

したがって、それら集積回路のうちの1つが故障して
もその影響は大きく、ほとんどの場合はシステムダウン
につながっている。そのため、従来から個々の集積回路
には必要以上の高い信頼性が要求され、各種の検査技術
が考案されている。
Therefore, even if one of the integrated circuits fails, the effect is large, and in most cases, the system goes down. For this reason, individual integrated circuits have been required to have higher reliability than necessary, and various inspection techniques have been devised.

しかしながら、近年の集積回路の高速化、高密度化に
伴い、その故障診断に高額な設備と高度に熟練した検査
員とを使用しても多大な工数が必要となり、これが装置
の生産上又は保守上の大きな問題点となっている。すな
わち、従来の論理回路パッケージでは故障した集積回路
を特定するための故障診断に多大の工数を必要とし、装
置全体の復旧までの時間が長く、またその回数も多いと
いう欠点がある。
However, with the recent increase in the speed and density of integrated circuits, even if expensive equipment and highly skilled inspectors are used for failure diagnosis, a large number of man-hours are required. This is a major problem. That is, the conventional logic circuit package requires a large number of man-hours for failure diagnosis for identifying a failed integrated circuit, and has a disadvantage that the time required for restoring the entire device is long and the number of times is large.

また、中間工程であるパッケージ単位の検査において
も、該当パッケージを完全に検査するためには検査工数
的及び検査技術的に不可能な状況に近くなってきている
という欠点がある。
In addition, even in the inspection of each package, which is an intermediate process, there is a disadvantage that it is almost impossible to completely inspect the package in terms of inspection man-hour and inspection technology.

発明の目的 本発明の目的は、パッケージ単位の検査を容易化し、
さらに故障した集積回路を迅速に特定することができる
ように構成した論理回路パッケージを提供することであ
る。
Object of the Invention An object of the present invention is to facilitate inspection of a package unit,
Another object of the present invention is to provide a logic circuit package configured so that a failed integrated circuit can be quickly identified.

発明の構成 本発明による論理回路パッケージは、本来の機能をは
たす回路機能部と書込み信号の入力に応答してこの回路
機能部に入力されるデータを格納し、読出し信号の入力
に応答して格納されているデータを出力する格納手段と
を含む集積回路が複数実装され、前段の集積回路からの
出力を前記データとし、前記格納手段の出力データを用
いて前段の集積回路の検査を行うように構成したことを
特徴とする。
The logic circuit package according to the present invention stores data input to the circuit function unit in response to the input of the circuit function unit and the write signal, and stores the data in response to the input of the read signal. A plurality of integrated circuits each including a storage unit that outputs data that has been output are mounted, and an output from the preceding integrated circuit is used as the data, and the output of the storage unit is used to inspect the preceding integrated circuit. It is characterized by comprising.

実施例 以下、図面を用いて本発明の実施例を説明する。Embodiment Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

第1図は本発明による論理回路パッケージの一実施例
の構成を示すブロック図である。図において本発明の一
実施例による論理回路パッケージは基板100上に実装さ
れた複数の集積回路50〜53及び60〜63と、セレクタ70
と、入力端子80と、出力端子90とを含んで構成されてい
る。なお、簡単のために説明に関係のない信号ラインは
全て省略してある。
FIG. 1 is a block diagram showing the configuration of an embodiment of a logic circuit package according to the present invention. In the figure, a logic circuit package according to an embodiment of the present invention includes a plurality of integrated circuits 50 to 53 and 60 to 63 mounted on a substrate 100, and a selector 70.
, An input terminal 80, and an output terminal 90. Note that, for simplicity, all signal lines not related to the description are omitted.

入力端子80には他の論理回路パッケージや装置外から
の信号が入力され、その信号は各集積回路50〜53及び60
〜63に印加される。さらに、各集積回路の出力は他の集
積回路に印加される等して所定の論理回路が実現され、
その出力は出力端子90に現れる。
A signal from another logic circuit package or from outside the device is input to the input terminal 80, and the signal is input to each of the integrated circuits 50 to 53 and 60.
~ 63. Further, a predetermined logic circuit is realized by, for example, applying the output of each integrated circuit to another integrated circuit,
Its output appears at output terminal 90.

また、各集積回路内には後述するようにメモリ等の格
納部が設けられており、該集積回路への入力信号をその
まま内部に保持できるようになっている。各集積回路の
格納部の出力はすべてセレクタ70に入力され、図示せぬ
選択信号の入力に応じて必要な集積回路の格納部からの
出力が出力端子90に現れるようになっている。
Further, a storage unit such as a memory is provided in each integrated circuit as described later, so that an input signal to the integrated circuit can be held therein as it is. The outputs of the storage units of the respective integrated circuits are all input to the selector 70, and the necessary output from the storage unit of the integrated circuit appears at the output terminal 90 in response to the input of a selection signal (not shown).

次に、第2図を用いて各集積回路の内部構成について
説明する。第2図は各集積回路の概略構成図である。図
において、集積回路1は入力端子2と、可能回路部4
と、出力端子6とを含んで構成されている。
Next, the internal configuration of each integrated circuit will be described with reference to FIG. FIG. 2 is a schematic configuration diagram of each integrated circuit. In the figure, an integrated circuit 1 has an input terminal 2 and a possible circuit section 4.
And an output terminal 6.

また、集積回路1はデータ格納部5と、制御信号入力
端子3と、データ出力端子7とを含んで構成されてい
る。なお、Aは入力データバス、B、Cは出力データバ
ス、Dは複数本の制御信号ラインである。
Further, the integrated circuit 1 includes a data storage unit 5, a control signal input terminal 3, and a data output terminal 7. A is an input data bus, B and C are output data buses, and D is a plurality of control signal lines.

入力端子2には他の集積回路からの入力信号が印加さ
れ入力データバスAを介して機能回路部4及びデータ格
納部5に夫々入力される。
An input signal from another integrated circuit is applied to the input terminal 2 and input to the functional circuit unit 4 and the data storage unit 5 via the input data bus A.

機能回路部4はこの集積回路本来の機能となる部分で
ある。したがって、入力端子2に入力された信号に応じ
た論理パターンが出力端子6に現れることになる。
The functional circuit unit 4 is a part that functions as an intrinsic function of the integrated circuit. Therefore, a logic pattern corresponding to the signal input to the input terminal 2 appears at the output terminal 6.

データ格納部5は制御信号入力端子3に入力されるラ
イトイネーブル信号、リードイネーブル信号、チップイ
ネーブル信号その他各種制御信号により書込みまたは読
出しが行われるメモリである。したがって、制御信号入
力端子3にライトイネーブル信号を入力すれば、入力デ
ータバスA上の信号すなわち、その集積回路への入力信
号が格納できるのである。また、リードイネーブル信号
を入力すれば、その格納されたデータがデータ出力端子
7に送出される。
The data storage unit 5 is a memory in which writing or reading is performed by a write enable signal, a read enable signal, a chip enable signal, or other various control signals input to the control signal input terminal 3. Therefore, if a write enable signal is input to the control signal input terminal 3, a signal on the input data bus A, that is, an input signal to the integrated circuit can be stored. When a read enable signal is input, the stored data is sent to the data output terminal 7.

つまり、データ格納部5には前段の集積回路の出力信
号を保持することができ、それを必要に応じてデータ出
力端子7から送出させることができるのである。
That is, the data storage unit 5 can hold the output signal of the preceding integrated circuit, and can transmit it from the data output terminal 7 as needed.

さらに、第3図を用いて第1図における各集積回路の
接続状態について説明する。第3図は第1図における集
積回路が縦続接続されている場合のブロック図である。
図においては、3つの集積回路10、11及び12が示されて
おり、これらは例えば第1図の50、51及び52の関係であ
るものとする。
Further, the connection state of each integrated circuit in FIG. 1 will be described with reference to FIG. FIG. 3 is a block diagram when the integrated circuits in FIG. 1 are cascaded.
In the figure, three integrated circuits 10, 11 and 12 are shown, which are assumed to have, for example, the relationship of 50, 51 and 52 in FIG.

各集積回路は夫々異なった又は同一の機能回路部10
4、114、124を含んでおり、集積回路12に対して集積回
路11は前段、集積回路11に対して集積回路10は前段の回
路ということになる。したがって、集積回路10内の機能
回路部104の出力信号は集積回路11内のデータ格納部115
に保持することができる。同様に集積回路11内の機能回
路部114の出力信号は集積回路12内のデータ格納部125に
保持することができる。
Each integrated circuit has a different or identical functional circuit unit 10
4, 114, and 124, and the integrated circuit 11 is a preceding circuit with respect to the integrated circuit 12, and the integrated circuit 10 is a preceding circuit with respect to the integrated circuit 11. Therefore, the output signal of the functional circuit unit 104 in the integrated circuit 10 is output to the data storage unit 115 in the integrated circuit 11.
Can be held. Similarly, the output signal of the functional circuit unit 114 in the integrated circuit 11 can be held in the data storage unit 125 in the integrated circuit 12.

よって、回路を実際に動作させて各データ格納部内に
前段の集積回路からの出力信号を保持させておき、その
後にデータ格納部から読出せば各集積回路間の信号の授
受を観測することができるのである。つまり、第1図の
入力端子80から各集積回路に制御信号101、111、121、
を入力し、格データ出力端子107、117、127の出力信号
を第1図のセレクタ70を介して出力端子90に送出させれ
ば各集積回路の入力信号を観測することができるのであ
る。
Therefore, it is possible to observe the transmission and reception of signals between the integrated circuits by actually operating the circuit and holding the output signal from the integrated circuit at the preceding stage in each data storage unit, and then reading from the data storage unit. You can. That is, the control signals 101, 111, 121,
Is input and the output signals of the case data output terminals 107, 117 and 127 are sent to the output terminal 90 via the selector 70 in FIG. 1, so that the input signals of each integrated circuit can be observed.

なお、実際には各集積回路は第3図に示されているよ
うな単純な縦続接続とはなっておらず、複数の集積回路
から1つの集積回路へ信号が集結したり、1つの集積回
路から複数の集積回路へ信号が分配されている場合もあ
る。
Actually, each of the integrated circuits is not a simple cascade connection as shown in FIG. 3, and signals are gathered from a plurality of integrated circuits to one integrated circuit or one integrated circuit is not connected. In some cases, a signal is distributed to a plurality of integrated circuits.

第1図に戻り、かかる構成とされた論理回路パッケー
ジについての検査手順を説明する。
Returning to FIG. 1, an inspection procedure for the logic circuit package having such a configuration will be described.

まず、検査の準備段階として良品の論理回路パッケー
ジを用い、各集積回路内の格納部に各集積回路への入力
信号を保持しておく。次に、保持した信号をセレクタ70
を介して全て読出して、図示せぬ磁気ディスク、メモリ
等に記憶させる。すると、これが診断辞書となり、各集
積回路への入力の期待値となる。
First, a non-defective logic circuit package is used as a preparation stage for inspection, and an input signal to each integrated circuit is held in a storage unit in each integrated circuit. Next, the held signal is transferred to the selector 70.
And read them out and store them in a magnetic disk, memory, or the like (not shown). Then, this becomes a diagnostic dictionary, and becomes an expected value of an input to each integrated circuit.

次に、被検査パッケージに対して、同様に各集積回路
内のデータ格納部に各入力信号に保持しておく。そし
て、各集積回路内のデータ格納部から順に保持データを
読出し、先述の診断辞書すなわち期待値との比較を行
う。比較結果が一致を示せばその保持データは正常と判
定でき、反対に不一致を示せばその保持データは異常と
判定できる。
Next, the input signals of the package to be inspected are similarly stored in the data storage section of each integrated circuit. Then, the held data is sequentially read out from the data storage unit in each integrated circuit, and is compared with the above-mentioned diagnostic dictionary, that is, the expected value. If the comparison result indicates a match, the held data can be determined to be normal, and if not, the held data can be determined to be abnormal.

よって、異常と判定された保持データを送出した集積
回路の前段の集積回路を特定することができ、その集積
回路を良品の集積回路と交換することによって作業は終
了となる。
Therefore, it is possible to identify the integrated circuit preceding the integrated circuit that has sent the held data determined to be abnormal, and the operation is completed by replacing the integrated circuit with a non-defective integrated circuit.

例えば、図中の集積回路50、51、52が縦続接続されて
いる場合において、集積回路51内のデータ格納部からの
データが異常と判定されれば、その前段である集積回路
50が不良であると判定でき、これを交換すれば良いので
ある。
For example, when the integrated circuits 50, 51, and 52 in the figure are cascaded, if the data from the data storage unit in the integrated circuit 51 is determined to be abnormal, the integrated circuit at the preceding stage is determined.
50 can be determined to be defective, and this can be replaced.

また、情報処理装置を構成する各論理パッケージの夫
々について同様の検査を行うことによって、集積回路単
位、パッケージ単位に検査を行うことができるのであ
る。
In addition, by performing the same inspection for each of the logical packages constituting the information processing apparatus, the inspection can be performed for each integrated circuit and each package.

なお、本実施例において前段の集積回路からの出力信
号を保持するためのデータ格納部を各集積回路に設けて
いるが、代りに自集積回路の出力信号を保持するための
データ格納部を設けても良いことは明らかである。ま
た、前段の集積回路からの出力信号を保持するためのデ
ータ格納部及び自集積回路の出力信号を保持するための
データ格納部の両方を設けても良いことは明らかであ
る。
In this embodiment, the data storage unit for holding the output signal from the preceding integrated circuit is provided in each integrated circuit, but a data storage unit for holding the output signal of the own integrated circuit is provided instead. Obviously, you can. It is apparent that both a data storage unit for holding an output signal from the integrated circuit of the preceding stage and a data storage unit for holding an output signal of the own integrated circuit may be provided.

発明の効果 以上説明したように本発明は、集積回路の内部にその
集積回路に入力される入力信号を保持するためのデータ
格納部を設け、各データ格納部の保持データを読出せる
ように基板上に実装するようにしたことにより、良品パ
ッケージとの比較が容易に行え、検査効率の向上と、診
断作業の推進に寄与できるという効果がある。
As described above, according to the present invention, a data storage unit for holding an input signal input to the integrated circuit is provided inside the integrated circuit, and a substrate is provided so that the data held in each data storage unit can be read. By mounting it on the above, there is an effect that comparison with a non-defective package can be easily performed, thereby improving the inspection efficiency and contributing to the promotion of the diagnosis work.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の実施例による論理回路パッケージの構
成を示すブロック図、第2図は各集積回路の概略構成
図、第3図は第1図における集積回路が縦続接続されて
いる場合のブロック図である。 主要部分の符号の説明 50〜53、60〜63……集積回路 70……セレクタ 80……入力端子 90……出力端子
FIG. 1 is a block diagram showing a configuration of a logic circuit package according to an embodiment of the present invention, FIG. 2 is a schematic configuration diagram of each integrated circuit, and FIG. 3 shows a case where the integrated circuits in FIG. It is a block diagram. Explanation of Signs of Main Parts 50 to 53, 60 to 63… Integrated Circuit 70… Selector 80… Input Terminal 90… Output Terminal

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】本来の機能をはたす回路機能部と書込み信
号の入力に応答してこの回路機能部に入力されるデータ
を格納し、読出し信号の入力に応答して格納されている
データを出力する格納手段とを含む集積回路が複数実装
され、前段の集積回路からの出力を前記データとし、前
記格納手段の出力データを用いて前段の集積回路の検査
を行うように構成したことを特徴とする論理回路パッケ
ージ。
1. A circuit function unit that performs its original function and stores data input to the circuit function unit in response to input of a write signal, and outputs stored data in response to input of a read signal. A plurality of integrated circuits including a storage unit for performing the above, the output from the integrated circuit of the preceding stage is used as the data, and the integrated circuit of the preceding stage is configured to be inspected using the output data of the storing unit. Logic circuit package.
JP1069950A 1989-03-22 1989-03-22 Logic circuit package Expired - Lifetime JP2870001B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1069950A JP2870001B2 (en) 1989-03-22 1989-03-22 Logic circuit package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1069950A JP2870001B2 (en) 1989-03-22 1989-03-22 Logic circuit package

Publications (2)

Publication Number Publication Date
JPH02248877A JPH02248877A (en) 1990-10-04
JP2870001B2 true JP2870001B2 (en) 1999-03-10

Family

ID=13417443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1069950A Expired - Lifetime JP2870001B2 (en) 1989-03-22 1989-03-22 Logic circuit package

Country Status (1)

Country Link
JP (1) JP2870001B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5151988B2 (en) 2006-11-10 2013-02-27 日本電気株式会社 Test circuit and method and semiconductor device

Also Published As

Publication number Publication date
JPH02248877A (en) 1990-10-04

Similar Documents

Publication Publication Date Title
US6002638A (en) Memory device having a switchable clock output and method therefor
US5617430A (en) Testing system interconnections using dynamic configuration and test generation
US6256760B1 (en) Automatic test equipment scan test enhancement
US7559000B2 (en) Integrated circuit device, diagnosis method and diagnosis circuit for the same
EP0008380B1 (en) Electronic circuit assembly for testing module interconnections
JPS613400A (en) Method and apparatus for testing high-density on chip
US5377199A (en) Boundary test scheme for an intelligent device
EP0398816A2 (en) Testing method, testing circuit and semiconductor integrated circuit having testing circuit
US4205301A (en) Error detecting system for integrated circuit
US7134059B2 (en) Pad connection structure of embedded memory devices and related memory testing method
JP2870001B2 (en) Logic circuit package
KR100345976B1 (en) Semiconductor memory device
US5751728A (en) Semiconductor memory IC testing device
US6490694B1 (en) Electronic test system for microprocessor based boards
CN111176942A (en) Rapid positioning device and rapid positioning method for fault accelerator card
EP0212268B1 (en) Evaluation facilitating circuit device
JPH0555336A (en) Logic circuit package
JP2837703B2 (en) Fault diagnosis device
JPH0534416A (en) Semiconductor logic integrated circuit
US5805606A (en) Cache module fault isolation techniques
US20220341991A1 (en) Chip testing apparatus and system
JP3089192B2 (en) IC test equipment
JPH0257676B2 (en)
KR100564361B1 (en) Error preventing circuit for storing data in system memory
JPH0766030B2 (en) How to diagnose logical packages