JPH1098341A - 電力増幅装置 - Google Patents
電力増幅装置Info
- Publication number
- JPH1098341A JPH1098341A JP8251642A JP25164296A JPH1098341A JP H1098341 A JPH1098341 A JP H1098341A JP 8251642 A JP8251642 A JP 8251642A JP 25164296 A JP25164296 A JP 25164296A JP H1098341 A JPH1098341 A JP H1098341A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- output
- switching
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】スイッチング電源からの不要輻射の低減を計る
電力増幅装置を提供する。 【解決手段】出力端子19及び20の出力信号レベルが
小レベルであると、加算回路8の出力信号により、スイ
ッチング電源10の出力電圧は小となる。スイッチング
電源10の出力電圧が所定電圧より低くなると、ダイオ
ード18がオンするので、第1及び第2SEPP増幅器
4及び5の電源電圧VxはV1になる。そして、電源電
圧Vxが定電圧V1となることにより、トランジスタ1
2及び13がオフし、スイッチング電源10のスイッチ
ング動作がオフする。よって、入力信号が小レベルの
間、スイッチング電源のスイッチング動作を停止させる
ことができ、不要輻射を低減させることができる。
電力増幅装置を提供する。 【解決手段】出力端子19及び20の出力信号レベルが
小レベルであると、加算回路8の出力信号により、スイ
ッチング電源10の出力電圧は小となる。スイッチング
電源10の出力電圧が所定電圧より低くなると、ダイオ
ード18がオンするので、第1及び第2SEPP増幅器
4及び5の電源電圧VxはV1になる。そして、電源電
圧Vxが定電圧V1となることにより、トランジスタ1
2及び13がオフし、スイッチング電源10のスイッチ
ング動作がオフする。よって、入力信号が小レベルの
間、スイッチング電源のスイッチング動作を停止させる
ことができ、不要輻射を低減させることができる。
Description
【0001】
【発明の属する技術分野】本発明は、スイッチング電源
の改良を施した電力増幅装置に関する。
の改良を施した電力増幅装置に関する。
【0002】
【従来の技術】従来、増幅器の中点電圧を電源電圧の1
/2に設定せずにアースに非常に近い値に設定すること
により、増幅器の高効率化及び増幅器の出力信号のノン
クリップ化を達成した技術について、特開平6−338
738号に開示される電力増幅装置がある。このような
電力増幅装置は図2のように構成されており、スイッチ
ング電源の数を大幅に削減することができた。
/2に設定せずにアースに非常に近い値に設定すること
により、増幅器の高効率化及び増幅器の出力信号のノン
クリップ化を達成した技術について、特開平6−338
738号に開示される電力増幅装置がある。このような
電力増幅装置は図2のように構成されており、スイッチ
ング電源の数を大幅に削減することができた。
【0003】図2において、例えば、正弦波の入力信号
は第1差動増幅器1の負入力端子に印加され、第1差動
増幅器1の正及び負出力端子から互いに逆相の出力信号
が発生する。第1差動増幅器1の正及び負出力信号は第
1及び第2バイアス回路2及び3でバイアスが重畳され
た後、第1及び第2SEPP(シングルエンデッドプッ
シュプル)増幅器4及び5に印加される。第1及び第2
SEPP増幅器4及び5はBTL増幅器を成し、第1及
び第2SEPP増幅器4及び5の出力信号によって負荷
RLがBTL駆動される。
は第1差動増幅器1の負入力端子に印加され、第1差動
増幅器1の正及び負出力端子から互いに逆相の出力信号
が発生する。第1差動増幅器1の正及び負出力信号は第
1及び第2バイアス回路2及び3でバイアスが重畳され
た後、第1及び第2SEPP(シングルエンデッドプッ
シュプル)増幅器4及び5に印加される。第1及び第2
SEPP増幅器4及び5はBTL増幅器を成し、第1及
び第2SEPP増幅器4及び5の出力信号によって負荷
RLがBTL駆動される。
【0004】また、第1及び第2SEPP増幅器4及び
5の出力信号は、非線形加算回路6で非線形加算され
る。非線形加算回路6は、第1及び第2SEPP増幅器
4及び5の出力信号レベルが所定レベル以下の時加算回
路として動作するとともに、出力信号レベルが所定レベ
ル以上のときクランプ回路として動作するものである。
非線形加算回路6の出力信号は第2差動増幅器7の負入
力端子に印加され、正入力端子の基準電圧Vrefとの
差に応じた出力信号が第1差動増幅器1の共通端子cに
印加される。前記共通端子cは、第1及び第2SEPP
増幅器4及び5の出力直流電圧を定めるための端子であ
り、第1及び第2SEPP増幅器4及び5の出力信号に
応じて前記出力直流電圧を制御することにより、第1及
び第2SEPP増幅器4及び5の出力直流電圧がアース
レベルに近い電圧に設定され、第1及び第2SEPP増
幅器4及び5の出力信号は半波出力信号となる。
5の出力信号は、非線形加算回路6で非線形加算され
る。非線形加算回路6は、第1及び第2SEPP増幅器
4及び5の出力信号レベルが所定レベル以下の時加算回
路として動作するとともに、出力信号レベルが所定レベ
ル以上のときクランプ回路として動作するものである。
非線形加算回路6の出力信号は第2差動増幅器7の負入
力端子に印加され、正入力端子の基準電圧Vrefとの
差に応じた出力信号が第1差動増幅器1の共通端子cに
印加される。前記共通端子cは、第1及び第2SEPP
増幅器4及び5の出力直流電圧を定めるための端子であ
り、第1及び第2SEPP増幅器4及び5の出力信号に
応じて前記出力直流電圧を制御することにより、第1及
び第2SEPP増幅器4及び5の出力直流電圧がアース
レベルに近い電圧に設定され、第1及び第2SEPP増
幅器4及び5の出力信号は半波出力信号となる。
【0005】またさらに、第1及び第2SEPP増幅器
4及び5の出力信号は加算回路8で加算される。加算回
路8の出力信号はスイッチング電源9に印加され、スイ
ッチング電源9は加算回路8の出力信号に応じて第1及
び第2SEPP増幅器4及び5の電源電圧を発生する。
スイッチング電源9は、加算回路8の出力信号に応じて
スイッチングするので、第1及び第2SEPP増幅器4
及び5の出力信号と相似形の電源電圧Vxを発生する。
4及び5の出力信号は加算回路8で加算される。加算回
路8の出力信号はスイッチング電源9に印加され、スイ
ッチング電源9は加算回路8の出力信号に応じて第1及
び第2SEPP増幅器4及び5の電源電圧を発生する。
スイッチング電源9は、加算回路8の出力信号に応じて
スイッチングするので、第1及び第2SEPP増幅器4
及び5の出力信号と相似形の電源電圧Vxを発生する。
【0006】
【発明が解決しようとする課題】しかしながら、図2の
電力増幅装置のスイッチング電源9は、コイルを必須と
しているので、そのスイッチング動作により不要輻射が
発生するという問題が発生する。例えば、この電力増幅
装置をラジオチューナーとともに使用すると、不要輻射
によりラジオチューナー受信路にノイズが混入するとい
う悪影響が発生していた。
電力増幅装置のスイッチング電源9は、コイルを必須と
しているので、そのスイッチング動作により不要輻射が
発生するという問題が発生する。例えば、この電力増幅
装置をラジオチューナーとともに使用すると、不要輻射
によりラジオチューナー受信路にノイズが混入するとい
う悪影響が発生していた。
【0007】
【課題を解決するための手段】本発明は、第1及び第2
出力信号を発生し、負荷をBTL駆動する第1及び第2
出力増幅器と、前記第1及び第2出力増幅器の出力信号
を非線形加算する非線形加算回路と、入力信号を増幅す
るとともに、前記非線形加算回路の出力信号に応じて制
御され、前記第1及び第2出力増幅器の入力信号を発生
する非線形増幅器と、前記第1及び第2出力増幅器の出
力信号を加算する加算回路と、該加算回路の出力信号に
応じてスイッチング電圧を発生するスイッチング電源
と、を備える電力増幅装置において、固定の第1電源電
圧を発生する第1電源と、前記スイッチング電圧が所定
レベル以上であるとき前記第1及び第2出力増幅器の電
源電圧を前記スイッチング電圧とし、また、所定レベル
以下のとき前記第1電源電圧とするように切り換える切
換回路と、を有し、前記第1電源電圧は前記スイッチン
グ電源のスイッチング動作を停止するレベルに設定する
ことを特徴とする。
出力信号を発生し、負荷をBTL駆動する第1及び第2
出力増幅器と、前記第1及び第2出力増幅器の出力信号
を非線形加算する非線形加算回路と、入力信号を増幅す
るとともに、前記非線形加算回路の出力信号に応じて制
御され、前記第1及び第2出力増幅器の入力信号を発生
する非線形増幅器と、前記第1及び第2出力増幅器の出
力信号を加算する加算回路と、該加算回路の出力信号に
応じてスイッチング電圧を発生するスイッチング電源
と、を備える電力増幅装置において、固定の第1電源電
圧を発生する第1電源と、前記スイッチング電圧が所定
レベル以上であるとき前記第1及び第2出力増幅器の電
源電圧を前記スイッチング電圧とし、また、所定レベル
以下のとき前記第1電源電圧とするように切り換える切
換回路と、を有し、前記第1電源電圧は前記スイッチン
グ電源のスイッチング動作を停止するレベルに設定する
ことを特徴とする。
【0008】また、前記切換回路は、前記第2電源電圧
が所定レベルより低いとき導通して、前記第1電源電圧
を出力する導通手段から成ることを特徴とする。さら
に、前記導通手段は、アノードが前記第1電源に、カソ
ードが第2電源に接続されるダイオードであることを特
徴とする。本発明に依れば、第2電源電圧が所定以下に
なると、第1電源電圧に切り換わるので、第1及び第2
出力増幅器の電源電圧が一定の第1電源電圧になるとと
もに、スイッチング電源のスイッチング動作が停止し、
不要輻射の発生を停止できる。
が所定レベルより低いとき導通して、前記第1電源電圧
を出力する導通手段から成ることを特徴とする。さら
に、前記導通手段は、アノードが前記第1電源に、カソ
ードが第2電源に接続されるダイオードであることを特
徴とする。本発明に依れば、第2電源電圧が所定以下に
なると、第1電源電圧に切り換わるので、第1及び第2
出力増幅器の電源電圧が一定の第1電源電圧になるとと
もに、スイッチング電源のスイッチング動作が停止し、
不要輻射の発生を停止できる。
【0009】
【発明の実施の形態】図1は本発明の実施の形態を示す
図であり、10は、加算回路8の出力信号をレベルシフ
トするツェナーダイオード11と、ベースにツェナーダ
イオード11の出力電圧が印加され、第1及び第2SE
PP増幅器4及び5の電源電圧がエミッタに印加される
トランジスタ12と、トランジスタ12の出力信号に応
じてスイッチングするトランジスタ13と、一端がトラ
ンジスタ13のコレクタに接続されるコイル14と、一
端がコイル14の一端に接続されるコンデンサー15
と、第2電源電圧V2を発生する第2電圧電源16とか
ら成るスイッチング電源、17は固定の第1電源電圧を
発生する第1電源、18はアノードが第1電源17に接
続され、カソードがスイッチング電源10に接続される
ダイオードである。尚、図1において、図2の従来例と
同一の回路については同一の符号を付す。
図であり、10は、加算回路8の出力信号をレベルシフ
トするツェナーダイオード11と、ベースにツェナーダ
イオード11の出力電圧が印加され、第1及び第2SE
PP増幅器4及び5の電源電圧がエミッタに印加される
トランジスタ12と、トランジスタ12の出力信号に応
じてスイッチングするトランジスタ13と、一端がトラ
ンジスタ13のコレクタに接続されるコイル14と、一
端がコイル14の一端に接続されるコンデンサー15
と、第2電源電圧V2を発生する第2電圧電源16とか
ら成るスイッチング電源、17は固定の第1電源電圧を
発生する第1電源、18はアノードが第1電源17に接
続され、カソードがスイッチング電源10に接続される
ダイオードである。尚、図1において、図2の従来例と
同一の回路については同一の符号を付す。
【0010】まず、第1及び第2SEPP増幅器4及び
5の出力端子19及び20の出力信号d及びeは、それ
ぞれ図3(イ)及び(ロ)の如く、出力直流電圧がアー
スレベルに近い値に設定されるとともに、半波波形を有
した信号である。出力端子19及び20の出力信号d及
びeは加算回路8で加算され、加算回路8の出力信号f
は図3(ハ)の如く一周期の間に両出力端19及び20
の出力信号が加算された信号になる。加算回路8の出力
信号は、ツェナーダイオード11でレベルシフトされた
後、トランジスタ12のベースに印加される。トランジ
スタ12のエミッタには第1及び第2SEPP増幅器4
及び5の電源電圧Vxが印加されるので、電源電圧Vx
と加算回路8の出力信号レベルとの差がトランジスタ1
2のベース−エミッタ間電圧より大きくなると、トラン
ジスタ12はオンし、トランジスタ12の出力信号によ
りトランジスタ13がオンする。トランジスタ13がオ
ンすると、電圧電源16からの出力信号V2がコイル1
4を介してコンデンサー15に供給され、コンデンサー
15が充電される。また、電源電圧Vxと加算回路8の
出力信号レベルとの差がベース−エミッタ間電圧より小
さくなると、トランジスタ12及び13がオフし、コン
デンサー15は放電される。よって、スイッチング電源
10は、図4(イ)及び(ロ)の如く出力端子19及び
20の出力信号d及びeから所定レベルだけ離れた相似
形の電源電圧Vsを発生する。
5の出力端子19及び20の出力信号d及びeは、それ
ぞれ図3(イ)及び(ロ)の如く、出力直流電圧がアー
スレベルに近い値に設定されるとともに、半波波形を有
した信号である。出力端子19及び20の出力信号d及
びeは加算回路8で加算され、加算回路8の出力信号f
は図3(ハ)の如く一周期の間に両出力端19及び20
の出力信号が加算された信号になる。加算回路8の出力
信号は、ツェナーダイオード11でレベルシフトされた
後、トランジスタ12のベースに印加される。トランジ
スタ12のエミッタには第1及び第2SEPP増幅器4
及び5の電源電圧Vxが印加されるので、電源電圧Vx
と加算回路8の出力信号レベルとの差がトランジスタ1
2のベース−エミッタ間電圧より大きくなると、トラン
ジスタ12はオンし、トランジスタ12の出力信号によ
りトランジスタ13がオンする。トランジスタ13がオ
ンすると、電圧電源16からの出力信号V2がコイル1
4を介してコンデンサー15に供給され、コンデンサー
15が充電される。また、電源電圧Vxと加算回路8の
出力信号レベルとの差がベース−エミッタ間電圧より小
さくなると、トランジスタ12及び13がオフし、コン
デンサー15は放電される。よって、スイッチング電源
10は、図4(イ)及び(ロ)の如く出力端子19及び
20の出力信号d及びeから所定レベルだけ離れた相似
形の電源電圧Vsを発生する。
【0011】ここで、第1電源17の出力電圧をV17
とし、ダイオードのオン電圧をVDとすると、電圧V1
は、V1=V17−VDとなる。電源電圧Vsがこの電
圧V1より高いと、ダイオード18がオフする。ダイオ
ード18がオフしていると、電源電圧Vsはそのまま第
1及び第2出力増幅器4及び5の電源電圧Vxとして印
加される。
とし、ダイオードのオン電圧をVDとすると、電圧V1
は、V1=V17−VDとなる。電源電圧Vsがこの電
圧V1より高いと、ダイオード18がオフする。ダイオ
ード18がオフしていると、電源電圧Vsはそのまま第
1及び第2出力増幅器4及び5の電源電圧Vxとして印
加される。
【0012】次に、出力端子19及び20の出力信号を
加算して得られる加算回路8の出力信号により、スイッ
チング電源10の出力電圧Vsが低いときの動作説明を
行う。スイッチング電源10の出力電圧Vsが電圧V1
より低くなると、ダイオード18はオンし、第1及び第
2出力増幅器4及び5の電源電圧Vxは固定の電圧V1
になる。電源電圧VxがV1になり、Vbeをトランジ
スタ12のベース−エミッタ間電圧とすると、加算回路
8からどのような出力信号印加されてもトランジスタ1
2のエミッタとベースとの間の電圧がVbe以上となら
ないので、トランジスタ12はオンしない。その為、ト
ランジスタ13はオフし、スイッチング電源10はスイ
ッチング動作を停止する。従って、出力端子19及び2
0の出力信号が小レベルの間、スイッチング電源10の
スイッチング動作は停止し、第1電源17の第1電源電
圧に応じた電圧が供給され、電源電圧Vxは図4(ハ)
及び(ニ)のようにV1になる。
加算して得られる加算回路8の出力信号により、スイッ
チング電源10の出力電圧Vsが低いときの動作説明を
行う。スイッチング電源10の出力電圧Vsが電圧V1
より低くなると、ダイオード18はオンし、第1及び第
2出力増幅器4及び5の電源電圧Vxは固定の電圧V1
になる。電源電圧VxがV1になり、Vbeをトランジ
スタ12のベース−エミッタ間電圧とすると、加算回路
8からどのような出力信号印加されてもトランジスタ1
2のエミッタとベースとの間の電圧がVbe以上となら
ないので、トランジスタ12はオンしない。その為、ト
ランジスタ13はオフし、スイッチング電源10はスイ
ッチング動作を停止する。従って、出力端子19及び2
0の出力信号が小レベルの間、スイッチング電源10の
スイッチング動作は停止し、第1電源17の第1電源電
圧に応じた電圧が供給され、電源電圧Vxは図4(ハ)
及び(ニ)のようにV1になる。
【0013】尚、図4(イ)及び(ロ)のように、入力
信号が大入力である場合において、出力端子19及び2
0の出力信号によって、スイッチング電源10の電源電
圧Vsが電圧V1より低くなると、第1及び第2出力増
幅器4及び5の電源電圧VxはV1に切り換わり、スイ
ッチング電源10のスイッチング動作は停止する。よっ
て、出力増幅器4及び5の電源電圧Vxは、図4(イ)
及び(ロ)のように、出力端子19及び20の出力信号
のレベルが所定値以下であれば電圧V1になり、所定値
以上であればスイッチング電源9の電源電圧Vsとな
る。
信号が大入力である場合において、出力端子19及び2
0の出力信号によって、スイッチング電源10の電源電
圧Vsが電圧V1より低くなると、第1及び第2出力増
幅器4及び5の電源電圧VxはV1に切り換わり、スイ
ッチング電源10のスイッチング動作は停止する。よっ
て、出力増幅器4及び5の電源電圧Vxは、図4(イ)
及び(ロ)のように、出力端子19及び20の出力信号
のレベルが所定値以下であれば電圧V1になり、所定値
以上であればスイッチング電源9の電源電圧Vsとな
る。
【0014】また、電力増幅装置に入力信号が印加され
ていない場合、出力端子19及び20に出力信号が発生
しないので、加算回路8から出力信号は発生しない。そ
の為、スイッチング回路10はスイッチング動作せず、
スイッチング回路10の出力電圧は略0Vとなるので、
ダイオード18がオンとなる。よって、第1及び第2出
力増幅器4及び5の電源電圧VxはV1となる。
ていない場合、出力端子19及び20に出力信号が発生
しないので、加算回路8から出力信号は発生しない。そ
の為、スイッチング回路10はスイッチング動作せず、
スイッチング回路10の出力電圧は略0Vとなるので、
ダイオード18がオンとなる。よって、第1及び第2出
力増幅器4及び5の電源電圧VxはV1となる。
【0015】よって、入力信号のレベルが小さくなり、
スイッチング電源電圧10の電圧Vsが小さくなると、
スイッチング電源10は自動的にオフするので、コイル
から不要輻射が発生することはない。ところで、図5は
出力端子19及び20の出力レベルと消費電力との関係
を示す図である。図5において、出力端子19及び20
の出力レベルが小の場合、電源電圧として固定の電源電
圧V1が用いられるので、図5の実線(a)のように消
費電力を低減することができる。また、出力端子19及
び20の出力信号レベルが大になると、スイッチング電
源10が動作するので、図5の実線(a)のようにB級
アンプの消費電力(図5の一点鎖線(b))より少なく
することができる。よって、図1においては、出力端子
19及び20の出力信号レベルが小のとき、消費電力の
悪化を最小限に抑えることができるとともに、不要輻射
の発生を防止することができる。
スイッチング電源電圧10の電圧Vsが小さくなると、
スイッチング電源10は自動的にオフするので、コイル
から不要輻射が発生することはない。ところで、図5は
出力端子19及び20の出力レベルと消費電力との関係
を示す図である。図5において、出力端子19及び20
の出力レベルが小の場合、電源電圧として固定の電源電
圧V1が用いられるので、図5の実線(a)のように消
費電力を低減することができる。また、出力端子19及
び20の出力信号レベルが大になると、スイッチング電
源10が動作するので、図5の実線(a)のようにB級
アンプの消費電力(図5の一点鎖線(b))より少なく
することができる。よって、図1においては、出力端子
19及び20の出力信号レベルが小のとき、消費電力の
悪化を最小限に抑えることができるとともに、不要輻射
の発生を防止することができる。
【0016】
【発明の効果】本発明に依れば、第1及び第2出力増幅
回路の出力信号レベルが小さく、スイッチング電源の第
2電源電圧が固定の第1電源電圧より低ければ、電力増
幅装置の電源電圧が固定の第1電源電圧となるので、ス
イッチング電源のスイッチングが停止し、不要輻射の発
生を防止できる。その為、本発明の電力増幅装置をラジ
オチューナーとともに用いても、チューナー受信路にノ
イズの混入がなく、聴感上の違和感の悪化を防止でき
る。
回路の出力信号レベルが小さく、スイッチング電源の第
2電源電圧が固定の第1電源電圧より低ければ、電力増
幅装置の電源電圧が固定の第1電源電圧となるので、ス
イッチング電源のスイッチングが停止し、不要輻射の発
生を防止できる。その為、本発明の電力増幅装置をラジ
オチューナーとともに用いても、チューナー受信路にノ
イズの混入がなく、聴感上の違和感の悪化を防止でき
る。
【0017】また、第1電源電圧と第2電源電圧との切
り換えに、ダイオード素子を用いるので、簡単な回路構
成を得ることができる。
り換えに、ダイオード素子を用いるので、簡単な回路構
成を得ることができる。
【図1】本発明の実施の形態を示す回路図である。
【図2】従来例を示す回路図である。
【図3】出力端子19及び20と加算回路8との出力信
号を示す波形図である。
号を示す波形図である。
【図4】出力端子19及び20の出力信号と電源電圧と
の関係を示す波形図である。
の関係を示す波形図である。
【図5】電力増幅装置の出力レベルと消費電力との関係
を示す特性図である。
を示す特性図である。
10 スイッチング電源 11 ツェナーダイオード 12、13 トランジスタ 14 コイル 15 コンデンサー 16 第2電源電圧 17 第1電源電圧 18 ダイオード 19、20 出力端子
Claims (3)
- 【請求項1】第1及び第2出力信号を発生し、負荷をB
TL駆動する第1及び第2出力増幅器と、前記第1及び
第2出力増幅器の出力信号を非線形加算する非線形加算
回路と、入力信号を増幅するとともに、前記非線形加算
回路の出力信号に応じて制御され、前記第1及び第2出
力増幅器の入力信号を発生する非線形増幅器と、前記第
1及び第2出力増幅器の出力信号を加算する加算回路
と、該加算回路の出力信号に応じてスイッチング電圧を
発生するスイッチング電源と、を備える電力増幅装置に
おいて、 固定の第1電源電圧を発生する第1電源と、 前記スイッチング電圧が所定レベル以上であるとき前記
第1及び第2出力増幅器の電源電圧を前記スイッチング
電圧とし、また、所定レベル以下のとき前記第1電源電
圧とするように切り換える切換回路と、を有し、前記第
1電源電圧は前記スイッチング電源のスイッチング動作
を停止するレベルに設定することを特徴とする電力増幅
装置。 - 【請求項2】前記切換回路は、前記第2電源電圧が所定
レベルより低いとき導通して、前記第1電源電圧を出力
する導通手段から成ることを特徴とする請求項1記載の
電力増幅装置。 - 【請求項3】前記導通手段は、アノードが前記第1電源
に、カソードが第2電源に接続されるダイオードである
ことを特徴とする請求項2記載の電力増幅装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8251642A JPH1098341A (ja) | 1996-09-24 | 1996-09-24 | 電力増幅装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8251642A JPH1098341A (ja) | 1996-09-24 | 1996-09-24 | 電力増幅装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1098341A true JPH1098341A (ja) | 1998-04-14 |
Family
ID=17225866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8251642A Pending JPH1098341A (ja) | 1996-09-24 | 1996-09-24 | 電力増幅装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1098341A (ja) |
-
1996
- 1996-09-24 JP JP8251642A patent/JPH1098341A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4498057A (en) | Power amplifier with power supply switching | |
US6924695B2 (en) | Power supply processing for power amplifiers | |
EP0618673B1 (en) | A differential amplification circuit wherein a DC level at an output terminal is automatically adjusted | |
AU6503100A (en) | Driving circuits for switch mode rf power amplifiers | |
JP2004520754A (ja) | オンデマンド型の電源ブーストを持つ増幅器システム | |
US6339360B1 (en) | Digital amplifier with pulse insertion circuit | |
US4087759A (en) | Power amplifier devices | |
KR20050075427A (ko) | Pwm 발생기 | |
KR100394302B1 (ko) | 전력증폭장치 | |
US4706039A (en) | Amplifier arrangement | |
US5519357A (en) | Biasing arrangement for a quasi-complementary output stage | |
US7123730B2 (en) | Audio power amplifying apparatus and method | |
KR0160572B1 (ko) | 저 전원 전압의 출력 구동기 | |
JPH1098341A (ja) | 電力増幅装置 | |
US6014060A (en) | Voltage supply circuit for amplifier | |
US7292096B2 (en) | Amplifier | |
KR100528107B1 (ko) | 전력증폭장치 | |
KR100325900B1 (ko) | 증폭회로 | |
GB2256552A (en) | Audio system with transient tracking dual voltage power supply | |
JP2672731B2 (ja) | 電力増幅回路 | |
US4451802A (en) | Power amplifier | |
EP1429456A1 (en) | Variable gain amplifier of low power consumption | |
JPH10164385A (ja) | 垂直出力回路 | |
JP2001156552A (ja) | 伝送経路切替回路 | |
JPH0233384Y2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040406 |