JPH1098085A - Plasma-processing device and thin-film transistor manufacturing method - Google Patents

Plasma-processing device and thin-film transistor manufacturing method

Info

Publication number
JPH1098085A
JPH1098085A JP24789396A JP24789396A JPH1098085A JP H1098085 A JPH1098085 A JP H1098085A JP 24789396 A JP24789396 A JP 24789396A JP 24789396 A JP24789396 A JP 24789396A JP H1098085 A JPH1098085 A JP H1098085A
Authority
JP
Japan
Prior art keywords
plasma
chamber
vacuum
substrate
vacuum chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24789396A
Other languages
Japanese (ja)
Inventor
Kunihiko Watanabe
邦彦 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP24789396A priority Critical patent/JPH1098085A/en
Publication of JPH1098085A publication Critical patent/JPH1098085A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress oxidation of a semiconductor surface in continuous plasma film-forming process, and to improve the characteristics of the transistor manufactured. SOLUTION: The plasma processing device comprises multiple processing sections including at least a plasma CVD processing section, where the first vacuum chamber 7 containing the first gas supply means 93 and the first power apply means 103 is provided, and a plasma sputtering processing section where the second vacuum chamber 8 including the second gas supply means 12 and the second power apply means 13 is provided, and a substrate 20 on which multiple layers are formed is transported through the multiple processing chambers, sequentially for processing. In that case, a third vacuum chamber 3, placed at least between the plasma CVD processing section and the plasma sputtering processing section, is provided for transportation of the substrate 20 in the first vacuum chamber 7 to the second vacuum chamber 8, without affecting the vacuum in the first and second vacuum chamber 7 and 8.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、絶縁基板を真空中
で成膜あるいはエッチング処理するプラズマ処理装置、
およびこのプラズマ処理装置を用いた薄膜トランジスタ
製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma processing apparatus for forming or etching an insulating substrate in a vacuum,
And a method for manufacturing a thin film transistor using the plasma processing apparatus.

【0002】[0002]

【従来の技術】半導体チップの高速化、高集積化、ある
いは薄膜トランジスタ(TFT)型液晶表示装置の高精
細化に伴い、半導体ウェーハや絶縁基板をバッチ処理す
る方式から1枚毎に連続処理する枚葉方式のマルチチャ
ンバー、すなわち真空処理室を複数配置して成膜処理や
パターニングのためのエッチング処理を行う方式が主流
となっている。
2. Description of the Related Art As semiconductor chips have become faster and more highly integrated, and thin-film transistor (TFT) type liquid crystal display devices have become higher definition, semiconductor wafers and insulating substrates have been changed from batch processing to continuous processing one by one. A multi-chamber of a leaf system, that is, a system in which a plurality of vacuum processing chambers are arranged to perform an etching process for a film forming process or a patterning is mainly used.

【0003】この種の半導体チップや薄膜トランジスタ
の電極や絶縁層、あるいは薄膜の形成装置として使用さ
れる代表的なものに、プラズマスパッタリング装置、プ
ラズマCVD装置がある。
[0003] Typical examples of an apparatus for forming an electrode, an insulating layer, or a thin film of a semiconductor chip or a thin film transistor of this type include a plasma sputtering apparatus and a plasma CVD apparatus.

【0004】これらの装置は各々独立したチャンバーす
なわち真空処理室(以下、単に真空室とも言う)を有
し、専用の基板搬入室、加熱室、プラズマスパッタリン
グ室あるいはプラズマCVD室などの成膜室、およびウ
ェーハや絶縁基板を移送するための基板搬送室を具備し
ている。
Each of these apparatuses has an independent chamber, that is, a vacuum processing chamber (hereinafter, also simply referred to as a vacuum chamber), and a dedicated substrate loading chamber, a heating chamber, a film forming chamber such as a plasma sputtering chamber or a plasma CVD chamber, and the like. And a substrate transfer chamber for transferring a wafer or an insulating substrate.

【0005】このような装置を用いて薄膜トランジスタ
の半導体層や電極薄膜などを形成する場合、従来は、例
えば特開昭63−15472号公報に開示の発明が知ら
れている。
In the case of forming a semiconductor layer or an electrode thin film of a thin film transistor using such an apparatus, the invention disclosed in, for example, JP-A-63-15472 is conventionally known.

【0006】上記公報に開示された発明では、半導体層
の形成工程と電極形成工程の間にフォトリソグラフィー
工程などの湿式成膜・パターニング工程を挟むことな
く、複数の真空室を移送させつつ連続的に成膜とパター
ニングを実行することにより、半導体層の表面汚染を少
なくして、製造工程での汚染に起因する薄膜トランジス
タの特性劣化を防止している。
In the invention disclosed in the above publication, a plurality of vacuum chambers are continuously transferred while transferring a plurality of vacuum chambers without interposing a wet film forming / patterning step such as a photolithography step between a semiconductor layer forming step and an electrode forming step. By performing film formation and patterning, surface contamination of the semiconductor layer is reduced, and deterioration of the characteristics of the thin film transistor due to contamination in the manufacturing process is prevented.

【0007】[0007]

【発明が解決しようとする課題】上記従来の技術におい
ては、薄膜トランジスタの製造工程における半導体層形
成工程と、電極用の薄膜形成工程を間断なく連続的に実
行することはできるが、その層や電極膜の形成に当たっ
てはそれぞれ別個の装置を用いる必要があり、真空を破
ることなく2つの工程間を被加工物であるウエーハや絶
縁基板を移送させることは不可能であった。
In the above prior art, the semiconductor layer forming step and the electrode thin film forming step in the manufacturing process of the thin film transistor can be performed continuously without interruption. In forming the film, it was necessary to use separate devices, and it was impossible to transfer a wafer or an insulating substrate as a workpiece between two processes without breaking vacuum.

【0008】すなわち、半導体層を成膜した絶縁基板等
を、次工程である電極形成工程の真空室に移送する際
に、上記半導体層を成膜するための真空室から当該基板
を大気中に取り出し、これを次の真空室に移送させる途
中で、半導体層の表面に酸化層が形成され、これが薄膜
トランジスタの特性を劣化させる。
That is, when an insulating substrate or the like on which a semiconductor layer is formed is transferred to a vacuum chamber in the next step of forming an electrode, the substrate is placed in the atmosphere from the vacuum chamber for forming the semiconductor layer. An oxide layer is formed on the surface of the semiconductor layer while being taken out and transferred to the next vacuum chamber, which deteriorates the characteristics of the thin film transistor.

【0009】本発明は、上記従来技術の問題点を解消
し、絶縁基板等に形成した半導体層の表面に酸化層を形
成させることなく次の工程の真空室に移送することで特
性の良好な薄膜トランジスタを得ることのできるプラズ
マ処理装置および薄膜トランジスタ製造方法を提供する
ことにある。
The present invention solves the above-mentioned problems of the prior art, and provides good characteristics by transferring the semiconductor layer formed on an insulating substrate or the like to a vacuum chamber in the next step without forming an oxide layer on the surface of the semiconductor layer. It is an object of the present invention to provide a plasma processing apparatus capable of obtaining a thin film transistor and a method for manufacturing the thin film transistor.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するため
の本発明の構成を明確にするために、実施例の符号を付
して説明する。
Means for Solving the Problems In order to clarify the configuration of the present invention for achieving the above-mentioned object, description will be made by attaching reference numerals of the embodiments.

【0011】すなわち、請求項1に記載の第1の発明
は、第1のガス供給手段93 と第1の電力印加手段10
3 とを有する第1の真空室7とを備えたプラズマCVD
処理部と、第2のガス供給手段12と第2の電力印加手
段13とを有する第2の真空室8を備えた第2のプラズ
マスパッタリング処理部とを少なくとも含む複数の処理
部からなり、複数層を成膜する基板を前記複数の処理室
を順次移送することにより処理するプラズマ処理装置に
おいて、少なくとも前記プラズマCVD処理部と前記プ
ラズマスパッタリング処理部との間に介在して、前記第
1の真空室7および第2の真空室8の真空を破らずに前
記第1の真空室7内の基板を大気に曝すことなく前記第
2の真空室8に移送するための第3の真空室3を備えた
ことを特徴とする。
[0011] That is, a first invention of claim 1 includes a first gas supply means 9 3 first power applying means 10
Plasma CVD and a first vacuum chamber 7 with 3 and
A plurality of processing units including at least a processing unit and a second plasma sputtering processing unit including a second vacuum chamber 8 having a second gas supply unit 12 and a second power application unit 13; In a plasma processing apparatus for processing a substrate on which a layer is formed by sequentially transferring the plurality of processing chambers, the first vacuum is interposed at least between the plasma CVD processing unit and the plasma sputtering processing unit. The third vacuum chamber 3 for transferring the substrate in the first vacuum chamber 7 to the second vacuum chamber 8 without breaking the vacuum in the chamber 7 and the second vacuum chamber 8 without exposing the substrate in the first vacuum chamber 7 to the atmosphere. It is characterized by having.

【0012】また、請求項2に記載の第2の発明は、第
1の発明における前記プラズマスパッタリング処理部
を、ターゲット裏面に磁石を配置したマグネトロン方式
としたことを特徴とする。
According to a second aspect of the present invention, in the first aspect, the plasma sputtering section is a magnetron type in which a magnet is arranged on the back surface of the target.

【0013】さらに、請求項3に記載の第3の発明は、
第1の発明における前記プラズマCVD処理部は、前記
第2の電力印加手段として高周波電源を用いたことを特
徴とする。
[0013] Further, a third aspect of the present invention provides a third aspect of the invention.
The plasma CVD processing section according to the first invention is characterized in that a high frequency power supply is used as the second power applying means.

【0014】さらに、請求項4に記載の第4の発明は、
第1の発明における前記第3の真空室の常用圧力が前記
プラズマCVD処理部の真空室および前記プラズマスパ
ッタリング処理部の真空室の処理時の圧力より低いこと
を特徴とする。
Further, the fourth invention according to claim 4 is as follows.
In the first invention, the normal pressure of the third vacuum chamber is lower than the pressure during processing of the vacuum chamber of the plasma CVD processing unit and the vacuum chamber of the plasma sputtering processing unit.

【0015】そして、請求項5に記載の第5の発明は、
薄膜トランジスタ製造方法であって、ゲート電極を形成
した絶縁基板上にプラズマ処理法によりシリコン絶縁膜
を成膜する第1工程と、シリコン絶縁膜上にi型アモル
ファスシリコン膜を成膜する第2工程と、アモルファス
シリコン膜上にn+ 型アモルファスシリコン膜を成膜す
る第3工程と、n+ 型アモルファスシリコン膜上にソー
ス・ドレイン電極膜を成膜する第3工程と、前記ソース
・ドレイン電極膜を分離してソース電極膜およびドレイ
ン電極膜を形成する第4工程と、前記ソース電極膜と前
記ドレイン電極膜の間の前記n+ 型アモルファスシリコ
ン膜を分離する第5工程と、前記i型アモルファスシリ
コン膜をエッチングしてi型アモルファスシリコンアイ
ランドを形成する第6工程とを含み、少なくとも前記第
3工程と第4工程間の前記基板を大気に曝すことなく移
送するために、それぞれの真空処理室の真空を破らずに
行うことを特徴とする。
[0015] The fifth invention according to claim 5 is as follows.
A method for manufacturing a thin film transistor, comprising: a first step of forming a silicon insulating film by a plasma processing method on an insulating substrate having a gate electrode formed thereon; and a second step of forming an i-type amorphous silicon film on the silicon insulating film. a third step of forming an n + -type amorphous silicon film on the amorphous silicon film, and a third step of forming a source-drain electrode film on the n + -type amorphous silicon film, the source-drain electrode film A fourth step of separating to form a source electrode film and a drain electrode film, a fifth step of separating the n + -type amorphous silicon film between the source electrode film and the drain electrode film, and the i-type amorphous silicon A sixth step of etching the film to form an i-type amorphous silicon island, at least between the third step and the fourth step. The substrate in order to transfer without being exposed to the atmosphere, and carrying out without breaking the vacuum of the respective vacuum processing chambers.

【0016】また、請求項6に記載の第6の発明は、第
5の発明における前記第1工程、第2工程および第3工
程にプラズマCVD法を用い、前記第4工程にプラズマ
スパッタリング法を用いることを特徴とする。
In a sixth aspect of the present invention, a plasma CVD method is used in the first, second and third steps in the fifth aspect, and a plasma sputtering method is used in the fourth step. It is characterized by using.

【0017】上記したように、本発明によれば、絶縁基
板等に半導体層の形成後に、その表面を大気に曝すこと
なく電極層を形成可能となる。すなわち、プラズマCV
D装置を使用する半導体層の形成工程と、スパッタリン
グ装置を使用する電極層形成工程の間に真空室を設け、
上記両工程の真空を破ることなく当該絶縁基板等を移送
することができ、かつ連続的な処理が可能となる。
As described above, according to the present invention, after a semiconductor layer is formed on an insulating substrate or the like, an electrode layer can be formed without exposing the surface of the semiconductor layer to the atmosphere. That is, the plasma CV
A vacuum chamber is provided between the step of forming a semiconductor layer using a D apparatus and the step of forming an electrode layer using a sputtering apparatus,
The insulating substrate or the like can be transferred without breaking the vacuum in both steps, and continuous processing can be performed.

【0018】なお、本発明は、前記した半導体チップや
薄膜トランジスタの製造に限るものではなく、他の電子
部品等、前記と同様の真空室を使用した複数の成膜装置
あるいはパターニング装置等を連続的に通すことで成膜
やパターニングを行う各種の分野に適用することができ
る。
The present invention is not limited to the manufacture of the semiconductor chip and the thin film transistor described above, but includes a plurality of film forming apparatuses or patterning apparatuses using the same vacuum chamber as the above for other electronic components. Can be applied to various fields of film formation and patterning.

【0019】[0019]

【発明の実施の形態】以下、本発明の実施の形態につ
き、実施例を参照して詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below in detail with reference to examples.

【0020】図1は本発明によるプラズマ成膜装置の第
1実施例の構成を説明する液晶パネル用TFT基板のプ
ラズマ処理装置の模式図であって、1は基板搬入/搬出
室、2は加熱室、3は真空搬送室、4は真空搬送室に設
置されている搬送ロボット、5は絶縁層形成用CVD
室、6は半導体層形成用CVD室、7はn+ 型半導体層
形成用のプラズマCVD室、8はソース・ドレイン電極
形成用のプラズマスパッタリング室、9(91 、92
3 )はプラズマCVD用ガス供給装置、10(1
1 、102 、103 )はCVD用高周波電源、11
(111 、112 、113 、114 、115 )は温度調
節器、12はプラズマスパッタリング用ガス供給装置、
13はスパッタリング用直電源、20は被処理材である
ゲート電極パターンが形成されたTFT用絶縁基板(以
下、単に基板とも言う)である。
FIG. 1 is a schematic view of a plasma processing apparatus for a TFT substrate for a liquid crystal panel for explaining the structure of a first embodiment of a plasma film forming apparatus according to the present invention. Chamber 3, vacuum transfer chamber 4, transfer robot 4 installed in the vacuum transfer chamber, CVD 5 for insulating layer formation
Chamber, 6 a CVD chamber for forming a semiconductor layer, 7 a plasma CVD chamber for forming an n + -type semiconductor layer, 8 a plasma sputtering chamber for forming source / drain electrodes, 9 (9 1 , 9 2 ,
9 3 ) is a gas supply device for plasma CVD and 10 (1)
0 1 , 10 2 , 10 3 ) are high frequency power supplies for CVD, 11
(11 1, 11 2, 11 3, 11 4, 11 5) temperature controller, 12 is a gas supply apparatus for plasma sputtering,
Reference numeral 13 denotes a direct power supply for sputtering, and reference numeral 20 denotes an insulating substrate for TFT (hereinafter, simply referred to as a substrate) on which a gate electrode pattern as a material to be processed is formed.

【0021】同図において、このプラズマ処理装置は、
所謂クラスター型であり、中央に搬送ロボット4を有す
る真空搬送室3をもち、その回りに基板搬送室1、加熱
室2、絶縁層形成用CVD室5、半導体層形成用CVD
室6、n+ 型半導体層形成用のプラズマCVD室7、お
よびソース・ドレイン電極形成用のプラズマスパッタリ
ング室8が設置されされている。
Referring to FIG. 1, the plasma processing apparatus comprises:
It is a so-called cluster type, having a vacuum transfer chamber 3 having a transfer robot 4 in the center, around which a substrate transfer chamber 1, a heating chamber 2, a CVD chamber 5 for forming an insulating layer, and a CVD chamber for forming a semiconductor layer.
A chamber 6, a plasma CVD chamber 7 for forming an n + type semiconductor layer, and a plasma sputtering chamber 8 for forming source / drain electrodes are provided.

【0022】この実施例では、ゲート電極を形成した絶
縁基板に図2に示した逆スタガ型薄膜トランジスタの絶
縁層、半導体層、およびソース・ドレイン電極膜を連続
して形成する場合について説明する。
In this embodiment, a case will be described in which the insulating layer, the semiconductor layer, and the source / drain electrode films of the inverted staggered thin film transistor shown in FIG. 2 are continuously formed on the insulating substrate on which the gate electrode is formed.

【0023】すなわち、図2はTFT液晶パネルを構成
する逆スタガ型薄膜トランジスタの構造を説明する模式
断面図であって、21は絶縁基板としてのガラス基板、
22はゲート電極、23は絶縁層、24は半導体層、2
5はn+ 型半導体層、26はソース電極、27はドレイ
ン電極である。
FIG. 2 is a schematic cross-sectional view illustrating the structure of an inverted staggered thin film transistor constituting a TFT liquid crystal panel, wherein reference numeral 21 denotes a glass substrate as an insulating substrate;
22 is a gate electrode, 23 is an insulating layer, 24 is a semiconductor layer, 2
5 is an n + type semiconductor layer, 26 is a source electrode, and 27 is a drain electrode.

【0024】図1に戻り、本実施例を説明すると、ガラ
ス基板21上にゲート電極22を形成した基板20は基
板搬入/搬出室1に搬入され、真空搬送室3を通して、
先ず加熱室2に移送される。
Returning to FIG. 1, the present embodiment will be described. A substrate 20 having a gate electrode 22 formed on a glass substrate 21 is loaded into a substrate loading / unloading chamber 1 and passed through a vacuum transport chamber 3.
First, it is transferred to the heating chamber 2.

【0025】加熱室2には基板20を加熱する温度調節
器111 が設置され、基板搬入/搬出室1から移送され
た基板20を加熱する。
The temperature controller 11 1 for heating the substrate 20 is installed in the heating chamber 2 to heat the substrate 20 that has been transferred from the substrate loading / unloading chamber 1.

【0026】加熱された基板20は真空搬送室3を通し
て絶縁層形成用CVD室5に移送されてその温度調節器
112 で所要温度に保たれ、CVD用ガス供給装置91
から処理ガスが供給されてCVD用高周波電源101
ら印加される高周波電力を供給し、基板20上に絶縁層
である窒化シリコン膜23が形成される。
The heated substrate 20 is maintained at the required temperature at the temperature controller 11 2 is transferred to the insulating layer for forming CVD chamber 5 through the vacuum transfer chamber 3, CVD gas supply device 9 1
From the process gas is supplied by supplying the RF power applied from the CVD high-frequency power source 10 1, the silicon nitride film 23 on the substrate 20 is an insulating layer is formed.

【0027】窒化シリコン膜23が形成された基板20
は、真空搬送室3を通して半導体層形成用CVD室6に
移送され、温度調節器113 で所定の温度に保ちながら
CVD用ガス供給装置92 から処理ガスが供給されてC
VD用高周波電源102 から印加される高周波電力を供
給し、基板20の窒化シリコン膜23上に非晶質シリコ
ン膜24が形成される。
Substrate 20 on which silicon nitride film 23 is formed
Is transferred to the semiconductor layer forming CVD chamber 6 through the vacuum transfer chamber 3, it is supplied with process gas from the temperature controller 11 3 by the CVD gas supply device while maintaining a predetermined temperature 9 2 C
And supplying high-frequency power applied from the VD high-frequency power source 10 2, amorphous silicon film 24 is formed on the silicon nitride film 23 of the substrate 20.

【0028】次に、基板20を真空搬送室3を通してn
+ 型半導体層形成用のプラズマCVD室7に移送し、温
度調節器114 で所定の温度に保ちながらプラズマCV
D用ガス供給装置93 から処理ガスが供給されてCVD
用高周波電源103 から印加される高周波電力を供給
し、基板20の半導体層24上にn+ 非晶質シリコン膜
25が形成される。
Next, the substrate 20 is passed through the vacuum transfer chamber 3
+ Transferred to the plasma CVD chamber 7 for type semiconductor layer forming a plasma CV while keeping at the temperature controller 11 4 at a predetermined temperature
Process gas D gas supply device 9 3 is supplied CVD
And supplying high-frequency power applied from use high-frequency power supply 10 3, n + amorphous silicon film 25 is formed on the semiconductor layer 24 of the substrate 20.

【0029】そして、n+ 非晶質シリコン膜25が形成
された基板20をプラズマCVD室7の真空を破らずに
真空搬送室3を通してソース・ドレイン電極形成用のプ
ラズマスパッタリング室8に移送し、温度調節器115
で所定の温度に保ちながらスパッタリング用ガス供給装
置12から処理ガスが供給されてスパッタリング電源1
3 から直流電力を供給し、基板20のn+ 非晶質シリ
コン膜25上にソース・ドレイン電極膜を形成する。基
板搬送を行う真空搬送室3の常用圧力はプラズマCVD
室7およびプラズマスパッタリング室8の処理時ん圧力
よりも低い真空状態に保たれる。
Then, the substrate 20 on which the n + amorphous silicon film 25 is formed is transferred to the source / drain electrode forming plasma sputtering chamber 8 through the vacuum transfer chamber 3 without breaking the vacuum of the plasma CVD chamber 7. Temperature controller 11 5
The processing gas is supplied from the sputtering gas supply device 12 while maintaining the temperature at a predetermined value.
3 3 supplies DC power to form the source and drain electrode films on n + amorphous silicon film 25 of the substrate 20. The normal pressure of the vacuum transfer chamber 3 for transferring the substrate is plasma CVD.
A vacuum state lower than the processing pressure of the chamber 7 and the plasma sputtering chamber 8 is maintained.

【0030】ソース・ドレイン電極膜を形成した基板2
0は真空搬送室3を通して基板搬入/搬出室1に搬入さ
れ、次工程のためにプラズマ成膜装置か搬出される。
Substrate 2 on which source / drain electrode films are formed
Numeral 0 is carried into the substrate carry-in / carry-out room 1 through the vacuum carrying room 3 and carried out of the plasma film forming apparatus for the next step.

【0031】上記の各処理室を構成する真空室に基板2
0を移送する作業は真空搬送室3に設置した搬送ロボッ
ト4で行われる。
The substrate 2 is placed in a vacuum chamber constituting each of the above processing chambers.
The operation of transferring 0 is performed by the transfer robot 4 installed in the vacuum transfer chamber 3.

【0032】次に、上記のプラズマ成膜装置を用いた薄
膜トランジスタの各層の成膜方法とそのパターニング方
法の一例を説明する。
Next, an example of a method of forming each layer of a thin film transistor using the above-described plasma film forming apparatus and an example of a patterning method thereof will be described.

【0033】図3、図4および図5は本発明による薄膜
トランジスタの製造方法の一例を説明する概略工程図で
あって、図3の工程(a)乃至(d)は図4の工程
(e)乃至(f)に続き、さらに図5の工程(g)乃至
(h)に続く。図4の工程(b)から(e)までが前記
図1で説明した薄膜トランジスタの各層の成膜工程を、
図4の工程(f)がソース・ドレインのパターニング工
程を示す。
FIGS. 3, 4 and 5 are schematic process diagrams illustrating an example of a method of manufacturing a thin film transistor according to the present invention, wherein steps (a) to (d) of FIG. 3 are steps (e) of FIG. To (f), and further to steps (g) to (h) in FIG. Steps (b) to (e) in FIG. 4 are the film forming steps of each layer of the thin film transistor described in FIG.
Step (f) of FIG. 4 shows a source / drain patterning step.

【0034】先ず、図3の(a)に示したようなゲート
電極22を形成したガラス基板21を真空室である基板
搬入/搬出室1に搬入し、その真空室を排気し、真空搬
送室3と同程度の真空度に減圧する。この状態で真空搬
送室3に設置された搬送ロボット4で基板20を真空室
である加熱室2に移送し、温度調節器11で摂氏300
度に加熱する。
First, the glass substrate 21 on which the gate electrode 22 is formed as shown in FIG. 3A is loaded into the substrate loading / unloading chamber 1, which is a vacuum chamber, and the vacuum chamber is evacuated to a vacuum transfer chamber. The pressure is reduced to the same degree of vacuum as in Step 3. In this state, the substrate 20 is transferred to the heating chamber 2 which is a vacuum chamber by the transfer robot 4 installed in the vacuum transfer chamber 3, and the temperature is adjusted to 300 ° C. by the temperature controller 11.
Heat each time.

【0035】(b)絶縁層形成用CVD室5を真空搬送
室3と同程度の真空に保ち、基板20を加熱室2から取
り出し、真空搬送室3を通して絶縁層形成用CVD室5
に移送して、温度調節器112 で基板温度を摂氏300
度に保つ。そして、CVD用ガス供給装置91 からモノ
シランとアンモニアおよび窒素を各々毎分50cc、2
00cc、500ccの流量で当該CVD室に導入し、
その内部の圧力を1Torrに保つ。
(B) The insulating layer forming CVD chamber 5 is maintained at the same vacuum level as the vacuum transfer chamber 3, the substrate 20 is taken out of the heating chamber 2, and is passed through the vacuum transfer chamber 3.
And transferred to, 3000C substrate temperature at the temperature controller 11 2
Keep in time. Then, each per minute of monosilane and ammonia and nitrogen from the CVD gas supply device 9 1 50 cc, 2
Introduced into the CVD chamber at a flow rate of 00 cc and 500 cc,
The internal pressure is maintained at 1 Torr.

【0036】この状態で、CVD用高周波電源101
ら印加される13.56MHzの高周波電力を2kW供
給してプラズマを2分間発生させ、、基板20上に絶縁
層である窒化シリコン膜23を約300nm形成する。
[0036] In this state, the silicon nitride film 23 as an insulating layer on ,, substrate 20 a 13.56MHz radio frequency power applied from the CVD high-frequency power source 10 1 to 2kW supplied to generate plasma for 2 minutes to about It is formed to a thickness of 300 nm.

【0037】(c)絶縁層形成用CVD室5を排気した
後、基板20を真空搬送室3に取り出して半導体層形成
用CVD室6に移送し、温度調節器113 で基板温度を
摂氏260度に保つ。そして、CVD用ガス供給装置9
2 よりモノシランと水素を各々毎分200ccの流量で
導入し、半導体層形成用CVD室6の内部圧力を1To
rrに保つ。
[0037] (c) after venting of the CVD chamber 5 for forming an insulating layer, a substrate 20 is transferred to the CVD chamber 6 for the semiconductor layer formed is taken out to the vacuum transfer chamber 3, C 260 and the substrate temperature at the temperature controller 11 3 Keep in time. Then, the CVD gas supply device 9
2 , monosilane and hydrogen were introduced at a flow rate of 200 cc / min each, and the internal pressure of the CVD chamber 6 for forming a semiconductor layer was increased to 1 Ton.
rr.

【0038】CVD用高周波電源102 より13.56
MHzの高周波電力を200W供給してプラズマを5分
間発生させ、基板20上に非晶質シリコン膜24を約2
50nmの厚さに形成する。
[0038] than CVD for the high-frequency power supply 10 2 13.56
A high frequency power of 200 MHz is supplied at 200 W to generate plasma for 5 minutes, and an amorphous silicon film 24 is
It is formed to a thickness of 50 nm.

【0039】(d)半導体層形成用CVD室6内を排気
した後、基板20を真空搬送室3に取り出し、n+ 型半
導体層形成用のプラズマCVD室7に移送する。
(D) After the inside of the semiconductor layer forming CVD chamber 6 is evacuated, the substrate 20 is taken out into the vacuum transfer chamber 3 and transferred to the plasma CVD chamber 7 for forming an n + type semiconductor layer.

【0040】温度調節器114 で基板温度を摂氏200
度に保ち、プラズマCVD用ガス供給装置93 よりモノ
シランとホスフィンと水素を各々毎分100cc、2c
c、100ccの流量で導入し、n+ 型半導体層形成用
プラズマCVD室7の内部圧力を1Torrに保つ。
The 200 degree and the substrate temperature at the temperature controller 11 4
Every time the keeping, the plasma CVD gas supply device 9 3 each per minute of monosilane and phosphine and hydrogen than 100 cc, 2c
c, a flow rate of 100 cc, and the internal pressure of the plasma CVD chamber 7 for forming an n + type semiconductor layer is maintained at 1 Torr.

【0041】CVD用高周波電源103 より13.56
MHzの高周波電力を150W供給してプラズマを1分
間発生させ、基板20上にn+ 型非晶質シリコン膜25
を約20nmの厚さに形成する。
[0041] than CVD for the high-frequency power supply 10 3 13.56
A high-frequency power of 150 MHz is supplied to generate plasma for 1 minute, and an n + -type amorphous silicon film 25 is formed on the substrate 20.
Is formed to a thickness of about 20 nm.

【0042】次に、図4の(e)に示したように、n+
型半導体層形成用のプラズマCVD室7中のガスを排気
した後、基板20を当該プラズマCVD室7の真空を破
らずに真空搬送室3に取り出し、さらにソース・ドレイ
ン電極形成用のプラズマスパッタリング室8に移送す
る。そして、温度調節器115 で基板温度を摂氏150
度に保つ。このときの真空搬送室3の常用圧力は上記プ
ラズマCVD室7およびプラズマスパッタリング室8の
処理時の圧力よりも低い真空度に保たれる。
Next, as shown in (e) in FIG. 4, n +
After evacuating the gas in the plasma CVD chamber 7 for forming the semiconductor layer, the substrate 20 is taken out to the vacuum transfer chamber 3 without breaking the vacuum of the plasma CVD chamber 7, and further, the plasma sputtering chamber for forming the source / drain electrodes. Transfer to 8. The Celsius 150 substrate temperature at the temperature controller 11 5
Keep in time. At this time, the normal pressure of the vacuum transfer chamber 3 is maintained at a vacuum degree lower than the processing pressure of the plasma CVD chamber 7 and the plasma sputtering chamber 8.

【0043】ソース・ドレイン電極形成用スパッタリン
グ室8は、磁石を利用したマグネトロンスパッタリング
方式の成膜装置であり、基板20に対して略々同面積の
クロムターゲットが設置されている。
The source / drain electrode forming sputtering chamber 8 is a magnetron sputtering type film forming apparatus using a magnet, and a chromium target having substantially the same area with respect to the substrate 20 is installed.

【0044】スパッタリング用ガス供給装置12からア
ルゴンガスを毎分100ccの流量でソース・ドレイン
電極形成用スパッタリング室8に導入し、当該スパッタ
リング室8の内部圧力を0.01Torrに保つ。
Argon gas is introduced from the sputtering gas supply device 12 into the source / drain electrode forming sputtering chamber 8 at a flow rate of 100 cc / min, and the internal pressure of the sputtering chamber 8 is maintained at 0.01 Torr.

【0045】スパッタリング用直電源13より直流電力
を1500W供給してプラズマを2分間発生させ、基板
20上にソース・ドレイン電極となるクロム膜270を
約100nm形成する。
A DC power of 1500 W is supplied from the direct power supply 13 for sputtering to generate plasma for 2 minutes, and a chromium film 270 serving as a source / drain electrode is formed on the substrate 20 to a thickness of about 100 nm.

【0046】最後に、ソース・ドレイン電極形成用スパ
ッタリング室8を排気して基板20を真空搬送室3に取
り出し、これを基板搬入/搬出室1に移送して当該基板
搬入/搬出室1の内部圧力を大気圧に戻しながら基板2
0を冷却する。冷却後、基板20を基板搬入/搬出室1
から取り出してパターニング等の後工程に渡す。
Finally, the sputtering chamber 8 for forming source / drain electrodes is evacuated to take out the substrate 20 into the vacuum transfer chamber 3, which is transferred to the substrate loading / unloading chamber 1, and the inside of the substrate loading / unloading chamber 1. Substrate 2 while returning pressure to atmospheric pressure
Cool 0. After cooling, the substrate 20 is transferred to the substrate loading / unloading chamber 1
And passed to a subsequent process such as patterning.

【0047】(f)前記図3の(b)乃至図4の(e)
で各種の成膜処理がなされた基板20は、先ず、フォト
リソグラフィー技法、その後、湿式エッチング等のプロ
セスでゲート電極22の上方にあるクロム膜270を除
去してソース電極26とドレイン電極27を形成する。
(F) FIGS. 3 (b) to 4 (e)
The substrate 20 on which various film forming processes are performed is formed by first removing the chromium film 270 above the gate electrode 22 by a photolithography technique and a process such as wet etching to form a source electrode 26 and a drain electrode 27. I do.

【0048】次に、図5の(g)に示したように、上記
ソース電極26とドレイン電極27をマスクとしてn+
型非晶質シリコン膜25とその下層の非晶質シリコン膜
24の一部をドライエッチング等で除去する。
Next, as shown in FIG. 5 (g), n +
The amorphous silicon film 25 and a part of the underlying amorphous silicon film 24 are removed by dry etching or the like.

【0049】(h)そして、非晶質シリコン膜をエッチ
ングして非晶質シリコンアイランドを形成する。
(H) Then, the amorphous silicon film is etched to form an amorphous silicon island.

【0050】以上の工程を経てガラス基板21上に多数
のTFTを形成する。
Through the above steps, a large number of TFTs are formed on the glass substrate 21.

【0051】図6は本実施例で形成したTFTの特性を
従来技術で形成したTFTの特性と比較して示すゲート
電圧−ドレイン電流特性の説明図である。
FIG. 6 is an explanatory diagram of the gate voltage-drain current characteristics showing the characteristics of the TFT formed in this embodiment in comparison with the characteristics of the TFT formed in the prior art.

【0052】同図における(a)は本実施例のTFTの
特性を、(b)は従来のTFTの特性を示す。
5A shows the characteristics of the TFT of this embodiment, and FIG. 5B shows the characteristics of the conventional TFT.

【0053】特性曲線(a)と(b)を比較して明らか
なように、n型半導体層の形成後に当該n型半導体層を
大気に曝さずにソース・ドレイン電極を形成することで
良好なゲート電圧−ドレイン電流特性が得られる。これ
に対し、n型半導体層の形成後に一度大気に曝すと、当
該半導体層の表面に酸化層が形成され、コンタクト抵抗
が増加して(b)に示したようにドレイン電流が小さく
なる。
As is clear from the comparison between the characteristic curves (a) and (b), the formation of the source / drain electrodes without exposing the n-type semiconductor layer to the atmosphere after the formation of the n-type semiconductor layer is favorable. Gate voltage-drain current characteristics can be obtained. On the other hand, once the semiconductor layer is exposed to the atmosphere after the formation of the n-type semiconductor layer, an oxide layer is formed on the surface of the semiconductor layer, the contact resistance increases, and the drain current decreases as shown in FIG.

【0054】図7は本実施例で形成した真空搬送室の圧
力を変えた場合のTFTの特性を示すゲート電圧−ドレ
イン電流特性の説明図である。
FIG. 7 is an explanatory diagram of gate voltage-drain current characteristics showing characteristics of the TFT when the pressure of the vacuum transfer chamber formed in this embodiment is changed.

【0055】真空搬送室を大気に開放した場合から真空
度を10Torr→0.1Torr→0.001Tor
r→0.0005Torrと変化させたとき、同図のゲ
ート電圧−ドレイン電流特性曲線に示されたように、真
空搬送室3の真空度が高く(圧力が低く)なるにつれ
て、ドレイン電流が大きくなり、特性が向上することが
分かる。これは、形成される酸化膜の厚さが真空度で変
化するためである。
When the vacuum transfer chamber is opened to the atmosphere, the degree of vacuum is increased from 10 Torr to 0.1 Torr to 0.001 Torr.
When r is changed to 0.0005 Torr, as shown in the gate voltage-drain current characteristic curve in the figure, as the degree of vacuum in the vacuum transfer chamber 3 increases (the pressure decreases), the drain current increases. It can be seen that the characteristics are improved. This is because the thickness of the formed oxide film changes with the degree of vacuum.

【0056】この結果、真空搬送室の常用真空度が0.
001Torr以下の場合は良好な特性を示す。言い換
えると、少なくとも成膜室の処理圧力以下であることが
必要であることが分かった。
As a result, the normal degree of vacuum in the vacuum transfer chamber was set to 0.
When the pressure is less than 001 Torr, good characteristics are exhibited. In other words, it has been found that the pressure needs to be at least equal to or lower than the processing pressure of the film formation chamber.

【0057】このように、上記した実施例によれば、ゲ
ート電圧−ドレイン電流特性の良好なTFTをガラス基
板上に形成することができる。
As described above, according to the above-described embodiment, a TFT having good gate voltage-drain current characteristics can be formed on a glass substrate.

【0058】図8は本発明によるプラズマ成膜装置の第
2実施例の構成を説明する液晶パネル用TFT基板のプ
ラズマ処理装置の模式図であって、前記実施例のクラス
ター型と異なる枚葉式プラズマ処理装置の構造例を示
す。
FIG. 8 is a schematic view of a plasma processing apparatus for a TFT substrate for a liquid crystal panel for explaining the structure of a second embodiment of the plasma film forming apparatus according to the present invention. 1 shows a structural example of a plasma processing apparatus.

【0059】同図において、31 、32 、33 は真空搬
送室、41 、42 、43 は真空搬送室31 、32 、33
内に設置された搬送ロボット、31は基板搬入室、32
は基板搬出室、33は搬送用のバッファ室、図1と同一
符号は同一機能部分を示す。なお、CVD用ガス供給装
置9、CVD用高周波電源10、温度調節器11、スパ
ッタリング用ガス供給装置12、スパッタリング用直電
源13図示を省略した。
In the figure, 3 1 , 3 2 , 3 3 are vacuum transfer chambers, 4 1 , 4 2 , 4 3 are vacuum transfer chambers 3 1 , 3 2 , 3 3
The transfer robot installed in the inside, 31 is a substrate loading room, 32
Denotes a substrate unloading chamber, 33 denotes a transfer buffer chamber, and the same reference numerals as in FIG. 1 denote the same functional parts. The illustration of the CVD gas supply device 9, the high frequency power supply for CVD 10, the temperature controller 11, the gas supply device 12 for sputtering, and the direct power supply 13 for sputtering is omitted.

【0060】この実施例は、搬送ロボットを設置した真
空搬送室を3つ有する点、基板搬送のためのバッファ室
33を有する点、および基板の搬入と搬出をそれぞれ専
門に行う基板搬入室31と基板搬出室32を備えた点で
前記実施例と異なる。
This embodiment has three vacuum transfer chambers in which transfer robots are installed, a buffer chamber 33 for transferring a substrate, and a substrate loading chamber 31 for loading and unloading substrates, respectively. This embodiment is different from the above-described embodiment in that a substrate unloading chamber 32 is provided.

【0061】液晶パネルの基板20となるガラス基板2
1は基板搬入室31に搬入され、以下、真空搬送室31
→加熱室2→真空搬送室32 →絶縁層形成用CVD室5
→真空搬送室32 →半導体層形成用CVD室6→真空搬
送室32 →バッファ室33→真空搬送室33 →n+ 型半
導体層形成用CVD室7→真空搬送室33 →ソース・ド
レイン電極形成用スパッタリング室8→真空搬送室33
→基板搬出室32の順で移送されて所要の成膜処理がな
される。
Glass substrate 2 serving as liquid crystal panel substrate 20
1 is carried into the substrate carrying-in chamber 31, and hereinafter, the vacuum carrying chamber 3 1
→ Heating chamber 2 → Vacuum transfer chamber 3 2 → Insulating layer forming CVD chamber 5
→ vacuum transfer chamber 3 2 → semiconductor layer formation CVD chamber 6 → vacuum transfer chamber 3 2 → the buffer chamber 33 → the vacuum transfer chamber 3 3 → n + -type semiconductor layer forming CVD chamber 7 → vacuum transfer chamber 3 3 → Source Sputtering chamber 8 for forming drain electrode → vacuum transfer chamber 3 3
→ The film is transferred in the order of the substrate unloading chamber 32 and a required film forming process is performed.

【0062】このプラズマ処理装置で前記実施例と同一
条件でTFTを形成したところ、前記図6と図7に示し
たものと同様の特性良好なTFTを得ることができた。
When a TFT was formed in this plasma processing apparatus under the same conditions as in the above embodiment, a TFT having the same good characteristics as those shown in FIGS. 6 and 7 could be obtained.

【0063】このように、本実施例によっても、ゲート
電圧−ドレイン電流特性の良好なTFTをガラス基板上
に形成することができる。
As described above, according to the present embodiment, a TFT having good gate voltage-drain current characteristics can be formed on a glass substrate.

【0064】図9は本発明を適用したカラー液晶表示装
置の構造例を説明する展開斜視図であって、20は上フ
レーム、20aは表示窓、21はカラー液晶パネル、2
2a,22b,22cはプリント回路基板、23a,2
3bはスペーサ、24は遮光シート、25は導光体、2
6はバックライトランプ、27はランプカバー、28は
中間モールド、29は下フレーム、30は切り起こし
片、31は切欠き穴である。
FIG. 9 is an exploded perspective view for explaining a structural example of a color liquid crystal display device to which the present invention is applied, wherein 20 is an upper frame, 20a is a display window, 21 is a color liquid crystal panel,
2a, 22b, 22c are printed circuit boards, 23a, 2
3b is a spacer, 24 is a light shielding sheet, 25 is a light guide, 2
6 is a backlight lamp, 27 is a lamp cover, 28 is an intermediate mold, 29 is a lower frame, 30 is a cut and raised piece, and 31 is a cutout hole.

【0065】カラー液晶パネル21は上記実施例で説明
したプラズマ成膜装置を用いて製造されたものであり、
その周辺には駆動用のIC等を搭載したプリント回路基
板22a,22b,22cが取り付けられている。な
お、これらの駆動用のIC等はガラス基板に直接搭載す
ることもできる。
The color liquid crystal panel 21 is manufactured by using the plasma film forming apparatus described in the above embodiment.
Printed circuit boards 22a, 22b, 22c on which driving ICs and the like are mounted are mounted around the periphery. Note that these driving ICs and the like can be directly mounted on a glass substrate.

【0066】このカラー液晶パネル21の裏面には導光
体25が積層され、その一辺にバックライトランプ26
が設置され、ランプカバー27と遮光シート24とでバ
ックライトランプ26の光がカラー液晶表示素子21側
に洩れ出すのを防止している。
A light guide 25 is laminated on the back surface of the color liquid crystal panel 21, and a backlight lamp 26 is provided on one side thereof.
Is provided, and the lamp cover 27 and the light shielding sheet 24 prevent the light of the backlight lamp 26 from leaking to the color liquid crystal display element 21 side.

【0067】カラー液晶パネル21と上フレーム20の
間にはスペーサ23a,23bが介挿され、導光体25
とバックライトランプ26およびカラー液晶パネル21
を中間フレーム28に取り付けて上フレーム20に形成
した切り起こし片30を下フレーム29に形成した切欠
き穴31に挿入し固定することで一体化したカラー液晶
表示装置を組み立てる。
Spacers 23a and 23b are interposed between the color liquid crystal panel 21 and the upper frame 20, and the light guide 25
And backlight lamp 26 and color liquid crystal panel 21
Is attached to the intermediate frame 28, and the cut-and-raised pieces 30 formed in the upper frame 20 are inserted into the cutout holes 31 formed in the lower frame 29 and fixed to assemble an integrated color liquid crystal display device.

【0068】図10は本発明によるカラー液晶表示装置
を組み込んだ電子機器の一例としてのラップトップパソ
コンの斜視図である。
FIG. 10 is a perspective view of a laptop personal computer as an example of an electronic apparatus incorporating the color liquid crystal display device according to the present invention.

【0069】このラップトップパソコンは本体部45と
モニター部41とからなり、モニター部41には本発明
によるカラー液晶表示素子を用いた液晶表示装置を実装
している。なお、42は明るさボリウム、43はコント
ラストボリウム、44は表示背景と画像の反転スイッチ
である。
This laptop personal computer comprises a main body 45 and a monitor 41, and the monitor 41 is equipped with a liquid crystal display device using a color liquid crystal display device according to the present invention. 42 is a brightness volume, 43 is a contrast volume, and 44 is a switch for inverting the display background and image.

【0070】本発明を適用した上記ラップトップパソコ
ンによれば、高画質の画像表示が得られる。
According to the laptop computer to which the present invention is applied, a high-quality image display can be obtained.

【0071】[0071]

【発明の効果】以上説明したように、本発明によれば、
半導体層の表面に酸化層が形成されることがないため、
半導体層と電極との間のコンタクト抵抗を低減でき、薄
膜トランジスタのドレイン電流および実効移動度を大き
くすることができる。
As described above, according to the present invention,
Since no oxide layer is formed on the surface of the semiconductor layer,
The contact resistance between the semiconductor layer and the electrode can be reduced, and the drain current and the effective mobility of the thin film transistor can be increased.

【0072】また、CVDとスパッタリングとを同一設
備で実行することで装置の総数や専有床面積を低減でき
る。
Further, by performing CVD and sputtering in the same facility, the total number of apparatuses and the occupied floor area can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるプラズマ成膜装置の第1実施例の
構成を説明する液晶パネル用TFT基板のプラズマ処理
装置の模式図である。
FIG. 1 is a schematic view of a plasma processing apparatus for a TFT substrate for a liquid crystal panel, illustrating a configuration of a first embodiment of a plasma film forming apparatus according to the present invention.

【図2】TFT液晶パネルを構成する逆スタガ型薄膜ト
ランジスタの構造を説明する模式断面図である。
FIG. 2 is a schematic cross-sectional view illustrating a structure of an inverted staggered thin film transistor forming the TFT liquid crystal panel.

【図3】本発明による薄膜トランジスタの製造方法の一
例を説明する概略工程図である。
FIG. 3 is a schematic process diagram illustrating an example of a method for manufacturing a thin film transistor according to the present invention.

【図4】本発明による薄膜トランジスタの製造方法の一
例を説明する図3に続く概略工程図である。
FIG. 4 is a schematic process drawing following FIG. 3 for explaining an example of the method for manufacturing a thin film transistor according to the present invention.

【図5】本発明による薄膜トランジスタの製造方法の一
例を説明する図4に続く概略工程図である。
FIG. 5 is a schematic process drawing following FIG. 4 for explaining an example of the method for manufacturing a thin film transistor according to the present invention.

【図6】本発明の実施例で形成したTFTの特性を従来
技術で形成したTFTの特性と比較して示すゲート電圧
−ドレイン電流特性の説明図である。
FIG. 6 is an explanatory diagram of gate voltage-drain current characteristics showing characteristics of a TFT formed in an example of the present invention in comparison with characteristics of a TFT formed in a conventional technique.

【図7】本発明の実施例で形成した真空搬送室の圧力を
変えた場合のTFTの特性を示すゲート電圧−ドレイン
電流特性の説明図である。
FIG. 7 is an explanatory diagram of gate voltage-drain current characteristics showing characteristics of the TFT when the pressure of the vacuum transfer chamber formed in the example of the present invention is changed.

【図8】本発明によるプラズマ成膜装置の第2実施例の
構成を説明する液晶パネル用TFT基板のプラズマ処理
装置の模式図である。
FIG. 8 is a schematic diagram of a plasma processing apparatus for a TFT substrate for a liquid crystal panel, illustrating a configuration of a second embodiment of the plasma film forming apparatus according to the present invention.

【図9】本発明を適用したカラー液晶表示装置の構造例
を説明する展開斜視図である。
FIG. 9 is a developed perspective view illustrating a structural example of a color liquid crystal display device to which the present invention is applied.

【図10】本発明によるカラー液晶表示装置を組み込ん
だ電子機器の一例としてのラップトップパソコンの斜視
図である。
FIG. 10 is a perspective view of a laptop personal computer as an example of an electronic device incorporating the color liquid crystal display device according to the present invention.

【符号の説明】[Explanation of symbols]

1 基板搬入/搬出室 2 加熱室 3 真空搬送室 4 搬送ロボット 5 絶縁層形成用CVD室 6 半導体層形成用CVD室 7 n+ 型半導体層形成用のプラズマCVD室 8 ソース・ドレイン電極形成用のプラズマスパッタリ
ング室 9(91 、92 、93 ) CVD用ガス供給装置 10(101 、102 、103 ) CVD用高周波電源 11(111 、112 、113 、114 、115 ) 温
度調節器 12 スパッタリング用ガス供給装置 13 スパッタリング用直電源 20 TFT用絶縁基板。
DESCRIPTION OF SYMBOLS 1 Substrate loading / unloading chamber 2 Heating chamber 3 Vacuum transfer chamber 4 Transfer robot 5 Insulating layer forming CVD chamber 6 Semiconductor layer forming CVD chamber 7 Plasma CVD chamber for forming n + type semiconductor layer 8 Source / drain electrode forming plasma sputtering chamber 9 (9 1, 9 2, 9 3) CVD gas supply apparatus 10 (10 1, 10 2, 10 3) CVD high-frequency power supply 11 (11 1, 11 2, 11 3, 11 4, 11 5 ) Temperature controller 12 Gas supply device for sputtering 13 Direct power supply for sputtering 20 Insulating substrate for TFT.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 29/786 H01L 29/78 627B 21/336 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code FI H01L 29/786 H01L 29/78 627B 21/336

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】第1のガス供給手段と第1の電力印加手段
を有する第1の真空室を備えたプラズマCVD処理部
と、第2のガス供給手段と第2の電力印加手段を有する
第2の真空室を備えたスパッタリング処理部とを少なく
とも含む複数の処理部からなり、処理基板を前記複数の
処理室を順次移送することにより当該処理基板に複数の
層を成膜するプラズマ処理装置において、 少なくとも前記プラズマCVD処理部とプラズマスパッ
タリング処理部との間に介在して、前記第1の真空室お
よび第2の真空室の真空を破らずに前記第1の真空室内
の基板を大気に曝すことなく前記第2の真空室に移送す
るための真空状態を保持する第3の真空室を備えたこと
を特徴とするプラズマ処理装置。
1. A plasma CVD processing section having a first vacuum chamber having a first gas supply means and a first power application means, and a plasma CVD processing section having a second gas supply means and a second power application means. A plasma processing apparatus comprising a plurality of processing units including at least a sputtering processing unit provided with two vacuum chambers and sequentially forming a plurality of layers on the processing substrates by sequentially transferring the processing substrates through the plurality of processing chambers. Exposing a substrate in the first vacuum chamber to the atmosphere without breaking the vacuum in the first vacuum chamber and the second vacuum chamber at least between the plasma CVD processing section and the plasma sputtering processing section; A plasma processing apparatus, comprising: a third vacuum chamber for maintaining a vacuum state for transfer to the second vacuum chamber without the vacuum chamber.
【請求項2】前記プラズマスパッタリング処理部は、タ
ーゲット裏面に磁石を配置したマグネトロン方式である
ことを特徴とする請求項1記載のプラズマ処理装置。
2. The plasma processing apparatus according to claim 1, wherein the plasma sputtering processing section is of a magnetron type in which a magnet is arranged on the back surface of the target.
【請求項3】前記プラズマCVD処理部は、前記第1の
電力印加手段として高周波電源を用いたことを特徴とす
る請求項1記載のプラズマ処理装置。
3. The plasma processing apparatus according to claim 1, wherein said plasma CVD processing section uses a high frequency power supply as said first power applying means.
【請求項4】前記第3の真空室の常用圧力が前記第1の
真空室および前記第2の真空室の処理時の圧力より低い
ことを特徴とする請求項1記載のプラズマ処理装置。
4. The plasma processing apparatus according to claim 1, wherein a normal pressure of said third vacuum chamber is lower than a pressure during processing of said first vacuum chamber and said second vacuum chamber.
【請求項5】ゲート電極を形成した絶縁基板上にプラズ
マ処理法によりシリコン絶縁膜を成膜する第1工程と、
シリコン絶縁膜上にi型アモルファスシリコン膜を成膜
する第2工程と、アモルファスシリコン膜上にn+ 型ア
モルファスシリコン膜を成膜する第3工程と、n+ 型ア
モルファスシリコン膜上にソース・ドレイン電極膜を成
膜する第3工程と、前記ソース・ドレイン電極膜を分離
してソース電極膜およびドレイン電極膜を形成する第4
工程と、前記ソース電極膜と前記ドレイン電極膜の間の
前記n+ 型アモルファスシリコン膜を分離する第5工程
と、前記i型アモルファスシリコン膜をエッチングして
i型アモルファスシリコンアイランドを形成する第6工
程とを含み、少なくとも前記第3工程と第4工程間の前
記基板を大気に曝すことなく移送するために、それぞれ
の真空処理室の真空を破らずに行うことを特徴とする薄
膜トランジスタ製造方法。
5. A first step of forming a silicon insulating film by a plasma processing method on an insulating substrate having a gate electrode formed thereon,
A second step of forming an i-type amorphous silicon film on the silicon insulating film, the third step and the source-drain on n + -type amorphous silicon film for forming the n + -type amorphous silicon film on the amorphous silicon film A third step of forming an electrode film; and a fourth step of separating the source / drain electrode film to form a source electrode film and a drain electrode film.
A fifth step of separating the n + -type amorphous silicon film between the source electrode film and the drain electrode film; and a sixth step of etching the i-type amorphous silicon film to form an i-type amorphous silicon island A method for transporting the substrate without exposing at least the third step and the fourth step to the atmosphere without exposing the substrate to the atmosphere without breaking the vacuum of each vacuum processing chamber.
【請求項6】前記第1工程、第2工程および第3工程に
プラズマCVD法を用い、前記第4工程にプラズマスパ
ッタリング法を用いることを特徴とする請求項5記載の
薄膜トランジスタ製造方法。
6. The method according to claim 5, wherein a plasma CVD method is used in the first, second and third steps, and a plasma sputtering method is used in the fourth step.
JP24789396A 1996-09-19 1996-09-19 Plasma-processing device and thin-film transistor manufacturing method Pending JPH1098085A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24789396A JPH1098085A (en) 1996-09-19 1996-09-19 Plasma-processing device and thin-film transistor manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24789396A JPH1098085A (en) 1996-09-19 1996-09-19 Plasma-processing device and thin-film transistor manufacturing method

Publications (1)

Publication Number Publication Date
JPH1098085A true JPH1098085A (en) 1998-04-14

Family

ID=17170151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24789396A Pending JPH1098085A (en) 1996-09-19 1996-09-19 Plasma-processing device and thin-film transistor manufacturing method

Country Status (1)

Country Link
JP (1) JPH1098085A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6579749B2 (en) 1998-11-17 2003-06-17 Nec Corporation Fabrication method and fabrication apparatus for thin film transistor
US7432201B2 (en) 2005-07-19 2008-10-07 Applied Materials, Inc. Hybrid PVD-CVD system
EP2282331A2 (en) 2009-07-30 2011-02-09 Tokyo Electron Limited Substrate position alignment mechanism, vacuum prechamber and substrate processing system having same
EP2282330A2 (en) 2009-07-31 2011-02-09 Tokyo Electron Limited Transfer device and processing system having the same
WO2014030432A1 (en) * 2012-08-20 2014-02-27 東京エレクトロン株式会社 Substrate transportation device and substrate processing system

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6579749B2 (en) 1998-11-17 2003-06-17 Nec Corporation Fabrication method and fabrication apparatus for thin film transistor
US7432201B2 (en) 2005-07-19 2008-10-07 Applied Materials, Inc. Hybrid PVD-CVD system
EP2282331A2 (en) 2009-07-30 2011-02-09 Tokyo Electron Limited Substrate position alignment mechanism, vacuum prechamber and substrate processing system having same
EP2282330A2 (en) 2009-07-31 2011-02-09 Tokyo Electron Limited Transfer device and processing system having the same
CN101989561A (en) * 2009-07-31 2011-03-23 东京毅力科创株式会社 Transfer device and processing system having the same
WO2014030432A1 (en) * 2012-08-20 2014-02-27 東京エレクトロン株式会社 Substrate transportation device and substrate processing system

Similar Documents

Publication Publication Date Title
US7691692B2 (en) Substrate processing apparatus and a manufacturing method of a thin film semiconductor device
JP3161450B2 (en) Substrate processing apparatus, gas supply method, and laser light supply method
US6372083B1 (en) Method of manufacturing semiconductor device and apparatus for manufacturing the same
US20100075506A1 (en) Apparatus and method for manufacturing semiconductor element and semiconductor element manufactured by the method
JP3122699B2 (en) A method for manufacturing a thin film semiconductor device.
JPH1098085A (en) Plasma-processing device and thin-film transistor manufacturing method
JPH09258247A (en) Production of liquid crystal display device and film forming device
KR100719330B1 (en) Plasma enhanced chemical vapor deposition equipment for the fabrication of organic light emission diode and liquid crystal display panel
JP3204735B2 (en) Manufacturing method of hydrogenated amorphous silicon thin film transistor
JPH0831752A (en) Cleaning and coating of reaction chamber of cvd system
JP2002151693A (en) Bottom gate thin-film transistor, manufacturing method thereof, etching device, and nitriding device
US20030150383A1 (en) Semiconductor device or thin-film transistor manufacturing apparatus and manufacturing method
JP3983444B2 (en) Plasma CVD apparatus and thin film transistor manufacturing method
JP3471082B2 (en) Coating method for reaction chamber of CVD apparatus
JP2003172949A (en) Manufacturing method for array substrate for display device
JP3353832B2 (en) Method and apparatus for manufacturing thin film transistor
JP3170533B2 (en) Method for manufacturing thin film semiconductor device
JP3406681B2 (en) Method for manufacturing thin film transistor
US20020009836A1 (en) Fabrication method and fabrication apparatus for thin film transistor
JP2000243721A (en) Semiconductor device manufacturing apparatus
US12021152B2 (en) Process to reduce plasma induced damage
JP3708940B2 (en) Coating method for reaction chamber of CVD apparatus
JPH10335310A (en) Method for manufacturing semiconductor element
JP4329308B2 (en) Manufacturing method of semiconductor element, integrated circuit using semiconductor element, display device, electronic apparatus, film forming method and film forming apparatus
JP2000243802A (en) Manufacture and equipment of semiconductor device