JPH1096955A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JPH1096955A JPH1096955A JP25155196A JP25155196A JPH1096955A JP H1096955 A JPH1096955 A JP H1096955A JP 25155196 A JP25155196 A JP 25155196A JP 25155196 A JP25155196 A JP 25155196A JP H1096955 A JPH1096955 A JP H1096955A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- auxiliary capacitance
- liquid crystal
- substrate
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、液晶表示装置に係
わり、特にアクティブマトリクス型の液晶表示装置に関
する。The present invention relates to a liquid crystal display device, and more particularly to an active matrix type liquid crystal display device.
【０００２】[0002]
【従来の技術】アクティブマトリクス型液晶表示装置で
は、アレイ基板の画素の開口率を向上させ、液晶セルの
光透過率を上げるために、以下に示す構造が採られてい
る。2. Description of the Related Art An active matrix type liquid crystal display device employs the following structure in order to improve the aperture ratio of pixels on an array substrate and increase the light transmittance of a liquid crystal cell.
【０００３】すなわち、画素の開口率を大きく減じるこ
となく十分な補助容量を設けるために、アドレス配線上
に重なるように島状の電極をデータ配線と同一平面上に
設け、この島状電極を絶縁膜に開孔したコンタクトホー
ルを介して画素電極と電気的にコンタクトした構造のＴ
ＦＴアレイ基板が使用されている。（特開平6-175156号
公報記載）That is, in order to provide a sufficient auxiliary capacitance without greatly reducing the aperture ratio of a pixel, an island-shaped electrode is provided on the same plane as the data wiring so as to overlap the address wiring, and the island-shaped electrode is insulated. T having a structure in which it is electrically contacted with the pixel electrode through a contact hole opened in the film
An FT array substrate is used. (Described in JP-A-6-175156)
【０００４】[0004]
【発明が解決しようとする課題】また、複数の色の着色
層を積層することにより、対向基板側に柱状のスペーサ
を形成し、このスペーサにより基板間の間隙を一定に保
つことが行なわれている。開口率を向上させるために
は、このスペーサをアドレス配線上に配置することが好
ましいが、スペーサの配置位置によっては、アレイ基板
の表面形状の影響で基板間隔を均一に制御できないとい
う問題があった。Further, by stacking colored layers of a plurality of colors, a columnar spacer is formed on the counter substrate side, and the gap between the substrates is kept constant by the spacer. I have. In order to improve the aperture ratio, it is preferable to dispose this spacer on the address wiring. However, depending on the disposition of the spacer, there is a problem that the substrate spacing cannot be controlled uniformly due to the influence of the surface shape of the array substrate. .
【０００５】本発明は、これらの問題を解決するために
なされたもので、安定した補助容量値が得られる補助容
量構造を有し、かつ柱状スペーサの配置により基板間に
均一なギャップが得られ、良好な表示が達成される液晶
表示装置を提供することを目的とする。The present invention has been made to solve these problems, and has an auxiliary capacitance structure capable of obtaining a stable auxiliary capacitance value, and a uniform gap between substrates can be obtained by arranging columnar spacers. It is an object of the present invention to provide a liquid crystal display device that achieves good display.
【０００６】[0006]
【課題を解決するための手段】本発明の液晶表示装置
は、絶縁基板上に複数本のアドレス配線とデータ配線お
よびスイッチング素子がそれぞれ形成され、かつこのス
イッチング素子の上層に絶縁層を介して設けられた画素
電極と、該画素電極と電気的に接続された補助容量部と
をそれぞれ有する第１の基板と、絶縁基板上に対向電極
が形成された第２の基板と、前記第１の基板と第２の基
板との間に挟持された液晶層とを備えた液晶表示装置に
おいて、前記補助容量部を、前記データ配線と同層に形
成された補助容量用電極と、該補助容量用電極と絶縁膜
を介して対向配置された補助容量配線とにより形成する
とともに、この補助容量用電極と前記画素電極とをコン
タクトするコンタクトホール内に、前記第２の基板との
間隙を保つための柱状スペーサを収容配置したことを特
徴とする。According to the liquid crystal display device of the present invention, a plurality of address wirings, data wirings and switching elements are respectively formed on an insulating substrate, and provided on the switching elements with an insulating layer interposed therebetween. A first substrate having a pixel electrode and an auxiliary capacitance portion electrically connected to the pixel electrode, a second substrate having a counter electrode formed on an insulating substrate, and the first substrate A liquid crystal display device having a liquid crystal layer sandwiched between a first substrate and a second substrate, wherein the auxiliary capacitance portion includes an auxiliary capacitance electrode formed in the same layer as the data wiring, and an auxiliary capacitance electrode. And a column for maintaining a gap with the second substrate in a contact hole for contacting the storage capacitor electrode and the pixel electrode, the column being formed by a storage capacitor line opposed to the storage capacitor via an insulating film. And wherein the accommodating position the spacer.
【０００７】本発明において、第１の基板と第２の基板
との間隙を保つための柱状スペーサは、通常異なる複数
の色の層（着色層）の積層体として、対向基板上に突出
形成される。そして、このような柱状スペーサにおいて
は、それぞれの着色層の表面粗さ、硬度、特定の不純物
の含有量等に着目して、着色層の積層順を選択すること
により、所望の特性を有する柱状スペーサを得ることが
できる。また、着色層を構成する樹脂固形分等の濃度が
それぞれ異なる場合には、各着色層の厚さ（高さ）や積
層順を変えることにより、柱状スペーサ全体の高さを自
由に変えることができ、さらに一定の積層順とすること
により、安定した高さを有する柱状スペーサを形成する
ことができる。In the present invention, the columnar spacers for keeping the gap between the first substrate and the second substrate are usually formed as a laminate of a plurality of layers of different colors (colored layers) so as to protrude above the counter substrate. You. In such a columnar spacer, by focusing on the surface roughness, hardness, specific impurity content, and the like of each colored layer, the stacking order of the colored layers is selected, so that a columnar shape having desired characteristics is obtained. Spacers can be obtained. In addition, when the concentration of the resin solids and the like constituting the colored layers are different from each other, the thickness (height) and the stacking order of each colored layer can be changed to freely change the entire height of the columnar spacer. The columnar spacers having a stable height can be formed by using a certain stacking order.
【０００８】また本発明においては、補助容量配線がア
ドレス配線を兼ねることができる。本発明の液晶表示装
置では、補助容量部が、データ配線と同層に形成された
補助容量用電極と補助容量配線とから構成されている
が、通常データ配線と同層は金属により形成され、加工
性が良好でエッチング精度が高いので、補助容量用電極
と補助容量配線とにより常に一定の補助容量値が得ら
れ、良好な表示が実現される。In the present invention, the auxiliary capacitance wiring can also serve as the address wiring. In the liquid crystal display device of the present invention, the auxiliary capacitance portion is formed of the auxiliary capacitance electrode and the auxiliary capacitance line formed in the same layer as the data wiring. Since the workability is good and the etching accuracy is high, a constant auxiliary capacitance value is always obtained by the auxiliary capacitance electrode and the auxiliary capacitance wiring, and good display is realized.
【０００９】また、このような補助容量用電極と画素電
極とを電気的に接続するコンタクトホールは、底部が平
坦で段差がなくかつ十分な面積を有しているので、この
ようなコンタクトホール内に、間隙材である柱状スペー
サを安定して収容配置することができ、基板間に均一な
ギャップが保持される。したがって、表示むらがなくな
り、歩留まりが向上する。The contact hole for electrically connecting the storage capacitor electrode and the pixel electrode has a flat bottom, no steps, and a sufficient area. In addition, the columnar spacer, which is a gap material, can be stably accommodated and arranged, and a uniform gap is maintained between the substrates. Therefore, display unevenness is eliminated, and the yield is improved.
【００１０】さらに本発明では、フォトエッチングプロ
セスでの合わせ精度を考慮し、補助容量用電極と画素電
極とをコンタクトするコンタクトホール部において、画
素電極の面積を補助容量用電極の面積よりも大きく形成
することが望ましい。このように画素電極の面積を補助
容量用電極のそれより大きくした場合には、これらの電
極形成における位置精度により、補助容量値が変動する
ことがほとんどなく、良好な表示画質が得られるうえ
に、コンタクトホール内への柱状スペーサの配置が容易
である。Further, in the present invention, the area of the pixel electrode is formed to be larger than the area of the auxiliary capacitance electrode in the contact hole portion for contacting the auxiliary capacitance electrode and the pixel electrode in consideration of the alignment accuracy in the photoetching process. It is desirable to do. When the area of the pixel electrode is larger than that of the auxiliary capacitance electrode in this manner, the auxiliary capacitance value hardly fluctuates due to the positional accuracy in forming these electrodes, and good display quality is obtained. In addition, the arrangement of the columnar spacer in the contact hole is easy.
【００１１】同様に、フォトエッチングプロセスでの合
わせ精度を考慮して、補助容量用電極と下層の補助容量
配線とから成る補助容量部においては、補助容量配線の
幅を補助容量用電極の幅よりも大きく形成することが望
ましい。このようにした場合には、補助容量配線および
補助容量用電極の形成における位置精度により、補助容
量値が変動することがなく、良好な表示画質が得られ
る。Similarly, in consideration of the alignment accuracy in the photo-etching process, the width of the auxiliary capacitance line in the auxiliary capacitance portion composed of the auxiliary capacitance electrode and the lower auxiliary capacitance line is smaller than the width of the auxiliary capacitance electrode. It is also desirable to form a large. In this case, the auxiliary capacitance value does not fluctuate due to the positional accuracy in forming the auxiliary capacitance line and the auxiliary capacitance electrode, and a good display quality can be obtained.
【００１２】[0012]
【発明の実施の形態】以下、本発明の実施例を、図１乃
至図４をそれぞれ参照して説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS.
【００１３】図１は、本発明の液晶表示装置の実施例に
使用するＴＦＴアレイ基板の等価回路を示し、図２は、
このＴＦＴアレイ基板の１画素あたりの概略平面図を示
す。また、図３は、図２におけるＡ−Ａ線に沿ったＴＦ
Ｔの断面図を示し、図４は、同じく図２におけるＢ−Ｂ
線に沿った補助容量部の断面図を示す。FIG. 1 shows an equivalent circuit of a TFT array substrate used in an embodiment of the liquid crystal display device of the present invention, and FIG.
A schematic plan view per pixel of the TFT array substrate is shown. FIG. 3 shows the TF along the line AA in FIG.
FIG. 4 shows a cross-sectional view of FIG.
FIG. 4 shows a cross-sectional view of the storage capacitor unit along a line.
【００１４】まず、実施例に使用するＴＦＴアレイ基板
の概略を説明する。図１に示すように、ガラス基板のよ
うな透明な絶縁基板７上に、複数本のアドレス配線８と
複数本のデータ配線９とが交差して形成され、その交差
した各区画の画素ごとに、スイッチング素子としてＴＦ
Ｔ１０が形成されている。また、アドレス配線８と平行
に補助容量配線１１が形成されている。そして、各画素
において、ＴＦＴ１０のゲート電極１２はアドレス配線
８に突出して形成され、電気的に接続されており、ドレ
イン電極１３はデータ配線９に突出して形成され、電気
的に接続されている。さらに、ソース電極１４には、液
晶容量１５と補助容量１６とがそれぞれ接続形成されて
いる。First, the outline of the TFT array substrate used in the embodiment will be described. As shown in FIG. 1, on a transparent insulating substrate 7 such as a glass substrate, a plurality of address wirings 8 and a plurality of data wirings 9 are formed so as to intersect with each other. , TF as a switching element
T10 is formed. An auxiliary capacitance line 11 is formed in parallel with the address line 8. In each pixel, the gate electrode 12 of the TFT 10 is formed so as to protrude from the address wiring 8 and is electrically connected, and the drain electrode 13 is formed so as to protrude from the data wiring 9 and is electrically connected. Further, a liquid crystal capacitance 15 and an auxiliary capacitance 16 are connected to the source electrode 14, respectively.
【００１５】次に、このようなＴＦＴアレイ基板の構造
を説明する。Next, the structure of such a TFT array substrate will be described.
【００１６】実施例のＴＦＴアレイ基板では、図２およ
び図３にそれぞれ示すように、絶縁基板７上に酸化シリ
コン等からなるアンダーコート膜（図示を省略。）を介
して、Ａｌ、Ｍｏ、Ｗ、Ｔａ、Ｔｉ等の金属からなるア
ドレス配線８とゲート電極１２とが一体的に形成され、
それらの上に、酸化シリコン等からなる表面が平坦化さ
れたゲート絶縁膜１７が形成されている。また、ゲート
電極１２の上方のゲート絶縁膜１７上に、チッ化ケイ素
等からなる絶縁膜（図示を省略。）を介して、ａ−Ｓｉ
（アモルファスシリコン）層１８とコンタクト層１９、
およびチッ化ケイ素等からなるチャネル保護層２０とが
順に設けられており、コンタクト層１９に接続してドレ
イン電極１３およびデータ配線９が形成されている。さ
らに、ドレイン電極１３の表面に酸化被膜１３ａが設け
られ、それらの上に、表面が平坦化されかつ所定の位置
にコンタクトホール２１が形成された絶縁膜（層間絶縁
膜）２２が設けられている。またさらに、この層間絶縁
膜２２上に、インジウム・ティン・オキサイド（ＩＴ
Ｏ）等の透明材料からなる画素電極２３が形成されてお
り、さらにコンタクトホール２１部においてソース電極
１４が形成され、このソース電極１４により、画素電極
２３とコンタクト層１９とが電気的に接続されている。In the TFT array substrate of the embodiment, as shown in FIGS. 2 and 3, Al, Mo, W are formed on an insulating substrate 7 via an undercoat film (not shown) made of silicon oxide or the like. , Ta, Ti, etc., the address wiring 8 and the gate electrode 12 are integrally formed,
A gate insulating film 17 made of silicon oxide or the like and having a flattened surface is formed thereon. Further, a-Si is formed on the gate insulating film 17 above the gate electrode 12 via an insulating film (not shown) made of silicon nitride or the like.
(Amorphous silicon) layer 18 and contact layer 19,
And a channel protective layer 20 made of silicon nitride or the like are provided in this order. A drain electrode 13 and a data line 9 are formed in contact with the contact layer 19. Further, an oxide film 13a is provided on the surface of the drain electrode 13, and an insulating film (interlayer insulating film) 22 having a planarized surface and a contact hole 21 formed at a predetermined position is provided thereon. . Further, an indium tin oxide (IT) is formed on the interlayer insulating film 22.
A pixel electrode 23 made of a transparent material such as O) is formed, and a source electrode 14 is formed in the contact hole 21. The source electrode 14 electrically connects the pixel electrode 23 to the contact layer 19. ing.
【００１７】また、このようなＴＦＴアレイ基板の補助
容量部では、図４に示すように、アドレス配線８上に、
ゲート絶縁膜１７を介して、データ配線９と同層に形成
された補助容量用電極２４が配置されており、この補助
容量用電極２４と下層のアドレス配線８とにより、補助
容量が形成されている。また、このような補助容量１６
部の層間絶縁膜２２には、コンタクトホール２５が形成
されており、このコンタクトホール２５部において、層
間絶縁膜２２上に形成された画素電極２３と補助容量用
電極２４とが電気的に接続されている。Further, in such an auxiliary capacitance portion of the TFT array substrate, as shown in FIG.
An auxiliary capacitance electrode 24 formed in the same layer as the data wiring 9 is arranged via the gate insulating film 17, and the auxiliary capacitance is formed by the auxiliary capacitance electrode 24 and the lower address wiring 8. I have. In addition, such an auxiliary capacity 16
A contact hole 25 is formed in the portion of the interlayer insulating film 22, and the pixel electrode 23 formed on the interlayer insulating film 22 and the storage capacitor electrode 24 are electrically connected in the contact hole 25. ing.
【００１８】さらに、このようなコンタクトホール２５
内に、柱状のスペーサ２６が収容配置され、その先端部
がコンタクトホール２５部の画素電極２３に当接されて
いる。すなわち、絶縁基板７上にカラーフィルタ２７が
形成され、かつそれとともに着色層の積層により形成さ
れた柱状スペーサ２６を有する対向基板２８と、前記し
たＴＦＴアレイ基板とを対向配置し、基板間にＴＮ液晶
のような液晶組成物２９を介在させた液晶表示装置にお
いて、ＴＦＴアレイ基板の補助容量部のコンタクトホー
ル２５内に、柱状スペーサ２６の先端部が収容配置され
ている。また、このようなコンタクトホール２５部にお
いては、画素電極２３の面積が下層の補助容量用電極２
４の面積よりも大きく形成されており、さらに下層のア
ドレス配線８の幅が補助容量用電極２４の幅よりも大き
く形成されている。Furthermore, such a contact hole 25
Inside, a columnar spacer 26 is accommodated and arranged, and its tip end is in contact with the pixel electrode 23 in the contact hole 25. That is, a color filter 27 is formed on an insulating substrate 7 and a counter substrate 28 having a columnar spacer 26 formed by laminating a coloring layer with the color filter 27 and the above-described TFT array substrate are disposed so as to face each other. In a liquid crystal display device in which a liquid crystal composition 29 such as a liquid crystal is interposed, a tip end of a columnar spacer 26 is accommodated and arranged in a contact hole 25 of an auxiliary capacitance portion of a TFT array substrate. In such a contact hole 25, the area of the pixel electrode 23 is smaller than that of the auxiliary capacitance electrode 2 in the lower layer.
4 and the width of the address wiring 8 in the lower layer is formed larger than the width of the auxiliary capacitance electrode 24.
【００１９】このように構成される実施例の液晶表示装
置においては、補助容量用電極２４がデータ配線９と同
層で金属により形成されており、加工性が良好でエッチ
ング精度が高いので、そのような補助容量用電極２４と
アドレス配線８とから成る補助容量として、常に一定の
値が得られ、良好な表示が実現される。In the liquid crystal display device of the embodiment constructed as described above, the auxiliary capacitance electrode 24 is formed of metal in the same layer as the data wiring 9 and has good workability and high etching accuracy. A constant value is always obtained as the auxiliary capacitance composed of the auxiliary capacitance electrode 24 and the address wiring 8, and a good display is realized.
【００２０】また、このような補助容量用電極２４と画
素電極２３とをコンタクトするコンタクトホール２５
が、底部が平坦で段差がなくかつ十分な底面積を有して
いるので、このようなコンタクトホール２５内への柱状
スペーサ２６の配置が容易で、安定して収容配置するこ
とができ、基板間に均一なギャップを得ることができ
る。したがって、表示むらがなくなり、歩留まりが向上
する。A contact hole 25 for contacting the storage capacitor electrode 24 with the pixel electrode 23 is provided.
However, since the bottom is flat, has no steps, and has a sufficient bottom area, the columnar spacers 26 can be easily arranged in such contact holes 25, and can be stably accommodated and arranged. A uniform gap can be obtained between them. Therefore, display unevenness is eliminated, and the yield is improved.
【００２１】さらに、コンタクトホール２５部におい
て、画素電極２３の面積が補助容量用電極２４の面積よ
り大きくなっているので、これらの電極形成における位
置ずれにより補助容量の値が変動することが少なく、良
好な表示画質が得られる。また、下層のアドレス配線８
の幅が補助容量用電極２４の幅よりも大きくなっている
ので、これらの位置ずれにより補助容量値が変動するこ
とがほとんどなく、良好な表示画質が得られる。Further, since the area of the pixel electrode 23 is larger than the area of the auxiliary capacitance electrode 24 in the contact hole 25, the value of the auxiliary capacitance hardly fluctuates due to displacement in the formation of these electrodes. Good display quality is obtained. Further, the lower address wiring 8
Is larger than the width of the storage capacitor electrode 24, the storage capacitor value hardly fluctuates due to these displacements, and a good display image quality can be obtained.
【００２２】またさらに、画素電極２３が、アドレス配
線８およびデータ配線９よりも上層の層間絶縁膜２２上
に形成されているので、アドレス配線８とデータ配線９
とがそれぞれ画素の遮光層として機能し、画素の開口率
が向上する。また、ＴＦＴ部のコンタクトホール２１に
おいて、画素電極２３とＴＦＴのコンタクト層１９とを
接続するようにソース電極１４が形成されており、この
ソース電極１４がＴＦＴへの遮光層となっているので、
ＴＦＴの光リークによる画質低下を防ぐことができる。Further, since the pixel electrode 23 is formed on the interlayer insulating film 22 above the address wiring 8 and the data wiring 9, the address wiring 8 and the data wiring 9 are formed.
Function as light-shielding layers of the pixels, and the aperture ratio of the pixels is improved. Further, in the contact hole 21 of the TFT portion, the source electrode 14 is formed so as to connect the pixel electrode 23 and the contact layer 19 of the TFT. Since the source electrode 14 is a light shielding layer for the TFT,
It is possible to prevent a decrease in image quality due to light leakage of the TFT.
【００２３】次に、本発明の具体的実施例について記載
する。Next, specific examples of the present invention will be described.
【００２４】[0024]
【実施例】まず、以下に示すようにして、ＴＦＴアレイ
基板を製造した。EXAMPLE First, a TFT array substrate was manufactured as follows.
【００２５】すなわち、絶縁基板７として 1.1mm厚のガ
ラス基板（米国コ−ニング社製の＃7059）上に、基板の
保護と基板からの汚染防止を目的として、酸化シリコン
を、スパッタリング法またはプラズマＣＶＤ（ケミカル
ベーパーデポジション）法等により、約 300nmの厚さに
堆積させて、アンダーコート膜を形成した後、このアン
ダーコート膜上に、スパッタリング法によりＡｌを約 2
00nmの膜厚に堆積させ、次いでアドレス配線８とゲート
電極１２およぴ補助容量配線１１のパターンの一部を、
フォトリソグラフィーにより形成し、リン酸、硝酸、酢
酸の混酸を用いてエッチングした。次いで、Ｍｏ・Ｔａ
をスパッタリング法により約 300nmの膜厚に堆積させ、
アドレス配線８およぴ補助容量配線１１のパターンの残
り部分を、四フッ化炭素＋酸素の混合ガスのプラズマケ
ミカルドライエッチング法により、エッジ部分にガラス
基板７面に対して30度以下のテーパが形成されるように
エッチングした。このときのエッチング条件は、四フッ
化炭素の流量 160sccm、酸素の流量 320sccm、エッチン
グ圧力30Paであった。こうして、アドレス配線８と補助
容量配線１１のパターンを完成させた。That is, on a 1.1 mm thick glass substrate (# 7059, manufactured by Corning Incorporated, USA) as an insulating substrate 7, silicon oxide is sputtered or plasma-coated to protect the substrate and prevent contamination from the substrate. After being deposited to a thickness of about 300 nm by a CVD (chemical vapor deposition) method or the like to form an undercoat film, Al is deposited on the undercoat film by a sputtering method for about 2 nm.
Then, a part of the pattern of the address wiring 8, the gate electrode 12 and the auxiliary capacitance wiring 11 is
It was formed by photolithography and etched using a mixed acid of phosphoric acid, nitric acid and acetic acid. Next, Mo ・ Ta
Is deposited to a thickness of about 300 nm by a sputtering method,
The remaining portion of the pattern of the address wiring 8 and the auxiliary capacitance wiring 11 is formed by plasma chemical dry etching of a mixed gas of carbon tetrafluoride and oxygen, and the edge portion has a taper of 30 degrees or less with respect to the glass substrate 7 surface. Etched to form. The etching conditions at this time were a flow rate of carbon tetrafluoride of 160 sccm, a flow rate of oxygen of 320 sccm, and an etching pressure of 30 Pa. Thus, the patterns of the address wiring 8 and the auxiliary capacitance wiring 11 were completed.
【００２６】次に、酸化シリコンを、例えばテトラエチ
ルオキシシランガスによるプラズマＣＶＤ法により、表
面が平坦化するように堆積させた後、エッチング法ある
いは研磨によりさらに平坦化して、ゲート絶縁膜１７を
形成した。なお、ゲート絶縁膜１７の表面をこのように
平坦化することにより、後工程でゲート絶縁膜１７上に
形成されるデータ配線９などの段切れやカバレージの低
下を防ぐことができる。 続いて、チッ化ケイ素からな
る絶縁膜、ａ−Ｓｉ層１８、チッ化ケイ素からなるチャ
ネル保護層２０の３層をＣＶＤ法により連続的に堆積さ
せた後、上層のチャネル保護層２０をパタ−ニングし
た。次いで、ａ−Ｓｉ層１８の両側のソース電極および
ドレイン電極の接触部分に、ホスフィンガス（ＰＨ3 ガ
ス）を用いたイオン注入を行なって、低抵抗化されたコ
ンタクト層１９を形成した後、ａ−Ｓｉ層１８をパタ−
ニングした。Next, silicon oxide was deposited by, for example, a plasma CVD method using a tetraethyloxysilane gas so as to flatten the surface, and was further flattened by an etching method or polishing to form a gate insulating film 17. Note that by flattening the surface of the gate insulating film 17 in this manner, disconnection of the data wiring 9 and the like formed on the gate insulating film 17 in a later step and reduction in coverage can be prevented. Subsequently, three layers of an insulating film made of silicon nitride, an a-Si layer 18, and a channel protective layer 20 made of silicon nitride are successively deposited by a CVD method, and then the upper channel protective layer 20 is patterned. I did it. Next, ion implantation using a phosphine gas (PH 3 gas) is performed on contact portions of the source electrode and the drain electrode on both sides of the a-Si layer 18 to form a contact layer 19 with reduced resistance. -Pattern the Si layer 18
I did it.
【００２７】次に、スパッタリング法によりＡｌ膜を成
膜しパタ−ニングして、データ配線９とドレイン電極１
３、およびデータ配線と同層の補助容量用電極２４をそ
れぞれ形成した。なお、ドレイン電極１３は、一方のコ
ンタクト層１９上に形成した後、表面に陽極酸化処理に
より酸化被膜１３ａを形成し、後工程で形成される画素
電極２３との層間絶縁性を向上させておいた。Next, an Al film is formed by sputtering and patterned, and the data wiring 9 and the drain electrode 1 are formed.
3 and an auxiliary capacitance electrode 24 in the same layer as the data wiring. After the drain electrode 13 is formed on one of the contact layers 19, an oxide film 13a is formed on the surface by anodic oxidation to improve interlayer insulation with the pixel electrode 23 formed in a later step. Was.
【００２８】次いで、プラズマＣＶＤ法により、チッ化
ケイ素からなる層間絶縁膜２２を形成した。なおこのと
き、チッ化ケイ素を２層に分けて堆積させ、１層目のチ
ッ化ケイ素層の堆積後、エッチバック法あるいは研磨処
理により表面を平坦化させることが望ましい。このよう
な処理を行なうことにより、最終的に形成される層間絶
縁膜２２の表面が平坦化され、後工程でその上に形成さ
れる画素電極２３やソース電極１４の段切れやカバレー
ジの低下を防ぐことができる。Next, an interlayer insulating film 22 made of silicon nitride was formed by a plasma CVD method. At this time, it is preferable that silicon nitride is deposited in two layers, and that the surface is flattened by an etch-back method or a polishing treatment after the first silicon nitride layer is deposited. By performing such a process, the surface of the finally formed interlayer insulating film 22 is flattened, and the step of the pixel electrode 23 and the source electrode 14 formed thereon in a later step is reduced and the coverage is reduced. Can be prevented.
【００２９】次に、こうして形成された表面が平坦化さ
れた層間絶縁膜２２上に、ＩＴＯ膜を成膜してからパタ
−ニングして画素電極２３を形成した。このとき、補助
容量用電極２４の上層では、層間絶縁膜２２にコンタク
トホール２５を形成し、このホール内にも連接して画素
電極２３を形成した。なお、こうして形成されたコンタ
クト部において、底部の径を20〜30μm 、画素電極２３
の厚さを10〜15μm とし、画素電極２３の接触面（下
面）の径が下層の補助容量用電極２４の接触面（上面）
の径より、片側で 1.5〜 4μm 大きくなるようにした。Next, a pixel electrode 23 was formed by forming an ITO film on the thus formed interlayer insulating film 22 having a flattened surface and then patterning the ITO film. At this time, in the upper layer of the auxiliary capacitance electrode 24, a contact hole 25 was formed in the interlayer insulating film 22, and a pixel electrode 23 was also formed in this hole so as to be connected. In the contact portion thus formed, the diameter of the bottom is 20 to 30 μm and the pixel electrode 23
And the diameter of the contact surface (lower surface) of the pixel electrode 23 is smaller than the contact surface (upper surface) of the lower auxiliary capacitance electrode 24.
It was made to be 1.5 to 4 μm larger on one side than the diameter of.
【００３０】次いで、アドレス配線のパッド部の開口
（画素電極２３とコンタクト層１９とをコンタクトする
コンタクトホール２１）を、リアクティブ・イオン・エ
ッチング（ＲＩＥ）およびＨＦ系エッチング液により形
成した後、スパッタリング法によりＭｏ−Ａｌ−Ｍｏの
３層を成膜してからパタ−ニングしてソース電極１４を
形成し、このソース電極２４により画素電極２３とＴＦ
Ｔのコンタクト層１９とを電気的に接続した。Next, an opening in a pad portion of the address wiring (a contact hole 21 for contacting the pixel electrode 23 with the contact layer 19) is formed by reactive ion etching (RIE) and an HF-based etchant, and then sputtering is performed. A source electrode 14 is formed by forming three layers of Mo—Al—Mo by a method and then performing patterning.
The T contact layer 19 was electrically connected.
【００３１】次に、こうして得られたＴＦＴアレイ基板
の全面に、配向膜材料として AL-1051（日本合成ゴム株
式会社製）を50nmの厚さに塗布し、ラビング処理を行な
って配向膜を形成した。Then, AL-1051 (manufactured by Nippon Synthetic Rubber Co., Ltd.) is applied as a material for an alignment film to a thickness of 50 nm on the entire surface of the TFT array substrate thus obtained, and a rubbing treatment is performed to form an alignment film. did.
【００３２】次いで、対向基板側においては、 1.1mm厚
のガラス基板（コ−ニング社製の＃7059）上に、アルカ
リ現像可能な光硬化型アクリル樹脂にカーボンブラック
（黒色顔料）を分散させたフォトレジストをスピンコー
ト法により塗布し、90℃で10分間乾燥した後、所定のパ
ターン形状のフォトマスクを用いて300mj/cm2 の光量で
露光し、次いでpH11.5のアルカリ水溶液により現像し、
200℃で 1時間ベークして、格子状パターンを有する膜
厚 2.0μm の遮光層（ブラックマトリックス）を形成し
た。なお、遮光層としては、Ｃｒ、ＣｒＯ／Ｃｒ、Ｃｒ
Ｏ／Ｃｒ／ＣｒＯなどの金属系の膜を用いることも可能
である。Next, on the counter substrate side, a carbon black (black pigment) was dispersed in a photocurable acrylic resin capable of being alkali-developed on a 1.1 mm thick glass substrate (# 7059 manufactured by Corning Incorporated). A photoresist is applied by a spin coating method, dried at 90 ° C. for 10 minutes, exposed to light of 300 mj / cm 2 using a photomask having a predetermined pattern shape, and then developed with an alkaline aqueous solution of pH 11.5.
After baking at 200 ° C. for 1 hour, a light-shielding layer (black matrix) having a lattice pattern and a thickness of 2.0 μm was formed. In addition, as a light shielding layer, Cr, CrO / Cr, Cr
It is also possible to use a metal-based film such as O / Cr / CrO.
【００３３】次いで、このような遮光層が形成されたガ
ラス基板上に、アルカリ現像可能な着色フォトレジスト
である CB-2000（富士ハントテクノロジー株式会社の商
品名）をスピンコート法により塗布し、プリベークした
後、所定の光量（100mj/cm2）で露光し、次いでpH11.5
の現像液で現像し、 200℃で 1時間ベークして、膜厚2.
2μm の青色着色層を形成した。このとき、青色着色層
を、遮光層上の所定の位置にも形成し、直径20μm の青
色スペ一サを形成した。Next, CB-2000 (trade name of Fuji Hunt Technology Co., Ltd.), which is a colored photoresist that can be alkali-developed, is applied on the glass substrate on which such a light-shielding layer is formed by spin coating, and prebaked. After exposure, exposure is performed at a predetermined light amount (100 mj / cm 2 ), and then pH 11.5
And baked at 200 ° C for 1 hour.
A 2 μm blue colored layer was formed. At this time, a blue colored layer was also formed at a predetermined position on the light-shielding layer to form a blue spacer having a diameter of 20 μm.
【００３４】次に、こうして青色着色層が形成されたガ
ラス基板上に、アルカリ現像可能な着色フォトレジスト
である CG-2000（富士ハントテクノロジー株式会社の商
品名）をスピンコート法により塗布し、プリベークした
後、所定の光量（100mj/cm2）で露光し、次いでpH11.5
の現像液で現像し、 200℃で 1時間ベークして、膜厚1.
8μm の緑色着色層を形成した。このとき緑色着色層
を、先に形成した青色スペ一サの上にも積層し、直径20
μm の青色−緑色積層スペ一サを形成した。Next, CG-2000 (trade name of Fuji Hunt Technology Co., Ltd.), which is a colored photoresist that can be alkali-developed, is applied on the glass substrate on which the blue colored layer is formed by spin coating, and prebaked. After exposure, exposure is performed at a predetermined light amount (100 mj / cm 2 ), and then pH 11.5
And baked at 200 ° C for 1 hour.
An 8 μm green colored layer was formed. At this time, the green coloring layer is also laminated on the blue spacer formed earlier, and has a diameter of 20 mm.
A μm blue-green laminated spacer was formed.
【００３５】さらに、こうして青色および緑色の着色層
が形成されたガラス基板上に、アルカリ現像可能な市販
の着色レジストである CR-2000（富士ハントテクノロジ
ー株式会社の商品名）をスピンコート法により塗布し、
プリベークした後、所定の光量（100mj/cm2 ）で露光
し、次いでpH11.5の現像液で現像し、 200℃で 1時間ベ
ークして、膜厚 1.3μm の赤色着色層を形成した。この
とき赤色着色層を、先に形成した青色−緑色積層スペ一
サの上にも積層し、青色−緑色−赤色の３色の着色層が
積層された、直径20μm 、高さ 3〜 5μm の柱状スペ一
サを形成した。しかる後、青色、緑色、赤色の各着色層
から成るカラーフィルタの上に、ＩＴＯからなる共通電
極をスパッタリング法により形成し、さらにポリイミド
からなる配向膜を形成した後、ラビングにより配向処理
を施し、カラーフィルタおよび柱状スペーサを有する対
向基板を得た。Further, CR-2000 (trade name of Fuji Hunt Technology Co., Ltd.), which is a commercially available colored resist that can be alkali-developed, is applied on the glass substrate on which the blue and green colored layers are formed by spin coating. And
After pre-baking, the film was exposed to a predetermined amount of light (100 mj / cm 2 ), developed with a developer having a pH of 11.5, and baked at 200 ° C. for 1 hour to form a red colored layer having a thickness of 1.3 μm. At this time, the red colored layer is also laminated on the previously formed blue-green laminated spacer, and the three colored layers of blue-green-red are laminated, having a diameter of 20 μm and a height of 3 to 5 μm. Columnar spacers were formed. Thereafter, a common electrode made of ITO is formed on a color filter made of each of the blue, green, and red coloring layers by a sputtering method, and an alignment film made of polyimide is further formed. A counter substrate having a color filter and a columnar spacer was obtained.
【００３６】そして、得られた対向基板と前記したＴＦ
Ｔアレイ基板とを対向配置し、接着剤で貼り合わせた
後、常法により注入口からＴＮ液晶組成物を注入し、次
いで注入口を紫外線硬化樹脂で封止することにより、液
晶表示装置を得た。Then, the obtained counter substrate and the TF
A liquid crystal display device is obtained by disposing a TN liquid crystal composition from an injection port by a conventional method after disposing the T array substrate and facing each other with an adhesive, and then sealing the injection port with an ultraviolet curing resin. Was.
【００３７】こうして得られた液晶表示装置では、画素
の開口率が高く高輝度であり、表示むらがなく良好な画
質の表示が達成された。In the liquid crystal display device thus obtained, the aperture ratio of the pixels was high, the brightness was high, and the display of good image quality without display unevenness was achieved.
【００３８】[0038]
【発明の効果】以上の説明から明らかなように、本発明
の液晶表示装置においては、絶縁膜を挟んで対向した補
助容量用電極とアドレス配線とにより、補助容量部が形
成されており、補助容量用電極がデータ配線と同層で、
金属により形成され加工性が良好でエッチング精度が高
いので、常に一定の補助容量値が得られ、良好な表示画
質が達成される。また、このような補助容量用電極と画
素電極とをコンタクトする、段差がなく十分な面積を有
するコンタクトホール内に、間隙材である柱状スペーサ
が収容配置されているので、基板間に均一なギャップが
保持され、表示むらのない良好な表示が得られる。As is clear from the above description, in the liquid crystal display device of the present invention, the auxiliary capacitance portion is formed by the auxiliary capacitance electrode and the address wiring opposed to each other with the insulating film interposed therebetween. The capacitance electrode is on the same layer as the data wiring,
Since it is formed of metal and has good workability and high etching accuracy, a constant auxiliary capacitance value is always obtained, and good display quality is achieved. In addition, since the columnar spacer, which is a gap material, is accommodated and arranged in a contact hole having a sufficient area without a step to contact the storage capacitor electrode and the pixel electrode, a uniform gap between the substrates is provided. Is maintained, and a good display without display unevenness is obtained.
【図１】本発明の液晶表示装置の実施例に使用するＴＦ
Ｔアレイ基板の等価回路図。FIG. 1 shows a TF used in an embodiment of the liquid crystal display device of the present invention.
FIG. 3 is an equivalent circuit diagram of a T array substrate.
【図２】同実施例に使用するＴＦＴアレイ基板の１画素
あたりの概略平面図。FIG. 2 is a schematic plan view of one pixel of a TFT array substrate used in the embodiment.
【図３】図２のＴＦＴアレイ基板におけるＡ−Ａ線に沿
ったＴＦＴの断面図。FIG. 3 is a sectional view of the TFT along a line AA in the TFT array substrate of FIG. 2;
【図４】図２のＴＦＴアレイ基板におけるＢ−Ｂ線に沿
った補助容量部の断面図。FIG. 4 is a cross-sectional view of the storage capacitor along the line BB in the TFT array substrate of FIG. 2;
７………絶縁基板 ８………アドレス配線 ９………データ配線 １１………補助容量配線 １２………ゲート電極 １３………ドレイン電極 １４………ソース電極 １７………ゲート絶縁膜 １８………ａ−Ｓｉ層 １９………コンタクト層 ２１、２５………コンタクトホール ２２………層間絶縁膜 ２３………画素電極 ２４………補助容量用電極 ２６………柱状スペーサ 7 Insulating substrate 8 Address wiring 9 Data wiring 11 Auxiliary capacitance wiring 12 Gate electrode 13 Drain electrode 14 Source electrode 17 Gate insulating film 18 a-Si layer 19 contact layer 21, 25 contact hole 22 interlayer insulating film 23 pixel electrode 24 auxiliary capacitance electrode 26 column spacer
Claims (4)
ータ配線およびスイッチング素子がそれぞれ形成され、
かつこのスイッチング素子の上層に絶縁層を介して設け
られた画素電極と、該画素電極と電気的に接続された補
助容量部とをそれぞれ有する第１の基板と、絶縁基板上
に対向電極が形成された第２の基板と、前記第１の基板
と第２の基板との間に挟持された液晶層とを備えた液晶
表示装置において、 前記補助容量部を、前記データ配線と同層に形成された
補助容量用電極と、該補助容量用電極と絶縁膜を介して
対向配置された補助容量配線とにより形成するととも
に、この補助容量用電極と前記画素電極とをコンタクト
するコンタクトホール内に、前記第２の基板との間隙を
保つための柱状スペーサを収容配置したことを特徴とす
る液晶表示装置。A plurality of address wirings, data wirings, and switching elements are respectively formed on an insulating substrate;
A first substrate having a pixel electrode provided above the switching element via an insulating layer, a storage capacitor electrically connected to the pixel electrode, and a counter electrode formed on the insulating substrate A liquid crystal display device comprising: a second substrate; and a liquid crystal layer sandwiched between the first substrate and the second substrate, wherein the auxiliary capacitance portion is formed in the same layer as the data wiring. And a storage capacitor electrode formed by the storage capacitor electrode and a storage capacitor wiring that is disposed to face the storage capacitor electrode via an insulating film, and in a contact hole that contacts the storage capacitor electrode and the pixel electrode, A liquid crystal display device, wherein a columnar spacer for keeping a gap with the second substrate is accommodated and arranged.
画素電極の面積が、該画素電極とコンタクトする前記補
助容量用電極の面積よりも大きく形成されていることを
特徴とする請求項１記載の液晶表示装置。2. The liquid crystal display according to claim 1, wherein an area of the pixel electrode is larger than an area of the auxiliary capacitance electrode in contact with the pixel electrode in the contact hole portion. apparatus.
配線の幅が前記補助容量用電極の幅よりも大きく形成さ
れていることを特徴とする請求項１または２記載の液晶
表示装置。3. The liquid crystal display device according to claim 1, wherein a width of the auxiliary capacitance line is larger than a width of the auxiliary capacitance electrode in the auxiliary capacitance portion.
兼ねることを特徴とする請求項１乃至３のいずれか１項
記載の液晶表示装置。4. The liquid crystal display device according to claim 1, wherein said auxiliary capacitance line also serves as said address line.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25155196A JPH1096955A (en) | 1996-09-24 | 1996-09-24 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25155196A JPH1096955A (en) | 1996-09-24 | 1996-09-24 | Liquid crystal display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1096955A true JPH1096955A (en) | 1998-04-14 |
Family
ID=17224516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25155196A Withdrawn JPH1096955A (en) | 1996-09-24 | 1996-09-24 | Liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1096955A (en) |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000227598A (en) * | 1999-02-05 | 2000-08-15 | Hitachi Ltd | Liquid crystal display device |
| JP2000298283A (en) * | 1999-04-14 | 2000-10-24 | Hitachi Ltd | Liquid crystal display device |
| KR100400711B1 (en) * | 2000-04-21 | 2003-10-08 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | Liquid crystal display |
| KR20030087479A (en) * | 2002-05-10 | 2003-11-14 | 엘지.필립스 엘시디 주식회사 | Liquid Crystal Display and Method for Manufacturing the same |
| KR20040026375A (en) * | 2002-09-24 | 2004-03-31 | 일진다이아몬드(주) | Liquid crystal display and the method of same |
| WO2004029921A3 (en) * | 2002-09-24 | 2004-06-24 | Iljin Diamond Co Ltd | Liquid crystal display and manufacturing method thereof |
| JP2004205549A (en) * | 2002-12-20 | 2004-07-22 | Chi Mei Electronics Corp | Liquid crystal display cell and liquid crystal display |
| KR20040085797A (en) * | 2003-04-01 | 2004-10-08 | 삼성전자주식회사 | Liquid crystal display and method for manufacturing the same |
| US6909115B2 (en) | 1999-05-14 | 2005-06-21 | Semiconductor Energy Laboratory Co. Ltd. | Semiconductor device applying to the crystalline semiconductor film |
| US7002659B1 (en) * | 1999-11-30 | 2006-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal panel and liquid crystal projector |
| JP2006208728A (en) * | 2005-01-27 | 2006-08-10 | Toshiba Matsushita Display Technology Co Ltd | Liquid crystal display device and its manufacturing method |
| JP2006220923A (en) * | 2005-02-10 | 2006-08-24 | Sony Corp | Liquid crystal display device and method for manufacturing the same |
| JP2006293356A (en) * | 2005-04-08 | 2006-10-26 | Lg Philips Lcd Co Ltd | Liquid crystal display device |
| US7133110B2 (en) | 2001-10-16 | 2006-11-07 | Nec Corporation | LCD device having pillar spacers in a cell gap receiving liquid crystal |
| US7295277B2 (en) | 2003-09-08 | 2007-11-13 | Sharp Kabushiki Kaisha | Liquid crystal display apparatus with spacer positioned over contact hole |
| US7330234B2 (en) | 1999-05-14 | 2008-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2008097009A (en) * | 2006-10-12 | 2008-04-24 | Samsung Electronics Co Ltd | Display panel and method of manufacturing the same |
| CN100432761C (en) * | 2005-04-29 | 2008-11-12 | 中华映管股份有限公司 | Liquid-crystal display panel and its production |
| JP2008287266A (en) * | 2006-03-15 | 2008-11-27 | Sharp Corp | Active matrix substrate, display device and television receiver |
| US7535541B2 (en) * | 2003-03-28 | 2009-05-19 | Samsung Electronics Co., Ltd. | Spacers for display devices |
| JP2009216976A (en) * | 2008-03-11 | 2009-09-24 | Epson Imaging Devices Corp | Liquid crystal device, method of manufacturing liquid crystal device, and electronic device |
| US7755737B2 (en) | 2003-03-28 | 2010-07-13 | Sharp Kabushiki Kaisha | Liquid crystal panel and method of manufacturing the same |
| JP2011138171A (en) * | 1999-07-06 | 2011-07-14 | Semiconductor Energy Lab Co Ltd | Liquid crystal display device |
| JP2013101368A (en) * | 2000-09-29 | 2013-05-23 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
-
1996
- 1996-09-24 JP JP25155196A patent/JPH1096955A/en not_active Withdrawn
Cited By (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000227598A (en) * | 1999-02-05 | 2000-08-15 | Hitachi Ltd | Liquid crystal display device |
| JP2000298283A (en) * | 1999-04-14 | 2000-10-24 | Hitachi Ltd | Liquid crystal display device |
| US6909115B2 (en) | 1999-05-14 | 2005-06-21 | Semiconductor Energy Laboratory Co. Ltd. | Semiconductor device applying to the crystalline semiconductor film |
| US7391055B1 (en) | 1999-05-14 | 2008-06-24 | Semiconductor Energy Laboratory Co., Ltd. | Capacitor, semiconductor device and manufacturing method thereof |
| US7696514B2 (en) | 1999-05-14 | 2010-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device having a column-like spacer |
| US7330234B2 (en) | 1999-05-14 | 2008-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8026518B2 (en) | 1999-05-14 | 2011-09-27 | Semiconductor Energy Laboratory Co. Ltd. | Semiconductor device and method of fabricating the same |
| US9395584B2 (en) | 1999-07-06 | 2016-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP2013214087A (en) * | 1999-07-06 | 2013-10-17 | Semiconductor Energy Lab Co Ltd | Liquid crystal display device |
| JP2014067055A (en) * | 1999-07-06 | 2014-04-17 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| US9052551B2 (en) | 1999-07-06 | 2015-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP2012032844A (en) * | 1999-07-06 | 2012-02-16 | Semiconductor Energy Lab Co Ltd | Liquid crystal display device |
| US9069215B2 (en) | 1999-07-06 | 2015-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP2011138171A (en) * | 1999-07-06 | 2011-07-14 | Semiconductor Energy Lab Co Ltd | Liquid crystal display device |
| JP2018142021A (en) * | 1999-07-06 | 2018-09-13 | 株式会社半導体エネルギー研究所 | Liquid crystal display device |
| JP2019133180A (en) * | 1999-07-06 | 2019-08-08 | 株式会社半導体エネルギー研究所 | Liquid crystal display device |
| US7002659B1 (en) * | 1999-11-30 | 2006-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal panel and liquid crystal projector |
| KR100400711B1 (en) * | 2000-04-21 | 2003-10-08 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | Liquid crystal display |
| US6690445B2 (en) | 2000-04-21 | 2004-02-10 | Nec Lcd Technologies, Ltd. | Liquid crystal display having particular spacers and concaves |
| JP2013101368A (en) * | 2000-09-29 | 2013-05-23 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| US7133110B2 (en) | 2001-10-16 | 2006-11-07 | Nec Corporation | LCD device having pillar spacers in a cell gap receiving liquid crystal |
| KR20030087479A (en) * | 2002-05-10 | 2003-11-14 | 엘지.필립스 엘시디 주식회사 | Liquid Crystal Display and Method for Manufacturing the same |
| KR20040026375A (en) * | 2002-09-24 | 2004-03-31 | 일진다이아몬드(주) | Liquid crystal display and the method of same |
| WO2004029921A3 (en) * | 2002-09-24 | 2004-06-24 | Iljin Diamond Co Ltd | Liquid crystal display and manufacturing method thereof |
| JP2004205549A (en) * | 2002-12-20 | 2004-07-22 | Chi Mei Electronics Corp | Liquid crystal display cell and liquid crystal display |
| TWI386734B (en) * | 2003-03-28 | 2013-02-21 | Samsung Electronics Co Ltd | Spacers for display devices |
| US7535541B2 (en) * | 2003-03-28 | 2009-05-19 | Samsung Electronics Co., Ltd. | Spacers for display devices |
| US7719655B2 (en) | 2003-03-28 | 2010-05-18 | Samsung Electronics Co., Ltd. | Spacers for maintaining cell gaps in display devices |
| US7755737B2 (en) | 2003-03-28 | 2010-07-13 | Sharp Kabushiki Kaisha | Liquid crystal panel and method of manufacturing the same |
| KR20040085797A (en) * | 2003-04-01 | 2004-10-08 | 삼성전자주식회사 | Liquid crystal display and method for manufacturing the same |
| US7295277B2 (en) | 2003-09-08 | 2007-11-13 | Sharp Kabushiki Kaisha | Liquid crystal display apparatus with spacer positioned over contact hole |
| JP2006208728A (en) * | 2005-01-27 | 2006-08-10 | Toshiba Matsushita Display Technology Co Ltd | Liquid crystal display device and its manufacturing method |
| JP2006220923A (en) * | 2005-02-10 | 2006-08-24 | Sony Corp | Liquid crystal display device and method for manufacturing the same |
| US8253916B2 (en) | 2005-04-08 | 2012-08-28 | Lg Display Co., Ltd. | Liquid crystal display device |
| JP2006293356A (en) * | 2005-04-08 | 2006-10-26 | Lg Philips Lcd Co Ltd | Liquid crystal display device |
| JP4566151B2 (en) * | 2005-04-08 | 2010-10-20 | エルジー ディスプレイ カンパニー リミテッド | Liquid crystal display |
| KR100965572B1 (en) | 2005-04-08 | 2010-06-23 | 엘지디스플레이 주식회사 | Liquid Crystal Display Device |
| CN100432761C (en) * | 2005-04-29 | 2008-11-12 | 中华映管股份有限公司 | Liquid-crystal display panel and its production |
| JP2008287266A (en) * | 2006-03-15 | 2008-11-27 | Sharp Corp | Active matrix substrate, display device and television receiver |
| KR101299646B1 (en) * | 2006-10-12 | 2013-08-26 | 삼성디스플레이 주식회사 | Display panel and method of manufacturing the same |
| JP2008097009A (en) * | 2006-10-12 | 2008-04-24 | Samsung Electronics Co Ltd | Display panel and method of manufacturing the same |
| JP2009216976A (en) * | 2008-03-11 | 2009-09-24 | Epson Imaging Devices Corp | Liquid crystal device, method of manufacturing liquid crystal device, and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1096955A (en) | Liquid crystal display device | |
| US7751021B2 (en) | Liquid crystal display and fabricating method thereof | |
| US9281320B2 (en) | Array substrate and liquid crystal display apparatus having the same | |
| JP3844913B2 (en) | Active matrix type liquid crystal display device | |
| US8264652B2 (en) | Liquid crystal display device with a data link connecting a data pad and data line | |
| JP4619997B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| US7760276B2 (en) | Liquid crystal display device and fabricating method thereof | |
| US7750999B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP3974141B2 (en) | Transflective liquid crystal display device | |
| US6927814B2 (en) | Array substrate for LCD and method of fabricating the same | |
| US8179510B2 (en) | Liquid crystal display device and fabricating method thereof | |
| US7602452B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| US7894032B2 (en) | Liquid crystal display device having particular structure for data line, source electrode, drain electrode and pixel electrode | |
| TWI451155B (en) | Liquid crystal display device and fabricating method thereof | |
| US8400600B2 (en) | Liquid crystal display device and fabricating method thereof | |
| JP2000187209A (en) | Reflective liquid crystal display device and its production | |
| US7990510B2 (en) | Liquid crystal display device | |
| US20020105603A1 (en) | Liquid crystal display device and method for manufacturing the same | |
| US20070188682A1 (en) | Method for manufacturing a display device | |
| JP4217308B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| TW573203B (en) | CF on TFT type liquid crystal display having reduced dot defects | |
| US7847889B2 (en) | Panel for display device with light blocking on blue color filter and liquid crystal display | |
| KR100436011B1 (en) | Liquid crystal displays using an organic insulator layer, and methods of fabricating the same | |
| JP2002311424A (en) | Liquid crystal display | |
| JP2000122096A (en) | Reflective liquid crystal display device and its manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031202 |