JPH1094248A - ソフトスイッチング力率改善回路とその制御方式 - Google Patents
ソフトスイッチング力率改善回路とその制御方式Info
- Publication number
- JPH1094248A JPH1094248A JP28283196A JP28283196A JPH1094248A JP H1094248 A JPH1094248 A JP H1094248A JP 28283196 A JP28283196 A JP 28283196A JP 28283196 A JP28283196 A JP 28283196A JP H1094248 A JPH1094248 A JP H1094248A
- Authority
- JP
- Japan
- Prior art keywords
- power factor
- soft switching
- converter
- circuit
- main switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 力率改善回路において、簡単な回路構成でソ
フトスイッチングと高力率化を達成する。 【構成】 力率改善回路中のＤＣ／ＤＣコンバータの主
スイッチ素子Ｑと並列にコンデンサＣｓを接続し、コン
デンサＣｓの電荷が放電しゼロとなる時点を知るための
センサＣＴを接続する。ＤＣ／ＤＣコンバータに用いら
れているインダクタの巻き線にタップを設け、このタッ
プに出力回路部を接続する。
フトスイッチングと高力率化を達成する。 【構成】 力率改善回路中のＤＣ／ＤＣコンバータの主
スイッチ素子Ｑと並列にコンデンサＣｓを接続し、コン
デンサＣｓの電荷が放電しゼロとなる時点を知るための
センサＣＴを接続する。ＤＣ／ＤＣコンバータに用いら
れているインダクタの巻き線にタップを設け、このタッ
プに出力回路部を接続する。
Description
【０００１】
【産業上の利用分野】本発明は、交流から直流電力を得
るための力率改善回路において、高力率、高効率、低ノ
イズの力率改善回路を得るためのソフトスイッチングに
関する。
るための力率改善回路において、高力率、高効率、低ノ
イズの力率改善回路を得るためのソフトスイッチングに
関する。
【０００２】
【従来の技術】従来の技術では、力率改善回路に用いら
れている基本ＤＣ／ＤＣコンバータに、新たにコンデン
サやインダクタやダイオードあるいはＦＥＴなどの主ス
イッチ素子を複数個接続し、ソフトスイッチングを実現
している。
れている基本ＤＣ／ＤＣコンバータに、新たにコンデン
サやインダクタやダイオードあるいはＦＥＴなどの主ス
イッチ素子を複数個接続し、ソフトスイッチングを実現
している。
【０００３】
【発明が解決しようとする課題】従来の力率改善回路で
ソフトスイッチングを実現する場合、コンデンサやイン
ダクタやダイオードあるいは半導体スイッチ素子等を複
数、新たに接続するため回路構成が複雑化し、コスト高
となる問題点があった。
ソフトスイッチングを実現する場合、コンデンサやイン
ダクタやダイオードあるいは半導体スイッチ素子等を複
数、新たに接続するため回路構成が複雑化し、コスト高
となる問題点があった。
【０００４】本発明は、より簡単な回路構成で、ソフト
スイッチングを実現し、高力率、高効率、低ノイズ、低
コストの力率改善回路を提供することを目的としてい
る。
スイッチングを実現し、高力率、高効率、低ノイズ、低
コストの力率改善回路を提供することを目的としてい
る。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、本発明の力率改善回路では、これに用いられている
ＤＣ／ＤＣコンバータの主スイッチ素子に並列にコンデ
ンサを接続し、このコンデンサの電荷がゼロとなった
後、主スイッチ素子を一定時間導通させ、主スイッチ素
子のターンオン時には、インダクタ電流が必ずゼロ以下
から流れ始めるようにすることによりソフトスイッチン
グが実現され、高力率を得ることができるようにしたも
のである。
に、本発明の力率改善回路では、これに用いられている
ＤＣ／ＤＣコンバータの主スイッチ素子に並列にコンデ
ンサを接続し、このコンデンサの電荷がゼロとなった
後、主スイッチ素子を一定時間導通させ、主スイッチ素
子のターンオン時には、インダクタ電流が必ずゼロ以下
から流れ始めるようにすることによりソフトスイッチン
グが実現され、高力率を得ることができるようにしたも
のである。
【０００６】さらに、出力電圧が低い場合でもソフトス
イッチングが実現するように、ＤＣ／ＤＣコンバータに
用いられているインダクタの巻き線の途中にタップを設
け、このタップから出力を得ることにより、ソフトスイ
ッチングの範囲を拡大する。
イッチングが実現するように、ＤＣ／ＤＣコンバータに
用いられているインダクタの巻き線の途中にタップを設
け、このタップから出力を得ることにより、ソフトスイ
ッチングの範囲を拡大する。
【０００７】また、効率を上げるために入力電源電流の
ゼロの期間は、主スイッチ素子の導通時間を、入力電源
電流がゼロでない期間の主スイッチ素子の導通時間より
短くしするものである。
ゼロの期間は、主スイッチ素子の導通時間を、入力電源
電流がゼロでない期間の主スイッチ素子の導通時間より
短くしするものである。
【０００８】
【作用】上記のように力率改善回路を構成することによ
り、主スイッチ素子はその電圧がゼロの時ターンオン
し、ターンオフ時は主スイッチ素子に流れていた電流が
コンデンサに転流して主スイッチ素子の電圧が徐々に上
昇するためスイッチング損が原理的にゼロとなり、ソフ
トスイッチングが実現される。
り、主スイッチ素子はその電圧がゼロの時ターンオン
し、ターンオフ時は主スイッチ素子に流れていた電流が
コンデンサに転流して主スイッチ素子の電圧が徐々に上
昇するためスイッチング損が原理的にゼロとなり、ソフ
トスイッチングが実現される。
【０００９】さらに、ＤＣ／ＤＣコンバータのインダク
タの巻き線のタップより出力を得ることによりソフトス
イッチング用コンデンサに高い電圧が充電され、出力電
圧が低い場合でもソフトスイッチングが実現される。
タの巻き線のタップより出力を得ることによりソフトス
イッチング用コンデンサに高い電圧が充電され、出力電
圧が低い場合でもソフトスイッチングが実現される。
【００１０】また、入力電源電流が流れないゼロの期
間、主スイッチ素子の導通時間を短くすることにより、
ＤＣ／ＤＣコンバータ内で環流している電流の値が小さ
くなり効率が改善される。
間、主スイッチ素子の導通時間を短くすることにより、
ＤＣ／ＤＣコンバータ内で環流している電流の値が小さ
くなり効率が改善される。
【００１１】
【実施例】図１は昇圧形ＤＣ／ＤＣコンバータを用いた
基本力率改善回路の主回路構成である。この場合、イン
ダクタＬに流れる電流を不連続とすることにより高力率
が達成される。点線で囲まれた部分１が昇圧形の基本Ｄ
Ｃ／ＤＣコンバータである。この図は本発明をより明確
に説明するため記載している。
基本力率改善回路の主回路構成である。この場合、イン
ダクタＬに流れる電流を不連続とすることにより高力率
が達成される。点線で囲まれた部分１が昇圧形の基本Ｄ
Ｃ／ＤＣコンバータである。この図は本発明をより明確
に説明するため記載している。
【００１２】図２が昇圧形ＤＣ／ＤＣコンバータを用い
た本発明によるソフトスイッチング力率改善回路であ
る。
た本発明によるソフトスイッチング力率改善回路であ
る。
【００１３】コンデンサＣｓの接続によりターンオフ時
にソフトスイッチングを実現し、ターンオフ時のスイッ
チング損をゼロにする。さらにターンオン時にソフトス
イッチングが行われるように、コンデンサＣｓの電荷が
インダクタＬ及びコンデンサＣｉを通して放電し、ゼロ
になったことを電流センサＣＴで検出し、この検出信号
ｖｉＤを合図に、主スイッチ素子Ｑをターンオンし、一
定時間導通させる。出力電圧ｖｏの制御は、この導通時
間を変えることにより行われる。高力率を達成するため
主スイッチ素子のターンオン時のインダクタ電流の値は
必ずゼロ以下から流れ始めるように回路定数を設定す
る。以上の動作原理は、以下述べる本発明による図３か
ら図７の回路に対しても同様である。
にソフトスイッチングを実現し、ターンオフ時のスイッ
チング損をゼロにする。さらにターンオン時にソフトス
イッチングが行われるように、コンデンサＣｓの電荷が
インダクタＬ及びコンデンサＣｉを通して放電し、ゼロ
になったことを電流センサＣＴで検出し、この検出信号
ｖｉＤを合図に、主スイッチ素子Ｑをターンオンし、一
定時間導通させる。出力電圧ｖｏの制御は、この導通時
間を変えることにより行われる。高力率を達成するため
主スイッチ素子のターンオン時のインダクタ電流の値は
必ずゼロ以下から流れ始めるように回路定数を設定す
る。以上の動作原理は、以下述べる本発明による図３か
ら図７の回路に対しても同様である。
【００１４】図２の回路では出力電圧ｖｏが入力交流電
源ｅｉのピーク値Ｅｉｐの２倍より大きくないとソフト
スイッチングが行われない。この条件を約ピーク値Ｅｉ
ｐにし、ソフトスイッチングの範囲を拡げた本発明によ
るタップ付き昇圧形力率改善回路を図３に示す。
源ｅｉのピーク値Ｅｉｐの２倍より大きくないとソフト
スイッチングが行われない。この条件を約ピーク値Ｅｉ
ｐにし、ソフトスイッチングの範囲を拡げた本発明によ
るタップ付き昇圧形力率改善回路を図３に示す。
【００１５】即ち、インダクタＬの巻き線の途中に巻き
数比ｎのタップを設け、そこから出力を取り出す。この
場合、巻き数比ｎをゼロにすれば図２の回路に帰着す
る。
数比ｎのタップを設け、そこから出力を取り出す。この
場合、巻き数比ｎをゼロにすれば図２の回路に帰着す
る。
【００１６】図４は本発明によるタップ付き非絶縁方式
昇降圧ＤＣ／ＤＣコンバータを用いたソフトスイッチン
グ力率改善回路である。この場合、巻き数比ｎはゼロで
もよい。
昇降圧ＤＣ／ＤＣコンバータを用いたソフトスイッチン
グ力率改善回路である。この場合、巻き数比ｎはゼロで
もよい。
【００１７】図５は本発明による絶縁方式昇降圧ＤＣ／
ＤＣコンバータを用いたソフトスイッチング力率改善回
路である。この場合、巻き数比ｎはゼロとしない。
ＤＣコンバータを用いたソフトスイッチング力率改善回
路である。この場合、巻き数比ｎはゼロとしない。
【００１８】図６は本発明によるタップ付き降圧ＤＣ／
ＤＣコンバータを用いたソフトスイッチング力率改善回
路である。この場合、巻き数比ｎはゼロでもよい。
ＤＣコンバータを用いたソフトスイッチング力率改善回
路である。この場合、巻き数比ｎはゼロでもよい。
【００１９】図７は本発明によるフォワード形ＤＣ／Ｄ
Ｃコンバータを用いたソフトスイッチング力率改善回路
である。この場合、巻き数比ｎはゼロとしてもよい。
Ｃコンバータを用いたソフトスイッチング力率改善回路
である。この場合、巻き数比ｎはゼロとしてもよい。
【００２０】図２から図７の回路において電流センサＣ
Ｔによりドレイン電流をｉＱを検出し、コンデンサＣｓ
の電圧がゼロとなったことを検出しているが、ドレイン
電流ｉＱの代わりに、インダクタ電流ｉＬあるいはダイ
オード電流ｉＤなどを検出してもソフトスイッチングを
実現できる。また、電流の代わりにインダクタＬの電圧
あるいはコンデンサＣｓの両端の電圧を検出してもソフ
トスイッチングが実現できる。
Ｔによりドレイン電流をｉＱを検出し、コンデンサＣｓ
の電圧がゼロとなったことを検出しているが、ドレイン
電流ｉＱの代わりに、インダクタ電流ｉＬあるいはダイ
オード電流ｉＤなどを検出してもソフトスイッチングを
実現できる。また、電流の代わりにインダクタＬの電圧
あるいはコンデンサＣｓの両端の電圧を検出してもソフ
トスイッチングが実現できる。
【００２１】また、図２から図７の回路で、コンデンサ
Ｃｓを接続せず、主スイッチ素子の寄生容量を利用して
も高力率でソフトスイッチングを実現できる。
Ｃｓを接続せず、主スイッチ素子の寄生容量を利用して
も高力率でソフトスイッチングを実現できる。
【００２２】そして、図２から図７の回路で出力電圧ｖ
ｏを安定化するため負帰還回路を設けても高力率でソフ
トスイッチングは実現できる。ただし、この場合、負荷
変動に伴い主スイッチ素子の導通時間は微少変動する。
ｏを安定化するため負帰還回路を設けても高力率でソフ
トスイッチングは実現できる。ただし、この場合、負荷
変動に伴い主スイッチ素子の導通時間は微少変動する。
【００２３】なお、図２から図７では、スイッチング素
子として電界効果トランジスタ（ＦＥＴ）を用いている
が、バイポーラトランジスタ、ＩＧＢＴあるいはＧＴＯ
等の制御端子を有する半導体スイッチ素子を使用しても
本発明は実現できる。
子として電界効果トランジスタ（ＦＥＴ）を用いている
が、バイポーラトランジスタ、ＩＧＢＴあるいはＧＴＯ
等の制御端子を有する半導体スイッチ素子を使用しても
本発明は実現できる。
【００２４】図８は、図２から図７に示す本発明による
力率改善回路の入力電源電圧ｅｉと入力電源電流ｉｉの
説明波形である。図に示すように入力電源電流ｉｉがゼ
ロとなる期間Ｔ０は、図２から図６の回路では、コンデ
ンサＣｓあるいは主スイッチ素子ＱとコンデンサＣｉ及
びインダクタＬ間で、図７の回路では、コンデンサＣｓ
あるいは主スイッチ素子ＱとコンデンサＣｉ及び変成器
ＴＲの自己インダクタＬ１間で、それぞれエネルギーの
やりとりがあり、環流電流が流れる。この期間の主スイ
ッチＱの導通時間を短くすれば、このとき流れる環流電
流のピーク値が抑制され、効率が上昇する。
力率改善回路の入力電源電圧ｅｉと入力電源電流ｉｉの
説明波形である。図に示すように入力電源電流ｉｉがゼ
ロとなる期間Ｔ０は、図２から図６の回路では、コンデ
ンサＣｓあるいは主スイッチ素子ＱとコンデンサＣｉ及
びインダクタＬ間で、図７の回路では、コンデンサＣｓ
あるいは主スイッチ素子ＱとコンデンサＣｉ及び変成器
ＴＲの自己インダクタＬ１間で、それぞれエネルギーの
やりとりがあり、環流電流が流れる。この期間の主スイ
ッチＱの導通時間を短くすれば、このとき流れる環流電
流のピーク値が抑制され、効率が上昇する。
【００２５】
【発明の効果】本発明は、以上説明したように構成され
ているため、少ない回路構成部品でソフトスイッチング
や低ノイズが実現される。このため信頼性が高く、コス
トが安い高力率の交流直流変換装置が得られる。
ているため、少ない回路構成部品でソフトスイッチング
や低ノイズが実現される。このため信頼性が高く、コス
トが安い高力率の交流直流変換装置が得られる。
【図１】基本力率改善回路である。
【図２】昇圧ＤＣ／ＤＣコンバータを用いたソフトスイ
ッチング力率改善回路である。
ッチング力率改善回路である。
【図３】昇圧ＤＣ／ＤＣコンバータを用いたタップ付き
ソフトスイッチング力率改善回路である。
ソフトスイッチング力率改善回路である。
【図４】昇降圧ＤＣ／ＤＣコンバータを用いたタップ付
き非絶縁方式ソフトスイッチング力率改善回路である。
き非絶縁方式ソフトスイッチング力率改善回路である。
【図５】昇降圧ＤＣ／ＤＣコンバータを用いた絶縁方式
ソフトスイッチング力率改善回路である。
ソフトスイッチング力率改善回路である。
【図６】降圧ＤＣ／ＤＣコンバータを用いたタップ付き
ソフトスイッチング力率改善回路である。
ソフトスイッチング力率改善回路である。
【図７】フォワード形ＤＣ／ＤＣコンバータを用いたソ
フトスイッチング力率改善回路である。
フトスイッチング力率改善回路である。
【図８】入力電源電圧と入力電流の説明波形図である。
１：昇圧形のＤＣ／ＤＣコンバータ ａ、ａ’：ＤＣ／ＤＣコンバータの入力端子 ｂ、ｂ’：ＤＣ／ＤＣコンバータの出力端子 ｅｉ：単相交流入力電源 ｖｏ：出力電圧 ｖｉＤ：検出信号 ｖＧ：主スイッチ素子の駆動信号 ｉｉ：入力電源電流 ｉＤ：ダイオードに流れる電流 ｉＱ：主スイッチ素子に流れる電流 Ｌ：インダクタ Ｌ１：変成器の１次側の自己インダクンス Ｃ：平滑用コンデンサ Ｃｓ：ソフトスイッチング用コンデンサ Ｃｉ：入力用コンデンサ Ｄ：ダイオード ＺＬ：負荷 Ｑ：主スイッチ素子 ＣＴ：電流センサ ＴＲ：変成器 Ｔ０：入力電源電流がゼロとなる期間
Claims (3)
- 【請求項１】 力率改善回路に用いられているＤＣ／Ｄ
Ｃコンバータの主スイッチ素子（Ｑ）にコンデンサ（Ｃ
ｓ）を接続し、このコンデンサ（Ｃｓ）の電荷が放電
し、ゼロとなった後に主スイッチ素子（Ｑ）を一定時間
導通することによって主スイッチ素子（Ｑ）のスイッチ
ング損を原理的にゼロにした、即ち、ソフトスイッチン
グを実現した力率改善回路。 - 【請求項２】 請求項１のソフトスイッチング力率改善
回路のＤＣ／ＤＣコンバータのインダクタ（Ｌ）に任意
の巻き数比（ｎ）のタップを設け、これから出力を得る
ようにしたソフトスイッチング力率改善回路。 - 【請求項３】 請求項１および請求項２の力率改善回路
において、その効率を改善するするために主スイッチ素
子の導通時間を短くする制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28283196A JPH1094248A (ja) | 1996-09-17 | 1996-09-17 | ソフトスイッチング力率改善回路とその制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28283196A JPH1094248A (ja) | 1996-09-17 | 1996-09-17 | ソフトスイッチング力率改善回路とその制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1094248A true JPH1094248A (ja) | 1998-04-10 |
Family
ID=17657653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28283196A Pending JPH1094248A (ja) | 1996-09-17 | 1996-09-17 | ソフトスイッチング力率改善回路とその制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1094248A (ja) |
-
1996
- 1996-09-17 JP JP28283196A patent/JPH1094248A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101357070B1 (ko) | 고효율 전력 변환기 시스템 | |
| US9812977B2 (en) | Resonant converters with an improved voltage regulation range | |
| US7486055B2 (en) | DC-DC converter having a diode module with a first series circuit and a second series with a flywheel diode | |
| US7023186B2 (en) | Two stage boost converter topology | |
| US9484821B2 (en) | Adjustable resonant apparatus for power converters | |
| Wu et al. | Analysis and optimal design considerations for an improved full bridge ZVS DC–DC converter with high efficiency | |
| US5847548A (en) | Current-sharing passive snubber for parallel-connected switches and high power boost converter employing the same | |
| US20020145407A1 (en) | Zero voltage, zero current switching power factor correction converter with low conduction loss and low switching loss | |
| US6344768B1 (en) | Full-bridge DC-to-DC converter having an unipolar gate drive | |
| US20110101951A1 (en) | Zero-Voltage-Switching Self-Driven Full-Bridge Voltage Regulator | |
| Fujiwara et al. | A novel lossless passive snubber for soft-switching boost-type converters | |
| US10361624B2 (en) | Multi-cell power converter with improved start-up routine | |
| KR20070064654A (ko) | 전력 변환 장치 | |
| JP2003033013A (ja) | 共振形双方向ｄｃ−ｄｃコンバータ、及びその制御方法 | |
| US20170257033A1 (en) | Switch mode power supplies including primary side clamping circuits controlled based on secondary side signals | |
| Soleymani et al. | A high step-down buck converter with self-driven synchronous rectifier | |
| Mashhadi et al. | A dual-switch discontinuous current-source gate driver for a narrow on-time buck converter | |
| Jang et al. | A new, soft-switched, high-power-factor boost converter with IGBTs | |
| Ghodke et al. | ZVZCS, dual, two-transistor forward DC-DC converter with peak voltage of Vin/2, high input and high power application | |
| US6999325B2 (en) | Current/voltage converter arrangement | |
| KR101256032B1 (ko) | 솔리드 스테이트 스위칭 회로 | |
| JP6458235B2 (ja) | スイッチング電源装置 | |
| JP2001333576A (ja) | Ｄｃ／ｄｃコンバータの制御方法 | |
| US6442052B1 (en) | High efficiency power converter with fast transient response | |
| JPH08154379A (ja) | 直流電源装置 |