JPH1093348A - Voltage controlled oscillator - Google Patents

Voltage controlled oscillator

Info

Publication number
JPH1093348A
JPH1093348A JP24297396A JP24297396A JPH1093348A JP H1093348 A JPH1093348 A JP H1093348A JP 24297396 A JP24297396 A JP 24297396A JP 24297396 A JP24297396 A JP 24297396A JP H1093348 A JPH1093348 A JP H1093348A
Authority
JP
Japan
Prior art keywords
circuit
transistor
voltage
controlled oscillator
feedback
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24297396A
Other languages
Japanese (ja)
Other versions
JP3610692B2 (en
Inventor
Kazuoki Matsugaya
松ヶ谷  和沖
Manabu Sawada
学 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP24297396A priority Critical patent/JP3610692B2/en
Priority to EP97115956A priority patent/EP0829953A3/en
Priority to EP07004610A priority patent/EP1811647A1/en
Priority to US08/928,395 priority patent/US6066997A/en
Publication of JPH1093348A publication Critical patent/JPH1093348A/en
Application granted granted Critical
Publication of JP3610692B2 publication Critical patent/JP3610692B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain the circuit configuration with ease of MMIC and to provide linearity between a DC bias voltage and an oscillation frequency. SOLUTION: The voltage controlled oscillator 11 is provided with a negative resistance circuit 12 consisting of an HEMT 14 and of a feedback circuit applying positive feedback to the HEMT 14 and with a resonance circuit 13 connecting to the negative resistance circuit 12, and the oscillation frequency is variably controlled by varying a DC bias voltage fed to the HEMT 14. In this case, a feedback amount of the feedback circuit is shifted from a point where an absolute resistance of the negative resistor is maximized when viewing the HEMT 14 from an output terminal of the HEMT 14 thereby reducing the negative resistance. Through the constitution above, the DC bias voltage and the oscillation frequency have a linearity.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、マイクロ波やミリ
波等の電波を利用する場合に使用する電圧制御発振器に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage controlled oscillator used when radio waves such as microwaves and millimeter waves are used.

【0002】[0002]

【従来の技術】マイクロ波やミリ波等の周波数帯の電波
を利用する場合、上記周波数帯の高周波信号を生成する
発振器が必要である。一方、高周波信号を周波数変調
(FM)する場合には、発振周波数を可変制御可能な発
振器として、例えば加える電圧により発振周波数を可変
制御する電圧制御発振器(VCO)を用いている。ここ
で、発振器の基本的構成を図13に示す。図13(a)
は帯域通過型の発振器であり、図13(b)は帯域阻止
型の発振器である。
2. Description of the Related Art When using radio waves in a frequency band such as a microwave and a millimeter wave, an oscillator for generating a high-frequency signal in the above-mentioned frequency band is required. On the other hand, when frequency modulation (FM) of a high-frequency signal is performed, a voltage-controlled oscillator (VCO) that variably controls the oscillation frequency with an applied voltage is used as an oscillator that can variably control the oscillation frequency. Here, the basic configuration of the oscillator is shown in FIG. FIG. 13 (a)
Is a band-pass type oscillator, and FIG. 13B is a band rejection type oscillator.

【0003】上記図13(a)、(b)に示すように、
発振器1は、信号を増幅する作用を有する負性抵抗回路
2と、発振周波数を決める共振回路3とから構成されて
いる。上記負性抵抗回路2には、トランジスタ等の能動
素子に正帰還を加えた帰還回路や、素子そのものに負性
抵抗を有する素子(例えばガンダイオード)が用いられ
ている。また、共振回路3は、空洞共振器や、誘電体共
振器や、平面共振器等から構成されている。更に、帯域
通過型の発振器1(図13(a))は、共振回路3側か
ら信号を取り出す発振器であり、帯域阻止型の発振器1
(図13(b))は、負性抵抗回路2側から信号を取り
出す発振器である。
As shown in FIGS. 13 (a) and 13 (b),
The oscillator 1 includes a negative resistance circuit 2 having an action of amplifying a signal and a resonance circuit 3 for determining an oscillation frequency. As the negative resistance circuit 2, a feedback circuit in which positive feedback is applied to an active element such as a transistor, or an element having a negative resistance (for example, a Gunn diode) is used. The resonance circuit 3 includes a cavity resonator, a dielectric resonator, a planar resonator, and the like. Further, the band-pass type oscillator 1 (FIG. 13A) is an oscillator that extracts a signal from the resonance circuit 3 side, and is a band rejection type oscillator 1.
(FIG. 13B) is an oscillator that extracts a signal from the negative resistance circuit 2 side.

【0004】上記構成の発振器の場合、発振の初期にお
いては、負性抵抗回路と共振回路との間を信号が行き来
し、負性抵抗回路で強められると共に、共振回路で周波
数が選択されることにより、設定周波数で定常発振する
状態になる。そして、定常発振時の出力電力は、負性抵
抗回路の増幅能力、即ち、負性抵抗の強さに依存する。
この負性抵抗の強さは、一般的には、負性抵抗回路の帰
還回路のトランジスタの出力端子に近い側からトランジ
スタ側を見たインピーダンスの抵抗成分で評価する。ま
た、発振器においては、通常、出力電力が高いほど有利
であるため、負性抵抗が最大になるように帰還回路を設
計している。
In the case of the oscillator having the above configuration, in the initial stage of the oscillation, a signal flows between the negative resistance circuit and the resonance circuit, and is strengthened by the negative resistance circuit and the frequency is selected by the resonance circuit. As a result, a state is reached in which steady oscillation occurs at the set frequency. The output power during steady oscillation depends on the amplifying ability of the negative resistance circuit, that is, the strength of the negative resistance.
Generally, the strength of the negative resistance is evaluated by the resistance component of the impedance when the transistor side is viewed from the side closer to the output terminal of the transistor in the feedback circuit of the negative resistance circuit. In the oscillator, the higher the output power is, the more advantageous it is usually. Therefore, the feedback circuit is designed so that the negative resistance is maximized.

【0005】さて、上記構成の発振器において、発振周
波数を可変制御するには、負性抵抗回路または共振回路
のいずれかの周波数特性を変化させるように構成すれば
良い。ここで、電圧制御発振器の一例(帯域阻止型電圧
制御発振器)を図14に示す。この図14に示す電圧制
御発振器1においては、共振回路3内に可変容量ダイオ
ード(以下バラクタと称する)4を設け、周波数制御用
電圧端子5に加える電圧によりバラクタ4の容量を変動
させることにより、共振回路2の共振周波数を変動さ
せ、もって、電圧制御発振器1の発振周波数を可変させ
るように構成している。
In the oscillator having the above configuration, the oscillation frequency can be variably controlled by changing the frequency characteristic of either the negative resistance circuit or the resonance circuit. Here, an example of the voltage controlled oscillator (band rejection type voltage controlled oscillator) is shown in FIG. In the voltage controlled oscillator 1 shown in FIG. 14, a variable capacitance diode (hereinafter referred to as a varactor) 4 is provided in the resonance circuit 3 and the capacitance of the varactor 4 is varied by a voltage applied to the frequency control voltage terminal 5. The resonance frequency of the resonance circuit 2 is varied, so that the oscillation frequency of the voltage controlled oscillator 1 is varied.

【0006】上記バラクタ4を用いた電圧制御発振器1
においては、制御したい周波数範囲に応じて適切なバラ
クタ4を選択することにより、周波数範囲を比較的自由
に設定することができる。しかし、電圧制御発振器1全
体を1つの集積回路で構成して回路を小形化しようとし
た場合、即ち、モノリシックマイクロ波集積回路(以下
MMICと称する)で構成しようとした場合、バラクタ
4とトランジスタ(或いはガンダイオード)とは異なる
半導体膜構造を用いた素子であるので、電圧制御発振器
1全体をMMIC化することは非常に困難であった。
Voltage controlled oscillator 1 using varactor 4
In, the frequency range can be set relatively freely by selecting an appropriate varactor 4 according to the frequency range to be controlled. However, when the entire voltage controlled oscillator 1 is configured by one integrated circuit to reduce the circuit size, that is, when the integrated circuit is configured by a monolithic microwave integrated circuit (hereinafter, referred to as MMIC), the varactor 4 and the transistor ( Or a Gunn diode), it is very difficult to convert the entire voltage controlled oscillator 1 into an MMIC.

【0007】これに対して、バラクタを使用しない電圧
制御発振器をMMIC化した構成が特開昭62−207
006号公報に開示されている。このMMIC化した電
圧制御発振器を図15に示す。この図15の構成は、帯
域通過型の電圧制御発振器1であり、共振回路2内にト
ランジスタ例えば電界効果トランジスタ(以下FETと
称する)6を設け、周波数制御用電圧端子5から上記F
ET6に加えるゲートバイアス電圧によりFET6のゲ
ート−ソース間容量を変動させることにより、共振回路
3の共振周波数を変動させ、もって、電圧制御発振器1
の発振周波数を可変させるように構成している。
On the other hand, a configuration in which a voltage controlled oscillator without using a varactor is formed into an MMIC is disclosed in Japanese Patent Laid-Open No. 62-207.
No. 006. FIG. 15 shows this MMIC-based voltage controlled oscillator. The configuration of FIG. 15 is a band-pass type voltage-controlled oscillator 1 in which a transistor, for example, a field-effect transistor (hereinafter referred to as FET) 6 is provided in a resonance circuit 2, and the above-mentioned F
By varying the gate-source capacitance of the FET 6 by the gate bias voltage applied to the ET 6, the resonance frequency of the resonance circuit 3 is varied, and thus the voltage controlled oscillator 1
Is configured to be variable.

【0008】上記構成の場合、負性抵抗回路2及び共振
回路3の両方に、同じ半導体膜構造を用いたトランジス
タ(FET)を用いているから、1つの半導体基板上に
電圧制御発振器1の全体を集積することが可能となり、
MMIC化することが容易となる。
In the above configuration, since the transistors (FETs) using the same semiconductor film structure are used for both the negative resistance circuit 2 and the resonance circuit 3, the entire voltage controlled oscillator 1 is mounted on one semiconductor substrate. Can be integrated,
It is easy to convert to MMIC.

【0009】[0009]

【発明が解決しようとする課題】さて、電圧制御発振器
を周波数変調回路に用いる場合、電圧制御発振器に印加
する制御電圧と発振周波数との間に線形性(比例関係)
が保持されていることが望ましい。一方、電圧制御発振
器を用いて周波数変調を行う場合、従来は、周波数変調
幅(振り幅)は数MHz程度であった。そして、この程
度の周波数変調を行う限りは、上記した従来構成の電圧
制御発振器(バラクタ4を用いた発振器やMMIC化し
た発振器)で実際の使用上問題がなかった。
When a voltage controlled oscillator is used in a frequency modulation circuit, the linearity (proportional relationship) between the control voltage applied to the voltage controlled oscillator and the oscillation frequency is increased.
Is desirably held. On the other hand, when frequency modulation is performed using a voltage controlled oscillator, conventionally, the frequency modulation width (swing width) is about several MHz. As long as this level of frequency modulation is performed, there is no practical problem with the above-described voltage-controlled oscillator having the conventional configuration (an oscillator using the varactor 4 or an MMIC oscillator).

【0010】これに対して、本発明者は、電圧制御発振
器の発振周波数の中心周波数を、30GHzまたは60
GHz程度に設定すると共に、振り幅を数十MHz以上
に設定することを考えた。これと共に、本発明者は、上
記周波数帯で発振させる電圧制御発振器をMMIC化す
ることを考えた。そして、これらの要求を実現するため
に、本発明者は図1に示す電気回路構成の電圧制御発振
器11を試作してみた。以下、この電圧制御発振器11
について詳細に説明する。(尚、図1は本発明の第1の
実施例を示すための電気回路図であるが、上記試作した
電圧制御発振器11の電気回路図は図1と回路図的に同
じであることから、図1を用いて説明する。また、この
試作した電圧制御発振器11は、本発明の出願時におい
ては公知ではない。) 上記電圧制御発振器11は、図1に示すように、負性抵
抗回路12と共振回路13とから構成されている。上記
負性抵抗回路12は、トランジスタとして例えば高電子
移動度トランジスタ(以下HEMTと称する)14と、
このHEMT14のソースに直列帰還を加える伝送線路
15と、整合回路16と、直流素子用コンデンサ17と
から構成されている。この場合、伝送線路15の一端は
HEMT14のソースに接続され、他端は接地されてい
る。また、整合回路16は、伝送線路18、スタブ19
及び高周波接地用コンデンサ20を直列に接続して構成
されている。
On the other hand, the present inventor has set the center frequency of the oscillation frequency of the voltage controlled oscillator to 30 GHz or 60 GHz.
It was considered to set the frequency to about GHz and to set the swing width to several tens of MHz or more. At the same time, the present inventor has considered making a voltage controlled oscillator that oscillates in the above-mentioned frequency band into an MMIC. In order to fulfill these demands, the present inventor has prototyped a voltage controlled oscillator 11 having an electric circuit configuration shown in FIG. Hereinafter, this voltage controlled oscillator 11
Will be described in detail. (Note that FIG. 1 is an electric circuit diagram showing the first embodiment of the present invention, but since the electric circuit diagram of the prototyped voltage controlled oscillator 11 is the same as FIG. This will be described with reference to Fig. 1. The prototyped voltage controlled oscillator 11 is not publicly known at the time of filing the present invention.) The voltage controlled oscillator 11 has a negative resistance circuit 12 as shown in Fig. 1. And a resonance circuit 13. The negative resistance circuit 12 includes, for example, a high electron mobility transistor (hereinafter, referred to as HEMT) 14 as a transistor,
It comprises a transmission line 15 for applying series feedback to the source of the HEMT 14, a matching circuit 16, and a DC element capacitor 17. In this case, one end of the transmission line 15 is connected to the source of the HEMT 14, and the other end is grounded. The matching circuit 16 includes a transmission line 18 and a stub 19
And a high-frequency grounding capacitor 20 connected in series.

【0011】上記伝送線路18の一端(スタブ19に接
続された端子と反対側の端子)は、HEMT14のドレ
インに接続されている。上記スタブ19と高周波接地用
コンデンサ20との接続点が、ドレインバイアスを供給
する電圧端子21となっている。また、高周波接地用コ
ンデンサ20の他端は接地されている。更に、伝送線路
18とスタブ19との接続点に上記直流素子用コンデン
サ17の一端が接続され、この直流素子用コンデンサ1
7の他端が出力端子22となっている。
One end of the transmission line 18 (the terminal opposite to the terminal connected to the stub 19) is connected to the drain of the HEMT 14. A connection point between the stub 19 and the high-frequency grounding capacitor 20 is a voltage terminal 21 for supplying a drain bias. The other end of the high-frequency grounding capacitor 20 is grounded. Further, one end of the DC element capacitor 17 is connected to a connection point between the transmission line 18 and the stub 19.
The other end of 7 is an output terminal 22.

【0012】一方、共振回路13は、伝送線路23及び
コンデンサ24を直列接続してなる平面共振器から構成
されている。上記伝送線路23の一端(コンデンサ24
に接続された端子と反対側の端子)は、HEMT14の
ゲートに接続されている。伝送線路23とコンデンサ2
4との接続点が、ゲートバイアスを供給する電圧端子2
5となっている。このゲートバイアスは、電圧制御発振
器11の発振周波数を制御する制御電圧(即ち、直流バ
イアス電圧)でもある。また、コンデンサ24の他端は
接地されている。
On the other hand, the resonance circuit 13 is composed of a planar resonator in which a transmission line 23 and a capacitor 24 are connected in series. One end of the transmission line 23 (the capacitor 24
Are connected to the gate of the HEMT 14. Transmission line 23 and capacitor 2
4 is connected to a voltage terminal 2 for supplying a gate bias.
It is 5. This gate bias is also a control voltage (that is, a DC bias voltage) for controlling the oscillation frequency of the voltage controlled oscillator 11. The other end of the capacitor 24 is grounded.

【0013】そして、上記した電圧制御発振器11を構
成する各回路要素(即ち、HEMT14、伝送線路1
5、18、23、スタブ19、コンデンサ17、20、
24)は、例えばInP基板上に集積して形成されてお
り、もって、電圧制御発振器11がMMICとして作製
されている。この作製(試作)した電圧制御発振器11
は、例えば30GHz帯の高周波信号を発振出力するM
MICである。
The circuit elements (ie, the HEMT 14 and the transmission line 1) constituting the voltage-controlled oscillator 11 are
5, 18, 23, stub 19, capacitors 17, 20,
24) is formed, for example, integrally on an InP substrate, whereby the voltage controlled oscillator 11 is manufactured as an MMIC. This fabricated (prototype) voltage controlled oscillator 11
Is an oscillator that oscillates and outputs a high-frequency signal in, for example, a 30 GHz band.
MIC.

【0014】また、上記InP基板上に形成されたHE
MT14は、InAlAs/歪InGaAsヘテロ構造
を用いたHEMTであり、そのゲート長は0.5μmで
あり、単位ゲート幅は13μmであり、フィンガー数は
4本である。また、上記MMICを作製するに際して、
伝送線路及びスタブとしては図2に示す構成のコプレー
ナ線路26を用いた。このコプレーナ線路26は、In
P基板27上に配設された信号線28と、この信号線2
8の両側に配設された接地電極29、29とから構成さ
れている。ここで、信号線28及び接地電極29は例え
ば金で形成した。そして、信号線28の幅寸法Wsを5
0μmとし、信号線28と接地電極29との間隔Wgを
43μmとした。この場合、上記コプレーナ線路26内
における30GHzの高周波信号の波長は、計算による
と約3900μmとなった。
The HE formed on the InP substrate is
The MT 14 is a HEMT using an InAlAs / strained InGaAs heterostructure, and has a gate length of 0.5 μm, a unit gate width of 13 μm, and four fingers. When manufacturing the above MMIC,
As the transmission line and the stub, a coplanar line 26 having the configuration shown in FIG. 2 was used. This coplanar line 26 is
A signal line 28 provided on a P substrate 27 and the signal line 2
8 and ground electrodes 29, 29 arranged on both sides. Here, the signal line 28 and the ground electrode 29 were formed of, for example, gold. Then, the width Ws of the signal line 28 is set to 5
The distance Wg between the signal line 28 and the ground electrode 29 was 43 μm. In this case, the wavelength of the high frequency signal of 30 GHz in the coplanar line 26 was calculated to be about 3900 μm.

【0015】更に、本発明者は、上記電圧制御発振器1
1(MMIC)の試作品を作製するに際して、負性抵抗
回路12の負性抵抗の強さ(即ち、帰還の強さ)が最大
になるように帰還回路を設計した。このように設計した
理由は、電圧制御発振器11から発振出力される高周波
信号の出力電力を最大にすると共に、出力を安定させる
ためである。
Further, the present inventor has proposed that the above-mentioned voltage controlled oscillator 1
When fabricating a prototype 1 (MMIC), the feedback circuit was designed such that the strength of the negative resistance of the negative resistance circuit 12 (that is, the strength of the feedback) was maximized. The reason for this design is to maximize the output power of the high-frequency signal oscillated from the voltage controlled oscillator 11 and to stabilize the output.

【0016】ここで、上記負性抵抗の強さは、HEMT
14、コンデンサ20、伝送線路15の各Sパラメータ
を測定した結果に基づいて計算することにより求めた。
具体的には、図1に示す伝送線路15の長さLbを変化
させて、HEMT14の出力端子であるドレイン電極か
らHEMT14側を見たインピーダンスZaを計算する
ことにより、負性抵抗成分の絶対値(|Re(Za)
|、但し、Re(Za)<0)を求めた。
Here, the strength of the negative resistance is HEMT.
14, the capacitor 20, and the S-parameter of the transmission line 15 were obtained by calculating based on the measurement results.
Specifically, by changing the length Lb of the transmission line 15 shown in FIG. 1 and calculating the impedance Za when the HEMT 14 is viewed from the drain electrode, which is the output terminal of the HEMT 14, the absolute value of the negative resistance component is calculated. (| Re (Za)
|, Where Re (Za) <0) was determined.

【0017】この計算の結果、Lb=1121μmに設
定したとき、負性抵抗が最も強く、即ち、負性抵抗の絶
対値が最も大きくなることがわかった。この場合の負性
抵抗の値は、Re(Za)=−104Ωであった。そこ
で、本発明者は、負性抵抗回路12の伝送線路15の長
さLbを1121μmに設定し、また、共振回路13の
伝送線路23の長さと、整合回路16の伝送線路18及
びスタブ19の各長さとを、30GHz帯の高周波信号
が発振されるような長さに設定し、電圧制御発振器11
(MMIC)の試作品を作製した。
As a result of this calculation, it was found that when Lb = 112 μm, the negative resistance was the strongest, that is, the absolute value of the negative resistance was the largest. The value of the negative resistance in this case was Re (Za) =-104Ω. Therefore, the inventor sets the length Lb of the transmission line 15 of the negative resistance circuit 12 to 1121 μm, and sets the length of the transmission line 23 of the resonance circuit 13 and the length of the transmission line 18 and the stub 19 of the matching circuit 16. Each of the lengths is set so that a high frequency signal in a 30 GHz band is oscillated.
(MMIC) prototype was produced.

【0018】そして、本発明者は、上記作製した電圧制
御発振器11の電圧(ゲートバイアス)−発振周波数特
性を測定した。この場合、電圧端子21に印加するドレ
インバイアスを2.5Vに設定した。そして、電圧端子
25に印加するゲートバイアスを0.20Vから−0.
30Vまで細かく変化させながら、発振周波数及び出力
電力を測定した。このとき、ゲートバイアスが0.00
Vから−0.20Vまでの電圧範囲については、例えば
0.01Vきざみでゲートバイアスを特に細かく変化さ
せて測定し、残りの電圧範囲については、例えば0.0
5Vきざみでゲートバイアスを変化させて測定した。
The inventor measured the voltage (gate bias) -oscillation frequency characteristics of the voltage controlled oscillator 11 manufactured as described above. In this case, the drain bias applied to the voltage terminal 21 was set to 2.5V. Then, the gate bias applied to the voltage terminal 25 is changed from 0.20 V to -0.0.
The oscillation frequency and output power were measured while finely changing the voltage up to 30V. At this time, the gate bias is 0.00
For the voltage range from V to -0.20 V, the measurement is performed by changing the gate bias particularly finely in steps of, for example, 0.01 V. For the remaining voltage range, for example, 0.0
The measurement was performed by changing the gate bias at intervals of 5V.

【0019】上記測定結果をグラフにしたものが図3で
ある。この図3において、「菱形(四角)の点」は周波
数特性を示し、「丸形の点」は出力電力特性を示してい
る。上記図3から、本発明者は、上記試作した電圧制御
発振器11には、ゲートバイアスの変化に対して発振周
波数が階段状(ステップ状)に変化する特性があること
を発見した。尚、出力電力は1〜2dBm程度あること
がわかり、出力は十分大きいこと(即ち、最大であるこ
と)がわかる。
FIG. 3 is a graph of the above measurement results. In FIG. 3, “diamond (square) points” indicate frequency characteristics, and “circular points” indicate output power characteristics. From FIG. 3 described above, the present inventor has discovered that the above-produced voltage controlled oscillator 11 has a characteristic that the oscillation frequency changes stepwise (stepwise) in response to a change in gate bias. It can be seen that the output power is about 1-2 dBm, and that the output is sufficiently large (that is, the output is maximum).

【0020】しかし、このように発振周波数が階段状に
変化する特性であるということは、制御電圧(ゲートバ
イアス)に対する発振周波数の変化の線形性が保持され
ていないことを示している。従って、上記試作した電圧
制御発振器11を周波数変調回路に使用することができ
ない。
However, the characteristic that the oscillation frequency changes stepwise indicates that the linearity of the change in the oscillation frequency with respect to the control voltage (gate bias) is not maintained. Therefore, the prototype voltage controlled oscillator 11 cannot be used for a frequency modulation circuit.

【0021】そこで、本発明者は、上述したように作製
することにより、MMIC化を実現した電圧制御発振器
11において、直流バイアス電圧(ゲートバイアス)と
発振周波数とが線形性を有するように構成できないかと
考えた。ここで、本発明者は、電圧制御発振器11の負
性抵抗回路12における帰還回路の帰還の強さに着目し
た。そして、帰還回路の帰還の強さが最大であると、発
振の安定性が最も高くなること(Q値が最も大きくなる
こと)から、発振周波数が変化し難くなる、換言する
と、発振周波数を可変制御し難くなるのではないかと、
本発明者は考えた。更に、この考えを進展させて、発振
周波数が変化し易いように上記発振の安定性を低下させ
たら、もしかしたら、制御電圧(ゲートバイアス)と発
振周波数とが線形性を有するようになるかもしれないと
いう仮説を、本発明者は立てた。
Therefore, the present inventor cannot manufacture the voltage-controlled oscillator 11 which is realized as the MMIC by manufacturing as described above so that the DC bias voltage (gate bias) and the oscillation frequency have linearity. I thought. Here, the inventor paid attention to the feedback strength of the feedback circuit in the negative resistance circuit 12 of the voltage controlled oscillator 11. When the feedback strength of the feedback circuit is the maximum, the stability of the oscillation is highest (the Q value is the largest), so that the oscillation frequency is hard to change. In other words, the oscillation frequency is variable. I think it will be difficult to control
The inventor has thought. Further, if this idea is advanced and the stability of the oscillation is reduced so that the oscillation frequency is likely to change, the control voltage (gate bias) and the oscillation frequency may become linear. The inventor has made the hypothesis that there is not.

【0022】上記仮説を確かめるために、本発明者は、
帰還回路の帰還の強さを最大よりも小さくした電圧制御
発振器11(MMIC)を作製する実験を行った。そし
て、この作製した電圧制御発振器11の電圧(ゲートバ
イアス)−発振周波数特性を測定してみたところ、ゲー
トバイアスに対する発振周波数の変化の線形性が十分に
保持されていることを実際に確認した。この線形性が十
分に保持された電圧制御発振器11(MMIC)の具体
的構成並びに測定結果については、発明の実施の形態の
欄で詳細に説明する。
To confirm the above hypothesis, the present inventor
An experiment was conducted to produce a voltage controlled oscillator 11 (MMIC) in which the feedback strength of the feedback circuit was smaller than the maximum. Then, when the voltage (gate bias) -oscillation frequency characteristic of the manufactured voltage controlled oscillator 11 was measured, it was actually confirmed that the linearity of the change of the oscillation frequency with respect to the gate bias was sufficiently maintained. The specific configuration and measurement results of the voltage controlled oscillator 11 (MMIC) in which the linearity is sufficiently maintained will be described in detail in the section of the embodiment of the invention.

【0023】本発明の目的は、MMIC化することが容
易に可能な回路構成であると共に、直流バイアス電圧と
発振周波数とが線形性を有するように構成した電圧制御
発振器を提供するにある。
An object of the present invention is to provide a voltage controlled oscillator which has a circuit configuration which can be easily formed into an MMIC and has a configuration in which a DC bias voltage and an oscillation frequency have linearity.

【0024】[0024]

【課題を解決するための手段】請求項1の発明において
は、帰還回路の帰還量を、トランジスタの出力端子から
トランジスタ側を見た負性抵抗の絶対値が最大になる点
からずらすことにより、上記負性抵抗を小さくするよう
に構成した。これにより、直流バイアス電圧に対する発
振周波数の変化の線形性を十分に保持することができ
た。そして、この請求項1の電圧制御発振器は、MMI
C化することが容易に可能な回路構成でもある。
According to the first aspect of the present invention, the amount of feedback of the feedback circuit is shifted from the point at which the absolute value of the negative resistance when the transistor side is viewed from the output terminal of the transistor becomes maximum. The negative resistance is configured to be small. As a result, it was possible to sufficiently maintain the linearity of the change in the oscillation frequency with respect to the DC bias voltage. The voltage-controlled oscillator according to the first aspect has an MMI
It is also a circuit configuration that can be easily converted to C.

【0025】請求項2または3の発明においては、帰還
回路の帰還の強さを最大よりも小さく設定することによ
り、また、発振出力を最大よりも小さく設定することに
より、直流バイアス電圧と発振周波数とが線形性を有す
るように構成したから、上記請求項1の発明と同じ作用
効果を得ることがきる。また、請求項4の発明のよう
に、帰還回路を、直流バイアス電圧と発振周波数とが線
形性を有するように構成しても、請求項1の発明と同じ
作用効果を得ることができる。
According to the second or third aspect of the present invention, the direct current bias voltage and the oscillation frequency are set by setting the feedback strength of the feedback circuit to be smaller than the maximum and setting the oscillation output to be smaller than the maximum. Are configured to have linearity, the same operation and effect as the first aspect of the invention can be obtained. Further, even if the feedback circuit is configured such that the DC bias voltage and the oscillation frequency have linearity as in the invention of the fourth aspect, the same operation and effect as the invention of the first aspect can be obtained.

【0026】更に、請求項5の発明においては、帰還回
路を、トランジスタと接地電極との間に伝送線路を設け
る直列帰還方式で構成し、そして、伝送線路の長さを、
トランジスタの出力端子からトランジスタ側を見た負性
抵抗の絶対値が最大になる条件のときの長さよりも、伝
送線路内の波長の数%に相当する長さの分だけ短くした
長さを、または、この短くした長さ以下となるように設
定する構成とした。この場合、帰還回路を直列帰還方式
としたので、伝送線路の長さを調整するだけで帰還の強
さを簡単に調整することができるから、MMICを作製
する際の設計作業性を向上させることができる。
Further, in the invention according to claim 5, the feedback circuit is constituted by a series feedback system in which a transmission line is provided between the transistor and the ground electrode, and the length of the transmission line is reduced.
The length shortened by the length corresponding to several% of the wavelength in the transmission line from the length under the condition where the absolute value of the negative resistance when the transistor side is viewed from the output terminal of the transistor is maximized, Alternatively, the length is set to be shorter than the shortened length. In this case, since the feedback circuit is a series feedback system, the strength of the feedback can be easily adjusted only by adjusting the length of the transmission line, so that the design workability when manufacturing the MMIC is improved. Can be.

【0027】また、請求項6の発明によれば、トランジ
スタを電界効果トランジスタにより構成し、帰還回路の
伝送線路を電界効果トランジスタのソース電極と接地電
極との間に設け、そして、直流バイアス電圧をゲートバ
イアスとするように構成したので、上記した優れた効果
を有する電圧制御発振器を簡単な構成にて容易に実現す
ることができる。
Further, according to the invention of claim 6, the transistor is constituted by a field effect transistor, the transmission line of the feedback circuit is provided between the source electrode and the ground electrode of the field effect transistor, and the DC bias voltage is adjusted. Since the configuration is such that the gate bias is used, the voltage-controlled oscillator having the above-described excellent effects can be easily realized with a simple configuration.

【0028】更に、請求項7の発明によれば、発振出力
を増幅する増幅回路を備え、この増幅回路を、1個或い
は複数個のトランジスタと、これらトランジスタとの整
合をとる整合回路とから構成したので、電圧制御発振器
から出力される発振出力の出力電力が小さくなったとし
ても、該発振出力を必要なレベルまで増幅することがで
きる。また、この増幅回路で使用するトランジスタを電
圧制御発振器の負性抵抗回路で使用するトランジスタと
同じ種類のトランジスタとすることが可能であるから、
上記増幅回路と電圧制御発振器とを1つのMMICチッ
プとして構成することができる。
Further, according to the invention of claim 7, there is provided an amplifier circuit for amplifying the oscillation output, the amplifier circuit comprising one or a plurality of transistors and a matching circuit for matching these transistors. Therefore, even if the output power of the oscillation output output from the voltage controlled oscillator is reduced, the oscillation output can be amplified to a required level. Also, since the transistor used in this amplifier circuit can be the same type of transistor used in the negative resistance circuit of the voltage controlled oscillator,
The amplifier circuit and the voltage controlled oscillator can be configured as one MMIC chip.

【0029】一方、請求項8ないし10の発明において
も、直流バイアス電圧と発振周波数とが線形性を有する
ように構成することができるから、請求項1の発明とほ
ぼ同じ作用効果を得ることができる。
On the other hand, also in the inventions of claims 8 to 10, since the DC bias voltage and the oscillation frequency can be configured to have linearity, it is possible to obtain substantially the same operation and effect as in the invention of claim 1. it can.

【0030】[0030]

【発明の実施の形態】以下、本発明の第1の実施例につ
いて図1ないし図5を参照しながら説明する。上記第1
の実施例の電圧制御発振器の回路構成は、「発明が解決
しようとする課題」の欄で説明した本発明者が試作した
電圧制御発振器11の回路構成と基本的に同じであり、
異なる点は負性抵抗回路12の負性抵抗の強さ(即ち、
負性抵抗成分の絶対値)を最大よりも小さく構成するよ
うにした点である。以下、図1に従って第1の実施例の
電圧制御発振器11について具体的に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a first embodiment of the present invention will be described with reference to FIGS. The first
The circuit configuration of the voltage controlled oscillator according to the embodiment is basically the same as the circuit configuration of the voltage controlled oscillator 11 prototyped by the inventor described in the section of “Problems to be Solved by the Invention”.
The difference is that the strength of the negative resistance of the negative resistance circuit 12 (that is,
(The absolute value of the negative resistance component) is made smaller than the maximum. Hereinafter, the voltage controlled oscillator 11 according to the first embodiment will be described in detail with reference to FIG.

【0031】まず、電圧制御発振器11の回路構成につ
いて簡単に説明する。即ち、電圧制御発振器11は負性
抵抗回路12と共振回路13とから構成され、負性抵抗
回路12は、HEMT14と伝送線路15と整合回路1
6と直流素子用コンデンサ17とから構成されている。
整合回路16は、伝送線路18とスタブ19と高周波接
地用コンデンサ20とから構成されている。上記スタブ
19と高周波接地用コンデンサ20との接続点が、ドレ
インバイアスを供給する電圧端子21となっている。そ
して、伝送線路18とスタブ19との接続点に直流素子
用コンデンサ17の一端が接続され、この直流素子用コ
ンデンサ17の他端が出力端子22となっている。
First, the circuit configuration of the voltage controlled oscillator 11 will be briefly described. That is, the voltage controlled oscillator 11 includes a negative resistance circuit 12 and a resonance circuit 13, and the negative resistance circuit 12 includes the HEMT 14, the transmission line 15, and the matching circuit 1
6 and a DC element capacitor 17.
The matching circuit 16 includes a transmission line 18, a stub 19, and a high-frequency grounding capacitor 20. A connection point between the stub 19 and the high-frequency grounding capacitor 20 is a voltage terminal 21 for supplying a drain bias. One end of a DC element capacitor 17 is connected to a connection point between the transmission line 18 and the stub 19, and the other end of the DC element capacitor 17 is an output terminal 22.

【0032】また、共振回路13は、伝送線路23及び
コンデンサ24を有する平面共振器から構成されてい
る。伝送線路23の一端が負性抵抗回路12のHEMT
14のゲートに接続されている。伝送線路23とコンデ
ンサ24との接続点が、ゲートバイアスを供給する電圧
端子25となっている。このゲートバイアスは、電圧制
御発振器11の発振周波数を制御する制御電圧、即ち、
直流バイアス電圧でもある。
The resonance circuit 13 is composed of a planar resonator having a transmission line 23 and a capacitor 24. One end of the transmission line 23 is a HEMT of the negative resistance circuit 12.
14 gates. A connection point between the transmission line 23 and the capacitor 24 is a voltage terminal 25 for supplying a gate bias. This gate bias is a control voltage for controlling the oscillation frequency of the voltage controlled oscillator 11, that is,
It is also a DC bias voltage.

【0033】さて、上記した電圧制御発振器11の回路
構成において、負性抵抗回路12の負性抵抗の強さを最
大よりも小さくした。具体的には、伝送線路15の長さ
Lbを1048μmに設定した。この長さLb=104
8μmは、試作した電圧制御発振器の伝送線路の長さL
b=1121μm(負性抵抗の強さが最大の条件)より
も約70μm短い長さである。この短縮した長さ(約7
0μm)は、伝送線路15内の波長の約2%に相当する
長さである。尚、伝送線路15内の波長は、計算により
求めることができる。本実施例の場合、伝送線路15を
図2に示すコプレーナ線路26から構成していることか
ら、コプレーナ線路26の信号線28の幅寸法Wsと、
信号線28と接地電極29との間隔Wgと、InP基板
27の誘電率とから周知の計算方法で計算した。この計
算によると、上記伝送線路15内の波長は約3900μ
mとなった。
Now, in the circuit configuration of the voltage controlled oscillator 11 described above, the strength of the negative resistance of the negative resistance circuit 12 is made smaller than the maximum. Specifically, the length Lb of the transmission line 15 was set to 1048 μm. This length Lb = 104
8 μm is the transmission line length L of the prototyped voltage controlled oscillator.
The length is about 70 μm shorter than b = 1121 μm (the condition of the maximum negative resistance). This shortened length (about 7
0 μm) is a length corresponding to about 2% of the wavelength in the transmission line 15. The wavelength in the transmission line 15 can be obtained by calculation. In the case of the present embodiment, since the transmission line 15 is constituted by the coplanar line 26 shown in FIG. 2, the width dimension Ws of the signal line 28 of the coplanar line 26 and
It was calculated from the distance Wg between the signal line 28 and the ground electrode 29 and the dielectric constant of the InP substrate 27 by a known calculation method. According to this calculation, the wavelength in the transmission line 15 is about 3900 μm.
m.

【0034】そして、上述したように負性抵抗回路12
の伝送線路15の長さLbを1048μmに設定した場
合、負性抵抗の値は、Re(Za)=−96Ωとなっ
た。これにより、負性抵抗回路12の負性抵抗の強さが
最大(Re(Za)=−104Ω)よりもずれて小さく
なったことがわかる。換言すると、負性抵抗回路12の
帰還回路の帰還の強さを最大よりも小さく設定したこと
がわかる。
Then, as described above, the negative resistance circuit 12
When the length Lb of the transmission line 15 was set to 1048 μm, the value of the negative resistance was Re (Za) = − 96Ω. As a result, it can be seen that the strength of the negative resistance of the negative resistance circuit 12 is smaller than the maximum (Re (Za) = − 104Ω). In other words, it can be seen that the feedback strength of the feedback circuit of the negative resistance circuit 12 is set smaller than the maximum.

【0035】尚、負性抵抗回路12の伝送線路15の長
さLbを変更すると、共振回路13や整合回路16の条
件も変化するため、共振回路13の伝送線路23の長
さ、整合回路16の伝送線路18及びスタブ19の各長
さを、30GHz帯の高周波信号が発振されるように調
整した。また、このような構成の電圧制御発振器11
(HEMT14、伝送線路15、18、23、スタブ1
9、コンデンサ17、20、24)は、InP基板上に
集積して形成されており、もって、MMICを構成して
いる。このMMICの実際の回路パターンを図5に示
す。この図5における各符号及び引き出し線が示す各構
成は、図1において各符号及び引き出し線が示す各構成
と同じ構成である。尚、図5において、斜線で示す領域
は、コンデンサを示している。
When the length Lb of the transmission line 15 of the negative resistance circuit 12 is changed, the conditions of the resonance circuit 13 and the matching circuit 16 also change. The lengths of the transmission line 18 and the stub 19 are adjusted so that a high-frequency signal in a 30 GHz band is oscillated. Further, the voltage controlled oscillator 11 having such a configuration
(HEMT 14, transmission lines 15, 18, 23, stub 1
9, capacitors 17, 20, and 24) are integrally formed on an InP substrate, and thus constitute an MMIC. FIG. 5 shows an actual circuit pattern of the MMIC. The components indicated by the reference numerals and the lead lines in FIG. 5 are the same as the configurations indicated by the reference numerals and the lead lines in FIG. In FIG. 5, a hatched area indicates a capacitor.

【0036】さて、上述したように構成した電圧制御発
振器11の制御電圧(ゲートバイアス)−発振周波数特
性を測定した。この場合、電圧端子21に印加するドレ
インバイアスを2.5Vに設定した。そして、電圧端子
25に印加するゲートバイアスを0.20Vから−0.
30Vまで細かく変化させながら、発振周波数及び出力
電力を測定した。具体的には、ゲートバイアスを0.0
1Vきざみで細かく変化させて測定した。
The control voltage (gate bias) -oscillation frequency characteristic of the voltage controlled oscillator 11 configured as described above was measured. In this case, the drain bias applied to the voltage terminal 21 was set to 2.5V. Then, the gate bias applied to the voltage terminal 25 is changed from 0.20 V to -0.0.
The oscillation frequency and output power were measured while finely changing the voltage up to 30V. Specifically, the gate bias is set to 0.0
The measurement was carried out while changing minutely at 1 V intervals.

【0037】上記測定結果をグラフにしたものが図4で
ある。この図4において、「菱形(四角)の点」は周波
数特性を示し、「丸形の点」は出力電力特性を示してい
る。上記図4から、第1の実施例の電圧制御発振器11
においては、ゲートバイアスの変化に対して発振周波数
が線形に変化すること、即ち、ゲートバイアス(直流バ
イアス電圧)と発振周波数とが極めて良い線形性を有す
ることが明確に確認できた。尚、上記第1の実施例にお
いては、負性抵抗回路12の負性抵抗を弱くしたので、
これに伴って、出力電力が−7dB〜−5dB程度の範
囲となったこと、即ち、出力電力が小さくなったことが
わかる。
FIG. 4 is a graph of the above measurement results. In FIG. 4, “diamond (square) points” indicate frequency characteristics, and “circular points” indicate output power characteristics. As can be seen from FIG. 4, the voltage controlled oscillator 11 of the first embodiment is
In (2), it was clearly confirmed that the oscillation frequency changes linearly with the change of the gate bias, that is, that the gate bias (DC bias voltage) and the oscillation frequency have extremely good linearity. In the first embodiment, the negative resistance of the negative resistance circuit 12 is reduced.
Accordingly, it can be seen that the output power is in the range of about −7 dB to −5 dB, that is, the output power is reduced.

【0038】また、上記実施例では、負性抵抗回路12
の伝送線路15の長さLbを伝送線路15内の波長の約
2%に相当する長さだけ短くして1048μmに設定す
るように構成したが、これに限られるものではなく、負
性抵抗回路12の伝送線路15の長さLbを上記104
8μmよりも更に短く設定しても良い。具体的には、本
発明者は、伝送線路15の長さLbを伝送線路15内の
波長の約6%に相当する長さだけ短くして891μmに
設定した電圧制御発振器(MMIC)11を作製した。
そして、この作製した電圧制御発振器11においても、
ゲートバイアス(直流バイアス電圧)と発振周波数とが
極めて良い線形性を有することが測定により確認され
た。
In the above embodiment, the negative resistance circuit 12
Is set to 1048 μm by shortening the length Lb of the transmission line 15 by a length corresponding to about 2% of the wavelength in the transmission line 15, but the present invention is not limited to this. The length Lb of the 12 transmission lines 15 is
It may be set shorter than 8 μm. Specifically, the inventor manufactured a voltage controlled oscillator (MMIC) 11 in which the length Lb of the transmission line 15 was shortened by a length corresponding to about 6% of the wavelength in the transmission line 15 and set to 891 μm. did.
And, in this manufactured voltage controlled oscillator 11,
It was confirmed by measurement that the gate bias (DC bias voltage) and the oscillation frequency had extremely good linearity.

【0039】上記2つの作製品及び試作品の各電圧制御
発振器の実験結果をまとめたものが下記の表1である。
Table 1 below summarizes the experimental results of the voltage controlled oscillators of the above two products and the prototype.

【0040】[0040]

【表1】 [Table 1]

【0041】この表から明らかなように、伝送線路15
の長さLbを短く構成して帰還回路の帰還量を小さくす
れば、即ち、帰還回路の負性抵抗の絶対値を小さくすれ
ば、ゲートバイアス(直流バイアス電圧)と発振周波数
とが線形性を有することがわかる。尚、上記表によれ
ば、伝送線路15の長さLbを短くしていくと、線形性
を失うことはないが、出力電力(発振出力)がどんどん
小さくなっていくことがわかる。
As is clear from this table, the transmission line 15
If the length Lb of the feedback circuit is reduced to reduce the feedback amount of the feedback circuit, that is, if the absolute value of the negative resistance of the feedback circuit is reduced, the linearity between the gate bias (DC bias voltage) and the oscillation frequency is improved. It can be seen that it has. According to the above table, when the length Lb of the transmission line 15 is reduced, the linearity is not lost, but the output power (oscillation output) is gradually reduced.

【0042】また、上記表によれば、線形性を有する場
合の伝送線路15の長さLbの最大値は、負性抵抗の強
さが最大の条件の場合の伝送線路の長さ(Lb=112
1μm)よりも伝送線路15内の波長の約2%に相当す
る長さだけ短くした場合であり、この場合が出力電力が
最も大きくなるので、発振器として最も使用し易い。但
し、本発明者は、伝送線路15の長さLbを、負性抵抗
の強さが最大の条件よりも伝送線路15内の波長の約1
%または約1.5%等に相当する長さだけ短くした電圧
制御発振器11を作製することはなかったが、このよう
な各長さの伝送線路15を有する電圧制御発振器11を
作製して、それぞれについて線形性を有するか否かを確
かめることが好ましい。換言すると、今現在、理論的裏
付がないので、種々の条件の電圧制御発振器11を実際
に作製して該作製したものに線形性があるか否かを実験
により確認することによってしか、線形性を有するもの
と有しないものとの境界条件を見極める方法がないので
ある。
According to the above table, the maximum value of the length Lb of the transmission line 15 in the case of linearity is the length (Lb = Lb = Lb) of the transmission line 15 under the condition that the strength of the negative resistance is the maximum. 112
1 μm), which is shorter by a length corresponding to about 2% of the wavelength in the transmission line 15. In this case, the output power is the largest, so that the oscillator is most easily used. However, the present inventor has set the length Lb of the transmission line 15 to be approximately one wavelength less than that of the condition in which the strength of the negative resistance is the maximum.
% Or about 1.5%, the voltage-controlled oscillator 11 was shortened by a length equivalent to about 1.5% or the like. However, such a voltage-controlled oscillator 11 having the transmission line 15 of each length was manufactured. It is preferable to confirm whether each has linearity. In other words, since there is no theoretical support at present, the linearity of the voltage-controlled oscillator 11 under various conditions can be determined only by actually manufacturing the voltage-controlled oscillator 11 and confirming whether or not the manufactured device has linearity. There is no way to determine the boundary conditions between those with and without.

【0043】この場合、線形性を有することがわかった
場合には、出力電力が大きければ大きいほど発振器とし
て好ましいため、線形性を有する電圧制御発振器(MM
IC)のうちで、伝送線路15の長さLbが最も長くな
ったもの、即ち、帰還回路の帰還の強さが最も大きくな
ったものを使用することが良い。
In this case, if it is found that the oscillator has linearity, the larger the output power is, the more preferable the oscillator is.
Among the ICs, it is preferable to use the one having the longest length Lb of the transmission line 15, that is, the one having the largest feedback strength of the feedback circuit.

【0044】また、上記実施例では、電圧制御発振器1
1の発振周波数の中心値を30GHzに設定したが、こ
れに限られるものではなく、発振周波数の中心値を30
GHz以上(例えば60GHz)に設定しても良いし、
30GHz以下に設定しても良い。
In the above embodiment, the voltage controlled oscillator 1
Although the center value of the oscillation frequency of 1 was set to 30 GHz, the invention is not limited to this.
GHz or more (for example, 60 GHz),
The frequency may be set to 30 GHz or less.

【0045】更に、上記実施例では、InP基板を使用
したが、これに代えて、GaAs基板を使用しても良
い。また、上記実施例では、伝送線路をコプレーナ線路
により構成したが、マイクロストリップ線路により構成
しても良い。更にまた、上記実施例では、負性抵抗回路
12のトランジスタをHEMT14により構成したが、
これに限られるものではなく、他のFET(電界効果ト
ランジスタ)により構成しても良いし、また、バイポー
ラトランジスタ(例えばヘテロバイポーラトランジス
タ)により構成しても良い。
Further, in the above embodiment, the InP substrate is used, but a GaAs substrate may be used instead. Further, in the above embodiment, the transmission line is constituted by a coplanar line, but may be constituted by a microstrip line. Furthermore, in the above embodiment, the transistor of the negative resistance circuit 12 is constituted by the HEMT 14, but
However, the present invention is not limited to this, and may be constituted by another FET (field effect transistor), or may be constituted by a bipolar transistor (for example, a hetero bipolar transistor).

【0046】一方、上記実施例では、負性抵抗回路12
の伝送線路15の長さを短くすることにより、帰還回路
の帰還の強さを最大からずらして小さくするように構成
したが、これに限られるものではなく、上記伝送線路1
5の長さは負性抵抗の強さが最大の条件の場合のままと
し、他の伝送線路やスタブの各長さやコンデンサの容量
等を調節して発振出力を小さくすることにより、線形性
を有するように構成しても良い。また、上記実施例で
は、共振回路13を平面共振器により構成したが、これ
に代えて、誘電体共振器やダイオード共振器や空洞共振
器等により構成しても良い。
On the other hand, in the above embodiment, the negative resistance circuit 12
The length of the transmission line 15 is shortened so that the strength of the feedback of the feedback circuit is shifted from the maximum to be reduced. However, the present invention is not limited to this.
The length of 5 is the case where the strength of the negative resistance is the maximum, and the length of the other transmission lines and stubs and the capacitance of the capacitors are adjusted to reduce the oscillation output, thereby improving the linearity. You may comprise so that it may have. Further, in the above embodiment, the resonance circuit 13 is configured by a planar resonator, but may be configured by a dielectric resonator, a diode resonator, a cavity resonator, or the like instead.

【0047】図6ないし図8は本発明の第2の実施例を
示すものであり、第1の実施例と異なるところを説明す
る。尚、第1の実施例と同一部分には、同一符号を付し
ている。上記第2の実施例では、第1の実施例の電圧制
御発振器11の発振出力を増幅する増幅回路30を設
け、この増幅回路30と上記電圧制御発振器11とを1
つのMMICとして構成している。
FIGS. 6 to 8 show a second embodiment of the present invention. Differences from the first embodiment will be described. The same parts as those in the first embodiment are denoted by the same reference numerals. In the second embodiment, an amplifier circuit 30 for amplifying the oscillation output of the voltage controlled oscillator 11 of the first embodiment is provided, and the amplifier circuit 30 and the voltage controlled oscillator 11 are connected to each other by one.
And one MMIC.

【0048】上記増幅回路30は、図6に示すように、
入力整合回路31とHEMT32と出力整合回路33と
コンデンサ34とから構成されている。上記入力整合回
路31は、伝送線路35、スタブ36及びコンデンサ3
7を直列接続して構成されている。この場合、伝送線路
35とスタブ36の接続点を電圧制御発振器11の出力
端子(直流阻止用コンデンサ17の他端)に接続してい
る。また、伝送線路35の一端(スタブ36に接続する
端子と反対側の端子)をHEMT32のゲートに接続し
ている。そして、コンデンサ37の一端(スタブ36に
接続する端子と反対側の端子)を接地している。更に、
上記スタブ36とコンデンサ37の接続点を、HEMT
32のゲートバイアスを供給する電圧端子38としてい
る。
As shown in FIG. 6, the amplifying circuit 30
It comprises an input matching circuit 31, a HEMT 32, an output matching circuit 33, and a capacitor. The input matching circuit 31 includes a transmission line 35, a stub 36, and a capacitor 3.
7 are connected in series. In this case, the connection point between the transmission line 35 and the stub 36 is connected to the output terminal of the voltage controlled oscillator 11 (the other end of the DC blocking capacitor 17). In addition, one end of the transmission line 35 (the terminal opposite to the terminal connected to the stub 36) is connected to the gate of the HEMT 32. One end of the capacitor 37 (terminal opposite to the terminal connected to the stub 36) is grounded. Furthermore,
The connection point between the stub 36 and the capacitor 37 is
A voltage terminal 38 for supplying a gate bias of 32 is used.

【0049】また、出力整合回路33は、伝送線路3
9、スタブ40及びコンデンサ41を直列接続して構成
されている。この場合、伝送線路39とスタブ40の接
続点をコンデンサ34の一端に接続している。また、伝
送線路39の一端(スタブ40に接続する端子と反対側
の端子)をHEMT32のドレインに接続している。そ
して、コンデンサ41の一端(スタブ40に接続する端
子と反対側の端子)を接地している。更に、上記スタブ
40とコンデンサ41の接続点を、HEMT32のドレ
インバイアスを供給する電圧端子42としている。
The output matching circuit 33 is connected to the transmission line 3
9, a stub 40 and a capacitor 41 are connected in series. In this case, the connection point between the transmission line 39 and the stub 40 is connected to one end of the capacitor 34. In addition, one end of the transmission line 39 (terminal opposite to the terminal connected to the stub 40) is connected to the drain of the HEMT 32. One end of the capacitor 41 (terminal opposite to the terminal connected to the stub 40) is grounded. Further, a connection point between the stub 40 and the capacitor 41 is a voltage terminal 42 for supplying a drain bias of the HEMT 32.

【0050】そして、HEMT32のソースを接地して
いる。このHEMT32は、負性抵抗回路12のHEM
T14と同一の半導体膜構造で構成されている。そし
て、HEMT32は、そのゲート長が0.5μmに、単
位ゲート幅が25μmに、フィンガー数が2本に設定さ
れている。また、コンデンサ34の他端(伝送線路39
とスタブ40の接続点に接続する端子と反対側の端子)
を増幅回路30の出力端子43としている。この出力端
子43から、増幅された発振出力を取り出す構成となっ
ている。
The source of the HEMT 32 is grounded. This HEMT 32 is a HEMT of the negative resistance circuit 12.
It has the same semiconductor film structure as T14. The HEMT 32 has a gate length of 0.5 μm, a unit gate width of 25 μm, and two fingers. The other end of the capacitor 34 (the transmission line 39)
(Terminal on the opposite side to the terminal connected to the connection point of the stub 40)
Are the output terminals 43 of the amplifier circuit 30. The output terminal 43 takes out the amplified oscillation output.

【0051】更に、入力整合回路31及び出力整合回路
33は、30GHz帯での利得が最大になるように構成
されており、いわゆる利得整合がとられている。また、
増幅回路30の伝送線路35、39及びスタブ36、4
0は、電圧制御発振器11(負性抵抗回路12及び共振
器13)の伝送線路及びスタブと同様にしてコプレーナ
線路26により構成されている。
Further, the input matching circuit 31 and the output matching circuit 33 are configured so that the gain in the 30 GHz band is maximized, and so-called gain matching is achieved. Also,
The transmission lines 35 and 39 and the stubs 36 and 4 of the amplifier circuit 30
Numeral 0 is constituted by a coplanar line 26 in the same manner as the transmission line and the stub of the voltage controlled oscillator 11 (the negative resistance circuit 12 and the resonator 13).

【0052】そして、このような構成の増幅回路30及
び電圧制御発振器11は、InP基板上に集積して形成
されており、もって、1つのMMICを構成している。
このMMICの実際の回路パターンを図7に示す。この
図7における各符号及び引き出し線が示す各構成は、図
6において各符号及び引き出し線が示す各構成と同じ構
成である。尚、図7において、斜線で示す領域は、コン
デンサを示している。
The amplifying circuit 30 and the voltage controlled oscillator 11 having such a configuration are integrally formed on an InP substrate, thereby forming one MMIC.
FIG. 7 shows an actual circuit pattern of this MMIC. The components indicated by the reference numerals and the lead lines in FIG. 7 are the same as the configurations indicated by the reference numerals and the lead lines in FIG. In FIG. 7, a hatched area indicates a capacitor.

【0053】さて、上述したように構成したMMIC
(電圧制御発振器11及び増幅回路30)の制御電圧
(ゲートバイアス)−発振周波数特性を測定した。この
場合、電圧制御発振器11のHEMT14のドレインバ
イアス(電圧端子21に印加する電圧)を2.5Vに設
定した。また、増幅回路30のHEMT32のゲートバ
イアス(電圧端子38に印加する電圧)を0Vに設定し
た。更に、上記HEMT32のドレインバイアス(電圧
端子42に印加する電圧)を2.5Vに設定した。そし
て、電圧端子25に印加するゲートバイアス(直流バイ
アス電圧)を0.00Vから−0.40V程度まで細か
く、具体的には、0.01Vきざみで変化させながら、
発振周波数及び出力電力を測定した。
The MMIC constructed as described above
A control voltage (gate bias) -oscillation frequency characteristic of the (voltage controlled oscillator 11 and the amplifier circuit 30) was measured. In this case, the drain bias of the HEMT 14 of the voltage controlled oscillator 11 (the voltage applied to the voltage terminal 21) was set to 2.5V. Further, the gate bias of the HEMT 32 (voltage applied to the voltage terminal 38) of the amplifier circuit 30 was set to 0V. Further, the drain bias (voltage applied to the voltage terminal 42) of the HEMT 32 was set to 2.5V. Then, the gate bias (DC bias voltage) applied to the voltage terminal 25 is finely changed from 0.00 V to about −0.40 V, specifically, while changing the voltage at a step of 0.01 V,
The oscillation frequency and output power were measured.

【0054】上記測定結果をグラフにしたものが図8で
ある。この図8において、「菱形(四角)の点」は周波
数特性を示し、「丸形の点」は出力電力特性を示してい
る。上記図8から、第2の実施例においても、ゲートバ
イアスの変化に対して発振周波数が線形に変化するこ
と、即ち、ゲートバイアス(直流バイアス電圧)と発振
周波数とが極めて良い線形性を有することが明確に確認
された。更に、上記第2の実施例においては、出力電力
が1dB〜2dB程度の範囲となったこと、即ち、高い
出力電力が得られたことがわかる。
FIG. 8 is a graph of the above measurement results. In FIG. 8, “diamond (square) points” indicate frequency characteristics, and “circular points” indicate output power characteristics. As shown in FIG. 8, also in the second embodiment, the oscillation frequency changes linearly with the change in the gate bias, that is, the gate bias (DC bias voltage) and the oscillation frequency have extremely good linearity. Was clearly confirmed. Further, in the second embodiment, it can be seen that the output power was in the range of about 1 dB to 2 dB, that is, high output power was obtained.

【0055】尚、上記第2の実施例では、電圧制御発振
器11と増幅回路30とを1つのMMICとして構成し
たが、これに限られるものではなく、例えばミキサや周
波数逓倍器やパワーアンプ等の回路を電圧制御発振器1
1(または電圧制御発振器11と増幅回路30を一緒に
したもの)と一緒にして1つのMMICとして構成して
も良い。
In the second embodiment, the voltage-controlled oscillator 11 and the amplifier circuit 30 are configured as one MMIC. However, the present invention is not limited to this. For example, a mixer, a frequency multiplier, a power amplifier, or the like may be used. Circuit is voltage controlled oscillator 1
1 (or a combination of the voltage controlled oscillator 11 and the amplifier circuit 30) to form one MMIC.

【0056】図9は本発明の第3の実施例を示すもので
あり、第1の実施例と異なるところを説明する。尚、第
1の実施例と同一部分には、同一符号を付している。上
記第3の実施例では、第1の実施例の伝送線路15を設
けることを止めて、即ち、HEMT14のソースを直接
接地するように構成し、そして、HEMT14のゲート
とドレインとの間に、伝送線路44及びコンデンサ45
を直列に接続するように構成した。これにより、負性抵
抗回路12において並列帰還方式で帰還を加えるように
構成している。
FIG. 9 shows a third embodiment of the present invention, and the points different from the first embodiment will be described. The same parts as those in the first embodiment are denoted by the same reference numerals. In the third embodiment, the transmission line 15 of the first embodiment is not provided, that is, the source of the HEMT 14 is configured to be directly grounded, and between the gate and the drain of the HEMT 14, Transmission line 44 and capacitor 45
Were connected in series. Thus, the negative resistance circuit 12 is configured to apply feedback in a parallel feedback system.

【0057】上記構成の場合、伝送線路44の長さを変
更すると共に、コンデンサ45の容量を変更することに
より、帰還回路の帰還の強さを最大よりも弱くするよう
に調整することができる。即ち、上記伝送線路44の長
さ及びコンデンサ45の容量の調整により、ゲートバイ
アス(直流バイアス電圧)と発振周波数とが線形性を有
するように構成することが可能である。尚、この第3の
実施例のように並列帰還方式で帰還を加える構成に比べ
て、第1または第2の実施例のように直列帰還方式で帰
還を加える構成の方が、帰還回路の帰還の強さの調整が
簡単であり、設計を行い易い。
In the case of the above configuration, by changing the length of the transmission line 44 and changing the capacitance of the capacitor 45, the feedback strength of the feedback circuit can be adjusted so as to be weaker than the maximum. That is, by adjusting the length of the transmission line 44 and the capacitance of the capacitor 45, it is possible to configure so that the gate bias (DC bias voltage) and the oscillation frequency have linearity. It should be noted that, compared to the configuration in which feedback is performed by the parallel feedback system as in the third embodiment, the configuration in which feedback is performed in the series feedback system as in the first or second embodiment is more effective. The adjustment of the strength is easy, and the design is easy.

【0058】図10は本発明の第4の実施例を示すもの
であり、第1の実施例と異なるところを説明する。尚、
第1の実施例と同一部分には、同一符号を付している。
上記第4の実施例では、共振回路13の中にHEMT4
6を設け、このHEMT46のゲートに加えるバイアス
電圧によりゲートの容量を変化させて、発振周波数を可
変させるように構成している。
FIG. 10 shows a fourth embodiment of the present invention, and different points from the first embodiment will be described. still,
The same parts as those in the first embodiment are denoted by the same reference numerals.
In the fourth embodiment, the HEMT 4
6 is provided, and the oscillation frequency is varied by changing the gate capacitance by a bias voltage applied to the gate of the HEMT 46.

【0059】具体的には、HEMT46のドレインとソ
ースを接地し、HEMT46のゲートを、伝送線路47
及びコンデンサ48の直列回路を介して接地している。
上記伝送線路47とコンデンサ48との接続点を、ゲー
トバイアス(制御電圧または直流バイアス電圧)を加え
る電圧端子49としている。そして、HEMT46のゲ
ートを、伝送線路23とコンデンサ24との接続点にコ
ンデンサ50を介して接続している。
Specifically, the drain and the source of the HEMT 46 are grounded, and the gate of the HEMT 46 is connected to the transmission line 47.
And the capacitor 48 are grounded through a series circuit.
The connection point between the transmission line 47 and the capacitor 48 is a voltage terminal 49 for applying a gate bias (control voltage or DC bias voltage). The gate of the HEMT 46 is connected to a connection point between the transmission line 23 and the capacitor 24 via a capacitor 50.

【0060】また、負性抵抗回路12のHEMT14の
ゲートに、バイアス供給回路51を接続している。この
バイアス供給回路51は、伝送線路52及びコンデンサ
53を直列に接続して構成されている。伝送線路52の
一端(コンデンサ53と接続される端子と反対側の端
子)は、HEMT14のゲート及び共振回路13の伝送
線路23に接続されている。コンデンサ53の一端(伝
送線路52と接続される端子と反対側の端子)は接地さ
れている。伝送線路52とコンデンサ53との接続点
は、バイアスを供給する電圧端子54となっている。
The bias supply circuit 51 is connected to the gate of the HEMT 14 of the negative resistance circuit 12. This bias supply circuit 51 is configured by connecting a transmission line 52 and a capacitor 53 in series. One end of the transmission line 52 (the terminal opposite to the terminal connected to the capacitor 53) is connected to the gate of the HEMT 14 and the transmission line 23 of the resonance circuit 13. One end of the capacitor 53 (terminal opposite to the terminal connected to the transmission line 52) is grounded. A connection point between the transmission line 52 and the capacitor 53 is a voltage terminal 54 for supplying a bias.

【0061】尚、上述した以外の第4の実施例の構成
は、第1の実施例の構成と同じ構成となっている。従っ
て、上記第4の実施例においても、第1の実施例とほぼ
同じ作用効果を得ることができる。
The configuration of the fourth embodiment other than that described above is the same as the configuration of the first embodiment. Therefore, in the fourth embodiment, substantially the same operation and effect as in the first embodiment can be obtained.

【0062】また、上記第4の実施例の共振回路13に
おいては、HEMT46に代えて、図11に示す構成の
可変容量ダイオード(バラクタ)55を用いるように構
成しても良い。この第5の実施例の場合も、制御電圧に
よりバラクタ55の容量を変化させることにより、発振
周波数を可変させることができ、上記第4の実施例と同
じ作用効果を得ることができる。
In the resonance circuit 13 of the fourth embodiment, a variable capacitance diode (varactor) 55 having the configuration shown in FIG. 11 may be used instead of the HEMT 46. Also in the case of the fifth embodiment, the oscillation frequency can be varied by changing the capacitance of the varactor 55 by the control voltage, and the same operation and effect as in the fourth embodiment can be obtained.

【0063】図12は本発明の第6の実施例を示すもの
であり、第4の実施例と異なるところを説明する。尚、
第4の実施例と同一部分には、同一符号を付している。
上記第6の実施例では、第4の実施例の負性抵抗回路1
2に、第3の実施例の負性抵抗回路、即ち、並列帰還方
式の負性抵抗回路を用いるように構成している。これ以
外の第6の実施例の構成は、第4の実施例の構成と同じ
構成となっている。従って、上記第6の実施例において
も、第4の実施例と同じ作用効果を得ることができる。
FIG. 12 shows a sixth embodiment of the present invention, and the differences from the fourth embodiment will be described. still,
The same parts as those in the fourth embodiment are denoted by the same reference numerals.
In the sixth embodiment, the negative resistance circuit 1 of the fourth embodiment is used.
Second, the negative resistance circuit of the third embodiment, that is, the parallel feedback negative resistance circuit is used. Otherwise, the configuration of the sixth embodiment is the same as the configuration of the fourth embodiment. Therefore, also in the sixth embodiment, the same operation and effect as in the fourth embodiment can be obtained.

【0064】また、上記第6の実施例の共振回路13に
おいて、HEMT46に代えて、図11に示す構成の可
変容量ダイオード(バラクタ)55を用いるように構成
しても良い。この構成の場合も、制御電圧によりバラク
タ55の容量を変化させることにより、発振周波数を可
変させることができ、上記第6の実施例と同じ作用効果
を得ることができる。
In the resonance circuit 13 of the sixth embodiment, a variable capacitance diode (varactor) 55 having the configuration shown in FIG. 11 may be used instead of the HEMT 46. Also in the case of this configuration, the oscillation frequency can be varied by changing the capacitance of the varactor 55 by the control voltage, and the same operation and effect as in the sixth embodiment can be obtained.

【0065】尚、上記第3ないし第7の各実施例におい
ては、発振出力を増幅する増幅回路、例えば第2の実施
例の増幅回路30を1つのMMICとして一体に設ける
ように構成しても良い。また、上記第3ないし第7の各
実施例において、ミキサや周波数逓倍器やパワーアンプ
等の回路を電圧制御発振器11(または電圧制御発振器
11と増幅回路30を一緒にしたもの)と一緒にして1
つのMMICとして構成しても良い。
In each of the third to seventh embodiments, the amplifier circuit for amplifying the oscillation output, for example, the amplifier circuit 30 of the second embodiment may be integrally provided as one MMIC. good. In each of the third to seventh embodiments, circuits such as a mixer, a frequency multiplier, and a power amplifier are combined with the voltage-controlled oscillator 11 (or a combination of the voltage-controlled oscillator 11 and the amplifier circuit 30). 1
It may be configured as one MMIC.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例を示す電気回路図FIG. 1 is an electric circuit diagram showing a first embodiment of the present invention.

【図2】コプレーナ線路の部分斜視図FIG. 2 is a partial perspective view of a coplanar line.

【図3】試作品の特性図FIG. 3 is a characteristic diagram of a prototype.

【図4】第1の実施例の特性図FIG. 4 is a characteristic diagram of the first embodiment.

【図5】MMICの回路パターンを拡大して示す図FIG. 5 is an enlarged view showing a circuit pattern of the MMIC;

【図6】本発明の第2の実施例を示す図1相当図FIG. 6 is a view corresponding to FIG. 1, showing a second embodiment of the present invention;

【図7】図5相当図FIG. 7 is a diagram corresponding to FIG. 5;

【図8】図4相当図FIG. 8 is a diagram corresponding to FIG. 4;

【図9】本発明の第3の実施例を示す図1相当図FIG. 9 is a view corresponding to FIG. 1, showing a third embodiment of the present invention.

【図10】本発明の第4の実施例を示す図1相当図FIG. 10 is a view corresponding to FIG. 1, showing a fourth embodiment of the present invention;

【図11】本発明の第5の実施例を示す部分電気回路図FIG. 11 is a partial electric circuit diagram showing a fifth embodiment of the present invention.

【図12】本発明の第6の実施例を示す図1相当図FIG. 12 is a view corresponding to FIG. 1, showing a sixth embodiment of the present invention;

【図13】従来構成を示す発振器のブロック図FIG. 13 is a block diagram of an oscillator showing a conventional configuration.

【図14】異なる従来構成を示す図1相当図FIG. 14 is a diagram corresponding to FIG. 1 showing a different conventional configuration.

【図15】更に異なる従来構成を示す図1相当図FIG. 15 is a diagram corresponding to FIG. 1 showing a further different conventional configuration.

【符号の説明】[Explanation of symbols]

11は電圧制御発振器、12は負性抵抗回路、13は共
振回路、14は高電子移動度トランジスタ(HEM
T)、15は伝送線路、16は整合回路、21は電圧端
子、22は出力端子、23は伝送線路、24はコンデン
サ、25は電圧端子、26はコプレーナ線路、30は増
幅回路、32は高電子移動度トランジスタ(HEM
T)、44は伝送線路、45はコンデンサ、46は高電
子移動度トランジスタ(HEMT)、55は可変容量ダ
イオードを示す。
11 is a voltage controlled oscillator, 12 is a negative resistance circuit, 13 is a resonance circuit, 14 is a high electron mobility transistor (HEM).
T), 15 is a transmission line, 16 is a matching circuit, 21 is a voltage terminal, 22 is an output terminal, 23 is a transmission line, 24 is a capacitor, 25 is a voltage terminal, 26 is a voltage terminal, 26 is a coplanar line, 30 is an amplifier circuit, and 32 is a high Electron mobility transistor (HEM
T) and 44 are transmission lines, 45 is a capacitor, 46 is a high electron mobility transistor (HEMT), and 55 is a variable capacitance diode.

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 トランジスタ及びこのトランジスタに正
帰還を加える帰還回路からなる負性抵抗回路と、共振回
路とを備え、前記トランジスタに加える直流バイアス電
圧を可変することにより発振周波数を可変制御するよう
に構成された電圧制御発振器において、 前記帰還回路の帰還量を、前記トランジスタの出力端子
からトランジスタ側を見た負性抵抗の絶対値が最大にな
る点からずらすことにより、前記負性抵抗を小さくする
ように構成したことを特徴とする電圧制御発振器。
A resonant circuit comprising a transistor, a feedback circuit for applying a positive feedback to the transistor, and a resonance circuit, wherein the oscillation frequency is variably controlled by varying a DC bias voltage applied to the transistor. In the configured voltage controlled oscillator, the amount of feedback of the feedback circuit is shifted from a point where the absolute value of the negative resistance when the transistor side is viewed from the output terminal of the transistor becomes maximum, thereby reducing the negative resistance. A voltage controlled oscillator characterized by having such a configuration.
【請求項2】 トランジスタ及びこのトランジスタに正
帰還を加える帰還回路からなる負性抵抗回路と、共振回
路とを備え、前記トランジスタに加える直流バイアス電
圧を可変することにより発振周波数を可変制御するよう
に構成された電圧制御発振器において、 前記帰還回路の帰還の強さを最大よりも小さく設定する
ことにより、前記直流バイアス電圧と前記発振周波数と
が線形性を有するように構成したことを特徴とする電圧
制御発振器。
2. A semiconductor device comprising: a transistor; a negative resistance circuit including a feedback circuit for applying a positive feedback to the transistor; and a resonance circuit, wherein the oscillation frequency is variably controlled by varying a DC bias voltage applied to the transistor. In the configured voltage controlled oscillator, a voltage is characterized in that the DC bias voltage and the oscillation frequency are configured to have linearity by setting a feedback strength of the feedback circuit to be smaller than a maximum. Controlled oscillator.
【請求項3】 トランジスタ及びこのトランジスタに正
帰還を加える帰還回路からなる負性抵抗回路と、共振回
路とを備え、前記トランジスタに加える直流バイアス電
圧を可変することにより発振周波数を可変制御するよう
に構成された電圧制御発振器において、 発振出力を最大よりも小さく設定することにより、前記
直流バイアス電圧と前記発振周波数とが線形性を有する
ように構成したことを特徴とする電圧制御発振器。
And a resonance circuit comprising a transistor, a feedback circuit for applying a positive feedback to the transistor, and a resonance circuit, wherein the oscillation frequency is variably controlled by varying a DC bias voltage applied to the transistor. In the voltage controlled oscillator having the above configuration, the DC bias voltage and the oscillation frequency have linearity by setting an oscillation output smaller than a maximum.
【請求項4】 トランジスタ及びこのトランジスタに正
帰還を加える帰還回路からなる負性抵抗回路と、共振回
路とを備え、前記トランジスタに加える直流バイアス電
圧を可変することにより発振周波数を可変制御するよう
に構成された電圧制御発振器において、 前記帰還回路を、前記直流バイアス電圧と前記発振周波
数とが線形性を有するように構成したことを特徴とする
電圧制御発振器。
4. A semiconductor device comprising: a transistor; a negative resistance circuit including a feedback circuit for applying a positive feedback to the transistor; and a resonance circuit, wherein the oscillation frequency is variably controlled by varying a DC bias voltage applied to the transistor. In the voltage controlled oscillator configured, the feedback circuit is configured such that the DC bias voltage and the oscillation frequency have linearity.
【請求項5】 前記帰還回路を、前記トランジスタと接
地電極との間に伝送線路を設ける直列帰還方式で構成
し、そして、 前記伝送線路の長さを、前記トランジスタの出力端子か
らトランジスタ側を見た負性抵抗の絶対値が最大になる
条件のときの長さよりも、前記伝送線路内の波長の数%
に相当する長さの分だけ短くした長さ、または、この短
くした長さ以下となるように設定したことを特徴とする
請求項1記載の電圧制御発振器。
5. The feedback circuit according to claim 1, wherein the feedback circuit is configured in a series feedback system in which a transmission line is provided between the transistor and a ground electrode, and the length of the transmission line is determined by looking at a transistor side from an output terminal of the transistor. A few% of the wavelength in the transmission line, compared to the length under the condition that the absolute value of the negative resistance is maximized.
2. The voltage-controlled oscillator according to claim 1, wherein the length is set to be shorter than the length corresponding to the length, or not more than the shortened length.
【請求項6】 前記トランジスタを電界効果トランジス
タにより構成し、 前記帰還回路の伝送線路を前記電界効果トランジスタの
ソース電極と接地電極との間に設け、そして、 前記直流バイアス電圧をゲートバイアスとしたことを特
徴とする請求項5記載の電圧制御発振器。
6. The transistor comprises a field effect transistor, a transmission line of the feedback circuit is provided between a source electrode and a ground electrode of the field effect transistor, and the DC bias voltage is a gate bias. The voltage controlled oscillator according to claim 5, wherein
【請求項7】 前記発振出力を増幅する増幅回路を備
え、 前記増幅回路を、1個或いは複数個のトランジスタと、
これらトランジスタとの整合をとる整合回路とから構成
したことを特徴とする請求項1ないし6のいずれかに記
載の電圧制御発振器。
7. An amplifier circuit for amplifying the oscillation output, wherein the amplifier circuit includes one or more transistors,
7. The voltage controlled oscillator according to claim 1, wherein said voltage controlled oscillator comprises a matching circuit for matching with said transistors.
【請求項8】 トランジスタ及びこのトランジスタに正
帰還を加える帰還回路からなる負性抵抗回路と、電圧に
より容量を可変制御可能なコンデンサを有してなる共振
回路とを備え、前記コンデンサに加える電圧を可変する
ことにより発振周波数を可変制御するように構成された
電圧制御発振器において、 前記帰還回路の帰還量を、前記トランジスタの出力端子
からトランジスタ側を見た負性抵抗の絶対値が最大にな
る点からずらすことにより、前記負性抵抗を小さくする
ように構成したことを特徴とする電圧制御発振器。
8. A negative resistance circuit comprising a transistor and a feedback circuit for applying a positive feedback to the transistor; and a resonance circuit having a capacitor whose capacity can be variably controlled by a voltage. In the voltage controlled oscillator configured to variably control the oscillation frequency by changing, the feedback amount of the feedback circuit is such that the absolute value of the negative resistance when the transistor side is viewed from the output terminal of the transistor is maximized. A voltage-controlled oscillator configured to reduce the negative resistance by shifting the negative resistance.
【請求項9】 トランジスタ及びこのトランジスタに正
帰還を加える帰還回路からなる負性抵抗回路と、電圧に
より容量を可変制御可能なコンデンサを有してなる共振
回路とを備え、前記コンデンサに加える電圧を可変する
ことにより発振周波数を可変制御するように構成された
電圧制御発振器において、 前記帰還回路の帰還の強さを最大よりも小さく設定する
ことにより、前記直流バイアス電圧と前記発振周波数と
が線形性を有するように構成したことを特徴とする電圧
制御発振器。
9. A negative resistance circuit comprising a transistor and a feedback circuit for applying a positive feedback to the transistor; and a resonance circuit having a capacitor whose capacity can be variably controlled by a voltage. In the voltage controlled oscillator configured to variably control the oscillation frequency by changing, the direct current bias voltage and the oscillation frequency are linearized by setting the feedback strength of the feedback circuit to be smaller than the maximum. A voltage-controlled oscillator characterized by having:
【請求項10】 前記帰還回路を、前記トランジスタの
入力端子と出力端子との間に伝送線路及びコンデンサを
設ける並列帰還方式で構成し、そして、 前記伝送線路の長さ及び前記コンデンサの容量を、前記
トランジスタの出力端子からトランジスタ側を見た負性
抵抗の絶対値が最大になる条件からずらすことにより、
前記負性抵抗を小さくしたことを特徴とする請求項1ま
たは8に記載の電圧制御発振器。
10. The feedback circuit is configured by a parallel feedback system in which a transmission line and a capacitor are provided between an input terminal and an output terminal of the transistor, and the length of the transmission line and the capacitance of the capacitor are: By shifting from the condition that the absolute value of the negative resistance when the transistor side is viewed from the output terminal of the transistor is maximized,
9. The voltage controlled oscillator according to claim 1, wherein the negative resistance is reduced.
JP24297396A 1996-09-13 1996-09-13 Voltage controlled oscillator Expired - Fee Related JP3610692B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP24297396A JP3610692B2 (en) 1996-09-13 1996-09-13 Voltage controlled oscillator
EP97115956A EP0829953A3 (en) 1996-09-13 1997-09-12 Frequency multiplier and voltage controlled oscillator
EP07004610A EP1811647A1 (en) 1996-09-13 1997-09-12 Voltage controlled oscillator
US08/928,395 US6066997A (en) 1996-09-13 1997-09-12 Frequency multiplier with fundamental wave reflection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24297396A JP3610692B2 (en) 1996-09-13 1996-09-13 Voltage controlled oscillator

Publications (2)

Publication Number Publication Date
JPH1093348A true JPH1093348A (en) 1998-04-10
JP3610692B2 JP3610692B2 (en) 2005-01-19

Family

ID=17096997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24297396A Expired - Fee Related JP3610692B2 (en) 1996-09-13 1996-09-13 Voltage controlled oscillator

Country Status (1)

Country Link
JP (1) JP3610692B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004054091A1 (en) * 2002-12-06 2004-06-24 Nec Corporation Negative resistance circuit and active filter
KR100691284B1 (en) * 2004-10-07 2007-03-12 한국전자통신연구원 Voltage Controlled Oscillator Capable of Tuning Negative Resistance
WO2007102628A1 (en) * 2005-12-07 2007-09-13 Electronics And Telecommunications Research Institute Voltage controlled oscillator capable of tuning negative resistance
JP2014096642A (en) * 2012-11-07 2014-05-22 Sumitomo Electric Ind Ltd Semiconductor device and method of manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004054091A1 (en) * 2002-12-06 2004-06-24 Nec Corporation Negative resistance circuit and active filter
KR100691284B1 (en) * 2004-10-07 2007-03-12 한국전자통신연구원 Voltage Controlled Oscillator Capable of Tuning Negative Resistance
WO2007102628A1 (en) * 2005-12-07 2007-09-13 Electronics And Telecommunications Research Institute Voltage controlled oscillator capable of tuning negative resistance
US7760038B2 (en) 2005-12-07 2010-07-20 Electronics And Telecommunications Research Institute Voltage controlled oscillator capable of tuning negative resistance
JP2014096642A (en) * 2012-11-07 2014-05-22 Sumitomo Electric Ind Ltd Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
JP3610692B2 (en) 2005-01-19

Similar Documents

Publication Publication Date Title
US8957738B1 (en) Voltage controlled oscillator
US4390851A (en) Monolithic microwave amplifier having active impedance matching
US6066997A (en) Frequency multiplier with fundamental wave reflection
JPH11308059A (en) High frequency amplifier
US7068115B2 (en) Monolithic microwave integrated circuit voltage controlled coupled feedback oscillator
Siweris et al. A monolithic W-band HEMT VCO with feedback topology
JP3610692B2 (en) Voltage controlled oscillator
US6628174B2 (en) Voltage-controlled oscillator and communication device
JPH03228410A (en) Stabilizing circuit for high output microwave/millimeter wave transistor
JPS60200547A (en) Semiconductor device
JP2747286B2 (en) High frequency oscillator
US6778031B2 (en) High-frequency circuit device using slot line and communication apparatus having high frequency circuit device
JP2923851B2 (en) Microwave / millimeter wave oscillator
EP0518251A1 (en) Voltage controlled oscillator
JPH11261301A (en) Short stub matching circuit
JPH05175758A (en) Microwave integrated circuit device
JP2881716B2 (en) Oscillator
JPH11274853A (en) High frequency integrated circuit device
JPH0535923B2 (en)
JPH0433403A (en) Broad band voltage controlled oscillator
JPS6157731B2 (en)
EP0143887A2 (en) Distributed impatt structure
KR100354892B1 (en) Dielectric resonator oscillator for Ka-band
JP2004228946A (en) Semiconductor integrated circuit device
JP2000174554A (en) Voltage controlled oscillator

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040203

A521 Written amendment

Effective date: 20040401

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040928

A61 First payment of annual fees (during grant procedure)

Effective date: 20041011

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101029

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111029

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20121029

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121029

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees