JPH1090349A - Semiconductor device for evaluation and method - Google Patents
Semiconductor device for evaluation and methodInfo
- Publication number
- JPH1090349A JPH1090349A JP8250080A JP25008096A JPH1090349A JP H1090349 A JPH1090349 A JP H1090349A JP 8250080 A JP8250080 A JP 8250080A JP 25008096 A JP25008096 A JP 25008096A JP H1090349 A JPH1090349 A JP H1090349A
- Authority
- JP
- Japan
- Prior art keywords
- evaluation
- sealing resin
- stress
- resin body
- test piece
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、評価用半導体装置
及びその試験方法に関する。The present invention relates to a semiconductor device for evaluation and a test method thereof.
【0002】[0002]
【従来の技術】半導体チップは、封止樹脂に被覆され気
密封止されており、この構造の半導体チップにおいて
は、配線の微細化,チップサイズの増大,気密封止樹脂
の種類等に伴い、半導体チップのコーナー部に温度差に
よるストレスが加わり、半導体チップのコーナー部に位
置する配線がスライドして破壊される事故が多く発生す
る可能性が生じている。そのため、半導体チップのコー
ナー部における配線のスライド破壊を評価する必要があ
る。2. Description of the Related Art A semiconductor chip is covered with a sealing resin and hermetically sealed. In a semiconductor chip having this structure, with the miniaturization of wiring, the increase in chip size, the type of hermetic sealing resin, and the like, The stress due to the temperature difference is applied to the corner of the semiconductor chip, and there is a possibility that the wiring located at the corner of the semiconductor chip slides and is broken, which often causes an accident. Therefore, it is necessary to evaluate the slide breakdown of the wiring at the corner of the semiconductor chip.
【0003】従来、半導体チップのコーナー部における
耐熱ストレス評価方法が、特開平2−179486号及
び特開平7−235578号公報に開示されている。Conventionally, a method for evaluating heat stress at a corner portion of a semiconductor chip is disclosed in JP-A-2-179486 and JP-A-7-235578.
【0004】特開平2−179486号公報に開示され
た耐熱ストレス評価方法は図7に示すように、評価用半
導体チップとして、チップ22の2辺に各々平行で、か
つ、チップの対角線上で直角に屈曲するL字形の金属配
線1を、チップ22のコーナー部22aから中心部に向
かって一定間隔Pで繰り返し配線したチップを用い、か
つ、そのチップの配線巾及び隣接する配線相互間の間隙
P,チップサイズを種々変更させ、気密封止樹脂の熱応
力(せん断応力)の変化に伴う、金属配線20の下層に
設けた層間絶縁膜のクラック,金属配線1のスライドに
対する各種要因を評価していた。As shown in FIG. 7, a method for evaluating heat stress disclosed in Japanese Patent Application Laid-Open No. 2-179486 is used as an evaluation semiconductor chip, which is parallel to two sides of a chip 22 and perpendicular to a diagonal line of the chip. A chip in which the L-shaped metal wiring 1 that is bent to be bent repeatedly at a constant interval P from the corner 22a of the chip 22 toward the center is used, and the wiring width of the chip and the gap P between adjacent wirings are used. The chip size is changed variously, and various factors for the crack of the interlayer insulating film provided below the metal wiring 20 and the sliding of the metal wiring 1 are evaluated according to the change of the thermal stress (shear stress) of the hermetic sealing resin. Was.
【0005】また特開平7−235578号公報に開示
された耐熱ストレス評価方法は図8に示すように、配線
20,21を半導体チップ22のコーナー部22aに層
間絶縁膜を介して上下に多層に形成し、気密封止樹脂の
応力により配線20,21が層間絶縁膜のクラックを通
して短絡することを電気的に検出して評価を行ってい
た。In the heat stress evaluation method disclosed in Japanese Patent Application Laid-Open No. Hei 7-235578, as shown in FIG. 8, wirings 20 and 21 are vertically stacked on a corner 22a of a semiconductor chip 22 via an interlayer insulating film. The evaluation was performed by electrically detecting that the wirings 20 and 21 were short-circuited through cracks in the interlayer insulating film due to the stress of the formed and hermetic sealing resin.
【0006】[0006]
【発明が解決しようとする課題】しかしながら、図7及
び図8に示す耐熱ストレス評価方法は、何れもが気密封
止樹脂の材料,樹脂厚,拡散プロセス,チップサイズ,
周囲温度状況が変更される毎に金属配線のスライドによ
る挙動が予測できないため、評価をやり直さなければな
らないという問題があった。However, the heat stress evaluation methods shown in FIG. 7 and FIG. 8 are all based on the material of the hermetic sealing resin, the resin thickness, the diffusion process, the chip size,
Since the behavior due to the sliding of the metal wiring cannot be predicted every time the ambient temperature condition is changed, there is a problem that the evaluation must be performed again.
【0007】その理由は、金属配線のスライドに対する
寿命を主に支配すると考えられる半導体チップの疲労特
性を定量的に評価していないためであると考えられる。It is considered that the reason is that the fatigue characteristics of the semiconductor chip, which is considered to mainly govern the life of the metal wiring to the slide, are not quantitatively evaluated.
【0008】本発明の目的は、拡散プロセス,樹脂材料
等の変更に伴う耐熱ストレス評価の繰り返しを不要と
し、実使用における金属配線のスライド寿命を定量的に
予測するようにした評価用半導体装置及びその試験方法
を提供することにある。It is an object of the present invention to provide a semiconductor device for evaluation which eliminates the need for repetition of heat stress evaluation accompanying a change in diffusion process, resin material, etc., and which quantitatively predicts the slide life of metal wiring in actual use. An object of the present invention is to provide a test method.
【0009】[0009]
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る評価用半導体装置は、封止樹脂体と、
指標試験片と、評価用金属配線とを有する評価用半導体
装置であって、封止樹脂体は、半導体チップを被覆し、
熱により応力変形するものであり、指標試験片は、既知
の疲労特性を有し、半導体チップの中心からの距離を異
ならせて前記封止樹脂体内に埋設され応力を受けるもの
であり、評価用金属配線は、前記半導体チップの層間絶
縁膜上に設けられ、半導体チップの中心からの距離を異
ならせて前記封止樹脂体内に埋設され応力を受けるもの
である。In order to achieve the above object, an evaluation semiconductor device according to the present invention comprises: a sealing resin body;
An index test piece and an evaluation semiconductor device having an evaluation metal wiring, wherein the sealing resin body covers the semiconductor chip,
The index test piece is subjected to stress deformation due to heat, has a known fatigue property, is embedded in the sealing resin body at a different distance from the center of the semiconductor chip and receives stress, and is used for evaluation. The metal wiring is provided on the interlayer insulating film of the semiconductor chip, is embedded in the sealing resin body at a different distance from the center of the semiconductor chip, and receives a stress.
【0010】また、本発明に係る評価用半導体装置は、
封止樹脂体の対と、指標試験片と、評価用金属配線とを
有する評価用半導体装置であって、対をなす封止樹脂体
は、同一の樹脂素材から構成され熱により応力変形する
ものであり、指標試験片は、既知の疲労特性を有し、前
記一方の封止樹脂体に埋設された枠に支持され、かつ封
止樹脂体の中心からの距離を異ならせて該封止樹脂体内
に埋設され応力を受けるものであり、評価用金属配線
は、前記他方の封止樹脂体に埋設された半導体チップの
層間絶縁膜上に設けられ、半導体チップの中心からの距
離を異ならせて該封止樹脂体内に埋設され応力を受ける
ものである。Further, the semiconductor device for evaluation according to the present invention comprises:
An evaluation semiconductor device having a pair of sealing resin bodies, an index test piece, and a metal wiring for evaluation, wherein the pairing sealing resin bodies are made of the same resin material and are stress-deformed by heat. The index test piece has a known fatigue property, is supported by a frame embedded in the one sealing resin body, and is different in the distance from the center of the sealing resin body. The metal wiring for evaluation is embedded in the body and receives stress, and the metal wiring for evaluation is provided on the interlayer insulating film of the semiconductor chip embedded in the other sealing resin body, and has a different distance from the center of the semiconductor chip. It is embedded in the sealing resin body and receives stress.
【0011】また本発明に係る評価用半導体装置の試験
方法は、熱処理と、データ検出処理と、応力演算処理
と、特性演算処理とを行い、評価用半導体装置の試験を
行う評価用半導体装置の試験方法であって、評価用半導
体装置は、半導体チップを封止する樹脂体内に、既知の
疲労特性を有する指標試験片,評価対象の金属配線が埋
設され、樹脂体の熱変形による応力が指標試験片,金属
配線に加わる構造としたものであり、熱処理は、評価用
半導体装置に温度サイクル試験を行い、封止樹脂体を膨
張・収縮させる処理であり、データ検出処理は、前記温
度サイクル試験を行った結果、断線した指標試験片の半
導体チップ中心からの距離データ、及び膨張・収縮のサ
イクル数と、短絡した評価対象の金属配線の半導体チッ
プ中心からの距離データ、及び膨張・収縮のサイクル数
とをそれぞれ検出する処理であり、応力演算処理は、前
記データ検出処理にて得られた指標試験片のデータと、
該指標試験片のもつ既知の疲労特性とに基づき、封止樹
脂体に作用する応力分布曲線を割り出す処理であり、特
性演算処理は、前記応力分布曲線と指標試験片のもつ既
知の疲労特性とに基づき、評価対象の金属配線がもつ疲
労特性を割り出し、寿命推定式として一般化する処理で
ある。Further, the method of testing an evaluation semiconductor device according to the present invention includes performing a heat treatment, a data detection process, a stress calculation process, and a characteristic calculation process to test the evaluation semiconductor device. In a test method, an evaluation semiconductor device includes an index test piece having known fatigue characteristics and a metal wiring to be evaluated embedded in a resin body for encapsulating a semiconductor chip, and a stress due to thermal deformation of the resin body is used as an index. The heat treatment is a process of performing a temperature cycle test on the semiconductor device for evaluation to expand and contract the sealing resin body, and the data detection process is a process of the temperature cycle test described above. As a result, the distance data from the center of the semiconductor chip of the broken index test piece, the number of cycles of expansion and contraction, and the distance data of the shorted metal wiring from the center of the semiconductor chip were evaluated. Data, and a process for detecting expansion and contraction of the number of cycles and, respectively, the stress calculation process, the data of the indicator test pieces obtained in the data detection process,
Based on the known fatigue characteristics of the index test piece, is a process of determining a stress distribution curve acting on the sealing resin body, the characteristic calculation process, the stress distribution curve and the known fatigue characteristics of the index test piece and This is a process of calculating the fatigue characteristics of the metal wiring to be evaluated based on the above, and generalizing it as a life estimation formula.
【0012】また前記応力分布曲線は、下記の最大応力
推定式を用いて割り出すものである。 σ=G・{Z・(α1−α2)・ΔT}・W/t ここに、σは樹脂せん断応力,Gは樹脂剛性率,Zは半
導体チップの中心から封止樹脂体のコーナー部までの距
離,α1は封止樹脂体の膨張係数,α2は評価対象の金属
配線が設けられた層間絶縁膜の膨張係数,ΔTは環境温
度差,tは封止樹脂体の樹脂厚,Wは評価対象の金属配
線の幅を表わすものである。Further, the stress distribution curve is determined by using the following maximum stress estimation formula. σ = G · {Z · (α 1 −α 2 ) · ΔT} · W / t where σ is the resin shear stress, G is the resin rigidity, and Z is the corner of the sealing resin body from the center of the semiconductor chip. the distance to, alpha 1 is expansion coefficient of the sealing resin member, alpha 2 is the expansion coefficient of the interlayer insulating film where the metal wiring to be evaluated is provided, [Delta] t is the ambient temperature difference, t is the resin thickness of the sealing resin member, W represents the width of the metal wiring to be evaluated.
【0013】また前記寿命推定式は、下記のように表わ
されるものである。 lnN=A−c・lnσ ここに、Nは膨張・収縮のサイクル数,Aは前記応力分
布曲線より得られる切片,σは作用応力,cは前記応力
分布曲線の勾配を表わすものである。[0013] The life estimation equation is expressed as follows. lnN = A−c · lnσ where N is the number of expansion / contraction cycles, A is the intercept obtained from the stress distribution curve, σ is the acting stress, and c is the gradient of the stress distribution curve.
【0014】[0014]
【発明の実施の形態】以下、本発明の実施の形態を図に
より説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below with reference to the drawings.
【0015】(実施形態1)図1(a)は、本発明の実
施形態1に係る評価用半導体装置を示す横断面図、
(b)は、図1(a)のA−A’線縦断面図である。(Embodiment 1) FIG. 1A is a cross-sectional view showing an evaluation semiconductor device according to Embodiment 1 of the present invention.
FIG. 2B is a vertical sectional view taken along line AA ′ of FIG.
【0016】図に示すように本発明の実施形態1に係る
評価用半導体装置は、封止樹脂体2と、指標試験片5
と、評価用金属配線6とを有している。As shown in the figure, the semiconductor device for evaluation according to the first embodiment of the present invention includes a sealing resin body 2 and an index test piece 5.
And a metal wiring 6 for evaluation.
【0017】封止樹脂体2は、半導体チップ9を被覆し
て気密封止する樹脂からなり、熱により応力変形するも
のである。The sealing resin body 2 is made of a resin that covers the semiconductor chip 9 and hermetically seals it, and undergoes stress deformation by heat.
【0018】指標試験片5は、既知の疲労特性を有し、
封止樹脂体2に埋設された枠3に支持され、半導体チッ
プ9の中心からの距離を異ならせて封止樹脂体2のコー
ナー部2a内に埋設され応力を受けるものであり、その
両端にはボンディングワイヤ4により検出端子1が設け
られている。検出端子1は、封止樹脂体2から外部に突
き出ている。The index test piece 5 has a known fatigue property,
It is supported by the frame 3 embedded in the sealing resin body 2 and is embedded in the corner portion 2a of the sealing resin body 2 at different distances from the center of the semiconductor chip 9 to receive stress. Is provided with a detection terminal 1 by a bonding wire 4. The detection terminal 1 protrudes from the sealing resin body 2 to the outside.
【0019】評価用金属配線6は、半導体チップ9の層
間絶縁膜8上に設けられ、半導体チップ9の中心からの
距離を異ならせて封止樹脂体2のコーナー部2a内に埋
設され応力を受けるものであり、配線6のボンディング
パッド7に検出端子1が設けられている。検出端子1
は、封止樹脂体2から外部に突き出ている。The evaluation metal wiring 6 is provided on the interlayer insulating film 8 of the semiconductor chip 9, is embedded in the corner 2 a of the sealing resin body 2 at different distances from the center of the semiconductor chip 9, and reduces stress. The detection terminal 1 is provided on the bonding pad 7 of the wiring 6. Detection terminal 1
Project outside from the sealing resin body 2.
【0020】また本発明に係る評価用半導体装置の試験
方法は、熱処理と、データ検出処理と、応力演算処理
と、特性演算処理とを行い、評価用半導体装置の試験を
行うものである。Further, the method for testing a semiconductor device for evaluation according to the present invention performs a heat treatment, a data detection process, a stress calculation process, and a characteristic calculation process to test the semiconductor device for evaluation.
【0021】評価用半導体装置は上述したように、半導
体チップ9を封止する樹脂体2内に、既知の疲労特性を
有する指標試験片5,評価対象の金属配線6が埋設さ
れ、樹脂体2の熱変形による応力が指標試験片5,金属
配線6に加わる構造となっている。As described above, in the semiconductor device for evaluation, the index test piece 5 having known fatigue characteristics and the metal wiring 6 to be evaluated are embedded in the resin body 2 for sealing the semiconductor chip 9. Is applied to the index test piece 5 and the metal wiring 6.
【0022】熱処理は、評価用半導体装置に温度サイク
ル試験を行い、封止樹脂体を膨張・収縮させる処理であ
り、データ検出処理は、前記温度サイクル試験を行った
結果、断線した指標試験片の半導体チップ中心からの距
離データ、及び膨張・収縮のサイクル数と、短絡した評
価対象の金属配線の半導体チップ中心からの距離デー
タ、及び膨張・収縮のサイクル数とをそれぞれ検出する
処理であり、応力演算処理は、前記データ検出処理にて
得られた指標試験片のデータと、該指標試験片のもつ既
知の疲労特性とに基づき、封止樹脂体に作用する応力分
布曲線を割り出す処理であり、特性演算処理は、前記応
力分布曲線と指標試験片のもつ既知の疲労特性とに基づ
き、評価対象の金属配線がもつ疲労特性を割り出し、寿
命推定式(2)として一般化する処理である。The heat treatment is a process in which a temperature cycle test is performed on the semiconductor device for evaluation to expand and contract the sealing resin body. The data detection process is a process in which the index test piece that is disconnected as a result of the temperature cycle test is performed. This is a process of detecting distance data from the center of the semiconductor chip and the number of cycles of expansion and contraction, and distance data from the center of the semiconductor chip of the shorted metal wiring to be evaluated and the number of cycles of expansion and contraction, respectively. The calculation process is a process of determining a stress distribution curve acting on the sealing resin body based on the data of the index test piece obtained in the data detection process and the known fatigue characteristics of the index test piece, In the characteristic calculation process, the fatigue characteristic of the metal wiring to be evaluated is determined based on the stress distribution curve and the known fatigue characteristic of the index test piece, and is calculated as a life estimation equation (2). It is a process of generalization.
【0023】前記応力分布曲線は、下記の最大応力推定
式(1)を用いて割り出すものである。 σ=G・{Z・(α1−α2)・ΔT}・W/t (1) ここに、σは樹脂せん断応力,Gは樹脂剛性率,Zは半
導体チップの中心から封止樹脂体のコーナー部までの距
離,α1は封止樹脂体の膨張係数,α2は評価対象の金属
配線が設けられた層間絶縁膜の膨張係数,ΔTは環境温
度差,tは封止樹脂体の樹脂厚,Wは評価対象の金属配
線の幅を表わす。The stress distribution curve is calculated using the following maximum stress estimation formula (1). σ = G · {Z · (α 1 −α 2 ) · ΔT} · W / t (1) where σ is the resin shear stress, G is the resin rigidity, and Z is the sealing resin body from the center of the semiconductor chip. the distance to the corners, alpha 1 is expansion coefficient of the sealing resin member, alpha 2 is the expansion coefficient of the interlayer insulating film where the metal wiring to be evaluated is provided, [Delta] t is the ambient temperature difference, t is the sealing resin body The resin thickness W represents the width of the metal wiring to be evaluated.
【0024】前記寿命推定式(2)は、下記のように表
わされるものである。 lnN=A−c・lnσ (2) ここに、Nは膨張・収縮のサイクル数,Aは前記応力分
布曲線より得られる切片,σは作用応力,cは前記応力
分布曲線の勾配を表わす。The life estimation equation (2) is expressed as follows. lnN = A−c · lnσ (2) where N is the number of cycles of expansion and contraction, A is an intercept obtained from the stress distribution curve, σ is an applied stress, and c is a gradient of the stress distribution curve.
【0025】次に本発明の実施形態1に係る評価用半導
体装置の試験方法を具体例を用いて説明する。Next, a test method of the semiconductor device for evaluation according to the first embodiment of the present invention will be described using a specific example.
【0026】まず図1に示す評価用半導体装置を電気的
モニター可能な温度サイクル槽に投入する。電気的モニ
ターは、指標試験片5の断線と、評価用金属配線(具体
的にはアルミ配線)6の短絡を検知するため、図3のタ
イミングチャートに従い実施する。First, the semiconductor device for evaluation shown in FIG. 1 is put into a temperature cycle bath which can be electrically monitored. The electrical monitor is performed according to the timing chart of FIG. 3 in order to detect a disconnection of the index test piece 5 and a short circuit of the evaluation metal wiring (specifically, aluminum wiring) 6.
【0027】図3に示すようにステップ1において、図
1に示す評価用半導体装置を用い、図4のタイミングチ
ャートに従い、評価用半導体装置に温度サイクル試験を
行い、封止樹脂体2を膨張・収縮させる(熱処理)。As shown in FIG. 3, in step 1, using the semiconductor device for evaluation shown in FIG. 1, a temperature cycle test is performed on the semiconductor device for evaluation in accordance with the timing chart of FIG. Shrink (heat treatment).
【0028】ステップS2,S3において、温度サイク
ル試験を行っている期間中に検出端子1,1により試験
片5の断線と、評価用アルミ配線6の短絡をモニタし、
前記温度サイクル試験を行った結果、断線した指標試験
片5の半導体チップ9の中心からの距離データ、及び膨
張・収縮のサイクル数と、短絡した評価対象の金属配線
6の半導体チップ9の中心からの距離データ、及び膨張
・収縮のサイクル数とをそれぞれ検出し(データ検出処
理)、図5の特性図を描く。図5は横軸は半導体チップ
9の中心から距離データ(lnZ)、縦軸は膨張・収縮
サイクル数(lnN50)を示す。In steps S2 and S3, disconnection of the test piece 5 and short-circuit of the aluminum wiring for evaluation 6 are monitored by the detection terminals 1 and 1 during the temperature cycle test,
As a result of the temperature cycle test, the distance data from the center of the semiconductor chip 9 of the broken index test piece 5, the number of cycles of expansion and contraction, and the center of the semiconductor chip 9 of the metal wiring 6 to be short-circuited were evaluated. Is detected (data detection process), and the characteristic diagram of FIG. 5 is drawn. In FIG. 5, the horizontal axis indicates distance data (InZ) from the center of the semiconductor chip 9 and the vertical axis indicates the number of expansion / contraction cycles (InN 50 ).
【0029】次にステップS4において、最大応力推定
式(1)に図5のデータを代入することにより、評価用
アルミ配線6と指標試験片5それぞれに対して図6を得
る。指標試験片5の既知疲労特性曲線と一致した場合、
応力印加が正常に行なわれたことの根拠となる(ステッ
プS5)。ステップS6において、前記データ検出処理
にて得られた指標試験片5のデータ(図5)と、指標試
験片5のもつ既知の疲労特性(図6)とに基づき、封止
樹脂体2に作用する応力分布曲線(図7)を割り出す
(応力演算処理)。Next, in step S4, the data of FIG. 5 is substituted into the maximum stress estimating equation (1) to obtain FIG. 6 for each of the aluminum wiring 6 for evaluation and the index test piece 5. When it matches the known fatigue characteristic curve of the index test piece 5,
This is the basis for the normal application of the stress (step S5). In step S6, an action is applied to the sealing resin body 2 based on the data of the index test piece 5 obtained in the data detection process (FIG. 5) and the known fatigue characteristics of the index test piece 5 (FIG. 6). A stress distribution curve (FIG. 7) is calculated (stress calculation processing).
【0030】前記応力分布曲線は、下記の最大応力推定
式(1)を用いて割り出す。 σ=G・{Z・(α1−α2)・ΔT}・W/t (1)The stress distribution curve is calculated using the following maximum stress estimation formula (1). σ = G · {Z · (α 1 −α 2 ) · ΔT} · W / t (1)
【0031】次にステップS7において、前記応力分布
曲線と指標試験片5のもつ既知の疲労特性とに基づき、
評価対象の金属配線がもつ疲労特性を割り出し、寿命推
定式(2)として一般化する(特性演算処理)。Next, in step S7, based on the stress distribution curve and the known fatigue characteristics of the index test piece 5,
The fatigue characteristics of the metal wiring to be evaluated are determined and generalized as a life estimation equation (2) (characteristic calculation processing).
【0032】指標試験片5の疲労特性曲線は,図6のよ
うに既知であることから、封止樹脂体2内の応力分布曲
線は、図7のようなものとして得られる。Since the fatigue characteristic curve of the index test piece 5 is known as shown in FIG. 6, the stress distribution curve in the sealing resin body 2 is obtained as shown in FIG.
【0033】次に、評価用アルミ配線(金属配線6)の
短絡サイクルと、位置の関係も前述データから図5のよ
うに得られているため、指標試験片5の疲労特性曲線と
図7の応力分布曲線とを組み合わせることにより、評価
用アルミ配線(金属配線6)の疲労特性曲線を得て、寿
命推定式(2)として一般化する。これは拡散プロセス
固有のものと考えることができる。Next, since the relationship between the short-circuit cycle of the aluminum wiring for evaluation (metal wiring 6) and the position is also obtained from the above data as shown in FIG. 5, the fatigue characteristic curve of the index test piece 5 and the relationship shown in FIG. A fatigue characteristic curve of the aluminum wiring for evaluation (metal wiring 6) is obtained by combining the stress distribution curve and the stress distribution curve, and generalized as a life estimation equation (2). This can be considered unique to the diffusion process.
【0034】次に、アルミ配線のスライドによる寿命を
推定する対象の樹脂封止半導体装置(ただし、樹脂厚,
拡散プロセスが同じであること。)の樹脂特性である線
膨張係数,剛性性,使用する半導体チップのサイズ、及
び実使用環境温度差から、最大応力推定式(1)をもっ
て、最大作用応力を得る。ステップS9において、この
最大作用応力と寿命推定式(2)とから実使用でのアル
ミスライド寿命を得る。したがって、実使用環境におけ
るアルミスライド寿命を評価をやり直すことなく推定す
ることができる。Next, the resin-encapsulated semiconductor device (the resin thickness,
The diffusion process is the same. The maximum acting stress is obtained by the maximum stress estimation formula (1) from the linear expansion coefficient, the rigidity, the size of the semiconductor chip to be used, and the difference in the actual use environment temperature, which are the resin characteristics of (1). In step S9, the life of the aluminum slide in actual use is obtained from the maximum acting stress and the life estimation formula (2). Therefore, the life of the aluminum slide in the actual use environment can be estimated without re-evaluating.
【0035】封止樹脂体の樹脂厚,拡散プロセスが異な
る場合は、再度本発明に係る試験法に従って評価を実施
する。封止樹脂体の樹脂厚がのみ異なる場合は、指標試
験片の疲労特性曲線のみをとりなおすことによって、最
大応力推定式(1)を補正して樹脂厚の変動の影響を補
正すればよい。When the resin thickness of the sealing resin body and the diffusion process are different, the evaluation is performed again according to the test method according to the present invention. If only the resin thickness of the sealing resin body is different, the maximum stress estimation formula (1) may be corrected by correcting only the fatigue characteristic curve of the index test piece to correct the effect of the change in the resin thickness.
【0036】(実施形態2)図2(a),(b)は、本
発明の実施形態2に係る評価用半導体装置を示す横断面
図である。(Embodiment 2) FIGS. 2A and 2B are cross-sectional views showing an evaluation semiconductor device according to Embodiment 2 of the present invention.
【0037】図2に示すように本発明の実施形態2に係
る評価用半導体装置は、封止樹脂体2,2の対と、指標
試験片5と、評価用金属配線6とを有している。As shown in FIG. 2, the evaluation semiconductor device according to the second embodiment of the present invention includes a pair of sealing resin bodies 2 and 2, an index test piece 5, and a metal wiring 6 for evaluation. I have.
【0038】対をなす封止樹脂体2a,2bは、同一の
樹脂素材から構成され熱により応力変形するものであ
る。この対をなす封止樹脂体2a,2bの樹脂素材は、
図2(a)に示す半導体チップ9を気密封止する樹脂と
して用いられる。The pair of sealing resin bodies 2a and 2b are made of the same resin material and undergo stress deformation by heat. The resin material of the pair of sealing resin bodies 2a and 2b is:
It is used as a resin for hermetically sealing the semiconductor chip 9 shown in FIG.
【0039】図2(a)に示すように,指標試験片5
は、既知の疲労特性を有し、一方の封止樹脂体2aに埋
設された枠3に支持され、かつ封止樹脂体2aの中心か
らの距離を異ならせて封止樹脂体2a内に埋設され応力
を受けるようになっている。この構造は、封止樹脂体2
a内の応力分布を得るために特化されたTEG−A型と
なっている。As shown in FIG. 2A, the index test piece 5
Has a known fatigue characteristic, is supported by the frame 3 embedded in the sealing resin body 2a, and is embedded in the sealing resin body 2a at a different distance from the center of the sealing resin body 2a. And receive stress. This structure corresponds to the sealing resin body 2
This is a TEG-A type specialized for obtaining a stress distribution in a.
【0040】また図2(b)に示すように評価用金属配
線6は、他方の封止樹脂体2bに埋設された半導体チッ
プ8の層間絶縁膜上に設けられ、半導体チップ9の中心
からの距離を異ならせて封止樹脂体2b内に埋設され応
力を受けるようになっている。この構造は、評価用金属
配線6の疲労特性を得るために特化されたTEG−B型
となっている。As shown in FIG. 2B, the evaluation metal wiring 6 is provided on the interlayer insulating film of the semiconductor chip 8 buried in the other sealing resin body 2b, and extends from the center of the semiconductor chip 9. It is embedded in the sealing resin body 2b at different distances to receive stress. This structure is a TEG-B type specialized for obtaining the fatigue characteristics of the metal wiring 6 for evaluation.
【0041】図2(a),(b)に示す、分離された評
価用半導体装置を用いて、前記寿命推定式(2)を得
て、金属配線のスライドに対する寿命を主に支配すると
考えられる半導体チップの疲労特性を定量的に評価する
点は、図1に示す実施形態1の評価用半導体装置を用い
て試験を行なう場合と同じであるが、本実施形態2で
は、封止樹脂体2内の応力分布特性のみを得たい場合に
図2(b)に示す評価用半導体装置を用いればよく、図
2(b)に示す半導体チップ9を被覆した封止樹脂体を
用いた評価用半導体装置を用いる必要がなく、実施形態
1に比べてコストを廉価にすることができるという利点
がある。Using the separated evaluation semiconductor devices shown in FIGS. 2A and 2B, the life estimation formula (2) is obtained, and it is considered that the life of the metal wiring with respect to the slide is mainly controlled. The point of quantitatively evaluating the fatigue characteristics of the semiconductor chip is the same as the case where the test is performed using the evaluation semiconductor device of Embodiment 1 shown in FIG. When it is desired to obtain only the stress distribution characteristics inside the semiconductor device, an evaluation semiconductor device shown in FIG. 2B may be used, and an evaluation semiconductor using a sealing resin body coated with the semiconductor chip 9 shown in FIG. There is an advantage that the apparatus does not need to be used, and the cost can be reduced as compared with the first embodiment.
【0042】[0042]
【発明の効果】以上説明したように本発明によれば、拡
散プロセスや樹脂素材の変更に伴う樹脂封止半導体装置
の耐熱ストレス評価の繰り返しを不要にし、実使用にお
けるアルミスライド寿命を定量的に推定できる。As described above, according to the present invention, it is not necessary to repeat the evaluation of the heat resistance of the resin-encapsulated semiconductor device due to the diffusion process and the change of the resin material, and the life of the aluminum slide in actual use can be quantitatively determined. Can be estimated.
【0043】また、本発明によれば、本発明の評価用半
導体装置に対して行うモニター温度サイクル試験のデー
タから、半導体チップの疲労を推定する寿命推定式を得
ることができ、実使用における樹脂素材の変更,半導体
チップのサイズの異なる樹脂封止半導体装置に必要な金
属配線の寿命を再評価を実施することなく、定量的に推
定できる。According to the present invention, a life estimation formula for estimating the fatigue of a semiconductor chip can be obtained from data of a monitor temperature cycle test performed on the evaluation semiconductor device of the present invention. It is possible to quantitatively estimate the life of the metal wiring required for a resin-encapsulated semiconductor device having a different material and a different semiconductor chip size without re-evaluation.
【図1】(a)は、本発明の実施形態1に係る評価用半
導体装置を示す横断面図、(b)は、(a)のA−A’
線縦断面図である。FIG. 1A is a cross-sectional view showing an evaluation semiconductor device according to a first embodiment of the present invention, and FIG. 1B is a cross-sectional view taken along the line AA ′ of FIG.
It is a line longitudinal cross-sectional view.
【図2】(a),(b)は、本発明の実施形態2に係る
評価用半導体装置を示す横断面図である。FIGS. 2A and 2B are cross-sectional views illustrating an evaluation semiconductor device according to a second embodiment of the present invention.
【図3】本発明の実施形態に係る評価用半導体装置の試
験方法を示すフローチャートである。FIG. 3 is a flowchart showing a test method of the semiconductor device for evaluation according to the embodiment of the present invention.
【図4】評価用半導体装置に対して行なう温度サイクル
試験を示すタイミングチャートである。FIG. 4 is a timing chart showing a temperature cycle test performed on an evaluation semiconductor device.
【図5】評価用半導体装置に対して温度サイクル試験を
行った結果、断線した指標試験片の距離データ及び膨張
・収縮のサイクル数と、短絡した評価対象の金属配線の
距離データ及び膨張・収縮のサイクル数とを示す特性図
である。FIG. 5 shows the results of a temperature cycle test performed on a semiconductor device for evaluation. As a result, the distance data and the number of cycles of expansion and contraction of the broken index test piece, the distance data and the expansion and contraction of the shorted metal wiring to be evaluated are shown. FIG. 6 is a characteristic diagram showing the number of cycles.
【図6】指標試験片のもつ既知の疲労特性曲線を示す特
性図である。FIG. 6 is a characteristic diagram showing a known fatigue characteristic curve of an index test piece.
【図7】従来例を示す平面図である。FIG. 7 is a plan view showing a conventional example.
【図8】従来例を示す平面図である。FIG. 8 is a plan view showing a conventional example.
1 検出端子 2 封止樹脂体 3 枠(絶縁材) 4 ボンディングワイヤ 5 指標試験片 6 評価用金属(アルミ)配線 7 ボンディングパッド 8 層間絶縁膜 9 半導体チップ DESCRIPTION OF SYMBOLS 1 Detection terminal 2 Sealing resin body 3 Frame (insulating material) 4 Bonding wire 5 Index test piece 6 Evaluation metal (aluminum) wiring 7 Bonding pad 8 Interlayer insulating film 9 Semiconductor chip
Claims (5)
属配線とを有する評価用半導体装置であって、 封止樹脂体は、半導体チップを被覆し、熱により応力変
形するものであり、 指標試験片は、既知の疲労特性を有し、半導体チップの
中心からの距離を異ならせて前記封止樹脂体内に埋設さ
れ応力を受けるものであり、 評価用金属配線は、前記半導体チップの層間絶縁膜上に
設けられ、半導体チップの中心からの距離を異ならせて
前記封止樹脂体内に埋設され応力を受けるものであるこ
とを特徴とする評価用半導体装置。1. An evaluation semiconductor device having a sealing resin body, an index test piece, and a metal wiring for evaluation, wherein the sealing resin body covers a semiconductor chip and undergoes stress deformation by heat. The index test piece has a known fatigue property, is embedded in the sealing resin body at a different distance from the center of the semiconductor chip and receives stress, and the metal wiring for evaluation is the semiconductor chip. The semiconductor device for evaluation is provided on the interlayer insulating film, and is embedded in the sealing resin body at a different distance from the center of the semiconductor chip to receive stress.
用金属配線とを有する評価用半導体装置であって、 対をなす封止樹脂体は、同一の樹脂素材から構成され熱
により応力変形するものであり、 指標試験片は、既知の疲労特性を有し、前記一方の封止
樹脂体に埋設された枠に支持され、かつ封止樹脂体の中
心からの距離を異ならせて該封止樹脂体内に埋設され応
力を受けるものであり、 評価用金属配線は、前記他方の封止樹脂体に埋設された
半導体チップの層間絶縁膜上に設けられ、半導体チップ
の中心からの距離を異ならせて該封止樹脂体内に埋設さ
れ応力を受けるものであることを特徴とする評価用半導
体装置。2. An evaluation semiconductor device comprising a pair of sealing resin bodies, an index test piece, and a metal wiring for evaluation, wherein the pair of sealing resin bodies are made of the same resin material and are made of heat. The indicator test piece has a known fatigue property, is supported by a frame embedded in the one sealing resin body, and has a different distance from the center of the sealing resin body. The metal wiring for evaluation is provided on the interlayer insulating film of the semiconductor chip buried in the other sealing resin body and receives a stress from the center of the semiconductor chip. An evaluation semiconductor device, which is embedded in the sealing resin body at different distances and receives stress.
処理と、特性演算処理とを行い、評価用半導体装置の試
験を行う評価用半導体装置の試験方法であって、 評価用半導体装置は、半導体チップを封止する樹脂体内
に、既知の疲労特性を有する指標試験片,評価対象の金
属配線が埋設され、樹脂体の熱変形による応力が指標試
験片,金属配線に加わる構造としたものであり、 熱処理は、評価用半導体装置に温度サイクル試験を行
い、封止樹脂体を膨張・収縮させる処理であり、 データ検出処理は、前記温度サイクル試験を行った結
果、断線した指標試験片の半導体チップ中心からの距離
データ、及び膨張・収縮のサイクル数と、短絡した評価
対象の金属配線の半導体チップ中心からの距離データ、
及び膨張・収縮のサイクル数とをそれぞれ検出する処理
であり、 応力演算処理は、前記データ検出処理にて得られた指標
試験片のデータと、該指標試験片のもつ既知の疲労特性
とに基づき、封止樹脂体に作用する応力分布曲線を割り
出す処理であり、 特性演算処理は、前記応力分布曲線と指標試験片のもつ
既知の疲労特性とに基づき、評価対象の金属配線がもつ
疲労特性を割り出し、寿命推定式として一般化する処理
であることを特徴とする評価用半導体装置の試験方法。3. A method for testing an evaluation semiconductor device, comprising: performing a heat treatment, a data detection process, a stress calculation process, and a characteristic calculation process, and performing a test on the evaluation semiconductor device. An index test piece with known fatigue characteristics and a metal wiring to be evaluated are embedded in a resin body that encapsulates a semiconductor chip, and the stress due to thermal deformation of the resin body is applied to the index test piece and the metal wiring. The heat treatment is a process of performing a temperature cycle test on the semiconductor device for evaluation and expanding and contracting the sealing resin body. The data detection process is a process of performing the temperature cycle test on the semiconductor device of the disconnected index test piece. Distance data from the chip center, the number of cycles of expansion and contraction, and distance data from the semiconductor chip center of the shorted metal wiring to be evaluated;
And the number of cycles of expansion and contraction, respectively.The stress calculation processing is based on the data of the index test piece obtained in the data detection processing and the known fatigue characteristics of the index test piece. Is a process of calculating a stress distribution curve acting on the sealing resin body.The characteristic calculation process is based on the stress distribution curve and the known fatigue characteristics of the index test piece, and evaluates the fatigue characteristics of the metal wiring to be evaluated. A test method of an evaluation semiconductor device, which is a process of determining and generalizing a life estimation formula.
定式を用いて割り出すものである、 σ=G・{Z・(α1−α2)・ΔT}・W/t ここに、σは樹脂せん断応力,Gは樹脂剛性率,Zは半
導体チップの中心から封止樹脂体のコーナー部までの距
離,α1は封止樹脂体の膨張係数,α2は評価対象の金属
配線が設けられた層間絶縁膜の膨張係数,ΔTは環境温
度差,tは封止樹脂体の樹脂厚,Wは評価対象の金属配
線の幅を表わす。ことを特徴とする請求項3に記載の評
価用半導体装置の試験方法。4. The stress distribution curve is calculated by using the following maximum stress estimation equation: σ = G {Z {(α 1 -α 2 ) ・ T} W / t where σ provided the resin shear stress, G is the resin shear modulus, Z is the distance from the center of the semiconductor chip to the corner portion of the sealing resin member, alpha 1 is expansion coefficient of the sealing resin member, alpha 2 is a metal wire to be evaluated The expansion coefficient of the obtained interlayer insulating film, ΔT is the environmental temperature difference, t is the resin thickness of the sealing resin body, and W is the width of the metal wiring to be evaluated. 4. The test method for an evaluation semiconductor device according to claim 3, wherein:
れるものである、 lnN=A−c・lnσ ここに、Nは膨張・収縮のサイクル数,Aは前記応力分
布曲線より得られる切片,σは作用応力,cは前記応力
分布曲線の勾配を表わす。ことを特徴とする請求項3又
は4に記載の評価用半導体装置の試験方法。5. The life estimation equation is expressed as follows: lnN = Ac-lnσ where N is the number of expansion / contraction cycles, and A is an intercept obtained from the stress distribution curve. , Σ represents the acting stress, and c represents the gradient of the stress distribution curve. The method for testing an evaluation semiconductor device according to claim 3, wherein:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08250080A JP3082681B2 (en) | 1996-09-20 | 1996-09-20 | Evaluation semiconductor device and test method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08250080A JP3082681B2 (en) | 1996-09-20 | 1996-09-20 | Evaluation semiconductor device and test method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1090349A true JPH1090349A (en) | 1998-04-10 |
JP3082681B2 JP3082681B2 (en) | 2000-08-28 |
Family
ID=17202518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08250080A Expired - Fee Related JP3082681B2 (en) | 1996-09-20 | 1996-09-20 | Evaluation semiconductor device and test method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3082681B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130257450A1 (en) * | 2012-03-27 | 2013-10-03 | Takahiro Omori | Electronic apparatus, a method for deciding a failure, and a method for estimating a fatigue life |
-
1996
- 1996-09-20 JP JP08250080A patent/JP3082681B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130257450A1 (en) * | 2012-03-27 | 2013-10-03 | Takahiro Omori | Electronic apparatus, a method for deciding a failure, and a method for estimating a fatigue life |
US9310414B2 (en) * | 2012-03-27 | 2016-04-12 | Kabushiki Kaisha Toshiba | Electronic apparatus, a method for deciding a failure, and a method for estimating a fatigue life |
Also Published As
Publication number | Publication date |
---|---|
JP3082681B2 (en) | 2000-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6770906B2 (en) | Semiconductor reliability test chip | |
Usell et al. | Experimental and mathematical determination of mechanical strains within plastic IC packages and their effect on devices during environmental tests | |
US8323991B2 (en) | Method for detecting stress migration properties | |
US5654896A (en) | Performance prediction method for semiconductor power modules and ICS | |
Degrenne et al. | Experimentally-validated models of on-state voltage for remaining useful life estimation and design for reliability of power modules | |
JP3082681B2 (en) | Evaluation semiconductor device and test method thereof | |
Mavinkurve et al. | Biased humidity degradation model for Cu-Al wire bonded contacts based on molding compound properties | |
Flood | Reliability aspects of plastic encapsulated integrated circuits | |
Degrenne et al. | Diagnostics and prognostics of wire-bonded power semi-conductor modules subject to dc power cycling with physically-inspired models and particle filter | |
JP2959530B2 (en) | Evaluation semiconductor device and method of testing semiconductor device | |
JP2013247244A (en) | Electronic device, breakage estimation method and life estimation method | |
JPS5839021A (en) | Inspection of semiconductor device | |
Degrenne et al. | Electro-thermal modelling and Tj estimation of wire-bonded IGBT power module with multi-chip switches subject to wire-bond lift-off | |
JP4555187B2 (en) | Power module and manufacturing method thereof | |
US4661771A (en) | Method of screening resin-sealed semiconductor devices | |
Yamauchi et al. | Response of IGBT chip characteristics due to critical stress | |
JP3837898B2 (en) | Semiconductor device | |
Băjenescu et al. | Reliability of silicon power transistors | |
Rickers | Microcircuit Screening Effectiveness: Technical Reliability Study | |
JP2023025548A (en) | Electrode degradation evaluation method | |
Jasmine et al. | Package Design Characterization Influencing Substrate Metal Crack in BGA Package | |
CN118057587A (en) | Semiconductor power module with crack sensing | |
JPH11211586A (en) | Semiconductor device | |
JPH05335396A (en) | Semiconductor device for test and its testing method | |
JPH0745673A (en) | Inspecting method for mountability of semiconductor pellet |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |