JPH1083354A - Ｖｌｓｉおよびｕｌｓｉデバイスの保安を向上し、盗難を防止するための方法と装置 - Google Patents
Ｖｌｓｉおよびｕｌｓｉデバイスの保安を向上し、盗難を防止するための方法と装置Info
- Publication number
- JPH1083354A JPH1083354A JP9077074A JP7707497A JPH1083354A JP H1083354 A JPH1083354 A JP H1083354A JP 9077074 A JP9077074 A JP 9077074A JP 7707497 A JP7707497 A JP 7707497A JP H1083354 A JPH1083354 A JP H1083354A
- Authority
- JP
- Japan
- Prior art keywords
- security
- register
- password
- external medium
- challenge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/88—Detecting or preventing theft or loss
-
- G—PHYSICS
- G08—SIGNALLING
- G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
- G08B15/00—Identifying, scaring or incapacitating burglars, thieves or intruders, e.g. by explosives
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31719—Security aspects, e.g. preventing unauthorised access during test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/006—Identification
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
- G06F21/575—Secure boot
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
- G06F2207/7219—Countermeasures against side channel or fault attacks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2103—Challenge-response
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Quality & Reliability (AREA)
- Storage Device Security (AREA)
- Burglar Alarm Systems (AREA)
Abstract
(57)【要約】
【課題】 マイクロプロセッサやＤＲＡＭデバイスのよ
うなＶＬＳＩおよびＵＬＳＩデバイスは工場や倉庫から
の大規模な盗難を減少させる方法を提供する。 【解決手段】 少量の不揮発性フラッシュ・メモリをこ
れらのデバイスの中に組み込む。フラッシュ・メモリは
パスワード、デバイス・シリアル・ナンバー、ユーザー
ＩＤ情報を含む。電源投入の際、デバイスは標準インタ
ーフェースを通じて符号化されたパスワードの照合を開
始する。ユーザーの提供したパスワードが正しくない場
合、デバイスの操作ポート（何らかのデータまたは制御
出力バス）はトライステート型であるので、デバイスを
使用不能にする。デバイス・シリアル・ナンバーとユー
ザーＩＤ情報は盗まれたデバイスが取り戻された時、所
有権を確認するために有用である。
うなＶＬＳＩおよびＵＬＳＩデバイスは工場や倉庫から
の大規模な盗難を減少させる方法を提供する。 【解決手段】 少量の不揮発性フラッシュ・メモリをこ
れらのデバイスの中に組み込む。フラッシュ・メモリは
パスワード、デバイス・シリアル・ナンバー、ユーザー
ＩＤ情報を含む。電源投入の際、デバイスは標準インタ
ーフェースを通じて符号化されたパスワードの照合を開
始する。ユーザーの提供したパスワードが正しくない場
合、デバイスの操作ポート（何らかのデータまたは制御
出力バス）はトライステート型であるので、デバイスを
使用不能にする。デバイス・シリアル・ナンバーとユー
ザーＩＤ情報は盗まれたデバイスが取り戻された時、所
有権を確認するために有用である。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路デバイス
に関し、より詳細には、大規模集積デバイスを盗難から
防止するための方法と装置に関する。
に関し、より詳細には、大規模集積デバイスを盗難から
防止するための方法と装置に関する。
【０００２】
【従来の技術、及び、発明が解決しようとする課題】マ
イクロプロセッサやメモリ・チップのような集積回路デ
バイスは次第に強力になっており、従ってより複雑にな
っている。数百万個のトランジスタを有する回路を含む
ことが当たり前になっているこうしたデバイスは、超大
規模集積（ＶＬＳＩ）または極超大規模集積（ＵＬＳ
Ｉ）デバイスとして分類される。こうしたデバイスの価
格は、デバイスの複雑さ、有用性、需要を含む多くの要
素に依存する。例えば、単一のチップで６４メガビット
のレベルの容量に達することのある、高密度ダイナミッ
ク・ランダムアクセス・メモリ（ＤＲＡＭ）は、１デバ
イス当たり数百ドルもすることがある。
イクロプロセッサやメモリ・チップのような集積回路デ
バイスは次第に強力になっており、従ってより複雑にな
っている。数百万個のトランジスタを有する回路を含む
ことが当たり前になっているこうしたデバイスは、超大
規模集積（ＶＬＳＩ）または極超大規模集積（ＵＬＳ
Ｉ）デバイスとして分類される。こうしたデバイスの価
格は、デバイスの複雑さ、有用性、需要を含む多くの要
素に依存する。例えば、単一のチップで６４メガビット
のレベルの容量に達することのある、高密度ダイナミッ
ク・ランダムアクセス・メモリ（ＤＲＡＭ）は、１デバ
イス当たり数百ドルもすることがある。
【０００３】高価なマイクロプロセッサやメモリ・デバ
イスの製造業者が直面する大きな問題は盗難である。こ
うしたデバイスはサイズが非常に小さいので、多数を同
時に容易に盗むことができる。例えば、こうしたデバイ
スで一杯になった靴箱は、数千ドルの価値があるが、容
易に隠して知られることなく輸送できる。実際、武装し
たギャングが製造業者の社屋や倉庫からこうした高価な
シリコン・デバイスを盗む事件が多数報告されてきた。
こうした損失の金銭的な価値は毎年数千万ドルと推定さ
れている。
イスの製造業者が直面する大きな問題は盗難である。こ
うしたデバイスはサイズが非常に小さいので、多数を同
時に容易に盗むことができる。例えば、こうしたデバイ
スで一杯になった靴箱は、数千ドルの価値があるが、容
易に隠して知られることなく輸送できる。実際、武装し
たギャングが製造業者の社屋や倉庫からこうした高価な
シリコン・デバイスを盗む事件が多数報告されてきた。
こうした損失の金銭的な価値は毎年数千万ドルと推定さ
れている。
【０００４】これまでは、こうした大規模で高価なデバ
イスに関連する盗難を減らしたり、あるいはなくしたり
するために実現された方法やデバイスは知られていなか
った。更に、盗まれたデバイスはシリアル・ナンバーを
持っていないため、それらの所有権をたどることは非常
に困難であり、それらは容易に消費市場に吸収されてし
まう。
イスに関連する盗難を減らしたり、あるいはなくしたり
するために実現された方法やデバイスは知られていなか
った。更に、盗まれたデバイスはシリアル・ナンバーを
持っていないため、それらの所有権をたどることは非常
に困難であり、それらは容易に消費市場に吸収されてし
まう。
【０００５】
【課題を解決するための手段】従って、本発明は大規模
集積デバイスに関連する盗難による損失を大きく減ら
し、盗まれたデバイスが取り戻された時その所有権をた
どるための手段を提供するための方法と装置に関する。
このことを達成するために、本発明は、デバイスに電源
を投入する際に、ランダム・セキュリティ・チャレンジ
が合致し、パスワードが提供されるまでデバイスが機能
しないようにする、内蔵型セキュリティ機構を提供す
る。さらに、本発明はランダム・セキュリティ・チャレ
ンジが合致し、デバイスの所有権をたどるためのパスワ
ードが提供される際にアクセスできる内蔵型オーナシッ
プ・ログを提供する。その結果、本発明のセキュリティ
機構を有するデバイスは、ランダム・セキュリティ・チ
ャレンジに合致せず、パスワードを提供できないもの、
すなわち窃盗犯には実質上利用できなくなる。
集積デバイスに関連する盗難による損失を大きく減ら
し、盗まれたデバイスが取り戻された時その所有権をた
どるための手段を提供するための方法と装置に関する。
このことを達成するために、本発明は、デバイスに電源
を投入する際に、ランダム・セキュリティ・チャレンジ
が合致し、パスワードが提供されるまでデバイスが機能
しないようにする、内蔵型セキュリティ機構を提供す
る。さらに、本発明はランダム・セキュリティ・チャレ
ンジが合致し、デバイスの所有権をたどるためのパスワ
ードが提供される際にアクセスできる内蔵型オーナシッ
プ・ログを提供する。その結果、本発明のセキュリティ
機構を有するデバイスは、ランダム・セキュリティ・チ
ャレンジに合致せず、パスワードを提供できないもの、
すなわち窃盗犯には実質上利用できなくなる。
【０００６】一般に、内蔵型セキュリティ機構は、デバ
イスに再プログラム可能なパスワードやその他の情報を
保存するために（フラッシュ・メモリの形態を取る）不
揮発性記憶装置を提供する。さらに、デバイスに電源を
投入する都度、セキュリティ機構が、デバイスにアクセ
スしたりデバイスを使用しようとする外部ソースまたは
媒体に対してランダム・チャレンジを発行するセキュリ
ティ・クリアランス・セッションを提供する。その結
果、外部ソースがランダム・チャレンジに合致してパス
ワードを提供しない場合、デバイスはロックされたまま
となり、従って使用不能となる。
イスに再プログラム可能なパスワードやその他の情報を
保存するために（フラッシュ・メモリの形態を取る）不
揮発性記憶装置を提供する。さらに、デバイスに電源を
投入する都度、セキュリティ機構が、デバイスにアクセ
スしたりデバイスを使用しようとする外部ソースまたは
媒体に対してランダム・チャレンジを発行するセキュリ
ティ・クリアランス・セッションを提供する。その結
果、外部ソースがランダム・チャレンジに合致してパス
ワードを提供しない場合、デバイスはロックされたまま
となり、従って使用不能となる。
【０００７】本発明の実施例の１つでは、セキュリティ
機構はまた、不揮発性記憶装置の中に内蔵型オーナシッ
プ・ログを提供する。その結果、ランダム・チャレンジ
に合致してパスワードを提供する際、セキュリティ機構
によって、離れたソースがユーザーと製造業者に関する
情報にアクセスしてそれを再プログラムし、さらにパス
ワードを再プログラムすることが可能になる。さらに、
オーナシップ・ログは電源が入っていないときもユーザ
ーに関する情報と製造業者に関する情報を維持するの
で、セキュリティ機構は、デバイスが取り戻された時、
盗まれたデバイスの所有者を判断するのに有益な情報を
提供することができる。従って、本発明は、従来技術に
関連する限界を大きく克服する。本発明のこれらの、ま
たその他の特徴は、本発明の実施例の以下の詳細な説明
の中で、図面と共に取り上げられるとき、より完全な詳
細にわたって説明される。しかし、本発明の範囲は、添
付の請求項によってのみ制限される。
機構はまた、不揮発性記憶装置の中に内蔵型オーナシッ
プ・ログを提供する。その結果、ランダム・チャレンジ
に合致してパスワードを提供する際、セキュリティ機構
によって、離れたソースがユーザーと製造業者に関する
情報にアクセスしてそれを再プログラムし、さらにパス
ワードを再プログラムすることが可能になる。さらに、
オーナシップ・ログは電源が入っていないときもユーザ
ーに関する情報と製造業者に関する情報を維持するの
で、セキュリティ機構は、デバイスが取り戻された時、
盗まれたデバイスの所有者を判断するのに有益な情報を
提供することができる。従って、本発明は、従来技術に
関連する限界を大きく克服する。本発明のこれらの、ま
たその他の特徴は、本発明の実施例の以下の詳細な説明
の中で、図面と共に取り上げられるとき、より完全な詳
細にわたって説明される。しかし、本発明の範囲は、添
付の請求項によってのみ制限される。
【０００８】
【発明の実施の形態】ここで図１を参照すると、本発明
による内蔵型セキュリティ機構１０の実施例の１つを有
する大規模集積デバイスまたはデバイス２０が示され
る。図示されるように、セキュリティ機構１０は、フラ
ッシュ・メモリ１２、セキュリティ・レジスタ１３、ト
ライステート制御１４、境界走査ポートおよび制御１５
に電気的に接続されるパスワード・フラッシュ・メモリ
制御またはコントローラ１１を有している。境界走査ポ
ートおよび制御１５はセキュリティ・レジスタ１３と外
部インターフェース（図示せず）に電気的に接続されて
いる。フラッシュ・メモリ１２はセキュリティ・レジス
タ１３に電気的に接続されている。トライステート制御
１４は、デバイス２０およびデバイス出力ポート２２の
コア機能回路２１と電気的に接続されている。コア機能
回路２１はデバイス２０の主機能である。例えば、コア
機能回路２１はマイクロプロセッサ回路またはＤＲＡＭ
メモリ回路である。
による内蔵型セキュリティ機構１０の実施例の１つを有
する大規模集積デバイスまたはデバイス２０が示され
る。図示されるように、セキュリティ機構１０は、フラ
ッシュ・メモリ１２、セキュリティ・レジスタ１３、ト
ライステート制御１４、境界走査ポートおよび制御１５
に電気的に接続されるパスワード・フラッシュ・メモリ
制御またはコントローラ１１を有している。境界走査ポ
ートおよび制御１５はセキュリティ・レジスタ１３と外
部インターフェース（図示せず）に電気的に接続されて
いる。フラッシュ・メモリ１２はセキュリティ・レジス
タ１３に電気的に接続されている。トライステート制御
１４は、デバイス２０およびデバイス出力ポート２２の
コア機能回路２１と電気的に接続されている。コア機能
回路２１はデバイス２０の主機能である。例えば、コア
機能回路２１はマイクロプロセッサ回路またはＤＲＡＭ
メモリ回路である。
【０００９】動作の際、コントローラ１１は外部媒体
（図示せず）によって送られたコマンドを解釈し、フラ
ッシュ・メモリ１２とセキュリティ・レジスタ１３を管
理し、デバイスをアンロックするために外部媒体によっ
て提供されたパスワードを照合し、データの要求の信頼
性を照合した後で、外部媒体にデータ（デバイスのシリ
アル・ナンバー、ユーザーＩＤナンバー等）を提供し、
トライステート論理回路１４を通じてコア機能回路２１
の出力ポート２２を制御する。フラッシュ・メモリ１２
は、パスワード、デバイス・シリアル・ナンバー、ユー
ザーＩＤ情報、ランダム・セキュリティ・チャレンジ、
セキュリティ・セッション・ステータスおよび失敗情報
といった情報を含む。フラッシュ・メモリ１２は、電源
が入っていない間保存された情報をセーブする能力を提
供し、ＥＥＰＲＯＭの場合必要となるように、システム
・ボードからメモリを除去する必要なしに保存された情
報を変更する能力を提供する。
（図示せず）によって送られたコマンドを解釈し、フラ
ッシュ・メモリ１２とセキュリティ・レジスタ１３を管
理し、デバイスをアンロックするために外部媒体によっ
て提供されたパスワードを照合し、データの要求の信頼
性を照合した後で、外部媒体にデータ（デバイスのシリ
アル・ナンバー、ユーザーＩＤナンバー等）を提供し、
トライステート論理回路１４を通じてコア機能回路２１
の出力ポート２２を制御する。フラッシュ・メモリ１２
は、パスワード、デバイス・シリアル・ナンバー、ユー
ザーＩＤ情報、ランダム・セキュリティ・チャレンジ、
セキュリティ・セッション・ステータスおよび失敗情報
といった情報を含む。フラッシュ・メモリ１２は、電源
が入っていない間保存された情報をセーブする能力を提
供し、ＥＥＰＲＯＭの場合必要となるように、システム
・ボードからメモリを除去する必要なしに保存された情
報を変更する能力を提供する。
【００１０】コントローラ１１は上記に列挙したさまざ
まな機能を行うためにセキュリティ・レジスタ１３を使
用する。さらに、セキュリティ・レジスタ１３は、フラ
ッシュ・メモリ１２に保存されたデータの一部と、フラ
ッシュ・メモリ１２と外部媒体（図示せず）の間の交換
の際必要なデータを維持する。境界走査ポートおよび制
御１５は、セキュリティ・クリアランス・セッションの
間、外部媒体（図示せず）とセキュリティ機構１０の間
のダイアログを促進する。基本的に、境界走査ポートお
よび制御１５は、外部媒体（図示せず）とコントローラ
１１の間のインターフェースを提供する。図２〜図１０
はセキュリティ機構１０の機能の上記で説明した部分の
より詳細な概要を提供する。ここで図２を参照すると、
フラッシュ・メモリ１２の実施例の１つが示される。図
示されるように、フラッシュ・メモリ１２は１２８バイ
トのデータを含み、その際製造時のプログラムされてい
ないフラッシュ・メモリの全てのビットのデフォルト・
バリューはロジック１である。フラッシュ・メモリ１２
のバイト０はセキュリティ・ステータス・ビットを含
む。次の図はこのバイトのレイアウトを示す。
まな機能を行うためにセキュリティ・レジスタ１３を使
用する。さらに、セキュリティ・レジスタ１３は、フラ
ッシュ・メモリ１２に保存されたデータの一部と、フラ
ッシュ・メモリ１２と外部媒体（図示せず）の間の交換
の際必要なデータを維持する。境界走査ポートおよび制
御１５は、セキュリティ・クリアランス・セッションの
間、外部媒体（図示せず）とセキュリティ機構１０の間
のダイアログを促進する。基本的に、境界走査ポートお
よび制御１５は、外部媒体（図示せず）とコントローラ
１１の間のインターフェースを提供する。図２〜図１０
はセキュリティ機構１０の機能の上記で説明した部分の
より詳細な概要を提供する。ここで図２を参照すると、
フラッシュ・メモリ１２の実施例の１つが示される。図
示されるように、フラッシュ・メモリ１２は１２８バイ
トのデータを含み、その際製造時のプログラムされてい
ないフラッシュ・メモリの全てのビットのデフォルト・
バリューはロジック１である。フラッシュ・メモリ１２
のバイト０はセキュリティ・ステータス・ビットを含
む。次の図はこのバイトのレイアウトを示す。
【００１１】
【００１２】ビット０はコントローラ１１に、デバイス
２０をアンロックするためにスーパー・ユーザーのアク
セスが必要かどうかを告げる。このビットは、アンロッ
クしようとする試みが失敗する回数が失敗しきい値を超
えるとき設定される。ビット１はコントローラ１１に、
デバイス２０をアンロックするためにパスワード・セキ
ュリティ・セッションが必要かどうかを告げ、ビット２
はコントローラ１１に、シリアル・ナンバーがデバイス
２０にプログラムされているかを告げる。これらのビッ
トに何らかの値がプログラムされていないということ
は、セキュリティ的に保護されていないデバイスに対応
することに留意されたい。フラッシュ・メモリ１２の次
のバイトであるバイト１は、セキュリティ上の失敗のし
きい値を含む。その結果、失敗しきい値は０から２５５
である。従って、このバイトがｋという値にプログラム
されている場合、コントローラ１１は、アンロックしよ
うとする試みが連続して失敗しても、ｋ回までは、スー
パー・ユーザーを介入させることなく許容する。フラッ
シュ・メモリ１２の次のバイトであるバイト２は、連続
して失敗したアンロックしようとする試みの回数を含
む。従って、成功したアンロック・セッションを終了す
る際、コントローラ１１はこのバイトをカウント０にリ
セットする。
２０をアンロックするためにスーパー・ユーザーのアク
セスが必要かどうかを告げる。このビットは、アンロッ
クしようとする試みが失敗する回数が失敗しきい値を超
えるとき設定される。ビット１はコントローラ１１に、
デバイス２０をアンロックするためにパスワード・セキ
ュリティ・セッションが必要かどうかを告げ、ビット２
はコントローラ１１に、シリアル・ナンバーがデバイス
２０にプログラムされているかを告げる。これらのビッ
トに何らかの値がプログラムされていないということ
は、セキュリティ的に保護されていないデバイスに対応
することに留意されたい。フラッシュ・メモリ１２の次
のバイトであるバイト１は、セキュリティ上の失敗のし
きい値を含む。その結果、失敗しきい値は０から２５５
である。従って、このバイトがｋという値にプログラム
されている場合、コントローラ１１は、アンロックしよ
うとする試みが連続して失敗しても、ｋ回までは、スー
パー・ユーザーを介入させることなく許容する。フラッ
シュ・メモリ１２の次のバイトであるバイト２は、連続
して失敗したアンロックしようとする試みの回数を含
む。従って、成功したアンロック・セッションを終了す
る際、コントローラ１１はこのバイトをカウント０にリ
セットする。
【００１３】バイト３〜４７は、ユーザーのＩＤ情報を
保存するために割り当てられる。これはユーザーの名
前、社会保障ナンバー等である。この情報は、各文字に
メモリの１バイトを使用するＡＳＣＩＩ文字セットを使
用して表される。従って、ＡＳＣＩＩ文字セットを使用
すると、ユーザーのＩＤ情報には４５字まで使うことが
できる。
保存するために割り当てられる。これはユーザーの名
前、社会保障ナンバー等である。この情報は、各文字に
メモリの１バイトを使用するＡＳＣＩＩ文字セットを使
用して表される。従って、ＡＳＣＩＩ文字セットを使用
すると、ユーザーのＩＤ情報には４５字まで使うことが
できる。
【００１４】バイト４８〜６３はセキュリティ・パスワ
ード情報を含む。その結果、パスワード情報は１２８ビ
ット幅である。バイト６４〜９５はシリアル・ナンバー
をデバイス２０に割り当てるために使用される。これら
の３２バイトはＡＳＣＩＩ文字セットを使っても表され
る。そして最後に、バイト９６〜１２７は、ランダム・
セキュリティ・チャレンジを含む。上記で説明したよう
に、ランダム・セキュリティ・チャレンジのための３２
バイトの内容は、この保護されたデバイス２０のセキュ
リティ機構１０のパワーアップ・セッション毎に異なっ
ている。
ード情報を含む。その結果、パスワード情報は１２８ビ
ット幅である。バイト６４〜９５はシリアル・ナンバー
をデバイス２０に割り当てるために使用される。これら
の３２バイトはＡＳＣＩＩ文字セットを使っても表され
る。そして最後に、バイト９６〜１２７は、ランダム・
セキュリティ・チャレンジを含む。上記で説明したよう
に、ランダム・セキュリティ・チャレンジのための３２
バイトの内容は、この保護されたデバイス２０のセキュ
リティ機構１０のパワーアップ・セッション毎に異なっ
ている。
【００１５】ここで図３を参照すると、セキュリティ・
レジスタ１３のブロック図が示される。図示されるよう
に、レジスタ１３は、動作するレジスタの集合である。
コントローラ１１は、上記で列挙したさまざまな機能の
いくつかを行うためにこれらのレジスタを使用する。セ
キュリティ・レジスタ１３は、セキュリティ・セッショ
ンに関するステータス情報を含むステータス・レジスタ
３１を含む。ステータス・レジスタ３１は、読み出し専
用モードのときのみ外部媒体（図示せず）によってアク
セスできる。その結果、外部媒体は、レジスタ３１の内
容を変更することはできない。逆に、コントローラ１１
はレジスタ３１の異なったビットを書き込むことができ
る。次の図はレジスタ３１のレイアウトを示す。
レジスタ１３のブロック図が示される。図示されるよう
に、レジスタ１３は、動作するレジスタの集合である。
コントローラ１１は、上記で列挙したさまざまな機能の
いくつかを行うためにこれらのレジスタを使用する。セ
キュリティ・レジスタ１３は、セキュリティ・セッショ
ンに関するステータス情報を含むステータス・レジスタ
３１を含む。ステータス・レジスタ３１は、読み出し専
用モードのときのみ外部媒体（図示せず）によってアク
セスできる。その結果、外部媒体は、レジスタ３１の内
容を変更することはできない。逆に、コントローラ１１
はレジスタ３１の異なったビットを書き込むことができ
る。次の図はレジスタ３１のレイアウトを示す。
【００１６】
【００１７】ビット０、１、２は、フラッシュ・メモリ
１２のバイト０のビット０、１、２と同様である。ビッ
ト３は、パスワードによる外部媒体へのアンロック・セ
ッションの成功／不成功を表示する。ビット４は、フラ
ッシュ・メモリ１２のユーザーＩＤ情報の変更セッショ
ンの成功／不成功を表示する。ビット５は、デバイス２
０をアンロックするためにスーパー・ユーザーを必要と
するセッションの成功／不成功を表示する。ビット６
は、フラッシュ・メモリ１２のユーザー・パスワードを
変更するセッションの成功／不成功を表示する。
１２のバイト０のビット０、１、２と同様である。ビッ
ト３は、パスワードによる外部媒体へのアンロック・セ
ッションの成功／不成功を表示する。ビット４は、フラ
ッシュ・メモリ１２のユーザーＩＤ情報の変更セッショ
ンの成功／不成功を表示する。ビット５は、デバイス２
０をアンロックするためにスーパー・ユーザーを必要と
するセッションの成功／不成功を表示する。ビット６
は、フラッシュ・メモリ１２のユーザー・パスワードを
変更するセッションの成功／不成功を表示する。
【００１８】ビット７はコントローラ１１の準備完了／
動作中の状態を示す。電源を投入すると、ビット７はロ
ジック０にリセットされる。その結果、電源投入後、コ
ントローラ１１はフラッシュ・メモリ１２からレジスタ
１３をロードし、ビット７をロジック１に設定して、準
備完了状態を表示する。従って、コントローラ１１は使
用中になると、その注意を要求する外部媒体からのコマ
ンドをすべて無視する。例えば、パスワード・セッショ
ンが成功した後、外部媒体がフラッシュ・メモリのユー
ザーＩＤ情報を読もうとしたとする。この期間中、コン
トローラ１１はフラッシュ・メモリ１２にアクセスする
のに時間を使っているので、準備を示すビットはロジッ
ク０に設定されている。その結果、外部媒体は、ユーザ
ーＩＤ情報が有効であることを証明するためにこのビッ
トを読む必要がある。
動作中の状態を示す。電源を投入すると、ビット７はロ
ジック０にリセットされる。その結果、電源投入後、コ
ントローラ１１はフラッシュ・メモリ１２からレジスタ
１３をロードし、ビット７をロジック１に設定して、準
備完了状態を表示する。従って、コントローラ１１は使
用中になると、その注意を要求する外部媒体からのコマ
ンドをすべて無視する。例えば、パスワード・セッショ
ンが成功した後、外部媒体がフラッシュ・メモリのユー
ザーＩＤ情報を読もうとしたとする。この期間中、コン
トローラ１１はフラッシュ・メモリ１２にアクセスする
のに時間を使っているので、準備を示すビットはロジッ
ク０に設定されている。その結果、外部媒体は、ユーザ
ーＩＤ情報が有効であることを証明するためにこのビッ
トを読む必要がある。
【００１９】図３にはまた、セキュリティ・コマンド・
レジスタ３２も示される。コマンド・レジスタ３２は、
外部媒体（図示せず）がコントローラ１１にどんな行動
を望むかという情報を含む。外部媒体はこれらのコマン
ドをレジスタ３２に書き込む。次の表はレジスタによっ
てサポートされるコマンドを示す。
レジスタ３２も示される。コマンド・レジスタ３２は、
外部媒体（図示せず）がコントローラ１１にどんな行動
を望むかという情報を含む。外部媒体はこれらのコマン
ドをレジスタ３２に書き込む。次の表はレジスタによっ
てサポートされるコマンドを示す。
【００２０】
【００２１】図３にはまた、失敗しきい値レジスタ３３
と失敗カウント・レジスタ３４が示される。失敗しきい
値レジスタ３３はフラッシュ・メモリのバイト１に一致
し、一方失敗カウント・レジスタ３４は電源投入セッシ
ョンの開始の際に、初期の失敗カウントとして、フラッ
シュ・メモリ１２のバイト２からロードされる。基本的
に、現在のセッションの失敗したパスワードによるアン
ロックの試みは、失敗カウント・レジスタ３４の初期値
に加えられる。その結果、タイム・レジスタ３４は全て
アップデートされ、フラッシュ・メモリ１２のバイト２
もまたアップデートされる。
と失敗カウント・レジスタ３４が示される。失敗しきい
値レジスタ３３はフラッシュ・メモリのバイト１に一致
し、一方失敗カウント・レジスタ３４は電源投入セッシ
ョンの開始の際に、初期の失敗カウントとして、フラッ
シュ・メモリ１２のバイト２からロードされる。基本的
に、現在のセッションの失敗したパスワードによるアン
ロックの試みは、失敗カウント・レジスタ３４の初期値
に加えられる。その結果、タイム・レジスタ３４は全て
アップデートされ、フラッシュ・メモリ１２のバイト２
もまたアップデートされる。
【００２２】また、デバイス・パスワード・レジスタ３
５も図示される。デバイス・パスワード・レジスタ３５
は１２８ビットのパスワード情報を含む。各電源投入セ
ッションの開始時に、フラッシュ・メモリ１２のバイト
４８〜６３の内容がデバイス・パスワード・レジスタ３
５にコピーされるので、パスワードの修正が成功した場
合全てレジスタ３５にコピーされる。ランダム・チャレ
ンジ情報を含むランダム・チャレンジ・レジスタ３６も
またコピーされる。基本的に、各電源投入セッションの
開始時に、フラッシュ・メモリ１２のバイト９６〜１２
７の内容がレジスタ３６にコピーされる。その結果、各
パスワードによるアンロック・セッションはランダム・
チャレンジ・レジスタ３６をアップデートする。従っ
て、ランダム・チャレンジ・レジスタ３６は本質的に、
あるパターンを繰り返す前に、全ての可能なビット・パ
ターン（全ての０のビット・パターンを除く）を発生す
る、リニア・フィードバック・シフト・レジスタ（ＬＦ
ＳＲ）である。これは、レジスタ３６の選択されたビッ
ト・ポジションをタップして、それらに、図４に示す排
他的論理和ツリー４１を提供することによって達成され
る。ツリー４１の出力はレジスタ３６のシフト入力にフ
ィードバックされる。図４に示すように、ランダム・チ
ャレンジ・レジスタ３６はＬＳＦＲ能力を提供する回路
４２を有している。動作の際、モード制御信号４５はデ
ータがレジスタ３６に再循環されるか、また新しいビッ
ト・パターンがそこにロードされるかを判断する。
５も図示される。デバイス・パスワード・レジスタ３５
は１２８ビットのパスワード情報を含む。各電源投入セ
ッションの開始時に、フラッシュ・メモリ１２のバイト
４８〜６３の内容がデバイス・パスワード・レジスタ３
５にコピーされるので、パスワードの修正が成功した場
合全てレジスタ３５にコピーされる。ランダム・チャレ
ンジ情報を含むランダム・チャレンジ・レジスタ３６も
またコピーされる。基本的に、各電源投入セッションの
開始時に、フラッシュ・メモリ１２のバイト９６〜１２
７の内容がレジスタ３６にコピーされる。その結果、各
パスワードによるアンロック・セッションはランダム・
チャレンジ・レジスタ３６をアップデートする。従っ
て、ランダム・チャレンジ・レジスタ３６は本質的に、
あるパターンを繰り返す前に、全ての可能なビット・パ
ターン（全ての０のビット・パターンを除く）を発生す
る、リニア・フィードバック・シフト・レジスタ（ＬＦ
ＳＲ）である。これは、レジスタ３６の選択されたビッ
ト・ポジションをタップして、それらに、図４に示す排
他的論理和ツリー４１を提供することによって達成され
る。ツリー４１の出力はレジスタ３６のシフト入力にフ
ィードバックされる。図４に示すように、ランダム・チ
ャレンジ・レジスタ３６はＬＳＦＲ能力を提供する回路
４２を有している。動作の際、モード制御信号４５はデ
ータがレジスタ３６に再循環されるか、また新しいビッ
ト・パターンがそこにロードされるかを判断する。
【００２３】最後に、図３は、セキュリティ・レジスタ
１３の一部である一時データ・レジスタ３７を示す。一
時データ・レジスタ３７は、外部媒体とフラッシュ・メ
モリ１２の間の信号の通り道として機能する。基本的
に、一時データ・レジスタ３７は、フラッシュ・メモリ
１２のパスワードやユーザーＩＤ情報をアップデート
し、フラッシュ・メモリ１２からデバイス２０のシリア
ル・ナンバーとユーザーＩＤ情報を読み出すために使用
される。
１３の一部である一時データ・レジスタ３７を示す。一
時データ・レジスタ３７は、外部媒体とフラッシュ・メ
モリ１２の間の信号の通り道として機能する。基本的
に、一時データ・レジスタ３７は、フラッシュ・メモリ
１２のパスワードやユーザーＩＤ情報をアップデート
し、フラッシュ・メモリ１２からデバイス２０のシリア
ル・ナンバーとユーザーＩＤ情報を読み出すために使用
される。
【００２４】ここで図５を参照すると、すべてＩＥＥＥ
１１４９．１インターフェース・スタンダードによって
要求される、テスト・アクセス・ポート（ＴＡＰ）コン
トローラ５１、命令レジスタ５２、インストラクション
・デコーダ５３、デバイス・バイパス・レジスタ５４、
境界走査レジスタ５５を含む、境界走査ポート１５のブ
ロック図が示される。追加レジスタである、セキュリテ
ィ・ダイアログ・レジスタ５６は、外部媒体（図示せ
ず）とデバイス２０の間の安定したダイアログを提供す
る。セキュリティ・ダイアログ・レジスタ５６は、外部
媒体（図示せず）とセキュリティ・レジスタ１３の間、
または外部媒体とフラッシュ・メモリ１２の間の全ての
データ交換を扱う１２８ビット幅のレジスタである。
１１４９．１インターフェース・スタンダードによって
要求される、テスト・アクセス・ポート（ＴＡＰ）コン
トローラ５１、命令レジスタ５２、インストラクション
・デコーダ５３、デバイス・バイパス・レジスタ５４、
境界走査レジスタ５５を含む、境界走査ポート１５のブ
ロック図が示される。追加レジスタである、セキュリテ
ィ・ダイアログ・レジスタ５６は、外部媒体（図示せ
ず）とデバイス２０の間の安定したダイアログを提供す
る。セキュリティ・ダイアログ・レジスタ５６は、外部
媒体（図示せず）とセキュリティ・レジスタ１３の間、
または外部媒体とフラッシュ・メモリ１２の間の全ての
データ交換を扱う１２８ビット幅のレジスタである。
【００２５】命令レジスタ５２は、境界走査モードの間
機構１０の中のさまざまなレジスタのアクセスを制御す
る。ＩＥＥＥ１１４９．１スタンダードにより、このア
クセスは、エクステスト、サンプル、バイパスを含むイ
ンストラクションの基本的な組み合わせを要求する。し
かし、外部媒体とセキュリティ・レジスタ１３の間のダ
イアログを促進するために、いくつかの追加的なインス
トラクションが定義されている。すなわち、次の追加的
な境界走査インストラクションを持つ５ビット幅の境界
走査命令レジスタが提案されている。
機構１０の中のさまざまなレジスタのアクセスを制御す
る。ＩＥＥＥ１１４９．１スタンダードにより、このア
クセスは、エクステスト、サンプル、バイパスを含むイ
ンストラクションの基本的な組み合わせを要求する。し
かし、外部媒体とセキュリティ・レジスタ１３の間のダ
イアログを促進するために、いくつかの追加的なインス
トラクションが定義されている。すなわち、次の追加的
な境界走査インストラクションを持つ５ビット幅の境界
走査命令レジスタが提案されている。
【００２６】 注：ｘ＝不問
【００２７】ここで図６を参照すると、上記の表のイン
ストラクションの読み取り・書き込みを実現するために
必要なセキュリティ・ダイアログ・レジスタ５６とセキ
ュリティ・レジスタ１３の間の対話が示される。デバイ
ス・シリアル・ナンバーとユーザーＩＤ情報は必ずしも
セキュリティ・レジスタ１３に保存されていないので、
それらは必要に応じて一時データ・レジスタ３７に保存
される。従って、外部媒体からデバイス・シリアル・ナ
ンバー・レジスタへの書き込み操作によって、データは
一時データ・レジスタ３７に保存され、そこからフラッ
シュ・メモリ１２に転送される。同様に、外部媒体によ
るユーザーＩＤ情報読み取りの要求によって、フラッシ
ュ・メモリ１２から一時データ・レジスタ３７へのデー
タ転送が発生し、そこからデータが外部媒体（図示せ
ず）に転送される。
ストラクションの読み取り・書き込みを実現するために
必要なセキュリティ・ダイアログ・レジスタ５６とセキ
ュリティ・レジスタ１３の間の対話が示される。デバイ
ス・シリアル・ナンバーとユーザーＩＤ情報は必ずしも
セキュリティ・レジスタ１３に保存されていないので、
それらは必要に応じて一時データ・レジスタ３７に保存
される。従って、外部媒体からデバイス・シリアル・ナ
ンバー・レジスタへの書き込み操作によって、データは
一時データ・レジスタ３７に保存され、そこからフラッ
シュ・メモリ１２に転送される。同様に、外部媒体によ
るユーザーＩＤ情報読み取りの要求によって、フラッシ
ュ・メモリ１２から一時データ・レジスタ３７へのデー
タ転送が発生し、そこからデータが外部媒体（図示せ
ず）に転送される。
【００２８】ここで図７を参照すると、境界走査ポート
１５のテスト・アクセス・ポート（ＴＡＰ）コントロー
ラ７０の実施例の１つが示される。図示されるように、
図７は、境界走査モード中の読み取り・書き込みインス
トラクションの動作を説明する。説明のために、「セキ
ュリティ・コマンド・レジスタ読み取り」（コード１０
００１）のインストラクションを検討しよう。このイン
ストラクションを実行するために、外部媒体は次のステ
ップを踏まなければならない。 １．ＴＡＰコントローラをテスト−ロジック−リセット
状態にする。 ２．以下の状態（ラン−テスト−アイドル−＞セレクト
−ＤＲ−走査−＞セレクト−ＩＲ−走査−＞キャプチャ
−ＩＲ−＞シフト−ＩＲ−＞出口１−ＩＲ−＞アップデ
ート−ＩＲ）をトラバースし、コード１０００１のイン
ストラクションをロードする。５ビット・コードはシフ
ト−ＩＲ状態で命令レジスタにシフトインされる。 ３．ＴＡＰコントローラのＤＲシフト部分をトラバース
し、セキュリティ・コマンド・レジスタにデータを書き
込む。このステップは、以下の状態（セレクト−ＤＲ−
走査−＞キャプチャ−ＤＲ−＞シフト−ＤＲ−＞出口１
−ＤＲ−＞アップデート−ＤＲ−＞ラン−テスト−アイ
ドル）のトラバースを必要とする。セキュリティ・コマ
ンド・レジスタに書き込まれる８ビットのデータは、シ
フト−ＤＲ状態でＴＤＩリードを通じてシフトインされ
る。データの最下位ビットはこの状態で最初にシフトイ
ンされる。
１５のテスト・アクセス・ポート（ＴＡＰ）コントロー
ラ７０の実施例の１つが示される。図示されるように、
図７は、境界走査モード中の読み取り・書き込みインス
トラクションの動作を説明する。説明のために、「セキ
ュリティ・コマンド・レジスタ読み取り」（コード１０
００１）のインストラクションを検討しよう。このイン
ストラクションを実行するために、外部媒体は次のステ
ップを踏まなければならない。 １．ＴＡＰコントローラをテスト−ロジック−リセット
状態にする。 ２．以下の状態（ラン−テスト−アイドル−＞セレクト
−ＤＲ−走査−＞セレクト−ＩＲ−走査−＞キャプチャ
−ＩＲ−＞シフト−ＩＲ−＞出口１−ＩＲ−＞アップデ
ート−ＩＲ）をトラバースし、コード１０００１のイン
ストラクションをロードする。５ビット・コードはシフ
ト−ＩＲ状態で命令レジスタにシフトインされる。 ３．ＴＡＰコントローラのＤＲシフト部分をトラバース
し、セキュリティ・コマンド・レジスタにデータを書き
込む。このステップは、以下の状態（セレクト−ＤＲ−
走査−＞キャプチャ−ＤＲ−＞シフト−ＤＲ−＞出口１
−ＤＲ−＞アップデート−ＤＲ−＞ラン−テスト−アイ
ドル）のトラバースを必要とする。セキュリティ・コマ
ンド・レジスタに書き込まれる８ビットのデータは、シ
フト−ＤＲ状態でＴＤＩリードを通じてシフトインされ
る。データの最下位ビットはこの状態で最初にシフトイ
ンされる。
【００２９】ステップ３で、データはシフト−ＤＲ状態
でセキュリティ・ダイアログ・データ・レジスタにシフ
トされる。アップデート−ＤＲ状態では、セキュリティ
・ダイアログ・データ・レジスタの内容は、セキュリテ
ィ・コマンド・レジスタに転送される。セキュリティ・
ダイアログ・データ・レジスタは、ＤＲシフト状態の
間、境界走査の読み取り・書き込みの全てのインストラ
クションについて、自動的に選択されることに留意され
たい。
でセキュリティ・ダイアログ・データ・レジスタにシフ
トされる。アップデート−ＤＲ状態では、セキュリティ
・ダイアログ・データ・レジスタの内容は、セキュリテ
ィ・コマンド・レジスタに転送される。セキュリティ・
ダイアログ・データ・レジスタは、ＤＲシフト状態の
間、境界走査の読み取り・書き込みの全てのインストラ
クションについて、自動的に選択されることに留意され
たい。
【００３０】インストラクションを比較するために、
「デバイス・シリアル・ナンバー・レジスタの読み取
り」（コード１０１１１）を検討しよう。このインスト
ラクションを実行するためには、外部媒体は次のステッ
プを踏まなければならない。 １．ＴＡＰコントローラをテスト−ロジック−リセット
状態にする。 ２．以下の状態（ラン−テスト−アイドル−＞セレクト
−ＤＲ−走査−＞セレクト−ＩＲ−走査−＞キャプチャ
−ＩＲ−＞シフト−ＩＲ−＞出口１−ＩＲ−＞アップデ
ート−ＩＲ）をトラバースし、コード１０１１１の命令
レジスタをロードする。５ビット・コードはシフト−Ｉ
Ｒ状態で命令レジスタにシフトされる。 ３．ＴＡＰコントローラのＤＲシフト部分をトラバース
して、デバイス・シリアル・ナンバー・レジスタを読み
取る。このステップは以下の状態（セレクト−ＤＲ−走
査−＞キャプチャ−ＤＲ−＞シフト−ＤＲ−＞出口１−
ＤＲ−＞アップデート−ＤＲ−＞ラン−テスト−アイド
ル）のトラバースを必要とする。読み取られるべき３２
ビットのデータは、キャプチャ−ＤＲ状態で、一時デー
タ・レジスタからセキュリティ・データ・レジスタにロ
ードされる。シフト−ＤＲ状態で、セキュリティ・ダイ
アログ・データ・レジスタの内容はＴＤＯリードを通じ
てシフト・アウトされる。
「デバイス・シリアル・ナンバー・レジスタの読み取
り」（コード１０１１１）を検討しよう。このインスト
ラクションを実行するためには、外部媒体は次のステッ
プを踏まなければならない。 １．ＴＡＰコントローラをテスト−ロジック−リセット
状態にする。 ２．以下の状態（ラン−テスト−アイドル−＞セレクト
−ＤＲ−走査−＞セレクト−ＩＲ−走査−＞キャプチャ
−ＩＲ−＞シフト−ＩＲ−＞出口１−ＩＲ−＞アップデ
ート−ＩＲ）をトラバースし、コード１０１１１の命令
レジスタをロードする。５ビット・コードはシフト−Ｉ
Ｒ状態で命令レジスタにシフトされる。 ３．ＴＡＰコントローラのＤＲシフト部分をトラバース
して、デバイス・シリアル・ナンバー・レジスタを読み
取る。このステップは以下の状態（セレクト−ＤＲ−走
査−＞キャプチャ−ＤＲ−＞シフト−ＤＲ−＞出口１−
ＤＲ−＞アップデート−ＤＲ−＞ラン−テスト−アイド
ル）のトラバースを必要とする。読み取られるべき３２
ビットのデータは、キャプチャ−ＤＲ状態で、一時デー
タ・レジスタからセキュリティ・データ・レジスタにロ
ードされる。シフト−ＤＲ状態で、セキュリティ・ダイ
アログ・データ・レジスタの内容はＴＤＯリードを通じ
てシフト・アウトされる。
【００３１】ここで図８を参照すると、コントローラ１
１の実施例の１つのブロック図を示す。図示されるよう
に、コントローラ１１は状態マシーン・フリップフロッ
プ８２に電気的に接続された組合せロジック８１を有し
ており、そのフリップフロップが今度は組合せロジック
８３に電気的に接続されている。これらのデバイスか
ら、コントローラ１１は、外部媒体からの要求を、レジ
スタ１３のセキュリティ・コマンド・レジスタに復調
し、各要求に関する外部媒体の書き込み・読み取り動作
のシーケンスを監視し、フラッシュ・メモリへのアドレ
ス・データ・ポートを制御し、さまざまなセキュリティ
関連レジスタの読み取り・書き込み動作を制御し、デバ
イス出力ポート２２のトライステート・コントロールを
制御する。図９は、外部媒体からのさまざまな要求に関
してコントローラ１１が取る行動の詳細な流れ図であ
る。
１の実施例の１つのブロック図を示す。図示されるよう
に、コントローラ１１は状態マシーン・フリップフロッ
プ８２に電気的に接続された組合せロジック８１を有し
ており、そのフリップフロップが今度は組合せロジック
８３に電気的に接続されている。これらのデバイスか
ら、コントローラ１１は、外部媒体からの要求を、レジ
スタ１３のセキュリティ・コマンド・レジスタに復調
し、各要求に関する外部媒体の書き込み・読み取り動作
のシーケンスを監視し、フラッシュ・メモリへのアドレ
ス・データ・ポートを制御し、さまざまなセキュリティ
関連レジスタの読み取り・書き込み動作を制御し、デバ
イス出力ポート２２のトライステート・コントロールを
制御する。図９は、外部媒体からのさまざまな要求に関
してコントローラ１１が取る行動の詳細な流れ図であ
る。
【００３２】上記で説明したように、各セキュリティ・
クリアランス・セッションの間、外部媒体はファンクシ
ョンｆ（パスワード、ランダム・チャレンジ）の計算を
必要とする。外部媒体の計算の妥当性をテストするため
に、コントローラ１１はこの同じファンクションを計算
する。このファンクションを実現する方法の１つは、Ｌ
ＦＳＲと多項式分割を使用することである。ＬＦＳＲと
多項式分割のための回路は図１０に表され、以下ＬＦＳ
Ｒ１０１と呼ばれる。図示されるように、ＬＦＳＲ１０
１はフリップフロップ１０２、排他的論理和ゲート１０
３、定数掛け算器１０４からなる。定数１について、定
数掛け算器１０４に接続がなされるが、一方定数０につ
いては接続はなされない。ＬＦＳＲ１０１へのシリアル
入力の流れは多項式的なので、ＬＦＳＲ１０１は、定数
Ｃ0 、Ｃ1 、．．．、Ｃr によって定義される特性多項
式を有している。
クリアランス・セッションの間、外部媒体はファンクシ
ョンｆ（パスワード、ランダム・チャレンジ）の計算を
必要とする。外部媒体の計算の妥当性をテストするため
に、コントローラ１１はこの同じファンクションを計算
する。このファンクションを実現する方法の１つは、Ｌ
ＦＳＲと多項式分割を使用することである。ＬＦＳＲと
多項式分割のための回路は図１０に表され、以下ＬＦＳ
Ｒ１０１と呼ばれる。図示されるように、ＬＦＳＲ１０
１はフリップフロップ１０２、排他的論理和ゲート１０
３、定数掛け算器１０４からなる。定数１について、定
数掛け算器１０４に接続がなされるが、一方定数０につ
いては接続はなされない。ＬＦＳＲ１０１へのシリアル
入力の流れは多項式的なので、ＬＦＳＲ１０１は、定数
Ｃ0 、Ｃ1 、．．．、Ｃr によって定義される特性多項
式を有している。
【００３３】ＬＦＳＲ１０１は特性多項式によって入力
多項式を割り算し、余りを回路に残す。特性多項式をパ
スワードによって定義されたものとして、また入力多項
式をランダム・チャレンジ・ビット・ストリームによっ
て定義されたものとして仮定すると、ＬＦＳＲ１０１に
残る余りがファンクションｆ（パスワード、ランダム・
チャレンジ）である。パスワードによるアンロック、ユ
ーザーＩＤ情報の変更、デバイス・シリアル・ナンバー
とユーザーＩＤ情報の読み取りのためのさまざまなアル
ゴリズムの一部を以下説明する。
多項式を割り算し、余りを回路に残す。特性多項式をパ
スワードによって定義されたものとして、また入力多項
式をランダム・チャレンジ・ビット・ストリームによっ
て定義されたものとして仮定すると、ＬＦＳＲ１０１に
残る余りがファンクションｆ（パスワード、ランダム・
チャレンジ）である。パスワードによるアンロック、ユ
ーザーＩＤ情報の変更、デバイス・シリアル・ナンバー
とユーザーＩＤ情報の読み取りのためのさまざまなアル
ゴリズムの一部を以下説明する。
【００３４】動作の際、セキュリティ・ダイアログ・セ
ッションの間の全ての活動は、外部媒体によって開始さ
れる。従って、デバイス２０はこれらのコマンドにスレ
ーブとして反応する。さまざまな操作のためのイベント
の全般的なシーケンスは以下のものを含む。（１）外部
媒体からセキュリティ・コマンド・レジスタへの、コン
トローラ１１に望まれる動作を示す要求の書き込み、
（２）境界走査命令レジスタに定義されたレジスタの読
み取り・書き込みインストラクションのシーケンスを順
次実行すること。次の表はさまざまな操作のための外部
媒体とコントローラ１１の間のイベントのシーケンスを
時間順に示す。
ッションの間の全ての活動は、外部媒体によって開始さ
れる。従って、デバイス２０はこれらのコマンドにスレ
ーブとして反応する。さまざまな操作のためのイベント
の全般的なシーケンスは以下のものを含む。（１）外部
媒体からセキュリティ・コマンド・レジスタへの、コン
トローラ１１に望まれる動作を示す要求の書き込み、
（２）境界走査命令レジスタに定義されたレジスタの読
み取り・書き込みインストラクションのシーケンスを順
次実行すること。次の表はさまざまな操作のための外部
媒体とコントローラ１１の間のイベントのシーケンスを
時間順に示す。
【００３５】
【００３６】
【００３７】
【００３８】
【００３９】
【００４０】
【００４１】
【００４２】
【００４３】注：スーパーユーザーによるアンロック・
セッションは、セキュリティ・コマンド・レジスタの公
表されていない符号（０ＣＨ〜ＦＦＨ）を必要とする。
この符号はデバイスの製造業者にのみ知られている。そ
の結果、スーパーユーザーによるアンロック・シーケン
スはデバイス２０に据え付けられている。例えば、この
シーケンスは、セキュリティ・データ・ダイアログ・レ
ジスタへの一定のデータ・パターンを含む、書き込み操
作の有限のシーケンスである。従って、スーパーユーザ
ーによるアンロック・セッションは、製造業者かまた
は、製造業者を代行する第三者によって行われる。
セッションは、セキュリティ・コマンド・レジスタの公
表されていない符号（０ＣＨ〜ＦＦＨ）を必要とする。
この符号はデバイスの製造業者にのみ知られている。そ
の結果、スーパーユーザーによるアンロック・シーケン
スはデバイス２０に据え付けられている。例えば、この
シーケンスは、セキュリティ・データ・ダイアログ・レ
ジスタへの一定のデータ・パターンを含む、書き込み操
作の有限のシーケンスである。従って、スーパーユーザ
ーによるアンロック・セッションは、製造業者かまた
は、製造業者を代行する第三者によって行われる。
【図１】本発明のセキュリティ機構の実施例の１つを有
するデバイスのブロック図である。
するデバイスのブロック図である。
【図２】図１の実施例の不揮発性フラッシュ・メモリ機
構の絵画図である。
構の絵画図である。
【図３】図１に示す実施例のセキュリティ関連レジスタ
のブロック図である。
のブロック図である。
【図４】図１に示す実施例のランダム・チャレンジ・レ
ジスタのブロック図である。
ジスタのブロック図である。
【図５】図１に示す実施例の境界走査ポートのブロック
図である。
図である。
【図６】図１に示す実施例のセキュリティ関連レジスタ
とセキュリティ・データ・ダイアログ・レジスタの間の
対話のブロック図である。
とセキュリティ・データ・ダイアログ・レジスタの間の
対話のブロック図である。
【図７】図１に示す実施例の境界走査ポートのテスト・
アクセス・ポート・コントローラの状態図である。
アクセス・ポート・コントローラの状態図である。
【図８】図１に示す実施例のパスワード・不揮発性メモ
リ制御回路のブロック図である。
リ制御回路のブロック図である。
【図９Ａ】外部媒体からのさまざまな要求のための制御
回路の動作の流れ図の１である。
回路の動作の流れ図の１である。
【図９Ｂ】外部媒体からのさまざまな要求のための制御
回路の動作の流れ図の２である。
回路の動作の流れ図の２である。
【図１０】多項式除法を行うリニア・フィードバック・
シフト・レジスタのブロック図である。
シフト・レジスタのブロック図である。
Claims (27)
- 【請求項１】 デバイスの許可されない使用を防止する
ために、デバイスの中心的な機能を制御するための内蔵
型セキュリティ機構を含む、コア機能回路と少なくとも
１つの出力ポートを有する大規模集積デバイス。 - 【請求項２】 前記内蔵型セキュリティ機構が、 セキュリティ機構の動作を制御するためのコントローラ
と、 前記コントローラと電気的に接続され、セキュリティ機
構と外部媒体の間のインターフェースを提供する境界走
査ポートと、 前記コントローラに電気的に接続され、セキュリティ機
構に所定の情報とデータの不揮発性ストレージを提供す
るフラッシュ・メモリと、 前記コントローラに機能的なサポートを提供するため
の、前記フラッシュ・メモリ、前記コントローラ、前記
境界走査ポートに電気的に接続された、１組のセキュリ
ティ・レジスタと、 大規模集積デバイスのコア機能回路と出力ポートに及ぶ
機能的な制御を前記コントローラに提供するための、前
記コントローラ、コア機能回路、デバイスの出力ポート
に電気的に接続された、トライステート制御ロジックと
を含む、請求項１に記載のデバイス。 - 【請求項３】 前記コントローラが、前記外部媒体によ
って送られたコマンドを解釈し、前記フラッシュ・メモ
リと前記セキュリティ・レジスタを管理し、デバイスを
アンロックするためのパスワードを照合し、前記外部媒
体に前記所定のデータを提供し、前記トライステート・
ロジックを通じてコア機能回路の出力ポートを制御する
ためのコンビネーショナル・ロジックを含む、請求項２
に記載のデバイス。 - 【請求項４】 前記フラッシュ・メモリが前記所定の情
報を保存するための１２８バイトのメモリを提供し、各
前記バイトが８ビット幅で、独立した位置アドレスを有
し、最初のバイトが位置アドレス０で、最後のバイトが
位置アドレス１２７である、請求項２に記載のデバイ
ス。 - 【請求項５】 前記所定の情報とデータがユーザーＩＤ
情報と、パスワードと、デバイス・シリアル・ナンバー
と、ランダム・セキュリティ・チャレンジと、セキュリ
ティ・セッション・ステータス情報と、失敗情報とを含
む、請求項４に記載のデバイス。 - 【請求項６】 前記セキュリティ・ステータス情報が位
置アドレス０に保存され、前記失敗情報が位置アドレス
１、２に保存され、前記ユーザーＩＤが位置アドレス３
〜４７に保存され、前記パスワードが位置アドレス４８
〜６３に保存され、前記シリアル・ナンバーが位置アド
レス６４〜９５に保存され、前記ランダム・セキュリテ
ィ・チャレンジが位置アドレス９６〜１２７に保存され
る、請求項５に記載のデバイス。 - 【請求項７】 前記ランダム・セキュリティ・チャレン
ジがテストであり、デバイスをアンロックするために
は、前期テストが前記外部媒体に各電源投入の開始時の
値に復帰することを要求する、請求項５に記載のデバイ
ス。 - 【請求項８】 前記セキュリティ・レジスタがセキュリ
ティ・ステータス・レジスタと、セキュリティ・コマン
ド・レジスタと、失敗しきい値レジスタと、失敗カウン
ト・レジスタと、デバイス・パスワード・レジスタと、
ランダム・チャレンジ・レジスタと、一時データ・レジ
スタとを含む、請求項２に記載のデバイス。 - 【請求項９】 前記境界走査ポートが標準ＩＥＥＥ１１
４９．１ポートである、請求項２に記載のデバイス。 - 【請求項１０】 大規模集積デバイスのための内蔵型セ
キュリティ機構であって、デバイスがコア機能回路と出
力ポートを有し、セキュリティ機構が、 セキュリティ機構の動作を制御するためのコントローラ
と、 前記コントローラに電気的に接続された、セキュリティ
機構と外部媒体の間のインターフェースを提供する境界
走査ポートと、 前記コントローラに電気的に接続された、セキュリティ
機構に所定の情報とデータの不揮発性ストレージを提供
するフラッシュ・メモリと、前記コントローラに機能的
なサポートを提供するための、前記フラッシュ・メモ
リ、前記コントローラ、前記境界走査ポートに電気的に
接続された、１組のセキュリティ・レジスタと、 大規模集積デバイスの前記コア機能回路と出力ポートの
機能的な制御を前記コントローラに提供する、デバイス
の許可されない使用を防止するためにデバイスの前記コ
ントローラ、コア機能回路、出力ポートに電気的に接続
された、トライステート制御ロジックと、を含む、内蔵
型セキュリティ機構。 - 【請求項１１】 前記外部媒体によって送られたコマン
ドを解釈し、前記フラッシュ・メモリと前記セキュリテ
ィ・レジスタを管理し、デバイスをアンロックするため
のパスワードを照合し、前記外部媒体に前記所定のデー
タを提供し、前記トライステート・ロジックを通じてコ
ア機能回路の出力ポートを制御するためのコンビネーシ
ョナル・ロジックと状態マシーン・フリップフロップを
含む、請求項１０に記載のデバイス。 - 【請求項１２】 前記フラッシュ・メモリが前記所定の
情報とデータを保存するための１２８バイトのメモリを
提供し、各前記バイトが８ビット幅で独立した位置アド
レスを有し、その際最初のバイトが位置アドレス０で最
後のバイトが位置アドレス１２７である、請求項１１に
記載のデバイス。 - 【請求項１３】 前記所定の情報とデータがユーザーＩ
Ｄ情報と、パスワードと、デバイスのシリアル・ナンバ
ーと、ランダム・セキュリティ・チャレンジと、セキュ
リティ・セッション・ステータス情報と、失敗情報とを
含む、請求項１２に記載のデバイス。 - 【請求項１４】 前記セキュリティ・ステータス情報が
位置アドレス０に保存され、前記失敗情報が位置アドレ
ス１、２に保存され、前記ユーザーＩＤが位置アドレス
３〜４７に保存され、前記パスワードが位置アドレス４
８〜６３に保存され、前記シリアル・ナンバーが位置ア
ドレス６４〜９５に保存され、前記ランダム・セキュリ
ティ・チャレンジが位置アドレス９６〜１２７に保存さ
れる、請求項１３に記載のデバイス。 - 【請求項１５】 前記ランダム・セキュリティ・チャレ
ンジがテストであり、デバイスをアンロックするために
は、前期テストが前記外部媒体に各電源投入の開始時の
値に復帰することを要求する、請求項１３に記載のデバ
イス。 - 【請求項１６】 前記セキュリティ・レジスタが、セキ
ュリティ・ステータス・レジスタと、セキュリティ・コ
マンド・レジスタと、失敗しきい値レジスタと、失敗カ
ウント・レジスタと、デバイス・パスワード・レジスタ
と、ランダム・チャレンジ・レジスタと、一時データ・
レジスタとを含む、請求項１０に記載のデバイス。 - 【請求項１７】 前記境界走査ポートが標準ＩＥＥＥ１
１４９．１ポートである、請求項１６に記載のデバイ
ス。 - 【請求項１８】 大規模集積デバイスを盗難から防ぐた
めの方法であって、大規模集積デバイスがコア機能回路
と出力ポートを有し、セキュリティ機構を、デバイスの
許可されない使用を防止するためにデバイスに組み込む
ステップを含む方法。 - 【請求項１９】 前記セキュリティ機構が、外部媒体か
らデバイスへの許可されないアクセスを防止するための
セキュリティ・セッションに入る、請求項１８に記載の
方法。 - 【請求項２０】 前記セキュリティ・セッションが、 ａ．デバイスに電源を投入する都度、外部媒体にパスワ
ードを返すよう要求するステップと、 ｂ．前記セキュリティ機構で前記返されたパスワードと
プログラムされたパスワードを比較して、パスワードが
既存のものと一致するかどうかを判断するステップと、 ｃ．前記パスワードが既存のものと一致した場合、前記
外部媒体にデバイスへのアクセスを提供するステップと
を含む、請求項１９に記載の方法。 - 【請求項２１】 前記セキュリティ・セッションが、 ａ．デバイスに電源を投入する都度、外部媒体にランダ
ム・チャレンジの値を返すよう要求するステップと、 ｂ．前記返されたランダム・チャレンジの値を、前記セ
キュリティ機構によって計算されたランダム・チャレン
ジの値と比較して、チャレンジの値が既存のものと一致
するかどうかを判断するステップと、 ｃ．前記チャレンジの値が既存のものと一致した場合、
前記外部媒体にデバイスへのアクセスを提供するステッ
プとを含む、請求項１９に記載の方法。 - 【請求項２２】 前記ランダム・チャレンジの値が前記
外部媒体と前記セキュリティ機構によって、１組の確率
変数から計算された値である、請求項２１に記載の方
法。 - 【請求項２３】 前記セキュリティ・セッションが、 ａ．デバイスに電源を投入する都度、外部媒体にパスワ
ードとランダム・チャレンジの値を返すよう要求するス
テップと、 ｂ．前記返されたランダム・チャレンジの値を、前記セ
キュリティ機構によって計算されたランダム・チャレン
ジの値と比較して、チャレンジの値が既存のものと一致
するかどうかを判断するステップと、 ｃ．前記セキュリティ機構で前記返されたパスワードと
プログラムされたパスワードを比較して、パスワードが
既存のものと一致するかどうかを判断するステップと、 ｄ．前記チャレンジの値と前記パスワードが既存のもの
と一致した場合、前記外部媒体にデバイスへのアクセス
を提供するステップとを含む、請求項１９に記載の方
法。 - 【請求項２４】 前記外部媒体が前記セキュリティ・セ
ッションをパスした場合、前記セキュリティ機構がデバ
イス・シリアル・ナンバー変更セッションに入る、請求
項１９に記載の方法。 - 【請求項２５】 前記外部媒体が前記セキュリティ・セ
ッションにパスした場合、前記セキュリティ機構がパス
ワード変更セッションに入る、請求項１９に記載の方
法。 - 【請求項２６】 前記外部媒体が前記セキュリティ・セ
ッションにパスした場合、前記セキュリティ機構がデバ
イス・シリアル・ナンバー読み取りセッションに入る、
請求項１９に記載の方法。 - 【請求項２７】 前記外部媒体が前記セキュリティ・セ
ッションにパスした場合、前記セキュリティ機構が失敗
しきい値変更セッションに入る、請求項１９に記載の方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/623271 | 1996-03-28 | ||
| US08/623,271 US5774545A (en) | 1996-03-28 | 1996-03-28 | Method and apparatus for enhancing security in and discouraging theft of VLSI and ULSI devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1083354A true JPH1083354A (ja) | 1998-03-31 |
Family
ID=24497439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9077074A Pending JPH1083354A (ja) | 1996-03-28 | 1997-03-28 | Ｖｌｓｉおよびｕｌｓｉデバイスの保安を向上し、盗難を防止するための方法と装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5774545A (ja) |
| EP (1) | EP0798620A2 (ja) |
| JP (1) | JPH1083354A (ja) |
| KR (1) | KR970067025A (ja) |
| BR (1) | BR9701281A (ja) |
| CA (1) | CA2196482C (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299556A (ja) * | 2001-04-02 | 2002-10-11 | Fujitsu Ltd | 半導体集積回路 |
| JP2002365337A (ja) * | 2001-06-07 | 2002-12-18 | Sony Corp | テスト回路およびデジタル回路 |
| JP2008538236A (ja) * | 2005-03-21 | 2008-10-16 | テキサス インスツルメンツ インコーポレイテッド | 最適化されたｊｔａｇインターフェイス |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5857021A (en) * | 1995-11-07 | 1999-01-05 | Fujitsu Ltd. | Security system for protecting information stored in portable storage media |
| SE9602186D0 (sv) | 1996-05-31 | 1996-05-31 | Christer Johansson | ID-krets för elektronisk apparatur |
| US8225089B2 (en) | 1996-12-04 | 2012-07-17 | Otomaku Properties Ltd., L.L.C. | Electronic transaction systems utilizing a PEAD and a private key |
| AU8028798A (en) * | 1997-06-16 | 1999-01-04 | Memory Corporation | Security device |
| US6032257A (en) * | 1997-08-29 | 2000-02-29 | Compaq Computer Corporation | Hardware theft-protection architecture |
| US6018800A (en) * | 1997-09-08 | 2000-01-25 | Micron Electronics, Inc. | Security mechanism for a computer system |
| US6154821A (en) * | 1998-03-10 | 2000-11-28 | Rambus Inc. | Method and apparatus for initializing dynamic random access memory (DRAM) devices by levelizing a read domain |
| JPH11282671A (ja) * | 1998-03-31 | 1999-10-15 | Texas Instr Japan Ltd | コンピュータシステム |
| US7246246B2 (en) * | 1998-04-17 | 2007-07-17 | Iomega Corporation | System for keying protected electronic data to particular media to prevent unauthorized copying using a compound key |
| US6160734A (en) * | 1998-06-04 | 2000-12-12 | Texas Instruments Incorporated | Method for ensuring security of program data in one-time programmable memory |
| US6571191B1 (en) * | 1998-10-27 | 2003-05-27 | Cummins, Inc. | Method and system for recalibration of an electronic control module |
| US6434535B1 (en) | 1998-11-13 | 2002-08-13 | Iomega Corporation | System for prepayment of electronic content using removable media and for prevention of unauthorized copying of same |
| US6289459B1 (en) * | 1999-01-20 | 2001-09-11 | Intel Corporation | Processor unique processor number feature with a user controllable disable capability |
| EP1089083A1 (en) * | 1999-09-03 | 2001-04-04 | Sony Corporation | Semiconductor circuits having scan path circuits |
| EP1087233A1 (de) * | 1999-09-23 | 2001-03-28 | Infineon Technologies AG | Verfahren und Anordnung zum datenschützenden Selbsttest für Microcontroller |
| US6990387B1 (en) * | 2000-05-18 | 2006-01-24 | Intel Corporation | Test system for identification and sorting of integrated circuit devices |
| US6629061B1 (en) * | 2000-07-31 | 2003-09-30 | Avaya Technology Corp. | Automatic concealment of product serialization information |
| US7043636B2 (en) | 2000-09-26 | 2006-05-09 | Telefonaktiebolaget Lm Ericsson (Publ) | Data integrity mechanisms for static and dynamic data |
| US6996721B2 (en) * | 2001-03-27 | 2006-02-07 | Micron Technology, Inc. | Flash device security method utilizing a check register |
| US6968420B1 (en) * | 2002-02-13 | 2005-11-22 | Lsi Logic Corporation | Use of EEPROM for storage of security objects in secure systems |
| US20030212911A1 (en) * | 2002-05-13 | 2003-11-13 | International Business Machines Corporation | Secure control of access to data stored on a storage device of a computer system |
| US6704678B2 (en) | 2002-05-31 | 2004-03-09 | Avaya Technology Corp. | Method and apparatus for downloading correct software to an electrical hardware platform |
| US20030226040A1 (en) * | 2002-06-03 | 2003-12-04 | International Business Machines Corporation | Controlling access to data stored on a storage device of a trusted computing platform system |
| US7703128B2 (en) | 2003-02-13 | 2010-04-20 | Microsoft Corporation | Digital identity management |
| US7984488B2 (en) * | 2004-04-09 | 2011-07-19 | Microsoft Corporation | Credential roaming in electronic computing systems |
| CN100337502C (zh) * | 2004-07-28 | 2007-09-12 | 华为技术有限公司 | 一种在设备中逻辑绑定和验证器件的方法 |
| US8112637B2 (en) * | 2005-07-12 | 2012-02-07 | Hewlett-Packard Development Company, L.P. | System and method for programming a data storage device with a password |
| JP2009505304A (ja) * | 2005-08-22 | 2009-02-05 | エヌエックスピー ビー ヴィ | 埋設式メモリのアクセス制御 |
| US7844997B2 (en) * | 2006-01-12 | 2010-11-30 | Honeywell International Inc. | Securing standard test access port with an independent security key interface |
| KR101059005B1 (ko) * | 2006-04-13 | 2011-08-23 | 엔엑스피 비 브이 | 반도체 장치, 그 식별자 생성 방법 및 그 식별 방법 |
| US20090327131A1 (en) * | 2008-04-29 | 2009-12-31 | American Express Travel Related Services Company, Inc. | Dynamic account authentication using a mobile device |
| US20100161878A1 (en) * | 2008-12-18 | 2010-06-24 | Gigaflash Limited | Method of unlocking portable memory device |
| CN102636244B (zh) * | 2012-03-30 | 2013-12-25 | 福州科迪电子技术有限公司 | 一种电子秤的称量方法 |
| US9122849B2 (en) * | 2012-06-27 | 2015-09-01 | Xerox Corporation | Secure authentication using memory cards |
| US20160342800A1 (en) * | 2015-05-19 | 2016-11-24 | Hong Fu Jin Precision Industry (Shenzhen) Co., Ltd. | Electronic device and hard disk device of electronic device |
| US10387333B2 (en) * | 2017-01-05 | 2019-08-20 | Qualcomm Incorporated | Non-volatile random access memory with gated security access |
| US11050569B2 (en) | 2019-08-14 | 2021-06-29 | Macronix International Co., Ltd. | Security memory scheme |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4926480A (en) * | 1983-08-22 | 1990-05-15 | David Chaum | Card-computer moderated systems |
| JP2517442B2 (ja) * | 1990-05-31 | 1996-07-24 | 三洋電機株式会社 | 電子機器の盗難防止装置及び盗難防止機能内蔵半導体集積回路 |
| JPH05100958A (ja) * | 1991-10-08 | 1993-04-23 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH05151792A (ja) * | 1991-11-29 | 1993-06-18 | Nec Kyushu Ltd | 半導体集積回路 |
| TW231343B (ja) * | 1992-03-17 | 1994-10-01 | Hitachi Seisakusyo Kk | |
| JPH0628264A (ja) * | 1992-07-10 | 1994-02-04 | Mitsubishi Electric Corp | 半導体記憶装置及びそのアクセス方法 |
| FR2711833B1 (fr) * | 1993-10-28 | 1995-12-01 | Sgs Thomson Microelectronics | Circuit intégré contenant une mémoire protégée et système sécurisé utilisant ledit circuit intégré. |
| JP3668514B2 (ja) * | 1993-11-04 | 2005-07-06 | 日立マクセル株式会社 | 半導体記憶装置 |
-
1996
- 1996-03-28 US US08/623,271 patent/US5774545A/en not_active Expired - Lifetime
-
1997
- 1997-01-31 CA CA002196482A patent/CA2196482C/en not_active Expired - Fee Related
- 1997-03-13 BR BR9701281A patent/BR9701281A/pt active Search and Examination
- 1997-03-18 EP EP97301804A patent/EP0798620A2/en not_active Withdrawn
- 1997-03-28 KR KR1019970011151A patent/KR970067025A/ko not_active Application Discontinuation
- 1997-03-28 JP JP9077074A patent/JPH1083354A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299556A (ja) * | 2001-04-02 | 2002-10-11 | Fujitsu Ltd | 半導体集積回路 |
| JP2002365337A (ja) * | 2001-06-07 | 2002-12-18 | Sony Corp | テスト回路およびデジタル回路 |
| JP2008538236A (ja) * | 2005-03-21 | 2008-10-16 | テキサス インスツルメンツ インコーポレイテッド | 最適化されたｊｔａｇインターフェイス |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970067025A (ko) | 1997-10-13 |
| BR9701281A (pt) | 1998-11-03 |
| CA2196482A1 (en) | 1997-09-29 |
| EP0798620A2 (en) | 1997-10-01 |
| CA2196482C (en) | 2001-03-27 |
| US5774545A (en) | 1998-06-30 |
| MX9702194A (es) | 1997-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1083354A (ja) | Ｖｌｓｉおよびｕｌｓｉデバイスの保安を向上し、盗難を防止するための方法と装置 | |
| US7133990B2 (en) | System and method for controlling access to protected data stored in a storage unit | |
| US6487646B1 (en) | Apparatus and method capable of restricting access to a data storage device | |
| US7386732B2 (en) | Integrated system security method | |
| US8245026B1 (en) | Securing the contents of data storage devices within a computer | |
| US5671281A (en) | Self modifying access code for altering capabilities | |
| US7500093B2 (en) | Startup program execution method, device, storage medium, and program | |
| US5991880A (en) | Overridable data protection mechanism for PLDs | |
| JP3938308B2 (ja) | プログラマブル論理デバイス | |
| US20040080335A1 (en) | Method and apparatus for selecting an encryption integrated circuit operating mode | |
| US5553144A (en) | Method and system for selectively altering data processing system functional characteristics without mechanical manipulation | |
| JP4319712B2 (ja) | 集積回路においてアクセス保護を備える方法および装置 | |
| JPH08505964A (ja) | 取外し可能なメモリを有するコンピュータ・メモリにおいてデータ・セキュリティを講じる装置および方法 | |
| EP3252991B1 (en) | Application specific low-power secure key | |
| US20020049881A1 (en) | Information processing apparatus, information processing apparatus control method and storage medium | |
| JPH1083363A (ja) | ゲームプログラム供給システムおよびプログラム書き換えシステム | |
| EP0602867A1 (en) | An apparatus for securing a system platform | |
| US5901311A (en) | Access key protection for computer system data | |
| JPH11272560A (ja) | 集積回路 | |
| JP2002358237A (ja) | プロセッサのメモリ装置に対する権限のないアクセスを防止する保護回路 | |
| US6460139B1 (en) | Apparatus and method for programmably and flexibly assigning passwords to unlock devices of a computer system intended to remain secure | |
| US5901285A (en) | Hierarchical erasure key protection for computer system data | |
| CN117633920B (zh) | 一种敏感数据传输总线架构、控制逻辑电路及传输系统 | |
| KR200212491Y1 (ko) | 보안 기능을 구비한 컴퓨터 시스템 | |
| JPH0449147B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040728 |