JPH1075126A - Cascode connection circuit - Google Patents
Cascode connection circuitInfo
- Publication number
- JPH1075126A JPH1075126A JP23004296A JP23004296A JPH1075126A JP H1075126 A JPH1075126 A JP H1075126A JP 23004296 A JP23004296 A JP 23004296A JP 23004296 A JP23004296 A JP 23004296A JP H1075126 A JPH1075126 A JP H1075126A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- voltage
- transistor
- reference voltage
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ノイズの少ない回
路が必要なあらゆる機器の内部の、増幅回路の一部とし
て用いて有効なカスコード接続回路に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a cascode connection circuit that is effective as a part of an amplifier circuit inside any equipment that requires a circuit with low noise.
【０００２】[0002]
【従来の技術】近年、産業の発展に伴いあらゆる機器が
高性能化し、ノイズによる性能劣化が問題になって来た
結果、ノイズの少ない機器の必要性が増大している。一
方、近年のデジタル機器の普及に伴い、ＡＣ電源が機器
から漏れ出すデジタルノイズによって汚され、このノイ
ズがカスコード接続回路を介して増幅回路にも漏れ込
み、機器のノイズが増える事が大きな問題になって来
た。以下、図４によって、この従来のカスコード接続回
路の説明を行う。2. Description of the Related Art In recent years, with the development of industry, all types of equipment have become more sophisticated, and performance degradation due to noise has become a problem. On the other hand, with the spread of digital devices in recent years, the AC power supply is polluted by digital noise leaking from the devices, and this noise leaks into the amplifier circuit via the cascode connection circuit, which increases the noise of the devices. It has become. Hereinafter, this conventional cascode connection circuit will be described with reference to FIG.
【０００３】図４は従来のカスコード接続回路の回路図
を示すものであり、４１は回路を動かす電源、４２はカ
スコードトランジスターの基準電圧を作る抵抗、４３は
抵抗４２と共に基準電圧を作る抵抗、４４はカスコード
接続をするカスコードトランジスター、４５は回路に信
号を入力する入力端子、４６は入力された信号を増幅す
るトランジスター、４７はトランジスター４６と共に信
号を増幅する抵抗、４８は増幅された信号を外部に出力
する出力端子である。Ｓ４１〜Ｓ４８は回路の接続経路
である。FIG. 4 is a circuit diagram of a conventional cascode connection circuit. Reference numeral 41 denotes a power supply for operating the circuit, reference numeral 42 denotes a resistor for generating a reference voltage of a cascode transistor, reference numeral 43 denotes a resistor for generating a reference voltage together with a resistor 42, and reference numeral 44 denotes a resistor. Is a cascode transistor for cascode connection, 45 is an input terminal for inputting a signal to the circuit, 46 is a transistor for amplifying the input signal, 47 is a resistor for amplifying the signal together with the transistor 46, and 48 is an external device for outputting the amplified signal. Output terminal for output. S41 to S48 are circuit connection paths.
【０００４】以上のように構成された従来のカスコード
接続回路について、以下その動作を説明する。The operation of the conventional cascode connection circuit configured as described above will be described below.
【０００５】電源４１の電圧は経路Ｓ４１によって抵抗
４２に伝えられ、抵抗４２の出力は経路Ｓ４２によって
抵抗４３に伝えられる。この時、抵抗４２の両端には基
準電圧が発生し、経路Ｓ４３によってカスコードトラン
ジスター４４のベースに伝えられる。また、入力端子４
５に入力された信号は経路Ｓ４５によってトランジスタ
ー４６のベースに伝えられる。トランジスター４６のエ
ミッターは経路Ｓ４４によって電源４１に接続されてい
るため、入力された信号に比例した電流がトランジスタ
ー４６のコレクターから流れる。ここでトランジスター
４６は経路Ｓ４６によってカスコードトランジスター４
４に接続され、カスコードトランジスター４４は経路Ｓ
４７によって抵抗４７に接続されているため、トランジ
スター４６のコレクターから流れる電流は抵抗４７まで
伝えられ、抵抗４７の両端に出力信号電圧が発生する。
また抵抗４７は経路Ｓ４８によって出力端子４８に接続
されているため、この出力信号電圧は出力端子４８によ
って外部に出力される。The voltage of the power supply 41 is transmitted to a resistor 42 via a path S41, and the output of the resistor 42 is transmitted to a resistor 43 via a path S42. At this time, a reference voltage is generated at both ends of the resistor 42 and transmitted to the base of the cascode transistor 44 via a path S43. Also, input terminal 4
The signal input to 5 is transmitted to the base of the transistor 46 via the path S45. Since the emitter of the transistor 46 is connected to the power supply 41 via the path S44, a current proportional to the input signal flows from the collector of the transistor 46. Here, the transistor 46 is connected to the cascode transistor 4 by the path S46.
4 and the cascode transistor 44 is connected to the path S
Since the resistor 47 is connected to the resistor 47, the current flowing from the collector of the transistor 46 is transmitted to the resistor 47, and an output signal voltage is generated across the resistor 47.
Since the resistor 47 is connected to the output terminal 48 via the path S48, the output signal voltage is output to the outside through the output terminal 48.
【０００６】なお、トランジスター４６のコレクター電
圧は、経路Ｓ４６によってカスコードトランジスター４
４のエミッターに接続されているため、抵抗４７に発生
する出力信号電圧にかかわらず常に一定電圧に保たれ
る。The collector voltage of the transistor 46 is supplied to the cascode transistor 4 via a path S46.
4 is always maintained at a constant voltage regardless of the output signal voltage generated at the resistor 47.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら上記の従
来のカスコード接続回路では、電源４１から供給される
電圧がノイズの成分を含んでいた場合、カスコードトラ
ンジスター４４を通じて、出力端子４８から出力される
出力信号電圧にノイズが混入してしまうという問題があ
った。However, in the above-mentioned conventional cascode connection circuit, when the voltage supplied from the power supply 41 includes a noise component, the output signal output from the output terminal 48 through the cascode transistor 44 is output. There is a problem that noise is mixed in the voltage.
【０００８】本発明は上記従来の問題点を解決するもの
で、電源からカスコードトランジスターへ混入するノイ
ズを遮断し、ノイズのない出力信号電圧が出力できるカ
スコード接続回路を提供することを目的とする。SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned conventional problems and to provide a cascode connection circuit capable of cutting off noise mixed into a cascode transistor from a power supply and outputting an output signal voltage without noise.
【０００９】[0009]
【課題を解決するための手段】上記課題を解決するため
に本発明のカスコード接続回路は、回路を動かす電源
と、前記電源から電源電圧が入力されることにより基準
電圧が発生する抵抗と、前記抵抗で発生した基準電圧を
保持するコンデンサーと、カスコード接続をするＦＥＴ
とを備え、前記電源に含まれるノイズ成分を遮断するス
イッチ手段を備えた構成を有している。In order to solve the above-mentioned problems, a cascode connection circuit according to the present invention comprises: a power supply for operating a circuit; a resistor for generating a reference voltage when a power supply voltage is input from the power supply; A capacitor that holds the reference voltage generated by the resistor and an FET that connects in cascode
And a switch means for cutting off a noise component contained in the power supply.
【００１０】この構成によって、電源から回路に混入す
るノイズを遮断し、ノイズのない出力信号電圧が出力で
きるものである。With this configuration, noise mixed into the circuit from the power supply can be cut off, and an output signal voltage without noise can be output.
【００１１】[0011]
【発明の実施の形態】本発明の請求項１に記載の発明
は、回路を動かす電源と、前記電源から電源電圧が入力
されることにより基準電圧が発生する抵抗と、前記抵抗
で発生した基準電圧を保持するコンデンサーと、カスコ
ード接続をするＦＥＴとを備え、前記電源に含まれるノ
イズ成分を遮断するスイッチ手段を備えたことにより、
電源から回路に混入するノイズを遮断し、ノイズのない
出力信号電圧が出力できるものである。DESCRIPTION OF THE PREFERRED EMBODIMENTS The invention according to claim 1 of the present invention comprises a power supply for operating a circuit, a resistor for generating a reference voltage when a power supply voltage is inputted from the power supply, and a reference for generating a reference voltage generated by the resistor. By providing a capacitor that holds a voltage and an FET that performs cascode connection, and by including a switch that cuts off a noise component included in the power supply,
It can cut off noise mixed into the circuit from the power supply and output an output signal voltage without noise.
【００１２】以下、本発明の実施の形態について、図面
を参照しながら説明する。 （実施の形態１）図１は本発明のカスコード接続回路の
一例を示す回路図であり、１は回路を動かす電源、２は
カスコードトランジスターの基準電圧を作る抵抗、３は
抵抗２と共にカスコードトランジスターの基準電圧を作
る抵抗、４はカスコード接続をするＦＥＴ、５は回路に
信号を入力する入力端子、６は入力された信号を増幅す
るトランジスター、７はトランジスター６と共に信号を
増幅する抵抗、８は増幅された信号を外部に出力する出
力端子、９はＯＦＦ状態にすることで電源１のノイズを
遮断するスイッチ、１０は基準電圧を保持するコンデン
サーである。Ｓ１〜Ｓ１１は回路の接続経路である。Hereinafter, embodiments of the present invention will be described with reference to the drawings. (Embodiment 1) FIG. 1 is a circuit diagram showing an example of a cascode connection circuit according to the present invention, wherein 1 is a power supply for operating the circuit, 2 is a resistor for generating a reference voltage of the cascode transistor, and 3 is a resistor for the cascode transistor together with a resistor 2. A resistor for generating a reference voltage, 4 is a cascode-connected FET, 5 is an input terminal for inputting a signal to the circuit, 6 is a transistor for amplifying the input signal, 7 is a resistor for amplifying the signal together with the transistor 6, and 8 is an amplification. An output terminal for outputting the output signal to the outside, a switch 9 for turning off the noise of the power supply 1 by turning off the switch, and a capacitor 10 for holding a reference voltage. S1 to S11 are circuit connection paths.
【００１３】以上のように構成された本実施の形態のカ
スコード接続回路について、以下その動作を説明する。The operation of the cascode connection circuit of the present embodiment configured as described above will be described below.
【００１４】電源１の電圧は経路Ｓ１によって抵抗２に
伝えられ、抵抗２の出力は経路Ｓ２によって抵抗３に伝
えられる。この時、抵抗２の両端には基準電圧が発生
し、経路Ｓ９によってスイッチ９に伝えられる。スイッ
チ９は電源投入時にはＯＮになっており、経路Ｓ１０に
よって基準電圧をコンデンサー１０に伝える。その後、
スイッチ９はＯＦＦし、基準電圧はスイッチ９以下の回
路から電気的に遮断される。The voltage of the power supply 1 is transmitted to the resistor 2 via the path S1, and the output of the resistor 2 is transmitted to the resistor 3 via the path S2. At this time, a reference voltage is generated at both ends of the resistor 2 and transmitted to the switch 9 via the path S9. The switch 9 is turned on when the power is turned on, and transmits the reference voltage to the capacitor 10 via the path S10. afterwards,
The switch 9 is turned off, and the reference voltage is electrically cut off from circuits below the switch 9.
【００１５】この時コンデンサー１０の働きにより基準
電圧と同じ大きさの電圧が保持されるため、基準電圧が
遮断されても回路は正常に動作する。このコンデンサー
９によって保持された電圧は経路Ｓ３によってＦＥＴ４
のゲートに伝えられるが、ＦＥＴ４のゲートのインピー
ダンスは充分大きいためコンデンサー１０の電圧を放電
せず、コンデンサー１０には基準電圧と同じ大きさの電
圧が保持されるため、基準電圧が遮断されても回路は正
常に動作する。At this time, the voltage of the same magnitude as the reference voltage is held by the operation of the capacitor 10, so that the circuit operates normally even if the reference voltage is cut off. The voltage held by the capacitor 9 is applied to the FET 4 by the path S3.
However, since the impedance of the gate of the FET 4 is sufficiently large, the voltage of the capacitor 10 is not discharged, and the capacitor 10 holds the same voltage as the reference voltage. The circuit operates normally.
【００１６】また、入力端子５に入力された信号は経路
Ｓ５によってトランジスター６のベースに伝えられる。
トランジスター６のエミッターは経路Ｓ４によって電源
１に接続されているため、入力された信号に比例した電
流がトランジスター６のコレクターから流れる。ここで
トランジスター６は経路Ｓ６によってＦＥＴ４に接続さ
れ、ＦＥＴ４は経路Ｓ７によって抵抗７に接続されてい
るため、トランジスター６のコレクターから流れる電流
は抵抗７まで伝えられ、抵抗７の両端に出力信号電圧が
発生する。また、抵抗７は経路Ｓ８によって出力端子８
に接続されているため、この出力信号電圧は出力端子８
によって外部に出力される。The signal input to the input terminal 5 is transmitted to the base of the transistor 6 through a path S5.
Since the emitter of the transistor 6 is connected to the power supply 1 via the path S4, a current proportional to the input signal flows from the collector of the transistor 6. Here, the transistor 6 is connected to the FET 4 via the path S6, and the FET 4 is connected to the resistor 7 via the path S7. Occur. Further, the resistor 7 is connected to the output terminal 8 by the path S8.
Is connected to the output terminal 8
Is output to the outside.
【００１７】なお、トランジスター６のコレクター電圧
は、経路Ｓ６によってＦＥＴ４のエミッターに接続され
ているため抵抗７に発生する出力信号電圧にかかわらず
常に一定電圧に保たれる。Since the collector voltage of the transistor 6 is connected to the emitter of the FET 4 via the path S6, the collector voltage is always kept constant regardless of the output signal voltage generated at the resistor 7.
【００１８】以上のように本実施の形態によれば、電源
１のノイズはスイッチ９がＯＦＦする事により回路から
遮断されるため、ノイズのない出力信号電圧が得られ
る。As described above, according to the present embodiment, the noise of the power supply 1 is cut off from the circuit by turning off the switch 9, so that an output signal voltage without noise can be obtained.
【００１９】（実施の形態２）次に本発明の実施の形態
２について、図２を参照しながら説明する。(Embodiment 2) Next, Embodiment 2 of the present invention will be described with reference to FIG.
【００２０】図の１は回路を動かす電源、２はカスコー
ドトランジスターの基準電圧を作る抵抗、３は抵抗２と
共にカスコードトランジスターの基準電圧を作る抵抗、
４はカスコード接続をするＦＥＴ、５は回路に信号を入
力する入力端子、６は入力された信号を増幅するトラン
ジスター、７はトランジスター６と共に信号を増幅する
抵抗、８は増幅された信号を外部に出力する出力端子、
１２は電源１のノイズを遮断するダイオード、１０は基
準電圧を保持するコンデンサー、１１はダイオード１２
をＯＦＦする抵抗である。Ｓ１〜Ｓ１３は回路の接続経
路である。1 is a power supply for operating the circuit, 2 is a resistor for generating a reference voltage of the cascode transistor, 3 is a resistor for generating a reference voltage of the cascode transistor together with the resistor 2,
4 is an FET for cascode connection, 5 is an input terminal for inputting a signal to the circuit, 6 is a transistor for amplifying the input signal, 7 is a resistor for amplifying the signal together with the transistor 6, and 8 is an external signal for the amplified signal. Output terminal to output,
12 is a diode for cutting off noise of the power supply 1, 10 is a capacitor for holding a reference voltage, and 11 is a diode 12
Is a resistor for turning off the switch. S1 to S13 are circuit connection paths.
【００２１】以上のように構成された本実施の形態のカ
スコード接続回路について、以下その動作について説明
する。The operation of the cascode connection circuit of the present embodiment configured as described above will be described below.
【００２２】電源１の電圧は経路Ｓ１によって抵抗２に
伝えられ、抵抗２の出力は経路Ｓ２によって抵抗３に伝
えられる。この時、抵抗２の両端には基準電圧が発生
し、経路Ｓ９によってダイオード１２のアノードに伝え
られる。ダイオード１２は電源投入時はＯＮ状態で抵抗
２に発生した基準電圧をコンデンサー１０に伝える。ま
た経路Ｓ１２によって基準電圧は抵抗１１にも伝えら
れ、抵抗１１のもう一端は経路Ｓ１３によってコンデン
サー１０に伝えられる。このためコンデンサー１０の保
持電圧は抵抗２の基準電圧まで大きくなり、その後、ダ
イオード１２はＯＦＦになる。抵抗１１の抵抗値は抵抗
２の抵抗値の数百倍〜数万倍の大きさで良いため、この
抵抗１１を通るノイズは、ほとんど０である。よってダ
イオード１２がＯＦＦする事で基準電圧のノイズは、電
気的に遮断される。The voltage of the power supply 1 is transmitted to the resistor 2 via the path S1, and the output of the resistor 2 is transmitted to the resistor 3 via the path S2. At this time, a reference voltage is generated at both ends of the resistor 2 and transmitted to the anode of the diode 12 through the path S9. When the power is turned on, the diode 12 transmits the reference voltage generated in the resistor 2 to the capacitor 10 in an ON state. The reference voltage is also transmitted to the resistor 11 via the path S12, and the other end of the resistor 11 is transmitted to the capacitor 10 via the path S13. Therefore, the holding voltage of the capacitor 10 increases to the reference voltage of the resistor 2, and thereafter, the diode 12 is turned off. Since the resistance value of the resistor 11 may be several hundred times to tens of thousands times the resistance value of the resistor 2, the noise passing through the resistor 11 is almost zero. Therefore, when the diode 12 is turned off, noise of the reference voltage is electrically cut off.
【００２３】この時、コンデンサー１０の働きにより基
準電圧と同じ大きさの電圧が保持されるため、ダイオー
ド１２がＯＦＦしても回路は正常に動作する。このコン
デンサー１２によって保持された電圧は経路Ｓ３によっ
てＦＥＴ４のゲートに伝えられる。At this time, since the voltage of the same magnitude as the reference voltage is held by the operation of the capacitor 10, the circuit operates normally even if the diode 12 is turned off. The voltage held by the capacitor 12 is transmitted to the gate of the FET 4 via the path S3.
【００２４】また、入力端子５に入力された信号は経路
Ｓ５によってトランジスター６のベースに伝えられる。
トランジスター６のエミッターは経路Ｓ４によって電源
１に接続されているため、入力された信号に比例した電
流がトランジスター６のコレクターから流れる。ここで
トランジスター６は経路Ｓ６によってＦＥＴ４に接続さ
れ、ＦＥＴ４は経路Ｓ７によって抵抗７に接続されてい
るため、トランジスター６のコレクターから流れる電流
は抵抗７まで伝えられ、抵抗７の両端に出力信号電圧が
発生する。The signal input to the input terminal 5 is transmitted to the base of the transistor 6 through a path S5.
Since the emitter of the transistor 6 is connected to the power supply 1 via the path S4, a current proportional to the input signal flows from the collector of the transistor 6. Here, the transistor 6 is connected to the FET 4 via the path S6, and the FET 4 is connected to the resistor 7 via the path S7. Occur.
【００２５】また、抵抗７は経路Ｓ８によって出力端子
８に接続されているため、この出力信号電圧は出力端子
８によって外部に出力される。なお、トランジスター６
のコレクター電圧は、経路Ｓ６によってＦＥＴ４のエミ
ッターに接続されているため抵抗７に発生する出力信号
電圧にかかわらず常に一定電圧に保たれる。Since the resistor 7 is connected to the output terminal 8 via the path S8, the output signal voltage is output to the outside through the output terminal 8. The transistor 6
Is connected to the emitter of the FET 4 via the path S6, so that the collector voltage is always kept constant regardless of the output signal voltage generated at the resistor 7.
【００２６】以上のように本実施の形態によれば、電源
１のノイズはダイオード１２がＯＦＦする事により回路
から遮断されるため、ノイズのない出力信号電圧を得る
ことができる。As described above, according to the present embodiment, since the noise of the power supply 1 is cut off from the circuit by turning off the diode 12, an output signal voltage without noise can be obtained.
【００２７】（実施の形態３）次に本発明の実施の形態
３について、図３を参照しながら説明する。Third Embodiment Next, a third embodiment of the present invention will be described with reference to FIG.
【００２８】本実施の形態のカスコード接続回路は、実
施の形態１と対称となる回路を構成する事で、実施の形
態１と正反対の方向の電流を出力する回路である。図３
において、１は回路を動かす電源、２はカスコードトラ
ンジスターの基準電圧を作る抵抗、３は抵抗２と共にカ
スコードトランジスターの基準電圧を作る抵抗、４はカ
スコード接続をするＦＥＴ、５は回路に信号を入力する
入力端子、６は入力された信号を増幅するトランジスタ
ー、７はトランジスター６と共に信号を増幅する抵抗、
８は増幅された信号を外部に出力する出力端子、９はＯ
ＦＦ状態にすることで電源１のノイズを遮断するスイッ
チ、１０は基準電圧を保持するコンデンサーである。Ｓ
１〜Ｓ１１は回路の接続経路である。The cascode connection circuit of the present embodiment is a circuit that outputs a current in a direction exactly opposite to that of the first embodiment by forming a circuit symmetrical to the first embodiment. FIG.
In the figure, 1 is a power supply for operating the circuit, 2 is a resistor for creating a reference voltage of the cascode transistor, 3 is a resistor for creating a reference voltage of the cascode transistor together with the resistor 2, 4 is a cascode-connected FET, and 5 is a signal input to the circuit. An input terminal, 6 is a transistor for amplifying the input signal, 7 is a resistor for amplifying the signal together with the transistor 6,
8 is an output terminal for outputting the amplified signal to the outside, 9 is O
A switch that shuts off the noise of the power supply 1 by setting it to the FF state is a capacitor that holds a reference voltage. S
1 to S11 are circuit connection paths.
【００２９】以上のように構成された本実施の形態のカ
スコード接続回路について、以下その動作を説明する。The operation of the cascode connection circuit of the present embodiment configured as described above will be described below.
【００３０】電源１の電圧は経路Ｓ１によって抵抗２に
伝えられ、抵抗２の出力は経路Ｓ２によって抵抗３に伝
えられる。この時、抵抗２の両端には基準電圧が発生
し、経路Ｓ９によってスイッチ９に伝えられる。スイッ
チ９は電源投入時にはＯＮして基準電圧を経路Ｓ１０に
よってコンデンサー１０に伝える。その後、スイッチ９
はＯＦＦし、基準電圧はスイッチ９以下の回路から電気
的に遮断される。この時、コンデンサー１０の働きによ
り基準電圧と同じ大きさの電圧が保持されるため、基準
電圧がスイッチ９によって電気的に遮断されても以下の
回路は正常に動作できる。The voltage of the power supply 1 is transmitted to the resistor 2 via the path S1, and the output of the resistor 2 is transmitted to the resistor 3 via the path S2. At this time, a reference voltage is generated at both ends of the resistor 2 and transmitted to the switch 9 via the path S9. The switch 9 is turned on when the power is turned on, and transmits the reference voltage to the capacitor 10 via the path S10. Then switch 9
Is turned off, and the reference voltage is electrically cut off from circuits below the switch 9. At this time, since the voltage of the same magnitude as the reference voltage is held by the operation of the capacitor 10, even if the reference voltage is electrically cut off by the switch 9, the following circuit can operate normally.
【００３１】このコンデンサー９によって保持された電
圧は経路Ｓ３によってＦＥＴ４のゲートに伝えられる。
また入力端子５に入力された信号は経路Ｓ５によってト
ランジスター６のベースに伝えられる。トランジスター
６のエミッターは経路Ｓ４によって電源１に接続されて
いるため、入力された信号に比例した電流がトランジス
ター６のコレクターから流れる。ここでトランジスター
６は経路Ｓ６によってＦＥＴ４に接続され、ＦＥＴ４は
経路Ｓ７によって抵抗７に接続されているため、トラン
ジスター６のコレクターから流れる電流は抵抗７まで伝
えられ、抵抗７の両端に出力信号電圧が発生する。The voltage held by the capacitor 9 is transmitted to the gate of the FET 4 via the path S3.
The signal input to the input terminal 5 is transmitted to the base of the transistor 6 via the path S5. Since the emitter of the transistor 6 is connected to the power supply 1 via the path S4, a current proportional to the input signal flows from the collector of the transistor 6. Here, the transistor 6 is connected to the FET 4 via the path S6, and the FET 4 is connected to the resistor 7 via the path S7. Occur.
【００３２】また、抵抗７は経路Ｓ８によって出力端子
８に接続されているため、この出力信号電圧は出力端子
８によって外部に出力される。なおトランジスター６の
コレクター電圧は、経路Ｓ６によってＦＥＴ４のエミッ
ターに接続されているため抵抗７に発生する出力信号電
圧にかかわらず常に一定電圧に保たれる。Since the resistor 7 is connected to the output terminal 8 by the path S8, the output signal voltage is output to the outside by the output terminal 8. Since the collector voltage of the transistor 6 is connected to the emitter of the FET 4 via the path S6, the collector voltage is always kept constant regardless of the output signal voltage generated at the resistor 7.
【００３３】以上のように本実施の形態によれば、電源
１のノイズはスイッチ９がＯＦＦする事により回路から
遮断されるため、ノイズのない出力信号電圧が得られ
る。As described above, according to the present embodiment, the noise of the power supply 1 is cut off from the circuit when the switch 9 is turned off, so that a noise-free output signal voltage can be obtained.
【００３４】[0034]
【発明の効果】以上のように本発明は、電源から回路に
混入するノイズを遮断し、ノイズのない出力信号電圧が
得られるという優れた効果が得られる。As described above, according to the present invention, there is obtained an excellent effect that noise mixed into a circuit from a power supply is cut off and an output signal voltage without noise is obtained.
【図１】本発明の実施の形態１のカスコード接続回路の
回路図FIG. 1 is a circuit diagram of a cascode connection circuit according to a first embodiment of the present invention.
【図２】本発明の実施の形態２のカスコード接続回路の
回路図FIG. 2 is a circuit diagram of a cascode connection circuit according to a second embodiment of the present invention.
【図３】本発明の実施の形態３のカスコード接続回路の
回路図FIG. 3 is a circuit diagram of a cascode connection circuit according to a third embodiment of the present invention.
【図４】従来のカスコード接続回路の回路図FIG. 4 is a circuit diagram of a conventional cascode connection circuit.
１ 電源 ２ 抵抗 ３ 抵抗 ４ ＦＥＴ ５ 入力端子 ６ トランジスター ８ 出力端子 1 power supply 2 resistor 3 resistor 4 FET 5 input terminal 6 transistor 8 output terminal
Claims (1)
電圧が入力されることにより基準電圧が発生する抵抗
と、前記抵抗で発生した基準電圧を保持するコンデンサ
ーと、カスコード接続をするＦＥＴとを備え、前記電源
に含まれるノイズ成分を遮断するスイッチ手段を備えた
ことを特徴とするカスコード接続回路。A power supply for operating a circuit, a resistor for generating a reference voltage when a power supply voltage is input from the power supply, a capacitor for holding the reference voltage generated by the resistor, and an FET for cascode connection. A cascode connection circuit comprising: switch means for interrupting a noise component included in the power supply.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23004296A JP3757483B2 (en) | 1996-08-30 | 1996-08-30 | Cascode connection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23004296A JP3757483B2 (en) | 1996-08-30 | 1996-08-30 | Cascode connection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1075126A true JPH1075126A (en) | 1998-03-17 |
| JP3757483B2 JP3757483B2 (en) | 2006-03-22 |
Family
ID=16901661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23004296A Expired - Fee Related JP3757483B2 (en) | 1996-08-30 | 1996-08-30 | Cascode connection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3757483B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT411945B (en) * | 2001-07-16 | 2004-07-26 | Siemens Ag Oesterreich | SWITCHING DEVICE |
| KR100778355B1 (en) | 2005-08-22 | 2007-11-22 | 미쓰비시덴키 가부시키가이샤 | Cascode circuit |
| KR100882386B1 (en) | 2006-06-21 | 2009-02-05 | 샤프 가부시키가이샤 | Cascode-connected amplifier circuit, semiconductor integrated circuit using same, and receiving apparatus using same |
-
1996
- 1996-08-30 JP JP23004296A patent/JP3757483B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT411945B (en) * | 2001-07-16 | 2004-07-26 | Siemens Ag Oesterreich | SWITCHING DEVICE |
| KR100778355B1 (en) | 2005-08-22 | 2007-11-22 | 미쓰비시덴키 가부시키가이샤 | Cascode circuit |
| KR100882386B1 (en) | 2006-06-21 | 2009-02-05 | 샤프 가부시키가이샤 | Cascode-connected amplifier circuit, semiconductor integrated circuit using same, and receiving apparatus using same |
| US7570119B2 (en) | 2006-06-21 | 2009-08-04 | Sharp Kabushiki Kaisha | Cascode-connected amplifier circuit, semiconductor integrated circuit using same, and receiving apparatus using same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3757483B2 (en) | 2006-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4366442A (en) | Amplifier with muting circuit | |
| KR910003917A (en) | Amplifier circuit | |
| US4431972A (en) | Push-pull amplifier | |
| KR940015786A (en) | Analog Multiplier Operates at Low Supply Voltages | |
| JPH03119814A (en) | Current mirror circuit | |
| JPH01122201A (en) | Differential amplifier | |
| JPH1075126A (en) | Cascode connection circuit | |
| US5519357A (en) | Biasing arrangement for a quasi-complementary output stage | |
| JP2006522570A (en) | Switchable amplifier circuit with low shutdown current | |
| KR900015449A (en) | Reactance control circuit | |
| US10965264B2 (en) | Bias circuit for supplying a bias current to an RF power amplifier | |
| KR900005302B1 (en) | Bias preserving circuit | |
| JPH0641381Y2 (en) | Current limiting feedback amplifier circuit | |
| JPH1074111A (en) | Constant current circuit | |
| JP3249254B2 (en) | Integrated amplifier | |
| JPH1169623A (en) | Power supply circuit for gaasfet | |
| KR880004636A (en) | Broadband Low Distortion Class B Amplifier | |
| JP2003264450A (en) | Variable attenuation circuit | |
| JPS6024714A (en) | Voice mixing circuit | |
| JPH03220816A (en) | Ecl-ttl conversion circuit | |
| JPH0548350A (en) | Output buffer circuit provided with alarm function | |
| JP2003037455A (en) | Operational amplifier with output disabling function | |
| JPH10163761A (en) | Power amplifier | |
| JPS63250214A (en) | Analog switch | |
| JPH053419A (en) | Attenuation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040617 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040804 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050816 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051102 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051219 |
|
| LAPS | Cancellation because of no payment of annual fees |