JP3757483B2 - Cascode connection circuit - Google Patents
Cascode connection circuit Download PDFInfo
- Publication number
- JP3757483B2 JP3757483B2 JP23004296A JP23004296A JP3757483B2 JP 3757483 B2 JP3757483 B2 JP 3757483B2 JP 23004296 A JP23004296 A JP 23004296A JP 23004296 A JP23004296 A JP 23004296A JP 3757483 B2 JP3757483 B2 JP 3757483B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- voltage
- reference voltage
- transistor
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、ノイズの少ない回路が必要なあらゆる機器の内部の、増幅回路の一部として用いて有効なカスコード接続回路に関するものである。
【0002】
【従来の技術】
近年、産業の発展に伴いあらゆる機器が高性能化し、ノイズによる性能劣化が問題になって来た結果、ノイズの少ない機器の必要性が増大している。一方、近年のデジタル機器の普及に伴い、AC電源が機器から漏れ出すデジタルノイズによって汚され、このノイズがカスコード接続回路を介して増幅回路にも漏れ込み、機器のノイズが増える事が大きな問題になって来た。以下、図4によって、この従来のカスコード接続回路の説明を行う。
【0003】
図4は従来のカスコード接続回路の回路図を示すものであり、41は回路を動かす電源、42はカスコードトランジスターの基準電圧を作る抵抗、43は抵抗42と共に基準電圧を作る抵抗、44はカスコード接続をするカスコードトランジスター、45は回路に信号を入力する入力端子、46は入力された信号を増幅するトランジスター、47はトランジスター46と共に信号を増幅する抵抗、48は増幅された信号を外部に出力する出力端子である。S41〜S48は回路の接続経路である。
【0004】
以上のように構成された従来のカスコード接続回路について、以下その動作を説明する。
【0005】
電源41の電圧は経路S41によって抵抗42に伝えられ、抵抗42の出力は経路S42によって抵抗43に伝えられる。この時、抵抗42の両端には基準電圧が発生し、経路S43によってカスコードトランジスター44のベースに伝えられる。また、入力端子45に入力された信号は経路S45によってトランジスター46のベースに伝えられる。トランジスター46のエミッターは経路S44によって電源41に接続されているため、入力された信号に比例した電流がトランジスター46のコレクターから流れる。ここでトランジスター46は経路S46によってカスコードトランジスター44に接続され、カスコードトランジスター44は経路S47によって抵抗47に接続されているため、トランジスター46のコレクターから流れる電流は抵抗47まで伝えられ、抵抗47の両端に出力信号電圧が発生する。また抵抗47は経路S48によって出力端子48に接続されているため、この出力信号電圧は出力端子48によって外部に出力される。
【0006】
なお、トランジスター46のコレクター電圧は、経路S46によってカスコードトランジスター44のエミッターに接続されているため、抵抗47に発生する出力信号電圧にかかわらず常に一定電圧に保たれる。
【0007】
【発明が解決しようとする課題】
しかしながら上記の従来のカスコード接続回路では、電源41から供給される電圧がノイズの成分を含んでいた場合、カスコードトランジスター44を通じて、出力端子48から出力される出力信号電圧にノイズが混入してしまうという問題があった。
【0008】
本発明は上記従来の問題点を解決するもので、電源からカスコードトランジスターへ混入するノイズを遮断し、ノイズのない出力信号電圧が出力できるカスコード接続回路を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記課題を解決するために本発明のカスコード接続回路は、回路を動かす電源と、前記電源から電源電圧が入力されることにより基準電圧が発生する抵抗と、前記抵抗で発生した基準電圧を保持するコンデンサーと、カスコード接続するFETと、前記電源からの電源電圧を前記FETに接続あるいは遮断するよう切り換えるスイッチ手段を備え、前記コンデンサーは前記FETのゲート端子と前記電源との間に挿入配設され、前記スイッチ手段は前記コンデンサーが接続された前記FETのゲート端子と前記抵抗の基準電圧端子との間に挿入配設され、本装置の電源投入時に前記スイッチ手段がオンして前記コンデンサーに前記基準電圧を供給し、前記コンデンサーに前記基準電圧が保持された後に前記スイッチ手段がオフするとともに、前記FETのゲート電圧が前記コンデンサーに保持された前記基準電圧に維持されるように構成したことを特徴とするものである。
【0010】
この構成によって、電源から回路に混入するノイズを遮断し、ノイズのない出力信号電圧が出力できるものである。
【0011】
【発明の実施の形態】
本発明の請求項1に記載の発明は、回路を動かす電源と、前記電源から電源電圧が入力されることにより基準電圧が発生する抵抗と、前記抵抗で発生した基準電圧を保持するコンデンサーと、カスコード接続するFETと、前記電源からの電源電圧を前記FETに接続あるいは遮断するよう切り換えるスイッチ手段を備え、前記コンデンサーは前記FETのゲート端子と前記電源との間に挿入配設され、前記スイッチ手段は前記コンデンサーが接続された前記FETのゲート端子と前記抵抗の基準電圧端子との間に挿入配設され、本装置の電源投入時に前記スイッチ手段がオンして前記コンデンサーに前記基準電圧を供給し、前記コンデンサーに前記基準電圧が保持された後に前記スイッチ手段がオフするようにした構成により、前記スイッチ手段がオフしても前記FETのゲート電圧は前記コンデンサーに保持された前記基準電圧に保持されるので、前記FETのゲート端子を電源と切り離して電源から回路に混入するノイズを遮断し、ノイズのない出力信号電圧を出力することができるものである。
【0012】
以下、本発明の実施の形態について、図面を参照しながら説明する。
(実施の形態1)
図1は本発明のカスコード接続回路の一例を示す回路図であり、1は回路を動かす電源、2はカスコードトランジスターの基準電圧を作る抵抗、3は抵抗2と共にカスコードトランジスターの基準電圧を作る抵抗、4はカスコード接続をするFET、5は回路に信号を入力する入力端子、6は入力された信号を増幅するトランジスター、7はトランジスター6と共に信号を増幅する抵抗、8は増幅された信号を外部に出力する出力端子、9はOFF状態にすることで電源1のノイズを遮断するスイッチ、10は基準電圧を保持するコンデンサーである。S1〜S11は回路の接続経路である。
【0013】
以上のように構成された本実施の形態のカスコード接続回路について、以下その動作を説明する。
【0014】
電源1の電圧は経路S1によって抵抗2に伝えられ、抵抗2の出力は経路S2によって抵抗3に伝えられる。この時、抵抗2の両端には基準電圧が発生し、経路S9によってスイッチ9に伝えられる。スイッチ9は電源投入時にはONになっており、経路S10によって基準電圧をコンデンサー10に伝える。その後、スイッチ9はOFFし、基準電圧はスイッチ9以下の回路から電気的に遮断される。
【0015】
この時コンデンサー10の働きにより基準電圧と同じ大きさの電圧が保持されるため、基準電圧が遮断されても回路は正常に動作する。このコンデンサー9によって保持された電圧は経路S3によってFET4のゲートに伝えられるが、FET4のゲートのインピーダンスは充分大きいためコンデンサー10の電圧を放電せず、コンデンサー10には基準電圧と同じ大きさの電圧が保持されるため、基準電圧が遮断されても回路は正常に動作する。
【0016】
また、入力端子5に入力された信号は経路S5によってトランジスター6のベースに伝えられる。トランジスター6のエミッターは経路S4によって電源1に接続されているため、入力された信号に比例した電流がトランジスター6のコレクターから流れる。ここでトランジスター6は経路S6によってFET4に接続され、FET4は経路S7によって抵抗7に接続されているため、トランジスター6のコレクターから流れる電流は抵抗7まで伝えられ、抵抗7の両端に出力信号電圧が発生する。また、抵抗7は経路S8によって出力端子8に接続されているため、この出力信号電圧は出力端子8によって外部に出力される。
【0017】
なお、トランジスター6のコレクター電圧は、経路S6によってFET4のエミッターに接続されているため抵抗7に発生する出力信号電圧にかかわらず常に一定電圧に保たれる。
【0018】
以上のように本実施の形態によれば、電源1のノイズはスイッチ9がOFFする事により回路から遮断されるため、ノイズのない出力信号電圧が得られる。
【0019】
(実施の形態2)
次に本発明の実施の形態2について、図2を参照しながら説明する。
【0020】
図の1は回路を動かす電源、2はカスコードトランジスターの基準電圧を作る抵抗、3は抵抗2と共にカスコードトランジスターの基準電圧を作る抵抗、4はカスコード接続をするFET、5は回路に信号を入力する入力端子、6は入力された信号を増幅するトランジスター、7はトランジスター6と共に信号を増幅する抵抗、8は増幅された信号を外部に出力する出力端子、12は電源1のノイズを遮断するダイオード、10は基準電圧を保持するコンデンサー、11はダイオード12をOFFする抵抗である。S1〜S13は回路の接続経路である。
【0021】
以上のように構成された本実施の形態のカスコード接続回路について、以下その動作について説明する。
【0022】
電源1の電圧は経路S1によって抵抗2に伝えられ、抵抗2の出力は経路S2によって抵抗3に伝えられる。この時、抵抗2の両端には基準電圧が発生し、経路S9によってダイオード12のアノードに伝えられる。ダイオード12は電源投入時はON状態で抵抗2に発生した基準電圧をコンデンサー10に伝える。また経路S12によって基準電圧は抵抗11にも伝えられ、抵抗11のもう一端は経路S13によってコンデンサー10に伝えられる。このためコンデンサー10の保持電圧は抵抗2の基準電圧まで大きくなり、その後、ダイオード12はOFFになる。抵抗11の抵抗値は抵抗2の抵抗値の数百倍〜数万倍の大きさで良いため、この抵抗11を通るノイズは、ほとんど0である。よってダイオード12がOFFする事で基準電圧のノイズは、電気的に遮断される。
【0023】
この時、コンデンサー10の働きにより基準電圧と同じ大きさの電圧が保持されるため、ダイオード12がOFFしても回路は正常に動作する。このコンデンサー12によって保持された電圧は経路S3によってFET4のゲートに伝えられる。
【0024】
また、入力端子5に入力された信号は経路S5によってトランジスター6のベースに伝えられる。トランジスター6のエミッターは経路S4によって電源1に接続されているため、入力された信号に比例した電流がトランジスター6のコレクターから流れる。ここでトランジスター6は経路S6によってFET4に接続され、FET4は経路S7によって抵抗7に接続されているため、トランジスター6のコレクターから流れる電流は抵抗7まで伝えられ、抵抗7の両端に出力信号電圧が発生する。
【0025】
また、抵抗7は経路S8によって出力端子8に接続されているため、この出力信号電圧は出力端子8によって外部に出力される。なお、トランジスター6のコレクター電圧は、経路S6によってFET4のエミッターに接続されているため抵抗7に発生する出力信号電圧にかかわらず常に一定電圧に保たれる。
【0026】
以上のように本実施の形態によれば、電源1のノイズはダイオード12がOFFする事により回路から遮断されるため、ノイズのない出力信号電圧を得ることができる。
【0027】
(実施の形態3)
次に本発明の実施の形態3について、図3を参照しながら説明する。
【0028】
本実施の形態のカスコード接続回路は、実施の形態1と対称となる回路を構成する事で、実施の形態1と正反対の方向の電流を出力する回路である。図3において、1は回路を動かす電源、2はカスコードトランジスターの基準電圧を作る抵抗、3は抵抗2と共にカスコードトランジスターの基準電圧を作る抵抗、4はカスコード接続をするFET、5は回路に信号を入力する入力端子、6は入力された信号を増幅するトランジスター、7はトランジスター6と共に信号を増幅する抵抗、8は増幅された信号を外部に出力する出力端子、9はOFF状態にすることで電源1のノイズを遮断するスイッチ、10は基準電圧を保持するコンデンサーである。S1〜S11は回路の接続経路である。
【0029】
以上のように構成された本実施の形態のカスコード接続回路について、以下その動作を説明する。
【0030】
電源1の電圧は経路S1によって抵抗2に伝えられ、抵抗2の出力は経路S2によって抵抗3に伝えられる。この時、抵抗2の両端には基準電圧が発生し、経路S9によってスイッチ9に伝えられる。スイッチ9は電源投入時にはONして基準電圧を経路S10によってコンデンサー10に伝える。その後、スイッチ9はOFFし、基準電圧はスイッチ9以下の回路から電気的に遮断される。この時、コンデンサー10の働きにより基準電圧と同じ大きさの電圧が保持されるため、基準電圧がスイッチ9によって電気的に遮断されても以下の回路は正常に動作できる。
【0031】
このコンデンサー9によって保持された電圧は経路S3によってFET4のゲートに伝えられる。また入力端子5に入力された信号は経路S5によってトランジスター6のベースに伝えられる。トランジスター6のエミッターは経路S4によって電源1に接続されているため、入力された信号に比例した電流がトランジスター6のコレクターから流れる。ここでトランジスター6は経路S6によってFET4に接続され、FET4は経路S7によって抵抗7に接続されているため、トランジスター6のコレクターから流れる電流は抵抗7まで伝えられ、抵抗7の両端に出力信号電圧が発生する。
【0032】
また、抵抗7は経路S8によって出力端子8に接続されているため、この出力信号電圧は出力端子8によって外部に出力される。なおトランジスター6のコレクター電圧は、経路S6によってFET4のエミッターに接続されているため抵抗7に発生する出力信号電圧にかかわらず常に一定電圧に保たれる。
【0033】
以上のように本実施の形態によれば、電源1のノイズはスイッチ9がOFFする事により回路から遮断されるため、ノイズのない出力信号電圧が得られる。
【0034】
【発明の効果】
以上のように本発明は、電源から回路に混入するノイズを遮断し、ノイズのない出力信号電圧が得られるという優れた効果が得られる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1のカスコード接続回路の回路図
【図2】 本発明の実施の形態2のカスコード接続回路の回路図
【図3】 本発明の実施の形態3のカスコード接続回路の回路図
【図4】 従来のカスコード接続回路の回路図
【符号の説明】
1 電源
2 抵抗
3 抵抗
4 FET
5 入力端子
6 トランジスター
8 出力端子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a cascode connection circuit that is effective as a part of an amplifier circuit in any device that requires a circuit with low noise.
[0002]
[Prior art]
In recent years, with the development of industry, the performance of all devices has become higher, and performance degradation due to noise has become a problem. As a result, the need for devices with less noise has increased. On the other hand, with the spread of digital devices in recent years, AC power is polluted by digital noise that leaks from the device, and this noise leaks into the amplifier circuit through the cascode connection circuit, which increases the noise of the device. Came. Hereinafter, this conventional cascode connection circuit will be described with reference to FIG.
[0003]
FIG. 4 shows a circuit diagram of a conventional cascode connection circuit, in which 41 is a power source for operating the circuit, 42 is a resistor that creates a reference voltage for the cascode transistor, 43 is a resistor that creates a reference voltage together with the
[0004]
The operation of the conventional cascode connection circuit configured as described above will be described below.
[0005]
The voltage of the
[0006]
Since the collector voltage of the
[0007]
[Problems to be solved by the invention]
However, in the above-described conventional cascode connection circuit, when the voltage supplied from the
[0008]
SUMMARY OF THE INVENTION The present invention solves the above-described conventional problems, and an object thereof is to provide a cascode connection circuit capable of blocking noise mixed from a power supply to a cascode transistor and outputting an output signal voltage free from noise.
[0009]
[Means for Solving the Problems]
In order to solve the above problems, a cascode connection circuit according to the present invention holds a power source that moves a circuit, a resistor that generates a reference voltage when a power source voltage is input from the power source, and a reference voltage generated by the resistor. A capacitor, a cascode-connected FET, and switch means for switching the power supply voltage from the power supply to be connected to or cut off from the FET; the capacitor being inserted between the gate terminal of the FET and the power supply ; The switch means is inserted between a gate terminal of the FET to which the capacitor is connected and a reference voltage terminal of the resistor, and the switch means is turned on when the power of the apparatus is turned on, and the reference voltage is applied to the capacitor. And the switch means is turned off after the reference voltage is held in the capacitor, It is characterized in that the gate voltage of the serial FET is configured to be maintained at the reference voltage held in the capacitor.
[0010]
With this configuration, noise mixed in the circuit from the power source can be cut off and an output signal voltage free from noise can be output.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
The invention according to claim 1 of the present invention includes a power source that moves a circuit, a resistor that generates a reference voltage when a power source voltage is input from the power source, a capacitor that holds a reference voltage generated by the resistor, A cascode-connected FET and switch means for switching the power supply voltage from the power supply to be connected to or cut off from the FET; the capacitor being inserted between the gate terminal of the FET and the power supply ; Is inserted between the gate terminal of the FET to which the capacitor is connected and the reference voltage terminal of the resistor, and when the device is turned on, the switch means is turned on to supply the reference voltage to the capacitor. The switch means is turned off after the reference voltage is held in the capacitor. Even if the means is turned off, the gate voltage of the FET is held at the reference voltage held in the capacitor, so that the gate terminal of the FET is disconnected from the power source to cut off noise mixed in the circuit from the power source, It is possible to output no output signal voltage.
[0012]
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(Embodiment 1)
FIG. 1 is a circuit diagram showing an example of a cascode connection circuit according to the present invention, wherein 1 is a power source that operates the circuit, 2 is a resistor that creates a reference voltage for the cascode transistor, 3 is a resistor that creates a reference voltage for the cascode transistor together with the
[0013]
The operation of the cascode connection circuit of the present embodiment configured as described above will be described below.
[0014]
The voltage of the power source 1 is transmitted to the
[0015]
At this time, since the voltage of the same magnitude as the reference voltage is held by the function of the
[0016]
Further, the signal input to the
[0017]
Since the collector voltage of the
[0018]
As described above, according to the present embodiment, the noise of the power supply 1 is cut off from the circuit when the
[0019]
(Embodiment 2)
Next, a second embodiment of the present invention will be described with reference to FIG.
[0020]
In the figure, 1 is a power source for operating the circuit, 2 is a resistor for creating a reference voltage for the cascode transistor, 3 is a resistor for creating a reference voltage for the cascode transistor together with the
[0021]
The operation of the cascode connection circuit of the present embodiment configured as described above will be described below.
[0022]
The voltage of the power source 1 is transmitted to the
[0023]
At this time, since the voltage of the same magnitude as the reference voltage is held by the action of the
[0024]
Further, the signal input to the
[0025]
Further, since the
[0026]
As described above, according to the present embodiment, the noise of the power supply 1 is cut off from the circuit when the
[0027]
(Embodiment 3)
Next,
[0028]
The cascode connection circuit of the present embodiment is a circuit that outputs a current in the opposite direction to that of the first embodiment by configuring a circuit that is symmetrical to the first embodiment. In FIG. 3, 1 is a power source for operating the circuit, 2 is a resistor for creating a reference voltage for the cascode transistor, 3 is a resistor for creating a reference voltage for the cascode transistor together with the
[0029]
The operation of the cascode connection circuit of the present embodiment configured as described above will be described below.
[0030]
The voltage of the power source 1 is transmitted to the
[0031]
The voltage held by the
[0032]
Further, since the
[0033]
As described above, according to the present embodiment, the noise of the power supply 1 is cut off from the circuit when the
[0034]
【The invention's effect】
As described above, the present invention provides an excellent effect of blocking noise mixed in a circuit from a power source and obtaining an output signal voltage free from noise.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a cascode connection circuit according to a first embodiment of the present invention. FIG. 2 is a circuit diagram of a cascode connection circuit according to a second embodiment of the present invention. Circuit diagram [Fig. 4] Circuit diagram of conventional cascode connection circuit [Explanation of symbols]
1
5
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23004296A JP3757483B2 (en) | 1996-08-30 | 1996-08-30 | Cascode connection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23004296A JP3757483B2 (en) | 1996-08-30 | 1996-08-30 | Cascode connection circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1075126A JPH1075126A (en) | 1998-03-17 |
JP3757483B2 true JP3757483B2 (en) | 2006-03-22 |
Family
ID=16901661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23004296A Expired - Fee Related JP3757483B2 (en) | 1996-08-30 | 1996-08-30 | Cascode connection circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3757483B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AT411945B (en) * | 2001-07-16 | 2004-07-26 | Siemens Ag Oesterreich | SWITCHING DEVICE |
KR100778355B1 (en) | 2005-08-22 | 2007-11-22 | 미쓰비시덴키 가부시키가이샤 | Cascode circuit |
JP2008005160A (en) | 2006-06-21 | 2008-01-10 | Sharp Corp | Cascode-connected amplifier circuit, semiconductor integrated circuit using the same, and receiving device |
-
1996
- 1996-08-30 JP JP23004296A patent/JP3757483B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1075126A (en) | 1998-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910003917A (en) | Amplifier circuit | |
JP2007053794A (en) | Controllable filter device | |
JP3757483B2 (en) | Cascode connection circuit | |
JP2527875B2 (en) | Inductive load current detection circuit | |
US2995667A (en) | Transmission line driver | |
JPH0843455A (en) | Absolute value circuit | |
JPS58190131A (en) | Electronic switch unit particularly operated without contact | |
US4160944A (en) | Current amplifier capable of selectively providing current gain | |
JPH0744443B2 (en) | Multiplexer circuit | |
JP4215951B2 (en) | Detection circuit | |
KR0171711B1 (en) | Overcurrent protection circuit of a power semiconductor transistor | |
JPH0641381Y2 (en) | Current limiting feedback amplifier circuit | |
JP2004510366A (en) | Bias circuit | |
JP3670883B2 (en) | Transmission path switch | |
JP2504455B2 (en) | Polarity inversion detection circuit | |
JP2000069315A5 (en) | ||
US6212365B1 (en) | Push-to-talk interface circuit for a radio communication system | |
JP3039265B2 (en) | Voltage / current generator | |
JP2897941B2 (en) | Constant current circuit for resistance measurement | |
KR0129910Y1 (en) | Feedback bias circuit | |
JPH1074111A (en) | Constant current circuit | |
JPH02143709A (en) | Sensor circuit device | |
JP2591425B2 (en) | Protection circuit | |
JP3249254B2 (en) | Integrated amplifier | |
JPH029729B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040804 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050816 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051219 |
|
LAPS | Cancellation because of no payment of annual fees |