JPH1074624A - Inductor element - Google Patents

Inductor element

Info

Publication number
JPH1074624A
JPH1074624A JP24903496A JP24903496A JPH1074624A JP H1074624 A JPH1074624 A JP H1074624A JP 24903496 A JP24903496 A JP 24903496A JP 24903496 A JP24903496 A JP 24903496A JP H1074624 A JPH1074624 A JP H1074624A
Authority
JP
Japan
Prior art keywords
conductor
inductor
floating
substrate
inductor conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24903496A
Other languages
Japanese (ja)
Other versions
JP3808557B2 (en
Inventor
Takeshi Ikeda
毅 池田
Akira Okamoto
明 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP24903496A priority Critical patent/JP3808557B2/en
Publication of JPH1074624A publication Critical patent/JPH1074624A/en
Application granted granted Critical
Publication of JP3808557B2 publication Critical patent/JP3808557B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an inductor element in which the generation of an eddy current and a parasitic capacitance can be reduced. SOLUTION: An inductance element is composed of spiral-formed floating conductor 2 formed on a substrate 3 and an inductor conductor 1 which will be opposingly arranged on the floating conductor 2 through an insulating layer. Prescrived voltage is applied to the inductor conductor 1, and the floating conductor 2 is brought into a floating state. As above-mentioned, as the floating conductor 2 is interposed between the inductor conductor 1 and the substrate 3, the eddy current generated on substrate surface and the stray capacitance generated between the substrate 3 and the inductor conductor 1 can be reduced.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、渦巻き形状のパタ
ーンを用いて形成されるインダクタ素子に関する。
The present invention relates to an inductor element formed by using a spiral pattern.

【0002】[0002]

【従来の技術および発明が解決しようとする課題】半導
体基板上に薄膜形成技術を利用して渦巻き形状のパター
ンを形成し、このパターンをインダクタ素子として利用
する半導体回路が知られている。
2. Description of the Related Art There is known a semiconductor circuit in which a spiral pattern is formed on a semiconductor substrate by using a thin film forming technique and the pattern is used as an inductor element.

【0003】図11はこの種のインダクタ素子から発生
される磁束を説明する図である。同図に示す渦巻き形状
のインダクタ素子101に所定の電流が流れると、同図
の矢印で示すように半導体基板102の表面に垂直な方
向、すなわち半導体基板102を貫通する方向に磁束が
発生する。この方向の磁束は、渦電流や浮遊容量の発生
原因となり、半導体基板102上に形成された他の半導
体素子の動作に悪影響を与えるおそれがある。
FIG. 11 is a view for explaining the magnetic flux generated from this type of inductor element. When a predetermined current flows through the spiral-shaped inductor element 101 shown in FIG. 2, a magnetic flux is generated in a direction perpendicular to the surface of the semiconductor substrate 102, that is, in a direction penetrating the semiconductor substrate 102, as indicated by an arrow in FIG. The magnetic flux in this direction may cause eddy currents and stray capacitance, and may adversely affect the operation of other semiconductor elements formed on the semiconductor substrate 102.

【0004】本発明は、このような点に鑑みて創作され
たものであり、その目的は渦電流と浮遊容量の発生を従
来よりも低減することができるインダクタ素子を提供す
ることにある。
The present invention has been made in view of the above points, and an object of the present invention is to provide an inductor element capable of reducing the generation of eddy current and stray capacitance as compared with the related art.

【0005】[0005]

【課題を解決するための手段】上述した課題を解決する
ために、請求項1のインダクタ素子は、略同一形状のイ
ンダクタ導体とフローティング導体を絶縁層を挟んで基
板上に形成し、フローティング導体をフローティング構
造にする。すなわち、インダクタ導体と基板との間にフ
ローティング導体を介在させることにより、基板表面に
発生される渦電流や、インダクタ導体と基板表面との間
に発生される浮遊容量を低減することができる。
In order to solve the above-mentioned problems, an inductor element according to the present invention comprises an inductor conductor and a floating conductor having substantially the same shape formed on a substrate with an insulating layer interposed therebetween. Use a floating structure. That is, by interposing a floating conductor between the inductor conductor and the substrate, eddy current generated on the substrate surface and stray capacitance generated between the inductor conductor and the substrate surface can be reduced.

【0006】請求項2のインダクタ素子は、フローティ
ング導体の少なくとも一部分をインダクタ導体に対向配
置する。この場合も、渦電流や浮遊容量の発生が低減さ
れる。
According to the inductor element of the present invention, at least a part of the floating conductor is arranged to face the inductor conductor. Also in this case, occurrence of eddy current and stray capacitance is reduced.

【0007】請求項3のインダクタ素子は、フローティ
ング導体を分割構造にする。
According to a third aspect of the present invention, the floating conductor has a divided structure.

【0008】請求項4のインダクタ素子は、フローティ
ング導体を分割する溝を設け、この溝の内部に電極引き
出し部を形成し、この電極引き出し部をインダクタ導体
と導通させる。これにより、インダクタ素子は2層メタ
ル構造になる。
According to a fourth aspect of the present invention, a groove for dividing the floating conductor is provided, an electrode lead portion is formed inside the groove, and the electrode lead portion is electrically connected to the inductor conductor. Thereby, the inductor element has a two-layer metal structure.

【0009】請求項5のインダクタ素子は、インダクタ
導体とフローティング導体を絶縁層を挟んで基板上に形
成し、インダクタ導体に導通される電極引き出し部をフ
ローティング導体と分離して形成する。これにより、イ
ンダクタ素子は3層メタル構造になる。
According to a fifth aspect of the present invention, an inductor conductor and a floating conductor are formed on a substrate with an insulating layer interposed therebetween, and an electrode lead portion electrically connected to the inductor conductor is formed separately from the floating conductor. Thereby, the inductor element has a three-layer metal structure.

【0010】請求項6のインダクタ素子は、インダクタ
導体とフローティング導体の少なくとも一方の形状を渦
巻き形状にし、かつ渦巻きの各周回部分を八角に折り曲
げる。八角に折り曲げることによりマスクの製造が容易
になる。
According to a sixth aspect of the present invention, at least one of the inductor conductor and the floating conductor has a spiral shape, and each spiral portion of the spiral is bent into an octagon. The octagonal folding facilitates the manufacture of the mask.

【0011】[0011]

【発明の実施の形態】以下、本発明を適用したインダク
タンス素子について、図面を参照しながら具体的に説明
する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an inductance element to which the present invention is applied will be specifically described with reference to the drawings.

【0012】〔第1の実施形態〕図1は基板上に形成さ
れた本実施形態のインダクタンス素子の概略を示す平面
図、図2はインダクタンス素子の構造を簡略化して示し
た図である。本実施形態のインダクタ素子は、ほぼ同一
形状のインダクタ導体1とフローティング導体2とを、
後述する絶縁層の上下両面に対向配置した構造を有して
いる。図1では、実線で示すインダクタ導体1と点線で
示すフローティング導体2をずらして図示しているが、
実際にはインダクタ導体1とフローティング導体2は図
2に示すように重なるように形成されている。
[First Embodiment] FIG. 1 is a plan view schematically showing an inductance element of the present embodiment formed on a substrate, and FIG. 2 is a diagram showing a simplified structure of the inductance element. The inductor element of the present embodiment includes an inductor conductor 1 and a floating conductor 2 having substantially the same shape.
It has a structure in which it is disposed on both upper and lower surfaces of an insulating layer to be described later. In FIG. 1, although the inductor conductor 1 shown by a solid line and the floating conductor 2 shown by a dotted line are shown in a shifted manner,
Actually, the inductor conductor 1 and the floating conductor 2 are formed so as to overlap as shown in FIG.

【0013】インダクタ導体1の両端には、基板3上に
形成された不図示の半導体回路が接続され、この半導体
回路の作用によりインダクタ導体1に所定の電流が流れ
る。一方、フローティング導体2は、インダクタ導体1
等の電圧変化の影響を受けないようにフローティング構
造で形成されている。
A semiconductor circuit (not shown) formed on the substrate 3 is connected to both ends of the inductor conductor 1, and a predetermined current flows through the inductor conductor 1 by the action of the semiconductor circuit. On the other hand, the floating conductor 2 is
Are formed in a floating structure so as not to be affected by a voltage change such as the above.

【0014】インダクタ導体1とフローティング導体2
はいずれも渦巻き形状で形成され、渦巻きの各周回部分
は八角に折り曲げられている。このように、インダクタ
導体1やフローティング導体2の形状を八角形にする理
由は、八角以上の多角形や円形にする場合に比べてマス
クの製造が容易なためであり、一方、八角未満の多角形
にすると、インダクタ素子の電気的特性が悪くなるため
である。
Inductor conductor 1 and floating conductor 2
Are formed in a spiral shape, and each orbital portion of the spiral is bent at an octagon. Thus, the reason why the shape of the inductor conductor 1 and the floating conductor 2 is octagonal is that it is easier to manufacture a mask than a case where the shape is a polygon or a circle having more than an octagon. This is because the square shape degrades the electrical characteristics of the inductor element.

【0015】基板3には、例えばn型シリコン基板(n
−Si基板)やその他の半導体基板(例えばゲルマニウ
ムやアモルファスシリコン等の非晶質材料)が用いられ
る。あるいは、エポキシ等を材料とするプリント配線板
を基板3として用いてもよい。また、インダクタ導体1
は、アルミニウムや金等の金属薄膜、あるいはポリシリ
コン等の半導体材料で形成されている。
As the substrate 3, for example, an n-type silicon substrate (n
-Si substrate) or another semiconductor substrate (for example, an amorphous material such as germanium or amorphous silicon) is used. Alternatively, a printed wiring board made of epoxy or the like may be used as the substrate 3. In addition, inductor conductor 1
Is formed of a metal thin film such as aluminum or gold, or a semiconductor material such as polysilicon.

【0016】なお、基板3上には、インダクタ素子の他
に、トランジスタ・ダイオード等の能動素子や、抵抗・
コンデンサ等の受動素子が実装されるが、図1では、説
明を簡単にするためにインダクタ素子のみを示してい
る。
On the substrate 3, in addition to the inductor element, an active element such as a transistor or a diode,
Although passive elements such as capacitors are mounted, FIG. 1 shows only inductor elements for simplicity of description.

【0017】図3は図1のA−A線の拡大断面図であ
る。同図に示すように、基板3の表面に絶縁性の非磁性
体膜4が形成され、その上面の一部に渦巻き状のフロー
ティング導体2が形成される。また、非磁性体膜4とフ
ローティング導体2の上面に絶縁層5が形成され、その
上面には渦巻き状のインダクタ導体1が形成される。
FIG. 3 is an enlarged sectional view taken along line AA of FIG. As shown in FIG. 1, an insulating non-magnetic film 4 is formed on the surface of a substrate 3, and a spiral floating conductor 2 is formed on a part of the upper surface thereof. An insulating layer 5 is formed on the upper surfaces of the non-magnetic film 4 and the floating conductor 2, and a spiral inductor conductor 1 is formed on the upper surface.

【0018】一方、図4(a)は図1のB−B線の拡大
断面図である。同図に示すように、インダクタ導体1の
下面側の構造は図3と共通する。インダクタ導体1の一
端には電極引き出し部1aが接続されており、この電極
引き出し部1aは絶縁層6を挟んでインダクタ導体1の
上面に形成されている。この電極引き出し部1aは不図
示の他の半導体回路に接続される。
FIG. 4A is an enlarged sectional view taken along the line BB of FIG. As shown in the figure, the structure on the lower surface side of the inductor conductor 1 is common to FIG. An electrode lead portion 1a is connected to one end of the inductor conductor 1, and the electrode lead portion 1a is formed on the upper surface of the inductor conductor 1 with the insulating layer 6 interposed therebetween. The electrode lead portion 1a is connected to another semiconductor circuit (not shown).

【0019】このように、図1に示すインダクタ素子
は、絶縁層5の上下両面に渦巻き形状のインダクタ導体
1とフローティング導体2を対向配置した構造になって
おり、インダクタ導体1と基板3とが間隔を隔てて形成
されるため、基板表面に発生される渦電流や、基板表面
との間に発生される浮遊容量を低減できる。
As described above, the inductor element shown in FIG. 1 has a structure in which the spiral-shaped inductor conductor 1 and the floating conductor 2 are disposed on the upper and lower surfaces of the insulating layer 5 so as to face each other. Since they are formed at intervals, eddy current generated on the substrate surface and stray capacitance generated between the substrate and the substrate surface can be reduced.

【0020】なお、図1では、渦巻き形状のフローティ
ング導体2を基板3上に形成する例を説明したが、図5
に示すように複数に分割された構造のフローティング導
体2′を基板3上に形成してもよい。
In FIG. 1, an example in which the spiral floating conductor 2 is formed on the substrate 3 has been described.
A floating conductor 2 'having a structure divided into a plurality of parts may be formed on the substrate 3 as shown in FIG.

【0021】また、図1では渦巻きの周回数が3の例を
示しているが、周回数は3に限定されず、図6(a)に
示すようにほぼ1周でもよく、あるいは図6(b)に示
すように1周未満でもよい。さらに、インダクタ導体1
やフローティング導体2を構成する渦巻きパターンのパ
ターン幅やパターン間隔は同じである必要はなく、パタ
ーン幅やパターン間隔がインダクタ導体1とフローティ
ング導体2とで異なっていてもよい。
FIG. 1 shows an example in which the number of revolutions of the spiral is three, but the number of revolutions is not limited to three, and may be substantially one as shown in FIG. It may be less than one round as shown in b). Further, the inductor conductor 1
The pattern width and pattern interval of the spiral pattern forming the floating conductor 2 need not be the same, and the pattern width and pattern interval may be different between the inductor conductor 1 and the floating conductor 2.

【0022】〔第2の実施形態〕第1の実施形態のイン
ダクタ素子は、場所によって3層メタル構造になるのに
対し、以下に説明する第2の実施形態のインダクタ素子
は2層メタル構造のみで形成される点に特徴がある。
[Second Embodiment] The inductor element of the first embodiment has a three-layer metal structure depending on the location, whereas the inductor element of the second embodiment described below has only a two-layer metal structure. The feature is that it is formed by

【0023】図7は第2の実施形態のインダクタ素子の
概略を示す平面図である。同図に示すように、第2の実
施形態のインダクタ素子は、いずれも渦巻き形状のイン
ダクタ導体11とフローティング導体12とで構成さ
れ、フローティング導体12は、渦巻きの中心から外縁
に欠けて延びる溝Pによって複数の領域に分割されてい
る。
FIG. 7 is a plan view schematically showing an inductor element according to the second embodiment. As shown in the figure, the inductor element of the second embodiment is composed of a spiral-shaped inductor conductor 11 and a floating conductor 12, and the floating conductor 12 has a groove P extending from the center of the spiral to the outer edge thereof. Is divided into a plurality of areas.

【0024】図8(a)は図7のB′−B′線の拡大断
面図、図8(b)は図7のC−C線の拡大断面図であ
る。これらの図に示すように、インダクタ導体11の一
端に接続された電極引き出し部11aの一部はフローテ
ィング導体12の溝Pの内部に形成されている。すなわ
ち、電極引き出し部11aとフローティング導体12と
を基板3上の同一高さに形成することにより、インダク
タ素子の全体を2層メタル構造にすることができ、製造
工程の簡略化が図れる。
FIG. 8A is an enlarged sectional view taken along the line B'-B 'in FIG. 7, and FIG. 8B is an enlarged sectional view taken along the line CC in FIG. As shown in these drawings, a part of the electrode lead portion 11 a connected to one end of the inductor conductor 11 is formed inside the groove P of the floating conductor 12. That is, by forming the electrode lead portion 11a and the floating conductor 12 at the same height on the substrate 3, the entire inductor element can have a two-layer metal structure, and the manufacturing process can be simplified.

【0025】一方、図9は第2の実施形態の変形例を示
す図であり、図9(a)はインダクタ素子の概略を示す
平面図、図9(b)は図9(a)のD−D線の拡大断面
図である。図9(b)に示すようにインダクタ導体1
1′の一部は溝Pの内部に形成されており、溝Pの上方
に電極引き出し部11′aが形成されている。この電極
引き出し部11′aは、インダクタ導体11′と同一高
さに形成されているため、インダクタ素子の全体を2層
メタル構造にすることができる。
FIG. 9 is a view showing a modification of the second embodiment. FIG. 9 (a) is a plan view schematically showing an inductor element, and FIG. 9 (b) is a plan view of D in FIG. 9 (a). It is an expanded sectional view of the -D line. As shown in FIG.
A part of 1 'is formed inside the groove P, and an electrode lead portion 11'a is formed above the groove P. Since the electrode lead portion 11'a is formed at the same height as the inductor conductor 11 ', the entire inductor element can have a two-layer metal structure.

【0026】〔第3の実施形態〕第1の実施形態では、
絶縁層5の上面側のインダクタ導体1と下面側のインダ
クタ導体2とをほぼ同一形状にしているが、これらイン
ダクタ導体の全長にわたって形状が同一である必要はな
く、一部だけが一致していてもよい。
[Third Embodiment] In the first embodiment,
Although the inductor conductor 1 on the upper surface side and the inductor conductor 2 on the lower surface side of the insulating layer 5 have substantially the same shape, the shape does not need to be the same over the entire length of these inductor conductors, and only a part of them matches. Is also good.

【0027】図10は第3の実施形態のインダクタ素子
の概略を示す平面図である。同図において、実線は絶縁
層5の上面側に形成されたインダクタ導体21、点線は
絶縁層5の下面側に形成されたフローティング導体22
をそれぞれ表している。同図に示すように、フローティ
ング導体22は、インダクタ導体21の一部と同じ形状
をしており、これら形状が同じ部分は絶縁層5を挟んで
対向する位置に形成されている。
FIG. 10 is a plan view schematically showing an inductor element according to the third embodiment. In the figure, the solid line is the inductor conductor 21 formed on the upper surface side of the insulating layer 5, and the dotted line is the floating conductor 22 formed on the lower surface side of the insulating layer 5.
Respectively. As shown in the figure, the floating conductor 22 has the same shape as a part of the inductor conductor 21, and those parts having the same shape are formed at positions facing each other with the insulating layer 5 interposed therebetween.

【0028】このように、インダクタ導体21とフロー
ティング導体22の一部の形状だけが同一であっても部
分的な2層構造となるため、第1の実施形態と同様に、
渦電流と浮遊容量の発生を低減することができる。
As described above, even when only a part of the shape of the inductor conductor 21 and the shape of the floating conductor 22 are the same, a partial two-layer structure is obtained.
The generation of eddy current and stray capacitance can be reduced.

【0029】[0029]

【発明の効果】以上詳細に説明したように、本発明によ
れば、同一形状のインダクタ導体とフローティング導体
を絶縁層を挟んで対向配置した2層構造にするため、イ
ンダクタ導体が基板から間隔を隔てて形成され、基板表
面に発生される渦電流や、インダクタ導体と基板表面と
の間に発生される浮遊容量を低減することができる。
As described in detail above, according to the present invention, since the inductor conductor and the floating conductor having the same shape are arranged opposite to each other with the insulating layer interposed therebetween, the inductor conductor is spaced from the substrate. It is possible to reduce the eddy current generated on the substrate surface and the stray capacitance generated between the inductor conductor and the substrate surface, which are formed separately.

【図面の簡単な説明】[Brief description of the drawings]

【図1】基板上に形成されたインダクタ素子の概略を示
す平面図である。
FIG. 1 is a plan view schematically showing an inductor element formed on a substrate.

【図2】インダクタ素子の構造を簡略化して示した図で
ある。
FIG. 2 is a diagram showing a simplified structure of an inductor element.

【図3】図1のA−A線の拡大断面図である。FIG. 3 is an enlarged sectional view taken along line AA of FIG. 1;

【図4】図1のB−B線の拡大断面図である。FIG. 4 is an enlarged sectional view taken along line BB of FIG. 1;

【図5】複数に分割された構造のフローティング導体を
有するインダクタ素子の概略を示す平面図である。
FIG. 5 is a plan view schematically showing an inductor element having a floating conductor having a divided structure.

【図6】(a)は渦巻きの周回数がほぼ1周の例を示す
図、(b)は1周未満の例を示す図である。
6A is a diagram illustrating an example in which the number of spiral turns is substantially one, and FIG. 6B is a diagram illustrating an example in which the number of spirals is less than one.

【図7】第2の実施形態のインダクタ素子の概略を示す
平面図である。
FIG. 7 is a plan view schematically showing an inductor element according to a second embodiment.

【図8】(a)は図7のB′−B′線の拡大断面図、
(b)は図7のC−C線の拡大断面図である。
8A is an enlarged sectional view taken along line B′-B ′ of FIG.
FIG. 8B is an enlarged sectional view taken along line CC of FIG. 7.

【図9】第2の実施形態の変形例を示す図で、(a)は
インダクタ素子の概略を示す平面図、(b)は(a)の
D−D線の拡大断面図である。
FIGS. 9A and 9B are diagrams showing a modification of the second embodiment, in which FIG. 9A is a plan view schematically showing an inductor element, and FIG. 9B is an enlarged sectional view taken along line DD of FIG. 9A.

【図10】第3の実施形態のインダクタ素子の概略を示
す平面図である。
FIG. 10 is a plan view schematically showing an inductor element according to a third embodiment.

【図11】インダクタ素子から発生される磁束を説明す
る図である。
FIG. 11 is a diagram illustrating a magnetic flux generated from an inductor element.

【符号の説明】[Explanation of symbols]

1 インダクタ導体 2 フローティング導体 3 基板 4 非磁性体膜 5、6 絶縁層 DESCRIPTION OF SYMBOLS 1 Inductor conductor 2 Floating conductor 3 Substrate 4 Nonmagnetic film 5, 6 Insulating layer

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 基板上に形成される渦巻き形状のインダ
クタ導体と、 前記インダクタ導体と略同一の形状を有し、前記インダ
クタ導体の下面側に絶縁層を介して対向配置され、フロ
ーティング構造で形成されるフローティング導体とを備
えることを特徴とするインダクタ素子。
1. A spiral inductor conductor formed on a substrate, having a substantially same shape as the inductor conductor, disposed opposite to a lower surface of the inductor conductor via an insulating layer, and formed in a floating structure. An inductor element comprising: a floating conductor to be used.
【請求項2】 基板上に形成される渦巻き形状のインダ
クタ導体と、 前記インダクタ導体の下面側に絶縁層を介して形成さ
れ、少なくとも一部分が前記インダクタ導体と対向配置
され、フローティング構造で形成されるフローティング
導体とを備えることを特徴とするインダクタ素子。
2. A spiral-shaped inductor conductor formed on a substrate, formed on a lower surface side of the inductor conductor via an insulating layer, at least a part of the inductor conductor is opposed to the inductor conductor, and has a floating structure. An inductor element comprising: a floating conductor.
【請求項3】 請求項1または2において、 前記フローティング導体は、所定形状の溝によって複数
の領域に分割されることを特徴とするインダクタ素子。
3. The inductor element according to claim 1, wherein the floating conductor is divided into a plurality of regions by grooves having a predetermined shape.
【請求項4】 請求項3において、 一端が前記インダクタ導体に接続される電極引き出し部
を備え、 前記インダクタ導体、前記フローティング導体および前
記電極引き出し部が前記基板上に2層で形成されるよう
に、前記電極引き出し部あるいは前記インダクタ導体の
一部を前記溝の内部に形成することを特徴とするインダ
クタ素子。
4. The device according to claim 3, further comprising an electrode lead portion having one end connected to the inductor conductor, wherein the inductor conductor, the floating conductor, and the electrode lead portion are formed in two layers on the substrate. And a part of the electrode lead portion or the inductor conductor is formed inside the groove.
【請求項5】 請求項1または2において、 基板上に形成される渦巻き形状のインダクタ導体と、 前記インダクタ導体の下面側に絶縁層を介して形成さ
れ、少なくとも一部分が前記インダクタ導体と対向配置
され、フローティング構造で形成されるフローティング
導体と、 前記フローティング導体と分離して形成され、前記イン
ダクタ導体に導通される電極引き出し部とを備えること
を特徴とするインダクタ素子。
5. The spiral-shaped inductor conductor formed on a substrate, wherein the spiral-shaped inductor conductor is formed on a lower surface side of the inductor conductor with an insulating layer interposed therebetween, and at least a part thereof is arranged to face the inductor conductor. An inductor element comprising: a floating conductor formed in a floating structure; and an electrode lead portion formed separately from the floating conductor and electrically connected to the inductor conductor.
【請求項6】 請求項1〜4のいずれかにおいて、 前記インダクタ導体および前記フローティング導体の少
なくとも一方は、各周回部分が八角に折れ曲がった渦巻
き形状で形成されることを特徴とするインダクタ素子。
6. The inductor element according to claim 1, wherein at least one of the inductor conductor and the floating conductor is formed in a spiral shape in which each orbital portion is bent in an octagon.
JP24903496A 1996-08-30 1996-08-30 Inductor element Expired - Fee Related JP3808557B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24903496A JP3808557B2 (en) 1996-08-30 1996-08-30 Inductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24903496A JP3808557B2 (en) 1996-08-30 1996-08-30 Inductor element

Publications (2)

Publication Number Publication Date
JPH1074624A true JPH1074624A (en) 1998-03-17
JP3808557B2 JP3808557B2 (en) 2006-08-16

Family

ID=17187026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24903496A Expired - Fee Related JP3808557B2 (en) 1996-08-30 1996-08-30 Inductor element

Country Status (1)

Country Link
JP (1) JP3808557B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001004918A1 (en) * 1999-07-07 2001-01-18 Niigata Seimitsu Co., Ltd. Inductor element
WO2001008290A1 (en) * 1999-07-26 2001-02-01 Niigata Seimitsu Co., Ltd. Lc oscillator
WO2001013384A1 (en) * 1999-08-17 2001-02-22 Niigata Seimitsu Co., Ltd. Inductor element
JP2008098306A (en) * 2006-10-10 2008-04-24 Nec Tokin Corp Inductance element

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001004918A1 (en) * 1999-07-07 2001-01-18 Niigata Seimitsu Co., Ltd. Inductor element
US6906610B1 (en) 1999-07-07 2005-06-14 Niigata Seimitsu Co., Ltd. Inductor element
WO2001008290A1 (en) * 1999-07-26 2001-02-01 Niigata Seimitsu Co., Ltd. Lc oscillator
US6664863B1 (en) 1999-07-26 2003-12-16 Niigata Seimitsu Co., Ltd.. LC oscillator
EP1566883A2 (en) * 1999-07-26 2005-08-24 Niigata Seimitsu Co., Ltd. LC oscillator
EP1566883A3 (en) * 1999-07-26 2005-11-30 Niigata Seimitsu Co., Ltd. LC oscillator
WO2001013384A1 (en) * 1999-08-17 2001-02-22 Niigata Seimitsu Co., Ltd. Inductor element
US7046113B1 (en) 1999-08-17 2006-05-16 Niigata Seimitsu Co., Ltd. Inductor element
CN100382208C (en) * 1999-08-17 2008-04-16 新泻精密株式会社 Inductor element
JP2008098306A (en) * 2006-10-10 2008-04-24 Nec Tokin Corp Inductance element
JP4656528B2 (en) * 2006-10-10 2011-03-23 Necトーキン株式会社 Inductance element

Also Published As

Publication number Publication date
JP3808557B2 (en) 2006-08-16

Similar Documents

Publication Publication Date Title
EP0778593B1 (en) Method for realizing magnetic circuits in an integrated circuit
CN1826670B (en) Inductive and capacitive elements for semiconductor technologies with minimum pattern density requirements
EP0782190A2 (en) Semiconductor device comprising an inductor element
US7312684B2 (en) Semiconductor device
JP2004519844A (en) Planar inductor with segmented conductive plane
JP2006511068A (en) Integrated circuit having planar inductive components and planar inductor components
JP2018174306A (en) Chip inductor and method for manufacturing the same
KR100420948B1 (en) Spiral inductor having parallel-branch structure
KR100475477B1 (en) Inductance element and semiconductor device
JPH10208940A (en) Inductor element
JP4279409B2 (en) Microstructure containing circuitry integrated on a substrate with a flat coil on the surface
JPH1074625A (en) Inductor element
JPH0389548A (en) Semiconductor integrated circuit
JP3808557B2 (en) Inductor element
JPH11340320A (en) Semiconductor device
JP2005333004A (en) Semiconductor device
WO1996042110A1 (en) Semiconductor device
JPH04290212A (en) Semiconductor device
JPH0684647A (en) Inductance element
JP2004506320A (en) Integrated inductance
JP2010034248A (en) Spiral inductor
JP3114392B2 (en) Thin-film magnetic induction element
JPH06151718A (en) Inductor element in semiconductor device
JPH0621347A (en) Semiconductor device
WO2023181806A1 (en) Electronic component

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20051121

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20051220

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20060215

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060518

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees