JPH1069454A - コンピュータ・システム・バス上でスレーブｄｍａエミュレーションを行う装置 - Google Patents

コンピュータ・システム・バス上でスレーブｄｍａエミュレーションを行う装置

Info

Publication number
JPH1069454A
JPH1069454A JP9125218A JP12521897A JPH1069454A JP H1069454 A JPH1069454 A JP H1069454A JP 9125218 A JP9125218 A JP 9125218A JP 12521897 A JP12521897 A JP 12521897A JP H1069454 A JPH1069454 A JP H1069454A
Authority
JP
Japan
Prior art keywords
master
bus
computer system
dma controller
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9125218A
Other languages
English (en)
Inventor
C Ungu Timothy
ティモシー・シー・ウング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH1069454A publication Critical patent/JPH1069454A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】 【課題】 ＰＣＩバスなどのスレーブ・デバイスをサポ
ートしないコンピュータ・システム・バス上でスレーブ
ＤＭＡサポートを提供する装置を提供すること。 【解決手段】 アダプタ・カードまたはマイクロプロセ
ッサはバスマスタの働きをし、かつ、通常はスレーブＤ
ＭＡ動作中に使用されるシステムＤＭＡコントローラを
シミュレートすることができるローカルＤＭＡコントロ
ーラを有する。。あるいは、ローカルＤＭＡコントロー
ラは、アプリケーション・ソフトウェアがシステムＤＭ
Ａコントローラ内でレジスタをポーリングするときに正
確な状況を受け取るように、既存のシステムＤＭコント
ローラとともに動作できる。ローカルＤＭＡコントロー
ラは、システムＤＭＡコントローラがＤＭＡ転送を制御
しているかのようにシステムＤＭＡコントローラが動作
することができる。このようにして、システムＤＭＡコ
ントローラとローカルＤＭＡコントローラの間のデバイ
ス競合が回避される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、コンピュータ・シ
ステム・バス上で使用される直接メモリ・アクセス（Ｄ
ＭＡ）に関する。さらに詳細には、本発明は、いわゆる
「スレーブ」ＤＭＡデバイスを本来サポートしないコン
ピュータ・システム・バス上でスレーブＤＭＡエミュレ
ーションを達成することができる装置に関する。
【０００２】
【従来の技術】ビジネスおよび私生活のあらゆる面にお
いてパーソナル・コンピュータがますます使用されるに
つれて、それらのパーソナル・コンピュータに差し込む
周辺アダプタ・カードの機能を常に高める要求が生じて
いる。アダプタ・カードは、ユーザが必要とする特殊機
能を実現するための専用回路を含む。例えば、アダプタ
・カードは、モデム、サウンド・プロセッサまたはビデ
オ・プロセッサの働きをする。周辺アダプタ・カード
は、通常、デジタル信号プロセッサや組込みコントロー
ラなど特殊マイクロプロセッサを含む。周辺アダプタ・
カードの機能を高める１つの方法は、アダプタ・カード
とホスト・コンピュータのメイン・システム・メモリと
の間でデータを直接交換できるようにすることである。
そのような交換は、当業界では直接メモリ・アクセスま
たは「ＤＭＡ」と呼ばれる。ＤＭＡ機能を有するコンピ
ュータ・システム・バスの動作原理は、当技術分野で周
知であり、現在、多数のタイプのコンピュータ・システ
ム・バスがＤＭＡ機能を有する。例えば、ＩＢＭ互換パ
ーソナル・コンピュータにおいて普及している「ＩＳ
Ａ」バスは、ＤＭＡ機能を備えている。
【０００３】ＩＳＡバスを含めて、ＤＭＡ可能コンピュ
ータ・システム・バスのうちには、マスタ・デバイスと
スレーブ・デバイスという異なる２つのタイプのＤＭＡ
デバイスとともに動作できるようになっているものもあ
る。本明細書では、そのようなバスを「マスタ／スレー
ブ」コンピュータ・システム・バスと呼ぶ。スレーブ・
デバイスが動作できるためには、バスをシステムＤＭＡ
コントローラに接続しなければならない。これは、スレ
ーブＤＭＡデータ転送中にデータ・フローを管理する働
きをする。ただし、マスタ・デバイスとの間のＤＭＡ転
送では、システムＤＭＡコントローラは使用されない。
代わりに、ＤＭＡコントローラが周辺カード上に配置さ
れる。そのようなＤＭＡコントローラを有する周辺カー
ドは、バスマスタ・カードと呼ばれる。本願の譲受人に
譲渡された１９９５年１１月２日出願の米国特許出願第
０８／５５６７７３号には、バスマスタの働きをするア
ダプタ・カードのいくつかの利点が記載されている。コ
ンピュータ・システム・バス上でバスマスタ・カードを
使用する場合、ローカルＤＭＡコントローラと呼ばれる
アダプタ・カード上のＤＭＡコントローラが、ＤＭＡデ
ータ転送中バスの制御権を有し、データ・フローを管理
する。
【０００４】周辺アダプタ・カードのうちには、ＤＭＡ
データ転送を必要とするが、ローカルＤＭＡコントロー
ラは有しないものもある。そのようなアダプタ・カード
は常に、「スレーブ」デバイスとして動作し、アダプタ
・カードとコンピュータ・システム・メイン・メモリと
の間でＤＭＡデータ転送が行われる。スレーブ・デバイ
スを使用する場合、ホスト・コンピュータ・システム内
で動作中のデバイス・ドライバ・ソフトウェアが、行う
べきＤＭＡデータ転送の開始アドレスおよび深さをシス
テムＤＭＡコントローラに通知する。次いで、アダプタ
・カード上のスレーブ・デバイスは、システムＤＭＡコ
ントローラに、バスを引き継ぎ、ホスト・コンピュータ
・メモリとアダプタ・カード上のデバイスとの間でのＤ
ＭＡデータ転送を管理するよう要求する。この要求は、
バス内の特定の１組の接続を介してシステムＤＭＡコン
トローラに伝達される。ＩＳＡバスでは、アダプタ・カ
ードは、システムＤＭＡコントローラに、ＤＭＡ要求線
または「ＤＲＱ」線と呼ばれる線を介して転送を実行す
るよう要求し、ＤＭＡ肯定応答線または「ＤＡＣＫ」線
を介してシステムＤＭＡコントローラから肯定応答信号
を受け取る。次いで、システムＤＭＡコントローラは、
バスを引き継ぎ、バスマスタ・カードの場合と同じ方式
で転送を管理する。
【０００５】スレーブ・デバイスの問題点は、システム
ＤＭＡコントローラを必要とするバスに依存することで
ある。コンピュータ・システム・バスのうちには、シス
テムＤＭＡコントローラを有せず、したがってスレーブ
・デバイスとではまったく動作せず、バスマスタ・デバ
イスと一緒にしか動作しないものもある。本明細書で
は、そのようなバスを「マスタ専用」コンピュータ・シ
ステム・バスと呼ぶ。マスタ専用バスの例は、「ＰＣ
Ｉ」バスである。ＰＣＩバス上では、バス・サイクル・
イニシエータはすべてバスマスタ・デバイスとして動作
しなければならない。スレーブＤＭＡサポートもなく、
システムＤＭＡコントローラもない。ＰＣＩバスは、帯
域幅が広く、クロック速度が速いので、現在の高性能Ｉ
ＢＭ互換パーソナル・コンピュータで広く一般に使用さ
れている。これらの特徴を利用するために、アダプタ・
カードの設計者は、その周辺アダプタ・カードのＰＣＩ
バージョンを設計中である。
【０００６】
【発明が解決しようとする課題】これらのＰＣＩカード
の１つを使用する際の問題点は、ＩＳＡバージョンのカ
ードとともに動作するように設計されたアプリケーショ
ン・ソフトウェアが、場合によってはカードをＤＭＡデ
ータ転送用のスレーブとして動作させようとすることで
ある。コンピュータのユーザは、自身の既存のソフトウ
ェア・アプリケーションを、ＰＣＩバージョンのアダプ
タ・カードで使用したいと望む。ＰＣＩバージョンのア
ダプタ・カードは、同じ回路を使用して、ＩＳＡバージ
ョンのカードと同じ機能を実現する。本明細書では、ア
ダプタ・カード上で特殊目的機能を実現する回路をエミ
ュレーション回路と呼ぶ。この回路は、音声発生、通
信、または他の何らかの機能を実現することができる。
アダプタ・カード用のアプリケーション・ソフトウェア
がＩＳＡバージョンのカードを「スレーブ」デバイスと
して動作させる場合、カード上のＤＭＡコントローラが
スレーブ動作をエミュレートし、同時にバスマスタ・デ
バイスとして動作するのでなければ、このソフトウェア
はＰＣＩバージョンのカードでは動作しない。広く使わ
れているＳｏｕｎｄＢｌａｓｔｅｒTM互換アダプタ・カ
ードおよび多数のポピュラーなゲーム・アプリケーショ
ンの場合がそうである。しかしながら、問題のパーソナ
ル・コンピュータがマスタ専用コンピュータ・システム
・バスとマスタ／スレーブ・コンピュータ・システム・
バスの両方を有する場合、それはシステムＤＭＡコント
ローラをも有する。この場合、アダプタ・カード上のロ
ーカルＤＭＡコントローラがシステムＤＭＡコントロー
ラとして働いてカードをスレーブ・デバイスとして動作
させる場合、容認できないデバイス競合が生じる。シス
テムＤＭＡコントローラがコンピュータ・システム内に
存在できるように、ＰＣＩバスなどマスタ専用コンピュ
ータ・システム・バス上でスレーブＤＭＡ動作をエミュ
レートする方法が必要である。
【０００７】
【課題を解決するための手段】上記の必要は、２つのモ
ードで動作できるアダプタ・カード用のローカルＤＭＡ
コントローラを含む処理回路を提供する、本発明によっ
て満足される。ローカルＤＭＡコントローラは、バスマ
スタの働きをするが、アプリケーションからスレーブ・
デバイスおよびシステムＤＭＡコントローラが見えるよ
うにバスへの適切なレジスタを提供し、フルＤＭＡモー
ドの動作が可能である。さらに、本発明のローカルＤＭ
Ａコントローラは、マスタ専用バスとマスタ／スレーブ
・バスの両方を含むホスト・コンピュータ・システム内
にインストールされたとき、スレーブＤＭＡエミュレー
ション・モードでも動作できる。スレーブＤＭＡエミュ
レーション・モードは、通常、ＩＳＡバスとＰＣＩバス
の両方を含む、ＩＢＭ互換パーソナル・コンピュータに
おいて極めて有用である。このタイプのパーソナル・コ
ンピュータは、システムＤＭＡコントローラを有し、こ
れは、適切な動作を維持すべき場合、アダプタ・カード
上のローカルＤＭＡコントローラと競合してはならな
い。
【０００８】本発明は、デジタル信号プロセッサ（ＤＳ
Ｐ）などの専用マイクロプロセッサ上で実施することが
好ましい。コア論理の他に、そのようなマイクロプロセ
ッサは、ローカルＤＭＡコントローラと呼ばれるそれ自
体の組込みＤＭＡコントローラを具備する。本発明によ
るローカルＤＭＡコントローラは、マスタ専用バス・イ
ンタフェース論理用の接続だけでなく、システムＤＭＡ
コントローラ用の接続をも有する。システムＤＭＡコン
トローラは、マスタ専用コンピュータ・システム・バス
の他にマスタ／スレーブ・コンピュータ・システム・バ
スを有するコンピュータ・システム内に含まれる。マス
タ／スレーブ・バスがＩＳＡバスであるシステム用に設
計されたマイクロプロセッサでは、これらの接続は、前
述のＤＲＱ接続およびＤＡＣＫ接続である。このマイク
ロプロセッサはまた、ローカルＤＭＡコントローラとコ
ア論理の間に配置されたマスタ専用バス・インタフェー
ス論理、およびローカルＤＭＡコントローラとコア論理
の間に配置されたエミュレーション論理を含む。マスタ
専用バス・インタフェース論理はマスタ専用バス・イン
タフェースを有する。
【０００９】上述のローカルＤＭＡコントローラは、ホ
スト・コンピュータ・システム内で、通常アダプタ・カ
ード上で使用される。上述の処理回路は、システムＤＭ
Ａコントローラを有しないホスト・コンピュータ・シス
テム内で動作するように設計されたアダプタ・カード上
に設置することができる。このようなカードは、マスタ
専用バス用の接続のみを有することになる。この場合、
システムＤＭＡコントローラ用の接続は使用されない。
本発明はまた、マスタ専用コンピュータ・システム・バ
スとマスタ／スレーブ・コンピュータ・システム・バス
の両方用のコネクタを有するアダプタ・カード上で使用
することができる。この場合、アダプタ・カード上の処
理回路は、マスタ／スレーブ・コンピュータ・システム
・バスを介してシステムＤＭＡコントローラに接続され
る。いずれにせよ、ローカルＤＭＡコントローラやエミ
ュレーション論理など、アダプタ・カード上の様々な構
成要素のいくつかは別々のチップ上にあってもよいが、
すべて単一のマイクロプロセッサ上に集積することが好
ましい。
【００１０】本発明は、中央演算処理装置（ＣＰＵ）、
キーボード、ディスプレイ用の接続、アダプタ・カード
・コネクタ、ならびにマスタ専用バスおよびマスタ／ス
レーブ・バスを有するホスト・コンピュータ・システム
内でスレーブＤＭＡエミュレーションを実施するために
使用されることが最も多い。アダプタ・カード・コネク
タは、ＰＣＩバスなどのマスタ専用コンピュータ・シス
テム・バス用の接続およびＩＳＡバスなどのマスタ／ス
レーブ・コンピュータ・システム・バス用の接続を行
う。ホスト・コンピュータ・システムはまた、マスタ／
スレーブ・コンピュータ・システム・バスに接続された
システムＤＭＡコントローラを含む。本発明を実施する
処理回路は、本発明を実施するために必要な様々な要素
がバスおよびＣＰＵに直接配線されているホスト・コン
ピュータ・システム内のマザーボード上または他の何ら
かの特殊回路ボード延長部上に設置することもできる。
また、この場合、処理回路は、前述のマイクロプロセッ
サ内に完全に含めることもでき、また互いに接続された
いくつかの離散構成要素から構成することができる。
【００１１】本発明は、システムＤＭＡコントローラを
用いずにフルＤＭＡモードで動作できるだけでなく、シ
ステムＤＭＡコントローラを用いてスレーブＤＭＡエミ
ュレーション・モードにおいても動作できる、ローカル
ＤＭＡコントローラを含む処理回路を提供する。本発明
は、ＰＣＩバスなどマスタ専用コンピュータ・システム
・バスを有するコンピュータ・システムで使用すること
ができる。本発明はまた、マスタ専用コンピュータ・シ
ステム・バスと、システムＤＭＡコントローラを有する
ＩＳＡバスなどマスタ／スレーブ・コンピュータ・シス
テム・バスの両方を有するコンピュータ・システムでも
使用することができる。本発明を実施する処理回路はす
べて、単一の専用マイクロプロセッサに組み込むことが
できる。本発明により、デバイス競合問題を生じること
なく、いずれのタイプのシステム内でもマスタＤＭＡ動
作ならびにスレーブＤＭＡ動作が可能である。
【００１２】
【発明の実施の形態】図１に、ＰＣＩバスなどのマスタ
専用コンピュータ・システム・バス１１０に接続され
た、本発明の処理回路１０６を示す。好ましい実施形態
では処理回路１０６は、すべて、デジタル信号プロセッ
サなどの単一のマイクロプロセッサに組み込まれる。マ
イクロプロセッサ・コア１０５は、バス・インタフェー
ス論理１０３とエミュレーション論理１０４とに接続さ
れる。
【００１３】エミュレーション論理１０４は、アダプタ
の１つまたは複数のユーザ機能を実現するハードウェア
を提供する。これらの機能は、音声発生、モデム機能、
ビデオ、音声認識、電話応答機能、または上記その他の
機能の任意の組合せとすることができる。エミュレーシ
ョン論理１０４は、マイクロフォンやスピーカなど、ホ
スト・コンピュータ・システムの外部にある装置用の追
加のコネクタを含むことができる。これらは、図が見や
すいように図示されていない。
【００１４】バス・インタフェース論理１０３とエミュ
レーション論理１０４は共にローカルＤＭＡコントロー
ラ１０２に接続される。本発明を使用したアダプタ・カ
ードがＰＣＩバスとともに動作するように設計されてい
ると仮定すると、ローカルＤＭＡコントローラは、マス
タ専用バス・インタフェース論理１０３およびマスタ専
用バス・インタフェース１０８を介してＰＣＩバス１１
０に接続される。ＰＣＩバス１１０は、ＣＰＵブリッジ
を介してホスト・コンピュータ・システムＣＰＵ１０１
に接続される。
【００１５】バス・インタフェース論理１０３は、すで
に説明した内部論理要素１０２および１０５と、マスタ
専用バスとの間でのハンドシェーキング・インタフェー
ス制御を行う。この制御により、コア論理１０５および
ローカルＤＭＡコントローラ１０２を様々なバス・アー
キテクチャ内で使用することが可能になる。ＰＣＩバス
の場合、バス・インタフェースは、ローカルＤＭＡコン
トローラおよびコア論理のローカル・インタフェース・
プロトコルをサポートするＣＰＵブリッジである。ＣＰ
Ｕブリッジは、ホストＣＰＵと特定のマスタ専用コンピ
ュータ・システム・バスとの間のハンドシェーキングを
行う。このＣＰＵブリッジはまた、メモリ・コントロー
ラやビデオ・コントローラなど、ＣＰＵに緊密に結合さ
れた他の論理要素を含むことができる。ＰＣＩシステム
の場合、ＣＰＵブリッジはＤＲＡＭコントローラを含
む。
【００１６】ローカルＤＭＡコントローラ１０２はシス
テムＤＭＡコントローラ用の接続１０９を有する。ロー
カルＤＭＡコントローラが、ＩＳＡバスが存在する機械
内でＩＳＡアーキテクチャとともに動作するように設計
されている場合、これらの接続はＤＲＱおよびＤＡＣＫ
である。図では、アダプタ・カードは、マスタ専用ＰＣ
Ｉバスにのみ接続されている。したがって、接続１０９
は使用されない。この場合、カードの機能が、システム
内で動作中のソフトウェアによってスレーブ・デバイス
としてそれにアクセスすることを必要とする場合、ロー
カルＤＭＡコントローラはフルＤＭＡモードにて動作す
る。その場合、ローカルＤＭＡコントローラはシステム
ＤＭＡコントローラをエミュレートする。本発明の好ま
しい実施形態では、カードのこの機能はもともとＩＳＡ
バス上で実施されていたものであり、ローカルＤＭＡコ
ントローラは、ＩＳＡアーキテクチャを使用するパーソ
ナル・コンピュータにおいて普及しているＩｎｔｅｌ８
２３７ＤＭＡコントローラをエミュレートする。
【００１７】ローカルＤＭＡコントローラは、８２３７
内のレジスタと同じ以下のＤＭＡレジスタを提供するこ
とによってＩｎｔｅｌ８２３７ＤＭＡコントローラをエ
ミュレートする。ここではＤＭＡチャネルは１つだけが
示してある。他のＤＭＡチャネルを選択した場合、その
チャネル用の適切なレジスタが使用される。Ｉｎｔｅｌ
８２３７ＤＭＡコントローラのレジスタ・セットおよび
機能についての完全な説明は、Ｉｎｔｅｌ Ｐｅｒｉｐ
ｈｅｒａｌ Ｄａｔａ Ｂｏｏｋ，Ｏｃｔｏｂｅｒ，１
９８９、またはＣＳ８２３３ ＰＥＡＫ／３８６ ＡＴ
Ｃｈｉｐｓｅｔ Ｄａｔａ Ｂｏｏｋ，Ｄｅｃｅｍｂ
ｅｒ，１９９０に記載されている。
【表１】 ＩＳＡ入出力 読取りまたは ＤＭＡレジスタ アドレス 書込み動作 ０００１０ 読取り チャネル１現在レジスタ ０００１０ 書込み チャネル１基底および現在レジスタ ０００１１ 読取り チャネル１現在ワード・カウント ０００１１ 書込み チャネル１基底および現在ワード・カウント ０１０００ 読取り 状況レジスタ ０１０００ 書込み 書込みコマンド・レジスタ ０１００１ 書込み 書込み要求レジスタ ０１０１０ 書込み 単一マスク書込みレジスタ ０１０１１ 書込み 書込みモード・レジスタ ０１１００ 書込み バイト・ポインタ書込みフリップ／フロップ ０１１０１ 読取り 一時読取りレジスタ ０１１０１ 書込み マスタ・クリア ０１１１０ 書込み マスク・クリア・レジスタ ０１１１１ 書込み 全マスク・レジスタ・ビット書込み ローカルＤＭＡコントローラ１０２は、フルＤＭＡモー
ドにおいて適切なチャネル用にプログラムされた後でこ
れらのレジスタに対するすべてのアクセスを要求する。
【００１８】図３に、ローカルＤＭＡコントローラが適
切なチャネル用にプログラムされた後で、フルＤＭＡモ
ードでＤＭＡ転送を実行する方法を示す。チャネルは、
パワー・アップ時またはプログラム・ロード時にシステ
ムＢＩＯＳまたはデバイス・ドライバによって設定され
る。３０１で、ローカルＤＭＡコントローラは、次のＤ
ＭＡ転送のためのワード・カウント、基底アドレス、お
よび方向を受け取る。３０２で、ホスト・コンピュータ
・システム内で動作中のアプリケーション・ソフトウェ
アまたはソフトウェア・ドライバがＤＭＡデータ転送を
要求し、ローカルＤＭＡコントローラはエミュレーショ
ン論理からこの要求を受け取る。３０３で、ローカルＤ
ＭＡコントローラは、バスを介して転送を実行する。ロ
ーカルＤＭＡコントローラは、バス要求を開始し、次い
で許可を受け取り、次いで適切なメモリ・アドレスに対
して読取りバス・サイクルまたは書込みバス・サイクル
を実行することによって転送を実行する。プロセスが完
了すると、ローカルＤＭＡコントローラは、３０４でそ
の内部アドレス、ワード・カウントおよび状況レジスタ
を更新する。このステップが必要なのは、アプリケーシ
ョン・ソフトウェアまたはドライバ・ソフトウェアがこ
れらのレジスタの状況を検査することが多いからであ
る。３０５で、ローカルＤＭＡコントローラは、転送が
完了したことをエミュレーション論理に通知する。３０
６で、転送を完了するためにさらにデータを移動する必
要があるかどうかを判定する。さらにデータを移動する
必要がある場合、３０２から始めて次の転送要求を処理
する。転送が完了した場合、次回ＤＭＡ転送が必要とな
った時にこのプロセスを繰り返す。
【００１９】図２に、スレーブＤＭＡエミュレーション
・モードで動作している本発明のアダプタ・カードを示
す。専用回路またはマイクロプロセッサ２０６は、図１
と同じ構成要素、すなわちマイクロプロセッサ・コア２
０５、バス・インタフェース２０８、バス・インタフェ
ース論理２０３、エミュレーション論理２０４、および
ローカルＤＭＡコントローラ２０２を有する。この場
合、本発明は、好ましい実施形態ではＰＣＩバスである
マスタ専用バス２１０と、好ましい実施形態ではＩＳＡ
バスであるマスタ／スレーブ・バス２１１の両方を有す
るシステムで使用されている。マスタ専用バス・インタ
フェース２０８は、バス・インタフェース論理２０３を
マスタ専用バス２１０に接続する。次いで、マスタ専用
バス２１０は、ブリッジを介してホスト・コンピュータ
・システムＣＰＵ２０１に接続される。
【００２０】図２の配置では、ホスト・コンピュータ・
システムはシステムＤＭＡコントローラ２０７を有す
る。この場合、システムＤＭＡコントローラ用の接続２
０９、ＤＲＱおよびＤＡＣＫは、システムＤＭＡコント
ローラ２０７に接続される。これらの接続は、通常バス
の１つを介して行われるが、本発明の概念をよりよく図
示するために図ではＤＭＡコントローラ間で直接行われ
るものとして示してある。この配置では、ローカルＤＭ
Ａコントローラ２０２がＰＣＩバス２１０をＤＭＡ活動
について詮索（スヌーピング）することができる。エミ
ュレーション論理機能を有するＩＳＡバージョンのアダ
プタ・カードがスレーブ・デバイスの場合、アプリケー
ション・ソフトウェアまたはドライバは、まず次の転送
の開始アドレスおよび深さをシステムＤＭＡコントロー
ラ２０７に通知する。これにより、スレーブＤＭＡ転送
を開始しようと試みる。ローカルＤＭＡコントローラ２
０２は、この情報を捕捉するが、次いでレジスタの正確
な状況を入手するためにＩＳＡバス上で転送を実行する
ようシステムＤＭＡコントローラ２０７に指示する。ス
レーブＤＭＡ書込みの場合、システムＤＭＡコントロー
ラ２０７は、通常はプルアップ抵抗がＩＳＡバスに接続
されているので、ＩＳＡバスからオール１を読み取り、
オール１をシステム・メモリに書き込む。次いで、ロー
カルＤＭＡコントローラ２０２は、メモリ内のこのデー
タを、エミュレーション論理２０４によって供給された
正確なデータで置換する。ＤＭＡ読取りの場合、システ
ムＤＭＡコントローラ２０７は、データをＩＳＡバスに
書き込み、そのデータは失われる。ただし、正確なデー
タがローカルＤＭＡコントローラ２０２によってエミュ
レーション論理２０４に書き込まれる。このようにし
て、システムＤＭＡコントローラは、常にそのレジスタ
の正確な状況を有するようになる。これは、アプリケー
ション・ソフトウェアによってポーリングされ得るが、
実際のＤＭＡ転送には影響を及ぼさない。
【００２１】図４に、ローカルＤＭＡコントローラをス
レーブＤＭＡエミュレーション・モードにしてＤＭＡ書
込みを実行する方法を示す。ローカルＤＭＡコントロー
ラは、４０１でバスをＤＭＡ活動について監視する。ホ
スト・システムＣＰＵが次の転送の開始アドレスと深さ
を含むＤＭＡ制御情報をシステムＤＭＡコントローラに
書き込むとき、ローカルＤＭＡコントローラは、４０２
でこの情報をラッチする。ローカルＤＭＡコントローラ
は、４０３でそのデータをアダプタ上のエミュレーショ
ン論理からローカルＤＭＡコントローラに転送する。４
１０で、ローカルＤＭＡコントローラは２つの選択肢を
有する。ローカルＤＭＡコントローラは、４０９でシス
テムＤＭＡコントローラの現アドレスを変更してから、
システムＤＭＡコントローラにマスタ／スレーブ・バス
上で同じ転送を実施するよう要求することができる。あ
るいは、ローカルＤＭＡコントローラは、ステップ４０
４に直接進むこともできる。ローカルＤＭＡコントロー
ラがアドレスを変更する場合、ローカルＤＭＡコントロ
ーラは、転送要求が行われる前にダミー３２ビット・バ
イト・アドレスをシステムＤＭＡコントローラに書き込
む。そのアドレス位置は、システム初期設定の際に事前
割振りされる。現アドレスを変更することにより、ロー
カルＤＭＡコントローラは、ローカルＤＭＡコントロー
ラが真のデータを書き込む前に、システムＤＭＡコント
ローラが所期のＤＭＡターゲット・メモリに打撃を与え
るのを回避することができる。ホスト・ソフトウェアが
絶えずターゲット・メモリ位置を特定の値の変化につい
て読み取っている場合には、ステップ４０９が必要とな
ることがある。
【００２２】ステップ４０４で、ローカルＤＭＡコント
ローラは、マスタ／スレーブ・バス上で同じ転送を実行
するようシステムＤＭＡコントローラに要求し、肯定応
答を受け取る。この活動は、ＩＳＡバスの場合、前述の
ようにＤＲＱ信号およびＤＡＣＫ信号によって処理され
る。４０５で、ダミー転送が終了したか確認するために
検査を行う。その転送が完了した後、ローカルＤＭＡコ
ントローラは、４０６で真のデータをマスタ専用バスを
介してシステム・メモリに転送する。ローカルＤＭＡコ
ントローラは、４０７でエミュレーション論理に転送が
完了したことを通知する。４０８で、転送を完了するた
めにさらにデータを移動する必要があるかどうかを判定
する。さらにデータを移動する必要がある場合、４０３
から始めてこのプロセスを繰り返す。さらにデータを移
動する必要がない場合、このプロセスはリセットされ
て、始めに戻る。
【００２３】前述のように、システムＤＭＡコントロー
ラは、最初にオール１をメモリに書き込む。ダミー転送
が完了したとき、このデータを真のデータで置換しなけ
ればならないので、４０５でダミー転送がいつ完了した
かを判定することが重要である。真のデータをできるだ
け早くシステム・メモリに入れる好ましい方法は、転送
がいつ完了したかを判定するために、マスタ専用バスの
スヌーピングによって転送を直接監視することである。
この判定のためにスヌーピング機能を使用すると、シス
テムＤＭＡコントローラがＤＡＣＫ線のアサート解除後
にオール１をメモリに書き込む場合に、データが失われ
る可能性が低くなる。このようなことがあり得ず、した
がってタイミングがそれほど重要でない場合、４０５で
ＤＡＣＫ線をアサート解除について監視することによっ
て判定を行うことができる。ＤＡＣＫ線のアサート解除
は、転送が完了したというシステムＤＭＡコントローラ
からの肯定応答の働きをする。この後者の方法では、ア
ダプタ・カードの設計が簡単になる。
【００２４】図５に、ローカルＤＭＡコントローラをス
レーブＤＭＡエミュレーション・モードにしてＤＭＡ読
取りを実行する方法を示す。５０１でマスタ専用バスを
監視する。ホストがいつでもＤＭＡ転送できる準備がで
きたとき、転送の開始アドレスおよび深さを含むＤＭＡ
制御情報がシステムＤＭＡコントローラに書き込まれ
る。ローカルＤＭＡコントローラは、バスをスヌーピン
グし、５０２でこの情報をラッチする。次いで、ローカ
ルＤＭＡコントローラは、５０３でデータを受け取り、
同時に５０４でマスタ／スレーブ・コンピュータ・シス
テム・バスを介して転送を実行するようシステムＤＭＡ
コントローラに要求し、肯定応答を受け取る。要求およ
び肯定応答は、ＤＲＱ線およびＤＡＣＫ線を介して処理
される。ローカルＤＭＡコントローラは、５０５でシス
テムＤＭＡコントローラが転送を完了するのを待つ。Ｄ
ＡＣＫ線がアサート解除されたとき、転送は完了する。
５０６で、ローカルＤＭＡコントローラは、データをエ
ミュレーション論理に転送する。５０７で、転送を完了
するためにさらにデータを移動する必要があるか確認す
るために検査を行う。さらにデータを移動する必要があ
る場合、５０３からプロセスを繰り返す。さらにデータ
を移動する必要がない場合、このプロセスはリセットさ
れて始めに戻る。
【００２５】本発明を実施するアダプタ・カードは、図
６に示すようなデスクトップ・コンピュータ・システム
またはポータブル・コンピュータ・システム６００内で
使用される。このシステムは、システム・ユニット６０
６、キーボード６０７、およびコンピュータ・ディスプ
レイ６０１用の接続を含む。これらの接続は、システム
・ユニット６０６の背部にあり、図示されていない。こ
のシステムの中央演算処理装置（ＣＰＵ）６０３は、シ
ステム・マザーボード上に搭載されている。このシステ
ムは、マスタ／スレーブ・コンピュータ・システム・バ
スとマスタ専用コンピュータ・システム・バスの両方に
接続された少なくとも１つのアダプタ・カード６０８を
有する。ＩＢＭ互換パーソナル・コンピュータでは、バ
ス・コネクタ対は、１つのアダプタ・カードが両方のバ
スにインタフェースできるように設計されている。ロー
カルＤＭＡコントローラおよびマイクロプロセッサ・コ
ア論理を含む本発明を実施する回路６０５は、アダプタ
・カード６０８上に搭載される。この回路はまた、エミ
ュレーション論理とマスタ専用バス・インタフェースを
含む。これらの機能は、単一のデジタル信号プロセッサ
（ＤＳＰ）に組み込まれることが最も多い。このコンピ
ュータ・システムは、図に示されていないシステムＤＭ
Ａコントローラをも含む。
【００２６】図７に、本発明を構成する回路がコンピュ
ータ・システム・ユニットのマザーボード上に搭載され
ているコンピュータ・システム７００を示す。コンピュ
ータ・システム７００は、システム・ユニット７０６、
キーボード７０７、およびコンピュータ・ディスプレイ
７０１用の接続から構成される。これらの接続はこの図
では見えない。システム・ユニット７０６はＣＰＵ７０
３を搭載している。本発明の処理回路７０５、通常ＤＳ
Ｐは、ＣＰＵ７０３を有するシステム・ユニットのマザ
ーボード上に搭載される。処理回路７０５は、マスタ専
用コンピュータ・システム・バスおよびマスタ／スレー
ブ・コンピュータ・システム・バスにハード・ワイヤ配
線されており、ローカルＤＭＡコントローラ、マイクロ
プロセッサ・コア論理、エミュレーション論理およびマ
スタ専用バス・インタフェースを含む。
【００２７】専用アダプタ・カード上またはホスト・コ
ンピュータのシステム・マザーボード上のローカルＤＭ
Ａコントローラが２つの動作モードを有する本発明の特
定の実施形態を示した。ローカルＤＭＡコントローラ
は、フルＤＭＡモードで動作し、またはスレーブＤＭＡ
エミュレーション・モードで動作することができる。本
発明は、アダプタをスレーブ装置として動作させるよう
に設計されたホスト・コンピュータ・システム内のソフ
トウェアをバス上のアダプタがスレーブＤＭＡサポート
を有しない場合でも適切に動作させるための方法を提供
する。以上、本発明の特定の実施形態について説明した
が、本発明には他にも多数の可能な実施形態があること
が当業者なら理解できよう。
【００２８】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００２９】（１）コア論理と、マイクロプロセッサが
マスタ専用コンピュータ・システム・バスに接続されて
いるときにスレーブＤＭＡ機能が実施されるようにフル
ＤＭＡエミュレーションが可能であり、マスタ／スレー
ブ・コンピュータ・システム・バスに接続されたシステ
ムＤＭＡコントローラ用の接続を有するローカルＤＭＡ
コントローラと、前記ローカルＤＭＡコントローラと前
記コア論理の間に配置され、マスタ専用バス・インタフ
ェースを有するマスタ専用バス・インタフェース論理
と、前記ローカルＤＭＡコントローラと前記コア論理の
間に配置されたエミュレーション論理と、を含むマイク
ロプロセッサ。 （２）前記マスタ専用コンピュータ・システム・バスが
ＰＣＩバスであることを特徴とする、上記（１）に記載
のマイクロプロセッサ。 （３）マスタ専用コンピュータ・システム・バスを有す
るコンピュータ・システム用のアダプタ・カードであっ
て、前記マスタ専用コンピュータ・システム・バス用の
コネクタと、マイクロプロセッサ・コア論理と、当該ア
ダプタ・カードが前記マスタ専用コンピュータ・システ
ム・バスに接続されているときにスレーブＤＭＡ機能が
実施されるようにフルＤＭＡエミュレーションが可能で
あり、システムＤＭＡコントローラ用の接続を有するロ
ーカルＤＭＡコントローラと、前記ローカルＤＭＡコン
トローラと前記マイクロプロセッサ・コア論理の間に配
置され、前記コネクタを介して前記マスタ専用コンピュ
ータ・システム・バスに接続するためのマスタ専用バス
・インタフェースを有するマスタ専用バス・インタフェ
ース論理と、前記ローカルＤＭＡコントローラと前記マ
イクロプロセッサ・コア論理の間に配置されたエミュレ
ーション論理と、を含むアダプタ・カード。 （４）前記マスタ専用コンピュータ・システム・バスが
ＰＣＩバスであることを特徴とする、上記（３）に記載
のアダプタ・カード。 （５）マスタ専用コンピュータ・システム・バスとマス
タ／スレーブ・コンピュータ・システム・バスとを有す
るコンピュータ・システムにおいて使用するためのアダ
プタ・カードであって、前記マスタ専用コンピュータ・
システム・バスおよび前記マスタ／スレーブ・コンピュ
ータ・システム・バス用のコネクタと、マイクロプロセ
ッサ・コア論理と、当該アダプタ・カードが前記マスタ
専用コンピュータ・システム・バスに接続されていると
きにスレーブＤＭＡ機能が実施されるようにフルＤＭＡ
エミュレーションが可能であり、前記コネクタを介す
る、前記マスタ／スレーブ・コンピュータ・システム・
バス上のシステムＤＭＡコントローラ用の接続を有する
ローカルＤＭＡコントローラと、前記ローカルＤＭＡコ
ントローラと前記マイクロプロセッサ・コア論理の間に
配置され、前記コネクタを介してマスタ・コンピュータ
・システム・バスに接続するためのマスタ専用バス・イ
ンタフェースを有するマスタ専用バス・インタフェース
論理と、前記ローカルＤＭＡコントローラと前記マイク
ロプロセッサ・コア論理の間に配置されたエミュレーシ
ョン論理と、を含むアダプタ・カード。 （６）前記マスタ専用コンピュータ・システム・バスが
ＰＣＩバスであることを特徴とする、上記（５）に記載
のアダプタ・カード。 （７）前記マスタ／スレーブ・コンピュータ・システム
・バスがＩＳＡバスであることを特徴とする、上記
（５）または（６）に記載のアダプタ・カード。 （８）中央演算処理装置（ＣＰＵ）と、キーボードと、
コンピュータ・ディスプレイ用の接続と、少なくとも１
つのアダプタ・カード・コネクタ対と、前記ＣＰＵと前
記アダプタ・カード・コネクタの間に配置されたマスタ
専用コンピュータ・システム・バスと、前記ＣＰＵと前
記アダプタ・カード・コネクタの間に配置されたマスタ
／スレーブ・コンピュータ・システム・バスと、前記マ
スタ／スレーブ・コンピュータ・システム・バスに接続
されたシステムＤＭＡコントローラと、アダプタ・カー
ドとを含み、前記アダプタ・カードは、マイクロプロセ
ッサ・コア論理と、前記マスタ専用コンピュータ・シス
テム・バス上でスレーブＤＭＡ機能が実施されるように
フルＤＭＡエミュレーションが可能であり、前記コネク
タ対を介して前記システムＤＭＡコントローラに接続さ
れたローカルＤＭＡコントローラと、前記ローカルＤＭ
Ａコントローラと前記マイクロプロセッサ・コア論理の
間に配置され、前記コネクタ対を介して前記マスタ専用
コンピュータ・システム・バスに接続するためのマスタ
専用バス・インタフェースを有するマスタ専用バス・イ
ンタフェース論理と、前記ローカルＤＭＡコントローラ
と前記マイクロプロセッサ・コア論理の間に配置された
エミュレーション論理とを含む、コンピュータ・システ
ム。 （９）前記マスタ専用コンピュータ・システム・バスが
ＰＣＩバスであることを特徴とする、上記（８）に記載
のコンピュータ・システム。 （１０）前記マスタ／スレーブ・コンピュータ・システ
ム・バスがＩＳＡバスであることを特徴とする、上記
（８）または（９）に記載のコンピュータ・システム。 （１１）中央演算処理装置（ＣＰＵ）と、キーボード
と、コンピュータ・ディスプレイ用の接続と、前記ＣＰ
Ｕに接続されたマスタ専用コンピュータ・システム・バ
スと、システムＤＭＡコントローラと、前記マスタ専用
コンピュータ・システム・バスと前記システムＤＭＡコ
ントローラとに接続された処理回路とを含み、該処理回
路がさらに、マイクロプロセッサ・コア論理と、前記マ
スタ専用コンピュータ・システム・バス上でスレーブＤ
ＭＡ機能が実施されるようにフルＤＭＡエミュレーショ
ンが可能であり、前記システムＤＭＡコントローラに接
続されたローカルＤＭＡコントローラと、前記ローカル
ＤＭＡコントローラと前記マイクロプロセッサ・コア論
理の間に配置され、前記マスタ専用コンピュータ・シス
テム・バスに接続するためのマスタ専用バス・インタフ
ェースを有するマスタ専用バス・インタフェース論理
と、前記ローカルＤＭＡコントローラと前記マイクロプ
ロセッサ・コア論理の間に配置されたエミュレーション
論理と、を含むコンピュータ・システム。 （１２）前記マスタ専用コンピュータ・システム・バス
がＰＣＩバスであることを特徴とする、上記（１１）に
記載のコンピュータ・システム。
【図面の簡単な説明】
【図１】マスタ専用コンピュータ・システム・バスに接
続された本発明を実施する処理回路を示す図である。
【図２】マスタ専用コンピュータ・システム・バスとマ
スタ／スレーブ・コンピュータ・システム・バスとに接
続された本発明を実施する処理回路を示す図である。
【図３】本発明のローカルＤＭＡコントローラをフルＤ
ＭＡモードで動作させる方法を示す図である。
【図４】本発明のローカルＤＭＡコントローラをスレー
ブＤＭＡエミュレーション・モードにしてＤＭＡ書込み
を実施する方法を示す図である。
【図５】本発明のローカルＤＭＡコントローラをスレー
ブＤＭＡエミュレーション・モードにしてＤＭＡ読取り
を実施する方法を示す図である。
【図６】本発明がその上で実施されているアダプタ・カ
ードを含むホスト・コンピュータ・システムを示す図で
ある。
【図７】本発明がシステム・マザーボード上で実施され
ているホスト・コンピュータ・システムを示す図であ
る。
【符号の説明】
１０１ ホスト・コンピュータ・システム １０２ ローカルＤＭＡコントローラ １０３ バス・インタフェース論理 １０４ エミュレーション論理 １０５ マイクロプロセッサ・コア １０６ 処理回路 １０８ マスタ専用バス・インタフェース １１０ マスタ専用コンピュータ・システム・バス ２０１ ＣＰＵ ２０２ ローカルＤＭＡコントローラ ２０３ バス・インタフェース論理 ２０４ エミュレーション論理 ２０５ マイクロプロセッサ・コア ２０６ 専用回路 ２０７ システムＤＭＡコントローラ ２０８ マスタ専用バス・インタフェース ２１０ マスタ専用バス ２１１ マスタ／スレーブ・バス

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】コア論理と、マイクロプロセッサがマスタ
    専用コンピュータ・システム・バスに接続されていると
    きにスレーブＤＭＡ機能が実施されるようにフルＤＭＡ
    エミュレーションが可能であり、マスタ／スレーブ・コ
    ンピュータ・システム・バスに接続されたシステムＤＭ
    Ａコントローラ用の接続を有するローカルＤＭＡコント
    ローラと、 前記ローカルＤＭＡコントローラと前記コア論理の間に
    配置され、マスタ専用バス・インタフェースを有するマ
    スタ専用バス・インタフェース論理と、 前記ローカルＤＭＡコントローラと前記コア論理の間に
    配置されたエミュレーション論理と、 を含むマイクロプロセッサ。
  2. 【請求項２】前記マスタ専用コンピュータ・システム・
    バスがＰＣＩバスであることを特徴とする、請求項１に
    記載のマイクロプロセッサ。
  3. 【請求項３】マスタ専用コンピュータ・システム・バス
    を有するコンピュータ・システム用のアダプタ・カード
    であって、 前記マスタ専用コンピュータ・システム・バス用のコネ
    クタと、 マイクロプロセッサ・コア論理と、 当該アダプタ・カードが前記マスタ専用コンピュータ・
    システム・バスに接続されているときにスレーブＤＭＡ
    機能が実施されるようにフルＤＭＡエミュレーションが
    可能であり、システムＤＭＡコントローラ用の接続を有
    するローカルＤＭＡコントローラと、 前記ローカルＤＭＡコントローラと前記マイクロプロセ
    ッサ・コア論理の間に配置され、前記コネクタを介して
    前記マスタ専用コンピュータ・システム・バスに接続す
    るためのマスタ専用バス・インタフェースを有するマス
    タ専用バス・インタフェース論理と、 前記ローカルＤＭＡコントローラと前記マイクロプロセ
    ッサ・コア論理の間に配置されたエミュレーション論理
    と、 を含むアダプタ・カード。
  4. 【請求項４】前記マスタ専用コンピュータ・システム・
    バスがＰＣＩバスであることを特徴とする、請求項３に
    記載のアダプタ・カード。
  5. 【請求項５】マスタ専用コンピュータ・システム・バス
    とマスタ／スレーブ・コンピュータ・システム・バスと
    を有するコンピュータ・システムにおいて使用するため
    のアダプタ・カードであって、 前記マスタ専用コンピュータ・システム・バスおよび前
    記マスタ／スレーブ・コンピュータ・システム・バス用
    のコネクタと、 マイクロプロセッサ・コア論理と、 当該アダプタ・カードが前記マスタ専用コンピュータ・
    システム・バスに接続されているときにスレーブＤＭＡ
    機能が実施されるようにフルＤＭＡエミュレーションが
    可能であり、前記コネクタを介する、前記マスタ／スレ
    ーブ・コンピュータ・システム・バス上のシステムＤＭ
    Ａコントローラ用の接続を有するローカルＤＭＡコント
    ローラと、 前記ローカルＤＭＡコントローラと前記マイクロプロセ
    ッサ・コア論理の間に配置され、前記コネクタを介して
    マスタ・コンピュータ・システム・バスに接続するため
    のマスタ専用バス・インタフェースを有するマスタ専用
    バス・インタフェース論理と、 前記ローカルＤＭＡコントローラと前記マイクロプロセ
    ッサ・コア論理の間に配置されたエミュレーション論理
    と、 を含むアダプタ・カード。
  6. 【請求項６】前記マスタ専用コンピュータ・システム・
    バスがＰＣＩバスであることを特徴とする、請求項５に
    記載のアダプタ・カード。
  7. 【請求項７】前記マスタ／スレーブ・コンピュータ・シ
    ステム・バスがＩＳＡバスであることを特徴とする、請
    求項５または６に記載のアダプタ・カード。
  8. 【請求項８】中央演算処理装置（ＣＰＵ）と、 キーボードと、 コンピュータ・ディスプレイ用の接続と、 少なくとも１つのアダプタ・カード・コネクタ対と、 前記ＣＰＵと前記アダプタ・カード・コネクタの間に配
    置されたマスタ専用コンピュータ・システム・バスと、 前記ＣＰＵと前記アダプタ・カード・コネクタの間に配
    置されたマスタ／スレーブ・コンピュータ・システム・
    バスと、 前記マスタ／スレーブ・コンピュータ・システム・バス
    に接続されたシステムＤＭＡコントローラと、 アダプタ・カードとを含み、 前記アダプタ・カードは、 マイクロプロセッサ・コア論理と、 前記マスタ専用コンピュータ・システム・バス上でスレ
    ーブＤＭＡ機能が実施されるようにフルＤＭＡエミュレ
    ーションが可能であり、前記コネクタ対を介して前記シ
    ステムＤＭＡコントローラに接続されたローカルＤＭＡ
    コントローラと、 前記ローカルＤＭＡコントローラと前記マイクロプロセ
    ッサ・コア論理の間に配置され、前記コネクタ対を介し
    て前記マスタ専用コンピュータ・システム・バスに接続
    するためのマスタ専用バス・インタフェースを有するマ
    スタ専用バス・インタフェース論理と、 前記ローカルＤＭＡコントローラと前記マイクロプロセ
    ッサ・コア論理の間に配置されたエミュレーション論理
    とを含む、 コンピュータ・システム。
  9. 【請求項９】前記マスタ専用コンピュータ・システム・
    バスがＰＣＩバスであることを特徴とする、請求項８に
    記載のコンピュータ・システム。
  10. 【請求項１０】前記マスタ／スレーブ・コンピュータ・
    システム・バスがＩＳＡバスであることを特徴とする、
    請求項８または９に記載のコンピュータ・システム。
  11. 【請求項１１】中央演算処理装置（ＣＰＵ）と、 キーボードと、 コンピュータ・ディスプレイ用の接続と、 前記ＣＰＵに接続されたマスタ専用コンピュータ・シス
    テム・バスと、 システムＤＭＡコントローラと、 前記マスタ専用コンピュータ・システム・バスと前記シ
    ステムＤＭＡコントローラとに接続された処理回路とを
    含み、該処理回路がさらに、 マイクロプロセッサ・コア論理と、 前記マスタ専用コンピュータ・システム・バス上でスレ
    ーブＤＭＡ機能が実施されるようにフルＤＭＡエミュレ
    ーションが可能であり、前記システムＤＭＡコントロー
    ラに接続されたローカルＤＭＡコントローラと、 前記ローカルＤＭＡコントローラと前記マイクロプロセ
    ッサ・コア論理の間に配置され、前記マスタ専用コンピ
    ュータ・システム・バスに接続するためのマスタ専用バ
    ス・インタフェースを有するマスタ専用バス・インタフ
    ェース論理と、 前記ローカルＤＭＡコントローラと前記マイクロプロセ
    ッサ・コア論理の間に配置されたエミュレーション論理
    と、 を含むコンピュータ・システム。
  12. 【請求項１２】前記マスタ専用コンピュータ・システム
    ・バスがＰＣＩバスであることを特徴とする、請求項１
    １に記載のコンピュータ・システム。
JP9125218A 1996-05-31 1997-05-15 コンピュータ・システム・バス上でスレーブｄｍａエミュレーションを行う装置 Pending JPH1069454A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/656657 1996-05-31
US08/656,657 US5748944A (en) 1996-05-31 1996-05-31 Apparatus for slave DMA emulation on a computer system bus

Publications (1)

Publication Number Publication Date
JPH1069454A true JPH1069454A (ja) 1998-03-10

Family

ID=24633996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9125218A Pending JPH1069454A (ja) 1996-05-31 1997-05-15 コンピュータ・システム・バス上でスレーブｄｍａエミュレーションを行う装置

Country Status (6)

Country Link
US (1) US5748944A (ja)
EP (1) EP0810528B1 (ja)
JP (1) JPH1069454A (ja)
KR (1) KR100267428B1 (ja)
DE (1) DE69737168T2 (ja)
TW (1) TW305961B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5954802A (en) * 1996-01-31 1999-09-21 Texas Instruments Incorporated System for interfacing ISA compatible computer devices with non-ISA buses using secondary DMA controllers and glue logic circuit
US5884050A (en) * 1996-06-21 1999-03-16 Digital Equipment Corporation Mechanism for high bandwidth DMA transfers in a PCI environment
US7155379B2 (en) * 2003-02-25 2006-12-26 Microsoft Corporation Simulation of a PCI device's memory-mapped I/O registers

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5335329A (en) * 1991-07-18 1994-08-02 Texas Microsystems, Inc. Apparatus for providing DMA functionality to devices located in a bus expansion chassis
US5450551A (en) * 1993-05-28 1995-09-12 International Business Machines Corporation System direct memory access (DMA) support logic for PCI based computer system
US5598576A (en) * 1994-03-30 1997-01-28 Sigma Designs, Incorporated Audio output device having digital signal processor for responding to commands issued by processor by emulating designated functions according to common command interface
CA2135505C (en) * 1994-11-09 1999-11-09 Patrick K. Kam Dma emulation for non-dma capable interface cards
US5590377A (en) * 1995-06-07 1996-12-31 Ast Research, Inc. Automatic control of distributed DMAs in a PCI bus system supporting dual ISA buses
US5668957A (en) * 1995-11-02 1997-09-16 International Business Machines Corporation Method and apparatus for providing virtual DMA capability on an adapter connected to a computer system bus with no DMA support

Also Published As

Publication number Publication date
EP0810528B1 (en) 2007-01-03
DE69737168D1 (de) 2007-02-15
DE69737168T2 (de) 2007-11-08
US5748944A (en) 1998-05-05
TW305961B (en) 1997-05-21
KR970076255A (ko) 1997-12-12
EP0810528A2 (en) 1997-12-03
KR100267428B1 (ko) 2000-10-16
EP0810528A3 (en) 2001-05-02

Similar Documents

Publication Publication Date Title
JP3416021B2 (ja) ローカルｄｍａコントローラによってスレーブｄｍａエミュレーション・モードでｄｍａ書込みを実行する方法
US6493803B1 (en) Direct memory access controller with channel width configurability support
EP0784277B1 (en) Interfacing direct memory access devices to a non-ISA bus
KR100271336B1 (ko) 주변구성요소 내부접속 버스상의 기능을 향상시키는 장치 및방법
JP3838278B2 (ja) コンピュータ・システムの２つのバス間のブリッジ回路
US5802269A (en) Method and apparatus for power management of distributed direct memory access (DDMA) devices
US6067589A (en) USB legacy support system
US5923860A (en) Apparatus, method and system for remote peripheral component interconnect bus using accelerated graphics port logic circuits
KR100352224B1 (ko) 핀-총수가 적은 버스 상에서의 직접 메모리 억세스 트랜잭션
US6256691B1 (en) Universal docking station
US6131127A (en) I/O transactions on a low pin count bus
US5937173A (en) Dual purpose computer bridge interface for accelerated graphics port or registered peripheral component interconnect devices
US6167476A (en) Apparatus, method and system for accelerated graphics port bus bridges
US5784599A (en) Method and apparatus for establishing host bus clock frequency and processor core clock ratios in a multi-processor computer system
US5724528A (en) PCI/ISA bridge having an arrangement for responding to PCI address parity errors for internal PCI slaves in the PCI/ISA bridge
US5655142A (en) High performance derived local bus and computer system employing the same
US5867645A (en) Extended-bus functionality in conjunction with non-extended-bus functionality in the same bus system
US20040139267A1 (en) Accessing a primary bus messaging unit from a secondary bus through a pci bridge
CN112988637A (zh) 促进与i2c的向后兼容性的i3c集线器
US5933613A (en) Computer system and inter-bus control circuit
US20010042150A1 (en) Universal docking station
KR100267428B1 (ko) 컴퓨터 시스템 버스상에서 슬레이브 dma를 에뮬레이션하는 장치
US6954209B2 (en) Computer CPU and memory to accelerated graphics port bridge having a plurality of physical buses with a single logical bus number
JPH0973429A (ja) コンピュータシステム及びバス間制御回路
US20030188080A1 (en) Apparatus, method and system for remote registered peripheral component interconnect bus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070424