JP3416021B2 - ローカルｄｍａコントローラによってスレーブｄｍａエミュレーション・モードでｄｍａ書込みを実行する方法 - Google Patents
ローカルｄｍａコントローラによってスレーブｄｍａエミュレーション・モードでｄｍａ書込みを実行する方法Info
- Publication number
- JP3416021B2 JP3416021B2 JP12520797A JP12520797A JP3416021B2 JP 3416021 B2 JP3416021 B2 JP 3416021B2 JP 12520797 A JP12520797 A JP 12520797A JP 12520797 A JP12520797 A JP 12520797A JP 3416021 B2 JP3416021 B2 JP 3416021B2
- Authority
- JP
- Japan
- Prior art keywords
- dma
- bus
- master
- dma controller
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/105—Program control for peripheral devices where the programme performs an input/output emulation function
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Computer And Data Communications (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータ・シ
ステム・バス上で使用される直接メモリ・アクセス（Ｄ
ＭＡ）方法に関する。さらに詳細には、本発明は、いわ
ゆる「スレーブ」ＤＭＡデバイスを本来サポートしない
コンピュータ・システム・バス上でスレーブＤＭＡエミ
ュレーションを達成することができる方法に関する。
ステム・バス上で使用される直接メモリ・アクセス（Ｄ
ＭＡ）方法に関する。さらに詳細には、本発明は、いわ
ゆる「スレーブ」ＤＭＡデバイスを本来サポートしない
コンピュータ・システム・バス上でスレーブＤＭＡエミ
ュレーションを達成することができる方法に関する。
【０００２】
【従来の技術】ビジネスおよび私生活のあらゆる面にお
いてパーソナル・コンピュータがますます使用されるに
つれて、それらのパーソナル・コンピュータに差し込む
周辺アダプタ・カードの機能を常に高める要求が生じて
いる。アダプタ・カードは、ユーザが必要とする特殊機
能を実現するための専用回路を含む。例えば、アダプタ
・カードは、モデム、サウンド・プロセッサまたはビデ
オ・プロセッサの働きをする。周辺アダプタ・カード
は、通常、デジタル信号プロセッサや組込みコントロー
ラなど特殊マイクロプロセッサを含む。周辺アダプタ・
カードの機能を高める１つの方法は、アダプタ・カード
とホスト・コンピュータのメイン・システム・メモリと
の間でデータを直接交換できるようにすることである。
そのような交換は、当業界では直接メモリ・アクセスま
たは「ＤＭＡ」と呼ばれる。ＤＭＡ機能を有するコンピ
ュータ・システム・バスの動作原理は、当技術分野で周
知であり、現在、多数のタイプのコンピュータ・システ
ム・バスがＤＭＡ機能を有する。例えば、ＩＢＭ互換パ
ーソナル・コンピュータにおいて普及している「ＩＳ
Ａ」バスは、ＤＭＡ機能を備えている。
いてパーソナル・コンピュータがますます使用されるに
つれて、それらのパーソナル・コンピュータに差し込む
周辺アダプタ・カードの機能を常に高める要求が生じて
いる。アダプタ・カードは、ユーザが必要とする特殊機
能を実現するための専用回路を含む。例えば、アダプタ
・カードは、モデム、サウンド・プロセッサまたはビデ
オ・プロセッサの働きをする。周辺アダプタ・カード
は、通常、デジタル信号プロセッサや組込みコントロー
ラなど特殊マイクロプロセッサを含む。周辺アダプタ・
カードの機能を高める１つの方法は、アダプタ・カード
とホスト・コンピュータのメイン・システム・メモリと
の間でデータを直接交換できるようにすることである。
そのような交換は、当業界では直接メモリ・アクセスま
たは「ＤＭＡ」と呼ばれる。ＤＭＡ機能を有するコンピ
ュータ・システム・バスの動作原理は、当技術分野で周
知であり、現在、多数のタイプのコンピュータ・システ
ム・バスがＤＭＡ機能を有する。例えば、ＩＢＭ互換パ
ーソナル・コンピュータにおいて普及している「ＩＳ
Ａ」バスは、ＤＭＡ機能を備えている。
【０００３】ＩＳＡバスを含めて、ＤＭＡ可能コンピュ
ータ・システム・バスのうちには、マスタ・デバイスと
スレーブ・デバイスという異なる２つのタイプのＤＭＡ
デバイスとともに動作できるようになっているものもあ
る。本明細書では、そのようなバスを「マスタ／スレー
ブ」コンピュータ・システム・バスと呼ぶ。スレーブ・
デバイスが動作できるためには、バスをシステムＤＭＡ
コントローラに接続しなければならない。これは、スレ
ーブＤＭＡデータ転送中にデータ・フローを管理する働
きをする。ただし、マスタ・デバイスとの間のＤＭＡ転
送では、システムＤＭＡコントローラは使用されない。
代わりに、ＤＭＡコントローラが周辺カード上に配置さ
れる。そのようなＤＭＡコントローラを有する周辺カー
ドは、バスマスタ・カードと呼ばれる。１９９５年１１
月２日出願の米国特許出願第０８／５５６７７３号に
は、バスマスタの働きをするアダプタ・カードのいくつ
かの利点が記載されている。コンピュータ・システム・
バス上でバスマスタ・カードを使用する場合、ローカル
ＤＭＡコントローラと呼ばれるアダプタ・カード上のＤ
ＭＡコントローラが、ＤＭＡデータ転送中バスの制御権
を有し、データ・フローを管理する。
ータ・システム・バスのうちには、マスタ・デバイスと
スレーブ・デバイスという異なる２つのタイプのＤＭＡ
デバイスとともに動作できるようになっているものもあ
る。本明細書では、そのようなバスを「マスタ／スレー
ブ」コンピュータ・システム・バスと呼ぶ。スレーブ・
デバイスが動作できるためには、バスをシステムＤＭＡ
コントローラに接続しなければならない。これは、スレ
ーブＤＭＡデータ転送中にデータ・フローを管理する働
きをする。ただし、マスタ・デバイスとの間のＤＭＡ転
送では、システムＤＭＡコントローラは使用されない。
代わりに、ＤＭＡコントローラが周辺カード上に配置さ
れる。そのようなＤＭＡコントローラを有する周辺カー
ドは、バスマスタ・カードと呼ばれる。１９９５年１１
月２日出願の米国特許出願第０８／５５６７７３号に
は、バスマスタの働きをするアダプタ・カードのいくつ
かの利点が記載されている。コンピュータ・システム・
バス上でバスマスタ・カードを使用する場合、ローカル
ＤＭＡコントローラと呼ばれるアダプタ・カード上のＤ
ＭＡコントローラが、ＤＭＡデータ転送中バスの制御権
を有し、データ・フローを管理する。
【０００４】周辺アダプタ・カードのうちには、ＤＭＡ
データ転送を必要とするが、ローカルＤＭＡコントロー
ラは有しないものもある。そのようなアダプタ・カード
は常に、「スレーブ」デバイスとして動作し、アダプタ
・カードとコンピュータ・システム・メイン・メモリと
の間でＤＭＡデータ転送が行われる。スレーブ・デバイ
スを使用する場合、ホスト・コンピュータ・システム内
で動作中のデバイス・ドライバ・ソフトウェアが、行う
べきＤＭＡデータ転送の開始アドレスおよび深さをシス
テムＤＭＡコントローラに通知する。次いで、アダプタ
・カード上のスレーブ・デバイスは、システムＤＭＡコ
ントローラに、バスを引き継ぎ、ホスト・コンピュータ
・メモリとアダプタ・カード上のデバイスとの間でのＤ
ＭＡデータ転送を管理するよう要求する。この要求は、
バス内の特定の１組の接続を介してシステムＤＭＡコン
トローラに伝達される。ＩＳＡバスでは、アダプタ・カ
ードは、システムＤＭＡコントローラに、ＤＭＡ要求線
または「ＤＲＱ」線と呼ばれる線を介して転送を実行す
るよう要求し、ＤＭＡ肯定応答線または「ＤＡＣＫ」線
を介してシステムＤＭＡコントローラから肯定応答信号
を受け取る。次いで、システムＤＭＡコントローラは、
バスを引き継ぎ、バスマスタ・カードの場合と同じ方式
で転送を管理する。
データ転送を必要とするが、ローカルＤＭＡコントロー
ラは有しないものもある。そのようなアダプタ・カード
は常に、「スレーブ」デバイスとして動作し、アダプタ
・カードとコンピュータ・システム・メイン・メモリと
の間でＤＭＡデータ転送が行われる。スレーブ・デバイ
スを使用する場合、ホスト・コンピュータ・システム内
で動作中のデバイス・ドライバ・ソフトウェアが、行う
べきＤＭＡデータ転送の開始アドレスおよび深さをシス
テムＤＭＡコントローラに通知する。次いで、アダプタ
・カード上のスレーブ・デバイスは、システムＤＭＡコ
ントローラに、バスを引き継ぎ、ホスト・コンピュータ
・メモリとアダプタ・カード上のデバイスとの間でのＤ
ＭＡデータ転送を管理するよう要求する。この要求は、
バス内の特定の１組の接続を介してシステムＤＭＡコン
トローラに伝達される。ＩＳＡバスでは、アダプタ・カ
ードは、システムＤＭＡコントローラに、ＤＭＡ要求線
または「ＤＲＱ」線と呼ばれる線を介して転送を実行す
るよう要求し、ＤＭＡ肯定応答線または「ＤＡＣＫ」線
を介してシステムＤＭＡコントローラから肯定応答信号
を受け取る。次いで、システムＤＭＡコントローラは、
バスを引き継ぎ、バスマスタ・カードの場合と同じ方式
で転送を管理する。
【０００５】スレーブ・デバイスの問題点は、システム
ＤＭＡコントローラを必要とするバスに依存することで
ある。コンピュータ・システム・バスのうちには、シス
テムＤＭＡコントローラを有せず、したがってスレーブ
・デバイスとではまったく動作せず、バスマスタ・デバ
イスと一緒にしか動作しないものもある。本明細書で
は、そのようなバスを「マスタ専用」コンピュータ・シ
ステム・バスと呼ぶ。マスタ専用バスの例は、「ＰＣ
Ｉ」バスである。ＰＣＩバス上では、バス・サイクル・
イニシエータはすべてバスマスタ・デバイスとして動作
しなければならない。スレーブＤＭＡサポートもなく、
システムＤＭＡコントローラもない。ＰＣＩバスは、帯
域幅が広く、クロック速度が速いので、現在の高性能Ｉ
ＢＭ互換パーソナル・コンピュータで広く一般に使用さ
れている。これらの特徴を利用するために、アダプタ・
カードの設計者は、その周辺アダプタ・カードのＰＣＩ
バージョンを設計中である。
ＤＭＡコントローラを必要とするバスに依存することで
ある。コンピュータ・システム・バスのうちには、シス
テムＤＭＡコントローラを有せず、したがってスレーブ
・デバイスとではまったく動作せず、バスマスタ・デバ
イスと一緒にしか動作しないものもある。本明細書で
は、そのようなバスを「マスタ専用」コンピュータ・シ
ステム・バスと呼ぶ。マスタ専用バスの例は、「ＰＣ
Ｉ」バスである。ＰＣＩバス上では、バス・サイクル・
イニシエータはすべてバスマスタ・デバイスとして動作
しなければならない。スレーブＤＭＡサポートもなく、
システムＤＭＡコントローラもない。ＰＣＩバスは、帯
域幅が広く、クロック速度が速いので、現在の高性能Ｉ
ＢＭ互換パーソナル・コンピュータで広く一般に使用さ
れている。これらの特徴を利用するために、アダプタ・
カードの設計者は、その周辺アダプタ・カードのＰＣＩ
バージョンを設計中である。
【０００６】
【発明が解決しようとする課題】これらのＰＣＩカード
の１つを使用する際の問題点は、ＩＳＡバージョンのカ
ードとともに動作するように設計されたアプリケーショ
ン・ソフトウェアが、場合によってはカードをＤＭＡデ
ータ転送用のスレーブとして動作させようとすることで
ある。コンピュータのユーザは、自身の既存のソフトウ
ェア・アプリケーションを、ＰＣＩバージョンのアダプ
タ・カードで使用したいと望む。ＰＣＩバージョンのア
ダプタ・カードは、同じ回路を使用して、ＩＳＡバージ
ョンのカードと同じ機能を実現する。本明細書では、ア
ダプタ・カード上で特殊目的機能を実現する回路をエミ
ュレーション回路と呼ぶ。この回路は、音声発生、通
信、または他の何らかの機能を実現することができる。
アダプタ・カード用のアプリケーション・ソフトウェア
がＩＳＡバージョンのカードを「スレーブ」デバイスと
して動作させる場合、カード上のＤＭＡコントローラが
スレーブ動作をエミュレートし、同時にバスマスタ・デ
バイスとして動作するのでなければ、このソフトウェア
はＰＣＩバージョンのカードでは動作しない。広く使わ
れているＳｏｕｎｄＢｌａｓｔｅｒTM互換アダプタ・カ
ードおよび多数のポピュラーなゲーム・アプリケーショ
ンの場合がそうである。しかしながら、問題のパーソナ
ル・コンピュータがマスタ専用コンピュータ・システム
・バスとマスタ／スレーブ・コンピュータ・システム・
バスの両方を有する場合、それはシステムＤＭＡコント
ローラをも有する。この場合、アダプタ・カード上のロ
ーカルＤＭＡコントローラがシステムＤＭＡコントロー
ラとして働いてカードをスレーブ・デバイスとして動作
させる場合、容認できないデバイス競合が生じる。シス
テムＤＭＡコントローラがコンピュータ・システム内に
存在できるように、ＰＣＩバスなどマスタ専用コンピュ
ータ・システム・バス上でスレーブＤＭＡ動作をエミュ
レートする方法が必要である。
の１つを使用する際の問題点は、ＩＳＡバージョンのカ
ードとともに動作するように設計されたアプリケーショ
ン・ソフトウェアが、場合によってはカードをＤＭＡデ
ータ転送用のスレーブとして動作させようとすることで
ある。コンピュータのユーザは、自身の既存のソフトウ
ェア・アプリケーションを、ＰＣＩバージョンのアダプ
タ・カードで使用したいと望む。ＰＣＩバージョンのア
ダプタ・カードは、同じ回路を使用して、ＩＳＡバージ
ョンのカードと同じ機能を実現する。本明細書では、ア
ダプタ・カード上で特殊目的機能を実現する回路をエミ
ュレーション回路と呼ぶ。この回路は、音声発生、通
信、または他の何らかの機能を実現することができる。
アダプタ・カード用のアプリケーション・ソフトウェア
がＩＳＡバージョンのカードを「スレーブ」デバイスと
して動作させる場合、カード上のＤＭＡコントローラが
スレーブ動作をエミュレートし、同時にバスマスタ・デ
バイスとして動作するのでなければ、このソフトウェア
はＰＣＩバージョンのカードでは動作しない。広く使わ
れているＳｏｕｎｄＢｌａｓｔｅｒTM互換アダプタ・カ
ードおよび多数のポピュラーなゲーム・アプリケーショ
ンの場合がそうである。しかしながら、問題のパーソナ
ル・コンピュータがマスタ専用コンピュータ・システム
・バスとマスタ／スレーブ・コンピュータ・システム・
バスの両方を有する場合、それはシステムＤＭＡコント
ローラをも有する。この場合、アダプタ・カード上のロ
ーカルＤＭＡコントローラがシステムＤＭＡコントロー
ラとして働いてカードをスレーブ・デバイスとして動作
させる場合、容認できないデバイス競合が生じる。シス
テムＤＭＡコントローラがコンピュータ・システム内に
存在できるように、ＰＣＩバスなどマスタ専用コンピュ
ータ・システム・バス上でスレーブＤＭＡ動作をエミュ
レートする方法が必要である。
【０００７】
【課題を解決するための手段】上記の必要は、２つのモ
ードで動作できるアダプタ・カード用のローカルＤＭＡ
コントローラを含む処理回路を動作させる方法を提供す
る、本発明によって満足される。ローカルＤＭＡコント
ローラは、バスマスタの働きをするが、アプリケーショ
ンからスレーブ・デバイスおよびシステムＤＭＡコント
ローラが見えるようにバスへの適切なレジスタを提供
し、フルＤＭＡモードの動作が可能である。さらに、ロ
ーカルＤＭＡコントローラは、マスタ専用バスとマスタ
／スレーブ・バスの両方を含むホスト・コンピュータ・
システム内にインストールされたとき、スレーブＤＭＡ
エミュレーション・モードでも動作できる。スレーブＤ
ＭＡエミュレーション・モードは、通常、ＩＳＡバスと
ＰＣＩバスの両方を含む、ＩＢＭ互換パーソナル・コン
ピュータにおいて極めて有用である。このタイプのパー
ソナル・コンピュータは、システムＤＭＡコントローラ
を有し、これは、適切な動作を維持すべき場合、アダプ
タ・カード上のローカルＤＭＡコントローラと競合して
はならない。
ードで動作できるアダプタ・カード用のローカルＤＭＡ
コントローラを含む処理回路を動作させる方法を提供す
る、本発明によって満足される。ローカルＤＭＡコント
ローラは、バスマスタの働きをするが、アプリケーショ
ンからスレーブ・デバイスおよびシステムＤＭＡコント
ローラが見えるようにバスへの適切なレジスタを提供
し、フルＤＭＡモードの動作が可能である。さらに、ロ
ーカルＤＭＡコントローラは、マスタ専用バスとマスタ
／スレーブ・バスの両方を含むホスト・コンピュータ・
システム内にインストールされたとき、スレーブＤＭＡ
エミュレーション・モードでも動作できる。スレーブＤ
ＭＡエミュレーション・モードは、通常、ＩＳＡバスと
ＰＣＩバスの両方を含む、ＩＢＭ互換パーソナル・コン
ピュータにおいて極めて有用である。このタイプのパー
ソナル・コンピュータは、システムＤＭＡコントローラ
を有し、これは、適切な動作を維持すべき場合、アダプ
タ・カード上のローカルＤＭＡコントローラと競合して
はならない。
【０００８】本発明の方法は、デジタル信号プロセッサ
（ＤＳＰ）などの専用マイクロプロセッサ上で実施する
ことが好ましい。コア論理の他に、そのようなマイクロ
プロセッサは、ローカルＤＭＡコントローラと呼ばれる
それ自体の組込みＤＭＡコントローラを具備する。本発
明によるローカルＤＭＡコントローラは、マスタ専用バ
ス・インタフェース論理用の接続だけでなく、システム
ＤＭＡコントローラ用の接続をも有する。システムＤＭ
Ａコントローラは、マスタ専用コンピュータ・システム
・バスの他にマスタ／スレーブ・コンピュータ・システ
ム・バスを有するコンピュータ・システム内に含まれ
る。マスタ／スレーブ・バスがＩＳＡバスであるシステ
ム用に設計されたマイクロプロセッサでは、これらの接
続は、前述のＤＲＱ接続およびＤＡＣＫ接続である。こ
のマイクロプロセッサはまた、ローカルＤＭＡコントロ
ーラとコア論理の間に配置されたマスタ専用バス・イン
タフェース論理、およびローカルＤＭＡコントローラと
コア論理の間に配置されたエミュレーション論理を含
む。マスタ専用バス・インタフェース論理はマスタ専用
バス・インタフェースを有する。
（ＤＳＰ）などの専用マイクロプロセッサ上で実施する
ことが好ましい。コア論理の他に、そのようなマイクロ
プロセッサは、ローカルＤＭＡコントローラと呼ばれる
それ自体の組込みＤＭＡコントローラを具備する。本発
明によるローカルＤＭＡコントローラは、マスタ専用バ
ス・インタフェース論理用の接続だけでなく、システム
ＤＭＡコントローラ用の接続をも有する。システムＤＭ
Ａコントローラは、マスタ専用コンピュータ・システム
・バスの他にマスタ／スレーブ・コンピュータ・システ
ム・バスを有するコンピュータ・システム内に含まれ
る。マスタ／スレーブ・バスがＩＳＡバスであるシステ
ム用に設計されたマイクロプロセッサでは、これらの接
続は、前述のＤＲＱ接続およびＤＡＣＫ接続である。こ
のマイクロプロセッサはまた、ローカルＤＭＡコントロ
ーラとコア論理の間に配置されたマスタ専用バス・イン
タフェース論理、およびローカルＤＭＡコントローラと
コア論理の間に配置されたエミュレーション論理を含
む。マスタ専用バス・インタフェース論理はマスタ専用
バス・インタフェースを有する。
【０００９】上述のローカルＤＭＡコントローラは、ホ
スト・コンピュータ・システム内で、通常アダプタ・カ
ード上で使用される。上述の処理回路は、システムＤＭ
Ａコントローラを有しないホスト・コンピュータ・シス
テム内で動作するように設計されたアダプタ・カード上
に設置することができる。このようなカードは、マスタ
専用バス用の接続のみを有することになる。この場合、
システムＤＭＡコントローラ用の接続は使用されない。
本発明はまた、マスタ専用コンピュータ・システム・バ
スとマスタ／スレーブ・コンピュータ・システム・バス
の両方用のコネクタを有するアダプタ・カード上で使用
することができる。この場合、アダプタ・カード上の処
理回路は、マスタ／スレーブ・コンピュータ・システム
・バスを介してシステムＤＭＡコントローラに接続され
る。いずれにせよ、ローカルＤＭＡコントローラやエミ
ュレーション論理など、アダプタ・カード上の様々な構
成要素のいくつかは別々のチップ上にあってもよいが、
すべて単一のマイクロプロセッサ上に集積することが好
ましい。
スト・コンピュータ・システム内で、通常アダプタ・カ
ード上で使用される。上述の処理回路は、システムＤＭ
Ａコントローラを有しないホスト・コンピュータ・シス
テム内で動作するように設計されたアダプタ・カード上
に設置することができる。このようなカードは、マスタ
専用バス用の接続のみを有することになる。この場合、
システムＤＭＡコントローラ用の接続は使用されない。
本発明はまた、マスタ専用コンピュータ・システム・バ
スとマスタ／スレーブ・コンピュータ・システム・バス
の両方用のコネクタを有するアダプタ・カード上で使用
することができる。この場合、アダプタ・カード上の処
理回路は、マスタ／スレーブ・コンピュータ・システム
・バスを介してシステムＤＭＡコントローラに接続され
る。いずれにせよ、ローカルＤＭＡコントローラやエミ
ュレーション論理など、アダプタ・カード上の様々な構
成要素のいくつかは別々のチップ上にあってもよいが、
すべて単一のマイクロプロセッサ上に集積することが好
ましい。
【００１０】フルＤＭＡモードでは、ローカルＤＭＡコ
ントローラは、ＤＭＡ転送のワード・カウントおよび開
始アドレスを受け取り、要求を受け取り、マスタ専用コ
ンピュータ・システム・バスを介してＤＭＡ転送を実行
し、内部状態レジスタを更新し、転送が完了したときエ
ミュレーション論理に通知するように動作する。スレー
ブＤＭＡエミュレーション・モードでは、ローカルＤＭ
Ａコントローラは、マスタ専用バスをＤＭＡ活動につい
て監視し、ＤＭＡ制御情報をラッチし、マスタ専用バス
上で転送を実行し、またマスタ／スレーブ・バス上で転
送を実行するようシステムＤＭＡコントローラに指示
し、転送が完了したことをエミュレーション論理に通知
する。どちらの場合にも、すべてのデータを移動するた
めに２回以上の転送が必要な場合は、このプロセスを繰
り返す。
ントローラは、ＤＭＡ転送のワード・カウントおよび開
始アドレスを受け取り、要求を受け取り、マスタ専用コ
ンピュータ・システム・バスを介してＤＭＡ転送を実行
し、内部状態レジスタを更新し、転送が完了したときエ
ミュレーション論理に通知するように動作する。スレー
ブＤＭＡエミュレーション・モードでは、ローカルＤＭ
Ａコントローラは、マスタ専用バスをＤＭＡ活動につい
て監視し、ＤＭＡ制御情報をラッチし、マスタ専用バス
上で転送を実行し、またマスタ／スレーブ・バス上で転
送を実行するようシステムＤＭＡコントローラに指示
し、転送が完了したことをエミュレーション論理に通知
する。どちらの場合にも、すべてのデータを移動するた
めに２回以上の転送が必要な場合は、このプロセスを繰
り返す。
【００１１】本発明は、システムＤＭＡコントローラを
用いずにフルＤＭＡモードで動作できるだけでなく、シ
ステムＤＭＡコントローラを用いてスレーブＤＭＡエミ
ュレーション・モードにおいても動作できる、ローカル
ＤＭＡコントローラを動作させる汎用性の高い方法を提
供する。本発明は、ＰＣＩバスなどマスタ専用コンピュ
ータ・システム・バスを有するコンピュータ・システム
で使用することができる。本発明はまた、マスタ専用コ
ンピュータ・システム・バスと、システムＤＭＡコント
ローラを有するＩＳＡバスなどマスタ／スレーブ・コン
ピュータ・システム・バスの両方を有するコンピュータ
・システムでも使用することができる。本発明により、
デバイス競合問題を生じることなく、いずれのタイプの
システム内でもマスタＤＭＡ動作ならびにスレーブＤＭ
Ａ動作が可能である。
用いずにフルＤＭＡモードで動作できるだけでなく、シ
ステムＤＭＡコントローラを用いてスレーブＤＭＡエミ
ュレーション・モードにおいても動作できる、ローカル
ＤＭＡコントローラを動作させる汎用性の高い方法を提
供する。本発明は、ＰＣＩバスなどマスタ専用コンピュ
ータ・システム・バスを有するコンピュータ・システム
で使用することができる。本発明はまた、マスタ専用コ
ンピュータ・システム・バスと、システムＤＭＡコント
ローラを有するＩＳＡバスなどマスタ／スレーブ・コン
ピュータ・システム・バスの両方を有するコンピュータ
・システムでも使用することができる。本発明により、
デバイス競合問題を生じることなく、いずれのタイプの
システム内でもマスタＤＭＡ動作ならびにスレーブＤＭ
Ａ動作が可能である。
【００１２】
【発明の実施の形態】図１に、ＰＣＩバスなどのマスタ
専用コンピュータ・システム・バス１１０に接続され
た、本発明を使用した処理回路１０６を示す。処理回路
１０６は、通常、デジタル信号プロセッサなどの単一の
マイクロプロセッサに組み込まれる。マイクロプロセッ
サ・コア１０５は、バス・インタフェース論理１０３と
エミュレーション論理１０４とに接続される。
専用コンピュータ・システム・バス１１０に接続され
た、本発明を使用した処理回路１０６を示す。処理回路
１０６は、通常、デジタル信号プロセッサなどの単一の
マイクロプロセッサに組み込まれる。マイクロプロセッ
サ・コア１０５は、バス・インタフェース論理１０３と
エミュレーション論理１０４とに接続される。
【００１３】エミュレーション論理１０４は、アダプタ
の１つまたは複数のユーザ機能を実現するハードウェア
を提供する。これらの機能は、音声発生、モデム機能、
ビデオ、音声認識、電話応答機能、または上記その他の
機能の任意の組合せとすることができる。エミュレーシ
ョン論理１０４は、マイクロフォンやスピーカなど、ホ
スト・コンピュータ・システムの外部にある装置用の追
加のコネクタを含むことができる。これらは、図が見や
すいように図示されていない。
の１つまたは複数のユーザ機能を実現するハードウェア
を提供する。これらの機能は、音声発生、モデム機能、
ビデオ、音声認識、電話応答機能、または上記その他の
機能の任意の組合せとすることができる。エミュレーシ
ョン論理１０４は、マイクロフォンやスピーカなど、ホ
スト・コンピュータ・システムの外部にある装置用の追
加のコネクタを含むことができる。これらは、図が見や
すいように図示されていない。
【００１４】バス・インタフェース論理１０３とエミュ
レーション論理１０４は共にローカルＤＭＡコントロー
ラ１０２に接続される。本発明を使用したアダプタ・カ
ードがＰＣＩバスとともに動作するように設計されてい
ると仮定すると、ローカルＤＭＡコントローラは、マス
タ専用バス・インタフェース論理１０３およびマスタ専
用バス・インタフェース１０８を介してＰＣＩバス１１
０に接続される。ＰＣＩバス１１０は、ＣＰＵブリッジ
を介してホスト・コンピュータ・システムＣＰＵ１０１
に接続される。
レーション論理１０４は共にローカルＤＭＡコントロー
ラ１０２に接続される。本発明を使用したアダプタ・カ
ードがＰＣＩバスとともに動作するように設計されてい
ると仮定すると、ローカルＤＭＡコントローラは、マス
タ専用バス・インタフェース論理１０３およびマスタ専
用バス・インタフェース１０８を介してＰＣＩバス１１
０に接続される。ＰＣＩバス１１０は、ＣＰＵブリッジ
を介してホスト・コンピュータ・システムＣＰＵ１０１
に接続される。
【００１５】バス・インタフェース論理１０３は、すで
に説明した内部論理要素１０２および１０５とマスタ専
用バスとの間でのハンドシェーキング・インタフェース
制御を行う。この制御により、コア論理１０５およびロ
ーカルＤＭＡコントローラ１０２を様々なバス・アーキ
テクチャ内で使用することが可能になる。ＰＣＩバスの
場合、バス・インタフェースは、ローカルＤＭＡコント
ローラおよびコア論理のローカル・インタフェース・プ
ロトコルをサポートするＣＰＵブリッジである。ＣＰＵ
ブリッジは、ホストＣＰＵと特定のマスタ専用コンピュ
ータ・システム・バスとの間のハンドシェーキングを行
う。このＣＰＵブリッジはまた、メモリ・コントローラ
やビデオ・コントローラなど、ＣＰＵに緊密に結合され
た他の論理要素を含むことができる。ＰＣＩシステムの
場合、ＣＰＵブリッジはＤＲＡＭコントローラを含む。
に説明した内部論理要素１０２および１０５とマスタ専
用バスとの間でのハンドシェーキング・インタフェース
制御を行う。この制御により、コア論理１０５およびロ
ーカルＤＭＡコントローラ１０２を様々なバス・アーキ
テクチャ内で使用することが可能になる。ＰＣＩバスの
場合、バス・インタフェースは、ローカルＤＭＡコント
ローラおよびコア論理のローカル・インタフェース・プ
ロトコルをサポートするＣＰＵブリッジである。ＣＰＵ
ブリッジは、ホストＣＰＵと特定のマスタ専用コンピュ
ータ・システム・バスとの間のハンドシェーキングを行
う。このＣＰＵブリッジはまた、メモリ・コントローラ
やビデオ・コントローラなど、ＣＰＵに緊密に結合され
た他の論理要素を含むことができる。ＰＣＩシステムの
場合、ＣＰＵブリッジはＤＲＡＭコントローラを含む。
【００１６】ローカルＤＭＡコントローラ１０２はシス
テムＤＭＡコントローラ用の接続１０９を有する。ロー
カルＤＭＡコントローラが、ＩＳＡバスが存在する機械
内でＩＳＡアーキテクチャとともに動作するように設計
されている場合、これらの接続はＤＲＱおよびＤＡＣＫ
である。図では、アダプタ・カードは、マスタ専用ＰＣ
Ｉバスにのみ接続されている。したがって、接続１０９
は使用されない。この場合、カードの機能が、システム
内で動作中のソフトウェアによってスレーブ・デバイス
としてそれにアクセスすることを必要とする場合、ロー
カルＤＭＡコントローラはフルＤＭＡモードにて動作す
る。その場合、ローカルＤＭＡコントローラはシステム
ＤＭＡコントローラをエミュレートする。本発明の好ま
しい実施形態では、カードのこの機能はもともとＩＳＡ
バス上で実施されていたものであり、ローカルＤＭＡコ
ントローラは、ＩＳＡアーキテクチャを使用するパーソ
ナル・コンピュータにおいて普及しているＩｎｔｅｌ８
２３７ＤＭＡコントローラをエミュレートする。
テムＤＭＡコントローラ用の接続１０９を有する。ロー
カルＤＭＡコントローラが、ＩＳＡバスが存在する機械
内でＩＳＡアーキテクチャとともに動作するように設計
されている場合、これらの接続はＤＲＱおよびＤＡＣＫ
である。図では、アダプタ・カードは、マスタ専用ＰＣ
Ｉバスにのみ接続されている。したがって、接続１０９
は使用されない。この場合、カードの機能が、システム
内で動作中のソフトウェアによってスレーブ・デバイス
としてそれにアクセスすることを必要とする場合、ロー
カルＤＭＡコントローラはフルＤＭＡモードにて動作す
る。その場合、ローカルＤＭＡコントローラはシステム
ＤＭＡコントローラをエミュレートする。本発明の好ま
しい実施形態では、カードのこの機能はもともとＩＳＡ
バス上で実施されていたものであり、ローカルＤＭＡコ
ントローラは、ＩＳＡアーキテクチャを使用するパーソ
ナル・コンピュータにおいて普及しているＩｎｔｅｌ８
２３７ＤＭＡコントローラをエミュレートする。
【００１７】ローカルＤＭＡコントローラは、８２３７
内のレジスタと同じ以下のＤＭＡレジスタを提供するこ
とによってＩｎｔｅｌ８２３７ＤＭＡコントローラをエ
ミュレートする。ここではＤＭＡチャネルは１つだけが
示してある。他のＤＭＡチャネルを選択した場合、その
チャネル用の適切なレジスタが使用される。Ｉｎｔｅｌ
８２３７ＤＭＡコントローラのレジスタ・セットおよび
機能についての完全な説明は、Ｉｎｔｅｌ Ｐｅｒｉｐ
ｈｅｒａｌ Ｄａｔａ Ｂｏｏｋ，Ｏｃｔｏｂｅｒ，１
９８９、またはＣＳ８２３３ ＰＥＡＫ／３８６ ＡＴ
Ｃｈｉｐｓｅｔ Ｄａｔａ Ｂｏｏｋ，Ｄｅｃｅｍｂ
ｅｒ，１９９０に記載されている。
内のレジスタと同じ以下のＤＭＡレジスタを提供するこ
とによってＩｎｔｅｌ８２３７ＤＭＡコントローラをエ
ミュレートする。ここではＤＭＡチャネルは１つだけが
示してある。他のＤＭＡチャネルを選択した場合、その
チャネル用の適切なレジスタが使用される。Ｉｎｔｅｌ
８２３７ＤＭＡコントローラのレジスタ・セットおよび
機能についての完全な説明は、Ｉｎｔｅｌ Ｐｅｒｉｐ
ｈｅｒａｌ Ｄａｔａ Ｂｏｏｋ，Ｏｃｔｏｂｅｒ，１
９８９、またはＣＳ８２３３ ＰＥＡＫ／３８６ ＡＴ
Ｃｈｉｐｓｅｔ Ｄａｔａ Ｂｏｏｋ，Ｄｅｃｅｍｂ
ｅｒ，１９９０に記載されている。
【表１】
ＩＳＡ入出力 読取りまたは ＤＭＡレジスタ
アドレス 書込み動作
０００１０ 読取り チャネル１現在レジスタ
０００１０ 書込み チャネル１基底および現在レジスタ
０００１１ 読取り チャネル１現在ワード・カウント
０００１１ 書込み チャネル１基底および現在ワード・カウント
０１０００ 読取り 状況レジスタ
０１０００ 書込み 書込みコマンド・レジスタ
０１００１ 書込み 書込み要求レジスタ
０１０１０ 書込み 単一マスク書込みレジスタ
０１０１１ 書込み 書込みモード・レジスタ
０１１００ 書込み バイト・ポインタ書込みフリップ／フロップ
０１１０１ 読取り 一時読取りレジスタ
０１１０１ 書込み マスタ・クリア
０１１１０ 書込み マスク・クリア・レジスタ
０１１１１ 書込み 全マスク・レジスタ・ビット書込み
ローカルＤＭＡコントローラ１０２は、フルＤＭＡモー
ドにおいて適切なチャネル用にプログラムされた後でこ
れらのレジスタに対するすべてのアクセスを要求する。
ドにおいて適切なチャネル用にプログラムされた後でこ
れらのレジスタに対するすべてのアクセスを要求する。
【００１８】図３に、ローカルＤＭＡコントローラが適
切なチャネル用にプログラムされた後で、フルＤＭＡモ
ードでＤＭＡ転送を実行する方法を示す。チャネルは、
パワー・アップ時またはプログラム・ロード時にシステ
ムＢＩＯＳまたはデバイス・ドライバによって設定され
る。３０１で、ローカルＤＭＡコントローラは、次のＤ
ＭＡ転送のためのワード・カウント、基底アドレス、お
よび方向を受け取る。３０２で、ホスト・コンピュータ
・システム内で動作中のアプリケーション・ソフトウェ
アまたはソフトウェア・ドライバがＤＭＡデータ転送を
要求し、ローカルＤＭＡコントローラはエミュレーショ
ン論理からこの要求を受け取る。３０３で、ローカルＤ
ＭＡコントローラは、バスを介して転送を実行する。ロ
ーカルＤＭＡコントローラは、バス要求を開始し、次い
で許可を受け取り、次いで適切なメモリ・アドレスに対
して読取りバス・サイクルまたは書込みバス・サイクル
を実行することによって転送を実行する。プロセスが完
了すると、ローカルＤＭＡコントローラは、３０４でそ
の内部アドレス、ワード・カウントおよび状況レジスタ
を更新する。このステップが必要なのは、アプリケーシ
ョン・ソフトウェアまたはドライバ・ソフトウェアがこ
れらのレジスタの状況を検査することが多いからであ
る。３０５で、ローカルＤＭＡコントローラは、転送が
完了したことをエミュレーション論理に通知する。３０
６で、転送を完了するためにさらにデータを移動する必
要があるかどうかを判定する。さらにデータを移動する
必要がある場合、３０２から始めて次の転送要求を処理
する。転送が完了した場合、次回ＤＭＡ転送が必要とな
った時にこのプロセスを繰り返す。
切なチャネル用にプログラムされた後で、フルＤＭＡモ
ードでＤＭＡ転送を実行する方法を示す。チャネルは、
パワー・アップ時またはプログラム・ロード時にシステ
ムＢＩＯＳまたはデバイス・ドライバによって設定され
る。３０１で、ローカルＤＭＡコントローラは、次のＤ
ＭＡ転送のためのワード・カウント、基底アドレス、お
よび方向を受け取る。３０２で、ホスト・コンピュータ
・システム内で動作中のアプリケーション・ソフトウェ
アまたはソフトウェア・ドライバがＤＭＡデータ転送を
要求し、ローカルＤＭＡコントローラはエミュレーショ
ン論理からこの要求を受け取る。３０３で、ローカルＤ
ＭＡコントローラは、バスを介して転送を実行する。ロ
ーカルＤＭＡコントローラは、バス要求を開始し、次い
で許可を受け取り、次いで適切なメモリ・アドレスに対
して読取りバス・サイクルまたは書込みバス・サイクル
を実行することによって転送を実行する。プロセスが完
了すると、ローカルＤＭＡコントローラは、３０４でそ
の内部アドレス、ワード・カウントおよび状況レジスタ
を更新する。このステップが必要なのは、アプリケーシ
ョン・ソフトウェアまたはドライバ・ソフトウェアがこ
れらのレジスタの状況を検査することが多いからであ
る。３０５で、ローカルＤＭＡコントローラは、転送が
完了したことをエミュレーション論理に通知する。３０
６で、転送を完了するためにさらにデータを移動する必
要があるかどうかを判定する。さらにデータを移動する
必要がある場合、３０２から始めて次の転送要求を処理
する。転送が完了した場合、次回ＤＭＡ転送が必要とな
った時にこのプロセスを繰り返す。
【００１９】図２に、スレーブＤＭＡエミュレーション
・モードで動作しているアダプタ・カードを示す。専用
回路またはマイクロプロセッサ２０６は、図１と同じ構
成要素、すなわちマイクロプロセッサ・コア２０５、バ
ス・インタフェース２０８、バス・インタフェース論理
２０３、エミュレーション論理２０４、およびローカル
ＤＭＡコントローラ２０２を有する。この場合、本発明
は、この実施形態ではＰＣＩバスであるマスタ専用バス
２１０と、この実施形態ではＩＳＡバスであるマスタ／
スレーブ・バス２１１の両方を有するシステムで使用さ
れている。マスタ専用バス・インタフェース２０８は、
バス・インタフェース論理２０３をマスタ専用バス２１
０に接続する。マスタ専用バス２１０は、ブリッジを介
してホスト・コンピュータ・システムＣＰＵ２０１に接
続される。
・モードで動作しているアダプタ・カードを示す。専用
回路またはマイクロプロセッサ２０６は、図１と同じ構
成要素、すなわちマイクロプロセッサ・コア２０５、バ
ス・インタフェース２０８、バス・インタフェース論理
２０３、エミュレーション論理２０４、およびローカル
ＤＭＡコントローラ２０２を有する。この場合、本発明
は、この実施形態ではＰＣＩバスであるマスタ専用バス
２１０と、この実施形態ではＩＳＡバスであるマスタ／
スレーブ・バス２１１の両方を有するシステムで使用さ
れている。マスタ専用バス・インタフェース２０８は、
バス・インタフェース論理２０３をマスタ専用バス２１
０に接続する。マスタ専用バス２１０は、ブリッジを介
してホスト・コンピュータ・システムＣＰＵ２０１に接
続される。
【００２０】図２の配置では、ホスト・コンピュータ・
システムはシステムＤＭＡコントローラ２０７を有す
る。この場合、システムＤＭＡコントローラ用の接続２
０９、ＤＲＱおよびＤＡＣＫは、システムＤＭＡコント
ローラ２０７に接続される。これらの接続は、通常バス
の１つを介して行われるが、本発明の概念をよりよく図
示するために図ではＤＭＡコントローラ間で直接行われ
るものとして示してある。この配置では、ローカルＤＭ
Ａコントローラ２０２がＰＣＩバス２１０をＤＭＡ活動
について詮索（スヌーピング）することができる。エミ
ュレーション論理機能を有するＩＳＡバージョンのアダ
プタ・カードがスレーブ・デバイスの場合、アプリケー
ション・ソフトウェアまたはドライバは、まず次の転送
の開始アドレスおよび深さをシステムＤＭＡコントロー
ラ２０７に通知する。これにより、スレーブＤＭＡ転送
を開始しようと試みる。ローカルＤＭＡコントローラ２
０２は、この情報を捕捉するが、次いでレジスタの正確
な状況を入手するためにＩＳＡバス上で転送を実行する
ようシステムＤＭＡコントローラ２０７に指示する。ス
レーブＤＭＡ書込みの場合、システムＤＭＡコントロー
ラ２０７は、通常はプルアップ抵抗がＩＳＡバスに接続
されているので、ＩＳＡバスからオール１を読み取り、
オール１をシステム・メモリに書き込む。次いで、ロー
カルＤＭＡコントローラ２０２は、メモリ内のこのデー
タを、エミュレーション論理２０４によって供給された
正確なデータで置換する。ＤＭＡ読取りの場合、システ
ムＤＭＡコントローラ２０７は、データをＩＳＡバスに
書き込み、そのデータは失われる。ただし、正確なデー
タがローカルＤＭＡコントローラ２０２によってエミュ
レーション論理２０４に書き込まれる。このようにし
て、システムＤＭＡコントローラは、常にそのレジスタ
の正確な状況を有するようになる。これは、アプリケー
ション・ソフトウェアによってポーリングされ得るが、
実際のＤＭＡ転送には影響を及ぼさない。
システムはシステムＤＭＡコントローラ２０７を有す
る。この場合、システムＤＭＡコントローラ用の接続２
０９、ＤＲＱおよびＤＡＣＫは、システムＤＭＡコント
ローラ２０７に接続される。これらの接続は、通常バス
の１つを介して行われるが、本発明の概念をよりよく図
示するために図ではＤＭＡコントローラ間で直接行われ
るものとして示してある。この配置では、ローカルＤＭ
Ａコントローラ２０２がＰＣＩバス２１０をＤＭＡ活動
について詮索（スヌーピング）することができる。エミ
ュレーション論理機能を有するＩＳＡバージョンのアダ
プタ・カードがスレーブ・デバイスの場合、アプリケー
ション・ソフトウェアまたはドライバは、まず次の転送
の開始アドレスおよび深さをシステムＤＭＡコントロー
ラ２０７に通知する。これにより、スレーブＤＭＡ転送
を開始しようと試みる。ローカルＤＭＡコントローラ２
０２は、この情報を捕捉するが、次いでレジスタの正確
な状況を入手するためにＩＳＡバス上で転送を実行する
ようシステムＤＭＡコントローラ２０７に指示する。ス
レーブＤＭＡ書込みの場合、システムＤＭＡコントロー
ラ２０７は、通常はプルアップ抵抗がＩＳＡバスに接続
されているので、ＩＳＡバスからオール１を読み取り、
オール１をシステム・メモリに書き込む。次いで、ロー
カルＤＭＡコントローラ２０２は、メモリ内のこのデー
タを、エミュレーション論理２０４によって供給された
正確なデータで置換する。ＤＭＡ読取りの場合、システ
ムＤＭＡコントローラ２０７は、データをＩＳＡバスに
書き込み、そのデータは失われる。ただし、正確なデー
タがローカルＤＭＡコントローラ２０２によってエミュ
レーション論理２０４に書き込まれる。このようにし
て、システムＤＭＡコントローラは、常にそのレジスタ
の正確な状況を有するようになる。これは、アプリケー
ション・ソフトウェアによってポーリングされ得るが、
実際のＤＭＡ転送には影響を及ぼさない。
【００２１】図４に、ローカルＤＭＡコントローラをス
レーブＤＭＡエミュレーション・モードにしてＤＭＡ書
込みを実行する本発明による方法を示す。ローカルＤＭ
Ａコントローラは、４０１でバスをＤＭＡ活動について
監視する。ホスト・システムＣＰＵが次の転送の開始ア
ドレスと深さを含むＤＭＡ制御情報をシステムＤＭＡコ
ントローラに書き込むとき、ローカルＤＭＡコントロー
ラは、４０２でこの情報をラッチする。ローカルＤＭＡ
コントローラは、４０３でそのデータをアダプタ上のエ
ミュレーション論理からローカルＤＭＡコントローラに
転送する。４１０で、ローカルＤＭＡコントローラは２
つの選択肢を有する。ローカルＤＭＡコントローラは、
４０９でシステムＤＭＡコントローラの現アドレスを変
更してから、システムＤＭＡコントローラにマスタ／ス
レーブ・バス上で同じ転送を実行するよう要求すること
ができる。あるいは、ローカルＤＭＡコントローラは、
ステップ４０４に直接進むこともできる。ローカルＤＭ
Ａコントローラがアドレスを変更する場合、ローカルＤ
ＭＡコントローラは、転送要求が行われる前にダミー３
２ビット・バイト・アドレスをシステムＤＭＡコントロ
ーラに書き込む。そのアドレス位置は、システム初期設
定の際に事前割振りされる。現アドレスを変更すること
により、ローカルＤＭＡコントローラは、ローカルＤＭ
Ａコントローラが真のデータを書き込む前に、システム
ＤＭＡコントローラが所期のＤＭＡターゲット・メモリ
に打撃を与えるのを回避することができる。ホスト・ソ
フトウェアが絶えずターゲット・メモリ位置を特定の値
の変化について読み取っている場合には、ステップ４０
９が必要となることがある。
レーブＤＭＡエミュレーション・モードにしてＤＭＡ書
込みを実行する本発明による方法を示す。ローカルＤＭ
Ａコントローラは、４０１でバスをＤＭＡ活動について
監視する。ホスト・システムＣＰＵが次の転送の開始ア
ドレスと深さを含むＤＭＡ制御情報をシステムＤＭＡコ
ントローラに書き込むとき、ローカルＤＭＡコントロー
ラは、４０２でこの情報をラッチする。ローカルＤＭＡ
コントローラは、４０３でそのデータをアダプタ上のエ
ミュレーション論理からローカルＤＭＡコントローラに
転送する。４１０で、ローカルＤＭＡコントローラは２
つの選択肢を有する。ローカルＤＭＡコントローラは、
４０９でシステムＤＭＡコントローラの現アドレスを変
更してから、システムＤＭＡコントローラにマスタ／ス
レーブ・バス上で同じ転送を実行するよう要求すること
ができる。あるいは、ローカルＤＭＡコントローラは、
ステップ４０４に直接進むこともできる。ローカルＤＭ
Ａコントローラがアドレスを変更する場合、ローカルＤ
ＭＡコントローラは、転送要求が行われる前にダミー３
２ビット・バイト・アドレスをシステムＤＭＡコントロ
ーラに書き込む。そのアドレス位置は、システム初期設
定の際に事前割振りされる。現アドレスを変更すること
により、ローカルＤＭＡコントローラは、ローカルＤＭ
Ａコントローラが真のデータを書き込む前に、システム
ＤＭＡコントローラが所期のＤＭＡターゲット・メモリ
に打撃を与えるのを回避することができる。ホスト・ソ
フトウェアが絶えずターゲット・メモリ位置を特定の値
の変化について読み取っている場合には、ステップ４０
９が必要となることがある。
【００２２】ステップ４０４で、ローカルＤＭＡコント
ローラは、マスタ／スレーブ・バス上で同じ転送を実行
するようシステムＤＭＡコントローラに要求し、肯定応
答を受け取る。この活動は、ＩＳＡバスの場合、前述の
ようにＤＲＱ信号およびＤＡＣＫ信号によって処理され
る。４０５で、ダミー転送が終了したか確認するために
検査を行う。その転送が完了した後、ローカルＤＭＡコ
ントローラは、４０６で真のデータをマスタ専用バスを
介してシステム・メモリに転送する。ローカルＤＭＡコ
ントローラは、４０７でエミュレーション論理に転送が
完了したことを通知する。４０８で、転送を完了するた
めにさらにデータを移動する必要があるかどうかを判定
する。さらにデータを移動する必要がある場合、４０３
から始めてこのプロセスを繰り返す。さらにデータを移
動する必要がない場合、このプロセスはリセットされ
て、始めに戻る。
ローラは、マスタ／スレーブ・バス上で同じ転送を実行
するようシステムＤＭＡコントローラに要求し、肯定応
答を受け取る。この活動は、ＩＳＡバスの場合、前述の
ようにＤＲＱ信号およびＤＡＣＫ信号によって処理され
る。４０５で、ダミー転送が終了したか確認するために
検査を行う。その転送が完了した後、ローカルＤＭＡコ
ントローラは、４０６で真のデータをマスタ専用バスを
介してシステム・メモリに転送する。ローカルＤＭＡコ
ントローラは、４０７でエミュレーション論理に転送が
完了したことを通知する。４０８で、転送を完了するた
めにさらにデータを移動する必要があるかどうかを判定
する。さらにデータを移動する必要がある場合、４０３
から始めてこのプロセスを繰り返す。さらにデータを移
動する必要がない場合、このプロセスはリセットされ
て、始めに戻る。
【００２３】前述のように、システムＤＭＡコントロー
ラは、最初にオール１をメモリに書き込む。ダミー転送
が完了したとき、このデータを真のデータで置換しなけ
ればならないので、４０５でダミー転送がいつ完了した
かを判定することが重要である。真のデータをできるだ
け早くシステム・メモリに入れる好ましい方法は、転送
がいつ完了したかを判定するために、マスタ専用バスの
スヌーピングによって転送を直接監視することである。
この判定のためにスヌーピング機能を使用すると、シス
テムＤＭＡコントローラがＤＡＣＫ線のアサート解除後
にオール１をメモリに書き込む場合に、データが失われ
る可能性が低くなる。このようなことがあり得ず、した
がってタイミングがそれほど重要でない場合、４０５で
ＤＡＣＫ線をアサート解除について監視することによっ
て判定を行うことができる。ＤＡＣＫ線のアサート解除
は、転送が完了したというシステムＤＭＡコントローラ
からの肯定応答の働きをする。この後者の方法では、ア
ダプタ・カードの設計が簡単になる。
ラは、最初にオール１をメモリに書き込む。ダミー転送
が完了したとき、このデータを真のデータで置換しなけ
ればならないので、４０５でダミー転送がいつ完了した
かを判定することが重要である。真のデータをできるだ
け早くシステム・メモリに入れる好ましい方法は、転送
がいつ完了したかを判定するために、マスタ専用バスの
スヌーピングによって転送を直接監視することである。
この判定のためにスヌーピング機能を使用すると、シス
テムＤＭＡコントローラがＤＡＣＫ線のアサート解除後
にオール１をメモリに書き込む場合に、データが失われ
る可能性が低くなる。このようなことがあり得ず、した
がってタイミングがそれほど重要でない場合、４０５で
ＤＡＣＫ線をアサート解除について監視することによっ
て判定を行うことができる。ＤＡＣＫ線のアサート解除
は、転送が完了したというシステムＤＭＡコントローラ
からの肯定応答の働きをする。この後者の方法では、ア
ダプタ・カードの設計が簡単になる。
【００２４】図５に、ローカルＤＭＡコントローラをス
レーブＤＭＡエミュレーション・モードにしてＤＭＡ読
取りを実行する本発明による方法を示す。５０１でマス
タ専用バスを監視する。ホストがいつでもＤＭＡ転送で
きる準備ができたとき、転送の開始アドレスおよび深さ
を含むＤＭＡ制御情報がシステムＤＭＡコントローラに
書き込まれる。ローカルＤＭＡコントローラは、バスを
スヌーピングし、５０２でこの情報をラッチする。次い
で、ローカルＤＭＡコントローラは、５０３でデータを
受け取り、同時に５０４でマスタ／スレーブ・コンピュ
ータ・システム・バスを介して転送を実行するようシス
テムＤＭＡコントローラに要求し、肯定応答を受け取
る。要求および肯定応答は、ＤＲＱ線およびＤＡＣＫ線
を介して処理される。ローカルＤＭＡコントローラは、
５０５でシステムＤＭＡコントローラが転送を完了する
のを待つ。ＤＡＣＫ線がアサート解除されたとき、転送
は完了する。５０６で、ローカルＤＭＡコントローラ
は、データをエミュレーション論理に転送する。５０７
で、転送を完了するためにさらにデータを移動する必要
があるか確認するために検査を行う。さらにデータを移
動する必要がある場合、５０３からプロセスを繰り返
す。さらにデータを移動する必要がない場合、このプロ
セスはリセットされて始めに戻る。
レーブＤＭＡエミュレーション・モードにしてＤＭＡ読
取りを実行する本発明による方法を示す。５０１でマス
タ専用バスを監視する。ホストがいつでもＤＭＡ転送で
きる準備ができたとき、転送の開始アドレスおよび深さ
を含むＤＭＡ制御情報がシステムＤＭＡコントローラに
書き込まれる。ローカルＤＭＡコントローラは、バスを
スヌーピングし、５０２でこの情報をラッチする。次い
で、ローカルＤＭＡコントローラは、５０３でデータを
受け取り、同時に５０４でマスタ／スレーブ・コンピュ
ータ・システム・バスを介して転送を実行するようシス
テムＤＭＡコントローラに要求し、肯定応答を受け取
る。要求および肯定応答は、ＤＲＱ線およびＤＡＣＫ線
を介して処理される。ローカルＤＭＡコントローラは、
５０５でシステムＤＭＡコントローラが転送を完了する
のを待つ。ＤＡＣＫ線がアサート解除されたとき、転送
は完了する。５０６で、ローカルＤＭＡコントローラ
は、データをエミュレーション論理に転送する。５０７
で、転送を完了するためにさらにデータを移動する必要
があるか確認するために検査を行う。さらにデータを移
動する必要がある場合、５０３からプロセスを繰り返
す。さらにデータを移動する必要がない場合、このプロ
セスはリセットされて始めに戻る。
【００２５】本発明を使用するアダプタ・カードは、図
６に示すようなデスクトップ・コンピュータ・システム
またはポータブル・コンピュータ・システム６００内で
使用される。このシステムは、システム・ユニット６０
６、キーボード６０７、およびコンピュータ・ディスプ
レイ６０１用の接続を含む。これらの接続は、システム
・ユニット６０６の背部にあり、図示されていない。こ
のシステムの中央演算処理装置（ＣＰＵ）６０３は、シ
ステム・マザーボード上に搭載されている。このシステ
ムは、マスタ／スレーブ・コンピュータ・システム・バ
スとマスタ専用コンピュータ・システム・バスの両方に
接続された少なくとも１つのアダプタ・カード６０８を
有する。ＩＢＭ互換パーソナル・コンピュータでは、バ
ス・コネクタ対は、１つのアダプタ・カードが両方のバ
スにインタフェースできるように設計されている。ロー
カルＤＭＡコントローラおよびマイクロプロセッサ・コ
ア論理を含む本発明を使用する回路６０５は、アダプタ
・カード６０８上に搭載される。この回路はまた、エミ
ュレーション論理とマスタ専用バス・インタフェースを
含む。これらの機能は、単一のデジタル信号プロセッサ
（ＤＳＰ）に組み込まれることが最も多い。このコンピ
ュータ・システムは、図に示されていないシステムＤＭ
Ａコントローラをも含む。
６に示すようなデスクトップ・コンピュータ・システム
またはポータブル・コンピュータ・システム６００内で
使用される。このシステムは、システム・ユニット６０
６、キーボード６０７、およびコンピュータ・ディスプ
レイ６０１用の接続を含む。これらの接続は、システム
・ユニット６０６の背部にあり、図示されていない。こ
のシステムの中央演算処理装置（ＣＰＵ）６０３は、シ
ステム・マザーボード上に搭載されている。このシステ
ムは、マスタ／スレーブ・コンピュータ・システム・バ
スとマスタ専用コンピュータ・システム・バスの両方に
接続された少なくとも１つのアダプタ・カード６０８を
有する。ＩＢＭ互換パーソナル・コンピュータでは、バ
ス・コネクタ対は、１つのアダプタ・カードが両方のバ
スにインタフェースできるように設計されている。ロー
カルＤＭＡコントローラおよびマイクロプロセッサ・コ
ア論理を含む本発明を使用する回路６０５は、アダプタ
・カード６０８上に搭載される。この回路はまた、エミ
ュレーション論理とマスタ専用バス・インタフェースを
含む。これらの機能は、単一のデジタル信号プロセッサ
（ＤＳＰ）に組み込まれることが最も多い。このコンピ
ュータ・システムは、図に示されていないシステムＤＭ
Ａコントローラをも含む。
【００２６】図７に、本発明を使用する回路がコンピュ
ータ・システム・ユニットのマザーボード上に搭載され
ているコンピュータ・システム７００を示す。コンピュ
ータ・システム７００は、システム・ユニット７０６、
キーボード７０７、およびコンピュータ・ディスプレイ
７０１用の接続から構成される。これらの接続はこの図
では見えない。システム・ユニット７０６はＣＰＵ７０
３を搭載している。本発明の処理回路７０５、通常ＤＳ
Ｐは、ＣＰＵ７０３を有するシステム・ユニットのマザ
ーボード上に搭載される。処理回路７０５は、マスタ専
用コンピュータ・システム・バスおよびマスタ／スレー
ブ・コンピュータ・システム・バスにハード・ワイヤ配
線されており、ローカルＤＭＡコントローラ、マイクロ
プロセッサ・コア論理、エミュレーション論理およびマ
スタ専用バス・インタフェースを含む。
ータ・システム・ユニットのマザーボード上に搭載され
ているコンピュータ・システム７００を示す。コンピュ
ータ・システム７００は、システム・ユニット７０６、
キーボード７０７、およびコンピュータ・ディスプレイ
７０１用の接続から構成される。これらの接続はこの図
では見えない。システム・ユニット７０６はＣＰＵ７０
３を搭載している。本発明の処理回路７０５、通常ＤＳ
Ｐは、ＣＰＵ７０３を有するシステム・ユニットのマザ
ーボード上に搭載される。処理回路７０５は、マスタ専
用コンピュータ・システム・バスおよびマスタ／スレー
ブ・コンピュータ・システム・バスにハード・ワイヤ配
線されており、ローカルＤＭＡコントローラ、マイクロ
プロセッサ・コア論理、エミュレーション論理およびマ
スタ専用バス・インタフェースを含む。
【００２７】専用アダプタ・カード上またはホスト・コ
ンピュータのシステム・マザーボード上のローカルＤＭ
Ａコントローラを特定の方法を使用して動作させること
ができる本発明の特定の実施形態を示した。ローカルＤ
ＭＡコントローラは、フルＤＭＡモードで動作し、また
はスレーブＤＭＡエミュレーション・モードで動作する
ことができる。本発明は、アダプタをスレーブ装置とし
て動作させるように設計されたホスト・コンピュータ・
システム内のソフトウェアをバス上のアダプタがスレー
ブＤＭＡサポートを有しない場合でも適切に動作させる
ための方法を提供する。以上、本発明の特定の実施形態
について説明したが、本発明には他にも多数の可能な実
施形態があることが当業者なら理解できよう。
ンピュータのシステム・マザーボード上のローカルＤＭ
Ａコントローラを特定の方法を使用して動作させること
ができる本発明の特定の実施形態を示した。ローカルＤ
ＭＡコントローラは、フルＤＭＡモードで動作し、また
はスレーブＤＭＡエミュレーション・モードで動作する
ことができる。本発明は、アダプタをスレーブ装置とし
て動作させるように設計されたホスト・コンピュータ・
システム内のソフトウェアをバス上のアダプタがスレー
ブＤＭＡサポートを有しない場合でも適切に動作させる
ための方法を提供する。以上、本発明の特定の実施形態
について説明したが、本発明には他にも多数の可能な実
施形態があることが当業者なら理解できよう。
【００２８】
【００２９】
【図１】本発明をマスタ専用コンピュータ・システム・
バスのみを有するシステム内で使用した処理回路を示す
図である。
バスのみを有するシステム内で使用した処理回路を示す
図である。
【図２】本発明をマスタ専用コンピュータ・システム・
バスとマスタ／スレーブ・コンピュータ・システム・バ
スの両方を有するコンピュータ・システム内で使用した
処理回路を示す図である。
バスとマスタ／スレーブ・コンピュータ・システム・バ
スの両方を有するコンピュータ・システム内で使用した
処理回路を示す図である。
【図３】ローカルＤＭＡコントローラをフルＤＭＡモー
ドで動作させる本発明による方法を示す図である。
ドで動作させる本発明による方法を示す図である。
【図４】ローカルＤＭＡコントローラをスレーブＤＭＡ
エミュレーション・モードにしてＤＭＡ書込みを実行す
る本発明による方法を示す図である。
エミュレーション・モードにしてＤＭＡ書込みを実行す
る本発明による方法を示す図である。
【図５】ローカルＤＭＡコントローラをスレーブＤＭＡ
エミュレーション・モードにしてＤＭＡ読取りを実行す
る本発明による方法を示す図である。
エミュレーション・モードにしてＤＭＡ読取りを実行す
る本発明による方法を示す図である。
【図６】本発明がその上で実施されているアダプタ・カ
ードを含むホスト・コンピュータ・システムを示す図で
ある。
ードを含むホスト・コンピュータ・システムを示す図で
ある。
【図７】本発明がシステム・マザーボード上で実施され
ているホスト・コンピュータ・システムを示す図であ
る。
ているホスト・コンピュータ・システムを示す図であ
る。
１０１ ホスト・コンピュータ・システム
１０２ ローカルＤＭＡコントローラ
１０３ バス・インタフェース論理
１０４ エミュレーション論理
１０５ マイクロプロセッサ・コア
１０６ 処理回路
１０８ マスタ専用バス・インタフェース
１１０ マスタ専用コンピュータ・システム・バス
２０１ ＣＰＵ
２０２ ローカルＤＭＡコントローラ
２０３ バス・インタフェース論理
２０４ エミュレーション論理
２０５ マイクロプロセッサ・コア
２０６ 専用回路
２０７ システムＤＭＡコントローラ
２０８ マスタ専用バス・インタフェース
２１０ マスタ専用バス
２１１ マスタ／スレーブ・バス
フロントページの続き
(56)参考文献 木下篤芳，大和田崇，生まれ変わるノ
ート・パソコン−ノート型機にもＰＣＩ
の時代が来た−，日経バイト，日経ＢＰ
社，1996年 １月22日，第148号，Ｐ.
142−157
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 13/28 310
G06F 13/00 353
ＥＵＲＯＰＡＴ（ＱＵＥＳＴＥＬ)
ＷＰＩ（ＤＩＡＬＯＧ)
Claims (3)
- 【請求項１】エミュレーション論理を有するアダプタ・
カード上に設けられたローカルＤＭＡコントローラが、
該アダプタ・カードがマスタ専用コンピュータ・システ
ム・バスに接続されているときにスレーブＤＭＡ機能が
実施されるようにフルＤＭＡエミュレーションが可能で
あり、マスタ／スレーブ・コンピュータ・システム・バ
スに接続されたシステムＤＭＡコントローラ用の接続を
有する前記ローカルＤＭＡコントローラによって、スレ
ーブＤＭＡエミュレーション・モードでＤＭＡ書込みを
実行する方法であって、 前記マスタ専用コンピュータ・システム・バスをＤＭＡ
活動について監視するステップ（４０１）と、 ＤＭＡ転送要求に関するＤＭＡ制御情報をラッチするス
テップ（４０２）と、 前記エミュレーション論理から前記ローカルＤＭＡコン
トローラへのデータのＤＭＡ転送を実行するステップ
（４０３）と、 ＤＭＡ転送を直接監視することができない場合に前記シ
ステムＤＭＡコントローラにダミー・アドレスを書き込
むステップ（４０９）と、 前記マスタ／スレーブ・コンピュータ・システム・バス
上でダミーのＤＭＡ転送を実行するよう前記システムＤ
ＭＡコントローラに要求し、前記システムＤＭＡコント
ローラから肯定応答を受け取るステップ（４０４）と、 前記マスタ／スレーブ・コンピュータ・システム・バス
上でダミーのＤＭＡ転送が完了したかどうか判定するス
テップ（４０５）と、 前記マスタ専用コンピュータ・システム・バス上で真の
ＤＭＡ転送を実行するステップ（４０６）と、真の ＤＭＡ転送が完了したことを前記エミュレーション
論理に対し通知するステップ（４０７）と、 要求されたＤＭＡ転送が完了していない場合に追加のＤ
ＭＡ転送を実行するステップ（４０８）とを含む方法。 - 【請求項２】前記判定するステップが、ＤＭＡ転送を直
接監視することによって実行されることを特徴とする、
請求項１に記載の方法。 - 【請求項３】前記判定するステップが、前記システムＤ
ＭＡコントローラから肯定応答を受け取ることによって
達成されることを特徴とする、請求項１に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/657,845 US5748945A (en) | 1996-05-31 | 1996-05-31 | Method for slave DMA emulation on a computer system bus |
| US08/657845 | 1996-05-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1069455A JPH1069455A (ja) | 1998-03-10 |
| JP3416021B2 true JP3416021B2 (ja) | 2003-06-16 |
Family
ID=24638884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12520797A Expired - Fee Related JP3416021B2 (ja) | 1996-05-31 | 1997-05-15 | ローカルｄｍａコントローラによってスレーブｄｍａエミュレーション・モードでｄｍａ書込みを実行する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5748945A (ja) |
| JP (1) | JP3416021B2 (ja) |
| KR (1) | KR100240922B1 (ja) |
| TW (1) | TW476884B (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5884050A (en) * | 1996-06-21 | 1999-03-16 | Digital Equipment Corporation | Mechanism for high bandwidth DMA transfers in a PCI environment |
| US5898859A (en) * | 1996-10-01 | 1999-04-27 | Intel Corporation | Address shadow feature and methods of using the same |
| US6078742A (en) * | 1996-12-19 | 2000-06-20 | Ati International | Hardware emulation |
| US5974239A (en) * | 1997-06-11 | 1999-10-26 | Micron Electronics, Inc. | Data transfer method for a bus device in a computer system by placing first and second addresses corresponding to a bridge and with the bus device respectively on a bus |
| US6047349A (en) * | 1997-06-11 | 2000-04-04 | Micron Electronics, Inc. | System for communicating through a computer system bus bridge |
| US5918028A (en) * | 1997-07-08 | 1999-06-29 | Motorola, Inc. | Apparatus and method for smart host bus adapter for personal computer cards |
| GB9909196D0 (en) * | 1999-04-21 | 1999-06-16 | Texas Instruments Ltd | Transfer controller with hub and ports architecture |
| US6654835B1 (en) * | 2000-03-23 | 2003-11-25 | International Business Machines Corporation | High bandwidth data transfer employing a multi-mode, shared line buffer |
| US6636913B1 (en) | 2000-04-18 | 2003-10-21 | International Business Machines Corporation | Data length control of access to a data bus |
| US7062561B1 (en) | 2000-05-23 | 2006-06-13 | Richard Reisman | Method and apparatus for utilizing the social usage learned from multi-user feedback to improve resource identity signifier mapping |
| US7062488B1 (en) | 2000-08-30 | 2006-06-13 | Richard Reisman | Task/domain segmentation in applying feedback to command control |
| US8157654B2 (en) * | 2000-11-28 | 2012-04-17 | Nintendo Co., Ltd. | Hand-held video game platform emulation |
| US7155379B2 (en) * | 2003-02-25 | 2006-12-26 | Microsoft Corporation | Simulation of a PCI device's memory-mapped I/O registers |
| CN100552655C (zh) * | 2003-08-07 | 2009-10-21 | 松下电器产业株式会社 | 处理器集成电路和安装了处理器集成电路的产品开发方法 |
| GB2433333B (en) * | 2005-12-13 | 2011-07-13 | Advanced Risc Mach Ltd | Distributed direct memory access provision within a data processing system |
| US7912998B2 (en) * | 2006-01-06 | 2011-03-22 | Hewlett-Packard Development Company, L.P. | DMA access systems and methods |
| WO2008033511A2 (en) | 2006-09-14 | 2008-03-20 | Thomson Reuters Global Resources | Information-retrieval with content relevancy enhancements |
| US8346764B1 (en) | 2007-06-01 | 2013-01-01 | Thomson Reuters Global Resources | Information retrieval systems, methods, and software with content-relevancy enhancements |
| US7979601B2 (en) * | 2008-08-05 | 2011-07-12 | Standard Microsystems Corporation | External direct memory access of embedded controller memory |
| KR101706201B1 (ko) * | 2010-12-15 | 2017-02-15 | 한국전자통신연구원 | 다이렉트 메모리 액세스 컨트롤러 및 그것의 동작 방법 |
| US10838896B2 (en) | 2018-10-15 | 2020-11-17 | Texas Instruments Incorporated | Split direct memory access (DMA) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5335329A (en) * | 1991-07-18 | 1994-08-02 | Texas Microsystems, Inc. | Apparatus for providing DMA functionality to devices located in a bus expansion chassis |
| US5450551A (en) * | 1993-05-28 | 1995-09-12 | International Business Machines Corporation | System direct memory access (DMA) support logic for PCI based computer system |
| US5598576A (en) * | 1994-03-30 | 1997-01-28 | Sigma Designs, Incorporated | Audio output device having digital signal processor for responding to commands issued by processor by emulating designated functions according to common command interface |
| US5590377A (en) * | 1995-06-07 | 1996-12-31 | Ast Research, Inc. | Automatic control of distributed DMAs in a PCI bus system supporting dual ISA buses |
| US5668957A (en) * | 1995-11-02 | 1997-09-16 | International Business Machines Corporation | Method and apparatus for providing virtual DMA capability on an adapter connected to a computer system bus with no DMA support |
-
1996
- 1996-05-31 US US08/657,845 patent/US5748945A/en not_active Expired - Lifetime
- 1996-08-31 TW TW085110655A patent/TW476884B/zh not_active IP Right Cessation
-
1997
- 1997-03-27 KR KR1019970010768A patent/KR100240922B1/ko not_active IP Right Cessation
- 1997-05-15 JP JP12520797A patent/JP3416021B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 木下篤芳，大和田崇，生まれ変わるノート・パソコン−ノート型機にもＰＣＩの時代が来た−，日経バイト，日経ＢＰ社，１９９６年 １月２２日，第１４８号，Ｐ．１４２−１５７ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5748945A (en) | 1998-05-05 |
| TW476884B (en) | 2002-02-21 |
| KR970076291A (ko) | 1997-12-12 |
| KR100240922B1 (ko) | 2000-01-15 |
| JPH1069455A (ja) | 1998-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3416021B2 (ja) | ローカルｄｍａコントローラによってスレーブｄｍａエミュレーション・モードでｄｍａ書込みを実行する方法 | |
| KR100271336B1 (ko) | 주변구성요소 내부접속 버스상의 기능을 향상시키는 장치 및방법 | |
| US6088517A (en) | Interfacing direct memory access devices to a non-ISA bus | |
| US5923860A (en) | Apparatus, method and system for remote peripheral component interconnect bus using accelerated graphics port logic circuits | |
| JP3838278B2 (ja) | コンピュータ・システムの２つのバス間のブリッジ回路 | |
| US6493803B1 (en) | Direct memory access controller with channel width configurability support | |
| US5960213A (en) | Dynamically reconfigurable multi-function PCI adapter device | |
| US6226700B1 (en) | Computer system with bridge logic that includes an internal modular expansion bus and a common master interface for internal master devices | |
| US6145029A (en) | Computer system with enhanced docking support | |
| US6167476A (en) | Apparatus, method and system for accelerated graphics port bus bridges | |
| US6449677B1 (en) | Method and apparatus for multiplexing and demultiplexing addresses of registered peripheral interconnect apparatus | |
| US6199134B1 (en) | Computer system with bridge logic that asserts a system management interrupt signal when an address is made to a trapped address and which also completes the cycle to the target address | |
| KR100352224B1 (ko) | 핀-총수가 적은 버스 상에서의 직접 메모리 억세스 트랜잭션 | |
| US5784599A (en) | Method and apparatus for establishing host bus clock frequency and processor core clock ratios in a multi-processor computer system | |
| US5678064A (en) | Local bus-ISA bridge for supporting PIO and third party DMA data transfers to IDE drives | |
| US20040064602A1 (en) | Claiming cycles on a processor bus in a system having a PCI to PCI bridge north of a memory controller | |
| US7327370B2 (en) | Memory controller hub interface | |
| WO1993000640A1 (en) | Method and apparatus for expanding a backplane interconnecting bus without additional byte select signals | |
| US6047349A (en) | System for communicating through a computer system bus bridge | |
| JP2002503847A (ja) | ２次バスからのメッセージング・ユニットへのアクセス | |
| US6014717A (en) | PCMCIA host adapter and method for variable data transfers | |
| US6473814B1 (en) | System for optimally tuning a burst length by setting a maximum burst length based on a latency timer value and adjusting the maximum burst length based on a cache line size | |
| US5933613A (en) | Computer system and inter-bus control circuit | |
| KR20010108428A (ko) | 데이터 트랜잭션 액세스 시스템 및 방법 | |
| KR100267428B1 (ko) | 컴퓨터 시스템 버스상에서 슬레이브 dma를 에뮬레이션하는 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |