JPH1065540A - Electronic balance for making one time of measurement into plural times in short time - Google Patents

Electronic balance for making one time of measurement into plural times in short time

Info

Publication number
JPH1065540A
JPH1065540A JP23997396A JP23997396A JPH1065540A JP H1065540 A JPH1065540 A JP H1065540A JP 23997396 A JP23997396 A JP 23997396A JP 23997396 A JP23997396 A JP 23997396A JP H1065540 A JPH1065540 A JP H1065540A
Authority
JP
Japan
Prior art keywords
time
integration
value
measurement
electronic balance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23997396A
Other languages
Japanese (ja)
Inventor
Koji Oguma
耕二 小熊
Yoshinori Fukuda
好典 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tanita Corp
Original Assignee
Tanita Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tanita Corp filed Critical Tanita Corp
Priority to JP23997396A priority Critical patent/JPH1065540A/en
Publication of JPH1065540A publication Critical patent/JPH1065540A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide exact A/D conversion by reducing errors generated at the time of A/D conversion by matching the end of reference integration time in a double integration system with the start of input integration time. SOLUTION: Every input integration time Tx' becomes 1/m of Tx. Since the input integration time is 1/m when the measured value of an a-th reference integration term is defined as n(a), the reference integration time becomes 1/m as well. A result (n') successively adding measured values n(0), n(1)...n(m-1) from a=0 to m-1 at the time of processing becomes n(0)+n(1)+...+n(m-1). Since the condition of n(a)=n/m is established even in the case of short input integration time Tx', as a value provided by (m) times of addition, almost the same value (n) as the case of input integration time Tx can be provided. In this case, the time of a minimum control time interval (instruction execution time) at a controller is synchronized with a reference time interval to be measured.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】2重積分方式A/D変換装置
の変換精度の確保に関し、特に、二つ以上の異なる物理
量から得られた複数種類の出力電圧をスイッチで切り替
えることにより同一の積分器に入力し2重積分方式でA
/D変換する装置の精度保持に有効に作用する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to securing the conversion accuracy of a double integration type A / D converter, and more particularly to the same integrator by switching a plurality of types of output voltages obtained from two or more different physical quantities with a switch. And A in double integration
Effectively maintains the accuracy of the / D conversion device.

【0002】[0002]

【従来の技術】一般的に、荷重を電圧値に変換するに
は、荷重を、ブリッジ状に構成した歪みゲージを貼付し
たロードセルで受け、ロードセルの出力を差動増幅器に
接続し、増幅された電圧Vxを得、図1に示す如く2重
積分方式のA/D変換器によりVxに比例したデジタル
値を得ている。
2. Description of the Related Art Generally, in order to convert a load into a voltage value, the load is received by a load cell to which a strain gauge formed in a bridge shape is attached, and the output of the load cell is connected to a differential amplifier to amplify the load. A voltage Vx is obtained, and a digital value proportional to Vx is obtained by a double integration type A / D converter as shown in FIG.

【0003】すなわち、増幅された電圧Vx をSWによ
り他端が積分器の−端子に接続された抵抗R1に接続す
ると電流Ix=Vx/R1が積分器に流れる。+端子を基
準電圧(0Vとする)に接続した積分器の出力Voは、
電流Ixにより、低下していく。Vo の出力をコンパレ
ータの+端子に接続し、コンパレータの−端子を0Vに
接続すると、Vo がプラスの電圧から、0Vに達した瞬
間、コンパレータの出力はHiからLoに変化する。
That is, when the amplified voltage Vx is connected by SW to the resistor R1 whose other end is connected to the minus terminal of the integrator, a current Ix = Vx / R1 flows through the integrator. The output Vo of the integrator whose + terminal is connected to the reference voltage (0 V) is
It decreases with the current Ix. When the output of Vo is connected to the + terminal of the comparator and the-terminal of the comparator is connected to 0 V, the output of the comparator changes from Hi to Lo as soon as Vo reaches 0 V from a positive voltage.

【0004】コンパレータがLo になったのを制御装置
が検知して、基準時間発生器の出力、fCLのパルスの数
を0から計測し始める。 一定数Nのパルスを数えた
ら、制御装置はSWを−VRに切り換え、同時にfCLの
パルス数を0から計測する。コンパレータがLo に成っ
たときから、SWを切り換えるまでの時間(以下、入力
積分期間)をTx、基準時間発生器の出力、fCLの1パ
ルスの時間をtCL とすると、入力積分期間Txは N*
tCLで表される。
The control device detects that the comparator has become Lo, and starts counting the output of the reference time generator and the number of pulses of fCL from zero. After counting the fixed number N of pulses, the control device switches SW to -VR and simultaneously counts the number of pulses of fCL from zero. Assuming that the time from when the comparator becomes Lo to when the switch is switched (hereinafter referred to as input integration period) is Tx, and the time of one pulse of the output of the reference time generator and fCL is tCL, the input integration period Tx is N *
It is represented by tCL.

【0005】SWが−VRに切り替わると、積分器に
は、電流IR=−VR/R1が流れ、積分器出力電圧(V
o)は上がっていく。積分器出力電圧(Vo)がマイナス
から0Vに達すると、コンパレータ出力がLoからHi
に変化する。それを制御装置が検知して、tCLの数の計
測を止める。この時に計測されたパルス数をnとする。
When SW switches to -VR, a current IR = -VR / R1 flows through the integrator, and the integrator output voltage (V
o) goes up. When the integrator output voltage (Vo) reaches 0 V from minus, the comparator output changes from Lo to Hi.
Changes to The control device detects this, and stops counting the number of tCL. The number of pulses measured at this time is defined as n.

【0006】SWを−VRに切り換えてから、Voが0V
になる迄の時間(以下、基準積分期間)をTRとする
と、基準積分期間TRは n*tCLで表される。このこ
とによりTx時間中に積分器に流れる電荷量(Qx)Tx
*Ixは、Tx*Vx/R1 で表され、TR時間中に積分器
から流れる電荷量(QR)TR*IRは、TR*(-VR)
/R1で表される。一方、Voは、Tx開始時点とTR終了
時点が等しいから、Qx+QR=0 であり、(N*tCL
*Vx/R1)+(n*tCL*(-VR)/R1)=0 。
此の式を整理すると n*tCL*VR/R1=N*tCL*
Vx/R1 となり、此の式からn=N*Vx/VR が得
られる。ここで、NとVRは予め設定された一定値であ
るので、nはVxに比例した値となり、Vxに比例したデ
ジタル値nを得ている。
After switching SW to -VR, Vo becomes 0V
Is defined as TR (hereinafter, a reference integration period), the reference integration period TR is represented by n * tCL. As a result, the amount of charge (Qx) Tx flowing through the integrator during the time Tx
* Ix is represented by Tx * Vx / R1, and the amount of charge (QR) TR * IR flowing from the integrator during the TR time is TR * (-VR)
/ R1. On the other hand, Vo is Qx + QR = 0 since the Tx start time and the TR end time are equal, and (N * tCL
* Vx / R1) + (n * tCL * (-VR) / R1) = 0.
Rearranging this equation, n * tCL * VR / R1 = N * tCL *
Vx / R1 and this equation gives n = N * Vx / VR. Here, since N and VR are predetermined constant values, n becomes a value proportional to Vx, and a digital value n proportional to Vx is obtained.

【0007】しかし、ここには測定誤差が生じる。たと
えば入力積分時間を0.1秒、tCL を4μ秒とすると、N
=25,000 となる。また、無負荷のときのnを n0=2,
000、秤量負荷の時のnを nw=12,000 と成るように
設定すると、変化量はnw−n0=10,000 カウントとな
り、これが荷重値に変換され、表示される。
However, a measurement error occurs here. For example, if the input integration time is 0.1 second and tCL is 4 μs, N
= 25,000. Further, when no load is applied, n is n 0 = 2,
000, setting n when the weighing load in such a way that nw = 12,000, the amount of change becomes nw-n 0 = 10,000 count, which is converted to the load value, is displayed.

【0008】ここで、基準時間発生器の出力の立ち上が
りで、制御装置がカウントアップするとして、図1
(c)のようにコンパレータがHiからLoになり、入
力積分が開始される時点で、入力積分時間(Tx)にtC
L 未満の誤差(δ)が、発生する。よって、入力積分時
間の最大誤差はtCL/Tx=1/N=1/25,000 とな
る。
Here, it is assumed that the control device counts up at the rise of the output of the reference time generator.
As shown in (c), when the comparator changes from Hi to Lo and the input integration is started, the input integration time (Tx) is set to tC.
An error (δ) less than L occurs. Therefore, the maximum error of the input integration time is tCL / Tx = 1 / N = 1 / 25,000.

【0009】fCLが、十分に小さい時間間隔を持つfx
を分周して得られる場合、コンパレータがHiからLo
になる瞬間にこの分周器をリセットすれば、コンパレー
タの出力に同期した入力積分時間が得られ、この場合は
Tx=N×tCL になり、前記誤差(δ)は無くなる
が、制御装置及びカウンタとして一般に使用される、カ
ウンタ内蔵マイコンの仲間には、このような分周器がな
いものや、分周器をリセットできないものがある。ま
た、同様にコンパレータがLoからHiになり、基準積
分期間(TR)が終了した時点で、tCL 未満の誤差
(Δ)が発生する。前記の例では、無負荷時と秤量負荷
時とのカウントの差が10,000カウントであるから、最大
1/10,000の誤差が生じることになる。
When fCL has a sufficiently small time interval, fx
Is obtained by dividing the frequency from
When the frequency divider is reset at the moment, the input integration time synchronized with the output of the comparator is obtained. In this case, Tx = N × tCL, and the error (δ) disappears. Among microcomputers with built-in counters that are generally used as such, there are those that do not have such a frequency divider and those that cannot reset the frequency divider. Similarly, when the comparator changes from Lo to Hi and the reference integration period (TR) ends, an error (Δ) smaller than tCL occurs. In the above example, since the difference between the counts when no load is applied and when the weighing load is applied is 10,000 counts, an error of up to 1 / 10,000 will occur.

【0010】入力積分時間終了時の積分器出力電圧(V
ow)すなわち、積分器出力の最低電圧は、 Vow=Vx*
Tx/(R1*C) となり、Vxが最大(秤量負荷)で
も、積分器出力電圧が、その積分器の出力能力範囲内で
あることが必要であり、有限値である。R1 の値を大き
くすれば、充放電電流が減り、Cは小さくできるが、積
分器(OP1) のバイアス電流と呼ばれる誤差電流や、湿
度による基板のリーク電流が無視できなくなり、性能上
に影響を与える。
The integrator output voltage (V) at the end of the input integration time
ow) That is, the minimum voltage of the integrator output is: Vow = Vx *
Tx / (R1 * C), and even when Vx is the maximum (weighing load), the integrator output voltage must be within the output capability range of the integrator and is a finite value. If the value of R1 is increased, the charge / discharge current is reduced and C can be reduced. However, the error current called the bias current of the integrator (OP1) and the leak current of the substrate due to humidity cannot be ignored, and the effect on the performance is affected. give.

【0011】一方、コンデンサには誘電吸収と呼ばれる
現象があり、理想のコンデンサとは異なり、積分器出力
は、充電していくにつれて理想のコンデンサとの差が大
きくなり、誤差となる。1回の計測時間を短くすれば、
充放電時間が減ってCを小さくでき、また誘電吸収の生
ずる度合いが小さくなる。 しかし、制御装置による基
準時間間隔tは有限であるため、計測時間誤差の割合が
増えるため、やはり測定精度が悪化する。
On the other hand, a capacitor has a phenomenon called dielectric absorption. Unlike an ideal capacitor, the difference between the output of the integrator and the ideal capacitor increases as the capacitor is charged, resulting in an error. If one measurement time is shortened,
The charge / discharge time is reduced and C can be reduced, and the degree of dielectric absorption is reduced. However, since the reference time interval t by the control device is finite, the ratio of the measurement time error increases, and the measurement accuracy also deteriorates.

【0012】すなわち、前記の例で、Txを1/10にする
ためにNを1/10の 2,500 とすると、n0=200、 nw=
1,200 となり、入力積分時間の最大誤差が 1/2,500 、
基準積分時間のカウント値の誤差が 1/1,000 にもな
り、計測精度が得られない。また、表示装置を有するも
のに関しては、測定時間間隔が早すぎるため、表示のち
らつきが早すぎて極めて読みとり難くなってしまう事と
なる。
That is, in the above example, if N is 1/10, 2500 to make Tx 1/10, then n 0 = 200, n w =
1,200, and the maximum error of the input integration time is 1 / 2,500,
The error of the count value of the reference integration time becomes 1 / 1,000 and measurement accuracy cannot be obtained. In the case of a device having a display device, the measurement time interval is too fast, so that the display flickers too quickly, which makes it extremely difficult to read.

【0013】[0013]

【発明が解決しようとする課題】2重積分方式の積分コ
ンデンサCは、一般に大きい値を有する。これは、積分
抵抗R1を介して流れる電流を長時間(0.1秒〜1秒程
度)充放電(積分動作)させた際、積分器出力電圧が演
算増幅器OP1 の性能補償範囲内に入っていなければなら
ないためである。R1 の値を大きくすれば、充放電電流
が減り、Cは小さくできるが、OP1 のバイアス電流と呼
ばれる誤差電流や、基板のリーク電流が無視できなくな
り、R1 を大きくすることは好ましくない。また、コン
デンサには誘電吸収と呼ばれる現象があり、理想のコン
デンサと違い、積分出力は、充電していくにつれて、誤
差が大きくなり、測定値に影響を与える。1回の計測時
間を短くすれば、充放電時間が減ってCを小さくでき、
誘電吸収の生ずる度合いが小さくなり、Cの容量を小さ
くすることにより、コストを低減し、実装面積を小さく
する事も可能である。しかし、計測時間誤差の割合が増
えるため、測定精度が悪化する。また、表示装置を有す
るものに関しては、測定時間間隔が早すぎるため、表示
のちらつきが早すぎて読みとれなくなってしまう。ま
た、複数のセンサを有し、各々から得られた電圧を、S
Wで切り替え1つの2重積分方式のA/D変換器によっ
てデジタル値を得るものの場合、センサの切り換え時に
過渡的に電圧が乱れ、正確な値が得られない状況が生じ
る。本発明の課題は、以上のようなA/D変換に際して
生じる誤差を極力少なくした正確で安価な2重積分方式
のA/D変換を得ることにある。
The integration capacitor C of the double integration type generally has a large value. This is because when the current flowing through the integrating resistor R1 is charged and discharged (integrated) for a long time (about 0.1 to 1 second) (integrating operation), the output voltage of the integrator must be within the performance compensation range of the operational amplifier OP1. It is because it does not become. If the value of R1 is increased, the charge / discharge current is reduced, and C can be decreased. However, it is not preferable to increase R1 because an error current called a bias current of OP1 and a leak current of the substrate cannot be ignored. Further, a capacitor has a phenomenon called dielectric absorption. Unlike an ideal capacitor, the integrated output increases in error as the battery is charged, and affects the measured value. If one measurement time is shortened, the charge and discharge time is reduced and C can be reduced,
By reducing the degree of dielectric absorption and reducing the capacitance of C, the cost can be reduced and the mounting area can be reduced. However, since the ratio of the measurement time error increases, the measurement accuracy deteriorates. Further, in the case of a device having a display device, the measurement time interval is too fast, so that the display flickers too quickly and cannot be read. It also has a plurality of sensors, and the voltage obtained from each sensor is S
In the case where a digital value is obtained by one double-integration A / D converter switched by W, the voltage is transiently disturbed when the sensor is switched, and a situation occurs in which an accurate value cannot be obtained. An object of the present invention is to obtain an accurate and inexpensive A / D conversion of a double integration method in which an error generated in the above A / D conversion is minimized.

【0014】[0014]

【課題を解決するための手段】計測する基準時間間隔に
対し、制御装置の最小制御時間間隔(命令実行時間)の
時間を同期させ、2重積分方式の基準積分時間の終了
と、入力積分時間の開始を一致させる。各回の入力積分
時間を十分小さい値とし、各回毎の基準積分時間のカウ
ント値を順次加算、記憶して設定回数のカウント値の加
算値を、1測定のカウント値として重量値に換算して表
示する。二つ以上の異なる物理量から得られた複数種類
の出力電圧をA/D変換する場合には、1測定分の設定
回数の内の最初の定めた回数のカウント値に限って加算
しない。
Means for Solving the Problems The time of the minimum control time interval (command execution time) of the control device is synchronized with the reference time interval to be measured, the end of the reference integration time of the double integration method, and the input integration time. Match the start of. The input integration time of each time is set to a sufficiently small value, the count value of the reference integration time of each time is sequentially added and stored, and the added value of the count value of the set number is converted to a weight value as a count value of one measurement and displayed. I do. When A / D conversion is performed on a plurality of types of output voltages obtained from two or more different physical quantities, only the count value of the first predetermined number of the set times for one measurement is not added.

【0015】[0015]

【作用】1回の測定を十分短い入力積分時間に分けて行
うため、積分コンデンサCの誘電吸収による変換誤差や
積分抵抗R1を大きくすると生じる、積分器のバイアス
電流や、基板のリーク電流による誤差を少なくすること
が出来、計測する基準時間間隔に対し、制御装置の命令
実行時間を同期させ、2重積分方式の基準積分時間の終
了と、入力積分時間の開始を一致させることで、入力積
分時間の誤差をなくすことが出来、1回の測定を短い入
力積分時間に分けて行うとき生ずる計測誤差の割合の増
加を抑えることが出来る。
Since one measurement is divided into sufficiently short input integration times, a conversion error due to dielectric absorption of the integration capacitor C and an error due to a bias current of the integrator and a leakage current of the substrate caused by increasing the integration resistance R1. Can be reduced, the command execution time of the control device is synchronized with the reference time interval to be measured, and the end of the reference integration time of the double integration method is coincident with the start of the input integration time. Time errors can be eliminated, and an increase in the ratio of measurement errors that occurs when one measurement is divided into short input integration times can be suppressed.

【0016】[0016]

【実施の形態】A/D変換の基準時間tCLと、制御装置
の基準時間tを同期させ、かつSWをVx に切り換える
時点を、基準積分時間の終了時であり、入力積分期間の
開始時とし、2重積分方式A/D変換の各回の入力積分
期間(Tx')の基準時間発生器の出力fCLのパルス数
(N')をN/mとして、入力積分時間(Tx') を決定
し、各回の基準積分期間(TR')のカウント数(n
(a))をa=0からa=m−1までのm回分を加算して
1測定のカウント数とする。二つ以上の異なる物理量か
ら得られた複数種類の出力電圧をA/D変換する場合に
は、加算回数m回の内の最初の数回のカウント値に限っ
て加算しない。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A reference time tCL for A / D conversion is synchronized with a reference time t of the control device, and a point at which SW is switched to Vx is defined as the end of the reference integration time and the start of the input integration period. The input integration time (Tx ') is determined with the number of pulses (N') of the output fCL of the reference time generator during each input integration period (Tx ') of the double integration type A / D conversion as N / m. , The count number (n) of each reference integration period (TR ')
(a)) is added to m times from a = 0 to a = m−1 to obtain a count number for one measurement. When performing A / D conversion on a plurality of types of output voltages obtained from two or more different physical quantities, addition is not performed only for the first few count values out of m addition times.

【0017】以下、実施例図を用いて詳細に説明する。
各回の入力積分時間Tx'は、Tx'=N'×tCL=(N×
tCL)/mであり、Txの1/mとなる。a回目の基準
積分期間のカウント値(計測カウント値)をn(a)とす
ると、入力積分時間が1/mなので、基準積分時間も1
/mとなり、TR'はTR の1/mであり、n(a)はn/
m となる。
Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
The input integration time Tx 'of each time is Tx' = N '× tCL = (N ×
tCL) / m, which is 1 / m of Tx. Assuming that the count value (measurement count value) in the a-th reference integration period is n (a), the input integration time is 1 / m, so the reference integration time is also 1
/ M, TR 'is 1 / m of TR, and n (a) is n /
m.

【0018】処理は、図2(a)のように行われる。a
=0 から m−1 までのカウント値、n(0)、n
(1)、……n(m−1)を順次加算した結果(n')は、
n(0)+n(1)+……+n(m−1) であり、小さい入
力積分時間Tx'でも、n(a)=n/mであるから、m回
の加算によって得られる値は入力積分時間がTxの時と
ほぼ同じ値nが得られる。
The processing is performed as shown in FIG. a
= 0 to m-1 count value, n (0), n
(1),... N (m−1) are sequentially added, and the result (n ′) is
n (0) + n (1) +... + n (m-1), and n (a) = n / m even with a small input integration time Tx '. A value n substantially the same as when the integration time is Tx is obtained.

【0019】個々の計測カウント値は前述(段落000
8)したように測定精度が低下するが、誤差は任意にば
らついている物であり、誤差は加算により平均化され
る。
The individual measurement count values are described above (paragraph 000).
As described in 8), the measurement accuracy is reduced, but the error is arbitrarily varied, and the error is averaged by addition.

【0020】以上述べた方法によれば、大幅な精度低下
を起こすことなく、A/D変換時間を1/mにする事が
でき、それによってCを小さくしたり、誘電吸収の影響
を小さくすることができる。また、1測定当たりm回の
A/D変換毎のカウントを得て、演算処理をするため、
表示装置を有する場合でも、従来と同じ表示間隔でカウ
ント値が表示されるため、早すぎて表示が読みとれない
状態も生じない。
According to the above-described method, the A / D conversion time can be reduced to 1 / m without causing a significant decrease in accuracy, thereby reducing C and reducing the influence of dielectric absorption. be able to. In addition, in order to obtain a count for each A / D conversion m times per measurement and perform an arithmetic process,
Even in the case where the display device is provided, the count value is displayed at the same display interval as in the related art, so that a state in which the display cannot be read too early does not occur.

【0021】しかし、AD変換時の誤差が常に任意にば
らつくとは限らず、加算処理によっても、精度を要求さ
れる秤の場合には好ましくない誤差を生じることもあ
る。入力積分時間の誤差は前述(段落0009)のよう
に、tCLを生成する分周器をリセットすることにより、
精度を確保できる場合があるが、基準積分時間の終了時
の誤差は解消できない。
However, the error at the time of AD conversion does not always vary arbitrarily, and an undesired error may occur even in the case of a balance requiring accuracy even by the addition processing. As described above (paragraph 0009), the error of the input integration time is obtained by resetting the frequency divider that generates tCL.
Although the accuracy may be ensured, the error at the end of the reference integration time cannot be eliminated.

【0022】測定時の誤差は、tCLによるものだけでは
なく、制御装置との関連も誤差を生じる要因となる。マ
イコンなどの制御装置は、個々の処理/制御に一定時間
を要する。これは、制御装置が発振器で作られた基準時
間単位tに従って、t毎に一つずつ、処理/制御を行っ
ているためである。tを「命令実行時間」と呼ぶ。従っ
て、積分器出力Vo が0Vになり、コンパレータがHi
からLoに切り替わった瞬間に基準積分期間を終了し、
入力積分期間に移ることができない。
The error at the time of measurement is caused not only by tCL but also by the relation with the control device. A control device such as a microcomputer requires a certain time for each processing / control. This is because the control device performs processing / control for each t in accordance with the reference time unit t generated by the oscillator. t is called “instruction execution time”. Therefore, the integrator output Vo becomes 0 V, and the comparator outputs Hi.
The reference integration period ends at the moment of switching from to Lo,
Cannot move on to input integration period.

【0023】制御装置は、t未満の時間を認識できない
ので、Loに切り替わった瞬間から、それを検知するま
でt未満の誤差Δが生じる。このtは、A/D変換のた
めの基準時間tCLに対して、一般的には小さいが、誤差
として存在し、また制御装置の処理のさせ方(ソフトウ
ェア)によっては、tの数個分の誤差を生じ、無視する
ことはできなくなる。
Since the control device cannot recognize the time less than t, an error Δ less than t occurs from the moment when the signal is switched to Lo until it is detected. This t is generally small as an error with respect to the reference time tCL for the A / D conversion, but exists as an error. Further, depending on the way of processing (software) of the control device, the number of t may be several. An error occurs and cannot be ignored.

【0024】さらに、tCLを数えるカウンタを止める処
理、カウント値nを保存する処理を経て、SWをVx側
に接続する処理が終わるまでの時間を要し、この時点で
のVoは、0Vより上にいってしまう。そこでコンパレ
ータが再びLoになるのを確認することによって、Vo
が0Vに戻ったのを確認するわけだが、この段階でまた
Loの検出のためt未満の誤差δを生じてしまう。この
面でも、計測時間を短くしすぎると、精度が低下してし
まう。
Further, it takes time until the process of stopping the counter for counting tCL and the process of storing the count value n and the process of connecting the SW to the Vx side are completed, and Vo at this time is higher than 0V. I will go to. Then, by confirming that the comparator becomes Lo again, Vo
Is returned to 0 V, but at this stage, an error δ smaller than t occurs due to the detection of Lo again. Also in this aspect, if the measurement time is too short, the accuracy is reduced.

【0025】しかし、二重積分の原理は、「測定開始時
点と終了時点の積分器出力の電圧が同じなら、その間に
充電/放電された電荷の合計は0である」ということで
あるので、必ずしもVo=0Vである必要はない。
However, the principle of double integration is that if the voltage of the integrator output at the start and end of the measurement is the same, the sum of the charges charged / discharged during that time is zero. It is not always necessary that Vo = 0V.

【0026】ここで、図2(b)のように、コンパレー
タ出力のHiを検出し、tCLを数えるカウンタを止め、
カウント値n(a)を保存し、SWをVx 側に接続し、カ
ウンタをリセット/スタート(入力積分期間をスター
ト)させ、他方、制御装置の基準時間tと、tCLを同期
させる。此の同期は、たとえば制御装置と計測装置のク
ロック発生器を同一のものを使用し、同一の分周比の分
周器からの出力を、それぞれt、tCLとして使用する事
で得られる。
Here, as shown in FIG. 2B, Hi of the output of the comparator is detected, and the counter for counting tCL is stopped.
The count value n (a) is stored, the SW is connected to the Vx side, and the counter is reset / started (starts the input integration period), while the reference time t of the control device is synchronized with tCL. This synchronization can be obtained, for example, by using the same clock generator for the control device and the measuring device and using outputs from frequency dividers having the same frequency division ratio as t and tCL, respectively.

【0027】コンパレータ出力のHiを検出する部分の
誤差Δは、従来例と同一であるが、入力積分期間時、コ
ンパレータ出力のLoを検出する部分がないため、誤差
δが生じない。
The error Δ in the portion for detecting Hi of the comparator output is the same as that of the conventional example, but there is no portion for detecting Lo of the comparator output during the input integration period, so that no error δ occurs.

【0028】この方法では、制御装置の処理時間のため
に、入力積分時間開始時の、積分器出力が0Vから離れ
てしまうが、コンパレータ出力のHiを検出してからS
WをVx 側に接続するまで制御装置が費やした時間ΔT
の間の積分出力の変化ΔVは、この間にCに流れ込んだ
電荷量を−ΔQとすると、ΔV=−ΔQ/C=−ΔT*
IR/C=−ΔT*VR/(R1*C)であり、VR、R
1、Cは一定値であるので、ΔTが一定ならば、ΔVも
一定になる。図2(b)、図3、図4(b)の(2−
6)〜(2−0)までの所要時間ΔTを一定になるよう
に処理をするのは容易であり、ΔVも一定にできる。つ
まり、SWをVx側に接続する時点の積分器出力電圧Vo
(a) は、常にほぼ一定値であり、1クロック分の誤差範
囲内にはいり、測定開始時点と終了時点の積分器出力の
電圧は同じであり、実際上の問題は生じない。
According to this method, the output of the integrator at the start of the input integration time departs from 0 V due to the processing time of the control device.
The time ΔT spent by the controller before connecting W to the Vx side
Is the amount of charge flowing into C during this period is -ΔQ, ΔV = −ΔQ / C = −ΔT *
IR / C = −ΔT * VR / (R1 * C), and VR, R
Since 1, C is a constant value, if ΔT is constant, ΔV is also constant. 2B, FIG. 3 and FIG.
It is easy to perform processing so that the required time ΔT from 6) to (2-0) is constant, and ΔV can be constant. That is, the integrator output voltage Vo at the time when SW is connected to the Vx side.
(a) is always a substantially constant value, falls within the error range for one clock, and the voltage of the integrator output at the start and end of measurement is the same, so that there is no practical problem.

【0029】一方、基準積分期間TR'は、SWをVx 側
に接続する時点までであるから、計測された値n(a)'よ
りもΔT分だけ多いことになるが、ΔTは一定値である
から真の値n(a)は n(a)=n(a)'+ΔT/tCL で求められ、常に一定値が加算されることを考慮すれば
よいので、実際上の問題は生じない。
On the other hand, since the reference integration period TR 'is up to the point of time when the SW is connected to the Vx side, it is larger by ΔT than the measured value n (a)', but ΔT is a constant value. Because of this, the true value n (a) is obtained by n (a) = n (a) '+ ΔT / tCL, and it is sufficient to consider that a constant value is always added, so that there is no practical problem.

【0030】同様にSWをVx 側に接続した時点から、
入力積分期間の計測カウントの開始までの時間を一定値
ΔTxになるように処理すれば、Tx' は常に一定にな
る。このときの入力積分期間の真のカウント数(N')
はN"+ΔTx/tCL となる。SWをVx に切り換える
時点を、基準積分時間の終了であり、入力積分期間の開
始としているため、Tx'が前述(段落0008)のδの
ような誤差を生じないため、二重積分をm回繰り返した
場合の合計Txは m*Tx'=m*N'/tCLとなり、m
回繰り返しても、入力積分期間の総和に誤差が生じな
い。
Similarly, when the SW is connected to the Vx side,
If the time until the start of the measurement count in the input integration period is processed so as to be a constant value ΔTx, Tx ′ will always be constant. The true count number of the input integration period at this time (N ')
Is N "+ [Delta] Tx / tCL. Since the point at which SW is switched to Vx is the end of the reference integration time and the start of the input integration period, Tx 'causes an error like δ in the above paragraph (paragraph 0008). Therefore, the total Tx when the double integration is repeated m times is m * Tx '= m * N' / tCL, and m
Even if it is repeated twice, no error occurs in the sum of the input integration periods.

【0031】また、従来例では、基準積分期間TR の終
了が、得られたカウント値nと非同期で生じる「コンパ
レータがHiになる時点」であれば、計算上で取り除く
ことの出来ない不定のtCL未満の差を生じるが、本方式
では「SWをVx 側に接続する時点を」基準積分期間T
R'の終了とし、かつ、tとtCLが同期しているので、得
られたカウントn(a)とTR'の終了が同期し、TR'=n
(a)*tCLとなり、基準積分期間は、誤差なくn(a)に比
例する。
In the conventional example, if the end of the reference integration period TR is "time when the comparator becomes Hi" which occurs asynchronously with the obtained count value n, an indefinite tCL which cannot be removed in the calculation. However, in this method, the “time when SW is connected to the Vx side” is referred to as the reference integration period T.
Since the end of R 'and the synchronization of t and tCL are synchronized, the obtained count n (a) and the end of TR' are synchronized, and TR '= n
(a) * tCL, and the reference integration period is proportional to n (a) without error.

【0032】このため、m回の2重積分で全入力積分期
間に積分器に流れる電荷量Qx は、m*N'*Vx/(R
1*tCL)、全入力積分期間に積分器から流れる電荷量
QRは、m*(n(0)+n(1)+……+n(m-1))*(−V
R)/(R1*tCL)である。一方、積分出力電圧Vo
は、開始時点の積分器出力電圧Vo(0) と、m回繰り返
した後の積分器出力電圧Vo(m)は、Δの誤差範囲内で同
一であるため、Qx+QR=0であり、n(0)+n(1)+
……+n(m-1)=m*N'*Vx/R1となる。つまり、入
力積分時間を通常の1/mにして、m回のA/D変換で
得られたカウント値の積算は誤差なく、通常の入力積分
時間で得られるカウント値と同一である。
For this reason, the amount of charge Qx flowing through the integrator during the entire input integration period after m double integrations is m * N '* Vx / (R
1 * tCL), the amount of charge QR flowing from the integrator during the entire input integration period is m * (n (0) + n (1) +... + N (m-1)) * (-V
R) / (R1 * tCL). On the other hand, the integrated output voltage Vo
Is that the integrator output voltage Vo (0) at the start and the integrator output voltage Vo (m) after m repetitions are the same within the error range of Δ, so that Qx + QR = 0 and n ( 0) + n (1) +
.. + N (m-1) = m * N '* Vx / R1. That is, the input integration time is set to 1 / m of the normal value, and the integration of the count values obtained by m A / D conversions is the same as the count value obtained in the normal input integration time without error.

【0033】このように、A/D変換の基準時間tCL
と、制御装置の基準時間tとを同期させ、かつSWをV
x に切り換える時点を、基準積分時間の終了時であり、
入力積分期間の開始時であるとした場合、m回積算して
も、誤差は最大1カウントの範囲内である。ここで、S
WをVx に接続した時点での処理が一定時間であればい
いので、同期してさえいれば、tはtCLの整数倍でも良
い。
As described above, the reference time tCL for A / D conversion
And the reference time t of the control device, and switch SW to V
x is the end of the reference integration time,
Assuming that the time is at the start of the input integration period, the error is within a maximum of one count even if the integration is performed m times. Where S
The processing at the time when W is connected to Vx only needs to be a fixed time, so that t may be an integral multiple of tCL as long as the processing is synchronized.

【0034】本発明は、複数のセンサを持つものに、特
に有効である。たとえば荷重センサが4つある4点式は
かりや、インピーダンス測定センサを有する脂肪計付き
ヘルスメータは、1つのA/D変換器で、センサを切り
換えて使用する例が多い。この場合、センサの切替時に
電圧Vxが変化するため、過渡的にVxが不安定な時間を
生じることが多い。切り換え時の過渡状態を含むデータ
は正確さを欠くため、破棄する必要があるが、従来例で
は、1測定分が長いので、測定時に無駄になる時間が多
くなる。このような測定器では、ほぼ同時に各センサの
値を得たい場合が多く、測定スピードが大きな問題にな
る。このため、回路上で過渡状態での測定を防ぐなどの
手段を講じていたが、コストアップにつながったり、そ
のための精度低下が生じたりする。
The present invention is particularly effective for those having a plurality of sensors. For example, a four-point scale having four load sensors or a health meter with a fat meter having an impedance measurement sensor is often used by switching one sensor with one A / D converter. In this case, since the voltage Vx changes when the sensor is switched, a time period in which Vx is unstable often occurs transiently. The data including the transient state at the time of switching is inaccurate and needs to be discarded. However, in the conventional example, since one measurement is long, the time wasted during measurement increases. In such a measuring device, there are many cases where it is desired to obtain the values of the respective sensors almost at the same time. For this reason, measures have been taken to prevent measurement in a transient state on the circuit, but this leads to an increase in cost and a reduction in accuracy due to that.

【0035】本案は、1回のA/D変換時間が短いた
め、過渡状態が生じている部分の計測を破棄するだけ
で、必要最低限の時間での計測が可能となる。図5のよ
うに、過渡状態が生じると思われるA/D変換回数s以
下であれば、計測したカウント値を加算しないようにす
ればよい。よって、回路での補正もなく、容易に迅速な
測定が可能となる。
In the present invention, since one A / D conversion time is short, it is possible to perform the measurement in the minimum necessary time only by discarding the measurement of the part where the transient state occurs. As shown in FIG. 5, if the number of A / D conversions is considered to be less than or equal to the number of times A / D conversion is considered to occur, the measured count value may not be added. Therefore, quick and easy measurement is possible without correction in the circuit.

【0036】[0036]

【発明の効果】積分コンデンサCの誘電吸収による変換
誤差や、積分器のバイアス電流や、基板のリーク電流に
よる誤差を少なくし、2重積分方式によるA/D変換の
変換誤差を少なくすることが出来、特に、複数のセンサ
を有し、各々から得られた電圧を切換器により1つの2
重積分方式のA/D変換器によってデジタル値を得るも
のの場合、センサの切り換え時に生じる過渡的な電圧の
乱れを容易に削除し、正確な値が得らる構成とすること
が出来る。
The conversion error due to the dielectric absorption of the integrating capacitor C, the error due to the bias current of the integrator and the leak current of the substrate are reduced, and the conversion error of the A / D conversion by the double integration method is reduced. In particular, it has a plurality of sensors, and the voltage obtained from each of them is switched by a switch to one of two sensors.
In the case of obtaining a digital value by a multiple integration type A / D converter, it is possible to easily remove a transient voltage disturbance generated at the time of sensor switching and obtain an accurate value.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来例説明図 (a)回路図 (b)フロー図 (c)出力波形図FIG. 1 is an explanatory diagram of a conventional example. (A) Circuit diagram (b) Flow diagram (c) Output waveform diagram

【図2】実施例フロー図 (a)請求項2のフロー図主要部 (b)請求項1のフロー図FIG. 2 is a flowchart of an embodiment (a) a main part of the flowchart of claim 2; and (b) a flowchart of claim 1.

【図3】請求項1の実施例出力波形図FIG. 3 is an output waveform diagram according to the embodiment of claim 1;

【図4】請求項2の実施例 (a)出力波形図 (b)(a)図の部分拡大図4 (a) is an output waveform diagram, and FIG. 4 (b) is a partially enlarged view of FIG.

【図5】請求項2の実施例フロー図FIG. 5 is a flowchart of an embodiment of claim 2;

【図6】請求項3実施例説明図 (a)フロー図 (b)出力波形図FIG. 6 is an explanatory view of the third embodiment. (A) Flow chart (b) Output waveform chart

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 荷重を電圧に変換する機構と、2重積分
方式のA/D変換器と、それを制御する制御装置を有
し、A/D変換器を制御することにより荷重に比例した
カウント値を得る電子秤に於いて、計測する基準時間間
隔(tCL)に対し、制御装置の最小制御時間間隔(命令
実行時間・t)の時間を同期させ、2重積分方式の基準
積分時間の終了と、入力積分時間の開始とを一致させる
ことを特徴とする電子秤。
1. A mechanism for converting a load into a voltage, an A / D converter of a double integration type, and a control device for controlling the A / D converter. In the electronic balance for obtaining the count value, the time of the minimum control time interval (command execution time / t) of the control device is synchronized with the reference time interval (tCL) to be measured, and the reference integration time of the double integration method is An electronic balance characterized by matching the end with the start of the input integration time.
【請求項2】 荷重を電圧に変換する機構と、2重積分
方式のA/D変換器と、それを制御する制御装置を有
し、A/D変換器を制御することにより荷重に比例した
デジタル値を得る電子秤に於いて、2重積分方式による
A/D変換器の、各回の入力積分時間を十分小さい値と
し、各回毎の基準積分期間のカウント値を順次加算し記
憶する記憶装置を有し、設定回数分のカウント値の加算
値を、1測定の計測値として重量値に変換することを特
徴とする請求項1に記載の電子秤。
2. A mechanism for converting a load into a voltage, an A / D converter of a double integration type, and a control device for controlling the A / D converter, wherein the A / D converter is controlled so as to be proportional to the load. In an electronic balance for obtaining a digital value, a storage device for setting an input integration time of each time of an A / D converter by a double integration method to a sufficiently small value and sequentially adding and storing count values of a reference integration period for each time. The electronic balance according to claim 1, wherein an addition value of the count value for the set number of times is converted into a weight value as a measurement value of one measurement.
【請求項3】 2重積分方式によるA/D変換の、各回
の入力積分時間を十分小さい値とし、各回毎の基準積分
時間のカウント値を順次加算、記憶して設定回数分のカ
ウント値の加算値を、1測定のカウント値として重量値
に変換する電子秤に於いて、前記1測定分の設定回数の
内の最初の定めた回数のカウント値に限って加算しない
ことを特徴とする請求項2に記載の電子秤。
3. The input integration time of each time of the A / D conversion by the double integration method is set to a sufficiently small value, the count value of the reference integration time of each time is sequentially added and stored, and the count value of the set number of times is calculated. In an electronic balance that converts the added value to a weight value as a count value of one measurement, the electronic balance is not added only to the count value of the first predetermined number of times of the set number of times for one measurement. Item 3. The electronic balance according to item 2.
JP23997396A 1996-08-23 1996-08-23 Electronic balance for making one time of measurement into plural times in short time Pending JPH1065540A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23997396A JPH1065540A (en) 1996-08-23 1996-08-23 Electronic balance for making one time of measurement into plural times in short time

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23997396A JPH1065540A (en) 1996-08-23 1996-08-23 Electronic balance for making one time of measurement into plural times in short time

Publications (1)

Publication Number Publication Date
JPH1065540A true JPH1065540A (en) 1998-03-06

Family

ID=17052594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23997396A Pending JPH1065540A (en) 1996-08-23 1996-08-23 Electronic balance for making one time of measurement into plural times in short time

Country Status (1)

Country Link
JP (1) JPH1065540A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001136036A (en) * 1999-11-09 2001-05-18 Denso Corp Sampling device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001136036A (en) * 1999-11-09 2001-05-18 Denso Corp Sampling device

Similar Documents

Publication Publication Date Title
JPH11248806A (en) Apparatus and method for measuring charged state of battery by using coulometric analysis method
US4816745A (en) Method and arrangement for measuring the resistance ratio in a resistance half-bridge
US4008405A (en) Motion detection circuit for electronic weighing system
WO1998044321A1 (en) Time-based temperature sensor system and method therefor
EP0144834B1 (en) Load cell type weight-measuring device
US8373487B1 (en) True RMS power measurement
US6433713B1 (en) Calibration of analog-to-digital converters
JPS5821921A (en) Analog-to-digital converter
US5014058A (en) Method and arrangement for evaluating a measurable analog electrical quantity
EP1113249B1 (en) A pulse width modulated weighing platform
JP2776598B2 (en) Analog-to-digital converter
JPS6118828A (en) Method and device for operating electromagnetic type force compensating balance
US4625197A (en) Logarithmic analog to digital converter
JPH1065540A (en) Electronic balance for making one time of measurement into plural times in short time
US6717393B2 (en) System for difference calculation using a quad slope converter
JP5174433B2 (en) AD converter and scale
JP3765915B2 (en) Amplifier temperature zero point correction device
JP4422284B2 (en) A / D converter and semiconductor pressure sensor device
JPS62261968A (en) Measuring instrument for physical quantity
JPS6183967A (en) Apparatus for measuring minute current
JPH0514201A (en) A/d converter
JPS632489B2 (en)
JPH055514Y2 (en)
JPH0228804B2 (en)
JPH1183596A (en) Testing equipment of capacitance system sensor

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060328

A02 Decision of refusal

Effective date: 20060721

Free format text: JAPANESE INTERMEDIATE CODE: A02