JPH1056637A

JPH1056637A - マルチメディア・ビデオ・マトリックス・アドレス復号器

Info

Publication number: JPH1056637A
Application number: JP9112344A
Authority: JP
Inventors: Joseph Claude Caci; ジョセフ・クロード・カシ
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1996-05-13
Filing date: 1997-04-30
Publication date: 1998-02-24
Also published as: EP0808065A3; EP0808065A2; DE69723358D1; US5745700A; EP0808065B1; DE69723358T2

Abstract

(57)【要約】【課題】ビデオ電子会議に有用な復号器を提供する。【解決手段】ビデオ復号器が圧縮、重み付け及び符号
化されたマトリックス形式の入力ビデオ・データを受信
する。ビデオ・データが各画素のオリジナル差分ベクト
ルから生成され、圧縮画素データ・ワード記述子を含む
ビット・ストリームとして伝送される。ビデオ復号器は
ビット・ストリームをマトリックス形式に再構成し、個
々の画素値を計算する。復号器は画素データ・ワード記
述子のオリジナル・モジュロを復元し、マトリックス内
の各画素の関連アドレスを復元する機能を含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はマルチメディア・ビ
デオ復号器に関する。復号器は圧縮され、重み付けされ
たビデオ・データ・ワードを受信し、オリジナル・サイ
ズのビデオ・データ・ワードを出力するハードウェア及
びソフトウェアを意味する。ここで述べられる復号器は
特にビデオ電子会議に有用である。

【０００２】各ビデオ・データ、すなわち各画素を記述
するビデオ・データ・ワードは、それに割当てられるビ
デオ・メモリ・マップ内の固有のバイナリ・アドレスを
有する。このバイナリ・アドレスは送信地点においてデ
ータ・ワードに割当てられるオリジナル・アドレスと同
一である。発信元通信プロセッサは通信回線の制約、及
び受信側または復号通信プロセッサの要求に合致するよ
うにビデオをフォーマットし圧縮する。発信フレーム内
の画素のアドレスは伝送されない。フレームはＮＴＳＣ
またはＲＧＢ形式のような順次走査線として送信される
のではなく、データ縮小及び圧縮アルゴリズムを完全に
利用するようにマトリックスに分割される。

【０００３】符号器により"キー・プラン（key plan）"
が展開され、これは受信側においてフレームを再構成す
るために要求される、そのフレームに関する全ての情報
を含む。キー・プランは事前に立てられ、通信プロセッ
サの一部であり、これについては米国特許第５３９２２
２３号で述べられている。通信プロセッサはキー・プラ
ンを用いて復号器をロード及び初期化し、それによりフ
レームの要素マトリックスが受信データから復号され得
る。

【０００４】

【従来の技術】アナログ・カメラからのアナログ・ビデ
オ・データは、通常のコンピュータ画面上に表示される
ためにデジタル・データに変換されなければならない。
通信プロセッサはこの作業の多くを担う。ビデオ・デー
タをデジタル化するプロセスにおいて、通信プロセッサ
はまた、発信ビデオ・データを電気通信網を通じる伝送
に、あるいはＲＡＭまたは他の記憶媒体内に記憶するの
に好適なサイズ及び形式にフォーマットしなければなら
ない。

【０００５】ビデオ・データは画像のビット・マップに
対応する各画素に対して、ビデオ・ランダム・アクセス
・メモリの固有のアドレスに記憶される。メモリへの記
憶は、このアドレスが単一のデータを大きなアレイ内に
配置することを要求する。ビデオ・ランダム・アクセス
・メモリは１つ以上の表示画像を含み得る。コンピュー
タ画像はテレビのアナログ画像とは多大に異なって画面
上に描写される。アナログ描写では、直接ビデオ・デー
タがアナログ・ビデオ・データとして、ＣＲＴに供給さ
れる。それに対してコンピュータ描写では、ビデオを生
成するための間接方法を使用する。デジタル・ビデオ・
データがカラー・ルックアップ・テーブル内にカラー・
データを有するビデオＲＡＭから到来する。このテーブ
ルは、コンピュータのビデオ装置の制約内で可能な全て
のカラーを含む。

【０００６】発信元通信プロセッサから送信されるビデ
オは、Ｐ／Ｎ（正／負）シーケンスとして記述可能なバ
イナリ・データの順次ストリームである。このデータは
各画素のオリジナル差分ベクトルから生成される。通信
プロセッサは圧縮及び重み付けを別々に処理する。差分
ベクトルの形成は圧縮され重み付けされるビデオ・デー
タの構成における幾つかの中間ステップの１つである。
差分ベクトルは復号側において、対応するメモリ・マッ
プ内の同一画素にマップされる。データを復号するキー
は正確な暗号キー（モジュロ基底及び伝送順序）の高度
な知識、及びシーケンスの第１ビットの特定の知識であ
る。通信プロセッサは復号器にビデオ・データの第１ビ
ットの到来を知らせる。ビデオ・データは上記米国特許
第５３９２２２３号で述べられるようにチャネル・フレ
ーム形式にパックされる。通信プロセッサはビデオ・デ
ータを正／負形式に分解し、それを復号器に再構成のた
めに転送する。復号器は第１のビデオ・ビット及び幾つ
かの続くビットを刻時し、差分ベクトルを最初に生成さ
れた完全なモジュロ形式に再生する。復号器は０を埋め
込み、差分ベクトルを元のモジュロに再生する。

【０００７】

【発明が解決しようとする課題】次の例について考えて
みよう。オリジナル・ビデオがモジュロ１８の場合、１
ビデオ画素当たり１８ビット位置が存在する。送信側通
信プロセッサにおいて、プロセッサは６ビット差分処理
モジュロを選択し得る。モジュロはこの時６となり、６
ビットだけが送信される。しかしながら、６ビットが正
／負ストリーム内に配置され、１８ビット・モジュロに
再構成されなければならず、更にこれは最上位ビット
（ＭＳＢ）に対して最初に生成された時と同じ関係に再
構成されなければならない。復号器がこれを実行し、再
構成された差分ベクトルに正しいマトリックス・アドレ
ス、すなわち発信元通信プロセッサがフレームをキー・
プランに従いフォーマットしたときに、差分ベクトルに
与えられたマトリックス・アドレスをタグ付けする。

【０００８】ちなみに、ＲＡＭＤＡＣチップと呼ばれる
デジタル−アナログ変換器がデータをＣＲＴに適用可能
にフォーマットするために使用される。ＲＡＭＤＡＣは
レッド、ブルー及びグリーンのビデオを生成するが、ビ
デオＲＡＭ内のビデオ・データから直接生成するわけで
はない。ＲＡＭＤＡＣは超高速メモリに記憶されるカラ
ー・ルックアップ・テーブルと呼ばれる組み込み要素を
有する。通常、このメモリは５ｎｓ以下のアクセス時間
を有する。カラー・ルックアップ・テーブル・メモリは
小さく、例えば約２５６バイトである。ワードは大き
く、例えば１ワード当たり２０ビット乃至２４ビットで
あり、通常の構成では１ワード当たり２４ビットであ
る。ビデオ・データを含むビデオＲＡＭは大きく、例え
ば約１メガバイト乃至５メガバイトである。ビデオＲＡ
Ｍ及びカラー・ルックアップ・テーブルのこの構成は、
非常に多数の画素をサポートすることができるが、各画
素に対するカラーの範囲はカラー・ルックアップ・テー
ブル・メモリのサイズに制限される。ビデオＲＡＭ内の
データは、カラー・ルックアップ・テーブルをインデッ
クスし、ＲＡＭＤＡＣをカラー生成電圧のカラー・ルッ
クアップ・テーブル値に指し示すために使用される。ビ
デオＲＡＭは実際のカラーを指し示すポインタを含む。
ポインタはカラー・ルックアップ・テーブルのサイズに
合致する。カラー・ルックアップ・テーブルが２５６バ
イトの場合、ビデオＲＡＭポインタは、ルックアップ・
テーブル内の全てのカラーをアクセスするために、８ビ
ットを有するべきである。

【０００９】ポインタ・ワードは８ビットである必要は
なく、７または６ビットであってもよい。ポインタ・ワ
ードの目的はビデオＲＡＭ内の特定画素に対してカラー
・ルックアップ・テーブル内のカラーを指し示すことで
ある。

【００１０】

【課題を解決するための手段】本発明によれば、ビデオ
・アドレス・マトリックス復号器が開示される。この復
号器は、画素データ・ワード番号のオリジナル・モジュ
ロ、及びマトリックス内における画素の関連論理アドレ
スを復元する。アドレスは、より大きなマトリックスの
一部であるマトリックスの階数及び次数などの相対アド
レスまたは完全なフレーム・アドレスであってよい。復
号器はデータが受信されるとき、リアルタイムに復号す
ることができる。リアルタイムの復号により、復号器は
ビデオ画像の受信時にそれを組み立てる能力を提供す
る。

【００１１】

【発明の実施の形態】復号器により受信される圧縮され
重み付けされたビデオ・データは、符号器における差分
処理及び他のプロセスの成果である。差分処理は空間的
及び時間的性質の両方を有する。空間的性質としては、
ＲＡＭ内の単一画素アドレスがフレーム内の他の画素に
対するセットの一部と見なされ得る。ここでフレーム内
に幾つかのセットを有することが可能である。選択され
たセットだけが伝送される。時間的性質としては、ＲＡ
Ｍ内の画素位置の値がフレーム間で変化するという点か
ら画素位置が累算器として見なされ得る。時間的変化だ
けが伝送される。

【００１２】画素のＲＡＭ位置は時刻Ｔ₁において、フ
レームＡ内で固有の値を有する累算器と見なされ得る。
ビデオ圧縮が存在しない場合、時刻Ｔ₂において、フレ
ームＢ内の同一画素に対してそのＲＡＭ位置の内容が新
たな値に更新される。しかしながら、図１に示されるよ
うにビデオ圧縮が存在する場合には、フレームＡ内の画
素とフレームＢ内の同一画素との差、すなわち差分フレ
ームが記憶される。この差分フレームが累算器内で代用
され、追加の処理及び伝送のために使用可能になる。こ
うした処理には図１に示されるように、差分フレーム２
１からの偏差フレーム３１の減算が含まれる。同様に図
１に示されるように、差分フレーム２１から偏差フレー
ム３１を差し引いたものが伝送される。

【００１３】フレーム間ではほとんど変化が存在しない
ので、順次フレームのセット内のほとんどの差分値、す
なわちデルタが０に等しいか、または０に近づく。こう
した小さな差分値は０と見なされ、これは特にデルタが
幾つかのフレームに渡り統計的に計算される場合に当て
はまる。フレーム内には連続する非ゼロのデルタ値が存
在する幾つかの領域が存在する。これらの領域は０のデ
ルタ領域により分離される。これらの非ゼロ領域の各々
は、番号セットを構成する。

【００１４】フレーム・ビデオＲＡＭアドレスは、デル
タ値の処理の間維持される。差番号の最終伝送形式が完
了するとき、フレーム・ビデオＲＡＭ内のセットのアド
レスを示す正／負シーケンスが生成される。フレーム内
には数１０万画素が存在し得るため、これは長いシーケ
ンスである。０及び１のシーケンスはコードにより表現
され、送信される。受信側においてコードが解読され、
正／負シーケンスがクロックで復元される。このシーケ
ンスがクロックと共にビデオ・アドレス・マトリックス
復号器への入力となる。ビデオ・アドレス・マトリック
ス復号器の出力は関連するデータ・ワード記述子を有す
る順次アドレス・リストである。

【００１５】正／負シーケンスは、ＲＡＭの１６進デー
タの単純な変形である。ＲＡＭセルの内容は図２に示さ
れるように、セルが０または１のいずれにより表現され
るかを決定する。初期の正／負シーケンスは更にデータ
圧縮を受ける。圧縮コードが正／負シーケンスの代わり
に伝送される。受信側において、コードが方向性クロッ
クを伴う正／負シーケンスに復元される。圧縮コードは
正／負シーケンスの帯域幅の一部だけを使用し、正／負
シーケンス自身は１６進ＲＡＭアドレス及びビデオ・デ
ータのシーケンスの一部だけを使用する。

【００１６】次に示す、復号器の操作に使用される５つ
の入力関数が存在する。Ｈアドレス最大（下位ワード）Ｖアドレス最大（上位ワード）クロック（要求される方向性データ・クロック）初期化ビット（セット／リセット）データ・ワード記述子（ＤＷＤ）

【００１７】これらの関数は、同一の関数セットを構成
するより大きな変数セットを用いても実現され得る。

【００１８】符号化する側において、通信プロセッサは
全ての水平画素をＨアドレス最大セットにマップする。
ラインが走査されるとき、クロックが走査を個別の単
位、すなわち画素に分割するために使用される。これら
の単位がサンプリングされて、デジタル化され、ビデオ
・データまたは画素データになる。個別単位の数は実施
例により異なる。ワークステーションでは、１ライン当
たりの一般的な画素数は１０２４である。通信プロセッ
サは、伝送パイプラインが収容可能な水平単位の最大数
を選択する。その数がＨアドレス最大である。通信プロ
セッサは次に、全ての水平画素をＨアドレス最大セット
にマップする。

【００１９】Ｖアドレス最大は、伝送媒体が収容可能な
水平走査線の最大数を表す。通信プロセッサは、伝送パ
イプラインが収容可能な垂直走査の最大数を選択する。
その数がＶアドレス最大である。通信プロセッサはま
た、選択されたキー・プランに従いマトリックスを生成
し、各マトリックスは、Ｈアドレス最大及びＶアドレス
最大に対応する最大値を有する。

【００２０】クロックはデータの使用可能性及び有効性
を表し、プロセッサの操作のタイミングを取るために使
用される。

【００２１】正／負ビット・シーケンスは、伝送される
ビデオ・データ画素を表す。この変数は、Ｈアドレス最
大×Ｖアドレス最大の次数のマトリックスと見なすこと
ができる。

【００２２】初期化ビットは操作を開始または停止し、
レジスタを初期値にリセットするための信号である。こ
の信号はフレームの開始を知らせる。

【００２３】データ・ワード記述子（ＤＷＤ）は、各セ
ットに関連付けられる変数である。これは差分フレーム
内の画素から抽出される２進数を表す。ＤＷＤは抽出さ
れるビットの数、及び最上位ビット（ＭＳＢ）に対する
ビットの位置を含む。

【００２４】ＤＷＤは２つの変数に分解される。この実
施例では説明の都合上、ＤＷＤは１バイトすなわち８ビ
ットである。上位４ビットは、デルタ値すなわち差分を
表すために使用されるビット数を表す数値を含み、下位
４ビットは、デルタ画素がロードされる最上位ビット
（ＭＳＢ）からのオフセットを表す。

【００２５】復号器は、これらの変数を受信し保持する
レジスタを有する。ＤＷＤ、並びにＨアドレス最大及び
Ｖアドレス最大のレジスタが存在する。正／負ビット、
クロック・ビット及び初期化ビットのための受信器が存
在する。復号器の初期化は、操作前に実行される。

【００２６】安定状態操作では、リセット信号を受信
後、クロック遷移及び正／負ビット・シーケンスが開始
する。次のクロック遷移によりＨカウンタが増分を開始
する。Ｈアドレス・イネーブル信号が真の場合、Ｈカウ
ンタの内容がＨ下位ワード・バッファにプッシュされ
る。真でない場合にはＨカウントが増分され、他の動作
は実行されない。

【００２７】Ｈカウンタが増分されるとき、これは比較
器にプッシュされ、Ｈアドレス最大から減算される。結
果が０の時、Ｈカウンタは０にリセットされ、Ｖカウン
タが次の走査線に増分される。Ｖカウンタも同様に比較
器においてＶアドレス最大から減算される。結果が０の
時、Ｖカウンタは０にリセットされる。マトリックス内
の全ての画素がこのようにして、それらのアドレスをカ
ウントされる。

【００２８】このプロセスは１が有効クロックと共に正
／負シーケンス上で受信されるまで、継続する。そし
て、このことがＨアドレス・イネーブルを真にする。Ｈ
アドレス・イネーブルが真になると、ＨカウンタがＨ下
位ワード・バッファにプッシュされる。Ｖカウント上位
ワードがｘ１０内部クロックを用いて、２０ビット・レ
ジスタ内で１０ビット位置、左にシフトされる。Ｈ下位
ワード及びＶ上位ワードは合計されて１６進アドレスを
生成し、出力として使用可能になる。ＤＷＤもまた出力
として使用可能になる。

【００２９】１６進アドレス及びＤＷＤは一緒に、通信
プロセッサによる追加の処理のために、ストリーム式ビ
デオ・データを受信するために必要な変数を形成する。

【００３０】図３は、電気通信チャネルにおける可変帯
域幅伝送のビデオを、通信プロセッサが生成するために
使用するネスト化プロセスの関係を示す。上記米国特許
第５３９２２２３号のスライド式範囲圧縮（同特許の図
３参照）が、時間差分画素のモジュロまたは差分ベクト
ルを調整することにより実現される。これは２つの時間
ポイントにおける同一画素の差分を表すので差分ベクト
ルである。これは以前に伝送された画素値を最新のもの
にするように、増加または減少するために使用される。
復元及び特定の追加の処理の後、これは受信側のＣＲＴ
に供給されて、レッド、ブルーまたはグリーン回路を駆
動する電圧となる。この特定の画素は画素マトリックス
のメンバであり、メモリ・マップ内の特定のアドレスを
有する。通信プロセッサはキー・プランを選択し、ビデ
オ・フレームを表す幾つかのマトリックスを生成する。
マトリックス伝送の順序は、キー・プランの構成要素部
分である。本発明のシステムでは、マトリックスのメン
バが同一の属性を有する。これらの属性の１つは共通モ
ジュロである。

【００３１】図１は、キー・プランの一部として、ビデ
オ・フレームが幾つかのマトリックスに分解される様子
を示す例である。マトリックスは電気通信回線を通じ
て、通信プロセッサの多重プロトコルにカプセル化され
て伝送される。これらはビデオ・メモリ・マップの対応
するアドレス無しに且つ順次的にではなく伝送される。
すなわち、マトリックスは通信プロセッサにより、多重
プロトコルの一部として、帯域幅条件にもとづき、多重
プロトコル・タイム・スロットに対して選択される。こ
れはキー・プランの別の要素である。受信側通信プロセ
ッサはキー・プラン及びマトリックスの受信順序を獲得
する。キー・プランは一定値ではなく、帯域幅要求及び
帯域幅使用可能性に適応するように変化する。しかしな
がら、マトリックス内の差分ベクトル・アドレスが確立
されなければならず、ビデオ・マトリックス・アドレス
復号器がこの機能を達成する。

【００３２】図４は、画素が差分ベクトルを経て、正／
負シーケンスに至る展開を示す。図４において、モジュ
ロ２４の差分ベクトルの最右端のＸは、"don't care"値
にセットされるが、これらは容易にオール・ゼロになり
得る。重要な点は通信プロセッサが差分ベクトル内に示
される７つのビット位置を選択したことである。以前の
キー・プランは、これらの５つの"don't care"値を早期
に送信し、現状態が選択される７ビットを要求する。こ
れは通信プロセッサ内でダイナミック・レンジ分析を通
じて実行された。マトリックスに割当てられる全ての差
分ベクトルは、同一の属性を共用し、それらの１つは共
通モジュロである。ここで"差分無し"も有効な差分であ
る。従って、マトリックス内のビット数は、キー・プラ
ンにより事前に知れている。最上位ビットすなわちＭＳ
Ｂに対するオフセットも共通の属性であり、キー・プラ
ンにより事前に知れている。ＭＳＢに対するオフセット
は、２つの方法により知り得る。第１の方法は、図４の
左側、すなわちＭＳＢから開始し、差分ベクトルの最上
位ビット（図４の例ではビット１２）に至るまで位置を
カウントする。別の方法は、図４の右側すなわちＬＳＢ
から差分ベクトルの最下位ビット（図４の例ではビット
６）まで位置をカウントする。この例では、左側すなわ
ちＭＳＢ側に１２位置、及び右側すなわちＬＳＢ側に５
位置が存在する。どちらの方向を選択しようと結果は同
じであり、食い違いは生じない。マトリックス復号器
は、両方向から復元する属性を有する。どちらの方法に
よっても、差分ベクトルは復元のために適正に位置決め
される。キー・プランは操作の開始以前に伝送され、チ
ャネル・セットアップ情報の一部である。

【００３３】図５乃至図９は復号器の実施例を示す。こ
れは復号器が実現され得る幾つかの態様の１つである。
復号器は、完全にソフトウェアまたはハードウェアによ
り実現され得るが、スピードの点でハードウェアが好適
な選択である。

【００３４】復号器の操作は次のようである。復号器は
受信側通信プロセッサにより、受信されるマトリックス
の最大水平アドレス値（Ｈアドレス最大）及び最大垂直
アドレス値（Ｖアドレス最大）をロードされる。入来す
る正／負シーケンスを受信するためにクロックが供給さ
れる。クロック位相及び周波数は、発信元通信プロセッ
サに戻り着くまで追跡可能であるべきである。発信元通
信プロセッサはデータ・ワード記述子（ＤＷＤ）もロー
ドする。ＤＷＤは、正／負シーケンスからカウントされ
るべき差分ベクトル当たりのビット数、並びにＭＳＢと
差分ベクトルの最上位ビットとの関係をセットするため
に復号器により使用される。図３の例でより明確に説明
すると、モジュロ７の差分ベクトル及びクロックが復号
器に供給される。復号器はマトリックスを受信するよう
にセットアップされており、正／負シーケンスの第１ビ
ットを刻時する。

【００３５】同様に、正／負シーケンスの方向及び順序
も知れており、復号器への変数である。この例では、こ
れは最上位ビットから最下位ビットに至る。例えば最上
位ビットが最初に到来する。ターゲット・レジスタは既
に適切なモジュロにより準備されており、オール・ゼロ
をロードされる。ＤＷＤ要素は、ＭＳＢからレジスタ内
の要求ビット位置まで、すなわち到来正／負シーケンス
の最上位ビットに至るまでに、スキップすべきビット位
置の数を復号器に知らせる情報を含む。同様に、シーケ
ンス内の第２ビットが次の位置にロードされる。

【００３６】このプロセスは、７ビットがクロックに同
期して受信され、フル・モジュロ・レジスタ内の適正な
位置に配置されるまで継続する。レジスタはオール・ゼ
ロをロードされているので、７ビットの左右両側には０
が埋め込まれ、フル・モジュロ差分ベクトルを復元す
る。７番目のビットの到来はレジスタをセットアップ時
にロードされた最大水平及び垂直アドレスと一緒に、順
方向にプッシュする条件を満足する。従って、アドレス
は次の７ビット・シーケンスに備え、減分される。

【００３７】ここで同一の成果を達成するために、最小
アドレスが増分され得る点に注意されたい。マトリック
スの階数及び次数は、復号器により適切なアドレスを計
算するために使用される。階数及び次数の値はまた、復
号器に期待すべき変数の数を知らせる。マトリックス要
素（差分ベクトル）を行列順、列行順、または対角線方
向に伝送する必要はない。

【００３８】階数及び次数は、マトリックスの行数及び
列数である。減分することが好都合であるが、必要条件
ではない。マトリックス要素の数のカウントが満足され
るとき、マトリックスは完成し、復号器は次のマトリッ
クスの到来に備えプログラムされる準備が整う。復号器
は、何らかの理由により、電気通信チャネルが妨害を受
け、データがもはや有効でないとき、リセット条件を検
出する手段を有する。通信プロセッサは、キー・プラン
の全てのマトリックスの順序及び配列を有し、従って、
どのマトリックスが処理中かを知ることができる。マト
リックス内の各差分ベクトルのアドレスは、フレーム内
のその論理位置に変換される。図５乃至図９には示され
ないが、復号器はフレーム内の画素のアドレスを復元す
ることもできる。オリジナル・フレームに対する受信マ
トリックスのオフセットもまた、チャネル・セットアッ
プ時にキー・プランによりセット済みであるので、受信
側通信プロセッサ内でセットされ、復号器にロードされ
得る。従って、実際のフレーム・アドレスが計算され得
る。ゼロ水平行アドレス及びゼロ垂直列アドレスから開
始し、Ｈアドレス最大及びＶアドレス最大までカウント
する代わりに、第１フレーム画素からマトリックス内の
第１画素までのオフセットが、階数及び次数と共に変数
となり得る。

【００３９】アドレス・カウントは、全部の行及び列が
受信されてオリジナル・フレーム・アドレスを復元する
まで、減分ではなく増分される。このプロセスは、マト
リックス・アドレスから完全な論理フレーム・アドレス
を復元する際に、通信プロセッサによる１ステップを節
約する。

【００４０】復号器の設計における別の要件はデータを
シフトし、オリジナル形式を復元する機能である。ＭＳ
ＢまたはＬＳＢのいずれに対してシフトするかは、変数
の完全な値を復元するために使用され得る操作タイプに
対する制限とはならない。加算または乗算などの他の操
作も使用され得る。例えばマトリックス数学において、
マトリックスがスカラ変数と乗算される場合、マトリッ
クスの各要素はスカラと乗算される。

【００４１】ここでｘ及びｙが２×２の２次マトリック
スをスカラ変数Ａと乗算するものとしよう。スカラＡが
復号器内の変数にロードされ、ワードが受信されると、
それらがスカラＡにより乗算されて、それらのオリジナ
ル値に展開される。この機能は、オリジナル・データ・
セットから定数を因子として取り出すことによって、オ
リジナル・データのサイズを縮小する場合に有用であ
る。圧縮データは帯域幅を節約して伝送され、受信側の
復号器により復元され得る。

【００４２】復号器が機能すると期待される速度は合理
的であり、現行技術の範囲内に含まれる。ＩＳＤＮチャ
ネルをビデオ会議帯域幅における最低の通信基準と見な
す場合、毎秒１２８０００ビットがユーザ帯域幅として
使用可能である。ここで音声がフル圧縮形式において毎
秒６０００ビットを占有するものとし、チャネル・ソフ
トウェア・フレーム・プロトコル形式を管理するため
に、５％のオーバヘッド負荷（６４００ｂｐｓ）を想定
しよう。この時１１５６００ｂｐｓがビデオ帯域幅とし
て使用可能である。最高の差分ベクトル・モジュロ値は
７ビットであるが、フレームに渡る平均差分ベクトル・
モジュロはこの値の半分であることが、合理的に期待さ
れる。そうすれば、毎秒１１５６００ビットの帯域幅
は、毎秒約８０００００ビットと同じ効果を有する。容
易に達成可能な５０％の圧縮効率が実現される場合、１
１５６００ビデオ直列ストリームの帯域幅は毎秒１．２
メガビット以上、またはほぼＴ１レートである。

【００４３】最後に、本発明は特定の好適な実施例に関
して述べられてきたが、これは本発明の範囲を制限する
ものでないことを述べておく。

【００４４】まとめとして、本発明の構成に関して以下
の事項を開示する。

【００４５】（１）各画素のオリジナル差分ベクトルか
ら生成され、圧縮画素データ・ワード記述子を含むビッ
ト・ストリームとして伝送される、圧縮、重み付け、及
び符号化されたマトリックス形式の入力ビデオ・データ
を受信するビデオ復号器であって、前記ビット・ストリ
ームをマトリックス形式に再構成し、個々の画素値を計
算する手段を含み、前記手段が前記画素データ・ワード
記述子のオリジナル・モジュロを復元する手段と、前記
マトリックス内の各画素の関連アドレスを復元する手段
とを含む、ビデオ復号器。（２）前記関連アドレスを復元する手段が、画素の相対
アドレスを復元する手段を含み、前記相対アドレスが大
きなマトリックスの一部であるマトリックスの階数及び
次数である、前記（１）記載のビデオ復号器。（３）前記関連アドレスを復元する手段が、画素の完全
なフレーム・アドレスを復元する手段を含む、前記
（１）記載のビデオ復号器。（４）前記関連アドレスを復元する手段が、関連データ
・ワード記述子を有する順次アドレス・リストを復元す
る手段を含む、前記（１）記載のビデオ復号器。（５）データをシフト、加算または乗算し、データをそ
のオリジナル形式に復元する手段を含む、前記（１）記
載のビデオ復号器。（６）ビデオ符号器において画素のオリジナル差分ベク
トルからマトリックス形式で生成され、ビット・ストリ
ームとして伝送され、復号器において圧縮画素データ・
ワード記述子を含む圧縮、重み付け及び符号化されたマ
トリックス形式の入力ビデオ・データとして受信される
ビデオ・アドレスを復号する方法であって、前記ビット
・ストリームをマトリックス形式に再構成し、個々の画
素値を計算するステップを含み、前記ステップが前記画
素データ・ワード記述子のオリジナル・モジュロを復元
するステップと、前記マトリックス内の各画素の関連ア
ドレスを復元するステップとを含む、方法。（７）前記関連アドレスを復元するステップが、画素の
相対アドレスを復元するステップを含み、前記相対アド
レスが大きなマトリックスの一部であるマトリックスの
階数及び次数である、前記（６）記載の方法。（８）前記関連アドレスを復元するステップが、画素の
完全なフレーム・アドレスを復元するステップを含む、
前記（６）記載の方法。（９）前記関連アドレスを復元するステップが、関連デ
ータ・ワード記述子を有する順次アドレス・リストを復
元するステップを含む、前記（６）記載の方法。（１０）データをシフト、加算または乗算し、データを
そのオリジナル形式に復元するステップを含む、前記
（６）記載の方法。

【図面の簡単な説明】

【図１】番号付けられた画素（０、０）及び（１０２
４、１０２４）を有する２つのビデオ画像、フレームＡ
（１１）及びフレームＢ（１３）の時間的及び空間的関
係を示す図である。差分フレーム（２１）はフレームＡ
（１１）とフレームＢ（１３）との差、すなわち▽₁×
▽₂を示す。これは例えば0000XXXXXX0000000000として
計算され、XXXXXXとして送信される。値▽₁×▽₂を有す
る差分フレームは、偏差フレーム、シグマ（３１）に変
更される（それに加算またはそこから減算される）。こ
のフレームが次に画素マトリックス（４１）のフィール
ドに解体されて、伝送される。

【図２】ビデオ・マトリックス・アドレス、ビデオ・マ
トリックスの符号化、及び正／負シーケンスの伝送の例
を示す図である。。

【図３】ネスト化された時間差処理をネスト化サークル
として示す図である。最も内側の円（１０１）は差分画
素時間差分を表す。第１の同心円（１０３）は、データ
のモジュロを選択するための重み付けプロセスであり、
これはキー・プランを通じて実行される。第２の同心円
（１０５）は、帯域幅制御への入力としてのビデオ圧縮
を表し、ビデオ・データは正／負シーケンス形式であ
る。

【図４】画素から差分ベクトルを経て、正／負シーケン
スに至る変換シーケンスを示す図である。

【図５】本発明のマトリックス・アドレス復号器の論理
図である。入力はＨアドレス最大、Ｈ有効、Ｖアドレス
最大、Ｖ有効、正／負シーケンス、方向性クロック、デ
ータ・ワード記述子（ＤＷＤ）、ＤＷＤ有効、及びリセ
ットを含む。出力はビデオＲＡＭ２０ビット・アドレ
ス、及び２０ビット・デルタ画素が含む。

【図６】本発明のマトリックス・アドレス復号器の論理
図である。入力はＨアドレス最大、Ｈ有効、Ｖアドレス
最大、Ｖ有効、正／負シーケンス、方向性クロック、デ
ータ・ワード記述子（ＤＷＤ）、ＤＷＤ有効、及びリセ
ットを含む。出力はビデオＲＡＭ２０ビット・アドレ
ス、及び２０ビット・デルタ画素が含む。

【図７】本発明のマトリックス・アドレス復号器の論理
図である。入力はＨアドレス最大、Ｈ有効、Ｖアドレス
最大、Ｖ有効、正／負シーケンス、方向性クロック、デ
ータ・ワード記述子（ＤＷＤ）、ＤＷＤ有効、及びリセ
ットを含む。出力はビデオＲＡＭ２０ビット・アドレ
ス、及び２０ビット・デルタ画素が含む。

【図８】本発明のマトリックス・アドレス復号器の論理
図である。入力はＨアドレス最大、Ｈ有効、Ｖアドレス
最大、Ｖ有効、正／負シーケンス、方向性クロック、デ
ータ・ワード記述子（ＤＷＤ）、ＤＷＤ有効、及びリセ
ットを含む。出力はビデオＲＡＭ２０ビット・アドレ
ス、及び２０ビット・デルタ画素が含む。

【図９】本発明のマトリックス・アドレス復号器の論理
図である。入力はＨアドレス最大、Ｈ有効、Ｖアドレス
最大、Ｖ有効、正／負シーケンス、方向性クロック、デ
ータ・ワード記述子（ＤＷＤ）、ＤＷＤ有効、及びリセ
ットを含む。出力はビデオＲＡＭ２０ビット・アドレ
ス、及び２０ビット・デルタ画素が含む。

Claims

【特許請求の範囲】

【請求項１】各画素のオリジナル差分ベクトルから生成
され、圧縮画素データ・ワード記述子を含むビット・ス
トリームとして伝送される、圧縮、重み付け、及び符号
化されたマトリックス形式の入力ビデオ・データを受信
するビデオ復号器であって、前記ビット・ストリームをマトリックス形式に再構成
し、個々の画素値を計算する手段を含み、前記手段が前
記画素データ・ワード記述子のオリジナル・モジュロを
復元する手段と、前記マトリックス内の各画素の関連ア
ドレスを復元する手段とを含む、ビデオ復号器。
【請求項２】前記関連アドレスを復元する手段が、画素
の相対アドレスを復元する手段を含み、前記相対アドレ
スが大きなマトリックスの一部であるマトリックスの階
数及び次数である、請求項１記載のビデオ復号器。
【請求項３】前記関連アドレスを復元する手段が、画素
の完全なフレーム・アドレスを復元する手段を含む、請
求項１記載のビデオ復号器。
【請求項４】前記関連アドレスを復元する手段が、関連
データ・ワード記述子を有する順次アドレス・リストを
復元する手段を含む、請求項１記載のビデオ復号器。
【請求項５】データをシフト、加算または乗算し、デー
タをそのオリジナル形式に復元する手段を含む、請求項
１記載のビデオ復号器。
【請求項６】ビデオ符号器において画素のオリジナル差
分ベクトルからマトリックス形式で生成され、ビット・
ストリームとして伝送され、復号器において圧縮画素デ
ータ・ワード記述子を含む圧縮、重み付け及び符号化さ
れたマトリックス形式の入力ビデオ・データとして受信
されるビデオ・アドレスを復号する方法であって、前記ビット・ストリームをマトリックス形式に再構成
し、個々の画素値を計算するステップを含み、前記ステ
ップが前記画素データ・ワード記述子のオリジナル・モ
ジュロを復元するステップと、前記マトリックス内の各
画素の関連アドレスを復元するステップとを含む、方
法。
【請求項７】前記関連アドレスを復元するステップが、
画素の相対アドレスを復元するステップを含み、前記相
対アドレスが大きなマトリックスの一部であるマトリッ
クスの階数及び次数である、請求項６記載の方法。
【請求項８】前記関連アドレスを復元するステップが、
画素の完全なフレーム・アドレスを復元するステップを
含む、請求項６記載の方法。
【請求項９】前記関連アドレスを復元するステップが、
関連データ・ワード記述子を有する順次アドレス・リス
トを復元するステップを含む、請求項６記載の方法。
【請求項１０】データをシフト、加算または乗算し、デ
ータをそのオリジナル形式に復元するステップを含む、
請求項６記載の方法。