JPH1051321A - ビタビ畳込み復号器用の集積構造 - Google Patents
ビタビ畳込み復号器用の集積構造Info
- Publication number
- JPH1051321A JPH1051321A JP9060179A JP6017997A JPH1051321A JP H1051321 A JPH1051321 A JP H1051321A JP 9060179 A JP9060179 A JP 9060179A JP 6017997 A JP6017997 A JP 6017997A JP H1051321 A JPH1051321 A JP H1051321A
- Authority
- JP
- Japan
- Prior art keywords
- units
- pair
- acs
- unit
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】
【課題】 ３つのメタライゼーション層を有してＡＣＳ
網の最適な集積構造を提供する。 【解決手段】 ビタビ畳込み復号化のトレリスのＮ状態
に係合するＮ加算比較選択（ＡＣＳ）ユニットの網状の
集積構造であって、該ＡＣＳユニットは、間隔を有して
離れた２つの平行なカラムを形成するように並べられた
複数の対によって物理的に集められている。該２つのＡ
ＣＳユニットの各々は、モジュロＮの状態２ｎ及び２ｎ
＋１にそれぞれ係合した２つの該ユニットを含んでい
る。構造は少なくとも３つのメタライゼーション層を有
するテクノロジで実現されており、各対の２つのＡＣＳ
ユニットはカラムの高さに沿って並べられている。
網の最適な集積構造を提供する。 【解決手段】 ビタビ畳込み復号化のトレリスのＮ状態
に係合するＮ加算比較選択（ＡＣＳ）ユニットの網状の
集積構造であって、該ＡＣＳユニットは、間隔を有して
離れた２つの平行なカラムを形成するように並べられた
複数の対によって物理的に集められている。該２つのＡ
ＣＳユニットの各々は、モジュロＮの状態２ｎ及び２ｎ
＋１にそれぞれ係合した２つの該ユニットを含んでい
る。構造は少なくとも３つのメタライゼーション層を有
するテクノロジで実現されており、各対の２つのＡＣＳ
ユニットはカラムの高さに沿って並べられている。
Description
【０００１】
【発明の属する技術分野】本発明は、ビタビ畳込み復号
器用の集積回路構造、より詳細には、復号器の加算比較
選択ユニット用の集積構造に関する。
器用の集積回路構造、より詳細には、復号器の加算比較
選択ユニット用の集積構造に関する。
【０００２】
【従来の技術】畳込み符号化及び復号化は、デジタル信
号伝送においてエラー数を減らすために用いられる。ビ
タビ畳込み復号器において、１つの加算比較選択（ＡＣ
Ｓ）ユニットは、「トレリス」と称される各ノードに係
合される。トレリスの各ノードは、畳込み符号化におい
て用いられるシフトレジスタの起こりうる状態に対応す
る。
号伝送においてエラー数を減らすために用いられる。ビ
タビ畳込み復号器において、１つの加算比較選択（ＡＣ
Ｓ）ユニットは、「トレリス」と称される各ノードに係
合される。トレリスの各ノードは、畳込み符号化におい
て用いられるシフトレジスタの起こりうる状態に対応す
る。
【０００３】本発明は、ＡＣＳユニットの相互接続構造
のみに関するために、従来周知であるビタビ畳込み復号
器の動作を思い起こすことは必要ない。本発明の理解に
必要な要素だけが、以下に説明されている。
のみに関するために、従来周知であるビタビ畳込み復号
器の動作を思い起こすことは必要ない。本発明の理解に
必要な要素だけが、以下に説明されている。
【０００４】図１は、任意のＮ状態トレリスを構築する
ための一般的なトレリスを説明している。状態２ｎ及び
状態２ｎ＋１は、状態ｎ及び状態ｎ＋Ｎ／２の両方にリ
ンクされている。番号ｎは任意の正整数であり、番号２
ｎ及び２ｎ＋１はモジュロＮで規定されている。状態間
のリンクは、デコーダによって受理されたシンボルによ
って定められた遷移に対応する。この例において、各シ
ンボルは、２つの情報ビットを含む。状態ｎから状態２
ｎへ及び状態ｎ＋Ｎ／２から状態２ｎ＋１への遷移は、
シンボルａｂの受理に対応する。このとき２ｎの値に従
って、ａは１又は０に等しく、ｂは１又は０に等しい。
状態ｎから状態２ｎ＋１へ及び状態ｎ＋Ｎ／２から状態
２ｎへの遷移は、シンボル
ための一般的なトレリスを説明している。状態２ｎ及び
状態２ｎ＋１は、状態ｎ及び状態ｎ＋Ｎ／２の両方にリ
ンクされている。番号ｎは任意の正整数であり、番号２
ｎ及び２ｎ＋１はモジュロＮで規定されている。状態間
のリンクは、デコーダによって受理されたシンボルによ
って定められた遷移に対応する。この例において、各シ
ンボルは、２つの情報ビットを含む。状態ｎから状態２
ｎへ及び状態ｎ＋Ｎ／２から状態２ｎ＋１への遷移は、
シンボルａｂの受理に対応する。このとき２ｎの値に従
って、ａは１又は０に等しく、ｂは１又は０に等しい。
状態ｎから状態２ｎ＋１へ及び状態ｎ＋Ｎ／２から状態
２ｎへの遷移は、シンボル
【外１】 の受理に対応する。
【０００５】図２は、状態２ｎに係合するＡＣＳユニッ
トの必須の構成要素を表している。このユニットＡＣＳ
（２ｎ）は、レジスタ１０において係合されたパスメト
リックＰＭ（２ｎ）を更新し、判定Ｄ（２ｎ）を出力す
ることを意味する。各パスメトリックは、例えば７ビッ
ト数である。
トの必須の構成要素を表している。このユニットＡＣＳ
（２ｎ）は、レジスタ１０において係合されたパスメト
リックＰＭ（２ｎ）を更新し、判定Ｄ（２ｎ）を出力す
ることを意味する。各パスメトリックは、例えば７ビッ
ト数である。
【０００６】ユニットＡＣＳ（２ｎ）は、状態ｎに係合
するＡＣＳユニットのパスメトリックＰＭ（ｎ）と、本
例においてシンボルａｂに係合するブランチメトリック
ＢＭａｂとを受理する加算器１２を含む。第２の加算器
１３は、状態ｎ＋Ｎ／２に係合するＡＣＳユニットによ
って出力されたパスメトリックＰＭ（ｎ＋Ｎ／２）と、
本例において、シンボル
するＡＣＳユニットのパスメトリックＰＭ（ｎ）と、本
例においてシンボルａｂに係合するブランチメトリック
ＢＭａｂとを受理する加算器１２を含む。第２の加算器
１３は、状態ｎ＋Ｎ／２に係合するＡＣＳユニットによ
って出力されたパスメトリックＰＭ（ｎ＋Ｎ／２）と、
本例において、シンボル
【外２】 に係合するブランチメトリック
【外３】 とを受理する。
【０００７】ブランチメトリックＢＭｘは５ビット数で
あり、例えば対応するシンボルｘを受理する確率が増加
するにつれて小さくなる。同様に、与えられたＡＣＳユ
ニットについて、パスメトリックＰＭ（ｙ）の値が小さ
くなるほど、受理されたシンボルについて状態ｙからＡ
ＣＳユニットに係合する状態への遷移に対応するように
なる。
あり、例えば対応するシンボルｘを受理する確率が増加
するにつれて小さくなる。同様に、与えられたＡＣＳユ
ニットについて、パスメトリックＰＭ（ｙ）の値が小さ
くなるほど、受理されたシンボルについて状態ｙからＡ
ＣＳユニットに係合する状態への遷移に対応するように
なる。
【０００８】判定Ｄ（２ｎ）は、加算器１２及び１３の
出力を受理する比較器１５によって出力される。加算器
１２及び１３の出力の中から、最小の値の出力を選択す
るためのマルチプレクサ１７を制御する。従って、判定
Ｄ（２ｎ）は、状態ｎ及びｎ＋Ｎ／２の間で適当な先の
状態を示している。マルチプレクサ１７の出力は、以下
のシンボルの受理において用いられるパスメトリックＰ
Ｍ（２ｎ）としてレジスタ１０内に記憶される。
出力を受理する比較器１５によって出力される。加算器
１２及び１３の出力の中から、最小の値の出力を選択す
るためのマルチプレクサ１７を制御する。従って、判定
Ｄ（２ｎ）は、状態ｎ及びｎ＋Ｎ／２の間で適当な先の
状態を示している。マルチプレクサ１７の出力は、以下
のシンボルの受理において用いられるパスメトリックＰ
Ｍ（２ｎ）としてレジスタ１０内に記憶される。
【０００９】状態２ｎ＋１に係合するＡＣＳユニット
は、加算器１２がブランチパス
は、加算器１２がブランチパス
【外４】 を受理しかつ加算器１３がブランチパスＢＭａｂを受理
することを除いて、図２と同じである。
することを除いて、図２と同じである。
【００１０】現在用いられている畳込み復号器におい
て、トレリスは、例えば６４状態の比較的かなりの大き
さを有する。従って、ＡＣＳユニット間の相互接続が複
雑となり、広い表面領域を占有せずかつ動作速度に影響
を及ぼさないような集積回路上のＡＣＳユニットの位置
づけ及びルーティングに対して、特別の注意が必要とな
る。
て、トレリスは、例えば６４状態の比較的かなりの大き
さを有する。従って、ＡＣＳユニット間の相互接続が複
雑となり、広い表面領域を占有せずかつ動作速度に影響
を及ぼさないような集積回路上のＡＣＳユニットの位置
づけ及びルーティングに対して、特別の注意が必要とな
る。
【００１１】ＡＣＳユニットの位置づけ及びルーティン
グに対して最適な解決は、スパルソによって発見されて
おり、ＩＥＥＥジャーナルの固体回路Vol.26 No.2 199
1.2pp.90-97の「ビタビ復号器のＶＬＳＩ実現のための
面積有効トポロジ及びその他の混合交換型構造」に記述
されている。
グに対して最適な解決は、スパルソによって発見されて
おり、ＩＥＥＥジャーナルの固体回路Vol.26 No.2 199
1.2pp.90-97の「ビタビ復号器のＶＬＳＩ実現のための
面積有効トポロジ及びその他の混合交換型構造」に記述
されている。
【００１２】図３は、スパルソの配置及びルーティング
の一般的な原理を説明している。ＡＣＳユニットは、共
通ルーティングチャネル２０によって分離された２つの
カラムの対によって集められている。各対は、対応する
カラムの幅に沿って並べられた、状態２ｎ及び２ｎ＋１
（モジュロＮ、ｎは任意の数）に係合するユニットを含
んでいる。これら２つのＡＣＳユニットは、共通チャネ
ル２０から離れた側上で、先の近接対において、図のよ
うに配置された状態ｎ又はｎ＋Ｎ／２に係合するＡＣＳ
ユニットによって出力されたパスメトリックＰＭを受理
する。見つからないパスメトリックは、共通チャネル２
０を経由して状態２ｎ及び２ｎ＋１に係合したＡＣＳユ
ニットに到着する。それらは、ＡＣＳユニットの２つの
対の間のローカルルーティングチャネル２２を残存す
る。
の一般的な原理を説明している。ＡＣＳユニットは、共
通ルーティングチャネル２０によって分離された２つの
カラムの対によって集められている。各対は、対応する
カラムの幅に沿って並べられた、状態２ｎ及び２ｎ＋１
（モジュロＮ、ｎは任意の数）に係合するユニットを含
んでいる。これら２つのＡＣＳユニットは、共通チャネ
ル２０から離れた側上で、先の近接対において、図のよ
うに配置された状態ｎ又はｎ＋Ｎ／２に係合するＡＣＳ
ユニットによって出力されたパスメトリックＰＭを受理
する。見つからないパスメトリックは、共通チャネル２
０を経由して状態２ｎ及び２ｎ＋１に係合したＡＣＳユ
ニットに到着する。それらは、ＡＣＳユニットの２つの
対の間のローカルルーティングチャネル２２を残存す
る。
【００１３】
【発明が解決しようとする課題】図４は、６４状態トレ
リスの側において、スパルソ方式を用いることによって
得られたＡＣＳネットワーク構造を概略的に説明する。
ＡＣＳユニットは、係合する状態によって指示されたセ
ルにより説明されている。
リスの側において、スパルソ方式を用いることによって
得られたＡＣＳネットワーク構造を概略的に説明する。
ＡＣＳユニットは、係合する状態によって指示されたセ
ルにより説明されている。
【００１４】スパルソ方式は、２つのメタライゼーショ
ン層を有した集積テクノロジを用いて最適化される。し
かしながら、ごく最近のテクノロジは、３つのメタライ
ゼーションが存在する。スパルソ方式が３つのメタライ
ゼーション層を有するテクノロジに置き換えられた際
に、ＡＣＳネットワークの大きさを、２つのメタライゼ
ーション層を有するテクノロジにおいて実現された同じ
トレリスに関して実質的に小さくすることはできない。
ン層を有した集積テクノロジを用いて最適化される。し
かしながら、ごく最近のテクノロジは、３つのメタライ
ゼーションが存在する。スパルソ方式が３つのメタライ
ゼーション層を有するテクノロジに置き換えられた際
に、ＡＣＳネットワークの大きさを、２つのメタライゼ
ーション層を有するテクノロジにおいて実現された同じ
トレリスに関して実質的に小さくすることはできない。
【００１５】本発明の目的は、３つのメタライゼーショ
ン層を有するテクノロジにおけるＡＣＳネットワークの
最適な集積構造を提供することにある。
ン層を有するテクノロジにおけるＡＣＳネットワークの
最適な集積構造を提供することにある。
【００１６】
【課題を解決するための手段】この目的は、ビタビ畳込
み復号化のトレリスのＮ状態に係合するＮ加算比較選択
（ＡＣＳ）ユニットの網状の集積構造であって、該ＡＣ
Ｓユニットは、間隔を有して離れた２つの平行なカラム
を形成するように並べられた複数の対によって物理的に
集められており、該各対は、モジュロＮの状態２ｎ及び
２ｎ＋１にそれぞれ係合した２つの該ユニットを含んで
おり、該ユニットの各々は、２つのパスメトリックを受
理するために、近接対の状態ｎ及びｎ＋Ｎ／２の一方に
係合するユニットと、離隔対の状態ｎ及びｎ＋Ｎ／２の
他方に係合するユニットとに結合されており、２つのカ
ラムの間の間隔が該ユニットの離隔対の間の相互接続を
含む共通チャネルを構成している集積構造によって達成
されている。該構造は、少なくとも３つのメタライゼー
ション層を有するテクノロジで実現されており、各対の
２つのＡＣＳユニットは、カラムの高さに沿って並べら
れている。
み復号化のトレリスのＮ状態に係合するＮ加算比較選択
（ＡＣＳ）ユニットの網状の集積構造であって、該ＡＣ
Ｓユニットは、間隔を有して離れた２つの平行なカラム
を形成するように並べられた複数の対によって物理的に
集められており、該各対は、モジュロＮの状態２ｎ及び
２ｎ＋１にそれぞれ係合した２つの該ユニットを含んで
おり、該ユニットの各々は、２つのパスメトリックを受
理するために、近接対の状態ｎ及びｎ＋Ｎ／２の一方に
係合するユニットと、離隔対の状態ｎ及びｎ＋Ｎ／２の
他方に係合するユニットとに結合されており、２つのカ
ラムの間の間隔が該ユニットの離隔対の間の相互接続を
含む共通チャネルを構成している集積構造によって達成
されている。該構造は、少なくとも３つのメタライゼー
ション層を有するテクノロジで実現されており、各対の
２つのＡＣＳユニットは、カラムの高さに沿って並べら
れている。
【００１７】本発明の一実施形態によれば、ＡＣＳユニ
ットは同じトポロジを有しており、各対は、以下の４つ
の形態の１つに適合されたリンクメタライゼーショント
ポロジを有している。： （０）状態２ｎに係合するユニットは次の近接対と先の
近接対の状態ｎに係合する前記ユニットとに結合されて
いる。 （１）状態２ｎ＋１に係合するユニットは次の近接対と
先の近接対の状態ｎに係合する前記ユニットとに結合さ
れている。 （２）状態２ｎに係合するユニットは次の近接対と先の
近接対の状態ｎ＋Ｎ／２に係合する前記ユニットとに結
合されている。 （３）状態２ｎ＋１に係合するユニットは次の近接対と
先の近接対の状態ｎ＋Ｎ／２に係合する前記ユニットと
に結合されている。
ットは同じトポロジを有しており、各対は、以下の４つ
の形態の１つに適合されたリンクメタライゼーショント
ポロジを有している。： （０）状態２ｎに係合するユニットは次の近接対と先の
近接対の状態ｎに係合する前記ユニットとに結合されて
いる。 （１）状態２ｎ＋１に係合するユニットは次の近接対と
先の近接対の状態ｎに係合する前記ユニットとに結合さ
れている。 （２）状態２ｎに係合するユニットは次の近接対と先の
近接対の状態ｎ＋Ｎ／２に係合する前記ユニットとに結
合されている。 （３）状態２ｎ＋１に係合するユニットは次の近接対と
先の近接対の状態ｎ＋Ｎ／２に係合する前記ユニットと
に結合されている。
【００１８】本発明の他の実施形態によれば、一対の各
ＡＣＳユニットは、ブランチメトリック供給線の４つの
グループの外側のブランチメトリック供給線の２つのグ
ループに結合されており、該ブランチメトリック供給線
の４つのグループは各カラムに共通である。
ＡＣＳユニットは、ブランチメトリック供給線の４つの
グループの外側のブランチメトリック供給線の２つのグ
ループに結合されており、該ブランチメトリック供給線
の４つのグループは各カラムに共通である。
【００１９】本発明の他の実施形態によれば、各ＡＣＳ
ユニットは、次の近接対並びに状態ｎ及びｎ＋Ｎ／２に
係合するユニットにそれぞれの接続を確立するためのパ
ッドの第１から第３のグループと、ブランチメトリック
供給線の２つの対応するグループに接続を確立するため
のパッドの第４及び第５のグループとを含んでおり、全
てのパッドは、全てのユニットに共通のトポロジによっ
て配置されている。
ユニットは、次の近接対並びに状態ｎ及びｎ＋Ｎ／２に
係合するユニットにそれぞれの接続を確立するためのパ
ッドの第１から第３のグループと、ブランチメトリック
供給線の２つの対応するグループに接続を確立するため
のパッドの第４及び第５のグループとを含んでおり、全
てのパッドは、全てのユニットに共通のトポロジによっ
て配置されている。
【００２０】パッドの各グループのパッドは、対応する
カラムの幅に沿って分布されており、より重要なビット
に係合するパッドは共通チャネルから離れた側上にあ
り、２つの対応する対のユニットに共通の回路が集積化
されている。
カラムの幅に沿って分布されており、より重要なビット
に係合するパッドは共通チャネルから離れた側上にあ
り、２つの対応する対のユニットに共通の回路が集積化
されている。
【００２１】
【発明の実施の形態】本発明の限定されない実施形態に
おいて、好ましいこれらの目的、特徴及び態様を、添付
図面に関連した例として説明していく。
おいて、好ましいこれらの目的、特徴及び態様を、添付
図面に関連した例として説明していく。
【００２２】本発明は、３つのメタライゼーション層を
有するテクノロジにおいて、ビタビ畳込み復号器の加算
比較選択（ＡＣＳ）ユニットを最適に集積化することに
目的がある。このために、本発明は、スパルソ構造（図
３及び図４）に部分的に基づいている。該スパルソ構造
は、２つのメタライゼーション層を有する集積化テクノ
ロジに対する最適化である。しかしながら、３つのメタ
ライゼーション層を有するテクノロジにこの構造を単に
置き換えただけでは、占有表面を著しく減らすことはで
きない。特に、各カラムにおけるＡＣＳユニットの対を
分離するローカルルーティングチャネル２２を避けるこ
とはできない。
有するテクノロジにおいて、ビタビ畳込み復号器の加算
比較選択（ＡＣＳ）ユニットを最適に集積化することに
目的がある。このために、本発明は、スパルソ構造（図
３及び図４）に部分的に基づいている。該スパルソ構造
は、２つのメタライゼーション層を有する集積化テクノ
ロジに対する最適化である。しかしながら、３つのメタ
ライゼーション層を有するテクノロジにこの構造を単に
置き換えただけでは、占有表面を著しく減らすことはで
きない。特に、各カラムにおけるＡＣＳユニットの対を
分離するローカルルーティングチャネル２２を避けるこ
とはできない。
【００２３】本発明の一実施形態によれば、スパルソ方
式によって定められたＡＣＳユニットの対が用いられる
が、各対のＡＣＳユニットは、カラムの幅に沿って並べ
られる代わりに、カラムの高さに沿って並べられる。従
って、各ＡＣＳユニットは、対応するカラムの幅のすみ
ずみまで供給される。その結果、同じ対のＡＣＳユニッ
ト間の接続は、より短くかつ縦型となる。空間は、水平
接続に対して自由となり、共通チャネル２０のパスメト
リックＰＭがＡＣＳユニットの接続のために用いられ
る。実際には、ローカルルーティングチャネル２２を削
除できる。
式によって定められたＡＣＳユニットの対が用いられる
が、各対のＡＣＳユニットは、カラムの幅に沿って並べ
られる代わりに、カラムの高さに沿って並べられる。従
って、各ＡＣＳユニットは、対応するカラムの幅のすみ
ずみまで供給される。その結果、同じ対のＡＣＳユニッ
ト間の接続は、より短くかつ縦型となる。空間は、水平
接続に対して自由となり、共通チャネル２０のパスメト
リックＰＭがＡＣＳユニットの接続のために用いられ
る。実際には、ローカルルーティングチャネル２２を削
除できる。
【００２４】本発明によれば、ＡＣＳネットワークによ
って占有された表面は、スパルソ構造よりもおよそ３倍
小さくなる。表面の削減は、ビタビ畳込み復号器の限定
動作周波数を増加するという更なる効果を有する。
って占有された表面は、スパルソ構造よりもおよそ３倍
小さくなる。表面の削減は、ビタビ畳込み復号器の限定
動作周波数を増加するという更なる効果を有する。
【００２５】本発明の一実施形態によれば、１対の第１
のＡＣＳユニット、即ち次の近接対にパスメトリックＰ
Ｍを出力するユニットは、スパルソ構造において共通チ
ャネルから分離する側のユニットに対応する。集積構造
の設計を簡単にするために、ＡＣＳユニットは同じトポ
ロジを有する。設計を更に単純化することは、これらの
要素をルーティングするために少なくとも可能な関係を
有するカラム要素を並べるのが好ましい。
のＡＣＳユニット、即ち次の近接対にパスメトリックＰ
Ｍを出力するユニットは、スパルソ構造において共通チ
ャネルから分離する側のユニットに対応する。集積構造
の設計を簡単にするために、ＡＣＳユニットは同じトポ
ロジを有する。設計を更に単純化することは、これらの
要素をルーティングするために少なくとも可能な関係を
有するカラム要素を並べるのが好ましい。
【００２６】このために、本発明は、カラムを形成する
ためにユニットを並べることによって、実際に、カラム
に対して内側に全てのリンクを確立する、ＡＣＳユニッ
ト対の４つの形態を提供する。従って、一度、カラムが
得るべき対による形態を選択することによって形成され
ると、特に共通チャネルを通っていく遠隔対との間にお
いて、カラムの外側のリンクだけは、実際にルートを残
存するだけである。
ためにユニットを並べることによって、実際に、カラム
に対して内側に全てのリンクを確立する、ＡＣＳユニッ
ト対の４つの形態を提供する。従って、一度、カラムが
得るべき対による形態を選択することによって形成され
ると、特に共通チャネルを通っていく遠隔対との間にお
いて、カラムの外側のリンクだけは、実際にルートを残
存するだけである。
【００２７】図５は、これら４つの形態の各々を概略的
に説明している。トレリスの状態２ｎ又は２ｎ＋１に係
合する各ＡＣＳユニットは、パスメトリックＰＭを出力
するためのパッド５０と、状態ｎに係合するユニットか
らパスメトリックＰＭ（ｎ）を受理するためのパッド５
１と、状態ｎ＋Ｎ／２に係合するユニットからパスメト
リックＰＭ（ｎ＋Ｎ／２）を受理するためのパッド５２
と、４つの可能なブランチメトリックの間の２つの対応
するブランチメトリックＢＭをそれぞれ受理するための
２つのパッド５３及び５４とを含む。
に説明している。トレリスの状態２ｎ又は２ｎ＋１に係
合する各ＡＣＳユニットは、パスメトリックＰＭを出力
するためのパッド５０と、状態ｎに係合するユニットか
らパスメトリックＰＭ（ｎ）を受理するためのパッド５
１と、状態ｎ＋Ｎ／２に係合するユニットからパスメト
リックＰＭ（ｎ＋Ｎ／２）を受理するためのパッド５２
と、４つの可能なブランチメトリックの間の２つの対応
するブランチメトリックＢＭをそれぞれ受理するための
２つのパッド５３及び５４とを含む。
【００２８】４つの可能なブランチメトリックＢＭ０
０、ＢＭ０１、ＢＭ１０及びＢＭ１１は、カラムの高さ
を介して伸長する線によって、カラムのユニットの全て
に供給される。ブランチメトリック線へのパッド５３及
び５４の接続は、減少されたローカルルーティングチャ
ネルにおいて対応する線ＢＭを水平に連結する複数のユ
ニットの対の外側を流れる垂直の線によって達成され
る。これは、例えば、ユニットＡＣＳ（２ｎ）のパッド
５３及び５４はそれぞれのメトリックＢＭ００及びＢＭ
１１を受理し、ユニットＡＣＳ（２ｎ＋１）のパッド５
３及び５４はそれぞれのメトリックＢＭ１１及びＢＭ０
０を受理することを、形態０及び１で表している。
０、ＢＭ０１、ＢＭ１０及びＢＭ１１は、カラムの高さ
を介して伸長する線によって、カラムのユニットの全て
に供給される。ブランチメトリック線へのパッド５３及
び５４の接続は、減少されたローカルルーティングチャ
ネルにおいて対応する線ＢＭを水平に連結する複数のユ
ニットの対の外側を流れる垂直の線によって達成され
る。これは、例えば、ユニットＡＣＳ（２ｎ）のパッド
５３及び５４はそれぞれのメトリックＢＭ００及びＢＭ
１１を受理し、ユニットＡＣＳ（２ｎ＋１）のパッド５
３及び５４はそれぞれのメトリックＢＭ１１及びＢＭ０
０を受理することを、形態０及び１で表している。
【００２９】各パスメトリックＰＭ又はブランチメトリ
ックＢＭは、実際に、カラムの幅に沿って分布されるパ
ッドのグループに係合する数ビットの値である。
ックＢＭは、実際に、カラムの幅に沿って分布されるパ
ッドのグループに係合する数ビットの値である。
【００３０】ローカルルーティングチャネル内に確立す
べきリンクの特徴は、これらのローカルチャネルによる
占有表面が無視できるものである（スパルソのアーキテ
クチャのおよそ３０％に対して、およそ５％）。
べきリンクの特徴は、これらのローカルチャネルによる
占有表面が無視できるものである（スパルソのアーキテ
クチャのおよそ３０％に対して、およそ５％）。
【００３１】ＡＣＳユニットのトポロジは同じであり、
パッド５０から５４の内部割り当ては、変更すべきでな
い。４つの形態は、外側でパッド５４を通ってパッド５
０に接続するメタライゼーションによって互いに異なっ
ている。メタライゼーションは、１つの形態から他の形
態へ変更する接続のためにだけ表されている。もちろ
ん、ユニットは、他のパッド、例えば供給電圧を受け入
れるためのパッド、並びに制御及びクロック信号を含
む。図示していないが、他のパッドに対応するメタライ
ゼーションは、４つの形態の各々に対して同じであり、
対が並べられる際に、適当に内部接続をするように設計
されている。
パッド５０から５４の内部割り当ては、変更すべきでな
い。４つの形態は、外側でパッド５４を通ってパッド５
０に接続するメタライゼーションによって互いに異なっ
ている。メタライゼーションは、１つの形態から他の形
態へ変更する接続のためにだけ表されている。もちろ
ん、ユニットは、他のパッド、例えば供給電圧を受け入
れるためのパッド、並びに制御及びクロック信号を含
む。図示していないが、他のパッドに対応するメタライ
ゼーションは、４つの形態の各々に対して同じであり、
対が並べられる際に、適当に内部接続をするように設計
されている。
【００３２】形態０において、状態２ｎに係合するＡＣ
Ｓユニットは、次の近接対にパスメトリックＰＭ（２
ｎ）を出力する。対となる２つのユニットは、先の近接
対メトリックＰＭ（ｎ）を受理する。パスメトリックＰ
Ｍ（２ｎ＋１）は共通チャネルに出力され、パスメトリ
ックＰＭ（ｎ＋Ｎ／２）は共通チャネルから受理され
る。
Ｓユニットは、次の近接対にパスメトリックＰＭ（２
ｎ）を出力する。対となる２つのユニットは、先の近接
対メトリックＰＭ（ｎ）を受理する。パスメトリックＰ
Ｍ（２ｎ＋１）は共通チャネルに出力され、パスメトリ
ックＰＭ（ｎ＋Ｎ／２）は共通チャネルから受理され
る。
【００３３】形態１において、ＡＣＳユニットは、形態
０について入れ替えられている。即ち、状態２ｎ＋１に
係合するユニットは、次の近接対にパスメトリックＰＭ
（２ｎ＋１）を出力する。形態０との違いは、パッド５
４を介するパッド５０の外部の割り当てだけであり、こ
れは、ブランチメトリックＢＭ００及びＢＭ１１に接続
するために表されているように、ユニットの対が外側に
ルートされる方法で違いがある。
０について入れ替えられている。即ち、状態２ｎ＋１に
係合するユニットは、次の近接対にパスメトリックＰＭ
（２ｎ＋１）を出力する。形態０との違いは、パッド５
４を介するパッド５０の外部の割り当てだけであり、こ
れは、ブランチメトリックＢＭ００及びＢＭ１１に接続
するために表されているように、ユニットの対が外側に
ルートされる方法で違いがある。
【００３４】形態２において、状態２ｎに係合するユニ
ットは、次の近接対にあおのパスメトリックＰＭ（２
ｎ）を出力しており、２つのユニットは、先の近接対か
らパスメトリックＰＭ（ｎ＋Ｎ／２）を受理する。パス
メトリックＰＭ（２ｎ＋１）は共通チャネルに出力さ
れ、パスメトリックＰＭ（ｎ）は共通チャネルから受理
される。
ットは、次の近接対にあおのパスメトリックＰＭ（２
ｎ）を出力しており、２つのユニットは、先の近接対か
らパスメトリックＰＭ（ｎ＋Ｎ／２）を受理する。パス
メトリックＰＭ（２ｎ＋１）は共通チャネルに出力さ
れ、パスメトリックＰＭ（ｎ）は共通チャネルから受理
される。
【００３５】形態３において、ＡＣＳユニットは、形態
２について入れ替えられる。即ち状態２ｎ＋１に係合す
るユニットは、次の近接対にそのパスメトリックＰＭ
（２ｎ＋１）を出力する。形態２との違いだけは、パッ
ド５４を介するパット５０の外部割り当てだけである。
２について入れ替えられる。即ち状態２ｎ＋１に係合す
るユニットは、次の近接対にそのパスメトリックＰＭ
（２ｎ＋１）を出力する。形態２との違いだけは、パッ
ド５４を介するパット５０の外部割り当てだけである。
【００３６】形態０及び２の間並びに形態１及び３の間
のトポロジカルな違いは、近接対及び離隔対のパスメト
リックＰＭを受理するパッド５１及び５２の接続の入れ
替えだけである。
のトポロジカルな違いは、近接対及び離隔対のパスメト
リックＰＭを受理するパッド５１及び５２の接続の入れ
替えだけである。
【００３７】これら４つの形態において、接続交差が表
されている。もちろん、これらの接続は、２つのメタラ
イゼーション層上に実現される。
されている。もちろん、これらの接続は、２つのメタラ
イゼーション層上に実現される。
【００３８】一度、カラムが対を並べることによって形
成したならば、並置によって作られる接続が自動的にル
ートされる。特に共通チャネル２０の接続と、減らされ
たローカルチャネルを介するブランチメトリック線への
接続とである。
成したならば、並置によって作られる接続が自動的にル
ートされる。特に共通チャネル２０の接続と、減らされ
たローカルチャネルを介するブランチメトリック線への
接続とである。
【００３９】本発明の効果は、いくつかの回路を、各対
の２つのユニットによって抑制なしに共有することがで
きることにある。これは、特に、パスメトリックレジス
タ１０のオーバフローを制御する手段である標準化回路
の場合である。この共有される回路は、ＡＣＳユニット
のより著しいビット側上に、即ち回路の外側に配置さ
れ、少なくとも重要なビットは、中央チャネル２０の側
上に配置される。これは、２つの離隔ユニット間の接続
長を最短にし、これにより回路速度を増加する。
の２つのユニットによって抑制なしに共有することがで
きることにある。これは、特に、パスメトリックレジス
タ１０のオーバフローを制御する手段である標準化回路
の場合である。この共有される回路は、ＡＣＳユニット
のより著しいビット側上に、即ち回路の外側に配置さ
れ、少なくとも重要なビットは、中央チャネル２０の側
上に配置される。これは、２つの離隔ユニット間の接続
長を最短にし、これにより回路速度を増加する。
【００４０】対比して、スパルソ構造において、共有さ
れた標準化回路は、対となる２つのユニット間に配置さ
れるべきである。次いで、２つのユニットは、より重要
なビットが中央標準化回路の側上にあるべきであるため
に、相称的なトポロジを有する。この対称は、共通チャ
ネルの側上の少なくとも重要な線と、反対側上の少なく
とも重要な線との間の長さにおいてアンバランスを導
く。このアンバランスは、動作周波数の減少に導かれ
る。
れた標準化回路は、対となる２つのユニット間に配置さ
れるべきである。次いで、２つのユニットは、より重要
なビットが中央標準化回路の側上にあるべきであるため
に、相称的なトポロジを有する。この対称は、共通チャ
ネルの側上の少なくとも重要な線と、反対側上の少なく
とも重要な線との間の長さにおいてアンバランスを導
く。このアンバランスは、動作周波数の減少に導かれ
る。
【００４１】図６は、６４状態トレリスの例において、
ＡＣＳユニットの網状の発明による集積構造を概略的に
説明する。各対に対して用いられた形態の数は、次の箱
６０内に示され、該箱は、対の２つのユニット内に共有
される回路について表す。
ＡＣＳユニットの網状の発明による集積構造を概略的に
説明する。各対に対して用いられた形態の数は、次の箱
６０内に示され、該箱は、対の２つのユニット内に共有
される回路について表す。
【００４２】本発明の少なくとも１つの説明上の実施形
態についてこのように説明したが、種々の変更、修正及
び改良は、当業者によれば容易に行うことができる。こ
のように変更、修正及び改良は、本発明の技術思想及び
見地の範囲においてしようとするものである。従って、
前述したところは、例としてのみであり、制約しようと
するものではない。本発明は、請求の範囲及びその均等
物において限定するものにのみ制約される。
態についてこのように説明したが、種々の変更、修正及
び改良は、当業者によれば容易に行うことができる。こ
のように変更、修正及び改良は、本発明の技術思想及び
見地の範囲においてしようとするものである。従って、
前述したところは、例としてのみであり、制約しようと
するものではない。本発明は、請求の範囲及びその均等
物において限定するものにのみ制約される。
【図１】Ｎ状態トレリスを構築するための一般的なトレ
リスの構成図である。
リスの構成図である。
【図２】状態２ｎに係合したＡＣＳユニットの部品図で
ある。
ある。
【図３】スパルソのトポロジによるＡＣＳユニットの配
置及びパスの構成図である。
置及びパスの構成図である。
【図４】６４状態トレリスを例として、スパルソのトポ
ロジによって得られたＡＣＳ網の概略的な構造図であ
る。
ロジによって得られたＡＣＳ網の概略的な構造図であ
る。
【図５】本発明の一実施形態によるＡＣＳユニットのグ
ループの４つの物理的な形態の概略図である。
ループの４つの物理的な形態の概略図である。
【図６】６４状態トレリスを例として、本発明の一実施
形態によって得られたＡＣＳ網の概略的な構造図であ
る。
形態によって得られたＡＣＳ網の概略的な構造図であ
る。
１０ パスメトリックレジスタ １２、１３ 加算器 １５ 比較器 １７ マルチプレクサ ２０ 共通ルーティングチャネル ２２ ローカルルーティングチャネル ５０、５１、５２、５３、５４ パッド ６０ 回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フランソワ ルモン フランス国， 38720 サン イラール デュ トゥヴェ， レ ガンダン（番地な し)
Claims (5)
- 【請求項１】 ビタビ畳込み復号化のトレリスのＮ状態
に係合するＮ加算比較選択（ＡＣＳ）ユニットの網状の
集積構造であって、 前記ＡＣＳユニットは、間隔を有して離れた２つの平行
なカラムを形成するように並べられた複数の対によって
物理的に集められており、該各対は、モジュロＮの状態
２ｎ及び２ｎ＋１にそれぞれ係合した２つの該ユニット
を含んでおり（ｎは正整数である）、該ユニットの各々
は、２つのパスメトリック（ＰＭ）を受理するために、
近接対の状態ｎ及びｎ＋Ｎ／２の一方に係合するユニッ
トと、離隔対の状態ｎ及びｎ＋Ｎ／２の他方に係合する
ユニットとに結合されており、２つのカラムの間の間隔
が該ユニットの離隔対の間の相互接続を含む共通チャネ
ル（２０）を構成しており、 前記構造は、少なくとも３つのメタライゼーション層を
有するテクノロジで実現されており、 前記各対の２つのＡＣＳユニットは、カラムの高さに沿
って並べられることを特徴とする集積構造。 - 【請求項２】 前記ＡＣＳユニットは同じトポロジを有
しており、前記各対は、 （０）状態２ｎに係合するユニットは次の近接対と先の
近接対の状態ｎに係合する前記ユニットとに結合されて
おり、 （１）状態２ｎ＋１に係合するユニットは次の近接対と
先の近接対の状態ｎに係合する前記ユニットとに結合さ
れており、 （２）状態２ｎに係合するユニットは次の近接対と先の
近接対の状態ｎ＋Ｎ／２に係合する前記ユニットとに結
合されており、 （３）状態２ｎ＋１に係合するユニットは次の近接対と
先の近接対の状態ｎ＋Ｎ／２に係合する前記ユニットと
に結合されている４つの形態の１つに適合された接続メ
タライゼーショントポロジを有していることを特徴とす
る請求項１に記載の集積構造。 - 【請求項３】 前記一対の各ＡＣＳユニットは、ブラン
チメトリック（ＢＭ）供給線の４つのグループの外側２
つに接続されており、各カラムに共通であることを特徴
とする請求項１又は２に記載の集積構造。 - 【請求項４】 前記各ＡＣＳユニットは、次の近接対並
びに状態ｎ及びｎ＋Ｎ／２に係合するユニットにそれぞ
れの接続を確立するためのパッド（５０〜５２）の第１
から第３のグループと、線（ＢＭ）の２つの対応するグ
ループに接続を確立するためのパッド（５３、５４）の
第４及び第５のグループとを含んでおり、前記全てのパ
ッドは、前記全てのユニットに共通のトポロジによって
配置されていることを特徴とする請求項３に記載の集積
構造。 - 【請求項５】 前記パッドの各グループのパッドは、対
応するカラムの幅に沿って分布されており、より重要な
ビットに係合するパッドは共通チャネル（２０）から離
れた側上にあり、２つの対応する対のユニットに共通の
回路（６０）が集積化されていることを特徴とする請求
項４に記載の集積構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9602647 | 1996-02-28 | ||
| FR9602647A FR2745448B1 (fr) | 1996-02-28 | 1996-02-28 | Structure integree d'un decodeur convolutif de viterbi |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1051321A true JPH1051321A (ja) | 1998-02-20 |
Family
ID=9489788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9060179A Withdrawn JPH1051321A (ja) | 1996-02-28 | 1997-02-28 | ビタビ畳込み復号器用の集積構造 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5964897A (ja) |
| EP (1) | EP0793354B1 (ja) |
| JP (1) | JPH1051321A (ja) |
| DE (1) | DE69720834D1 (ja) |
| FR (1) | FR2745448B1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0851591B1 (en) * | 1996-12-24 | 2001-09-12 | Matsushita Electric Industrial Co., Ltd. | Data processor and data processing method |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4924492A (en) * | 1988-03-22 | 1990-05-08 | American Telephone And Telegraph Company | Method and apparatus for wideband transmission of digital signals between, for example, a telephone central office and customer premises |
| US5068859A (en) * | 1989-06-19 | 1991-11-26 | California Institute Of Technology | Large constraint length high speed viterbi decoder based on a modular hierarchial decomposition of the deBruijn graph |
| US5134690A (en) * | 1989-06-26 | 1992-07-28 | Samatham Maheswara R | Augumented multiprocessor networks |
| US5491705A (en) * | 1992-06-18 | 1996-02-13 | The United States Of America As Represented By The Secretary Of The Air Force | De bruijn graph based VLSI viterbi decoder |
| US5390198A (en) * | 1993-05-26 | 1995-02-14 | The Boeing Company | Soft decision viterbi decoder for M-ary convolutional codes |
-
1996
- 1996-02-28 FR FR9602647A patent/FR2745448B1/fr not_active Expired - Fee Related
-
1997
- 1997-02-18 US US08/801,479 patent/US5964897A/en not_active Expired - Lifetime
- 1997-02-25 DE DE69720834T patent/DE69720834D1/de not_active Expired - Lifetime
- 1997-02-25 EP EP97410024A patent/EP0793354B1/fr not_active Expired - Lifetime
- 1997-02-28 JP JP9060179A patent/JPH1051321A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0793354A3 (fr) | 1999-11-10 |
| EP0793354B1 (fr) | 2003-04-16 |
| FR2745448B1 (fr) | 1998-05-15 |
| FR2745448A1 (fr) | 1997-08-29 |
| US5964897A (en) | 1999-10-12 |
| EP0793354A2 (fr) | 1997-09-03 |
| DE69720834D1 (de) | 2003-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7801033B2 (en) | System of virtual data channels in an integrated circuit | |
| US7568064B2 (en) | Packet-oriented communication in reconfigurable circuit(s) | |
| US5935270A (en) | Method of reordering data | |
| US6901118B2 (en) | Enhanced viterbi decoder for wireless applications | |
| US6690750B1 (en) | Flexible Viterbi decoder for wireless applications | |
| GB2326570A (en) | Decoding trellis coded data | |
| GB2311447A (en) | Viterbi decoder | |
| WO2008147928A1 (en) | Vlsi layouts of fully connected generalized networks | |
| US20120042229A1 (en) | Multi-standard viterbi processor | |
| US6615388B1 (en) | Low power path memory for viterbi decoders | |
| JP3264855B2 (ja) | トーレス削除方法を用いるビタビ復号器における生存者メモリ | |
| JPH1051321A (ja) | ビタビ畳込み復号器用の集積構造 | |
| US20070038782A1 (en) | System of virtual data channels across clock boundaries in an integrated circuit | |
| US20040178821A1 (en) | High performance interconnect architecture for field programmable gate arrays | |
| JP3242059B2 (ja) | ビタビ復号器 | |
| Suzuki et al. | Low-power bit-serial Viterbi decoder for next generation wide-band CDMA systems | |
| US20040081250A1 (en) | Branch metric generator for Viterbi decoder | |
| EP1024604A2 (en) | Flexible viterbi decoder for wireless applications | |
| JP2575854B2 (ja) | ビタビ復号回路 | |
| JP4331371B2 (ja) | 無線応用のためのフレキシブルなビタビ・デコーダ | |
| JP3599095B2 (ja) | ネットワーク装置 | |
| Summerfield | Analysis of convolutional encoders and synthesis of rate-2/n Viterbi decoders | |
| US20040190642A1 (en) | Decoder for a trellis code | |
| Rajore et al. | Reconfigurable Viterbi decoder on mesh connected multiprocessor architecture | |
| JPH08237145A (ja) | ビタビ復号装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040511 |