JPH1051245A - バイポーラトランジスタのバイアス回路 - Google Patents
バイポーラトランジスタのバイアス回路Info
- Publication number
- JPH1051245A JPH1051245A JP8198844A JP19884496A JPH1051245A JP H1051245 A JPH1051245 A JP H1051245A JP 8198844 A JP8198844 A JP 8198844A JP 19884496 A JP19884496 A JP 19884496A JP H1051245 A JPH1051245 A JP H1051245A
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- resistor
- bias circuit
- power supply
- base electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 ＶB 一定とＩB 一定の長所を合わせもった動
作モードを実現できるバイポーラトランジスタのバイア
ス回路を提供する。 【解決手段】 定電圧電源１１と、該定電圧電源１１と
バイポーラトランジスタのベース電極１４との間に直列
に接続された抵抗１２とを備えた構成とし、この抵抗１
２の抵抗値を適当に選ぶことで、上記抵抗１２を流れる
ベース電流が変化することにより生じる，該抵抗１２に
よる電圧降下の変化によってバイアス点が移動し、ひい
ては、トランジスタの動作級が変化することにより、所
望のＰoutで高い効率を実現するものとした。
作モードを実現できるバイポーラトランジスタのバイア
ス回路を提供する。 【解決手段】 定電圧電源１１と、該定電圧電源１１と
バイポーラトランジスタのベース電極１４との間に直列
に接続された抵抗１２とを備えた構成とし、この抵抗１
２の抵抗値を適当に選ぶことで、上記抵抗１２を流れる
ベース電流が変化することにより生じる，該抵抗１２に
よる電圧降下の変化によってバイアス点が移動し、ひい
ては、トランジスタの動作級が変化することにより、所
望のＰoutで高い効率を実現するものとした。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、バイポーラトラ
ンジスタのバイアス回路（ベース側）に関するものであ
る。
ンジスタのバイアス回路（ベース側）に関するものであ
る。
【０００２】
【従来の技術】図１４は現在使用されている携帯電話機
の一例の回路構成を示すブロック図であり、図におい
て、１０１はアンテナ、１０２は送受切換器（ＤＵ
Ｐ）、１０３は受信した信号を増幅する低雑音増幅器
（ＬＮＡ：Low Noise Amplifier ）、１０４はＬＮＡ１
０３で増幅された信号を復調する受信復調部である。１
０５は周波数シンセサイザ部、１０６は受信復調部１０
４が出力するアナログ信号をディジタル信号に変換する
アナログ／ディジタル変換器（ＡＤＣ：Analog-to-Digi
tal Converter ）、１０７は温度補償水晶発振器（ＴＣ
ＸＯ：Temperature Compensated Crystal Oscillator）
である。１０８は信号処理部、１０９はディジタル信号
処理部（ＤＳＰ：Digital Signal Processor）、１１０
はマイクロフォン１１１から入力されるアナログ信号を
ディジタル信号に変換してＤＳＰ１０９に対して出力す
るアナログ／ディジタル変換器、１１２はＤＳＰ１０９
から出力されるディジタル信号をアナログ信号に変換し
てスピーカ１１３に対して出力するディジタル／アナロ
グ変換器（ＤＡＣ：Digital-to-Analog Converter ）、
１１４は制御部、１１５は液晶表示素子等で構成される
表示部、１１６はテンキー等の入力ボタンを備えた操作
部、１１７はメモリ部である。１１８は信号処理部が出
力するディジタル信号をアナログ信号に変換するディジ
タル／アナログ変換器、１１９はディジタル／アナログ
変換器１１８が出力する信号を直交変調する直交変調
部、１２０は直交変調部１１９が出力する信号を増幅す
る増幅部である。
の一例の回路構成を示すブロック図であり、図におい
て、１０１はアンテナ、１０２は送受切換器（ＤＵ
Ｐ）、１０３は受信した信号を増幅する低雑音増幅器
（ＬＮＡ：Low Noise Amplifier ）、１０４はＬＮＡ１
０３で増幅された信号を復調する受信復調部である。１
０５は周波数シンセサイザ部、１０６は受信復調部１０
４が出力するアナログ信号をディジタル信号に変換する
アナログ／ディジタル変換器（ＡＤＣ：Analog-to-Digi
tal Converter ）、１０７は温度補償水晶発振器（ＴＣ
ＸＯ：Temperature Compensated Crystal Oscillator）
である。１０８は信号処理部、１０９はディジタル信号
処理部（ＤＳＰ：Digital Signal Processor）、１１０
はマイクロフォン１１１から入力されるアナログ信号を
ディジタル信号に変換してＤＳＰ１０９に対して出力す
るアナログ／ディジタル変換器、１１２はＤＳＰ１０９
から出力されるディジタル信号をアナログ信号に変換し
てスピーカ１１３に対して出力するディジタル／アナロ
グ変換器（ＤＡＣ：Digital-to-Analog Converter ）、
１１４は制御部、１１５は液晶表示素子等で構成される
表示部、１１６はテンキー等の入力ボタンを備えた操作
部、１１７はメモリ部である。１１８は信号処理部が出
力するディジタル信号をアナログ信号に変換するディジ
タル／アナログ変換器、１１９はディジタル／アナログ
変換器１１８が出力する信号を直交変調する直交変調
部、１２０は直交変調部１１９が出力する信号を増幅す
る増幅部である。
【０００３】このような携帯電話機の送信部の増幅部１
２０では、直交変調部が出力するマイクロ波信号を高効
率に増幅するために、増幅素子としてバイポーラトラン
ジスタが一般に用いられる。また、上述した携帯電話機
の送信部の増幅部（ハイパワーアンプ）の他にも、基地
局からの送信に用いるハイパワーアンプや通信衛星に搭
載されるハイパワーアンプの増幅素子としてもバイポー
ラトランジスタが用いられる。
２０では、直交変調部が出力するマイクロ波信号を高効
率に増幅するために、増幅素子としてバイポーラトラン
ジスタが一般に用いられる。また、上述した携帯電話機
の送信部の増幅部（ハイパワーアンプ）の他にも、基地
局からの送信に用いるハイパワーアンプや通信衛星に搭
載されるハイパワーアンプの増幅素子としてもバイポー
ラトランジスタが用いられる。
【０００４】従来、バイポーラトランジスタの動作モー
ドは、ベース電圧（ＶB ）一定、ベース電流（ＩB ）一
定の２種類しか存在しない。しかし、ＶB 一定，ＩB 一
定には各々長所短所がある。
ドは、ベース電圧（ＶB ）一定、ベース電流（ＩB ）一
定の２種類しか存在しない。しかし、ＶB 一定，ＩB 一
定には各々長所短所がある。
【０００５】図１５にエミッタサイズ２×２０μｍ2 ×
１本のＨＢＴ（ヘテロバイポーラトランジスタ）の入出
力特性の測定結果を示す。バイアス条件は、ＶCE＝８
Ｖ，ＩB ＝１．７５ｍＡ、つまりＶCE，及びＩB を一定
としている。測定周波数は１８ＧＨｚである。ここで、
一定とは、ＶCE，ＩB の時間平均が一定であることを意
味する。
１本のＨＢＴ（ヘテロバイポーラトランジスタ）の入出
力特性の測定結果を示す。バイアス条件は、ＶCE＝８
Ｖ，ＩB ＝１．７５ｍＡ、つまりＶCE，及びＩB を一定
としている。測定周波数は１８ＧＨｚである。ここで、
一定とは、ＶCE，ＩB の時間平均が一定であることを意
味する。
【０００６】図１５からわかるように、Ｐinが１１ｄＢ
ｍ以上ではベース電圧（ＶBE）が低下している。ここで
示したＶBEはＶBEの時間平均である。
ｍ以上ではベース電圧（ＶBE）が低下している。ここで
示したＶBEはＶBEの時間平均である。
【０００７】図１５において、最も効率が高いＰin＝１
４ｄＢｍのときには、ＶBEはすでに１．０６２Ｖまで低
下している。ＨＢＴのオン電圧は１．３０Ｖ程度である
ことから、ＶBEの時間変化は図１６(a) に示すようにな
る。オン電圧以下ではコレクタ電流（ＩCE）は流れない
ので、ＩCEの時間変化は図１６(b) に示すようになる。
つまり、ＩCEはＶBEがオン電圧（約１．３０Ｖ）を越え
たときだけパルス的に流れる。従って、トランジスタの
Ｃ級動作が実現でき、高効率動作が可能となる。ここ
で、Ｐin＝−４ｄＢｍのときには、ＶBE＝１．３１８，
ＩCE＝１１．６５ｍＡであることから、入力振幅が小さ
いときは、トランジスタはＡ級で動作している。そし
て、入力振幅が増加するにつれて、Ｂ級（Ｐin＝１２ｄ
Ｂｍのとき）→Ｃ級（Ｐin≧１３ｄＢｍ）へと動作級が
自動的に変化する。
４ｄＢｍのときには、ＶBEはすでに１．０６２Ｖまで低
下している。ＨＢＴのオン電圧は１．３０Ｖ程度である
ことから、ＶBEの時間変化は図１６(a) に示すようにな
る。オン電圧以下ではコレクタ電流（ＩCE）は流れない
ので、ＩCEの時間変化は図１６(b) に示すようになる。
つまり、ＩCEはＶBEがオン電圧（約１．３０Ｖ）を越え
たときだけパルス的に流れる。従って、トランジスタの
Ｃ級動作が実現でき、高効率動作が可能となる。ここ
で、Ｐin＝−４ｄＢｍのときには、ＶBE＝１．３１８，
ＩCE＝１１．６５ｍＡであることから、入力振幅が小さ
いときは、トランジスタはＡ級で動作している。そし
て、入力振幅が増加するにつれて、Ｂ級（Ｐin＝１２ｄ
Ｂｍのとき）→Ｃ級（Ｐin≧１３ｄＢｍ）へと動作級が
自動的に変化する。
【０００８】次に、初期設定でＡ級であるものが、なぜ
Ｂ級→Ｃ級へとバイアス点が移動するかについて説明す
る。上記の例では、測定条件がＶCE＝８Ｖ一定，ＩB ＝
１．７５ｍＡ一定である。ここで一定とは、上述のよう
にＶCE，ＩB の時間平均が一定であることを意味する。
しかし、入力振幅によってＶCEが変化することは考えら
れないので、バイアス点はＶCE＝８Ｖの線上から外れる
ことはできない。また、ＩB が一定とは、
Ｂ級→Ｃ級へとバイアス点が移動するかについて説明す
る。上記の例では、測定条件がＶCE＝８Ｖ一定，ＩB ＝
１．７５ｍＡ一定である。ここで一定とは、上述のよう
にＶCE，ＩB の時間平均が一定であることを意味する。
しかし、入力振幅によってＶCEが変化することは考えら
れないので、バイアス点はＶCE＝８Ｖの線上から外れる
ことはできない。また、ＩB が一定とは、
【０００９】
【数１】
【００１０】という意味である。
【００１１】入力振幅が増加してもバイアス点Ｑが動か
ないと仮定した場合の負荷曲線を図１７に示す。ここ
で、入力振幅が小さい場合（Ｐin1 ）と、入力振幅が大
きく、出力電流振幅が高ＶCE側ですでにｘ軸（ＩCE＝０
ｍＡ）で制限され、ｘ軸上を動いている場合（Ｐin2 ）
について検討する。Ｐin1 の場合のＩB ，ＩCEの時間変
化を図１８に、Ｐin2 の場合のＩB ，ＩCEの時間変化を
図１９に示す。
ないと仮定した場合の負荷曲線を図１７に示す。ここ
で、入力振幅が小さい場合（Ｐin1 ）と、入力振幅が大
きく、出力電流振幅が高ＶCE側ですでにｘ軸（ＩCE＝０
ｍＡ）で制限され、ｘ軸上を動いている場合（Ｐin2 ）
について検討する。Ｐin1 の場合のＩB ，ＩCEの時間変
化を図１８に、Ｐin2 の場合のＩB ，ＩCEの時間変化を
図１９に示す。
【００１２】バイアス点Ｑが動かないということは、Ｉ
B の振幅の中心がＩB ＝１．７５ｍＡにあるということ
である。上記(1) 式を満たすためには、図１８(a) にお
いて斜線を付けた領域ＡとＢがＡ＝Ｂでなければなら
ず、図１９(a) において斜線を付けた領域Ａ’とＢ’が
Ａ’＝Ｂ’でなければならない。図１８(a) ではＩB は
０とはならないのでＡ＝Ｂが成立する。しかし、入力振
幅が大きい図１９(a) では、ＩB は負の値をとることは
できないため、Ａ’＜Ｂ’となってしまい、(1)式を満
たすことができない。従って、(1) 式を満たしたまま、
入力振幅を増加させるためには、バイアス点ＱがＶCE＝
８Ｖの線上を下方に移動するということになる。バイア
ス点Ｑが下方に移動する場合の負荷曲線を図２０に示
す。図２０に示すように、入力振幅がＰin1 →Ｐin2 →
Ｐin3 と大きくなるに従って、(1) 式を満たすようにバ
イアス点がＱ1 →Ｑ2 →Ｑ3 と下方に移動する。各入力
レベルにおけるＩB ，ＩCEの時間変化を図２１に示す。
(1) 式が成り立つためには、図中の斜線の面積が常に一
定（ＩB （＝１．７５ｍＡ）×Δｔ）であることが必要
である。。従って、振幅の増加による面積増分をキャン
セルするために、振幅の中心値は低下する。つまり、バ
イアス点Ｑが下方に移動することとなるものである。図
１６に示したように、効率が最大値をとる条件では、Ｖ
BE＝１．０６Ｖでオン電圧以下であることから、Ｐin3
の状態にあると考えられ、トランジスタのＣ級動作が実
現されており、高効率動作が可能となるものである。こ
れは、バイポーラトランジスタをＡＢ級の動作級で動作
させた場合の理論効率がたかだか７０％程度であるのに
対し、Ｃ級の動作級で動作させた場合の理論効率は１０
０％であることによるものである。
B の振幅の中心がＩB ＝１．７５ｍＡにあるということ
である。上記(1) 式を満たすためには、図１８(a) にお
いて斜線を付けた領域ＡとＢがＡ＝Ｂでなければなら
ず、図１９(a) において斜線を付けた領域Ａ’とＢ’が
Ａ’＝Ｂ’でなければならない。図１８(a) ではＩB は
０とはならないのでＡ＝Ｂが成立する。しかし、入力振
幅が大きい図１９(a) では、ＩB は負の値をとることは
できないため、Ａ’＜Ｂ’となってしまい、(1)式を満
たすことができない。従って、(1) 式を満たしたまま、
入力振幅を増加させるためには、バイアス点ＱがＶCE＝
８Ｖの線上を下方に移動するということになる。バイア
ス点Ｑが下方に移動する場合の負荷曲線を図２０に示
す。図２０に示すように、入力振幅がＰin1 →Ｐin2 →
Ｐin3 と大きくなるに従って、(1) 式を満たすようにバ
イアス点がＱ1 →Ｑ2 →Ｑ3 と下方に移動する。各入力
レベルにおけるＩB ，ＩCEの時間変化を図２１に示す。
(1) 式が成り立つためには、図中の斜線の面積が常に一
定（ＩB （＝１．７５ｍＡ）×Δｔ）であることが必要
である。。従って、振幅の増加による面積増分をキャン
セルするために、振幅の中心値は低下する。つまり、バ
イアス点Ｑが下方に移動することとなるものである。図
１６に示したように、効率が最大値をとる条件では、Ｖ
BE＝１．０６Ｖでオン電圧以下であることから、Ｐin3
の状態にあると考えられ、トランジスタのＣ級動作が実
現されており、高効率動作が可能となるものである。こ
れは、バイポーラトランジスタをＡＢ級の動作級で動作
させた場合の理論効率がたかだか７０％程度であるのに
対し、Ｃ級の動作級で動作させた場合の理論効率は１０
０％であることによるものである。
【００１３】このように、バイポーラトランジスタをＩ
B 一定のバイアス回路で動作させた場合、ＶB が低下す
るため、バイアス点つまり動作級の変化（例えばＡＢ級
→Ｂ級→Ｃ級）が可能となり、利得の線型性を保ったま
ま高い効率を実現することができる。
B 一定のバイアス回路で動作させた場合、ＶB が低下す
るため、バイアス点つまり動作級の変化（例えばＡＢ級
→Ｂ級→Ｃ級）が可能となり、利得の線型性を保ったま
ま高い効率を実現することができる。
【００１４】しかし、上述のように、Ｐinの増加と共に
ＶB が低下するということは、同時に、Ｐout が伸びな
いという短所を生じさせるものである。たとえば、携帯
電話機の増幅部のバイポーラトランジスタをこのような
ＩB 一定のバイアス回路で駆動する場合には、基地局か
ら遠く離れた場所で電話機を使用する際に必要とされる
出力が十分に得られないという問題がある。ＩB 一定の
動作モードでＰout を向上（ＩC を増加）させるために
は、ＩB を増加させる必要があるが、ＩB を増加させる
ということは、入力信号（Ｐin）のない状態での初期バ
イアス電流（Ｉidle）を増加させることであるので、Ｐ
inが低い領域での効率が低下するという問題があり、ま
た、Ｉidleが高いと、消費電力が増加し、接合温度が上
昇してしまうという問題もある。
ＶB が低下するということは、同時に、Ｐout が伸びな
いという短所を生じさせるものである。たとえば、携帯
電話機の増幅部のバイポーラトランジスタをこのような
ＩB 一定のバイアス回路で駆動する場合には、基地局か
ら遠く離れた場所で電話機を使用する際に必要とされる
出力が十分に得られないという問題がある。ＩB 一定の
動作モードでＰout を向上（ＩC を増加）させるために
は、ＩB を増加させる必要があるが、ＩB を増加させる
ということは、入力信号（Ｐin）のない状態での初期バ
イアス電流（Ｉidle）を増加させることであるので、Ｐ
inが低い領域での効率が低下するという問題があり、ま
た、Ｉidleが高いと、消費電力が増加し、接合温度が上
昇してしまうという問題もある。
【００１５】一方、ＶB 一定では、ＲＦ入力（Ｐin）の
増加と共にＩB ，ＩC （コレクタ電流）が増加するた
め、ＲＦ出力（Ｐout ）が伸び、初期バイアス電流（Ｉ
idle）を下げても一定以上のＰout が確保できる。しか
し、ＶB が不変であるためバイアス点つまり動作級が固
定され、利得の線型性を保ったまま、高い効率を実現す
ることはできない。
増加と共にＩB ，ＩC （コレクタ電流）が増加するた
め、ＲＦ出力（Ｐout ）が伸び、初期バイアス電流（Ｉ
idle）を下げても一定以上のＰout が確保できる。しか
し、ＶB が不変であるためバイアス点つまり動作級が固
定され、利得の線型性を保ったまま、高い効率を実現す
ることはできない。
【００１６】
【発明が解決しようとする課題】従来のバイポーラトラ
ンジスタのバイアス回路は、上述のように、バイポーラ
トランジスタをベース電圧一定で動作させる、あるいは
ベース電流一定で動作させるものであり、ベース電圧一
定で動作させるバイアス回路では、利得の線型性を保っ
たまま、高い効率を実現することはできないという問題
があり、また、ベース電流一定で動作させるバイアス回
路では、入力振幅が大きくなったときに出力が十分に得
られないという問題があった。
ンジスタのバイアス回路は、上述のように、バイポーラ
トランジスタをベース電圧一定で動作させる、あるいは
ベース電流一定で動作させるものであり、ベース電圧一
定で動作させるバイアス回路では、利得の線型性を保っ
たまま、高い効率を実現することはできないという問題
があり、また、ベース電流一定で動作させるバイアス回
路では、入力振幅が大きくなったときに出力が十分に得
られないという問題があった。
【００１７】この発明は、上記の問題を解消するために
なされたもので、ＶB 一定とＩB 一定の長所を合わせも
った動作モードを実現するためのバイアス回路を提供す
ることを目的とする。
なされたもので、ＶB 一定とＩB 一定の長所を合わせも
った動作モードを実現するためのバイアス回路を提供す
ることを目的とする。
【００１８】また、この発明は、ＩB 一定モードでもＩ
idleを上げることなく十分な出力を得ることのできるバ
イアス回路を提供することを目的とする。
idleを上げることなく十分な出力を得ることのできるバ
イアス回路を提供することを目的とする。
【００１９】
【課題を解決するための手段】上記課題を解決するため
に、本発明に係るバイポーラトランジスタのバイアス回
路（請求項１）は、バイポーラトランジスタのバイアス
回路において、バイポーラトランジスタのベース電極に
接続される定電圧電源と、該定電圧電源とバイポーラト
ランジスタのベース電極との間に接続された抵抗とを備
えたものである。
に、本発明に係るバイポーラトランジスタのバイアス回
路（請求項１）は、バイポーラトランジスタのバイアス
回路において、バイポーラトランジスタのベース電極に
接続される定電圧電源と、該定電圧電源とバイポーラト
ランジスタのベース電極との間に接続された抵抗とを備
えたものである。
【００２０】また、本発明に係るバイポーラトランジス
タのバイアス回路（請求項２）は、バイポーラトランジ
スタのバイアス回路において、バイポーラトランジスタ
のベース電極に接続される定電圧電源と、該定電圧電源
とバイポーラトランジスタのベース電極との間に直列に
接続されたダイオード，及び第１の抵抗と、上記定電圧
電源とバイポーラトランジスタのベース電極との間に、
上記ダイオード，及び第１の抵抗と並列に接続された、
上記ダイオードの導通時の抵抗値と上記第１の抵抗の抵
抗値の加算値より抵抗値の高い第２の抵抗とを備えたも
のである。
タのバイアス回路（請求項２）は、バイポーラトランジ
スタのバイアス回路において、バイポーラトランジスタ
のベース電極に接続される定電圧電源と、該定電圧電源
とバイポーラトランジスタのベース電極との間に直列に
接続されたダイオード，及び第１の抵抗と、上記定電圧
電源とバイポーラトランジスタのベース電極との間に、
上記ダイオード，及び第１の抵抗と並列に接続された、
上記ダイオードの導通時の抵抗値と上記第１の抵抗の抵
抗値の加算値より抵抗値の高い第２の抵抗とを備えたも
のである。
【００２１】また、本発明に係るバイポーラトランジス
タのバイアス回路（請求項３）は、バイポーラトランジ
スタのバイアス回路において、バイポーラトランジスタ
のベース電極に接続される定電流電源と、該定電流電源
とバイポーラトランジスタのベース電極との接続点と接
地電位との間に直列に接続された抵抗，及びダイオード
とを備えたものである。
タのバイアス回路（請求項３）は、バイポーラトランジ
スタのバイアス回路において、バイポーラトランジスタ
のベース電極に接続される定電流電源と、該定電流電源
とバイポーラトランジスタのベース電極との接続点と接
地電位との間に直列に接続された抵抗，及びダイオード
とを備えたものである。
【００２２】また、本発明に係るバイポーラトランジス
タのバイアス回路（請求項４）は、バイポーラトランジ
スタのバイアス回路において、バイポーラトランジスタ
のベース電極に接続される定電流電源と、該定電流電源
とバイポーラトランジスタのベース電極との接続点に第
１の抵抗を介してドレインが接続され，接地電位にソー
スが接続され，上記定電流電源とバイポーラトランジス
タのベース電極との接続点に第２の抵抗を介してゲート
が接続されたＦＥＴを備えたものである。
タのバイアス回路（請求項４）は、バイポーラトランジ
スタのバイアス回路において、バイポーラトランジスタ
のベース電極に接続される定電流電源と、該定電流電源
とバイポーラトランジスタのベース電極との接続点に第
１の抵抗を介してドレインが接続され，接地電位にソー
スが接続され，上記定電流電源とバイポーラトランジス
タのベース電極との接続点に第２の抵抗を介してゲート
が接続されたＦＥＴを備えたものである。
【００２３】また、本発明に係るバイポーラトランジス
タのバイアス回路（請求項５）は、バイポーラトランジ
スタのバイアス回路において、バイポーラトランジスタ
のベース電極に接続される定電流電源と、該定電流電源
とバイポーラトランジスタのベース電極との接続点に第
１の抵抗を介してドレインが接続され，接地電位にソー
スが接続され，上記定電流電源とバイポーラトランジス
タのベース電極との接続点に第２の抵抗を介してゲート
が接続されたＦＥＴを複数個備えたものである。
タのバイアス回路（請求項５）は、バイポーラトランジ
スタのバイアス回路において、バイポーラトランジスタ
のベース電極に接続される定電流電源と、該定電流電源
とバイポーラトランジスタのベース電極との接続点に第
１の抵抗を介してドレインが接続され，接地電位にソー
スが接続され，上記定電流電源とバイポーラトランジス
タのベース電極との接続点に第２の抵抗を介してゲート
が接続されたＦＥＴを複数個備えたものである。
【００２４】
実施の形態１．図１は本発明の実施の形態１によるバイ
ポーラトランジスタのバイアス回路を示す図であり、図
において、１０はバイポーラトランジスタ、１１は定電
圧源、１２は抵抗（可変抵抗）、１３はバイポーラトラ
ンジスタ１０のコレクタ端子、１４はバイポーラトラン
ジスタ１０のベース端子、１５はバイポーラトランジス
タ１０のエミッタ端子、１６はＲＦ信号入力端子であ
る。
ポーラトランジスタのバイアス回路を示す図であり、図
において、１０はバイポーラトランジスタ、１１は定電
圧源、１２は抵抗（可変抵抗）、１３はバイポーラトラ
ンジスタ１０のコレクタ端子、１４はバイポーラトラン
ジスタ１０のベース端子、１５はバイポーラトランジス
タ１０のエミッタ端子、１６はＲＦ信号入力端子であ
る。
【００２５】次に動作について説明する。バイポーラト
ランジスタをベース電圧一定で動作させると、ＲＦ信号
入力Ｐinの増加と共にベース電流ＩB が増加する。ここ
で、本実施の形態１によるバイアス回路では、定電圧源
１１とバイポーラトランジスタのベース端子１４の間に
抵抗１２を直列接続しているので、定電圧源１１による
電圧はＶB 一定であるにもかかわらず、実際にバイポー
ラトランジスタ１０のベース１４に加えられる電圧は、
ＩB （ベース電流）×Ｒ12（抵抗１２の抵抗値）で決ま
る電圧降下分を△Ｖとすると、ＶB −△Ｖとなる。即
ち、入力信号Ｐinの大きさに応じて、トランジスタのベ
ース電極１４に加えられる電圧が変化（バイアス点が移
動）し、ひいては、動作級が変化する。従って、抵抗１
２の抵抗値Ｒ12を適当に選ぶことによって、所望のＰou
t で高い効率を実現できる。
ランジスタをベース電圧一定で動作させると、ＲＦ信号
入力Ｐinの増加と共にベース電流ＩB が増加する。ここ
で、本実施の形態１によるバイアス回路では、定電圧源
１１とバイポーラトランジスタのベース端子１４の間に
抵抗１２を直列接続しているので、定電圧源１１による
電圧はＶB 一定であるにもかかわらず、実際にバイポー
ラトランジスタ１０のベース１４に加えられる電圧は、
ＩB （ベース電流）×Ｒ12（抵抗１２の抵抗値）で決ま
る電圧降下分を△Ｖとすると、ＶB −△Ｖとなる。即
ち、入力信号Ｐinの大きさに応じて、トランジスタのベ
ース電極１４に加えられる電圧が変化（バイアス点が移
動）し、ひいては、動作級が変化する。従って、抵抗１
２の抵抗値Ｒ12を適当に選ぶことによって、所望のＰou
t で高い効率を実現できる。
【００２６】図４は本実施の形態１のバイアス回路によ
る効果を示す図であり、図において、実線の曲線は従来
のベース電圧一定で動作させるバイアス回路，すなわ
ち、図１において抵抗１２を挿入していないバイアス回
路によって動作させたバイポーラトランジスタの特性で
あり、点線は本実施の形態１のバイアス回路によって動
作させたバイポーラトランジスタの特性である。本実施
の形態１のバイアス回路では、抵抗１２による電圧降下
分だけベース電極に加えられる電圧が低下するので、図
に示すように、Ｐout の最大値は低下するが、バイアス
点が移動して動作級が変化することにより効率を上昇さ
せることができる。
る効果を示す図であり、図において、実線の曲線は従来
のベース電圧一定で動作させるバイアス回路，すなわ
ち、図１において抵抗１２を挿入していないバイアス回
路によって動作させたバイポーラトランジスタの特性で
あり、点線は本実施の形態１のバイアス回路によって動
作させたバイポーラトランジスタの特性である。本実施
の形態１のバイアス回路では、抵抗１２による電圧降下
分だけベース電極に加えられる電圧が低下するので、図
に示すように、Ｐout の最大値は低下するが、バイアス
点が移動して動作級が変化することにより効率を上昇さ
せることができる。
【００２７】抵抗１２の抵抗値Ｒ12としては、具体的に
は、バイポーラトランジスタのデバイスサイズ，および
高効率を所望するＰout の値に依存するが、例えばＰou
t が約１Ｗのトランジスタを考えると、抵抗１２の抵抗
値Ｒ12はたとえば５０Ω程度とすればよい。
は、バイポーラトランジスタのデバイスサイズ，および
高効率を所望するＰout の値に依存するが、例えばＰou
t が約１Ｗのトランジスタを考えると、抵抗１２の抵抗
値Ｒ12はたとえば５０Ω程度とすればよい。
【００２８】このように、本実施の形態１によるバイポ
ーラトランジスタのバイアス回路では、バイポーラトラ
ンジスタのベース電極に接続される定電圧電源１１と、
該定電圧電源１１とバイポーラトランジスタのベース電
極１４との間に接続された抵抗１２とを備えた構成とし
たから、この抵抗１２の抵抗値を適当に選ぶことで、上
記抵抗１２を流れるベース電流が変化することにより生
じる，該抵抗１２による電圧降下の変化によってバイア
ス点が移動し、ひいては、トランジスタの動作級が変化
することにより、所望のＰout で高い効率を実現でき
る。
ーラトランジスタのバイアス回路では、バイポーラトラ
ンジスタのベース電極に接続される定電圧電源１１と、
該定電圧電源１１とバイポーラトランジスタのベース電
極１４との間に接続された抵抗１２とを備えた構成とし
たから、この抵抗１２の抵抗値を適当に選ぶことで、上
記抵抗１２を流れるベース電流が変化することにより生
じる，該抵抗１２による電圧降下の変化によってバイア
ス点が移動し、ひいては、トランジスタの動作級が変化
することにより、所望のＰout で高い効率を実現でき
る。
【００２９】なお、抵抗によるＲＦ電力のロスが問題と
なる場合は、図２に示す変形例のように、抵抗１２と並
列に適当な大きさの容量１７を挿入すれば、電力ロスの
問題を解決することができる。また、図３に示す変形例
のように、ＲＦ入力を素子端から行うようにしてもよ
く、これによりＲＦ電力の抵抗１２によるロスの問題を
解決することができる。
なる場合は、図２に示す変形例のように、抵抗１２と並
列に適当な大きさの容量１７を挿入すれば、電力ロスの
問題を解決することができる。また、図３に示す変形例
のように、ＲＦ入力を素子端から行うようにしてもよ
く、これによりＲＦ電力の抵抗１２によるロスの問題を
解決することができる。
【００３０】実施の形態２．図５は本発明の実施の形態
２によるバイポーラトランジスタのバイアス回路を示す
図であり、図において、図１と同一符号は同一または相
当部分であり、１８はダイオード、１９は第１の抵抗
（可変抵抗）、２０は第２の抵抗（可変抵抗）である。
２によるバイポーラトランジスタのバイアス回路を示す
図であり、図において、図１と同一符号は同一または相
当部分であり、１８はダイオード、１９は第１の抵抗
（可変抵抗）、２０は第２の抵抗（可変抵抗）である。
【００３１】ここでダイオード１８のしきい値ＶDth を
１．２Ｖ程度に設定し、Ｒ19（第１の抵抗１９の抵抗
値），Ｒ20（第２の抵抗２０の抵抗値）の値をＲ19≪Ｒ
20となるように適当に選ぶ。
１．２Ｖ程度に設定し、Ｒ19（第１の抵抗１９の抵抗
値），Ｒ20（第２の抵抗２０の抵抗値）の値をＲ19≪Ｒ
20となるように適当に選ぶ。
【００３２】次に動作について説明する。Ｒ19≪Ｒ20と
しているので、ダイオード１８がオンしている状態で
は、ベース電流ＩB の殆どは、ダイオード１８，及び第
１の抵抗１９を介して流れる。ここで、定電圧源１１に
よる電圧ＶB は一定であるが、ダイオード１８に加えら
れる電圧は、第１の抵抗１９の抵抗値Ｒ19とベース電流
ＩB （入力信号の大きさにより変化する）との積、より
正確には、ダイオードの順方向抵抗Ｒ18と第１の抵抗１
９の抵抗値Ｒ19との和とベース電流ＩB との積できまる
電圧降下分を△Ｖ1 とすると、ＶB −△Ｖ1 となる。入
力信号が大きくなり、ＶB −△Ｖ1 がダイオード１８の
しきい値ＶDth 以下となると、ベース電流ＩB は抵抗値
Ｒ2 の第２の抵抗２０を流れるようになる。Ｒ20≫Ｒ19
であるから、Ｒ20×ＩB で決まる第２の抵抗２０による
電圧降下分△Ｖ2 は、△Ｖ1 より大きく、トランジスタ
１０のベース端子１４に加えられる電圧ＶB は急速に低
下する。
しているので、ダイオード１８がオンしている状態で
は、ベース電流ＩB の殆どは、ダイオード１８，及び第
１の抵抗１９を介して流れる。ここで、定電圧源１１に
よる電圧ＶB は一定であるが、ダイオード１８に加えら
れる電圧は、第１の抵抗１９の抵抗値Ｒ19とベース電流
ＩB （入力信号の大きさにより変化する）との積、より
正確には、ダイオードの順方向抵抗Ｒ18と第１の抵抗１
９の抵抗値Ｒ19との和とベース電流ＩB との積できまる
電圧降下分を△Ｖ1 とすると、ＶB −△Ｖ1 となる。入
力信号が大きくなり、ＶB −△Ｖ1 がダイオード１８の
しきい値ＶDth 以下となると、ベース電流ＩB は抵抗値
Ｒ2 の第２の抵抗２０を流れるようになる。Ｒ20≫Ｒ19
であるから、Ｒ20×ＩB で決まる第２の抵抗２０による
電圧降下分△Ｖ2 は、△Ｖ1 より大きく、トランジスタ
１０のベース端子１４に加えられる電圧ＶB は急速に低
下する。
【００３３】ここで抵抗値Ｒ19，Ｒ20の値を適切に選ぶ
ことにより、所望のＰout に到達したときに、ＶB −△
Ｖ1 がダイオード１８のしきい値ＶDth 以下となり、ベ
ース電流ＩB が第２の抵抗２０を流れるようにすること
ができ、従って、所望のＰout に達した時点でバイアス
点の移動と、動作級の変化を急速に生じさせ、高い効率
を得ることができる。
ことにより、所望のＰout に到達したときに、ＶB −△
Ｖ1 がダイオード１８のしきい値ＶDth 以下となり、ベ
ース電流ＩB が第２の抵抗２０を流れるようにすること
ができ、従って、所望のＰout に達した時点でバイアス
点の移動と、動作級の変化を急速に生じさせ、高い効率
を得ることができる。
【００３４】図８は本実施の形態２のバイアス回路によ
る効果を示す図であり、図において、実線の曲線は従来
のベース電圧一定で動作させるバイアス回路，すなわ
ち、図５においてダイオード１８，抵抗１９，２０を挿
入していないバイアス回路によって動作させたバイポー
ラトランジスタの特性であり、点線は本実施の形態２の
バイアス回路によって動作させたバイポーラトランジス
タの特性である。本実施の形態１のバイアス回路では、
抵抗２０による電圧降下分だけベース電極に加えられる
電圧が低下するので、図に示すように、Ｐout の最大値
は低下するが、バイアス点が移動して動作級が急速に変
化することにより効率を上昇させることができる。
る効果を示す図であり、図において、実線の曲線は従来
のベース電圧一定で動作させるバイアス回路，すなわ
ち、図５においてダイオード１８，抵抗１９，２０を挿
入していないバイアス回路によって動作させたバイポー
ラトランジスタの特性であり、点線は本実施の形態２の
バイアス回路によって動作させたバイポーラトランジス
タの特性である。本実施の形態１のバイアス回路では、
抵抗２０による電圧降下分だけベース電極に加えられる
電圧が低下するので、図に示すように、Ｐout の最大値
は低下するが、バイアス点が移動して動作級が急速に変
化することにより効率を上昇させることができる。
【００３５】抵抗値Ｒ1 ，Ｒ2 の値としては、バイポー
ラトランジスタのデバイスサイズによって異なるが、Ｐ
out が約１Ｗのトランジスタであれば、たとえば、Ｒ1
＝５Ω，Ｒ2 ＝１００Ωとすればよい。
ラトランジスタのデバイスサイズによって異なるが、Ｐ
out が約１Ｗのトランジスタであれば、たとえば、Ｒ1
＝５Ω，Ｒ2 ＝１００Ωとすればよい。
【００３６】このように、本実施の形態２によるバイポ
ーラトランジスタのバイアス回路では、定電圧電源１１
と、該定電圧電源１１とバイポーラトランジスタのベー
ス電極１４との間に直列に接続されたダイオード１８，
及び第１の抵抗１９と、上記定電圧電源１１とバイポー
ラトランジスタのベース電極１４との間に、上記ダイオ
ード１８，及び第１の抵抗１９と並列に接続された、上
記ダイオードの導通時の抵抗値Ｒ18と上記第１の抵抗の
抵抗値Ｒ19の加算値より高い抵抗値Ｒ20を有する第２の
抵抗２０とを備えた構成としたから、上記ダイオード１
８，及び第１の抵抗１９を流れるベース電流が増加する
ことにより生じる、上記ダイオード１８，及び第１の抵
抗１９による電圧降下の増加により、ベース電圧が上記
ダイオードのしきい値以下になったときに、上記第２の
抵抗を介してベース電流が流れ、これにより、該第２の
抵抗による電圧降下によりバイアス点が急速に移動し、
ひいては、トランジスタの動作級が変化することによ
り、所望のＰout で高い効率を実現できる。
ーラトランジスタのバイアス回路では、定電圧電源１１
と、該定電圧電源１１とバイポーラトランジスタのベー
ス電極１４との間に直列に接続されたダイオード１８，
及び第１の抵抗１９と、上記定電圧電源１１とバイポー
ラトランジスタのベース電極１４との間に、上記ダイオ
ード１８，及び第１の抵抗１９と並列に接続された、上
記ダイオードの導通時の抵抗値Ｒ18と上記第１の抵抗の
抵抗値Ｒ19の加算値より高い抵抗値Ｒ20を有する第２の
抵抗２０とを備えた構成としたから、上記ダイオード１
８，及び第１の抵抗１９を流れるベース電流が増加する
ことにより生じる、上記ダイオード１８，及び第１の抵
抗１９による電圧降下の増加により、ベース電圧が上記
ダイオードのしきい値以下になったときに、上記第２の
抵抗を介してベース電流が流れ、これにより、該第２の
抵抗による電圧降下によりバイアス点が急速に移動し、
ひいては、トランジスタの動作級が変化することによ
り、所望のＰout で高い効率を実現できる。
【００３７】なお、抵抗によるＲＦ電力のロスが問題と
なる場合は、図６に示す変形例のように、ダイオード１
８，抵抗１９，２０と並列に適当な大きさの容量１７を
挿入すれば、電力ロスの問題を解決することができる。
また、図７に示す変形例のように、ＲＦ入力を素子端か
ら行うようにしてもよく、これによりＲＦ電力の抵抗に
よるロスの問題を解決することができる。
なる場合は、図６に示す変形例のように、ダイオード１
８，抵抗１９，２０と並列に適当な大きさの容量１７を
挿入すれば、電力ロスの問題を解決することができる。
また、図７に示す変形例のように、ＲＦ入力を素子端か
ら行うようにしてもよく、これによりＲＦ電力の抵抗に
よるロスの問題を解決することができる。
【００３８】実施の形態３．図９は本発明の実施の形態
３によるバイポーラトランジスタのバイアス回路を示す
図であり、図において、図１と同一符号は同一または相
当部分であり、２１は定電流源、２２は抵抗（可変抵
抗）、２３はダイオードである。ダイオード２３のしき
い値ＶDth は１．２Ｖ程度に設定する。
３によるバイポーラトランジスタのバイアス回路を示す
図であり、図において、図１と同一符号は同一または相
当部分であり、２１は定電流源、２２は抵抗（可変抵
抗）、２３はダイオードである。ダイオード２３のしき
い値ＶDth は１．２Ｖ程度に設定する。
【００３９】次に動作について説明する。定電流源２１
から、流れ出る電流をＩB として、抵抗値Ｒの抵抗２
２，及びダイオード２３に流れる電流をＩB1、トランジ
スタ１０に入力される電流をＩB2とすると、ＩB ＝ＩB1
＋ＩB2である。
から、流れ出る電流をＩB として、抵抗値Ｒの抵抗２
２，及びダイオード２３に流れる電流をＩB1、トランジ
スタ１０に入力される電流をＩB2とすると、ＩB ＝ＩB1
＋ＩB2である。
【００４０】Ｐinが増加すると、従来の技術のところで
説明したように、ベース電流ＩB を一定に保つため、ト
ランジスタ１０のベース端子１４に加えられる電圧が低
下する。従って、抵抗２２，及びダイオード２３に加え
られる電圧が低下し、ダイオードのしきい値ＶDth より
低下すると、抵抗２２，及びダイオード２３には電流が
流れなくなる。つまりトランジスタ１０にＩB ＝ＩB1＋
ＩB2の電流が入力されることになる。すなわち、トラン
ジスタの増幅率をβとすると、バイポーラトランジスタ
１０に流れるトータル電流は、最初（β＋１）ＩB1であ
るが、Ｐinの上昇に伴い、トータル電流を（β＋１）
（ＩB1＋ＩB2）に増加させてやることができる。よっ
て、Ｉidle（Ｐin＝０ｄＢｍ時のトータル電流）を低減
しつつ、Ｐout を向上させることができる。さらにＩid
leの低減によって接合温度の上昇も同時に抑制可能とな
る。
説明したように、ベース電流ＩB を一定に保つため、ト
ランジスタ１０のベース端子１４に加えられる電圧が低
下する。従って、抵抗２２，及びダイオード２３に加え
られる電圧が低下し、ダイオードのしきい値ＶDth より
低下すると、抵抗２２，及びダイオード２３には電流が
流れなくなる。つまりトランジスタ１０にＩB ＝ＩB1＋
ＩB2の電流が入力されることになる。すなわち、トラン
ジスタの増幅率をβとすると、バイポーラトランジスタ
１０に流れるトータル電流は、最初（β＋１）ＩB1であ
るが、Ｐinの上昇に伴い、トータル電流を（β＋１）
（ＩB1＋ＩB2）に増加させてやることができる。よっ
て、Ｉidle（Ｐin＝０ｄＢｍ時のトータル電流）を低減
しつつ、Ｐout を向上させることができる。さらにＩid
leの低減によって接合温度の上昇も同時に抑制可能とな
る。
【００４１】図１１は本実施の形態３のバイアス回路に
よる効果を示す図であり、図において、実線の曲線は従
来のベース電流一定で動作させるバイアス回路，すなわ
ち、図９において抵抗２２，ダイオード２３を設けてい
ないバイアス回路によって動作させたバイポーラトラン
ジスタの特性であり、点線は本実施の形態２のバイアス
回路によって動作させたバイポーラトランジスタの特性
である。本実施の形態１のバイアス回路では、図に示す
ように、Ｐout の最大値を向上することができる。
よる効果を示す図であり、図において、実線の曲線は従
来のベース電流一定で動作させるバイアス回路，すなわ
ち、図９において抵抗２２，ダイオード２３を設けてい
ないバイアス回路によって動作させたバイポーラトラン
ジスタの特性であり、点線は本実施の形態２のバイアス
回路によって動作させたバイポーラトランジスタの特性
である。本実施の形態１のバイアス回路では、図に示す
ように、Ｐout の最大値を向上することができる。
【００４２】抵抗２２の抵抗値Ｒ22としては、入力信号
の抵抗２２向きのインピーダンスがトランジスタ向きの
インピーダンスのたとえば１００倍程度となるような値
とする。具体的な抵抗値は、バイポーラトランジスタの
デバイスサイズに依るが、例えばＰout が約１Ｗのトラ
ンジスタを考えると、抵抗１２の抵抗値Ｒ12はたとえば
５０Ω程度とすればよい。
の抵抗２２向きのインピーダンスがトランジスタ向きの
インピーダンスのたとえば１００倍程度となるような値
とする。具体的な抵抗値は、バイポーラトランジスタの
デバイスサイズに依るが、例えばＰout が約１Ｗのトラ
ンジスタを考えると、抵抗１２の抵抗値Ｒ12はたとえば
５０Ω程度とすればよい。
【００４３】このように、本実施の形態３によるバイポ
ーラトランジスタのバイアス回路では、定電流電源２１
と、該定電流電源２１とバイポーラトランジスタのベー
ス電極１４との接続点と接地電位との間に直列に接続さ
れた抵抗２２，及びダイオード２３とを備えた構成とし
たから、初期状態では、定電流源からの電流の一部が抵
抗２２，及びダイオード２３を流れ、入力信号が大きく
なったときに定電流源からの電流がすべてトランジスタ
のベースを流れることにより、初期バイアス電流を低減
でき、かつＰout の最大値を向上することができる。
ーラトランジスタのバイアス回路では、定電流電源２１
と、該定電流電源２１とバイポーラトランジスタのベー
ス電極１４との接続点と接地電位との間に直列に接続さ
れた抵抗２２，及びダイオード２３とを備えた構成とし
たから、初期状態では、定電流源からの電流の一部が抵
抗２２，及びダイオード２３を流れ、入力信号が大きく
なったときに定電流源からの電流がすべてトランジスタ
のベースを流れることにより、初期バイアス電流を低減
でき、かつＰout の最大値を向上することができる。
【００４４】実施の形態４．図１０は本発明の実施の形
態４によるバイポーラトランジスタのバイアス回路を示
す図であり、図において、図９と同一符号は同一または
相当部分であり、２４は第１の抵抗（可変抵抗）、２５
は第２の抵抗（可変抵抗）、２６はＦＥＴ、２７はＦＥ
Ｔ２６のゲート端子、２８はＦＥＴ２６のドレイン端
子、２９はＦＥＴ２６のソース端子である。ここで、Ｆ
ＥＴ２６のしきい値ＶFth は１．２Ｖ程度に設定する。
態４によるバイポーラトランジスタのバイアス回路を示
す図であり、図において、図９と同一符号は同一または
相当部分であり、２４は第１の抵抗（可変抵抗）、２５
は第２の抵抗（可変抵抗）、２６はＦＥＴ、２７はＦＥ
Ｔ２６のゲート端子、２８はＦＥＴ２６のドレイン端
子、２９はＦＥＴ２６のソース端子である。ここで、Ｆ
ＥＴ２６のしきい値ＶFth は１．２Ｖ程度に設定する。
【００４５】第１の抵抗２４の抵抗値Ｒ24，及び第２の
抵抗２５の抵抗値Ｒ25としては、いずれも、入力信号の
抵抗向きのインピーダンスがバイポーラトランジスタ向
きのインピーダンスのたとえば１００倍程度となるよう
な値とする。具体的な抵抗値は、バイポーラトランジス
タのデバイスサイズに依るが、例えばＰout が約１Ｗの
トランジスタを考えると、各抵抗の抵抗値はたとえば５
０Ω程度とすればよい。
抵抗２５の抵抗値Ｒ25としては、いずれも、入力信号の
抵抗向きのインピーダンスがバイポーラトランジスタ向
きのインピーダンスのたとえば１００倍程度となるよう
な値とする。具体的な抵抗値は、バイポーラトランジス
タのデバイスサイズに依るが、例えばＰout が約１Ｗの
トランジスタを考えると、各抵抗の抵抗値はたとえば５
０Ω程度とすればよい。
【００４６】次に動作について説明する。抵抗値Ｒ24の
第１の抵抗２４を介して、ＦＥＴ２６に流れる電流をＩ
B1，バイポーラトランジスタ１０に入力される電流をＩ
B2とする。定電流源２１から流れ出る電流をＩB とする
と、ＩB ＝ＩB1＋ＩB2となる。
第１の抵抗２４を介して、ＦＥＴ２６に流れる電流をＩ
B1，バイポーラトランジスタ１０に入力される電流をＩ
B2とする。定電流源２１から流れ出る電流をＩB とする
と、ＩB ＝ＩB1＋ＩB2となる。
【００４７】Ｐinが増加すると、ＩB を一定に保つた
め、バイポーラトランジスタ１０のベース端子１４に加
えられる電圧が低下する。従って、ＦＥＴ２６のゲート
端子２７に加えられる電圧が低下し、この電圧がＦＥＴ
２６のオン電圧ＶFth より低下すると、抵抗値Ｒ24の第
１の抵抗２４，及びＦＥＴ２６には電流が流れなくな
る。その結果、バイポーラトランジスタ１０にＩB （＝
ＩB1＋ＩB2）の電流が全て入力されることになる。すな
わち、トランジスタの増幅率をβとすると、バイポーラ
トランジスタ１０に流れるトータル電流は、最初（β＋
１）ＩB1であるが、Ｐinの上昇に伴い、トータル電流を
（β＋１）（ＩB1＋ＩB2）に増加させてやることができ
る。よって、Ｉidleを低減しつつ、Ｐout を向上させる
ことができる。Ｉidleの低減によって接合温度の上昇も
同時に抑制可能となる。
め、バイポーラトランジスタ１０のベース端子１４に加
えられる電圧が低下する。従って、ＦＥＴ２６のゲート
端子２７に加えられる電圧が低下し、この電圧がＦＥＴ
２６のオン電圧ＶFth より低下すると、抵抗値Ｒ24の第
１の抵抗２４，及びＦＥＴ２６には電流が流れなくな
る。その結果、バイポーラトランジスタ１０にＩB （＝
ＩB1＋ＩB2）の電流が全て入力されることになる。すな
わち、トランジスタの増幅率をβとすると、バイポーラ
トランジスタ１０に流れるトータル電流は、最初（β＋
１）ＩB1であるが、Ｐinの上昇に伴い、トータル電流を
（β＋１）（ＩB1＋ＩB2）に増加させてやることができ
る。よって、Ｉidleを低減しつつ、Ｐout を向上させる
ことができる。Ｉidleの低減によって接合温度の上昇も
同時に抑制可能となる。
【００４８】本実施の形態４のバイアス回路によって動
作させた場合問題、バイポーラトランジスタは図１１の
点線で示すような特性を示す。すなわち、本実施の形態
４のバイアス回路によって、Ｐout の最大値を向上する
ことができる。
作させた場合問題、バイポーラトランジスタは図１１の
点線で示すような特性を示す。すなわち、本実施の形態
４のバイアス回路によって、Ｐout の最大値を向上する
ことができる。
【００４９】このように、本実施の形態４によるバイポ
ーラトランジスタのバイアス回路では、定電流電源２１
と、該定電流電源２１とバイポーラトランジスタのベー
ス電極１４との接続点に第１の抵抗２４を介してドレイ
ン２８が接続され，接地電位にソース２９が接続され，
上記定電流電源２１とバイポーラトランジスタのベース
電極１４との接続点に第２の抵抗２５を介してゲート２
７が接続されたＦＥＴ２６を備えた構成としたから、初
期状態では、定電流源からの電流の一部が抵抗２４，及
びＦＥＴ２６を流れ、入力信号が大きくなったときに定
電流源からの電流がすべてトランジスタのベースを流れ
ることにより、初期バイアス電流を低減でき、かつＰou
t の最大値を向上することができる。
ーラトランジスタのバイアス回路では、定電流電源２１
と、該定電流電源２１とバイポーラトランジスタのベー
ス電極１４との接続点に第１の抵抗２４を介してドレイ
ン２８が接続され，接地電位にソース２９が接続され，
上記定電流電源２１とバイポーラトランジスタのベース
電極１４との接続点に第２の抵抗２５を介してゲート２
７が接続されたＦＥＴ２６を備えた構成としたから、初
期状態では、定電流源からの電流の一部が抵抗２４，及
びＦＥＴ２６を流れ、入力信号が大きくなったときに定
電流源からの電流がすべてトランジスタのベースを流れ
ることにより、初期バイアス電流を低減でき、かつＰou
t の最大値を向上することができる。
【００５０】また、本実施の形態４によるバイアス回路
は、ＦＥＴ２６のＯＮ／ＯＦＦによってトランジスタ１
０に流れる電流量を切り換える構成としているので、ダ
イオードを用いた上記実施の形態３のバイアス回路に比
較してＶthの自由度が高い。また、ゲート端子２７に加
えられる電圧の低下によって、ＩB2は徐々に減少する。
従って、ＩB2が減少した分はバイポーラトランジスタ１
０に入力されるから、ダイオードに比較して徐々にトー
タル電流を増加させることができる。さらにＦＥＴの特
性を選べば、電圧の低下に伴うＩB2の減少量も制御可能
である。
は、ＦＥＴ２６のＯＮ／ＯＦＦによってトランジスタ１
０に流れる電流量を切り換える構成としているので、ダ
イオードを用いた上記実施の形態３のバイアス回路に比
較してＶthの自由度が高い。また、ゲート端子２７に加
えられる電圧の低下によって、ＩB2は徐々に減少する。
従って、ＩB2が減少した分はバイポーラトランジスタ１
０に入力されるから、ダイオードに比較して徐々にトー
タル電流を増加させることができる。さらにＦＥＴの特
性を選べば、電圧の低下に伴うＩB2の減少量も制御可能
である。
【００５１】実施の形態５．図１２は本発明の実施の形
態５によるバイポーラトランジスタのバイアス回路を示
す図であり、図において、図１０と同一符号は同一また
は相当部分であり、３０は第１の抵抗（可変抵抗）、３
１は第２の抵抗（可変抵抗）、３２は第３の抵抗（可変
抵抗）、３３は第１のＦＥＴ、３４は第２のＦＥＴ、３
５は第１のＦＥＴ３３のゲート端子、３６は第１のＦＥ
Ｔ３３のドレイン端子、３７は第１のＦＥＴ３３のソー
ス端子、３８は第２のＦＥＴ３４のゲート端子、３９は
第２のＦＥＴ３４のドレイン端子、４０は第２のＦＥＴ
３４のソース端子である。ここで、第１のＦＥＴ３３の
Ｖth1 は１．２Ｖ程度に、第２のＦＥＴ３４のＶth2 は
１．０Ｖ程度に設定する。
態５によるバイポーラトランジスタのバイアス回路を示
す図であり、図において、図１０と同一符号は同一また
は相当部分であり、３０は第１の抵抗（可変抵抗）、３
１は第２の抵抗（可変抵抗）、３２は第３の抵抗（可変
抵抗）、３３は第１のＦＥＴ、３４は第２のＦＥＴ、３
５は第１のＦＥＴ３３のゲート端子、３６は第１のＦＥ
Ｔ３３のドレイン端子、３７は第１のＦＥＴ３３のソー
ス端子、３８は第２のＦＥＴ３４のゲート端子、３９は
第２のＦＥＴ３４のドレイン端子、４０は第２のＦＥＴ
３４のソース端子である。ここで、第１のＦＥＴ３３の
Ｖth1 は１．２Ｖ程度に、第２のＦＥＴ３４のＶth2 は
１．０Ｖ程度に設定する。
【００５２】また、第１の抵抗３０の抵抗値Ｒ30，第２
の抵抗３１の抵抗値Ｒ31，及び第３の抵抗３２の抵抗値
Ｒ32としては、いずれも、入力信号の抵抗向けのインピ
ーダンスがバイポーラトランジスタ向けのインピーダン
スのたとえば１００倍程度となるような値とする。具体
的な抵抗値は、バイポーラトランジスタのデバイスサイ
ズに依るが、例えばＰout が約１Ｗのトランジスタを考
えると、各抵抗の抵抗値はたとえば５０Ω程度とすれば
よい。
の抵抗３１の抵抗値Ｒ31，及び第３の抵抗３２の抵抗値
Ｒ32としては、いずれも、入力信号の抵抗向けのインピ
ーダンスがバイポーラトランジスタ向けのインピーダン
スのたとえば１００倍程度となるような値とする。具体
的な抵抗値は、バイポーラトランジスタのデバイスサイ
ズに依るが、例えばＰout が約１Ｗのトランジスタを考
えると、各抵抗の抵抗値はたとえば５０Ω程度とすれば
よい。
【００５３】次に動作について説明する。抵抗値Ｒ1 の
第１の抵抗３０を介して第１のＦＥＴ３３に流れる
ＩB1、抵抗値Ｒ2 の第２の抵抗３１を介して第２のＦＥ
Ｔ３４に流れる電流をＩB2、バイポーラトランジスタ１
０に入力される電流をＩB3とする。定電流源２１から流
れ出る電流をＩB とすると、ＩB ＝ＩB1＋ＩB2＋ＩB3と
なる。Ｐinが増加すると、ＩBを一定に保つため、バイ
ポーラトランジスタ１０のベース端子１４に加えられる
電圧が低下する。従って第１のＦＥＴ３３，及び第２の
ＦＥＴ３４のゲート端子３５，及び３８に加えられる電
圧が低下し、第１のＦＥＴ３３のＶth1 より低下する
と、抵抗値Ｒ1 の第１の抵抗３０，及び第１のＦＥＴ３
３には電流が流れなくなる。つまり、バイポーラトラン
ジスタ１０にＩB1＋ＩB2の電流が入力されることにな
る。
第１の抵抗３０を介して第１のＦＥＴ３３に流れる
ＩB1、抵抗値Ｒ2 の第２の抵抗３１を介して第２のＦＥ
Ｔ３４に流れる電流をＩB2、バイポーラトランジスタ１
０に入力される電流をＩB3とする。定電流源２１から流
れ出る電流をＩB とすると、ＩB ＝ＩB1＋ＩB2＋ＩB3と
なる。Ｐinが増加すると、ＩBを一定に保つため、バイ
ポーラトランジスタ１０のベース端子１４に加えられる
電圧が低下する。従って第１のＦＥＴ３３，及び第２の
ＦＥＴ３４のゲート端子３５，及び３８に加えられる電
圧が低下し、第１のＦＥＴ３３のＶth1 より低下する
と、抵抗値Ｒ1 の第１の抵抗３０，及び第１のＦＥＴ３
３には電流が流れなくなる。つまり、バイポーラトラン
ジスタ１０にＩB1＋ＩB2の電流が入力されることにな
る。
【００５４】さらに、Ｐinが増加し、ゲート端子３５，
３８の電圧が低下し、第２のＦＥＴ３４のＶth2 より低
下すると、抵抗値Ｒ2 の第２の抵抗３１，及び第２のＦ
ＥＴ３４にも電流が流れなくなる。つまりバイポーラト
ランジスタ１０にＩB ＝ＩB1＋ＩB2＋ＩB3の電流が入力
されることになる。すなわち、トランジスタの増幅率を
βとすると、バイポーラトランジスタ１０に流れるトー
タル電流は、最初（β＋１）ＩB1であるが、Ｐinの上昇
に伴い、トータル電流を（β＋１）（ＩB1＋ＩB2）に増
加させてやることができ、さらに、（β＋１）（ＩB1＋
ＩB2＋ＩB3）に増加させることができる。
３８の電圧が低下し、第２のＦＥＴ３４のＶth2 より低
下すると、抵抗値Ｒ2 の第２の抵抗３１，及び第２のＦ
ＥＴ３４にも電流が流れなくなる。つまりバイポーラト
ランジスタ１０にＩB ＝ＩB1＋ＩB2＋ＩB3の電流が入力
されることになる。すなわち、トランジスタの増幅率を
βとすると、バイポーラトランジスタ１０に流れるトー
タル電流は、最初（β＋１）ＩB1であるが、Ｐinの上昇
に伴い、トータル電流を（β＋１）（ＩB1＋ＩB2）に増
加させてやることができ、さらに、（β＋１）（ＩB1＋
ＩB2＋ＩB3）に増加させることができる。
【００５５】図１３は本実施の形態５のバイアス回路に
よる効果を示す図であり、図において、実線の曲線は従
来のベース電流一定で動作させるバイアス回路，すなわ
ち、図１２において抵抗３０〜３２，ＦＥＴ３３，３４
を設けていないバイアス回路によって動作させたバイポ
ーラトランジスタの特性であり、点線は本実施の形態５
のバイアス回路によって動作させたバイポーラトランジ
スタの特性である。本実施の形態５のバイアス回路で
は、図に示すように、Ｐout の最大値を著しく向上する
ことができる。
よる効果を示す図であり、図において、実線の曲線は従
来のベース電流一定で動作させるバイアス回路，すなわ
ち、図１２において抵抗３０〜３２，ＦＥＴ３３，３４
を設けていないバイアス回路によって動作させたバイポ
ーラトランジスタの特性であり、点線は本実施の形態５
のバイアス回路によって動作させたバイポーラトランジ
スタの特性である。本実施の形態５のバイアス回路で
は、図に示すように、Ｐout の最大値を著しく向上する
ことができる。
【００５６】このように、本実施の形態５によるバイポ
ーラトランジスタのバイアス回路では、定電流電源２１
と、該定電流電源２１とバイポーラトランジスタのベー
ス電極１４との接続点に第１の抵抗（３０，３１）を介
してドレイン（３６，３９）が接続され，接地電位にソ
ース（３７，４０）が接続され，上記定電流電源２１と
バイポーラトランジスタのベース電極１４との接続点に
第２の抵抗（３２）を介してゲート（３５，３８）が接
続された相互にしきい値の異なる複数のＦＥＴ（３３，
３４）を備えた構成としたから、初期状態では、定電流
源からの電流の一部が第１の抵抗，及びＦＥＴを流れ、
入力信号が大きくなるにつれて複数のＦＥＴが順次オフ
していき、最終的に定電流源からの電流がすべてトラン
ジスタのベースを流れることにより、初期バイアス電流
を低減でき、かつＰout の最大値を著しく向上すること
ができる。
ーラトランジスタのバイアス回路では、定電流電源２１
と、該定電流電源２１とバイポーラトランジスタのベー
ス電極１４との接続点に第１の抵抗（３０，３１）を介
してドレイン（３６，３９）が接続され，接地電位にソ
ース（３７，４０）が接続され，上記定電流電源２１と
バイポーラトランジスタのベース電極１４との接続点に
第２の抵抗（３２）を介してゲート（３５，３８）が接
続された相互にしきい値の異なる複数のＦＥＴ（３３，
３４）を備えた構成としたから、初期状態では、定電流
源からの電流の一部が第１の抵抗，及びＦＥＴを流れ、
入力信号が大きくなるにつれて複数のＦＥＴが順次オフ
していき、最終的に定電流源からの電流がすべてトラン
ジスタのベースを流れることにより、初期バイアス電流
を低減でき、かつＰout の最大値を著しく向上すること
ができる。
【００５７】特に、異なるしきい値ＶFth のＦＥＴを複
数用いることによってＩB の制御範囲を広げることが可
能となるので、上記実施の形態４のバイアス回路に比し
て、さらにＩidleを低減しつつ、Ｐout を向上させるこ
とができる。
数用いることによってＩB の制御範囲を広げることが可
能となるので、上記実施の形態４のバイアス回路に比し
て、さらにＩidleを低減しつつ、Ｐout を向上させるこ
とができる。
【００５８】また、本実施の形態５によるバイポーラト
ランジスタのバイアス回路では、複数の異なるＶthを有
するＦＥＴを使用し、ＦＥＴの特性を選ぶことによっ
て、上記実施の形態４によるバイアス回路と比較してバ
イポーラトランジスタに入力される電流の制御範囲を広
げることができ、また、電圧の低下に伴う入力電流の変
化率をさらに自由に制御することが可能となる。
ランジスタのバイアス回路では、複数の異なるＶthを有
するＦＥＴを使用し、ＦＥＴの特性を選ぶことによっ
て、上記実施の形態４によるバイアス回路と比較してバ
イポーラトランジスタに入力される電流の制御範囲を広
げることができ、また、電圧の低下に伴う入力電流の変
化率をさらに自由に制御することが可能となる。
【００５９】なお、本実施の形態５では２つのＦＥＴを
用いた場合について説明したが、さらに多くのＦＥＴ
（３つ以上）を用いて、入力電流の制御の自由度を高め
ることも可能である。
用いた場合について説明したが、さらに多くのＦＥＴ
（３つ以上）を用いて、入力電流の制御の自由度を高め
ることも可能である。
【００６０】また、上記各実施の形態においては、特に
示さなかったが、入力端子１６からバイポーラトランジ
スタ１０のベース電極１４に至る経路には、トランジス
タのインピーダンスを、入力端子１６に接続される回路
の特性インピーダンスに合わせるための整合回路が設け
られるものである。
示さなかったが、入力端子１６からバイポーラトランジ
スタ１０のベース電極１４に至る経路には、トランジス
タのインピーダンスを、入力端子１６に接続される回路
の特性インピーダンスに合わせるための整合回路が設け
られるものである。
【００６１】また、上記各実施の形態においては、可変
抵抗を抵抗として用いて回路を構成しており、これによ
り、デバイス設計の段階で適切な抵抗値を容易に設定す
ることができるものであるが、実際の製品を製造する段
階では、これらの抵抗を可変としておく必要はなく、設
計値通りの固定の抵抗値を有する抵抗を使用すれば良い
ものである。
抵抗を抵抗として用いて回路を構成しており、これによ
り、デバイス設計の段階で適切な抵抗値を容易に設定す
ることができるものであるが、実際の製品を製造する段
階では、これらの抵抗を可変としておく必要はなく、設
計値通りの固定の抵抗値を有する抵抗を使用すれば良い
ものである。
【００６２】また、上記各実施の形態において、ダイオ
ード，及びＦＥＴのしきい値、並びに抵抗の値は、バイ
アスされるトランジスタがＡｌＧａＡｓ／ＧａＡｓ系Ｈ
ＢＴであることを想定したものであるが、バイポーラト
ランジスタの種類，材料等が異なれば、当然異なった値
となることは言うまでもない。
ード，及びＦＥＴのしきい値、並びに抵抗の値は、バイ
アスされるトランジスタがＡｌＧａＡｓ／ＧａＡｓ系Ｈ
ＢＴであることを想定したものであるが、バイポーラト
ランジスタの種類，材料等が異なれば、当然異なった値
となることは言うまでもない。
【００６３】
【発明の効果】以上のように、この発明（請求項１）に
係るバイポーラトランジスタのバイアス回路によれば、
バイポーラトランジスタのバイアス回路において、バイ
ポーラトランジスタのベース電極に接続される定電圧電
源と、該定電圧電源とバイポーラトランジスタのベース
電極との間に接続された抵抗とを備えた構成としたか
ら、この抵抗の抵抗値を適当に選ぶことで、上記抵抗を
流れるベース電流が変化することにより生じる，該抵抗
による電圧降下の変化によってバイアス点が移動し、ひ
いては、トランジスタの動作級が変化することにより、
所望のＰout で高い効率を実現できる効果がある。
係るバイポーラトランジスタのバイアス回路によれば、
バイポーラトランジスタのバイアス回路において、バイ
ポーラトランジスタのベース電極に接続される定電圧電
源と、該定電圧電源とバイポーラトランジスタのベース
電極との間に接続された抵抗とを備えた構成としたか
ら、この抵抗の抵抗値を適当に選ぶことで、上記抵抗を
流れるベース電流が変化することにより生じる，該抵抗
による電圧降下の変化によってバイアス点が移動し、ひ
いては、トランジスタの動作級が変化することにより、
所望のＰout で高い効率を実現できる効果がある。
【００６４】また、この発明（請求項２）に係るバイポ
ーラトランジスタのバイアス回路によれば、バイポーラ
トランジスタのバイアス回路において、バイポーラトラ
ンジスタのベース電極に接続される定電圧電源と、該定
電圧電源とバイポーラトランジスタのベース電極との間
に直列に接続されたダイオード，及び第１の抵抗と、上
記定電圧電源とバイポーラトランジスタのベース電極と
の間に、上記ダイオード，及び第１の抵抗と並列に接続
された、上記ダイオードの導通時の抵抗値と上記第１の
抵抗の抵抗値の加算値より抵抗値の高い第２の抵抗とを
備えた構成としたから、上記ダイオード，及び第１の抵
抗を流れるベース電流が増加することにより生じる、上
記ダイオード，及び第１の抵抗による電圧降下の増加に
より、ベース電圧が上記ダイオードのしきい値以下にな
ったときに、上記第２の抵抗を介してベース電流が流
れ、これにより、該第２の抵抗による電圧降下によりバ
イアス点が急速に移動し、ひいては、トランジスタの動
作級が変化することにより、所望のＰout で高い効率を
実現できる効果がある。
ーラトランジスタのバイアス回路によれば、バイポーラ
トランジスタのバイアス回路において、バイポーラトラ
ンジスタのベース電極に接続される定電圧電源と、該定
電圧電源とバイポーラトランジスタのベース電極との間
に直列に接続されたダイオード，及び第１の抵抗と、上
記定電圧電源とバイポーラトランジスタのベース電極と
の間に、上記ダイオード，及び第１の抵抗と並列に接続
された、上記ダイオードの導通時の抵抗値と上記第１の
抵抗の抵抗値の加算値より抵抗値の高い第２の抵抗とを
備えた構成としたから、上記ダイオード，及び第１の抵
抗を流れるベース電流が増加することにより生じる、上
記ダイオード，及び第１の抵抗による電圧降下の増加に
より、ベース電圧が上記ダイオードのしきい値以下にな
ったときに、上記第２の抵抗を介してベース電流が流
れ、これにより、該第２の抵抗による電圧降下によりバ
イアス点が急速に移動し、ひいては、トランジスタの動
作級が変化することにより、所望のＰout で高い効率を
実現できる効果がある。
【００６５】また、この発明（請求項３）に係るバイポ
ーラトランジスタのバイアス回路によれば、バイポーラ
トランジスタのバイアス回路において、バイポーラトラ
ンジスタのベース電極に接続される定電流電源と、該定
電流電源とバイポーラトランジスタのベース電極との接
続点と接地電位との間に直列に接続された抵抗，及びダ
イオードとを備えた構成としたから、初期状態では、定
電流源からの電流の一部が抵抗，及びダイオードを流
れ、入力信号が大きくなったときに定電流源からの電流
がすべてトランジスタのベースを流れることにより、初
期バイアス電流を低減でき、かつＰout の最大値を向上
することができる効果がある。
ーラトランジスタのバイアス回路によれば、バイポーラ
トランジスタのバイアス回路において、バイポーラトラ
ンジスタのベース電極に接続される定電流電源と、該定
電流電源とバイポーラトランジスタのベース電極との接
続点と接地電位との間に直列に接続された抵抗，及びダ
イオードとを備えた構成としたから、初期状態では、定
電流源からの電流の一部が抵抗，及びダイオードを流
れ、入力信号が大きくなったときに定電流源からの電流
がすべてトランジスタのベースを流れることにより、初
期バイアス電流を低減でき、かつＰout の最大値を向上
することができる効果がある。
【００６６】また、この発明（請求項４）に係るバイポ
ーラトランジスタのバイアス回路によれば、バイポーラ
トランジスタのバイアス回路において、バイポーラトラ
ンジスタのベース電極に接続される定電流電源と、該定
電流電源とバイポーラトランジスタのベース電極との接
続点に第１の抵抗を介してドレインが接続され，接地電
位にソースが接続され，上記定電流電源とバイポーラト
ランジスタのベース電極との接続点に第２の抵抗を介し
てゲートが接続されたＦＥＴを備えた構成としたから、
初期状態では、定電流源からの電流の一部が第１の抵
抗，及びＦＥＴを流れ、入力信号が大きくなったときに
定電流源からの電流がすべてトランジスタのベースを流
れることにより、初期バイアス電流を低減でき、かつＰ
out の最大値を向上することができる効果がある。
ーラトランジスタのバイアス回路によれば、バイポーラ
トランジスタのバイアス回路において、バイポーラトラ
ンジスタのベース電極に接続される定電流電源と、該定
電流電源とバイポーラトランジスタのベース電極との接
続点に第１の抵抗を介してドレインが接続され，接地電
位にソースが接続され，上記定電流電源とバイポーラト
ランジスタのベース電極との接続点に第２の抵抗を介し
てゲートが接続されたＦＥＴを備えた構成としたから、
初期状態では、定電流源からの電流の一部が第１の抵
抗，及びＦＥＴを流れ、入力信号が大きくなったときに
定電流源からの電流がすべてトランジスタのベースを流
れることにより、初期バイアス電流を低減でき、かつＰ
out の最大値を向上することができる効果がある。
【００６７】また、この発明（請求項５）に係るバイポ
ーラトランジスタのバイアス回路によれば、バイポーラ
トランジスタのバイアス回路において、バイポーラトラ
ンジスタのベース電極に接続される定電流電源と、該定
電流電源とバイポーラトランジスタのベース電極との接
続点に第１の抵抗を介してドレインが接続され，接地電
位にソースが接続され，上記定電流電源とバイポーラト
ランジスタのベース電極との接続点に第２の抵抗を介し
てゲートが接続されたＦＥＴを複数個備えた構成とした
から、初期状態では、定電流源からの電流の一部が第１
の抵抗，及びＦＥＴを流れ、入力信号が大きくなるにつ
れて複数のＦＥＴが順次オフしていき、最終的に定電流
源からの電流がすべてトランジスタのベースを流れるこ
とにより、初期バイアス電流を低減でき、かつＰout の
最大値を著しく向上することができる効果がある。
ーラトランジスタのバイアス回路によれば、バイポーラ
トランジスタのバイアス回路において、バイポーラトラ
ンジスタのベース電極に接続される定電流電源と、該定
電流電源とバイポーラトランジスタのベース電極との接
続点に第１の抵抗を介してドレインが接続され，接地電
位にソースが接続され，上記定電流電源とバイポーラト
ランジスタのベース電極との接続点に第２の抵抗を介し
てゲートが接続されたＦＥＴを複数個備えた構成とした
から、初期状態では、定電流源からの電流の一部が第１
の抵抗，及びＦＥＴを流れ、入力信号が大きくなるにつ
れて複数のＦＥＴが順次オフしていき、最終的に定電流
源からの電流がすべてトランジスタのベースを流れるこ
とにより、初期バイアス電流を低減でき、かつＰout の
最大値を著しく向上することができる効果がある。
【図１】 この発明の実施の形態１によるバイポーラト
ランジスタのバイアス回路を示す回路図である。
ランジスタのバイアス回路を示す回路図である。
【図２】 この発明の実施の形態１によるバイポーラト
ランジスタのバイアス回路の変形例を示す回路図であ
る。
ランジスタのバイアス回路の変形例を示す回路図であ
る。
【図３】 この発明の実施の形態１によるバイポーラト
ランジスタのバイアス回路の他の変形例を示す回路図で
ある。
ランジスタのバイアス回路の他の変形例を示す回路図で
ある。
【図４】 この発明の実施の形態１によるバイポーラト
ランジスタのバイアス回路の効果を説明するための図で
ある。
ランジスタのバイアス回路の効果を説明するための図で
ある。
【図５】 この発明の実施の形態２によるバイポーラト
ランジスタのバイアス回路を示す回路図である。
ランジスタのバイアス回路を示す回路図である。
【図６】 この発明の実施の形態２によるバイポーラト
ランジスタのバイアス回路の変形例を示す回路図であ
る。
ランジスタのバイアス回路の変形例を示す回路図であ
る。
【図７】 この発明の実施の形態２によるバイポーラト
ランジスタのバイアス回路の他の変形例を示す回路図で
ある。
ランジスタのバイアス回路の他の変形例を示す回路図で
ある。
【図８】 この発明の実施の形態２によるバイポーラト
ランジスタのバイアス回路の効果を説明するための図で
ある。
ランジスタのバイアス回路の効果を説明するための図で
ある。
【図９】 この発明の実施の形態３によるバイポーラト
ランジスタのバイアス回路を示す回路図である。
ランジスタのバイアス回路を示す回路図である。
【図１０】 この発明の実施の形態４によるバイポーラ
トランジスタのバイアス回路を示す回路図である。
トランジスタのバイアス回路を示す回路図である。
【図１１】 この発明の実施の形態３，及び実施の形態
４によるバイポーラトランジスタのバイアス回路の効果
を説明するための図である。
４によるバイポーラトランジスタのバイアス回路の効果
を説明するための図である。
【図１２】 この発明の実施の形態５によるバイポーラ
トランジスタのバイアス回路を示す回路図である。
トランジスタのバイアス回路を示す回路図である。
【図１３】 この発明の実施の形態５によるバイポーラ
トランジスタのバイアス回路の効果を説明するための図
である。
トランジスタのバイアス回路の効果を説明するための図
である。
【図１４】 ディジタル携帯電話機の回路構成を示すブ
ロック図である。
ロック図である。
【図１５】 ベース電流一定でバイアスして測定したＨ
ＢＴの入出力特性を示す図である。
ＢＴの入出力特性を示す図である。
【図１６】 図１５において最も高い効率が得られると
きのベース電圧の時間変化を示す図（(a) ），及びこの
ときのコレクタ電流の時間変化を示す図（(b) ）であ
る。
きのベース電圧の時間変化を示す図（(a) ），及びこの
ときのコレクタ電流の時間変化を示す図（(b) ）であ
る。
【図１７】 図１５の特性を示すＨＢＴにおいて、バイ
アス点が移動しないと仮定した場合の負荷曲線を示す図
である。
アス点が移動しないと仮定した場合の負荷曲線を示す図
である。
【図１８】 図１５の特性を示すＨＢＴにおいて、バイ
アス点が移動しないと仮定した場合の、入力振幅が小さ
いときのベース電流，及びコレクタ電流の時間変化を示
す図である。
アス点が移動しないと仮定した場合の、入力振幅が小さ
いときのベース電流，及びコレクタ電流の時間変化を示
す図である。
【図１９】 図１５の特性を示すＨＢＴにおいて、バイ
アス点が移動しないと仮定した場合の、入力振幅が大き
いときのベース電流，及びコレクタ電流の時間変化を示
す図である。
アス点が移動しないと仮定した場合の、入力振幅が大き
いときのベース電流，及びコレクタ電流の時間変化を示
す図である。
【図２０】 図１５の特性を示すＨＢＴにおいて、入力
振幅の増大とともにバイアス点が下方に移動する場合の
負荷曲線を示す図である。
振幅の増大とともにバイアス点が下方に移動する場合の
負荷曲線を示す図である。
【図２１】 図１５の特性を示すＨＢＴにおいて、バイ
アス点が移動しないと仮定した場合のベース電流，及び
コレクタ電流の時間変化を示す図である。
アス点が移動しないと仮定した場合のベース電流，及び
コレクタ電流の時間変化を示す図である。
１０ バイポーラトランジスタ、１１ 定電圧源、１
２，１９，２０，２２，２４，２５，３０，３１，３２
可変抵抗、１３ バイポーラトランジスタのコレクタ
端子、１４ バイポーラトランジスタのベース端子、１
５ バイポーラトランジスタのエミッタ端子、１６ Ｒ
Ｆ信号入力端子、１７ 容量、１８，２３ダイオード、
２１ 定電流源、２６，３３，３４ ＦＥＴ、２７，３
５，３８ＦＥＴのゲート端子、２８，３６，３９ ＦＥ
Ｔのドレイン端子、２９，３７，４０ ＦＥＴのソース
端子。
２，１９，２０，２２，２４，２５，３０，３１，３２
可変抵抗、１３ バイポーラトランジスタのコレクタ
端子、１４ バイポーラトランジスタのベース端子、１
５ バイポーラトランジスタのエミッタ端子、１６ Ｒ
Ｆ信号入力端子、１７ 容量、１８，２３ダイオード、
２１ 定電流源、２６，３３，３４ ＦＥＴ、２７，３
５，３８ＦＥＴのゲート端子、２８，３６，３９ ＦＥ
Ｔのドレイン端子、２９，３７，４０ ＦＥＴのソース
端子。
Claims (5)
- 【請求項１】 バイポーラトランジスタのバイアス回路
において、 バイポーラトランジスタのベース電極に接続される定電
圧電源と、 該定電圧電源とバイポーラトランジスタのベース電極と
の間に直列に接続された抵抗とを備えたことを特徴とす
るバイポーラトランジスタのバイアス回路。 - 【請求項２】 バイポーラトランジスタのバイアス回路
において、 バイポーラトランジスタのベース電極に接続される定電
圧電源と、 該定電圧電源とバイポーラトランジスタのベース電極と
の間に直列に接続されたダイオード，及び第１の抵抗
と、 上記定電圧電源とバイポーラトランジスタのベース電極
との間に、上記ダイオード，及び第１の抵抗と並列に接
続された、上記ダイオードの導通時の抵抗値と上記第１
の抵抗の抵抗値の加算値より抵抗値の高い第２の抵抗と
を備えたことを特徴とするバイポーラトランジスタのバ
イアス回路。 - 【請求項３】 バイポーラトランジスタのバイアス回路
において、 バイポーラトランジスタのベース電極に接続される定電
流電源と、 該定電流電源とバイポーラトランジスタのベース電極と
の接続点と接地電位との間に直列に接続された抵抗，及
びダイオードとを備えたことを特徴とするバイポーラト
ランジスタのバイアス回路。 - 【請求項４】 バイポーラトランジスタのバイアス回路
において、 バイポーラトランジスタのベース電極に接続される定電
流電源と、 該定電流電源とバイポーラトランジスタのベース電極と
の接続点に第１の抵抗を介してドレインが接続され，接
地電位にソースが接続され，上記定電流電源とバイポー
ラトランジスタのベース電極との接続点に第２の抵抗を
介してゲートが接続されたＦＥＴを備えたことを特徴と
するバイポーラトランジスタのバイアス回路。 - 【請求項５】 バイポーラトランジスタのバイアス回路
において、 バイポーラトランジスタのベース電極に接続される定電
流電源と、 該定電流電源とバイポーラトランジスタのベース電極と
の接続点に第１の抵抗を介してドレインが接続され，接
地電位にソースが接続され，上記定電流電源とバイポー
ラトランジスタのベース電極との接続点に第２の抵抗を
介してゲートが接続されたＦＥＴを複数個備えたことを
特徴とするバイポーラトランジスタのバイアス回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8198844A JPH1051245A (ja) | 1996-07-29 | 1996-07-29 | バイポーラトランジスタのバイアス回路 |
| KR1019970004666A KR980012844A (ko) | 1996-07-29 | 1997-02-17 | 바이폴라 트랜지스터의 바이어스회로 |
| US08/825,220 US5973543A (en) | 1996-07-29 | 1997-03-27 | Bias circuit for bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8198844A JPH1051245A (ja) | 1996-07-29 | 1996-07-29 | バイポーラトランジスタのバイアス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1051245A true JPH1051245A (ja) | 1998-02-20 |
Family
ID=16397863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8198844A Pending JPH1051245A (ja) | 1996-07-29 | 1996-07-29 | バイポーラトランジスタのバイアス回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5973543A (ja) |
| JP (1) | JPH1051245A (ja) |
| KR (1) | KR980012844A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003347850A (ja) * | 2002-05-22 | 2003-12-05 | Kankoku Joho Tsushin Gakuen | 電力増幅器のバイアス制御回路 |
| JP2004007434A (ja) * | 2002-05-31 | 2004-01-08 | Renesas Technology Corp | 無線通信システム |
| JP2005530387A (ja) * | 2002-06-11 | 2005-10-06 | スカイワークス ソリューションズ，インコーポレイテッド | 供給とバイアスの増幅による電力増幅システム |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7786674B2 (en) | 2004-11-03 | 2010-08-31 | Koninklijke Philips Electronics N.V. | Quartz metal halide lamp with improved lumen maintenance |
| KR101746462B1 (ko) | 2011-01-13 | 2017-06-15 | 한국전자통신연구원 | 고효율 정전류 회로 |
| WO2012096534A2 (ko) * | 2011-01-13 | 2012-07-19 | 한국전자통신연구원 | 고효율 정전류 회로 |
| US9335223B2 (en) * | 2012-09-05 | 2016-05-10 | Texas Instruments Incorporated | Circuits and methods for determining the temperature of a transistor |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03101511A (ja) * | 1989-09-14 | 1991-04-26 | Fujitsu Ltd | 電力増幅装置 |
| GB2258097B (en) * | 1991-07-23 | 1995-02-22 | Matra Marconi Space Uk Ltd | Microwave power amplifiers |
-
1996
- 1996-07-29 JP JP8198844A patent/JPH1051245A/ja active Pending
-
1997
- 1997-02-17 KR KR1019970004666A patent/KR980012844A/ko not_active Application Discontinuation
- 1997-03-27 US US08/825,220 patent/US5973543A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003347850A (ja) * | 2002-05-22 | 2003-12-05 | Kankoku Joho Tsushin Gakuen | 電力増幅器のバイアス制御回路 |
| JP2004007434A (ja) * | 2002-05-31 | 2004-01-08 | Renesas Technology Corp | 無線通信システム |
| JP2005530387A (ja) * | 2002-06-11 | 2005-10-06 | スカイワークス ソリューションズ，インコーポレイテッド | 供給とバイアスの増幅による電力増幅システム |
Also Published As
| Publication number | Publication date |
|---|---|
| KR980012844A (ko) | 1998-04-30 |
| US5973543A (en) | 1999-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7078974B2 (en) | High frequency power amplifier circuit | |
| KR100821197B1 (ko) | 고효율 혼합모드 전력 증폭기 | |
| US6236266B1 (en) | Bias circuit and bias supply method for a multistage power amplifier | |
| US7049892B2 (en) | High frequency power amplifier circuit device | |
| US7227415B2 (en) | High frequency power amplifier circuit and radio communication system | |
| US6958649B2 (en) | High-frequency power amplification electronic part and wireless communication system | |
| US6288612B1 (en) | Radio communication apparatus and radio frequency power amplifier | |
| KR101451455B1 (ko) | 선형 및 포화 모드에서의 동작을 위한 멀티모드 증폭기 | |
| US5724005A (en) | Linear power amplifier with automatic gate/base bias control for optimum efficiency | |
| US8710927B2 (en) | High-frequency power amplifier | |
| JP4683468B2 (ja) | 高周波電力増幅回路 | |
| US7688137B2 (en) | Low power consuming mixed mode power amplifier | |
| JP2006333060A (ja) | 高周波電力増幅及びそれを用いた無線通信装置 | |
| KR20050058306A (ko) | 증폭장치 | |
| US20090206933A1 (en) | Dual bias control circuit | |
| KR100422894B1 (ko) | 스위칭 이득을 갖는 저잡음 증폭기 및 증폭 방법 | |
| JP2000151310A (ja) | 半導体増幅回路および無線通信装置 | |
| JP2007067820A (ja) | 高周波電力増幅器 | |
| US20220166388A1 (en) | Power amplifier circuit | |
| US7173487B2 (en) | Power amplification circuit and communication device using the same | |
| US20030218500A1 (en) | Power amplifier capable of switching gain while suppressing noise power in reception band | |
| EP0895350A1 (en) | Low power gain controlled amplifier with high dynamic range | |
| JPH1051245A (ja) | バイポーラトランジスタのバイアス回路 | |
| JP2006303850A (ja) | 高周波電力増幅回路および無線通信端末 | |
| JP4609300B2 (ja) | 電力増幅器および無線機 |