JPH10500549A - 調整可能な閾値及びトラッキング・ヒステリシスを有する差動コンパレータ - Google Patents

Abstract

(57)【要約】 本発明のプログラマブル・コンパレータ回路は一対の差動入力を有し、それらの入力は、それぞれの同様の抵抗ネットワークを通して、それら入力の差と閾値電圧とを比較するために第１電流スイッチをオンにする。その閾値電圧は、選択された電流が前記抵抗ネットワークの１つを流れる時に生じる電圧によって設定され、従って第１電流スイッチを形成するトランジスタの１つ及び第２電流スイッチを流れるバイアス電流が、第２電流スイッチを形成するトランジスタの１つを流れるヒステリシス電流を設定する。前記第１電流スイッチの出力に接続された正帰還手段が第２電流スイッチを制御する。

Description

【発明の詳細な説明】 調整可能な閾値及びトラッキング・ヒ ステリシスを有する差動コンパレータ 技術分野 本発明は、概して云えば、差動コンパレータに関するものであり、更に詳しく 云えば、アナログ差動信号と任意の閾値との明確な比較を行うと共に差動入力が 閾値よりも大きいか或いは小さいかに関する表示を行う差動コンパレータに関す るものである。 背景技術 アナログ信号の処理では、信号が或指定されたレベル又は閾値を越えるかどう かを決定し得ることを要求されることが多い。これを達成するためのコンパレー タとして、負帰還を持たない高利得の差動増幅器が、正の入力を入力信号に及び 負の入力を所望の閾値に接続することによって使用されることがある。多くのア ナログ・システムでは、入力に現れる雑音を除去するために、入力信号は基準電 位、例えば、グラウンドに関して差動的にされる。従って、差動入力信号を直接 に処理し得るコンパレータが望ましい。 高性能ハード・ディスク・ドライブの読取チャネルのようなアナログ・システ ムでは、閾値は固定されず、むしろ、入 力信号の平均振幅が変化するに従って変化する。これらの変化は、読取ヘッド、 磁気媒体等における時間的及び位置的変動のために生じる。上記の理由により、 そのようなシステムでは、差動信号が使用される。従って、調整可能な閾値を有 する差動コンパレータが望ましい。 更に、そのようなコンパレータの出力を処理するために必要なディジタル論理 装置は、そのコンパレータの出力における確固とした信号を必要とする。そのコ ンパレータの出力が２つの論理レベルの中間に留まる場合、或いは、それがそれ らの論理レベルの間で急激に切り替わる場合、ディジタル論理装置はその出力を 解釈することができない。この問題は、入力信号がそのコンパレータの閾値電圧 に近接している時に特に著しい。 今や、この業界は、上記の問題すべてを回避するコンパレータ回路を切望して いる。現在入手可能なコンパレータはこれらの望ましい特徴に欠けているため、 差動入力信号を直接処理することができるのみならず調整可能な閾値を持ったコ ンパレータに対する要望がある。 発明の開示 従って、本発明は、調整可能な閾値及びその閾値が調整される時にその閾値を 追跡するヒステリシスを備えた差動コンパレータを提供する。 本発明は、それぞれの同じ抵抗ネットワークを通して接続 された一対の差動入力を有し、第１電流スイッチにおける活性装置をオンにする ためのプログラマブル・コンパレータ回路である。その電流スイッチにおけるこ の装置をオンにすることは、それらの入力の差とそれらの抵抗ネットワークの１ つを流れる選択された値の電流によって設定された閾値電圧との比較を可能にす る。これは、第１電流スイッチを形成するトランジスタの１つ及び第２電流スイ ッチを流れるバイアス電流を設定し、第２電流スイッチをオンにし、従って、第 ２電流スイッチを形成するトランジスタの１つを流れるヒステリシス電流を設定 する。前記第１電流スイッチの出力からの正帰還手段を設けることによって、第 ２電流スイッチの制御が確保される。 図面の簡単な説明 第１図は、概略形式で示された本発明の簡単な実施例である。 第２図は、概略形式で示された本発明の好適な実施例である。 発明を実施するための最良の形態 図面、特に、第１図を参照すると、本発明のコンパレータ回路の簡単な実施例 が概略形式で示される。この構成図は本発明のコンパレータ回路１０を示し、一 対のＮＰＮバイポーラ型エミッタ結合トランジスタ１２及び１３を含む。それら のトランジスタのエミッタは、ヒステリシス電流源１５を通してグラウンド１４ に接続される。トランジスタ１２及び１３のコレクタは、それぞれのヒステリシ ス抵抗１６及び１７を通してそれぞれの差動入力１８及び１９にそれぞれ接続さ れ、それらのベースは、それぞれのダイオード対Ｄ１、Ｄ２及びＤ３、Ｄ４を通 して出力２０及び２１にそれぞれ接続される。 更に、回路１０は、一対のＮＰＮバイポーラ型エミッタ結合の主増幅トランジ スタ２２及び２３から成る第２のエミッタ結合スイッチを含む。これらの主増幅 トランジスタ２２及び２３のエミッタはバイアス電流源２４を通してグラウンド １４に接続される。これらの増幅トランジスタ２２及び２３のコレクタは、それ ぞれの電流抵抗２６及び２７を通して供給電圧Ｖ_DDに及びそれぞれの出力ＮＰＮ バイポーラ型駆動トランジスタ２８及び２９のベースにそれぞれ接続される。主 増幅トランジスタ２２及び２３のベースは、それぞれの閾値抵抗３０及び３１を 通してスイッチング・トランジスタ１２及び１３のコレクタにそれぞれ接続され る。更に、増幅トランジスタ２３のベースは閾値電流源３３を通してグラウンド １４に接続される。 出力駆動トランジスタ２８及び２９はそれらのコレクタを電圧源Ｖ_DDに接続さ れ、それらのエミッタをそれぞれの出力２０及び２１に及びそれぞれのダイオー ド対Ｄ１、Ｄ２及びＤ３、Ｄ４を通してそれぞれのスイッチング・トランジスタ １２及び１３のベースにそれぞれ接続される。 上記の回路は次のように動作する。変動する差動入力電圧信号が、それぞれ、 入力１８及び１９に印加されるものと仮定する。この説明の便宜上、当初、入力 １８に印加された信号の電圧は、入力１９に印加された信号の電圧よりもずっと 高いものと仮定する。入力１８に印加されたその高い電圧は増幅トランジスタ２ ２をオンにさせ、電圧源Ｖ_DDから電流抵抗２６、トランジスタ２２、及び電流源 ２４を通してグラウンド１４に電流が流れるのを可能にする。トランジスタ２２ がオンになる時、駆動トランジスタ２８のベースに印加された電圧は降下させら れる。トランジスタ２８はエミッタ・フォロワとして動作するので、それのベー ス電圧の降下はそれのエミッタにおける電圧及びトランジスタ１２のベースにお ける電圧も降下させ、そしてトランジスタ１２はオフに保持される。 同時に、トランジスタ２３は、入力１９からそれのベースに印加された低い入 力電圧によってオフに保持される。トランジスタ２３はオフであるため、駆動ト ランジスタ２９のベースに印加された電圧は高いままであり、トランジスタ１３ はオンのままであり、そして電流が入力１９からヒステリシス抵抗１７、トラン ジスタ１３、及びヒステリシス電流源１５を通してグラウンド１４に流れる。閾 値電流源３３は、すべての回路状態の下で、入力１９からヒステリシス抵抗１７ 及び閾値抵抗３１の両方を通して一定の電流を流し続けるこ とに注意すべきである。 その印加された入力電圧信号が変化する時、それらの間の差は減少する。そし て、２つの入力の間の電圧差が閾値抵抗３１及びヒステリシス抵抗１７にまたが る合計電圧に近づく時、主増幅トランジスタ２２及び２３の両方は導通し始め、 その増幅器はそれのリニア・モードに入る。 そのリニア・モードにおける主増幅器によって、トランジスタ１２及び１３よ り成るヒステリシス・スイッチもそれのリニア・モードに入る。それは、そのヒ ステリシス・スイッチ・トランジスタ１２及び１３のコレクタと、それらコレク タの各々が接続されるそれぞれの増幅トランジスタ２２及び２３のベースとの間 のフィードバック・ループのためである。トランジスタ１２及び２２の間及びト ランジスタ１３及び２３の間のこれらのフィードバックは正帰還であり、そのフ ィードバックが一定の利得に達する時、ネットワーク全体をスイッチさせる。こ れは、ほぼ、トランジスタ２２及び２３のベースに印加される電圧が等しくなる 時点で生じる。 入力１８及び１９に印加される差動電圧が変化し続ける時、即ち、入力１９が 入力１８と閾値抵抗３１及びヒステリシス抵抗１７にまたがる全電圧との和より も更に正になる時、増幅トランジスタ２３は更に十分にオンになり、トランジス タ２２はオフになる。今や、Ｖ_DDからバイアス電流源２４を通してグラウンド１ ４に流れる電流は、Ｖ_DDから電流抵抗２７、トランジスタ２３、及びバイアス電 流源２４を通してグラウ ンド１４に流れるようにスイッチする。トランジスタ２３をオンにすることによ って、駆動トランジスタ２９のベースに印加された電圧は降下させられる。トラ ンジスタ２９はエミッタ・フォロワとして動作するので、それのベース電圧の降 下は、それのエミッタにおける電圧及びトランジスタ１３のベースにおける電圧 を降下させ、トランジスタ１３をオフにする。 今やトランジスタ２２がオフであることによって、駆動トランジスタ２８のベ ースに印加される電圧は高くなり、トランジスタ１２をオンにする。今や入力１ ８からヒステリシス抵抗１６、トランジスタ１２、及びヒステリシス電流源１５ を通してグラウンド１４に電流が流れる。閾値電流源３３は、すべての回路状態 の下で、入力１９からヒステリシス抵抗１７及び閾値抵抗３１の両方を通して一 定の電流を流し続けることに注意して欲しい。 入力１９における入力電圧ＶＰが入力１８における入力電圧ＶＮに関して減少 する場合、電流は最終的に前述の初期状態に戻るであろう。しかし、これが生じ る閾値電圧は、その回路が初期状態からスイッチした電圧とは異なる。これは、 電流Ｉ_Hがヒステリシス抵抗１７ではなくヒステリシス抵抗１６を流れるためで ある。これは、増幅トランジスタ２２のベースを入力電圧ＶＮより低い電圧Ｉ_H Ｒ_Hにさせる。一方、増幅トランジスタ２３のベースは入力電圧ＶＰよりもＩ_T（ Ｒ_H＋Ｒ_T）だけ低い。この状態からのスイッチ・ポイントは、 これらのベース電圧がほぼ等しい時、又は即ち、 (ＶＰ−ＶＮ)＝Ｉ_T(Ｒ_H＋Ｒ_T)−Ｉ_HＲ_H の場合に生じる。これは、前述の初期状態からの (ＶＰ−ＶＮ)＝Ｉ_T(Ｒ_H＋Ｒ_T)＋Ｉ_HＲ_H の時のスイッチ・ポイントとは対照的である。 従って、アナログ差動信号と任意の閾値レベルとの明確な比較を行い得るコン パレータ回路を教示したことになる。又、その回路は、差動入力が閾値よりも大 きい（論理的１の出力）か或いは小さい（論理的０の出力）かの論理的表示を可 能にする。 そのコンパレータがヒステリシス電流源１５及びヒステリシス抵抗（Ｒ_H）１ ６を流れる電流Ｉ_Hに等しい電圧においてスイッチ・ポイントを有するというこ と、即ち、閾値Ｉ_T(Ｒ_H＋Ｒ_T)の上及び下のＩ_HＲ_Hがその結果として２Ｉ_HＲ_Hの ヒステリシス幅を生じるということは簡単に証明可能である。これは、そのコン パレータのヒステリシスが閾値電圧に無関係に設定可能であるか、或いは単にＩ_T 、Ｉ_H、Ｒ_T、及びＲ_Hの適当な値を選択することによってその閾値電圧に追従す るように設定可能であることを意味する。 その回路を分析すれば、次のような基準を満たすことによって、コンパレータ の閾値が外部供給電圧Ｖ_THに比例すること及びヒステリシスがαＶ_THであること （但し、αはその閾値とヒステリシスとの間の所望の比例定数である）は容易に 証明されるであろう。 コンパレータの好適な実施例が第２図に示される。この第２図において、本発 明のコンパレータ回路は、エミッタがヒステリシス電流源１１５を通してグラウ ンド１１４に接続された一対のＮＰＮバイポーラ型エミッタ結合トランジスタ１ １２及び１１３より成るヒステリシス電流スイッチを含む。トランジスタ１１２ 及び１１３のコレクタは、それぞれのヒステリシス抵抗１１６及び１１７を通し て一対のＮＰＮバイポーラ型エミッタ・フォロワ・トランジスタ１４０及び１４ １のエミッタにそれぞれ接続される。従って、トランジスタ１１２のコレクタは エミッタ・フォロワ・トランジスタ１４０のエミッタに接続され、補助スイッチ ・トランジスタ１１３のコレクタはエミッタ・フォロワ・トランジスタ１４１の エミッタに接続される。それぞれの差動入力１１８及び１１９は、それぞれ、こ れらのエミッタ・フォロワ・トランジスタ１４０及び１４１のベースに接続され る。スイッチング・トランジスタ１１２及び１１３は、それぞれのダイオード対 Ｄ７、Ｄ８及びＤ１３、Ｄ１４を通して出力１２０及び１２１にそれぞれ接続さ れる。 ベースがスイッチング・トランジスタ１１２及び１１３のベースと共通に接続 されたＮＰＮバイポーラ型トランジスタ１４２及び１４３によって、補助エミッ タ結合電流スイッチが形成される。この補助電流スイッチはエミッタ・フォロワ ・トランジスタ１４０及び１４１とグラウンド１１４との間に接続される。更に 詳しく云えば、補助トランジスタ１４２ 及び１４３のエミッタは別の電流源１１５ａを通してグラウンド１１４に結合さ れ、それらのコレクタはエミッタ・フォロワ・トランジスタ１４０及び１４１の それぞれのエミッタに交差結合される。従って、トランジスタ１４２のコレクタ はエミッタ・フォロワ・トランジスタ１４１のエミッタに接続され、補助スイッ チ・トランジスタ１４３のコレクタはエミッタ・フォロワ・トランジスタ１４０ のエミッタに接続される。 第１図に示された回路と同様に、第２図に示された回路は、更に、一対のＮＰ Ｎバイポーラ型エミッタ結合の主増幅トランジスタ１２２及び１２３を含んでい る。これらの主増幅トランジスタ１２２及び１２３のエミッタはバイアス電流源 １２４を通してグラウンド１１４に接続される。これらの増幅トランジスタ１２ ２及び１２３のコレクタは、それぞれの電流抵抗１２６及び１２７を通して供給 電圧Ｖ_DDに及びそれぞれの出力駆動ＮＰＮバイポーラ型トランジスタ１２８及び １２９のベースにそれぞれ接続される。主増幅トランジスタ１２２及び１２３の ベースは、それぞれの閾値抵抗１３０及び１３１を通してスイッチング・トラン ジスタ１１２及び１１３のコレクタにそれぞれ接続される。増幅トランジスタ１ ２３のベースは、更に、閾値電流源１３３を通してグラウンド１１４に接続され る。 出力駆動トランジスタ１２８及び１２９はそれらのコレクタを電圧源Ｖ_DDに接 続され、それらのエミッタをそれぞれの 出力１２０及び１２１に、及びそれぞれのダイオード対Ｄ７、Ｄ８及びＤ１３、 Ｄ１４を通してそれぞれのスイッチング・トランジスタ１１２及び１１３のベー スにそれぞれ接続される。 エミッタ・フォロワ・トランジスタ１４０及び１４１、及びトランジスタ１４ ２及び１４３から成る補助電流スイッチの付加は本発明のコンパレータ回路の動 作を大きく改善する。エミッタ・フォロワ・トランジスタ１４０及び１４１でも って入力電圧ＶＮ及びＶＰをバッファすることによって、これらのポイントを駆 動する回路における実効負荷は減少する。又、これらの装置の付加の結果、２つ のエミッタ・フォロワ・トランジスタ１４０及び１４１においてベース・エミッ タ電圧Ｖbc のレベル・シフトが生じ、それらのエミツタ・フォロワ・トランジ スタ１４０及び１４１の間の如何なるベース・エミッタ電圧Ｖbcの不一致も閾値 電圧からのオフセットとして現れる。Ｖbcの最小差は、それらの２つの装置を流 れる電流が等しく保持される場合に生じるであろう。第２及び第３のスイッチ、 即ち、トランジスタ１１２及び１１３から成る電流スイッチ及びトランジスタ１ ４２及び１４３から成る電流スイッチを通過するバイアス電流レベルを選択的に 設定することによって、エミッタ・フォロワ・トランジスタ１４０及び１４１を 流れる電流をすべての動作状態の下で一定となるようにすることが可能である。 上述のように、補助電流スイッチ・トランジスタ１４２及 び１４３のコレクタを交差接続することによって、電流源１１５ａを流れる余分 なヒステリシス電流Ｉ_Hは、オンである主増幅トランジスタを駆動するエミッタ ・フォロワ・トランジスタによって制御される。この電流は、その回路を流れる すべてのバイアス及びベース電流が供給される時、エミッタ・フォロワ・トラン ジスタ１４０及び１４１における合計電流が完全に等しくなることを保証するよ うに選択される。形成された実際の回路では、閾値電圧は外部閾値電圧及び基準 電圧の間の電圧差の８０％であり、ヒステリシスの実際の幅は名目的には閾値電 圧の２０％であった。 それらの回路はＮＰＮバイポーラ型トランジスタを使用して実現されるものと して示されたけれども、適当な電圧変更によってＰＮＰバイポーラ型トランジス タが代用可能であることを注意すべきである。又、ＭＯＳＦＥＴのような電界効 果型トランジスタ（ＦＥＴ）も使用可能であるが、そのようなＦＥＴ装置を使用 する場合、回路速度及び精度は減少することがある。 従って、本発明は、回路に対する差動入力の電圧を変更することによって調整 することができる所定の閾値電圧と差動入力とを比較する完全な差動コンパレー タ回路を教示するものである。更に、本発明のコンパレータは、１よりも小さい 係数によって閾値に追従するヒステリシスを与える。 産業上の利用可能性 これで、本発明の好適な実施例の説明を終わる。ここで開示した本発明の技術 範囲から逸脱することなく、上記のプロセスの変更を行うことは可能であるので 、上記の説明に含まれた、或いは添付図面に示されたすべての事項は限定的意味 においてではなく、例示的な意味において解釈されることが意図されている。従 って、今や、請求の範囲に示された本発明の精神及び技術範囲から逸脱すること なく、他の代替案及び修正案が当業者には明らかとなるであろう。

Claims (1)

1. 【特許請求の範囲】 １．各々がそれぞれの抵抗ネットワークを通して第１電流スイッチに接続された 一対の差動入力にして、前記入力の間の差動電圧と前記それぞれの抵抗ネットワ ークのうちの選択された１つを流れる電流により設定された閾値電圧とを比較す るために前記第１電流スイッチをオンにするための、及び前記第１電流スイッチ を形成するトランジスタの１つ及び第２電流スイッチを流れるバイアス電流を設 定して前記第２電流スイッチをオンにするための、及び前記第２電流スイッチを 形成するトランジスタの１つを流れるヒステリシス電流を設定するための差動入 力と、 前記第１電流スイッチの出力に接続され、前記第２電流スイッチを制御するた めの正帰還手段と、 を含むプログラマブル・コンパレータ回路。 ２．各々が閾値抵抗及びヒステリシス抵抗を含む一対の抵抗ネットワークと、 各々がそれぞれの抵抗ネットワークを通して第１トランジスタ対を含む第１電 流スイッチに接続された一対の差動入力にして、前記入力の間の差動電圧と前記 それぞれの抵抗ネットワークのうちの選択された１つを流れる電流により設定さ れた閾値電圧とを比較するために前記第１電流スイッチをオンにするための、及 び前記第１電流スイッチを形成するトランジスタの１つ及び第２トランジスタ対 を含む第２電流スイ ッチを流れるバイアス電流を設定して前記第２電流スイッチをオンにするための 、及び前記第２電流スイッチを形成するトランジスタの１つを流れるヒステリシ ス電流を設定するための差動入力と、 前記第１電流スイッチの出力に接続され、前記抵抗ネットワークにおけるヒス テリシス抵抗にまたがる電圧降下に等しい予測可能なヒステリシス電圧を生じさ せるように前記第２電流スイッチを制御するための正帰還手段と、 を含むプログラマブル・コンパレータ回路。 ３．第３トランジスタ対を含む第３電流スイッチが設けられ、 前記差動入力はそれぞれ前記第３電流スイッチのトランジスタを通して電流源 に接続され、 前記正帰還手段は前記第３電流スイッチのトランジスタを制御するように交差 結合される ことを特徴とする請求の範囲第１項に記載の回路。 ４．各々がそれぞれの同様の抵抗ネットワークを通して第１トランジスタ対を含 む第１電流スイッチに接続された一対の差動入力にして、前記入力の間の差と前 記それぞれの抵抗ネツトワークの１つにまたがる前記入力のうちの選択された１ つによって設定された閾値電圧とを比較するために前記第１電流スイッチをオン にするための、及び前記第１電流スイッチを形成するトランジスタの１つ及び第 ２トランジスタ対を含む第２電流スイッチを流れるバイアス電流を設定して前記 第２電流スイッチをオンにするための、及び前記第２電流ス イッチを形成するトランジスタの１つを流れるヒステリシス電流を設定するため の差動入力と、 前記第１電流スイッチの出力に接続され、前記抵抗ネットワークのうちの他方 にまたがる電圧降下に等しい予測可能なヒステリシスを生じさせるように前記第 ２電流スイッチを制御するための正帰還手段と、 を含むプログラマブル・コンパレータ回路。 ５．第３トランジスタ対を含む第３電流スイッチが設けられ、 前記差動入力はそれぞれ前記第３電流スイッチのトランジスタを通してグラウ ンドに接続され、 前記正帰還手段は前記第３電流スイッチのトランジスタを制御するように交差 結合される ことを特徴とする請求の範囲第１項に記載の回路。 ６．前記トランジスタはバイポーラ型トランジスタであることを特徴とする請求 の範囲第１項に記載の回路。 ７．前記電流スイッチの各々は一対のエミッタ結合ＮＰＮバイポーラ型トランジ スタを含むことを特徴とする請求の範囲第１項に記載の回路。 ８．前記それぞれの同様の抵抗ネットワークは第１及び第２抵抗を含み、 前記第１電流スイッチはＮＰＮバイポーラ型エミッタ結合トランジスタの第１ の対を含み、 前記第２電流スイッチはＮＰＮバイポーラ型トランジスタの第２の対を含み、 前記第２電流スイッチを制御するために前記第１電流スイッチの出力に接続さ れた前記正帰還手段は前記第２抵抗を含む ことを特徴とする請求の範囲第４項に記載のプログラマブル・コンパレータ回 路。 ９．一対のエミッタ・フォロワ・トランジスタが設けられ、前記エミッタ・フォ ロワ・トランジスタの各々はそれぞれ前記ネットワークの各々における第１抵抗 と前記入力との間に接続されることを特徴とする請求の範囲第４項に記載のプロ グラマブル・コンパレータ回路。 １０．第３電流スイッチが設けられ、前記第３電流スイッチの出力はそれぞれの エミッタ・フォロワ・トランジスタの各々と前記ネットワークの各々における前 記第１抵抗との間のそれぞれの接続点に交差結合されることを特徴とする請求の 範囲第９項に記載のプログラマブル・コンパレータ回路。 １１．前記ヒステリシス電流は前記閾値電流に比例することを特徴とする請求の 範囲第４項に記載のプログラマブル・コンパレータ回路。 １２．前記第２及び第３電流スイッチのバイアス電流レベルは前記エミッタ・フ ォロワ・トランジスタにおいて一定の電流を供給するように設定されることを特 徴とする請求の範囲第１０項に記載のプログラマブル・コンパレータ回路。