JPH1049609A - Mean n-th power device and amplitude compressing/ extending device using the same - Google Patents

Mean n-th power device and amplitude compressing/ extending device using the same

Info

Publication number
JPH1049609A
JPH1049609A JP20232396A JP20232396A JPH1049609A JP H1049609 A JPH1049609 A JP H1049609A JP 20232396 A JP20232396 A JP 20232396A JP 20232396 A JP20232396 A JP 20232396A JP H1049609 A JPH1049609 A JP H1049609A
Authority
JP
Japan
Prior art keywords
input
signal
current
voltage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20232396A
Other languages
Japanese (ja)
Other versions
JP3501196B2 (en
Inventor
Yasuhiro Amano
泰宏 天野
Masaharu Ikeda
雅春 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP20232396A priority Critical patent/JP3501196B2/en
Publication of JPH1049609A publication Critical patent/JPH1049609A/en
Application granted granted Critical
Publication of JP3501196B2 publication Critical patent/JP3501196B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To smooth the switching of a gain, and to clearly change the switching by using a mean N-th power means for a method for synthesizing a control signal. SOLUTION: Rectified currents |I6| of input currents inputted to a signal synthesizer 100 are compared with currents I8 from a current source, and when the input currents are smaller, an output voltage V2 is turned into a constant gain area in proportion to the size of an input voltage V1, and set by the currents I8. On the other hand, when the input currents are larger, the output voltage V2 is turned into a constant voltage output area for outputting a constant voltage regardless of the size of the input voltage V1. Thus, the switching of the gain of a output voltage characteristic from the constant gain area to the constant voltage output area can be clearly changed by control currents I3 obtained by N-power averaging and synthesizing the inputs of the rectified currents |I6| being an input signal inputted to the signal synthesizer 100 and the currents I8 of the current source.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、音声及び映像等の
信号処理を行う、ALC(自動レベルコントロール)装
置,振幅圧縮伸張装置で、特にN乗平均装置とそれを用
いた振幅圧縮伸張装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an ALC (automatic level control) device and an amplitude compression / expansion device for processing signals such as audio and video, and more particularly to an N-mean-square device and an amplitude compression / expansion device using the same. Things.

【0002】[0002]

【従来の技術】従来、この種の装置には米国フィリップ
ス社半導体データハンドブックのNE/SA572に記載
のコンパンダ(振幅圧縮伸張)装置が一般的であった。図
13は米国フィリップス社NE/SA572をALC装置の
構成にした場合、また、図15はコンプレッサ装置、図16
はエキスパンダ装置の構成にした場合を示すブロック図
である。
2. Description of the Related Art Conventionally, a compander (amplitude compression / expansion) apparatus described in Philips Semiconductor Data Handbook NE / SA572 has been generally used as this kind of apparatus. Figure
13 shows a case where Philips NE / SA572 of the United States is configured as an ALC device, FIG. 15 shows a compressor device, and FIG.
FIG. 4 is a block diagram showing a case where the configuration is an expander device.

【0003】図13に示すALC装置は、入力信号が設定
値より大きくなったときだけ利得を下げることにより歪
を抑えられ、また、図15のコンプレッサ装置と図16のエ
キスパンダ装置を組み合わせることにより、狭いダイナ
ミックレンジを通じての信号伝送でも、聴感上のダイナ
ミックレンジを確保するのに有用である。
The ALC device shown in FIG. 13 can suppress distortion by lowering the gain only when the input signal becomes larger than a set value. Further, by combining the compressor device shown in FIG. 15 and the expander device shown in FIG. This is useful for securing a dynamic range in audibility even in signal transmission through a narrow dynamic range.

【0004】以下に、その構成・動作について、図面を
参照しながら説明する。図13は、ALC装置の構成にし
たブロック図で、図13において、1は信号の入力端子、
2は信号の出力端子、3はALC装置の利得を制御する
制御端子、4は、入力端子1に加わる信号の入力電圧V
1を電流に変換し、後述する利得変換増幅器へ入力する
電圧電流変換器、5は、信号の入出力を電流で扱うよう
に構成され、入力が仮想接地点となる利得可変増幅器、
6は、入力端子1に加わる信号の入力電圧V1を電流に
変換し、後述する整流器へ入力する電圧電流変換器、7
は、信号の入出力を電流で扱うように構成されており、
入力が仮想接地点となる整流器、8は制御端子3から入
力される電流I8の電流源、9は、電流源8の電流I8
と整流器7の出力する整流電流|I6|を混合し、利得
可変増幅器5の制御電流I3を出力する混合器、10は、
利得可変増幅器5の出力電流I2を電圧に変換し、増幅
器10aとインピーダンス10bからなる電流電圧変換器であ
る。
[0004] The configuration and operation will be described below with reference to the drawings. FIG. 13 is a block diagram showing the configuration of an ALC device. In FIG. 13, reference numeral 1 denotes a signal input terminal;
2 is a signal output terminal, 3 is a control terminal for controlling the gain of the ALC device, and 4 is an input voltage V of a signal applied to the input terminal 1.
A voltage-current converter 5 for converting 1 into a current and inputting it to a gain conversion amplifier, which will be described later;
Reference numeral 6 denotes a voltage-current converter that converts an input voltage V1 of a signal applied to the input terminal 1 into a current and inputs the current to a rectifier described later.
Is configured to handle the input and output of signals with current,
A rectifier whose input is a virtual ground point, 8 is a current source of a current I8 input from the control terminal 3, and 9 is a current source of a current I8 of the current source 8.
And a rectifier current | I6 | output from the rectifier 7, and a mixer 10 that outputs a control current I3 of the variable gain amplifier 5,
This is a current-voltage converter that converts the output current I2 of the variable gain amplifier 5 into a voltage and includes an amplifier 10a and an impedance 10b.

【0005】また、利得可変増幅器5は、入力された電
流I1を混合器9からの制御電流I3によって除算する
除算器として機能するようになっている。図14は図13の
構成での入力電圧V1と出力電圧V2の関係を示す図で
ある。
The variable gain amplifier 5 functions as a divider for dividing the input current I1 by the control current I3 from the mixer 9. FIG. 14 is a diagram showing the relationship between the input voltage V1 and the output voltage V2 in the configuration of FIG.

【0006】次に、図15は入力信号の1/2乗に比例し
た電圧を出力するコンプレッサ装置の構成を示すブロッ
ク図で、制御信号を出力電圧V2から得る構成にしてあ
る。図16は入力信号の2乗に比例した電圧を出力するエ
キスパンダ装置の構成を示すブロック図で、制御信号を
入力電圧V1から得る構成にし、利得可変増幅装置5が
入力された電流I1を混合器9からの制御電流I3によ
って乗算する乗算器として機能するようにしたものであ
る。
Next, FIG. 15 is a block diagram showing a configuration of a compressor device for outputting a voltage proportional to a half power of an input signal, in which a control signal is obtained from an output voltage V2. FIG. 16 is a block diagram showing a configuration of an expander device that outputs a voltage proportional to the square of an input signal. The configuration is such that a control signal is obtained from the input voltage V1, and the variable gain amplifier 5 mixes the input current I1. It functions as a multiplier for multiplying by the control current I3 from the unit 9.

【0007】また、図15のコンプレッサ装置と図16のエ
キスパンダ装置を組み合わせることにより、最終的に入
力電圧と出力電圧が比例関係になるコンパンダ装置を構
成することができる。さらに、図15、図16において前記
図13で説明した構成部材と対応するものには、同一の符
号を付しその重複する説明は省略する。
Further, by combining the compressor device shown in FIG. 15 and the expander device shown in FIG. 16, a compander device in which the input voltage and the output voltage finally have a proportional relationship can be constituted. Further, in FIGS. 15 and 16, components corresponding to those described with reference to FIG. 13 are denoted by the same reference numerals, and redundant description thereof will be omitted.

【0008】次に、図13に示したALC装置の動作につ
いて説明する。いま、入力端子1に入力電圧V1が加え
られたとすると、利得可変増幅器5の入力が仮想接地点
になっているので、入力電圧V1は電圧電流変換器4に
よって(数1)のように入力電流I1に変換される。
Next, the operation of the ALC apparatus shown in FIG. 13 will be described. Now, assuming that the input voltage V1 is applied to the input terminal 1, the input of the variable gain amplifier 5 is at the virtual ground point. Converted to I1.

【0009】[0009]

【数1】 (Equation 1)

【0010】但し、Z4;電圧電流変換器4の変換係数 この変換された入力電流I1は、利得可変増幅器5に入
力される。
Here, Z4: conversion coefficient of the voltage / current converter 4 The converted input current I1 is input to the variable gain amplifier 5.

【0011】また、整流器7の入力も仮想接地点になっ
ており、入力電圧V1は電圧電流変換器6によって電流
I6に変換され、さらに整流器7によって整流された
(数2)のような整流電流|I6|となり、混合器9に入
力される。
The input of the rectifier 7 is also at a virtual ground point, and the input voltage V1 is converted into a current I6 by the voltage / current converter 6, and further rectified by the rectifier 7.
The rectified current | I6 | as shown in (Equation 2) is input to the mixer 9.

【0012】[0012]

【数2】 (Equation 2)

【0013】但し、Z6;電圧電流変換器6の変換係数 混合器9は、制御端子3からの電流I8と整流器7の整
流電流|I6|が足された制御電流I3を出力するよう
になっており、(数3)で表されるようになる。
However, Z6: the conversion coefficient of the voltage-current converter 6 The mixer 9 outputs a control current I3 obtained by adding the current I8 from the control terminal 3 and the rectified current | I6 | of the rectifier 7. And is expressed by (Equation 3).

【0014】[0014]

【数3】I3=|I6|+I8 一方、利得可変増幅器5は入力電流I1を制御信号とな
る混合器9からの制御電流I3によって除算する除算器
として機能するので、利得可変増幅器5に入力電流I1
が入力され、制御信号として制御電流I3が入力される
と、利得可変増幅器5の出力電流I2は(数4)のように
なる。
I3 = | I6 | + I8 On the other hand, the variable gain amplifier 5 functions as a divider for dividing the input current I1 by the control current I3 from the mixer 9 as a control signal. I1
Is input and the control current I3 is input as a control signal, the output current I2 of the variable gain amplifier 5 becomes as shown in (Equation 4).

【0015】[0015]

【数4】 (Equation 4)

【0016】この利得可変増幅器5の出力電流I2は、
増幅器10aとインピーダンス10bによって負帰還回路を構
成している電流電圧変換器10の仮想接地点に入力される
ので、増幅器10aの出力電圧V2は、利得可変増幅器5
の出力電流I2とインピーダンス10bを乗算した出力電
圧V2になり、(数5)で表されるようになる。
The output current I2 of the variable gain amplifier 5 is
The output voltage V2 of the amplifier 10a is input to the virtual ground point of the current-voltage converter 10 forming a negative feedback circuit by the amplifier 10a and the impedance 10b.
The output voltage V2 is obtained by multiplying the output current I2 by the impedance 10b, and is represented by (Equation 5).

【0017】[0017]

【数5】 (Equation 5)

【0018】但し、Z10;電流電圧変換器10の変換係数 ここで、入力端子1に入力される信号が十分小さく、整
流電流|I6|が電流I8より十分小さい場合、すなわ
ち|V1|/Z6≪I8の場合、(数5)の分母の|V1
|/Z6は無視することができ、入力電圧V1と出力電
圧V2の関係は(数6)のようになる。
Here, Z10: the conversion coefficient of the current-voltage converter 10, where the signal input to the input terminal 1 is sufficiently small and the rectified current | I6 | is sufficiently smaller than the current I8, that is, | V1 | / Z6}. In the case of I8, | V1 of the denominator of (Equation 5)
| / Z6 can be ignored, and the relationship between the input voltage V1 and the output voltage V2 is as shown in (Equation 6).

【0019】[0019]

【数6】 (Equation 6)

【0020】これより、入力電圧V1が小さいとき、す
なわち|V1|/Z6≪I8のときは出力電圧V2は入
力電圧V1の大きさに比例するようになり、その時の利
得はZ10/(Z4×I8)で決定されるようになる。
Accordingly, when the input voltage V1 is small, that is, when | V1 | / Z6≪I8, the output voltage V2 is proportional to the magnitude of the input voltage V1, and the gain at that time is Z10 / (Z4 × I8).

【0021】また、入力端子1に入力される信号が十分
大きく、整流電流|I6|が電流I8より十分大きい場
合、すなわち|V1|/Z6≫I8の場合、(数5)の分
母のI8は無視することができ、入力電圧V1と出力電
圧V2の関係は(数7)のようになる。
When the signal input to the input terminal 1 is sufficiently large and the rectified current | I6 | is sufficiently larger than the current I8, that is, when | V1 | / Z6≫I8, I8 in the denominator of (Equation 5) is It can be ignored, and the relationship between the input voltage V1 and the output voltage V2 is as shown in (Equation 7).

【0022】[0022]

【数7】 (Equation 7)

【0023】これより、入力電圧V1が大きくなり、す
なわち|V1|/Z6≫I8の時は出力電圧V2の大き
さは入力電圧V1の大きさとは無関係になり、電圧電流
変換器4,6、電流電圧変換器10の変換係数のZ4,Z
6,Z10によって決定される電圧になる。
As a result, when the input voltage V1 increases, that is, when | V1 | / Z6≫I8, the magnitude of the output voltage V2 becomes independent of the magnitude of the input voltage V1, and the voltage-current converters 4, 6, Conversion coefficients Z4, Z of current-voltage converter 10
6, Z10.

【0024】図14は、(数6)と(数7)から求められた図
13の構成での入力電圧V1と出力電圧V2の特性を表し
たものである。
FIG. 14 is a diagram obtained from (Equation 6) and (Equation 7).
13 shows characteristics of the input voltage V1 and the output voltage V2 in the configuration of FIG.

【0025】このように、入力電圧に比例した整流電流
|I6|と制御端子3から入力される電流源8の電流I
8を混合して利得可変増幅器5に制御信号として入力
し、利得可変増幅器5を除算器として機能させることに
より、入力電圧V1が小さいときは、出力電圧V2は
(数6)で求められたように入力電圧V1の大きさに比例
して大きくなり、その時の利得はZ10/(Z4×I8)で
設定される。一方、入力端子1に入力される信号が十分
大きくなると、出力電圧V2の大きさは(数7)で求めら
れたように入力電圧V1の大きさとは無関係になり、電
圧電流変換器4,6、電流電圧変換器10の変換係数Z
4,Z6,Z10によって決定される定電圧出力になるA
LC装置を構成することができる。
As described above, the rectified current | I6 | proportional to the input voltage and the current I of the current source 8 input from the control terminal 3
8 is input to the variable gain amplifier 5 as a control signal, and the variable gain amplifier 5 is caused to function as a divider, so that when the input voltage V1 is small, the output voltage V2 becomes
As obtained by (Equation 6), the voltage increases in proportion to the magnitude of the input voltage V1, and the gain at that time is set by Z10 / (Z4 × I8). On the other hand, when the signal input to the input terminal 1 becomes sufficiently large, the magnitude of the output voltage V2 becomes irrelevant to the magnitude of the input voltage V1 as determined by (Equation 7), and the voltage-current converters 4, 6 , The conversion coefficient Z of the current / voltage converter 10
A, which becomes a constant voltage output determined by 4, Z6 and Z10
An LC device can be configured.

【0026】次に、図15に示した制御信号の一部を出力
電圧V2から得る構成にしたコンプレッサ装置の動作に
ついて説明する。
Next, the operation of the compressor device shown in FIG. 15 in which a part of the control signal is obtained from the output voltage V2 will be described.

【0027】いま、入力端子1に入力電圧V1が加えら
れたとすると、利得可変増幅器5の入力が仮想接地点に
なっているので、入力電圧V1は電圧電流変換器4によ
って(数8)のように入力電流I1に変換される。
If the input voltage V1 is applied to the input terminal 1, the input of the variable gain amplifier 5 is at the virtual ground point. Therefore, the input voltage V1 is calculated by the voltage / current converter 4 as shown in (Expression 8). Is converted to the input current I1.

【0028】[0028]

【数8】 (Equation 8)

【0029】但し、Z4;電圧電流変換器4の変換係数 この変換された入力電流I1は、利得可変増幅器5に入
力される。
Z4: conversion coefficient of the voltage / current converter 4 The converted input current I1 is input to the variable gain amplifier 5.

【0030】また、整流器7の入力も仮想接地点になっ
ており、出力電圧V2は電圧電流変換器6によって電流
I6に変換され、さらに整流器7によって整流され(数
9)のような整流電流|I6|となり混合器9に入力さ
れる。
The input of the rectifier 7 is also at a virtual ground point, and the output voltage V2 is converted to a current I6 by the voltage-current converter 6, and further rectified by the rectifier 7 to obtain a rectified current | I6 | and input to the mixer 9.

【0031】[0031]

【数9】 (Equation 9)

【0032】但し、Z6;電圧電流変換器6の変換係数 利得を制御する制御端子3には何も接続されていないも
のとすると、混合器9の出力する制御電流I3は、整流
電流|I6|をそのまま出力するようになり、(数10)で
表されるようになる。
However, assuming that nothing is connected to the control terminal 3 for controlling the conversion coefficient gain of the voltage-to-current converter 6, the control current I 3 output from the mixer 9 becomes the rectified current | I 6 | Is output as it is, and is expressed by (Equation 10).

【0033】[0033]

【数10】I3=|I6|一方、利得可変増幅器5は入
力された入力電流I1を制御信号になる混合器9からの
制御電流I3によって除算する除算器として機能するの
で、利得可変増幅器5の出力電流I2は(数11)のように
なる。
I3 = | I6 | On the other hand, the variable gain amplifier 5 functions as a divider for dividing the input current I1 by the control current I3 from the mixer 9 which becomes a control signal. The output current I2 is as shown in (Equation 11).

【0034】[0034]

【数11】 [Equation 11]

【0035】この利得可変増幅器5の出力電流I2は、
増幅器10aとインピーダンス10bによって負帰還回路を構
成している電流電圧変換器10の仮想接地点に入力される
ので、増幅器10aの出力電圧V2は、利得可変増幅器5
の出力電流I2とインピーダンス10bを乗算した出力電
圧V2になり、(数12)で表される。
The output current I2 of the variable gain amplifier 5 is
The output voltage V2 of the amplifier 10a is input to the virtual ground point of the current-voltage converter 10 forming a negative feedback circuit by the amplifier 10a and the impedance 10b.
And the output voltage V2 obtained by multiplying the output current I2 by the impedance 10b, and is represented by (Equation 12).

【0036】[0036]

【数12】 (Equation 12)

【0037】これより、出力電圧V2は入力電圧V1の
1/2乗に比例するようになり、入力信号のレベル幅を
デシベルで1/2倍に圧縮する特性が得られる。
As a result, the output voltage V2 is proportional to the half power of the input voltage V1, and the characteristic that the level width of the input signal is compressed to half the decibel is obtained.

【0038】このように、制御信号を出力電圧V2から
得る構成にすることにより、出力電圧V2は入力電圧V
1の1/2乗に比例するようになり、入力信号レベル幅
をデシベルで1/2倍に圧縮するコンプレッサ装置を構
成することができる。
As described above, the control signal is obtained from the output voltage V2, so that the output voltage V2 becomes the input voltage V2.
It becomes proportional to 1 1/2 power, and it is possible to configure a compressor device for compressing the input signal level width to 1/2 times in decibels.

【0039】また、図16に示した制御信号を入力電圧V
1から得る構成にし、利得可変増幅装置5が入力された
電流I1を混合器9からの制御電流I3によって乗算す
る乗算器として機能するようにしたエキスパンダ装置の
動作について説明する。
The control signal shown in FIG.
The operation of the expander device having the configuration obtained from 1 and functioning as a multiplier in which the variable gain amplifying device 5 multiplies the input current I1 by the control current I3 from the mixer 9 will be described.

【0040】いま、入力端子1に入力電圧V1が加えら
れたとすると、利得可変増幅器5の入力が仮想接地点に
なっているので、入力電圧V1は電圧電流変換器4によ
って(数13)のように入力電流I1に変換される。
Now, assuming that the input voltage V1 is applied to the input terminal 1, the input of the variable gain amplifier 5 is at a virtual ground point. Is converted to the input current I1.

【0041】[0041]

【数13】 (Equation 13)

【0042】この変換された入力電流I1は、利得可変
増幅器5に入力される。
The converted input current I 1 is input to the variable gain amplifier 5.

【0043】また、整流器7の入力も仮想接地点になっ
ており、入力電圧V1は電圧電流変換器6によって電流
I6に変換され、さらに整流器7によって整流され(数1
4)のように整流電流|I6|となり混合器9に入力され
る。
The input of the rectifier 7 is also at a virtual ground point, and the input voltage V1 is converted into a current I6 by the voltage-current converter 6, and further rectified by the rectifier 7 (Equation 1).
The rectified current | I6 | is input to the mixer 9 as shown in 4).

【0044】[0044]

【数14】 [Equation 14]

【0045】利得を制御する制御端子3には何も接続さ
れていないものとすると、混合器9の出力する制御電流
I3は、整流電流|I6|をそのまま出力するようにな
り、(数15)で表されるようになる。
Assuming that nothing is connected to the control terminal 3 for controlling the gain, the control current I3 output from the mixer 9 outputs the rectified current | I6 | as it is. Will be represented by

【0046】[0046]

【数15】I3=|I6| 利得可変増幅器5は入力された入力電流I1を制御信号
になる混合器9からの制御電流I3によって乗算する乗
算器として機能するので、利得可変増幅器5に入力電流
I1が入力され、制御電流I3が入力されると、利得可
変増幅器5の出力電流I2は(数16)のようになる。
I3 = | I6 | The variable gain amplifier 5 functions as a multiplier for multiplying the input current I1 by the control current I3 from the mixer 9 which becomes a control signal. When I1 is input and the control current I3 is input, the output current I2 of the variable gain amplifier 5 becomes as shown in (Equation 16).

【0047】[0047]

【数16】 (Equation 16)

【0048】この利得可変増幅器5の出力電流I2は、
増幅器10aとインピーダンス10bによって負帰還回路を構
成している電流電圧変換器10の仮想接地点に入力される
ので、増幅器10aの出力電圧V2は、利得可変増幅器5
の出力電流I2とインピーダンス10bを乗算した出力電
圧V2になり、(数17)で表すことができる。
The output current I2 of the variable gain amplifier 5 is
The output voltage V2 of the amplifier 10a is input to the virtual ground point of the current-voltage converter 10 forming a negative feedback circuit by the amplifier 10a and the impedance 10b.
The output voltage V2 is obtained by multiplying the output current I2 by the impedance 10b, and can be expressed by (Equation 17).

【0049】[0049]

【数17】 [Equation 17]

【0050】これより、図16の構成では入力電圧V1と
出力電圧V2の関係は、出力電圧V2が入力電圧V1の
2乗に比例するようになり、入力信号レベル幅をデシベ
ルで2倍に伸張する特性が得られる。
Thus, in the configuration of FIG. 16, the relationship between the input voltage V1 and the output voltage V2 is such that the output voltage V2 is proportional to the square of the input voltage V1, and the input signal level width is doubled in decibels. Characteristics are obtained.

【0051】このように、制御信号を入力電圧V1から
得るようにし、利得可変増幅器5が乗算器として機能さ
せることにより、出力電圧V2は入力電圧V1の2乗に
比例するようになり、入力信号レベル幅をデシベルで2
倍に伸張するエキスパンダ装置を構成することができ
る。
As described above, the control signal is obtained from the input voltage V1 and the variable gain amplifier 5 functions as a multiplier, so that the output voltage V2 is proportional to the square of the input voltage V1. Level width 2 in decibels
An expander device that doubles can be configured.

【0052】また、図15記載のコンプレッサ装置と図16
記載のエキスパンダ装置を組み合わせることにより、狭
いダイナミックレンジを通じての信号伝送でも、伝送前
にコンプレッサによって信号レベル幅を1/2倍に圧縮
し、伝送後にエキスパンダによって2倍に伸張すること
により、聴感上のダイナミックレンジを確保できるコン
パンダ装置を構成することができる。
The compressor shown in FIG. 15 and the compressor shown in FIG.
By combining the described expander devices, even in the signal transmission through a narrow dynamic range, the signal level width is compressed to 1/2 by a compressor before transmission, and the signal level width is expanded to 2 times by an expander after transmission, so that the audibility can be improved. A compander device that can secure the above dynamic range can be configured.

【0053】[0053]

【発明が解決しようとする課題】しかしながら、このよ
うな従来の構成の装置では、ALC装置の利得を制御す
る入力電圧V1に比例した整流電流|I6|と制御端子
から入力される電流源の電流I8において、整流電流|
I6|の方が支配的になって制御している領域と、電流
源の電流I8が支配的になって利得を制御している領域
への切り替わり、すなわち|V1|/Z6≫I8から|
V1|/Z6≪I8への制御信号の切り替わりにおい
て、利得可変増幅器の利得の切り替わりが明瞭な変化と
ならないという第1の課題があった。
However, in the device having such a conventional configuration, the rectified current | I6 | proportional to the input voltage V1 for controlling the gain of the ALC device and the current of the current source input from the control terminal are provided. In I8, the rectified current |
Switching to a region where I6 | is dominant and controls and a region where the current I8 of the current source is dominant and controls the gain, that is, from | V1 | / Z6≫I8 |
When switching the control signal to V1 | / Z6≪I8, there is a first problem that the switching of the gain of the variable gain amplifier does not change clearly.

【0054】また、コンプレッサ回路に入力信号が設定
値より大きくなった時だけ利得を下げ歪を抑える等のよ
うなALC機能を付加する場合、従来例の図15記載のコ
ンプレッサ装置に直列に図13記載のALC装置を直列に
設ける必要があり、回路が大規模になるという第2の課
題があった。
When an ALC function such as reducing the gain and suppressing distortion is added to the compressor circuit only when the input signal becomes larger than the set value, the compressor circuit shown in FIG. There is a second problem that it is necessary to provide the described ALC devices in series and the circuit becomes large-scale.

【0055】本発明は、前記従来技術の課題を解決する
ものであり、前記第1の課題において、2つの制御信号
の合成方法にN乗平均手段を用いることにより、整流電
流|I6|から電流源の電流I8による利得の切り替わ
りが滑らかで、かつ切り替わりが明瞭な変化となるよう
にするものである。
The present invention solves the above-mentioned problem of the prior art. In the first problem, the rectified current | I6 | The switching of the gain by the current I8 of the source is smooth and the switching is a clear change.

【0056】また、前記第2の課題において、図15に記
載のコンプレッサ装置の制御信号の合成方法にN乗平均
手段を用い、さらに整流器,電圧電流変換器を付加する
だけでALC機能を備え持ったコンプレッサ装置を構成
できるN乗平均装置とそれを用いる振幅圧縮伸張装置を
提供することを目的とする。
In the second problem, the method of synthesizing the control signal of the compressor shown in FIG. 15 employs an N-th power averaging means, and has an ALC function only by adding a rectifier and a voltage-current converter. It is an object of the present invention to provide an N-th power averaging device that can constitute a compressed compressor device and an amplitude compression / expansion device using the same.

【0057】[0057]

【課題を解決するための手段】この目的を達成するため
に、本発明に係るN乗平均装置とそれを用いる振幅圧縮
伸張装置においてN乗平均装置は、第1の信号をN乗す
る第1のN乗手段と、第2の信号をN乗する第2のN乗
手段と、第1のN乗された信号と第2のN乗された信号
を混合しN乗根するN乗平均手段とを備える。
In order to achieve this object, in an N-mean averaging apparatus according to the present invention and an amplitude compression / decompression apparatus using the same, the N-mean averaging apparatus comprises a first signal for raising the first signal to the Nth power. N-th power means, second N-th power means for raising the second signal to the N-th power, and N-th power means for mixing the first N-th power signal and the second N-th power signal to obtain an N-th power And

【0058】また、第1の信号電流をN乗するトランジ
スタがn個直列に接続された第1のN乗手段と、第2の
信号電流をN乗するトランジスタがn個直列に接続され
た第2のN乗手段と、(n−2)個直列接続されたトラン
ジスタ群と、第1のN乗手段にベース、電源電圧にコレ
クタ、トランジスタ群にエミッタが接続された第1のト
ランジスタと、第2のN乗手段にベース、電源電圧にコ
レクタ、トランジスタ群にエミッタが接続された第2の
トランジスタと、トランジスタ群からの入力を装置の出
力とするカレントミラー回路とを備える。
Further, a first N-th means in which n number of transistors for raising the first signal current to the Nth power are connected in series, and a second means for connecting the number N of second signal currents to the Nth power in series are connected. 2 N power means, (n-2) series connected transistors, a first transistor having a base connected to the first N power means, a collector connected to the power supply voltage, an emitter connected to the transistor group, The second N-th power means includes a second transistor having a base connected to the power supply voltage, a collector connected to the power supply voltage, and an emitter connected to the transistor group, and a current mirror circuit that uses an input from the transistor group as an output of the device.

【0059】また、信号電流をN乗するトランジスタが
n個直列に接続されたm個のN乗手段と、(n−2)個直
列接続されたトランジスタ群と、N乗手段にベース、電
源電圧にコレクタ、トランジスタ群にエミッタが接続さ
れたm個のトランジスタと、トランジスタ群からの入力
を装置の出力とするカレントミラー回路とを備える。
Further, m Nth means in which n transistors for raising the signal current to the Nth power are connected in series, (n-2) transistors connected in series, a base and power supply voltage And a current mirror circuit that uses the input from the transistor group as the output of the device, and the m transistors having the collector and the emitter connected to the transistor group.

【0060】また、振幅圧縮伸張装置は、入力信号を制
御信号により利得を可変する利得可変増幅手段と、入力
信号を整流する整流手段と、整流手段の出力信号と外部
制御信号とのN乗平均を行い合成して制御信号とし出力
する信号合成手段とを備える。
Further, the amplitude compression / expansion device includes a variable gain amplifying means for varying the gain of the input signal by a control signal, a rectifying means for rectifying the input signal, and an N-mean square of an output signal of the rectifying means and an external control signal. And a signal synthesizing means for synthesizing and outputting a control signal.

【0061】また、入力信号を制御信号により利得を可
変する利得可変増幅手段と、利得可変増幅手段の出力信
号を整流する整流手段と、整流手段の出力信号と外部制
御信号とのN乗平均を行い合成して制御信号として出力
する信号合成手段とを備える。
Further, a variable gain amplifying means for varying the gain of an input signal by a control signal, a rectifying means for rectifying an output signal of the variable gain amplifying means, and an N-square average of an output signal of the rectifying means and an external control signal. And a signal synthesizing means for synthesizing and outputting as a control signal.

【0062】また、入力信号を制御信号により利得を可
変する利得可変増幅手段と、入力信号を整流する第1の
整流手段と、利得可変増幅手段の出力信号を整流する第
2の整流手段と、第1の整流手段の出力信号と第2の整
流手段の出力信号とをN乗平均を行い合成して制御信号
として出力する信号合成手段とを備える。
Further, variable gain amplifying means for varying the gain of an input signal by a control signal, first rectifying means for rectifying the input signal, second rectifying means for rectifying the output signal of the variable gain amplifying means, A signal synthesizing unit for performing an N-th power averaging and synthesizing the output signal of the first rectifying unit and the output signal of the second rectifying unit, and outputting the resultant as a control signal;

【0063】また、入力信号を制御信号により利得を可
変する利得可変増幅手段と、入力信号を整流する第1の
整流手段と、利得可変増幅手段の出力信号を整流する第
2の整流手段と、第1の整流手段の出力信号と第2の整
流手段の出力信号と外部制御信号とのN乗平均を行い合
成して制御信号として出力する信号合成手段とを備える
ように構成したものである。
Further, variable gain amplifying means for varying the gain of the input signal by the control signal, first rectifying means for rectifying the input signal, second rectifying means for rectifying the output signal of the variable gain amplifying means, The output signal of the first rectifier, the output signal of the second rectifier, and an external control signal are averaged to the N-th power and synthesized, and the resultant signal is output as a control signal.

【0064】前記構成によれば、入力された信号をN乗
平均することができ、m個の入力においても同様にN乗
平均して出力することができる。
According to the above configuration, the input signal can be averaged by the N-th power, and similarly, the m-th input can be output by averaging the N-th power.

【0065】また、入力または出力信号と外部制御信号
をN乗平均して合成する制御信号により振幅圧縮伸張装
置の利得の切り替わりが滑らかに、かつ切り替わりを明
瞭な変化とすることができる。
Further, the switching of the gain of the amplitude compression / expansion device can be made smooth and the switching can be made a clear change by the control signal that combines the input or output signal and the external control signal by N-th power averaging.

【0066】さらに、入力信号と出力信号を制御信号と
してN乗平均して合成することでALC機能を有するコ
ンプレッサ装置が構成できる。
Further, a compressor device having an ALC function can be constructed by combining the input signal and the output signal as a control signal by averaging them by the N-th power.

【0067】また、入力信号と出力信号と外部制御信号
を制御信号としてN乗平均して合成することで、振幅圧
縮伸張装置の利得の切り替わりを3段階とすることがで
きる。
Further, by combining the input signal, the output signal, and the external control signal as a control signal by N-th power averaging and combining them, it is possible to switch the gain of the amplitude compression / expansion apparatus in three stages.

【0068】[0068]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図1は本発明の実施の形態
1におけるN乗平均装置の具体的な構成図を示したもの
である。図1において、11〜1nは第1のN乗手段を構
成するn個直列に接続したダイオード接続のトランジス
タ、21〜2nは第2のN乗手段を構成するn個直列に接
続したダイオード接続のトランジスタ、31は、第1のN
乗手段のトランジスタ11のベースにベースを接続し、コ
レクタを電源電圧Vccに接続した第1のトランジスタ、
32は、第2のN乗手段のトランジスタ21のベースにベー
スを接続し、コレクタを電源電圧Vccに接続した第2の
トランジスタ、42〜4(n−1)は(n−2)個直列に接続
されたダイオード接続のトランジスタ、50はトランジス
タ4nとカレントミラーを構成したトランジスタ51によ
って構成されるカレントミラー回路、52はトランジスタ
51のコレクタで電流出力端子、61は第1のN乗手段の電
流入力端子、62は第2のN乗手段の電流入力端子、601
は第1の電流源、602は第2の電流源である。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 shows a specific configuration diagram of the N-th power average device according to the first embodiment of the present invention. In FIG. 1, reference numerals 11 to 1n denote n series-connected diode-connected transistors constituting first N-th power means, and reference numerals 21 to 2n denote n series-connected diode-connected transistors which constitute second N-th power means. The transistor, 31 has a first N
A first transistor having a base connected to the base of the transistor 11 of the multiplying means and a collector connected to the power supply voltage Vcc;
32 is a second transistor having a base connected to the base of the transistor 21 of the second N-th power means and a collector connected to the power supply voltage Vcc, and (n-2) 42 to 4 (n-1) are connected in series. A connected diode-connected transistor, 50 is a current mirror circuit constituted by a transistor 51 forming a current mirror with the transistor 4n, and 52 is a transistor
A collector 51, a current output terminal; 61, a current input terminal of the first N-th power means; 62, a current input terminal of the second N-th power means;
Denotes a first current source, and 602 denotes a second current source.

【0069】本実施の形態1は、第1の入力電流と第2
の入力電流を合成するN乗平均装置であり、N乗平均装
置は、第1のN乗回路(N乗手段)と、第2のN乗回路
(N乗手段)と、第1のN乗回路と第2のN乗回路の出力
をN乗平均するN乗平均回路(N乗平均手段)から構成さ
れている。N乗回路は、第1の電流源601とトランジス
タ11〜1nで構成した第1のN乗回路と、第2の電流源6
02とトランジスタ21〜2nで構成した第2のN乗回路か
らなっている。また、N乗平均回路は、第1のトランジ
スタ31と第2のトランジスタ32と、第1のトランジスタ
31と第2のトランジスタ32のエミッタはお互いに接続さ
れ、さらにそのエミッタに接続されたトランジスタ42〜
4(n−1)で構成したトランジスタ群と、トランジスタ
4nとトランジスタ51によって構成されカレントミラー
回路50とからなり、トランジスタ51のコレクタを出力と
している。
In the first embodiment, the first input current and the second
, Which is composed of a first N-th power circuit (N-th power means) and a second N-th power circuit.
(N-th power means) and an N-th power average circuit (N-th power means) for averaging the outputs of the first N-th power circuit and the second N-th power circuit. The N-th power circuit includes a first N-th power circuit composed of a first current source 601 and transistors 11 to 1n, and a second current source 6
02 and a second N-th power circuit composed of transistors 21 to 2n. The N-mean-square circuit includes a first transistor 31, a second transistor 32, and a first transistor.
The emitter of the transistor 31 and the second transistor 32 are connected to each other, and the transistors 42 to
4 (n-1), and a current mirror circuit 50 composed of a transistor 4n and a transistor 51. The collector of the transistor 51 is used as an output.

【0070】いま、第1の電流入力端子61に入力電流I
601を入力すると、電流入力端子61の端子電圧V61は、
直列にn個接続したダイオード接続のトランジスタ11〜
1nのベース・エミッタ間電圧の総和になり(数18)で表
される。
Now, the input current I is supplied to the first current input terminal 61.
When 601 is input, the terminal voltage V61 of the current input terminal 61 becomes
Diode-connected transistors 11 to n connected in series
It is the sum of the base-emitter voltages of 1n and is expressed by (Equation 18).

【0071】[0071]

【数18】 (Equation 18)

【0072】但し、Is;トランジスタの逆飽和電流値 一方、第2の電流入力端子62に入力電流I602を入力す
ると、電流入力端子62の端子電圧V62は、直列にn個接
続したダイオード接続のトランジスタ21〜2nのベース
・エミッタ間電圧の総和になり(数19)で表される。
Where Is is the reverse saturation current value of the transistor. On the other hand, when the input current I602 is inputted to the second current input terminal 62, the terminal voltage V62 of the current input terminal 62 becomes n diode-connected transistors connected in series. The sum of the base-emitter voltages of 21 to 2n is expressed by (Equation 19).

【0073】[0073]

【数19】 [Equation 19]

【0074】これらの端子電圧V61,V62はN乗平均回
路の入力電圧になり、それぞれ第1のトランジスタ31及
び第2のトランジスタ32のベースに接続される。
The terminal voltages V61 and V62 become the input voltages of the N-th power average circuit, and are connected to the bases of the first transistor 31 and the second transistor 32, respectively.

【0075】この時、第1のトランジスタ31と第2のト
ランジスタ32のコレクタ電流をそれぞれIc31,Ic32と
し、トランジスタ42〜4(n−1)のトランジスタ群に流
れ込む電流をIc42とすると、Ic31,Ic32とIc42の関
係は、hfeを十分に大きいとして考えるとキルヒホッフ
の電流の法則より、トランジスタ42に流れ込む電流Ic4
2は第1のトランジスタ31のコレクタ電流Ic31と第2の
トランジスタ32のコレクタ電流Ic32を足した電流にな
り(数20)で表される。
At this time, if the collector currents of the first transistor 31 and the second transistor 32 are Ic31 and Ic32, respectively, and the current flowing into the transistor group of the transistors 42 to 4 (n-1) is Ic42, Ic31 and Ic32 The relationship between the current Ic4 flowing into the transistor 42 is given by Kirchhoff's current law, assuming that hfe is sufficiently large.
2 is a current obtained by adding the collector current Ic31 of the first transistor 31 and the collector current Ic32 of the second transistor 32, and is expressed by (Equation 20).

【0076】[0076]

【数20】Ic42=Ic31+Ic32 また、第1のトランジスタ31のベース・エミッタ間電圧
Vbeとトランジスタ42〜4(n−1)のトランジスタ群か
らトランジスタ4nまでのベース・エミッタ間電圧の総
和は、端子電圧V61と等しくなり(数21)で表される。
Ic42 = Ic31 + Ic32 Further, the sum of the base-emitter voltage Vbe of the first transistor 31 and the base-emitter voltages of the transistors 42 to 4 (n-1) to the transistor 4n is the terminal voltage. It becomes equal to V61 and is expressed by (Equation 21).

【0077】[0077]

【数21】 (Equation 21)

【0078】一方、第2のトランジスタ32のベース・エ
ミッタ間電圧Vbeとトランジスタ42〜4(n−1),4n
までのベース・エミッタ間電圧の総和は、端子電圧V62
と等しくなり(数22)で表される。
On the other hand, the base-emitter voltage Vbe of the second transistor 32 and the transistors 42-4 (n-1), 4n
The sum of the base-emitter voltages up to the terminal voltage V62
And is expressed by (Equation 22).

【0079】[0079]

【数22】 (Equation 22)

【0080】この(数20)〜(数22)とN乗回路の端子電圧
V61とV62の関係式(数18),(数19)よりトランジスタ51
のコレクタ電流Ic51を求めると、以下のように求めら
れる。まず、(数18)と(数21)より、V61,Is,Vtを消
去すると(数23)のように表される。
From the equations (Equation 20) to (Equation 22) and the relational expressions (Equation 18) and (Equation 19) between the terminal voltages V61 and V62 of the N-th power circuit, the transistor 51
Is obtained as follows. First, based on (Equation 18) and (Equation 21), when V61, Is, and Vt are erased, they are expressed as (Equation 23).

【0081】[0081]

【数23】 (Equation 23)

【0082】また、(数19)と(数22)より、V62,Is,
Vtを消去すると、(数24)のように表される。
From (Equation 19) and (Equation 22), V62, Is,
When Vt is deleted, it is expressed as (Equation 24).

【0083】[0083]

【数24】 (Equation 24)

【0084】前記(数23),(数24)と(数20)よりIc31と
Ic32を消去してIc42を求めると、(数25)のように表さ
れる。
If Ic31 and Ic32 are eliminated from the above (Equation 23), (Equation 24) and (Equation 20) to obtain Ic42, it is expressed as (Equation 25).

【0085】[0085]

【数25】 (Equation 25)

【0086】この電流Ic42は、トランジスタ4nとトラ
ンジスタ51で構成されたカレントミラー回路50の入力に
なっているので、トランジスタ51のコレクタ電流Ic51
の大きさは電流Ic42と等しくなる。従ってこの装置の
出力電流Ic51は、(数26)で表されるようになる。
Since the current Ic42 is input to the current mirror circuit 50 composed of the transistor 4n and the transistor 51, the collector current Ic51 of the transistor 51 is obtained.
Is equal to the current Ic42. Therefore, the output current Ic51 of this device is represented by (Equation 26).

【0087】[0087]

【数26】 (Equation 26)

【0088】このように、第1の入力電流I601と第1
のN乗回路と、第2の入力電流I602と第2のN乗回路
と、第1のN乗回路の出力にベース、電源電圧Vccにコ
レクタを接続した第1のトランジスタ31と、第2のN乗
回路の出力にベース、電源電圧Vccにコレクタを接続し
た第2のトランジスタ32と、第1のトランジスタ31と第
2のトランジスタ32のエミッタがお互いに接続され、そ
のエミッタに接続されたトランジスタ42〜4(n−1)の
トランジスタ群と、トランジスタ4nとトランジスタ51
からなるカレントミラー回路50によって構成したN乗平
均回路によって、第1の入力電流I601と第2の入力電
流I602のN乗平均した大きさの出力電流Ic51を得るこ
とができる。
As described above, the first input current I601 and the first
, A second input current I602, a second N-th power circuit, a first transistor 31 having a base connected to the output of the first N-th power circuit, and a collector connected to the power supply voltage Vcc; A second transistor 32 having a base connected to the output of the N-th power circuit and a collector connected to the power supply voltage Vcc, and emitters of the first transistor 31 and the second transistor 32 connected to each other, and a transistor 42 connected to the emitter thereof 4 (n-1), a transistor 4n and a transistor 51
An output current Ic51 having a magnitude obtained by averaging the first input current I601 and the second input current I602 by the Nth power average can be obtained by the Nth power average circuit constituted by the current mirror circuit 50 composed of.

【0089】なお、本実施の形態1では入力を二つにし
ているが入力をm個設けることもできる。図2は入力を
m個設けた場合の構成例を示すものである。図2に示す
ように入力をm個設ける場合は、n個直列に接続したダ
イオード接続のトランジスタで構成したm個のN乗回路
と、N乗回路の出力にベースを接続しコレクタを電源電
圧Vccに接続したトランジスタ31〜3mを設け、トラン
ジスタ31〜3mをN乗平均回路の入力になっているトラ
ンジスタ42のベース,コレクタに接続すればよい。
In the first embodiment, the number of inputs is two, but m inputs can be provided. FIG. 2 shows a configuration example when m inputs are provided. In the case where m inputs are provided as shown in FIG. 2, m N-th power circuits composed of n diode-connected transistors connected in series, a base connected to the output of the N-th power circuit, and a collector connected to the power supply voltage Vcc Are connected to the base and the collector of the transistor 42 which is an input of the N-th mean circuit.

【0090】また、本実施の形態1ではトランジスタを
用いて構成しているが、CMOS等のその他の素子を用
いてもかまわない。
Although the first embodiment uses a transistor, it may use another element such as a CMOS.

【0091】次に、図3は本発明の実施の形態2におけ
る前記実施の形態1のN乗平均回路を用いたALC装置
の構成を示すものである。ここで、前記従来例を示す図
13で説明した構成要件と対応するものには同一の符号を
付し、以下の各図においても同様とする。図3におい
て、1は入力端子、2は出力端子、3は制御端子、4は
電圧電流変換器、5は利得可変増幅器、6は電圧電流変
換器、7は整流器、8は外部制御信号となる電流源、10
は電流電圧変換器、10aは増幅器、10bはインピーダン
ス、100はN乗平均する信号合成器である。ここでは、
信号合成器100を2乗平均手段とした場合について説明
する。
Next, FIG. 3 shows a configuration of an ALC device using the N-th mean circuit of the first embodiment in the second embodiment of the present invention. Here, a diagram showing the conventional example
Components corresponding to the components described in 13 are denoted by the same reference numerals, and the same applies to the following drawings. 3, 1 is an input terminal, 2 is an output terminal, 3 is a control terminal, 4 is a voltage-current converter, 5 is a variable gain amplifier, 6 is a voltage-current converter, 7 is a rectifier, and 8 is an external control signal. Current source, 10
Is a current-to-voltage converter, 10a is an amplifier, 10b is impedance, and 100 is a signal combiner for averaging Nth power. here,
The case where the signal synthesizer 100 is a mean square means will be described.

【0092】いま、利得可変増幅器5の入力端子1に電
圧V1を加えると、電圧V1は電圧電流変換器4によっ
て入力電流I1に変換され、(数27)のように表される。
Now, when the voltage V1 is applied to the input terminal 1 of the variable gain amplifier 5, the voltage V1 is converted into the input current I1 by the voltage / current converter 4, and is expressed as (Expression 27).

【0093】[0093]

【数27】 [Equation 27]

【0094】この変換された入力電流I1は、利得可変
増幅器5の入力信号として入力される。
The converted input current I 1 is input as an input signal of the variable gain amplifier 5.

【0095】一方、入力電圧V1は電圧電流変換器6に
よっても電流I6に変換され、さらに整流器7によって
整流され(数28)のように整流電流|I6|となり、信号
合成器100に入力される。
On the other hand, the input voltage V1 is also converted to a current I6 by the voltage-current converter 6, and further rectified by the rectifier 7 to become a rectified current | I6 | .

【0096】[0096]

【数28】 [Equation 28]

【0097】また、ALC装置の利得を制御する制御端
子3に入力された電流I8も信号合成器100に入力さ
れ、整流電流|I6|と合成される。この信号合成器10
0の出力する制御電流I3は、制御端子3からの電流I
8と整流電流|I6|を2乗平均した電流値を出力する
ようにすると、(数29)で表されるようになる。
The current I8 input to the control terminal 3 for controlling the gain of the ALC device is also input to the signal synthesizer 100 and synthesized with the rectified current | I6 |. This signal synthesizer 10
The control current I3 output from the control terminal 3 is the current I3 from the control terminal 3.
When a current value obtained by averaging the square of the rectified current | I6 | and the rectified current | I6 |

【0098】[0098]

【数29】 (Equation 29)

【0099】この制御電流I3は、利得可変増幅器5の
制御信号として利得可変増幅器5に入力される。
The control current I 3 is input to the variable gain amplifier 5 as a control signal for the variable gain amplifier 5.

【0100】利得可変増幅器5は入力され入力電流I1
を制御信号になる信号合成器100からの制御電流I3に
よって除算する除算器として機能するので、利得可変増
幅器5に入力電流I1が入力され、制御信号として制御
電流I3が入力されると、利得可変増幅器5の出力電流
I2は(数30)のようになる。
The variable gain amplifier 5 receives the input current I1
Functions as a divider that divides the current by the control current I3 from the signal synthesizer 100, which becomes a control signal. Therefore, when the input current I1 is input to the variable gain amplifier 5 and the control current I3 is input as the control signal, the variable gain The output current I2 of the amplifier 5 is as shown in (Equation 30).

【0101】[0101]

【数30】 [Equation 30]

【0102】この利得可変増幅器5の出力電流I2は、
電流電圧変換器10によって電圧V2に変換され、その出
力電圧V2は(数31)のように表される。
The output current I2 of the variable gain amplifier 5 is
The voltage is converted into a voltage V2 by the current-voltage converter 10, and the output voltage V2 is represented by (Expression 31).

【0103】[0103]

【数31】 (Equation 31)

【0104】但し、Z10:電流電圧変換器10の変換係数 ここで、入力電圧V1が十分小さく、整流電流|I6|
=|V1|/Z6の方がALC装置の制御端子3に入力
される電流I8より十分小さい場合、すなわち|V1|
/Z6≪I8の場合、(数31)の分母の|V1|/Z6は
無視することができ、入力電圧V1と出力電圧V2の関
係は(数32)のようになる。
Here, Z10: conversion coefficient of the current-voltage converter 10, where the input voltage V1 is sufficiently small and the rectified current | I6 |
= | V1 | / Z6 is sufficiently smaller than the current I8 input to the control terminal 3 of the ALC device, that is, | V1 |
When / Z6≪I8, the denominator | V1 | / Z6 in (Equation 31) can be ignored, and the relationship between the input voltage V1 and the output voltage V2 is as shown in (Equation 32).

【0105】[0105]

【数32】 (Equation 32)

【0106】このように、入力電圧V1が小さいとき
は、出力電圧V2は入力電圧V1の大きさに比例するよ
うになり、そのときの利得はZ10/Z4×I8によって
決まる。
As described above, when the input voltage V1 is small, the output voltage V2 becomes proportional to the magnitude of the input voltage V1, and the gain at that time is determined by Z10 / Z4 × I8.

【0107】一方、入力電圧V1が十分大きく、整流電
流|I6|=|V1|/Z6の方が制御端子3に入力さ
れる電流I8より十分大きい場合、すなわち|V1|/
Z6≫I8の場合、(数31)の分母のI8は無視すること
ができ、入力電圧V1と出力電圧V2の関係は(数33)の
ようになる。
On the other hand, when input voltage V1 is sufficiently large and rectified current | I6 | = | V1 | / Z6 is sufficiently larger than current I8 input to control terminal 3, ie, | V1 | /
When Z6≫I8, the denominator I8 in (Equation 31) can be ignored, and the relationship between the input voltage V1 and the output voltage V2 is as shown in (Equation 33).

【0108】[0108]

【数33】 [Equation 33]

【0109】このように、入力電圧V1が大きくなる
と、出力電圧V2の大きさは入力電圧V1の大きさとは
無関係になり、電圧電流変換器4,6、電流電圧変換器
10の変換係数のZ4,Z6,Z10によって決定されるよ
うになる。
As described above, when the input voltage V1 increases, the magnitude of the output voltage V2 becomes independent of the magnitude of the input voltage V1, and the voltage-current converters 4, 6 and the current-voltage converter
It is determined by the ten transform coefficients Z4, Z6, and Z10.

【0110】また、(数32),(数33)で表される入力電圧
V1と出力電圧V2の関係を図4に示す。図の一点鎖線
は(数32)で表される定利得領域と(数33)で表わされる定
電圧出力領域の入出力特性の漸近線になっている。実線
は制御信号の合成方法を混合器9とした従来例での特性
で、点線は制御信号の信号合成器100を2乗平均方式に
した場合、破線は制御信号の信号合成器100を3乗平均
方式にした場合の結果である。
FIG. 4 shows the relationship between the input voltage V1 and the output voltage V2 expressed by (Equation 32) and (Equation 33). The alternate long and short dash line in the drawing is an asymptote of the input / output characteristics of the constant gain region represented by (Equation 32) and the constant voltage output region represented by (Equation 33). The solid line indicates the characteristics of the conventional example in which the control signal synthesizing method is the mixer 9, the dotted line indicates the case where the control signal signal synthesizer 100 is of the mean square method, and the broken line indicates the control signal signal synthesizer 100 is the cube of power. This is the result when the average method is used.

【0111】このように制御信号の信号合成器100を、
従来の混合方式から2乗平均方式または3乗平均方式を
用いることにより、ALC装置の出力電圧特性を定利得
領域の漸近線および定電圧出力領域の漸近線に近づける
ことができ、定利得領域から定電圧出力領域への利得の
切り替わりを滑らかに、かつ切り替わりを明瞭な変化と
することができる。
As described above, the control signal signal synthesizer 100 is
By using the root mean square method or the root mean square method from the conventional mixing method, the output voltage characteristics of the ALC device can be approximated to the asymptote of the constant gain region and the asymptote of the constant voltage output region. The switching of the gain to the constant voltage output region can be made smooth and the switching can be made a clear change.

【0112】以上のように、本実施の形態2において説
明したALC装置によれば、入力電圧V1が小さいとき
は、出力電圧V2は入力電圧V1の大きさに比例する定
利得領域になり、その時の利得はZ10/(Z4×I8)で
設定される。一方、入力電圧V1が大きくなると、出力
電圧V2の大きさは入力電圧V1の大きさとは無関係に
なる定電圧出力領域になり、電圧電流変換器4,6、電
流電圧変換器10の変換係数のZ4,Z6,Z10によって
決定される電圧値になる。さらに、信号合成器100に2
乗平均方式または3乗平均方式を用いることにより、定
利得領域から定電圧出力領域への出力電圧特性の切り替
わりが鋭くなるALC装置を構成することができる。
As described above, according to the ALC device described in the second embodiment, when the input voltage V1 is small, the output voltage V2 is in a constant gain region proportional to the magnitude of the input voltage V1, Is set by Z10 / (Z4 × I8). On the other hand, when the input voltage V1 increases, the magnitude of the output voltage V2 becomes a constant voltage output region that is independent of the magnitude of the input voltage V1, and the conversion coefficients of the voltage-current converters 4, 6 and the current-voltage converter 10 are changed. The voltage value is determined by Z4, Z6, and Z10. In addition, the signal synthesizer 100
By using the mean square method or the mean square method, an ALC device in which the switching of the output voltage characteristic from the constant gain region to the constant voltage output region is sharp can be configured.

【0113】なお、本実施の形態2では2つの制御電流
で制御するようにしたが、m個の制御電流を信号合成器
100に入力して合成し、利得可変増幅器5の利得を可変
するようにしても同様の効果が得られる。
In the second embodiment, two control currents are used for control. However, m control currents are controlled by a signal synthesizer.
The same effect can be obtained by inputting the signal to 100 and combining it to vary the gain of the variable gain amplifier 5.

【0114】さらに、信号合成手段に用いるのN乗平均
手段におけるNは、どの様な値(実数)にしてもかまわ
ず、その場合の利得の切り替わり特性はN乗平均手段に
よって変わる。また、利得可変増幅器5を電流入力電流
出力の除算器の機能を有するものを用いているが、電圧
入力電圧出力で機能するものでもかまわない。この場合
には、電圧電流変換器,電流電圧変換器は省略すること
ができる。
Further, N in the N-th power averaging means used in the signal synthesizing means may be any value (real number), and the gain switching characteristic in that case varies depending on the N-th power averaging means. Although the variable gain amplifier 5 has a function of a current input current output divider, the variable gain amplifier 5 may function as a voltage input voltage output. In this case, the voltage-current converter and the current-voltage converter can be omitted.

【0115】また、可変利得増幅器は除算器でなくても
同様の機能を有するものであればかまわない。
The variable gain amplifier is not limited to the divider, but may be any as long as it has the same function.

【0116】また、信号合成器100は入力された信号の
うち大きい方を出力するようになっているが、小さい方
を出力するようにしてもかまわない。この場合、出力電
圧の特性は入力信号が小さいときは定電圧出力領域とな
り、入力信号が大きくなると定利得領域に切り替わるよ
うになる。
Although the signal synthesizer 100 outputs the larger one of the input signals, the signal synthesizer 100 may output the smaller one. In this case, when the input signal is small, the characteristic of the output voltage is in the constant voltage output region, and when the input signal is large, the characteristic is switched to the constant gain region.

【0117】次に、図5は前記実施の形態3における制
御信号を出力電圧と電流源とした場合のコンプレッサ装
置の構成を示すものである。図5において、1は入力端
子、2は出力端子、3は制御端子、4は電圧電流変換
器、5は利得可変増幅器、6′は出力電圧を電流に変換
する電圧電流変換器、7′は整流器、8は外部制御信号
となる電流源、10は電流電圧変換器、10aは増幅器、10b
はインピーダンス、100はN乗平均する信号合成器であ
る。また、図6はその入力電圧V1と出力電圧V2の関
係を示すものである。
Next, FIG. 5 shows a configuration of a compressor device in the case where the control signal in the third embodiment is an output voltage and a current source. In FIG. 5, 1 is an input terminal, 2 is an output terminal, 3 is a control terminal, 4 is a voltage-to-current converter, 5 is a variable gain amplifier, 6 'is a voltage-to-current converter for converting an output voltage to a current, and 7' is a Rectifier, 8 is a current source serving as an external control signal, 10 is a current-voltage converter, 10a is an amplifier, 10b
Is an impedance, and 100 is a signal combiner for averaging Nth power. FIG. 6 shows the relationship between the input voltage V1 and the output voltage V2.

【0118】図6に示すように、出力電圧V2から得ら
れる整流電流|I6′|が電流源8よりも小さい時は、
出力電圧V2は電流源8の電流I8で設定される入力電
圧V1に比例した定利得となる。一方、出力電圧V2が
大きくなり出力電圧V2から得られる整流電流|I6′
|が電流I8よりも大きくなると、出力電圧V2から得
られる整流電流|I6′|によって制御されるようにな
り、出力電圧V2はデシベルで1/2倍に圧縮されるコ
ンプレッサの特性が得られ、その利得の切り替わりが滑
らかで、かつ明瞭な変化とさせることができるコンプレ
ッサ装置を構成できる。
As shown in FIG. 6, when rectified current | I6 '| obtained from output voltage V2 is smaller than current source 8,
The output voltage V2 has a constant gain proportional to the input voltage V1 set by the current I8 of the current source 8. On the other hand, the output voltage V2 increases and the rectified current | I6 'obtained from the output voltage V2.
Is larger than the current I8, the current is controlled by the rectified current | I6 '| obtained from the output voltage V2, and the output voltage V2 is compressed by a factor of 1/2 in decibels. It is possible to configure a compressor device in which the change of the gain can be made smooth and a clear change can be made.

【0119】次に、図7は本発明の実施の形態4におけ
るALC機能を付加したコンプレッサ装置の構成を示す
ブロック図である。図7において、1は入力端子、2は
出力端子、4は電圧電流変換器、5は利得可変増幅器、
6は入力電圧V1を変換する電圧電流変換器、6′は出
力電圧V2を変換する電圧電流変換器、7,7′は整流
器、100は信号合成器である。
Next, FIG. 7 is a block diagram showing a configuration of a compressor device having an ALC function according to Embodiment 4 of the present invention. In FIG. 7, 1 is an input terminal, 2 is an output terminal, 4 is a voltage-current converter, 5 is a variable gain amplifier,
6 is a voltage-current converter for converting the input voltage V1, 6 'is a voltage-current converter for converting the output voltage V2, 7, 7' are rectifiers, and 100 is a signal combiner.

【0120】本実施の形態4の構成は、従来の図15に示
すコンプレッサ装置に電圧電流変換器と整流器をつけ加
えるだけでALC機能を付加したコンプレッサ装置であ
る。
The configuration of the fourth embodiment is a compressor device in which the ALC function is added by simply adding a voltage-current converter and a rectifier to the conventional compressor device shown in FIG.

【0121】利得可変増幅器5は、信号入力、出力を電
流で扱うように構成されており、入力が仮想接地点にな
っている。電圧電流変換器4は、入力端子1に加わる入
力電圧V1を電流に変換して利得可変増幅器5に入力
し、利得可変増幅器5の出力電流は、増幅器10aとイン
ピーダンス10bからなる電流電圧変換器10によって電圧
に変換するようになっている。
The variable gain amplifier 5 is configured to handle signal input and output by current, and the input is a virtual ground point. The voltage-current converter 4 converts the input voltage V1 applied to the input terminal 1 into a current and inputs the current to the variable gain amplifier 5, and the output current of the variable gain amplifier 5 is a current-voltage converter 10 comprising an amplifier 10a and an impedance 10b. To convert to voltage.

【0122】また、整流器7,7′は、信号入出力を電
流で扱うように構成されており、入力が仮想接地点にな
っている。電圧電流変換器6は、入力端子1に加わる入
力電圧V1を電流に変換して整流器7に入力するように
なっている。電圧電流変換器6′は、出力端子2の出力
電圧V2を電流に変換して整流器7′に入力するように
なっている。信号合成器100は、整流器7の出力信号電
流と整流器7′の出力信号電流を合成して、利得可変増
幅器5の制御電流としている。
The rectifiers 7 and 7 'are configured to handle signal input / output by current, and the input is a virtual ground point. The voltage-current converter 6 converts an input voltage V1 applied to the input terminal 1 into a current and inputs the current to the rectifier 7. The voltage-current converter 6 'converts the output voltage V2 of the output terminal 2 into a current and inputs the current to the rectifier 7'. The signal combiner 100 combines the output signal current of the rectifier 7 and the output signal current of the rectifier 7 ′ and uses it as a control current for the variable gain amplifier 5.

【0123】さらに、利得可変増幅装置5は、電圧電流
変換手段4からの出力電流を信号合成器100からの出力
信号で除算する除算器として機能し、また、この場合の
信号合成器100は、整流器7の出力信号電流と整流器
7′の出力信号電流を2乗平均する機能となっている。
Further, the variable gain amplifier 5 functions as a divider for dividing the output current from the voltage-current converter 4 by the output signal from the signal combiner 100. In this case, the signal combiner 100 The output signal current of the rectifier 7 and the output signal current of the rectifier 7 'are squared.

【0124】前記のように構成される本実施の形態4の
動作について説明する。コンプレッサ装置の入力端子1
に電圧V1を加えると、電圧V1は電圧電流変換器4に
よって電流I1に変換され、(数34)のように表される。
The operation of the fourth embodiment configured as described above will be described. Input terminal 1 of compressor device
, The voltage V1 is converted into the current I1 by the voltage-current converter 4, and is expressed as in (Expression 34).

【0125】[0125]

【数34】 (Equation 34)

【0126】この変換された電流I1は、利得可変増幅
器5の入力信号として入力される。
This converted current I 1 is input as an input signal of variable gain amplifier 5.

【0127】一方、入力電圧V1は電圧電流変換器6に
よっても電流I6に変換され、さらに整流器7によって
整流され(数35)のように整流電流|I6|となり、信号
合成器100に入力される。
On the other hand, the input voltage V1 is also converted into a current I6 by the voltage-current converter 6, and further rectified by the rectifier 7 to become a rectified current | I6 | .

【0128】[0128]

【数35】 (Equation 35)

【0129】また、出力電圧V2は電圧電流変換器6′
によって電流I6′に変換され、さらに整流器7′によ
って整流され(数36)のように整流電流|I6′|とな
り、信号合成器100に入力される。
The output voltage V2 is applied to the voltage / current converter 6 '.
Is converted to a current I6 ', and further rectified by a rectifier 7' to become a rectified current | I6 '|

【0130】[0130]

【数36】 [Equation 36]

【0131】整流器7と整流器7′の出力電流|I6|
と|I6′|は、信号合成器100に入力され2乗平均し
て制御電流I3として出力され、(数37)で表される。
Output current of rectifier 7 and rectifier 7 '| I6 |
And | I6 '| are input to the signal synthesizer 100, output as a control current I3 by averaging the squares, and are expressed by (Expression 37).

【0132】[0132]

【数37】 (37)

【0133】この制御電流I3は、利得可変増幅器5の
制御信号として利得可変増幅器5に入力される。
The control current I3 is input to the variable gain amplifier 5 as a control signal for the variable gain amplifier 5.

【0134】利得可変増幅器5は入力された入力電流I
1を制御信号になる信号合成器100からの制御電流I3
によって除算する除算器として機能するので、利得可変
増幅器5に入力電流I1が入力され、制御信号として制
御電流I3が入力されると、利得可変増幅器5の出力電
流I2は(数38)のようになる。
The variable gain amplifier 5 receives the input current I
1 is a control current I3 from the signal synthesizer 100 to be a control signal.
When the input current I1 is input to the variable gain amplifier 5 and the control current I3 is input as the control signal, the output current I2 of the variable gain amplifier 5 becomes as shown in (Equation 38). Become.

【0135】[0135]

【数38】 (38)

【0136】この利得可変増幅器5の出力電流I2は、
電流電圧変換器10によって出力電圧V2に変換され、そ
の出力電圧V2は(数39)のように表される。
The output current I2 of the variable gain amplifier 5 is
The output voltage V2 is converted by the current-voltage converter 10 into an output voltage V2, and the output voltage V2 is represented by (Expression 39).

【0137】[0137]

【数39】 [Equation 39]

【0138】但し、Z10;電流電圧変換器10の変換係数 ここで、入力電圧V1が小さく、整流電流|I6′|=
|V2|/Z6′の方が整流電流|I6|=|V1|/
Z6より十分大きい場合、すなわち|V1|/Z6≪|
V2|/Z6′の場合、(数39)の分母の(|V1|/Z
6)2は無視することができ、入力電圧V1と出力電圧V
2の関係は(数40)のようになる。
Here, Z10: conversion coefficient of the current-voltage converter 10, where the input voltage V1 is small and the rectified current | I6 '|
| V2 | / Z6 'is the rectified current | I6 | = | V1 | /
When it is sufficiently larger than Z6, that is, | V1 | / Z6≪ |
In the case of V2 | / Z6 ′, (| V1 | / Z
6) 2 can be ignored and the input voltage V1 and the output voltage V
The relationship of 2 is as shown in (Equation 40).

【0139】[0139]

【数40】 (Equation 40)

【0140】このように、入力電圧V1が小さいとき、
すなわち|V1|/Z6≪|V2|/Z6′の時は出力
電圧V2は入力電圧V1の1/2乗に比例するようにな
り、入力信号レベル幅をデシベルで1/2倍に圧縮する
ようになり、従来のコンプレッサ装置と同様の特性が得
られる。
As described above, when the input voltage V1 is small,
That is, when | V1 | / Z6≪ | V2 | / Z6 ′, the output voltage V2 is proportional to the half power of the input voltage V1, and the input signal level width is compressed by a factor of 1/2 in decibels. And the same characteristics as those of the conventional compressor device can be obtained.

【0141】また、制御電流のうち、整流電流|I6′
|=|V2|/Z6′の方が整流電流|I6|=|V1
|/Z6より十分小さい場合、すなわち|V1|/Z6
≫|V2|/Z6′の場合、(数39)の分母の(|V2|
/Z6′)2は無視することができ、入力電圧V1と出力
電圧V2の関係は(数41)のようになる。
In the control current, the rectified current | I6 '
| = | V2 | / Z6 'is a rectified current | I6 | = | V1
| / Z6, that is, | V1 | / Z6
In the case of ≫ | V2 | / Z6 ′, the denominator (| V2 |
/ Z6 ') 2 can be ignored, and the relationship between the input voltage V1 and the output voltage V2 is as shown in (Expression 41).

【0142】[0142]

【数41】 [Equation 41]

【0143】このように、入力電圧V1が大きくなる
と、出力電圧V2の大きさは入力電圧V1の大きさとは
無関係になり、電圧電流変換器4,6、電流電圧変換器
10の変換係数のZ4,Z6,Z10によって決定されるよ
うになる。
As described above, when the input voltage V1 increases, the magnitude of the output voltage V2 becomes independent of the magnitude of the input voltage V1, and the voltage-current converters 4, 6 and the current-voltage converter
It is determined by the ten transform coefficients Z4, Z6, and Z10.

【0144】図8は、(数40)と(数41)から求められた図
7に示す本実施の形態4の構成での入力電圧V1と出力
電圧V2の関係を示したものである。
FIG. 8 shows the relationship between the input voltage V1 and the output voltage V2 in the configuration of the fourth embodiment shown in FIG. 7 obtained from (Equation 40) and (Equation 41).

【0145】以上のように、本実施の形態4によれば、
従来のコンプレッサ装置に電圧電流変換器6と整流器7
をつけ加えるだけで、入力電圧V1が小さいとき、出力
電圧V2は入力電圧V1の1/2乗に比例するようにな
り、入力信号レベル幅をデシベルで1/2倍に圧縮する
ようになり、コンプレッサ装置と同様の特性が得られ
る。一方、入力電圧V1が大きくなると、出力電圧V2
の大きさは入力電圧V1の大きさとは無関係になる定電
圧出力領域になり、電圧電流変換器4,6、電流電圧変
換器10の変換係数のZ4,Z6,Z10によって決定され
る電圧値になる。さらに、信号合成器100にN乗平均方
式を用いることにより、コンプレッサ領域から定電圧領
域への出力電圧特性の切り替わりを滑らかに、かつ明瞭
な変化とさせることができるコンプレッサ装置を構成す
ることができる。
As described above, according to the fourth embodiment,
A voltage-current converter 6 and a rectifier 7 are added to a conventional compressor device.
Only when the input voltage V1 is small, the output voltage V2 becomes proportional to the half power of the input voltage V1, and the input signal level width is compressed by a factor of 1/2 in decibels. The same characteristics as the device can be obtained. On the other hand, when the input voltage V1 increases, the output voltage V2
Is a constant voltage output region that is independent of the magnitude of the input voltage V1. The voltage value is determined by the conversion coefficients Z4, Z6, and Z10 of the voltage-current converters 4, 6 and the current-voltage converter 10. Become. Further, by using the N-mean-square method for the signal synthesizer 100, it is possible to configure a compressor device capable of smoothly and clearly changing the output voltage characteristic from the compressor region to the constant voltage region. .

【0146】なお、利得可変増幅器5を電流入力電流出
力の除算器の機能を有するものを用いているが、電圧入
力電圧出力で機能するものでもかまわない。この場合
は、電圧電流変換器,電流電圧変換器は省略することが
できる。
Although the variable gain amplifier 5 has a function of a current input current output divider, the variable gain amplifier 5 may function as a voltage input voltage output. In this case, the voltage-current converter and the current-voltage converter can be omitted.

【0147】また、可変利得増幅器5は除算器でなくて
も同様の機能を有するものであればかまわない。その場
合の入出力特性は、利得可変増幅手段の入出力特性によ
って決定される。
Further, the variable gain amplifier 5 need not be a divider as long as it has a similar function. The input / output characteristics in that case are determined by the input / output characteristics of the variable gain amplifier.

【0148】なお、信号合成器100は入力された信号の
うち大きい方を出力するようになっているが、小さい方
を出力するようにしてもかまわない。この場合、出力電
圧の特性は、入力信号が小さいときは定電圧出力領域と
なり、入力信号が大きくなるとコンプレッサ領域に切り
替わるようになる。
Although the signal combiner 100 outputs the larger one of the input signals, it may output the smaller one. In this case, the characteristics of the output voltage are such that when the input signal is small, the region is a constant voltage output region, and when the input signal is large, the region is switched to the compressor region.

【0149】また、制御電流の合成にN乗平均手段を用
いているが、従来の混合手段を用いても同様の効果が得
られるが、この場合利得の切り替わり特性は明瞭な変化
とはならない。
Although the N-th power averaging means is used for synthesizing the control current, the same effect can be obtained by using the conventional mixing means, but in this case, the gain switching characteristic does not change clearly.

【0150】さらに、図9は本発明の実施の形態5にお
ける制御信号を3入力としたコンプレッサ装置の構成を
示すものである。図9に示すように制御信号を入力電圧
V1と出力電圧V2と電流源8の3つの信号をN乗平均
手段を用いて合成し制御するもので、この場合の入力電
圧V1と出力電圧V2の関係を図10に示す。
FIG. 9 shows a configuration of a compressor device according to the fifth embodiment of the present invention in which three control signals are input. As shown in FIG. 9, a control signal is synthesized by controlling three signals of the input voltage V1, the output voltage V2, and the current source 8 by using N-mean averaging means, and the control signal is combined with the input voltage V1 and the output voltage V2. FIG. 10 shows the relationship.

【0151】入力信号V1と出力信号V2から得られる
整流電流|I6|,|I6′|が制御端子3から入力さ
れる電流源8の電流I8より小さいときは、出力電圧V
2は制御端子3から入力される電流I8によって決まる
利得特性になり、入力電圧V1に比例した定利得とな
る。
When the rectified currents | I6 | and | I6 '| obtained from the input signal V1 and the output signal V2 are smaller than the current I8 of the current source 8 input from the control terminal 3, the output voltage V
2 has a gain characteristic determined by the current I8 input from the control terminal 3, and has a constant gain proportional to the input voltage V1.

【0152】また、出力電圧V2が大きくなり出力電圧
V2から得られる整流電流|I6′|が大きくなると、
出力信号V2は振幅レベル幅をデシベルで1/2倍に圧
縮するコンプレッサの特性になる。
When output voltage V2 increases and rectified current | I6 '| obtained from output voltage V2 increases,
The output signal V2 has the characteristics of a compressor that compresses the amplitude level width by half in decibels.

【0153】また、入力電圧V1が大きくなり入力電圧
V1から得られる整流電流|I6|が大きくなると、出
力信号V2は入力信号V1の大きさに関係なく一定の電
圧を出力するALCの特性が得られ、その利得の切り替
わりは滑らかで、かつ明瞭な変化とさせることができる
コンプレッサ装置を構成することができる。
When the input voltage V1 increases and the rectified current | I6 | obtained from the input voltage V1 increases, the output signal V2 has the characteristics of an ALC that outputs a constant voltage regardless of the magnitude of the input signal V1. Thus, it is possible to configure a compressor device in which the switching of the gain can be smoothly and clearly changed.

【0154】なお、図11は本発明の実施の形態6におけ
る利得可変増幅手段を乗算器にしたエキスパンダ装置の
構成を示すものである。図12はこのエキスパンダ装置に
制御信号を与えた入力電圧V1と出力電圧V2の関係を
示すものである。すなわち、入力電圧V1から得られる
整流電流|I6|が制御端子3から入力される電流源8
の電流I8より小さい場合、出力電圧V2は制御端子3
から入力される電流I8によって決まる利得特性になり
入力電圧V1に比例した定利得となる。また、入力電圧
V1が大きくなり入力電圧V1から得られる整流電流|
I6|が大きくなると、出力電圧V2は入力電圧V1の
デシベルで2倍に伸張されるエキスパンダの特性を得ら
れ、その利得の切り替わりが滑らかで、かつ明瞭な変化
とさせることができるエキスパンダ装置を構成すること
ができる。
FIG. 11 shows a configuration of an expander device in which the variable gain amplifying means according to the sixth embodiment of the present invention is a multiplier. FIG. 12 shows the relationship between the input voltage V1 and the output voltage V2 that provide a control signal to the expander device. That is, a rectified current | I6 | obtained from the input voltage V1 is supplied from the control terminal 3 to the current source 8
Is smaller than the current I8 of the control terminal 3,
The gain characteristic is determined by the current I8 input from the input terminal and becomes a constant gain proportional to the input voltage V1. In addition, the input voltage V1 increases and the rectified current | obtained from the input voltage V1 |
When I6 | becomes large, the output voltage V2 can obtain the characteristic of an expander that is doubled by a decibel of the input voltage V1, and the gain can be switched smoothly and clearly. Can be configured.

【0155】なお、利得可変増幅手段を乗算器として機
能するようにし、制御信号を電流源8と出力電圧V2か
ら得る構成や、入力電圧V1と出力電圧V2から得る構
成や、入力電圧V1と出力電圧V2と電流源8の3つの
制御信号から得る構成にしても、その利得の切り替わり
が滑らかで、かつ明瞭な変化とさせることができるエキ
スパンダ装置を構成することができる。
The variable gain amplifier functions as a multiplier, and a control signal is obtained from the current source 8 and the output voltage V2, a configuration is obtained from the input voltage V1 and the output voltage V2, and a control signal is obtained from the input voltage V1 and the output voltage. Even with a configuration obtained from the three control signals of the voltage V2 and the current source 8, it is possible to configure an expander device in which the switching of the gain is smooth and can be made a clear change.

【0156】また、信号合成手段のN乗平均手段におけ
るNは、どのような値(実数)にしてもかまわず、その場
合の利得の切り替わり特性は信号合成器100によって変
わる。
Further, N in the N-th power averaging means of the signal combining means may be any value (real number). In this case, the gain switching characteristic is changed by the signal combiner 100.

【0157】[0157]

【発明の効果】以上説明したように、本発明のN乗平均
装置によれば、n個直列に接続したトランジスタで構成
した第1のN乗手段と、n個直列に接続したトランジス
タで構成した第2のN乗手段と、(n−2)個直列に接続
したトランジスタで構成したトランジスタ群と、第1の
N乗手段の出力にベース、電源電圧にコレクタを接続し
た第1のトランジスタと、第2のN乗手段の出力にベー
ス、電源電圧にコレクタを接続した第2のトランジスタ
と、エミッタが互いに接続された第1のトランジスタと
第2のトランジスタが接続されるトランジスタ群のエミ
ッタに接続されたカレントミラー回路とによって構成し
たN乗平均手段により、第1の入力電流と第2の入力電
流のN乗平均した大きさの出力電流を得ることができ
る。
As described above, according to the N-th power averager of the present invention, the first N-th power means constituted by n transistors connected in series and the n-th transistors connected in series are provided. A second N-th power means, a transistor group composed of (n-2) transistors connected in series, a first transistor having a base connected to the output of the first N-th power means and a collector connected to the power supply voltage, A second transistor having a base connected to the output of the second N-th power means and a collector connected to the power supply voltage, and an emitter connected to an emitter of a transistor group to which the first and second transistors are connected to each other. The output current having a magnitude obtained by averaging Nth power of the first input current and the second input current can be obtained by the Nth power averaging means constituted by the current mirror circuit.

【0158】また、構成されたALC装置によれば、信
号合成器に入力される入力電流と電流源を比較して入力
電流が小さいとき、出力電圧は入力電圧の大きさに比例
する定利得領域となり電流源により設定される。一方、
入力電流が大きいとき、出力電圧は入力電圧の大きさと
は無関係に一定の電圧を出力する定電圧出力領域とな
る。入力信号の入力電流と電流源との入力をN乗平均し
て合成した制御電流により、定利得領域から定電圧出力
領域への出力電圧特性の利得の切り替わりを明瞭に変化
させることができる。
Further, according to the ALC device thus configured, when the input current inputted to the signal combiner is compared with the current source, when the input current is small, the output voltage is in a constant gain region proportional to the magnitude of the input voltage. And is set by the current source. on the other hand,
When the input current is large, the output voltage becomes a constant voltage output region that outputs a constant voltage regardless of the magnitude of the input voltage. The switching of the gain of the output voltage characteristic from the constant gain region to the constant voltage output region can be clearly changed by the control current obtained by combining the input current of the input signal and the input of the current source by the N-th power mean.

【0159】また、信号合成器に入力される出力電流か
ら得られる整流電流と電流源を比較して、整流電流が小
さいとき電流源で設定された定利得領域となり、整流電
流が大きいと整流電流により制御され出力電圧が入力電
圧の1/2乗に比例するように、信号レベル幅をデシベ
ルで1/2に圧縮するコンプレッサ機能が得られる。出
力電流と電流源との入力をN乗平均して合成した制御電
流により、その利得の切り替わりが滑らかで、かつ明瞭
な変化とさせることができる。
The rectified current obtained from the output current input to the signal synthesizer is compared with the current source. When the rectified current is small, the constant gain region is set by the current source. To compress the signal level width to 1/2 in decibels so that the output voltage is proportional to the 1/2 power of the input voltage. By the control current obtained by combining the output current and the input of the current source by the N-th power mean, the switching of the gain can be made smooth and clear.

【0160】また、信号合成器に入力される入力電流と
出力電流を比較して入力電流が小さい時は出力電圧が入
力電圧の1/2乗に比例するように、信号レベル幅をデ
シベルで1/2に圧縮することができる。また、入力電
流が大きくなると入力電圧とは無関係に一定の出力電圧
を出力するようになるALC機能を有するコンプレッサ
装置を構成でき、さらに入力電流と出力電流とのN乗平
均して合成した制御電流により、利得の切り替わりを明
瞭に変化させることができる。
When the input current and the output current input to the signal combiner are compared with each other, when the input current is small, the signal level width is set to 1 dB so that the output voltage is proportional to the square of the input voltage. / 2 compression. Further, it is possible to configure a compressor device having an ALC function that outputs a constant output voltage irrespective of the input voltage when the input current increases, and furthermore, a control current obtained by combining the input current and the output current by N-th power average. Thus, the switching of the gain can be clearly changed.

【0161】また、信号合成手段に入力される信号をN
乗平均手段を用いることにより、その制御信号に制御さ
れる定利得からコンプレッサ動作,エキスパンダ動作や
ALC動作への利得の切り替わりを滑らかに、かつ明瞭
な変化とさせることができるという効果を奏する。
The signal input to the signal combining means is N
The use of the averaging means has an effect that the switching of the gain from the constant gain controlled by the control signal to the compressor operation, the expander operation or the ALC operation can be made smooth and clear.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1におけるN乗平均装置の
具体的な構成図を示したものである。
FIG. 1 shows a specific configuration diagram of an N-mean-square apparatus according to Embodiment 1 of the present invention.

【図2】本実施の形態1におけるN乗平均装置の入力を
m個設けた場合の構成例を示す図である。
FIG. 2 is a diagram illustrating a configuration example in a case where m inputs of the N-th power average device according to the first embodiment are provided.

【図3】本発明の実施の形態2における前記実施の形態
1のN乗平均回路を用いたALC装置の構成を示す図で
ある。
FIG. 3 is a diagram illustrating a configuration of an ALC device using an N-th power average circuit according to the first embodiment in the second embodiment of the present invention;

【図4】本実施の形態2におけるALC装置の入力電圧
V1と出力電圧V2の関係を示す図である。
FIG. 4 is a diagram showing a relationship between an input voltage V1 and an output voltage V2 of the ALC device according to the second embodiment.

【図5】本発明の実施の形態3における制御信号を出力
電圧と電流源とした場合のコンプレッサ装置の構成を示
す図である。
FIG. 5 is a diagram illustrating a configuration of a compressor device when a control signal is an output voltage and a current source according to a third embodiment of the present invention.

【図6】本実施の形態3におけるコンプレッサ装置の入
力電圧V1と出力電圧V2の関係を示す図である。
FIG. 6 is a diagram showing a relationship between an input voltage V1 and an output voltage V2 of the compressor device according to the third embodiment.

【図7】本発明の実施の形態4におけるALC機能を付
加したコンプレッサ装置の構成を示すブロック図であ
る。
FIG. 7 is a block diagram illustrating a configuration of a compressor device to which an ALC function is added according to a fourth embodiment of the present invention.

【図8】本実施の形態4におけるALC機能を付加した
コンプレッサ装置の入力電圧V1と出力電圧V2の関係
を示す図である。
FIG. 8 is a diagram showing a relationship between an input voltage V1 and an output voltage V2 of a compressor device having an ALC function according to a fourth embodiment.

【図9】本発明の実施の形態5における制御信号を3入
力としたコンプレッサ装置の構成を示すブロック図であ
る。
FIG. 9 is a block diagram illustrating a configuration of a compressor device according to a fifth embodiment of the present invention in which three control signals are input.

【図10】本実施の形態5におけるコンプレッサ装置の
入力電圧V1と出力電圧V2の関係を示す図である。
FIG. 10 is a diagram showing a relationship between an input voltage V1 and an output voltage V2 of a compressor device according to a fifth embodiment.

【図11】本発明の実施の形態6における利得可変増幅
手段を乗算器にしたエキスパンダ装置の構成を示すブロ
ック図である。
FIG. 11 is a block diagram showing a configuration of an expander device according to a sixth embodiment of the present invention, in which a variable gain amplifying means is used as a multiplier.

【図12】本実施の形態6におけるエキスパンダ装置の
入力電圧V1と出力電圧V2の関係を示す図である。
FIG. 12 is a diagram illustrating a relationship between an input voltage V1 and an output voltage V2 of the expander device according to the sixth embodiment.

【図13】従来の米国フィリップス社NE/SA572を
ALC装置の構成にした場合を示すブロック図である。
FIG. 13 is a block diagram showing a case where a conventional Philips NE / SA572 is configured as an ALC device.

【図14】従来のALC装置の入力電圧V1と出力電圧
V2の関係を示す図である。
FIG. 14 is a diagram showing a relationship between an input voltage V1 and an output voltage V2 of a conventional ALC device.

【図15】従来の米国フィリップス社NE/SA572を
コンプレッサ装置の構成にした場合を示すブロック図で
ある。
FIG. 15 is a block diagram showing a case where a conventional Philips NE / SA572 is configured as a compressor device.

【図16】従来の米国フィリップス社NE/SA572を
エキスパンダ装置の構成にした場合を示すブロック図で
ある。
FIG. 16 is a block diagram showing a case where the conventional Philips NE / SA572 is configured as an expander device.

【符号の説明】[Explanation of symbols]

1…入力端子、 2…出力端子、 3…制御端子、
4,6,6′…電圧電流変換器、 5…利得可変増幅
器、 7,7′…整流器、 8…電流源、 9…混合
器、 10…電流電圧変換器、 10a…増幅器、 10b…イ
ンピーダンス、 11〜1n,21〜2n,4n,51,m1〜mn
…トランジスタ、 31,32,3m…第1,第2,第mの
トランジスタ、 42〜4(n−1)…トランジスタ群、
50…カレントミラー回路、 52…電流出力端子、 61,
62,6m…電流入力端子、 100…信号合成器、 601,6
02,60m…第1,第2,第mの電流源。
1: input terminal, 2: output terminal, 3: control terminal,
4, 6, 6 '... voltage-current converter, 5 ... variable gain amplifier, 7, 7' ... rectifier, 8 ... current source, 9 ... mixer, 10 ... current-voltage converter, 10a ... amplifier, 10b ... impedance 11-1n, 21-2n, 4n, 51, m1-mn
... transistors, 31, 32, 3m ... first, second, and m-th transistors, 42-4 (n-1) ... transistor groups,
50: current mirror circuit, 52: current output terminal, 61,
62, 6m: current input terminal, 100: signal synthesizer, 601, 6
02, 60m: The first, second, and m-th current sources.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 第1の信号をN乗する第1のN乗手段
と、第2の信号をN乗する第2のN乗手段と、第1のN
乗された信号と第2のN乗された信号を混合しN乗根す
るN乗平均手段とを備えることを特徴とするN乗平均装
置。
1. A first N-th power means for raising a first signal to the Nth power, a second N-th power means for raising the second signal to the Nth power, and a first Nth power means.
An N-th power averaging device, comprising: N-th power averaging means for mixing a raised signal and a second N-th power signal and performing an N-th root.
【請求項2】 第1の信号電流をN乗するダイオード接
続のトランジスタがn個直列に接続された第1のN乗手
段と、第2の信号電流をN乗するダイオード接続のトラ
ンジスタがn個直列に接続された第2のN乗手段と、
(n−2)個直列接続されたトランジスタ群と、前記第1
のN乗手段の出力にベースが接続され、コレクタが電源
電圧に接続され、エミッタが前記トランジスタ群の入力
に接続された第1のトランジスタと、前記第2のN乗手
段の出力にベースが接続され、コレクタが電源電圧に接
続され、エミッタが前記トランジスタ群の入力に接続さ
れた第2のトランジスタと、前記トランジスタ群のエミ
ッタからの信号を入力として出力を装置の出力とするカ
レントミラー回路とを備え、N乗平均することを特徴と
するN乗平均装置。
2. A first N-th means in which n number of diode-connected transistors for raising the first signal current to the Nth power are connected in series, and n number of diode-connected transistors for raising the second signal current to the Nth power are provided. Second N-th means connected in series;
(n-2) transistors connected in series and the first
A first transistor having a base connected to the output of the N-th power means, a collector connected to the power supply voltage, and an emitter connected to the input of the transistor group; and a base connected to the output of the second N-th power means. A second transistor having a collector connected to the power supply voltage, an emitter connected to the input of the transistor group, and a current mirror circuit having a signal from the emitter of the transistor group as an input and an output as an output of the device. An N-mean-squaring apparatus comprising: N-mean-squaring.
【請求項3】 信号電流をN乗するダイオード接続のト
ランジスタがn個直列に接続されたm個のN乗手段と、
(n−2)個直列接続されたトランジスタ群と、それぞれ
の前記N乗手段の出力にベースが接続され、コレクタが
電源電圧に接続され、エミッタが前記トランジスタ群の
入力に接続されたm個のトランジスタと、前記トランジ
スタ群のエミッタからの信号を入力として出力を装置の
出力とするカレントミラー回路とを備え、N乗平均する
ことを特徴とするN乗平均装置。
3. m-th power means in which n diode-connected transistors for raising a signal current to the Nth power are connected in series;
(n-2) transistors connected in series, and m bases connected to the output of each of the N-th power means, a collector connected to a power supply voltage, and an emitter connected to an input of the transistor group An N-th power averaging device, comprising: a transistor; and a current mirror circuit which receives a signal from an emitter of the transistor group as an input and outputs the output of the device, and performs N-th power averaging.
【請求項4】 入力された信号を制御信号によって利得
を可変する利得可変増幅手段と、前記入力された信号を
整流する整流手段と、該整流手段の出力信号と外部制御
信号とをN乗平均して合成し、前記制御信号を出力する
信号合成手段とを備えることを特徴とする振幅圧縮伸張
装置。
4. A variable gain amplifying means for varying a gain of an input signal by a control signal, a rectifying means for rectifying the input signal, and an N-th power average of an output signal of the rectifying means and an external control signal. And a signal synthesizing means for outputting the control signal.
【請求項5】 入力された信号を制御信号によって利得
を可変する利得可変増幅手段と、該利得可変増幅手段の
出力信号を整流する整流手段と、該整流手段の出力信号
と外部制御信号とをN乗平均して合成し、前記制御信号
を出力する信号合成手段とを備えること特徴とする振幅
圧縮伸張装置。
5. A variable gain amplifying means for varying a gain of an input signal by a control signal, a rectifying means for rectifying an output signal of the variable gain amplifying means, and an output signal of the rectifying means and an external control signal. An amplitude compression / expansion apparatus, comprising: a signal synthesizing unit that synthesizes by N-mean averaging and outputs the control signal.
【請求項6】 入力された信号を制御信号によって利得
を可変する利得可変増幅手段と、前記入力された信号を
整流する第1の整流手段と、前記利得可変増幅手段の出
力信号を整流する第2の整流手段と、前記第1の整流手
段の出力信号と前記第2の整流手段の出力信号とをN乗
平均して合成し、前記制御信号を出力する信号合成手段
とを備えることを特徴とする振幅圧縮伸張装置。
6. A variable gain amplifying means for varying a gain of an input signal by a control signal, a first rectifying means for rectifying the input signal, and a rectifying means for rectifying an output signal of the variable gain amplifying means. 2 rectifying means, and a signal synthesizing means for synthesizing the output signal of the first rectifying means and the output signal of the second rectifying means by N-th power averaging and outputting the control signal. The amplitude compression and expansion device.
【請求項7】 入力された信号を制御信号によって利得
を可変する利得可変増幅手段と、前記入力された信号を
整流する第1の整流手段と、前記利得可変増幅手段の出
力信号を整流する第2の整流手段と、前記第1の整流手
段の出力信号と前記第2の整流手段の出力信号と外部制
御信号とをN乗平均して合成し、前記制御信号を出力す
る信号合成手段とを備えることを特徴とする振幅圧縮伸
張装置。
7. A variable gain amplifying means for varying a gain of an input signal by a control signal, a first rectifying means for rectifying the input signal, and a rectifying means for rectifying an output signal of the variable gain amplifying means. 2 rectifying means, and a signal combining means for combining the output signal of the first rectifying means, the output signal of the second rectifying means, and the external control signal by N-th power averaging and outputting the control signal. An amplitude compression / expansion device, comprising:
JP20232396A 1996-07-31 1996-07-31 Amplitude compression / expansion device Expired - Fee Related JP3501196B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20232396A JP3501196B2 (en) 1996-07-31 1996-07-31 Amplitude compression / expansion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20232396A JP3501196B2 (en) 1996-07-31 1996-07-31 Amplitude compression / expansion device

Publications (2)

Publication Number Publication Date
JPH1049609A true JPH1049609A (en) 1998-02-20
JP3501196B2 JP3501196B2 (en) 2004-03-02

Family

ID=16455654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20232396A Expired - Fee Related JP3501196B2 (en) 1996-07-31 1996-07-31 Amplitude compression / expansion device

Country Status (1)

Country Link
JP (1) JP3501196B2 (en)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49131622A (en) * 1973-04-20 1974-12-17
JPS55129864A (en) * 1979-03-27 1980-10-08 Yokogawa Hokushin Electric Corp Operation circuit of root to square sum
JPS5792241U (en) * 1980-11-27 1982-06-07
JPS5851383A (en) * 1981-09-22 1983-03-26 Toshiba Corp Operating circuit
JPS63202110A (en) * 1987-02-18 1988-08-22 Hitachi Ltd Agc circuit
JPH01240099A (en) * 1988-03-18 1989-09-25 Toa Tokushu Denki Kk Frequency characteristic correcting device for speaker
JPH02237207A (en) * 1989-03-10 1990-09-19 Canon Inc Digital agc control system
JPH033408A (en) * 1989-05-31 1991-01-09 Canon Inc Automatic digital gain control system
JPH0537270A (en) * 1991-07-31 1993-02-12 Takuya Kojima External noise compensation type acoustic device
JPH0766647A (en) * 1993-08-24 1995-03-10 Alpine Electron Inc Acoustic characteristic controller

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49131622A (en) * 1973-04-20 1974-12-17
JPS55129864A (en) * 1979-03-27 1980-10-08 Yokogawa Hokushin Electric Corp Operation circuit of root to square sum
JPS5792241U (en) * 1980-11-27 1982-06-07
JPS5851383A (en) * 1981-09-22 1983-03-26 Toshiba Corp Operating circuit
JPS63202110A (en) * 1987-02-18 1988-08-22 Hitachi Ltd Agc circuit
JPH01240099A (en) * 1988-03-18 1989-09-25 Toa Tokushu Denki Kk Frequency characteristic correcting device for speaker
JPH02237207A (en) * 1989-03-10 1990-09-19 Canon Inc Digital agc control system
JPH033408A (en) * 1989-05-31 1991-01-09 Canon Inc Automatic digital gain control system
JPH0537270A (en) * 1991-07-31 1993-02-12 Takuya Kojima External noise compensation type acoustic device
JPH0766647A (en) * 1993-08-24 1995-03-10 Alpine Electron Inc Acoustic characteristic controller

Also Published As

Publication number Publication date
JP3501196B2 (en) 2004-03-02

Similar Documents

Publication Publication Date Title
AU611273B2 (en) Improved multi-band programmable compression system
JPS6387813A (en) Method and apparatus for taking out dc control signal from inputted audio frequency signal
US4491980A (en) Hearing aid coupled with a radio
WO1996039744A1 (en) Signal conditioning circuit for compressing audio signals
JPH05167358A (en) Amplifier circuit for ecm
US5561392A (en) Logarithmic amplifier employing cascaded full-wave rectifiers including emitter-coupled pairs with unbalanced emitter degeneration as logarithmic elements
JPH1049609A (en) Mean n-th power device and amplitude compressing/ extending device using the same
JPH0846465A (en) Apparatus and method for controlling gain circuit
US10938363B2 (en) Audio circuit
US4745309A (en) Adjustable RMS circuit
US5889484A (en) Digital-to-analog converter
US20020149504A1 (en) Analog to digital conversion device
JP3524115B2 (en) Contour correction device
JPH08265068A (en) Gain control circuit
JP2716723B2 (en) Signal converter
JPH06310961A (en) Signal gain control circuit
JP3247526B2 (en) Audio signal level adjustment device
JPH0563481A (en) Compandor circuit
US3600697A (en) Electronic compressor network
JP3427647B2 (en) Sound quality adjustment circuit
JPH063857B2 (en) Variable emphasis circuit
JPS5851611A (en) Variable resistor circuit
JPS59161114A (en) Control device for variation curve of resistance value
JPS60172831A (en) Syllabic compander
JPH0878979A (en) Signal processor

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071212

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101212

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101212

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131212

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees