JPH02237207A - Digital agc control system - Google Patents

Digital agc control system

Info

Publication number
JPH02237207A
JPH02237207A JP5631789A JP5631789A JPH02237207A JP H02237207 A JPH02237207 A JP H02237207A JP 5631789 A JP5631789 A JP 5631789A JP 5631789 A JP5631789 A JP 5631789A JP H02237207 A JPH02237207 A JP H02237207A
Authority
JP
Japan
Prior art keywords
value
output signal
output
multiplier
signal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5631789A
Other languages
Japanese (ja)
Inventor
Hisayoshi Matsui
久義 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP5631789A priority Critical patent/JPH02237207A/en
Publication of JPH02237207A publication Critical patent/JPH02237207A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

PURPOSE:To shorten the converging time of an output signal level in the wide range of an input signal level by installing multipliers for multiplying an error value between the square mean value of an output signal and a desired set value, and the absolute value of the error value. CONSTITUTION:The error value D between the desired set value of the output signal level and the square mean value of the output signal 210 is outputted from a subtracter 107. In a correction part 150 consisting of an absolute value part 16 and the multiplier 105, the output M of the multiplier 105 is squared by preserving the code of the error value D as it is. The output M of the multiplier 105 is multiplied by alpha (prescribed constant) in the multiplier 104, is added by the output of a register 102, namely, a gain before one sample, by an adder 103 and is supplied to the multiplier 101 as the gain for the input signal. Thus, the converging time of the output signal level can be shortened in the wide range of the input signal level.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はディジタル信号処理装置に使用されるディジタ
ルAGC制御方式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a digital AGC control method used in a digital signal processing device.

[従来の技術] 従来のディジタルAGC制御回路のブロック構成図を第
3図に示し、その動作を説明する。
[Prior Art] A block diagram of a conventional digital AGC control circuit is shown in FIG. 3, and its operation will be explained.

第3図に示す如き従来のディジタルAGC制御回路は、
乗算器101により、入力信号と加算器103の出力値
を乗算し、出力信号としている。
A conventional digital AGC control circuit as shown in FIG.
A multiplier 101 multiplies the input signal by the output value of the adder 103 to obtain an output signal.

このとき同時に出力信号は、自乗器109と平均化器1
08により、自乗平均を計算される。
At this time, the output signals are simultaneously output from the squarer 109 and the averager 1.
08, the root mean square is calculated.

この自乗平均値を減算器107にて設定値から減し、設
定値との誤差を求める。この誤差は乗算器104に送ら
れ、誤差に所定の係数゛α″′を乗じこの値とレジスタ
102の値とを加算器103て加算し、乗算器101に
出力する。このようにして次の入力信号に対する利得を
制御し、減算器107の出力値である誤差が零になるよ
うに修正し、結果的に出力信号を一定レベルに保ってい
た。
This root mean square value is subtracted from the set value by a subtracter 107 to determine the error from the set value. This error is sent to the multiplier 104, which multiplies the error by a predetermined coefficient "α"', adds this value to the value of the register 102 in the adder 103, and outputs it to the multiplier 101.In this way, the following The gain for the input signal is controlled and corrected so that the error in the output value of the subtracter 107 becomes zero, and as a result, the output signal is maintained at a constant level.

[発明が解決しようとしている問題点]しかしながら上
記従来例のディジタルAGC制御回路では、入力信号レ
ベルと所望の出力信号レベルとの差が大きくなるにつれ
て出力信号をその所望のレベルに収束させるまでの時間
が長くなる。
[Problems to be Solved by the Invention] However, in the conventional digital AGC control circuit described above, as the difference between the input signal level and the desired output signal level increases, the time required to converge the output signal to the desired level increases. becomes longer.

この収束時間は、減算器107への係数“αの値を大き
くすればその値にほぼ反比例して短くすることができる
This convergence time can be shortened in almost inverse proportion to the value of the coefficient "α" to the subtracter 107 by increasing the value.

しかし、ある程度以上゛α″゛の値を大きくすると、入
力信号レベルと所望の出力信号レベルの差が大きいとき
にはよいが、入力信号レベルと所望の出力信号レベルの
差が小さい時には今度は過制御となり、出力信号レベル
の変動が大きくなってしまったり、さらには出力信号が
発振してしまう場合もある。
However, increasing the value of "α" beyond a certain point is good when the difference between the input signal level and the desired output signal level is large, but when the difference between the input signal level and the desired output signal level is small, this will result in overcontrol. In some cases, fluctuations in the output signal level become large, or even the output signal oscillates.

すなわち出力信号の収束時間をすべての入力信号におい
て一定時間以内におさえようとすると、入力信号レベル
のダイナミックレンジが制限されてしまうという欠点か
あった。
That is, if an attempt is made to suppress the convergence time of the output signal to within a certain time for all input signals, there is a drawback that the dynamic range of the input signal level is limited.

[課題を解決するための手段] 本発明は上述の課題を解決することを目的として成され
たもので、上述の課題を解決する一手段として以下の構
成を備える。
[Means for Solving the Problems] The present invention has been made for the purpose of solving the above-mentioned problems, and includes the following configuration as one means for solving the above-mentioned problems.

即ち、入力信号に対する利得を決めるための加算手段と
、該加算手段での利得を記憶する記憶手段と、該記憶手
段に記憶の利得と入力信号とを乗算する乗算手段と、該
乗算手段よりの出力信号の自乗平均を求めて所定の設定
値との誤差を計算して該誤差値を符号を保持したまま少
なくとも2乗し該誤差値が零と成るよう前記加算手段の
利得を修正する修正手段とをflifiλる。
That is, an addition means for determining a gain for an input signal, a storage means for storing the gain in the addition means, a multiplication means for multiplying the storage means by the input signal, and an input signal from the multiplication means. Modifying means for determining the root mean square of the output signal, calculating the error with respect to a predetermined set value, raising the error value to at least the second power while maintaining the sign, and modifying the gain of the addition means so that the error value becomes zero. and flifiλ.

[作用] 以上の構成において、少なくとも1サンプル前の入力信
号に対する利得と、出力信号の自乗平均値と所望の設定
値との誤差値を符号を保持したまま少なくとも2乗した
値に更に所定定数を乗じた値とを加算し、現在の入力信
号に対する利得として誤差が零になるよう制御して出力
信号レベルを所望の一定値に保つことにより、入力信号
レベルの広い範囲で出力信号レベルの収束時間を短縮す
ることができる。
[Function] In the above configuration, a predetermined constant is further added to the gain for the input signal at least one sample before, the error value between the root mean square value of the output signal and the desired set value to the power of at least the square while keeping the sign. By adding the multiplied value and controlling the error to zero as a gain for the current input signal to keep the output signal level at a desired constant value, the convergence time of the output signal level can be reduced over a wide range of input signal levels. can be shortened.

[実施例] 以下、図面を参照して本発明に係る一実施例を詳細に説
明する。
[Example] Hereinafter, an example according to the present invention will be described in detail with reference to the drawings.

第1図は本発明に係る一実施例のデジタルAGC制御方
式を実現するブロック構成図である。
FIG. 1 is a block diagram for realizing a digital AGC control method according to an embodiment of the present invention.

第1図において、第3図と同様構成には同一番号を付し
た。
In FIG. 1, the same components as in FIG. 3 are given the same numbers.

乗算器101の一方の入力には入力信号200が入力さ
れ、乗算器101の他方の入力には加算器103よりの
出力が接続されている。乗算器101の出力がレベル制
御後の出力信号210として出力される。
The input signal 200 is input to one input of the multiplier 101, and the output from the adder 103 is connected to the other input of the multiplier 101. The output of the multiplier 101 is output as an output signal 210 after level control.

同時に、この出力信号210は自乗器109の入力に接
続されている。そしてこの自乗器109で自乗され、出
力は平均化器108の入力に接続されてここで平均化さ
れる。この平均化器108の出力は、出力信号210を
自乗平均化した値である。この平均化器108よりの出
力は減算器107の一方の人力に接続され、減算器10
7の他方の人力には所定の設定値(出力信号210の出
力レベル特定値)が入力されている。このため、減算器
107よりは所定の設定値から出力信号の自乗平均を減
じた値、即ち、所望の出力信号レベルの設定値と、実際
の出力信号210の自乗平均値との誤差値が出力される
At the same time, this output signal 210 is connected to the input of the squarer 109. Then, it is squared by this squarer 109, and the output is connected to the input of an averager 108 and averaged there. The output of this averager 108 is a value obtained by averaging the output signal 210 into squares. The output from this averager 108 is connected to one of the subtracters 107, and the subtracter 10
A predetermined setting value (output level specific value of the output signal 210) is input to the other human power of 7. Therefore, the subtracter 107 outputs a value obtained by subtracting the root mean square of the output signal from a predetermined setting value, that is, an error value between the desired output signal level setting value and the root mean square value of the actual output signal 210. be done.

ここで、本実施例の特徴とするところは、第1図に破線
で囲む絶対値部106と乗算部105より成る補正部1
50である。
Here, the feature of this embodiment is that a correction section 1 consisting of an absolute value section 106 and a multiplication section 105 surrounded by a broken line in FIG.
It is 50.

この補正部150において、減算器107の出力である
誤差値を乗算器105の一方の入力に接続されると共に
、絶対値部106の入力にも接続される。そして、絶対
値部106の出力は乗算器105の他方の入力に接続さ
れる。
In this correction section 150, the error value that is the output of the subtracter 107 is connected to one input of the multiplier 105, and is also connected to the input of the absolute value section 106. The output of the absolute value section 106 is then connected to the other input of the multiplier 105.

乗算器105の出力は乗算器104の一方の入力に接続
され、乗算器104の他方の入力には所定の定数゛′α
゜′が入力される。
The output of the multiplier 105 is connected to one input of the multiplier 104, and the other input of the multiplier 104 is connected to a predetermined constant ゛'α
゜′ is input.

乗算器104の出力は加算器103の一方の入力に接続
され、加算器103の他方の入力にはレジスタ102の
出力が接続される。加算器103の出力はレジスタ10
2の入力に接続され、さらに乗算器101の入力にも接
続されている。これにより、所望の設定値と出力信号の
自乗平均値との誤差値を零とするように加算器103の
出力が制御される。
The output of multiplier 104 is connected to one input of adder 103, and the other input of adder 103 is connected to the output of register 102. The output of adder 103 is sent to register 10
2, and is further connected to the input of multiplier 101. As a result, the output of the adder 103 is controlled so that the error value between the desired set value and the root mean square value of the output signal becomes zero.

以上の構成よりなる本実施例のデジタルAGC制御回路
の動作について以下に説明する。
The operation of the digital AGC control circuit of this embodiment having the above configuration will be explained below.

減算器107の出力である、所望の設定値と出力信号の
自乗平均との誤差値を゛D″とし、乗算器105の出力
を゛M゛′とすれば、 M=DX  D           と成る。
If the error value between the desired setting value, which is the output of the subtracter 107, and the root mean square of the output signal is "D", and the output of the multiplier 105 is "M", then M=DX D .

即ち、“M″は誤差値” D ”の符号を保存したまま
自乗したことになる。
In other words, "M" is squared while preserving the sign of the error value "D".

乗算器105の出力“M゜゜は、乗算器104でα゛倍
されて、加算器103によりレジスタ102の出力すな
わち1サンプル前の利得と加算され、現在の入力信号に
対する利得として乗算器101に供給される。
The output "M゜゜" of the multiplier 105 is multiplied by α by the multiplier 104, added to the output of the register 102, that is, the gain of one sample before by the adder 103, and is supplied to the multiplier 101 as the gain for the current input signal. be done.

このようにして出力信号レベルは一定となるよう制御さ
れるが、本実施例では誤差値を自乗するという非線形操
作を行うことにより、出力信号レベルと所望の設定値と
の差が大きい時、即ち、D>1 の時には、上述した従来の方式よりも大きな利得の制御
量が得られる。
In this way, the output signal level is controlled to be constant, but in this embodiment, by performing a nonlinear operation of squaring the error value, when the difference between the output signal level and the desired set value is large, that is, , D>1, a larger gain control amount can be obtained than in the conventional method described above.

しかも、この制御量は゛D゜゜の自乗に比例するので、
人力信号レベルと所望の出力信号レベルとの差が大きい
時でも十分に早く出カ信号レベルが安定する。
Moreover, since this control amount is proportional to the square of ゛D゜゜,
To stabilize an output signal level sufficiently quickly even when the difference between a human input signal level and a desired output signal level is large.

また、出力信号210のレベルが安定してからの動作は
逆に、 D<1 となるため、自乗した制御量は従来の方式よりも小さく
なり、出力信号レベルの変動を小さくすることができる
In addition, since the operation after the level of the output signal 210 is stabilized is D<1, the squared control amount becomes smaller than in the conventional method, and fluctuations in the output signal level can be reduced.

以上説明した様に本実施例によれば、出力信号の自乗平
均と所望の設定値との誤差値と、この誤差値の絶対値を
乗算するだめの乗算器を備えることにより、入力信号レ
ベルの広い範囲で出力信号レベルの収束時間を短縮する
ことができる。
As explained above, according to this embodiment, by providing a multiplier for multiplying the error value between the root mean square of the output signal and the desired setting value by the absolute value of this error value, the input signal level can be adjusted. The convergence time of the output signal level can be shortened over a wide range.

[他の実施例] 以上の説明は出力信号の自乗平均と所望の設定値との誤
差値と、この誤差値の絶対値を乗算するだめの乗算器と
を備える構成について説明したが、本発明は以上の構成
に限定されるものではなく、誤差値の3乗を制御量とす
ることによっても同様の効果を得ることができる。
[Other Embodiments] The above description has been about a configuration including an error value between the root mean square of the output signal and a desired set value, and a multiplier for multiplying the absolute value of this error value. is not limited to the above configuration, and the same effect can be obtained by using the cube of the error value as the control amount.

以下、誤差値の3乗を制御量とする場合を説明する。Hereinafter, a case will be described in which the cube of the error value is used as the control amount.

第2図は第1図に示す補正部150に替え、破線内に示
す回路160を備える構成とし、誤差値の3乗を制御量
とすることにより、第1図と同様の効果を得るように構
成した場合のデジタルAGC制御方式を実現するブロッ
ク構成図である。
In FIG. 2, the correction section 150 shown in FIG. 1 is replaced with a circuit 160 shown within the broken line, and by setting the cube of the error value as the control amount, the same effect as in FIG. 1 is obtained. FIG. 2 is a block configuration diagram for realizing a digital AGC control method when configured.

この場合においても、減算器107の出力である、所望
の設定値と出力信号の自乗平均との誤差値を“D ”と
し、乗算器105の出力を” M ”乗算器110の出
力を“N′゛とすれば、N=D2と成り、更にM=NX
D=D3と成る。
In this case as well, the error value between the desired setting value, which is the output of the subtracter 107, and the root mean square of the output signal is set as "D", the output of the multiplier 105 is set as "M", and the output of the multiplier 110 is set as "N". ′゛, then N=D2, and further M=NX
D=D3.

乗算器105の出力゛′M′”は、乗算器104でα′
゜倍されて、加算器103によりレジスタ102の出力
すなわち1サンプル前の利得と加算され、現在の入力信
号に対する利得として乗算器101に供給される。
The output ``M'' of the multiplier 105 is converted to α' by the multiplier 104.
The signal is multiplied by .degree. and added to the output of the register 102, that is, the gain of one sample before, by the adder 103, and is supplied to the multiplier 101 as the gain for the current input signal.

このようにして出力信号レベルは一定となるよう制御さ
れるが、本実施例では誤差値を3乗するという非線形操
作を行うことにより、上述の実施例と同様、出力信号レ
ベルと所望の設定値との差が大きい時、即ち、(D>1
)の時には、上述した従来の方式よりも大きな利得の制
御量が得られ、人力信号レベルと所望の出力信号レベル
との差が大きい時でも十分に早く出力信号レベルが安定
する。
In this way, the output signal level is controlled to be constant, but in this embodiment, by performing a nonlinear operation of raising the error value to the third power, the output signal level and the desired set value can be adjusted as in the above embodiment. When the difference is large, that is, (D>1
), a larger gain control amount can be obtained than in the conventional method described above, and the output signal level is stabilized sufficiently quickly even when the difference between the human input signal level and the desired output signal level is large.

また、出力信号210のレベルが安定してからの動作は
逆に、(D<1)となるため、3乗じた制御量は従来の
方式よりも小さくなり、出力信号レベルの変動を小さく
することができる。
In addition, since the operation after the level of the output signal 210 is stabilized is (D<1), the control amount multiplied by the cube is smaller than in the conventional method, which reduces fluctuations in the output signal level. I can do it.

以上説明した様に本実施例によれば、出力信号の自乗平
均と所望の設定値との誤差値と、この誤差値を3乗する
乗算器を備えることにより、入力信号レベルの広い範囲
で出力信号レベルの収束時間を短縮することができる。
As explained above, according to this embodiment, by providing the error value between the root mean square of the output signal and the desired setting value and the multiplier that raises this error value to the third power, the output signal can be output over a wide range of input signal levels. The signal level convergence time can be shortened.

[発明の効果] 以上説明したように本発明によれば、入力信号レベルの
より広い範囲にわたり、入力信号が入力されてから出力
信号レベル゛が安定するまでの時間を短縮し、さらに出
力信号レベルが安定してからのレベル変動もより少なく
保つことができるという優れた効果がある。
[Effects of the Invention] As explained above, according to the present invention, the time from when an input signal is input until the output signal level stabilizes is shortened over a wider range of input signal levels, and the output signal level is This has the excellent effect of keeping level fluctuations to a minimum after the level has stabilized.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係る一実施例のデジタルAG−第1図
は本発明に係る一実施例のデジタルAGC制御方式を実
現するブロック構成図、第2図は本発明に係る他の実施
例AGC制御方式を実現するブロック構成図、 第3図は従来のAGC制御回路のブロック構成図である
。 図中、101,104,105,110・・・乗算器、
l○2・・・利得保存のためのレジスタ、103・・・
加算器、104・・・乗算器、106・・・絶対値部、
107・・・減算器、108・・・平均化器、109・
・・自乗器、150・・・補正部、160・・・3乗部
である。 特許出願人    キヤノン株式会社
FIG. 1 is a digital AG control system according to an embodiment of the present invention. FIG. 1 is a block diagram of a digital AGC control method according to an embodiment of the present invention. FIG. 2 is a block diagram of another embodiment according to the present invention. Block configuration diagram for realizing the AGC control method. FIG. 3 is a block configuration diagram of a conventional AGC control circuit. In the figure, 101, 104, 105, 110... multipliers,
l○2...Register for saving gain, 103...
Adder, 104... Multiplier, 106... Absolute value part,
107... Subtractor, 108... Averager, 109...
. . . squarer, 150 . . . correction section, 160 . . . cubic section. Patent applicant Canon Inc.

Claims (2)

【特許請求の範囲】[Claims] (1)ディジタル信号処理装置に使用されるディジタル
AGC制御方式であつて、 少なくとも1サンプル前の入力信号に対する利得と、出
力信号の自乗平均値と所望の設定値との誤差値を符号を
保持したまま少なくとも2乗した値に更に所定定数を乗
じた値とを加算し、現在の入力信号に対する利得として
誤差が零になるよう制御して出力信号レベルを所望の一
定値に保つことを特徴とするデジタルAGC制御方式。
(1) A digital AGC control method used in a digital signal processing device, which maintains the sign of the gain for an input signal at least one sample before, and the error value between the root mean square value of the output signal and a desired set value. The output signal level is maintained at a desired constant value by adding a value obtained by multiplying at least a predetermined constant to a value obtained by multiplying the value obtained by at least the square of the current input signal, and controlling the gain to the current input signal so that the error becomes zero. Digital AGC control method.
(2)ディジタル信号処理装置に使用されるディジタル
AGC制御方式であつて、 少なくとも1サンプル前の入力信号に対する利得と、出
力信号の自乗平均を求めて所定の設定値との誤差を計算
して該誤差値とこの誤差値の絶対値を乗算し更に所定定
数を乗じた値とを加算し、該誤差値が零と成るよう制御
して出力信号レベルを所望の一定値に保つことを特徴と
するデジタルAGC制御方式。
(2) A digital AGC control method used in a digital signal processing device, which calculates the error between the gain for the input signal at least one sample before, the root mean square of the output signal, and a predetermined setting value. The output signal level is maintained at a desired constant value by adding an error value and a value obtained by multiplying the absolute value of this error value and further multiplying by a predetermined constant, and controlling the error value to become zero. Digital AGC control method.
JP5631789A 1989-03-10 1989-03-10 Digital agc control system Pending JPH02237207A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5631789A JPH02237207A (en) 1989-03-10 1989-03-10 Digital agc control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5631789A JPH02237207A (en) 1989-03-10 1989-03-10 Digital agc control system

Publications (1)

Publication Number Publication Date
JPH02237207A true JPH02237207A (en) 1990-09-19

Family

ID=13023781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5631789A Pending JPH02237207A (en) 1989-03-10 1989-03-10 Digital agc control system

Country Status (1)

Country Link
JP (1) JPH02237207A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160653A (en) * 1991-12-09 1993-06-25 Yamaha Corp Automatic gain controller
JPH1049609A (en) * 1996-07-31 1998-02-20 Matsushita Electric Ind Co Ltd Mean n-th power device and amplitude compressing/ extending device using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160653A (en) * 1991-12-09 1993-06-25 Yamaha Corp Automatic gain controller
JPH1049609A (en) * 1996-07-31 1998-02-20 Matsushita Electric Ind Co Ltd Mean n-th power device and amplitude compressing/ extending device using the same

Similar Documents

Publication Publication Date Title
JP4766728B2 (en) Digital color image processing method and apparatus
CA2061893C (en) Gradation corrector
CA2062609C (en) Video signal gradation corrector
EP1065886B1 (en) Chroma overload protection apparatus and method
EP0937362A1 (en) A method and apparatus for correcting colour difference signals
JPH02237207A (en) Digital agc control system
WO1994022213A1 (en) A method for determining a stator flux estimate for an asynchronous machine
JPH05219411A (en) Gain control circuit
JPS6382010A (en) Automatic gain controller
JPH033408A (en) Automatic digital gain control system
JPH033409A (en) Automatic digital gain control system
JP2002027285A (en) Gradation correcting device gradation correcting method, medium and information aggregate
JPH0450767B2 (en)
JPH021952Y2 (en)
JPH11274929A (en) Analog-to-digital converter
JP2734605B2 (en) Color difference signal processing circuit
JPS58108809A (en) Digital agc circuit
JPS60214692A (en) Gradation correction circuit of color video signal
JPS63202110A (en) Agc circuit
JPH05127701A (en) Controller
JP3439442B2 (en) Transmission output level control method and method
JPH0250648B2 (en)
JP3029361B2 (en) Automatic gain control circuit
KR950006745B1 (en) Digital audio compand apparatus
JPS60218106A (en) Control device