JPH1041455A - Semiconductor device, module structure and manufacture thereof - Google Patents

Semiconductor device, module structure and manufacture thereof

Info

Publication number
JPH1041455A
JPH1041455A JP8189414A JP18941496A JPH1041455A JP H1041455 A JPH1041455 A JP H1041455A JP 8189414 A JP8189414 A JP 8189414A JP 18941496 A JP18941496 A JP 18941496A JP H1041455 A JPH1041455 A JP H1041455A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
semiconductor
semiconductor chip
module structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8189414A
Other languages
Japanese (ja)
Inventor
Taku Kikuchi
卓 菊池
Takashi Miwa
孝志 三輪
Fujiaki Nose
藤明 野瀬
Tetsuya Hayashida
哲哉 林田
Mutsuo Fuda
睦雄 附田
Masakatsu Goto
正克 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP8189414A priority Critical patent/JPH1041455A/en
Publication of JPH1041455A publication Critical patent/JPH1041455A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To enable a plurality of semiconductor devices with leads of the same shape to be superimposed on each other in the form of a multistage. SOLUTION: In the case wherein this device 1 has two leads 5 connected electrically with an external terminal 2A of a semiconductor chip 2, and each lead 5 is present on the outside of one of both the opposite side surfaces of the semiconductor chip 2, each lead 5 is constituted to have a first portion 3 extended nearly in parallel with the principal surface of the semiconductor chip 2 and a second portion 4 extended in an acute angle with respect to the first portion 3.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置及びモ
ジュール構造体並びにその製造方法に関し、特に、半導
体チップの互いに対向する2つの側面の夫々の外側に、
前記半導体チップの外部端子と電気的に接続されたリー
ドを有する半導体装置及びそれを多段に複数個積み重ね
た積層構造のモジュール構造体並びにその製造方法に適
用して有効な技術に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, a module structure, and a method of manufacturing the same.
The present invention relates to a semiconductor device having leads electrically connected to external terminals of the semiconductor chip, a module structure having a multilayer structure in which a plurality of the devices are stacked in multiple stages, and a technique effective when applied to a method of manufacturing the same.

【0002】[0002]

【従来の技術】半導体装置として、例えば、日経BP社
発行の日経マイクロデバイス(1991年2月号、第6
5頁)に記載されているように、TCP(ape arri
er ackage)構造の半導体装置が開発されている。この
TCP構造の半導体装置は、半導体チップの互いに対向
する2つの側面の夫々の外側にリードを配置した構造で
構成されている。リードは、半導体チップからその外側
に向って延在する一端側部分と、この一端側部分からそ
の下方に向って延在する中間部分と、この中間部分から
その外側に向って延在する他端側部分とで構成され、リ
ードの一端側部分は半導体チップの外部端子と電気的に
接続されている。
2. Description of the Related Art As a semiconductor device, for example, Nikkei Micro Device (February 1991, No. 6
As described in page 5), TCP (T ape C arri
The semiconductor device of er P ackage) structure has been developed. The semiconductor device having the TCP structure has a structure in which leads are arranged outside each of two opposing side surfaces of a semiconductor chip. The lead has an end portion extending outward from the semiconductor chip, an intermediate portion extending downward from the one end portion, and another end extending outward from the intermediate portion. And one end of the lead is electrically connected to an external terminal of the semiconductor chip.

【0003】一方、半導体装置を多段に複数個積み重ね
た積層構造のモジュール構造体として、例えば、日経B
P社発行の日経マイクロデバイス(1989年11月
号、第15頁)に記載されているように、TCP(ap
e arrier ackage)構造の半導体装置を多段に複数個
積み重ねたモジュール構造体が開発されている。このモ
ジュール構造体は、積層する段の高さに応じてリードの
長さが異なる半導体装置を多種類準備し、リードの長さ
が短い順に半導体装置を多段に積層している。また、モ
ジュール構造体は、下段に位置する半導体装置のリード
の他端側部分に、上段に位置する半導体装置のリードの
他端側部分を半田で接着又は溶接で溶着しながら半導体
装置を多段に積層している。
On the other hand, as a module structure having a stacked structure in which a plurality of semiconductor devices are stacked in multiple stages, for example, Nikkei B
Nikkei Microdevices (1989 November, page 15) of P, published as described, TCP (T ap
e C arrier P ackage) plurality stacked module structure of a semiconductor device in multiple stages of structures have been developed. In this module structure, many types of semiconductor devices having different lead lengths according to the height of the layer to be stacked are prepared, and the semiconductor devices are stacked in multiple stages in ascending lead length. In addition, the module structure is configured such that the semiconductor device is multi-tiered by bonding or welding the other end of the lead of the upper semiconductor device to the other end of the lead of the lower semiconductor device by soldering or welding. Laminated.

【0004】[0004]

【発明が解決しようとする課題】前記半導体装置のリー
ドは、半導体チップからその外部に向って延在する一端
側部分と、この一端側部分からその下方に向って延在す
る中間部分と、この中間部分からその外側に向って延在
する他端側部分とで構成されている。このため、リード
の形状が同一の半導体装置を多段に積層しても、下段に
位置する半導体装置のリードの他端側部分に、上段に位
置する半導体装置のリードの他端側部を接触させること
ができない。つまり、リードの形状が同一の半導体装置
においては多段に積層することができない。
The lead of the semiconductor device has one end portion extending from the semiconductor chip toward the outside, an intermediate portion extending downward from the one end portion, And the other end extending from the intermediate portion to the outside. For this reason, even if semiconductor devices having the same lead shape are stacked in multiple stages, the other end portion of the lead of the upper semiconductor device is brought into contact with the other end portion of the lead of the lower semiconductor device. Can not do. That is, the semiconductor devices having the same lead shape cannot be stacked in multiple stages.

【0005】一方、前記モジュール構造体においては、
リードの長さが異なる半導体装置、即ち、リードの形状
が異なる半導体装置を多段に積層している。この場合、
下段に位置する半導体装置のリードの他端側部分に、上
段に位置する半導体装置のリードの他端側部を接触させ
ることができるが、積層する段数に応じてリードの形状
が異なる半導体装置を多種類準備しなければならないの
で、モジュール構造体の生産合理性が低下する。
On the other hand, in the module structure,
Semiconductor devices having different lead lengths, that is, semiconductor devices having different lead shapes are stacked in multiple stages. in this case,
The other end of the lead of the upper semiconductor device can be brought into contact with the other end of the lead of the lower semiconductor device. Since a large number of types must be prepared, the production rationality of the module structure is reduced.

【0006】また、前記モジュール構造体においては各
半導体装置のリードを多段に重ね合わせているので、半
導体装置を積層する段数に応じてモジュール構造体の平
面サイズが増加する。
Further, in the module structure, the leads of the respective semiconductor devices are superposed in multiple stages, so that the planar size of the module structure increases according to the number of stages in which the semiconductor devices are stacked.

【0007】本発明の目的は、リードの形状が同一の半
導体装置を多段に積層することが可能な技術を提供する
ことにある。
An object of the present invention is to provide a technique capable of stacking semiconductor devices having the same lead shape in multiple stages.

【0008】本発明の他の目的は、モジュール構造体の
生産合理性を高めることが可能な技術を提供することに
ある。
Another object of the present invention is to provide a technique capable of improving the production rationality of a module structure.

【0009】本発明の他の目的は、モジュール構造体の
平面サイズを縮小することが可能な技術を提供すること
にある。
Another object of the present invention is to provide a technique capable of reducing the planar size of a module structure.

【0010】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0011】[0011]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0012】(1)半導体チップの互いに対向する2つ
の側面の夫々の外側に、前記半導体チップの外部端子と
電気的に接続されたリードを有する半導体装置であっ
て、前記リードを、前記半導体チップの主面に対してほ
ぼ平行に延在する第1部分と、この第1部分に対して鋭
角をなす角度で延在する第2部分とで構成する。
(1) A semiconductor device having a lead electrically connected to an external terminal of the semiconductor chip outside each of two opposing side surfaces of the semiconductor chip, wherein the lead is connected to the semiconductor chip. And a second portion extending at an acute angle to the first portion.

【0013】(2)前記手段(1)に記載のリードの第
1部分に、他の半導体装置のリードの先端部を嵌め込む
ための嵌め込み部を構成する。
(2) A fitting portion for fitting a leading end of a lead of another semiconductor device to the first portion of the lead according to the means (1) is formed.

【0014】(3)半導体チップの互いに対向する2つ
の側面の夫々の外側に、前記半導体チップの外部端子と
電気的に接続されたリードを有する半導体装置を多段に
複数個積み重ねた積層構造のモジュール構造体であっ
て、前記複数個の半導体装置のうち、所定の半導体装置
のリードを、その装置の半導体チップの主面に対してほ
ぼ平行に延在する第1部分と、所定の形状に成形された
第2部分とで構成し、前記複数個の半導体装置のうち、
他の半導体装置のリードを、その装置の半導体チップの
主面に対してほぼ平行に延在する第1部分と、この第1
部分に対して鋭角をなす角度で延在する第2部分とで構
成し、前記他の半導体装置のリードの第2部分の先端部
を、上段又は下段に位置する半導体装置のリードの第1
部分に電気的にかつ機械的に接続する。
(3) A module having a multilayer structure in which a plurality of semiconductor devices having leads electrically connected to external terminals of the semiconductor chip are provided outside each of two opposing side surfaces of the semiconductor chip. A structure, wherein a lead of a predetermined semiconductor device of the plurality of semiconductor devices is formed into a first portion extending substantially parallel to a main surface of a semiconductor chip of the device, and a first shape. And a second portion formed of the plurality of semiconductor devices.
A first portion extending substantially parallel to a main surface of a semiconductor chip of the other device;
A second portion extending at an acute angle to the portion, and a tip of the second portion of the lead of the another semiconductor device is connected to the first portion of the lead of the semiconductor device located at the upper or lower stage.
Electrically and mechanically connected to the part.

【0015】(4)半導体装置を多段に複数個積み重ね
た積層構造を有するモジュール構造体の製造方法であっ
て、半導体チップの互いに対向する2つの側面の夫々の
外側に、前記半導体チップの主面に対してほぼ平行に延
在する第1部分と所定の形状に成形される第2部分とか
らなるリードを有し、このリードと前記半導体チップの
外部端子とが電気的に接続された第1半導体装置を形成
すると共に、半導体チップの互いに対向する2つの側面
の夫々の外側に、前記半導体チップの主面に対してほぼ
平行に延在する第1部分と、この第1部分に対して鋭角
をなす角度で延在する第2部分とからなるリードを有
し、このリードと前記半導体チップの外部端子とが電気
的に接続された第2半導体装置を形成する工程と、前記
第1半導体装置のリードの第1部分に、前記第2半導体
装置のリードの第2部分の先端部を電気的にかつ機械的
に接続し、前記第1半導体装置、第2半導体装置の夫々
を相対的に積み重ねる工程を備える。
(4) A method of manufacturing a module structure having a stacked structure in which a plurality of semiconductor devices are stacked in multiple stages, wherein a semiconductor chip has a main surface provided outside each of two opposing side surfaces of the semiconductor chip. A lead comprising a first portion extending substantially parallel to the first portion and a second portion formed into a predetermined shape, wherein the first portion is electrically connected to an external terminal of the semiconductor chip. Forming a semiconductor device, a first portion extending substantially parallel to a main surface of the semiconductor chip outside each of two opposing side surfaces of the semiconductor chip, and an acute angle with respect to the first portion. Forming a second semiconductor device having a lead made up of a second portion extending at an angle, and connecting the lead and an external terminal of the semiconductor chip electrically; and forming the first semiconductor device. No Electrically and mechanically connecting the tip of the second portion of the lead of the second semiconductor device to the first portion of the lead, and relatively stacking each of the first semiconductor device and the second semiconductor device. Is provided.

【0016】上述した手段(1)によれば、半導体装置
を多段に複数個積み重ねた時、下段に位置する半導体装
置のリードの第1部分に、上段に位置する半導体装置の
リードの第2部分を接触させることができるので、リー
ドの形状が同一の半導体装置を多段に積層することがで
きる。
According to the above-mentioned means (1), when a plurality of semiconductor devices are stacked in multiple stages, the first portion of the lead of the semiconductor device located at the lower stage and the second portion of the lead of the semiconductor device located at the upper stage Can be contacted, so that semiconductor devices having the same lead shape can be stacked in multiple stages.

【0017】上述した手段(2)によれば、半導体装置
1を多段に複数個積み重ねた時、下段に位置する半導体
装置のリードの嵌め込み部に、上段に位置する半導体装
置のリードの先端部を嵌め込むことによって双方を電気
的にかつ機械的に接続することができるので、半導体装
置の多段化を容易に行うことができる。
According to the above means (2), when a plurality of semiconductor devices 1 are stacked in multiple stages, the tips of the leads of the upper semiconductor device are inserted into the fitting portions of the leads of the lower semiconductor device. Since both can be electrically and mechanically connected by being fitted, the semiconductor device can be easily multistaged.

【0018】上述した手段(3)によれば、各半導体装
置のリードは多段に重ね合わされていないので、モジュ
ール構造体の平面サイズを縮小することができる。
According to the above-mentioned means (3), since the leads of each semiconductor device are not overlapped in multiple stages, the planar size of the module structure can be reduced.

【0019】上述した手段(4)によれば、2種類の半
導体装置を準備するだけで、半導体装置を多段に複数個
積み重ねることができるので、積層する段数に応じて半
導体装置を多種類準備する必要がなく、モジュール構造
体の生産合理性を高めることができる。
According to the means (4), a plurality of semiconductor devices can be stacked in multiple stages only by preparing two types of semiconductor devices. Therefore, multiple types of semiconductor devices are prepared according to the number of stages to be stacked. There is no need to increase the production rationality of the module structure.

【0020】[0020]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0021】なお、発明の実施の形態を説明するための
全図において、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。
In all the drawings for describing the embodiments of the present invention, components having the same functions are denoted by the same reference numerals, and their repeated description will be omitted.

【0022】(実施形態1)図1は、本発明の実施形態
1である半導体装置を多段に複数個積み重ねたモジュー
ル構造体の断面図である。
Embodiment 1 FIG. 1 is a sectional view of a module structure in which a plurality of semiconductor devices according to Embodiment 1 of the present invention are stacked in multiple stages.

【0023】図1に示すように、モジュール構造体は、
4個の半導体装置1を多段に積み重ねた積層構造で構成
されている。4個の半導体装置1の夫々は、半導体チッ
プ2の互いに対向する2つの側面の夫々の外側にリード
5を配置した構造で構成されている。
As shown in FIG. 1, the module structure
It has a stacked structure in which four semiconductor devices 1 are stacked in multiple stages. Each of the four semiconductor devices 1 has a structure in which leads 5 are arranged outside each of two opposing side surfaces of the semiconductor chip 2.

【0024】前記半導体チップ2は、詳細に図示してい
ないが、例えば単結晶珪素からなる半導体基板及びこの
半導体基板の主面上に形成された配線層を主体とする構
造で構成され、その平面形状は方形状で形成されてい
る。
Although not shown in detail, the semiconductor chip 2 has a structure mainly composed of a semiconductor substrate made of, for example, single crystal silicon and a wiring layer formed on the main surface of the semiconductor substrate. The shape is a square shape.

【0025】前記半導体チップ2には、例えば、DRA
M(ynamic andom ccess emory)、SRAM(t
atic RAM)等の記憶回路システムが塔載されている。
また、半導体チップ2の主面(回路形成面)には、詳細に
図示していないが、外部端子2Aが複数個配置されてい
る。この複数個の外部端子2Aの夫々は半導体チップ2
に塔載された記憶回路システムと電気的に接続されてい
る。
The semiconductor chip 2 includes, for example, a DRA
M (D ynamic R andom A ccess M emory), SRAM (S t
atic RAM ).
Although not shown in detail, a plurality of external terminals 2A are arranged on the main surface (circuit formation surface) of the semiconductor chip 2. Each of the plurality of external terminals 2A is a semiconductor chip 2
Is electrically connected to the storage circuit system mounted on the server.

【0026】前記リード5は、半導体チップ2の主面に
対してほぼ平行に延在する部分3と、この部分3に対し
て鋭角をなす角度で延在する部分4とで構成されてい
る。このリード5は、その所定部に折り曲げ加工を施
し、部分3に対して鋭角をなす角度に部分4を折り曲げ
ることにより形成される。
The lead 5 comprises a portion 3 extending substantially parallel to the main surface of the semiconductor chip 2 and a portion 4 extending at an acute angle to the portion 3. The lead 5 is formed by bending a predetermined portion of the lead 5 and bending the portion 4 at an acute angle to the portion 3.

【0027】前記リード5の部分3は、半導体チップ2
の主面に絶縁フィルム6を介在して固定されている。つ
まり、本実施形態の半導体装置1は、半導体チップ2の
主面上に絶縁フィルム6を介在してリード5の部分3を
配置したLOC構造で構成されている。絶縁フィルム6
は例えばポリイミド系の樹脂で形成されている。この絶
縁フィルム6の両面には接着層が形成されている。
The part 3 of the lead 5 is a semiconductor chip 2
Is fixed to the main surface with an insulating film 6 interposed therebetween. That is, the semiconductor device 1 of the present embodiment has a LOC structure in which the portion 3 of the lead 5 is arranged on the main surface of the semiconductor chip 2 with the insulating film 6 interposed. Insulating film 6
Is formed of, for example, a polyimide resin. Adhesive layers are formed on both surfaces of the insulating film 6.

【0028】前記リード5の部分3は、ボンディングワ
イヤ7を介して半導体チップ2の主面に配置された外部
端子2Aに電気的に接続されている。ボンディングワイ
ヤ7は、例えば金(Au)ワイヤ、アルミニウム(Al)ワ
イヤ、若しくは金属ワイヤの表面を絶縁膜で被覆した被
覆ワイヤ等で形成されている。
The portion 3 of the lead 5 is electrically connected via a bonding wire 7 to an external terminal 2A arranged on the main surface of the semiconductor chip 2. The bonding wire 7 is formed of, for example, a gold (Au) wire, an aluminum (Al) wire, or a covered wire in which the surface of a metal wire is covered with an insulating film.

【0029】前記半導体チップ2、リード5の部分3の
一部、絶縁フィルム6及びボンディングワイヤ7等は封
止体8で封止されている。封止体8は、これに限定され
ないが、例えばフェノール系硬化剤、シリコーンゴム及
びフィラーが添加されたエポキシ系の樹脂で形成されて
いる。
The semiconductor chip 2, a part of the portion 3 of the lead 5, the insulating film 6, the bonding wires 7 and the like are sealed with a sealing body 8. Although not limited to this, the sealing body 8 is formed of, for example, an epoxy resin to which a phenol-based curing agent, silicone rubber, and a filler are added.

【0030】前記4個の半導体装置1において、4段目
に位置する半導体装置1のリード5の部分4は、3段目
に位置する半導体装置1のリード5の部分3に接触して
いる。また、3段目に位置する半導体装置1のリード5
の部分4は、2段目に位置する半導体装置1のリード5
の部分3に接触している。また、2段目に位置する半導
体装置1のリード5の部分4は、1段目に位置する半導
体装置のリード5の部分3に接触している。つまり、半
導体装置1のリード5を、半導体チップ2の主面に対し
てほぼ平行に延在する部分3と、この部分3に対して鋭
角をなす角度で延在する部分4とで構成することによ
り、下段に位置する半導体装置1のリード5の部分3
に、上段に位置する半導体装置1のリード5の部分4を
接触させることができるので、リード5の形状が同一の
半導体装置1を多段に複数個積み重ねることができる。
In the four semiconductor devices 1, the portion 4 of the lead 5 of the semiconductor device 1 located at the fourth stage is in contact with the portion 3 of the lead 5 of the semiconductor device 1 located at the third stage. The lead 5 of the semiconductor device 1 located at the third stage
Is a lead 5 of the semiconductor device 1 located at the second stage.
Portion 3 is in contact. Further, the portion 4 of the lead 5 of the semiconductor device 1 located at the second stage is in contact with the portion 3 of the lead 5 of the semiconductor device located at the first stage. That is, the lead 5 of the semiconductor device 1 is composed of the portion 3 extending substantially parallel to the main surface of the semiconductor chip 2 and the portion 4 extending at an acute angle to the portion 3. As a result, the portion 3 of the lead 5 of the semiconductor device 1 located at the lower stage
In addition, since the portion 4 of the lead 5 of the semiconductor device 1 located in the upper stage can be brought into contact, a plurality of semiconductor devices 1 having the same shape of the lead 5 can be stacked in multiple stages.

【0031】なお、本実施形態の半導体装置1は、半導
体チップ2、リード5の部分3の一部、絶縁フィルム6
及びボンディングワイヤ7等を封止体8で封止している
ので、下段に位置する半導体装置1のリード5の部分3
に、上段に位置する半導体装置1のリード5の部分4を
接触させるには、図2(半導体装置の要部拡大断面図)に
示すように、封止体8の厚さ寸法Pよりも、リード5の
部分3からリード5の部分4の先端までの距離寸法Lを
大きく構成し、リード5の部分4が延在する側の封止体
8の表面8Aよりもその下方にリード5の部分4の先端
を突出させた構造にしなければならない。
The semiconductor device 1 according to the present embodiment includes a semiconductor chip 2, a part of a portion 3 of a lead 5, an insulating film 6.
Since the bonding wires 7 and the like are sealed by the sealing body 8, the portion 3 of the lead 5 of the semiconductor device 1
In order to make the portion 4 of the lead 5 of the semiconductor device 1 located in the upper stage contact, as shown in FIG. 2 (enlarged sectional view of a main part of the semiconductor device), The distance L from the portion 3 of the lead 5 to the tip of the portion 4 of the lead 5 is configured to be large, and the portion of the lead 5 is located below the surface 8A of the sealing body 8 on the side where the portion 4 of the lead 5 extends. 4 must have a protruding tip.

【0032】前記半導体装置1のリード5の部分3に
は、図2に示すように、嵌め込み部9が構成されてい
る。このリード5の嵌め込み部9には、図1に示すよう
に、上段に位置する半導体装置1のリード5の部分4の
先端部10が嵌め込まれ、電気的にかつ機械的に接続さ
れている。つまり、半導体装置1のリード5の部分3に
は、他の半導体装置1のリード5の先端部10を嵌め込
むための嵌め込み部9が構成されている。このように、
半導体装置1のリード5の部分3に、他の半導体装置1
のリード5の先端部10を嵌め込むための嵌め込み部9
を構成することにより、半導体装置1を多段に複数個積
み重ねる時、下段に位置する半導体装置1のリード5の
嵌め込み部9に、上段に位置する半導体装置1のリード
5の先端部10を嵌め込むことによって双方を電気的に
かつ機械的に接続することができるので、半導体装置1
の多段化を容易に行うことができる。
As shown in FIG. 2, a fitting portion 9 is formed in the portion 3 of the lead 5 of the semiconductor device 1. As shown in FIG. 1, the tip 10 of the portion 4 of the lead 5 of the semiconductor device 1 located at the upper stage is fitted into the fitting portion 9 of the lead 5 and is electrically and mechanically connected. That is, the fitting portion 9 for fitting the tip portion 10 of the lead 5 of another semiconductor device 1 is formed in the portion 3 of the lead 5 of the semiconductor device 1. in this way,
The other semiconductor device 1 is connected to the portion 3 of the lead 5 of the semiconductor device 1.
Fitting part 9 for fitting the tip part 10 of the lead 5 of FIG.
When the plurality of semiconductor devices 1 are stacked in multiple stages, the tip 10 of the lead 5 of the upper semiconductor device 1 is fitted into the fitting portion 9 of the lead 5 of the lower semiconductor device 1. In this way, both can be electrically and mechanically connected.
Can be easily performed in multiple stages.

【0033】前記半導体装置1において、リード5の嵌
め込み部9及びその部分4の先端部10は、ほぼ同一の
直線上に位置している。
In the semiconductor device 1, the fitting portion 9 of the lead 5 and the tip portion 10 of the portion 4 are located on substantially the same straight line.

【0034】前記リード5の嵌め込み部9は、これに限
定されないが、図3(要部拡大斜視図)に示すように、
例えば穴構造で構成されている。また、前記リード5の
部分4の先端部10は、これに限定されないが、図3に
示すように、例えば先細り構造で構成されている。この
ように、リード5の嵌め込み部9を穴構造で構成し、リ
ード5の先端部10を先細り構造で構成することによ
り、半導体装置1を多段に複数個積み重ねる時、下段に
位置する半導体装置1のリード5の嵌め込み部9に、上
段に位置する半導体装置1のリード5の先端部10を差
し込み、リード5の弾性力によって双方を容易に嵌め込
み固定することができるので、半導体装置1の多段化を
容易に行うことができる。
Although the fitting portion 9 of the lead 5 is not limited to this, as shown in FIG.
For example, it has a hole structure. Further, the tip portion 10 of the portion 4 of the lead 5 is not limited to this, but has a tapered structure, for example, as shown in FIG. As described above, when the fitting portion 9 of the lead 5 is formed in a hole structure and the tip portion 10 of the lead 5 is formed in a tapered structure, when a plurality of semiconductor devices 1 are stacked in multiple stages, the semiconductor device 1 located in a lower stage is stacked. The leading end 10 of the lead 5 of the semiconductor device 1 located at the upper stage is inserted into the fitting portion 9 of the lead 5, and the two can be easily fitted and fixed by the elastic force of the lead 5. Can be easily performed.

【0035】前記リード5の先端部10には段差部10
Aが構成されている。この段差部10Aは、下段に位置
する半導体装置1のリード5の嵌め込み部9に上段に位
置する半導体装置1のリード5の先端部10を差し込む
時の差し込み量を規定し、下段の半導体装置1に対する
上段の半導体装置1の位置決めを行う目的で構成されて
いる。このように、リード5の先端部10に段差部10
Aを構成することにより、半導体装置1を多段に複数個
積み重ねる時、下段の半導体装置1に対する上段の半導
体装置1の位置決めを行うことができるので、モジュー
ル構造体の高さ制御を行うことができる。
A step 10 is provided at the tip 10 of the lead 5.
A is configured. The step portion 10A defines the insertion amount when the tip 10 of the lead 5 of the upper semiconductor device 1 is inserted into the fitting portion 9 of the lead 5 of the lower semiconductor device 1, and the lower semiconductor device 1 For the purpose of positioning the upper semiconductor device 1 with respect to. In this manner, the step 10 is attached to the tip 10 of the lead 5.
By configuring A, when a plurality of semiconductor devices 1 are stacked in multiple stages, the upper semiconductor device 1 can be positioned with respect to the lower semiconductor device 1, so that the height of the module structure can be controlled. .

【0036】前記半導体装置1は、図4(平面図)に示す
リードフレーム20を用いた製造プロセスで製造され
る。
The semiconductor device 1 is manufactured by a manufacturing process using a lead frame 20 shown in FIG. 4 (plan view).

【0037】前記リードフレーム20は、枠体20Aで
規定された領域内に複数本のリード5を配置している。
複数本のリード5の夫々は、枠体20Aに一体化され、
タイバー20Bを介して互いに連結されている。複数本
のリード5の夫々の一端側には絶縁フィルム6が貼り付
けられている。
The lead frame 20 has a plurality of leads 5 arranged in an area defined by the frame 20A.
Each of the plurality of leads 5 is integrated with the frame 20A,
They are connected to each other via a tie bar 20B. An insulating film 6 is attached to one end of each of the leads 5.

【0038】前記リードフレーム20は、例えば、鉄
(Fe)−ニッケル(Ni)合金(例えばNi含有量42
[%]若しくは50[%])、銅(Cu)又は銅系合金か
らなるフレーム材に、エッチング加工若しくは打ち抜き
加工を施し、リード5、タイバー20B等を形成した
後、リード5の一端側に絶縁フィルム6を貼り付けるこ
とにより形成される。
The lead frame 20 is made of, for example, iron
(Fe) -nickel (Ni) alloy (for example, Ni content 42
[%] Or 50 [%]), an etching process or a punching process is performed on a frame material made of copper (Cu) or a copper-based alloy to form a lead 5, a tie bar 20B, and the like. It is formed by attaching a film 6.

【0039】前記リードフレーム20のリード5は、図
5(要部拡大平面図)に示すように、部分3及び部分4で
構成されている。部分3は、半導体装置1の製造プロセ
スにおいて、半導体チップ2の主面に絶縁フィルム6を
介在して固定され、半導体チップ2の主面に対してほぼ
平行に配置される。部分4は、半導体装置1の製造プロ
セスにおいて、部分3に対して鋭角をなす角度に折り曲
げられる。なお、図中、点線はリード5の折り曲げ位置
を示す。
The lead 5 of the lead frame 20 is composed of a portion 3 and a portion 4 as shown in FIG. The part 3 is fixed to the main surface of the semiconductor chip 2 with the insulating film 6 interposed therebetween in the manufacturing process of the semiconductor device 1, and is arranged substantially parallel to the main surface of the semiconductor chip 2. The part 4 is bent at an acute angle to the part 3 in the manufacturing process of the semiconductor device 1. Note that, in the figure, the dotted line indicates the bending position of the lead 5.

【0040】次に、前記半導体装置1の製造プロセスに
ついて説明する。
Next, a manufacturing process of the semiconductor device 1 will be described.

【0041】まず、図4に示すリードフレーム20を準
備する。
First, the lead frame 20 shown in FIG. 4 is prepared.

【0042】次に、前記リードフレーム20を半導体チ
ップ2に固定する。リードフレーム20の固定は、半導
体チップ2の主面に絶縁フィルム6を介在してリード5
の部分3を固定することにより行なわれる。
Next, the lead frame 20 is fixed to the semiconductor chip 2. The lead frame 20 is fixed by connecting the lead 5 with the insulating film 6 interposed on the main surface of the semiconductor chip 2.
This is performed by fixing the part 3 of FIG.

【0043】次に、前記半導体チップ2の外部端子2A
と前記リードフレーム20のリード5の部分3とをボン
ディングワイヤ7で電気的に接続する。
Next, the external terminals 2A of the semiconductor chip 2
And the portion 3 of the lead 5 of the lead frame 20 is electrically connected by a bonding wire 7.

【0044】次に、前記半導体チップ2、リード5の部
分3の一部、絶縁フィルム6、ボンディングワイヤ7等
を封止体8で封止する。封止体7は例えばトランスファ
モールド法で形成される。
Next, the semiconductor chip 2, a part of the portion 3 of the lead 5, the insulating film 6, the bonding wires 7 and the like are sealed with a sealing body 8. The sealing body 7 is formed by, for example, a transfer molding method.

【0045】次に、前記リードフレーム20の枠体20
Aからリード5を切断すると共に、リード5からタイバ
ー20Bを切断する。
Next, the frame 20 of the lead frame 20 will be described.
The lead 5 is cut from A, and the tie bar 20B is cut from the lead 5.

【0046】次に、前記リード5の所定部に折り曲げ加
工を施し、リード5の部分3に対して鋭角をなす角度に
リード5の部分4を折り曲げることにより、半導体装置
1が完成する。この後、1個の半導体装置1を多段に複
数個積み重ねることにより、図1に示すモジュール構造
体が完成する。
Next, a predetermined portion of the lead 5 is bent, and the portion 4 of the lead 5 is bent at an acute angle to the portion 3 of the lead 5, thereby completing the semiconductor device 1. Thereafter, by stacking a plurality of semiconductor devices 1 in multiple stages, the module structure shown in FIG. 1 is completed.

【0047】このように、本実施形態によれば、下記の
効果が得られる。
As described above, according to the present embodiment, the following effects can be obtained.

【0048】(1)半導体チップ2の互いに対向する2
つの側面の夫々の外側に、前記半導体チップ2の外部端
子2Aと電気的に接続されたリード5を有する半導体装
置1であって、前記リード5を、前記半導体チップ2の
主面に対してほぼ平行に延在する部分3と、この部分3
に対して鋭角をなす角度で延在する部分4とで構成する
ことにより、半導体装置1を多段に複数個積み重ねる
時、下段に位置する半導体装置1のリード5の部分3
に、上段に位置する半導体装置1のリード5の部分4を
接触させることができるので、リード5の形状が同一の
半導体装置1を多段に複数個積み重ねることができる。
(1) Two semiconductor chips 2 facing each other
A semiconductor device 1 having a lead 5 electrically connected to an external terminal 2A of the semiconductor chip 2 on the outside of each of the three side surfaces. A part 3 extending in parallel and this part 3
When the plurality of semiconductor devices 1 are stacked in multiple stages, the portions 3 of the leads 5 of the semiconductor device 1 located at the lower stage
In addition, since the portion 4 of the lead 5 of the semiconductor device 1 located in the upper stage can be brought into contact, a plurality of semiconductor devices 1 having the same shape of the lead 5 can be stacked in multiple stages.

【0049】(2)前記リード5の部分3に、他の半導
体装置1のリード5の先端部10を嵌め込むための嵌め
込み部9を構成することにより、半導体装置1を多段に
複数個積み重ねる時、下段に位置する半導体装置1のリ
ード5の嵌め込み部9に、上段に位置する半導体装置1
のリード5の先端部10を嵌め込むことによって双方を
電気的にかつ機械的に接続することができるので、半導
体装置の多段化を容易に行うことができる。
(2) A plurality of semiconductor devices 1 are stacked in multiple stages by forming a fitting portion 9 for fitting the tip portion 10 of the lead 5 of another semiconductor device 1 into the portion 3 of the lead 5. The semiconductor device 1 located in the upper stage is fitted into the fitting portion 9 of the lead 5 of the semiconductor device 1 located in the lower stage.
By fitting the leading end portion 10 of the lead 5 into an electrical and mechanical connection, the semiconductor device can be easily multi-staged.

【0050】(3)リード5の嵌め込み部9を穴構造で
構成し、リード5の先端部10を先細り構造で構成する
ことにより、半導体装置1を多段に複数個積み重ねる
時、下段に位置する半導体装置1のリード5の嵌め込み
部9に、上段に位置する半導体装置1のリード5の先端
部10を差し込み、リード5の弾性力によって双方を容
易に嵌め込み固定することができるので、半導体装置1
の多段化を容易に行うことができる。
(3) By forming the fitting portion 9 of the lead 5 in a hole structure and forming the tip portion 10 of the lead 5 in a tapered structure, when a plurality of semiconductor devices 1 are stacked in multiple stages, the semiconductor device located in the lower stage The distal end portion 10 of the lead 5 of the semiconductor device 1 located at the upper stage is inserted into the fitting portion 9 of the lead 5 of the device 1, and both can be easily fitted and fixed by the elastic force of the lead 5.
Can be easily performed in multiple stages.

【0051】(4)リード5の先端部10に段差部10
Aを構成することにより、半導体装置1を多段に複数個
積み重ねる時、下段の半導体装置1に対する上段の半導
体装置1の位置決めを行うことができるので、モジュー
ル構造体の高さ制御を行うことができる。
(4) A step 10 is formed at the tip 10 of the lead 5.
By configuring A, when a plurality of semiconductor devices 1 are stacked in multiple stages, the upper semiconductor device 1 can be positioned with respect to the lower semiconductor device 1, so that the height of the module structure can be controlled. .

【0052】なお、本実施形態の半導体装置1は、半導
体チップ2、リード5の部分3の一部、絶縁フィルム6
及びボンディングワイヤ7等を封止体8で封止した構成
になっているが、半導体チップ2の主面には絶縁フィル
ム6を介在してリード5の部分3が固定されているの
で、あえて封止体8で封止した構成にしなくてもよい。
但し、半導体チップ2の外部端子2Aとリード5の部分
3との接続部はポッティング樹脂等で封止しなければな
らない。この場合、半導体装置1の製造コストを低減す
ることができる。
The semiconductor device 1 according to the present embodiment includes a semiconductor chip 2, a part of a portion 3 of a lead 5, an insulating film 6.
Although the configuration is such that the bonding wire 7 and the like are sealed with a sealing body 8, the portion 3 of the lead 5 is fixed to the main surface of the semiconductor chip 2 with the insulating film 6 interposed therebetween. It is not necessary to make the structure sealed with the stopper 8.
However, the connection between the external terminal 2A of the semiconductor chip 2 and the portion 3 of the lead 5 must be sealed with a potting resin or the like. In this case, the manufacturing cost of the semiconductor device 1 can be reduced.

【0053】また、本実施形態の半導体装置1はLOC
構造で構成されているが、半導体チップ2の裏面に絶縁
フィルム6を介在してリード5の部分3を固定する、所
謂COL(hip n ead)構造や、半導体チップ2を
搭載する部分を有するフレームに、半導体チップ2の裏
面にAgペースト剤などで固定し、リード5の部分3と
一体になっていない構造で半導体装置1を構成してもよ
い。
The semiconductor device 1 according to the present embodiment has a LOC
Have been constructed in a structure, the back surface of the semiconductor chip 2 by interposing an insulating film 6 for fixing the portion 3 of the leads 5, to mount a so-called COL (C hip O n L ead ) structure and the semiconductor chip 2 parts May be fixed to the back surface of the semiconductor chip 2 with an Ag paste or the like, and the semiconductor device 1 may have a structure that is not integrated with the portion 3 of the lead 5.

【0054】また、図6(要部拡大斜視図)に示すよう
に、前記リード5の嵌め込み部9を切欠き9Aを設けた
構造で構成し、リード5の先端部10を切欠き10Bを
設けた構造で構成してもよい。切欠き9Aの向きは切欠
き10Bの向きに対して逆向きとなっている。
As shown in FIG. 6 (an enlarged perspective view of a main part), the fitting portion 9 of the lead 5 has a notch 9A, and the tip 10 of the lead 5 has a notch 10B. It may be configured with a different structure. The direction of the notch 9A is opposite to the direction of the notch 10B.

【0055】また、図7(リードフレームの要部平面図)
に示すように、切欠き9A及び切欠き10Bの向きが異
なるリード5を1本置きに混在させた構造で半導体装置
1を構成してもよい。この場合、下段に位置する半導体
装置1のリード5の切欠き9Aに、上段に位置するリー
ド5の先端部10の切欠き10Bを嵌め込んだ時、一定
方向に切欠きを設けた場合に比べて双方は外れにくい。
FIG. 7 (a plan view of a main part of a lead frame).
As shown in (1), the semiconductor device 1 may be configured to have a structure in which every other lead 5 having a different direction of the notch 9A and the notch 10B is mixed. In this case, when the notch 10B of the tip 10 of the lead 5 located at the upper stage is fitted into the notch 9A of the lead 5 of the semiconductor device 1 located at the lower stage, the notch is provided in a certain direction. Both sides are hard to come off.

【0056】また、図示していないが、リード5の折り
曲げ部及び切断部にハーフエッチング加工を施しておい
てもよい。この場合、リード5の部分4の折り曲げ加工
が容易になる。また、リードフレーム20からリード5
を切断する切断加工が容易になる。
Although not shown, the bent portion and the cut portion of the lead 5 may be subjected to half etching. In this case, the bending process of the portion 4 of the lead 5 becomes easy. In addition, the lead 5
The cutting process is easy.

【0057】また、半導体装置1を多段に積み重ねる
時、下段に位置する半導体装置1のリード5と、上段に
位置する半導体装置1のリード5とを導電性の接着材で
接着固定してもよい。この場合、モジュール構造体の電
気的信頼性を高めることができる。
When the semiconductor devices 1 are stacked in multiple stages, the leads 5 of the lower semiconductor device 1 and the leads 5 of the upper semiconductor device 1 may be bonded and fixed with a conductive adhesive. . In this case, the electrical reliability of the module structure can be improved.

【0058】(実施形態2)図8は、本発明の実施形態
2であるモジュール構造体の断面図である。
(Embodiment 2) FIG. 8 is a sectional view of a module structure according to Embodiment 2 of the present invention.

【0059】図8に示すように、モジュール構造体は、
4個の半導体装置1を多段に積み重ねた積層構造で構成
されている。4個の半導体装置1の夫々は、半導体チッ
プ2の互いに対向する2つの側面の夫々の外側にリード
5を配置した構造で構成されている。
As shown in FIG. 8, the module structure is
It has a stacked structure in which four semiconductor devices 1 are stacked in multiple stages. Each of the four semiconductor devices 1 has a structure in which leads 5 are arranged outside each of two opposing side surfaces of the semiconductor chip 2.

【0060】前記4個の半導体装置1のうち、4段目に
位置する半導体装置1Aのリード5は、半導体チップ2
の主面に対してほぼ平行に延在する部分3Aと、所定の
形状に成形された部分4Aとで構成されている。このリ
ード5の部分3Aは、半導体チップ2の主面に絶縁フィ
ルム6を介在して固定されている。また、リード5の部
分3Aは、ボンディングワイヤ7を介して半導体チップ
2の外部端子2Aと電気的に接続されている。
Of the four semiconductor devices 1, the leads 5 of the semiconductor device 1 A located at the fourth stage are connected to the semiconductor chip 2.
And a portion 4A formed substantially in a predetermined shape. The portion 3A of the lead 5 is fixed to the main surface of the semiconductor chip 2 with an insulating film 6 interposed. The portion 3A of the lead 5 is electrically connected to the external terminal 2A of the semiconductor chip 2 via the bonding wire 7.

【0061】前記4個の半導体装置のうち、3段目、2
段目及び1段目に位置する半導体装置1Bのリード5
は、半導体チップ2の主面に対してほぼ平行に延在する
部分3Bと、この部分3Bに対して鋭角をなす角度で延
在する部分4Bとで構成されている。このリード5の部
分3Bは、半導体チップ2の主面に絶縁フィルム6を介
在して固定されている。また、リード5の部分3Bは、
ボンディングワイヤ7を介して半導体チップ2の外部端
子2Aと電気的に接続されている。
Of the four semiconductor devices, the third and second stages
The lead 5 of the semiconductor device 1B located at the first stage and the first stage
Is composed of a portion 3B extending substantially parallel to the main surface of the semiconductor chip 2 and a portion 4B extending at an acute angle to the portion 3B. The portion 3B of the lead 5 is fixed to the main surface of the semiconductor chip 2 with an insulating film 6 interposed. Also, the portion 3B of the lead 5 is
It is electrically connected to the external terminal 2A of the semiconductor chip 2 via the bonding wire 7.

【0062】前記1段目に位置する半導体装置1Bのリ
ード5の部分4Bは、2段目に位置する半導体装置1B
のリード5の部分3Bに接触している。また、2段目に
位置する半導体装置1Bのリード5の部分4Bは、3段
目に位置する半導体装置1Bのリード5の部分3Bに接
触している。また、3段目に位置する半導体装置1Bの
リード5の部分4Bは、4段目に位置する半導体装置1
Aのリード5の部分3Aに接触している。
The portion 4B of the lead 5 of the semiconductor device 1B located at the first stage is the semiconductor device 1B located at the second stage.
Is in contact with the portion 3B of the lead 5 of FIG. Further, the portion 4B of the lead 5 of the semiconductor device 1B located at the second stage is in contact with the portion 3B of the lead 5 of the semiconductor device 1B located at the third stage. Further, the portion 4B of the lead 5 of the semiconductor device 1B located at the third stage is different from the semiconductor device 1 located at the fourth stage.
A is in contact with the portion 3A of the lead 5 of A.

【0063】前記半導体装置1Aにおいて、半導体チッ
プ2、リード5の部分3A、絶縁フィルム6及びボンデ
ィングワイヤ7等は封止体8で封止されている。リード
5の部分4Aは封止体8の外部に引き出され、所定の形
状に成形されている。前記3個の半導体装置1Bにおい
て、半導体チップ2、リード5、絶縁フィルム6及びボ
ンディングワイヤ7等は前述の封止体8で封止されてい
る。つまり、半導体装置1Aのリード5の部分4Aを除
き、半導体装置1A及び3個の半導体装置1Bは1つの
封止体8で封止されている。
In the semiconductor device 1 A, the semiconductor chip 2, the portion 3 A of the lead 5, the insulating film 6, the bonding wires 7 and the like are sealed with a sealing body 8. The portion 4A of the lead 5 is drawn out of the sealing body 8 and formed into a predetermined shape. In the three semiconductor devices 1B, the semiconductor chip 2, the leads 5, the insulating film 6, the bonding wires 7, and the like are sealed with the above-described sealing body 8. That is, except for the portion 4A of the lead 5 of the semiconductor device 1A, the semiconductor device 1A and the three semiconductor devices 1B are sealed with one sealing body 8.

【0064】前記3段目に位置する半導体装置1Bのリ
ード5の部分4Bの先端部10は、図8及び図9(図8
の要部拡大断面図)に示すように、4段目に位置する半
導体装置1Aのリード5の部分3Aに構成された嵌め込
み部9に嵌め込まれ、電気的にかつ機械的に接続されて
いる。
The leading end 10 of the portion 4B of the lead 5 of the semiconductor device 1B located at the third stage is shown in FIGS.
As shown in an enlarged cross-sectional view of a main part of the semiconductor device 1), the semiconductor device 1A is fitted into a fitting portion 9 formed on a portion 3A of the lead 5 of the semiconductor device 1A located at the fourth stage, and is electrically and mechanically connected.

【0065】前記2段目に位置する半導体装置1Bのリ
ード5の部分4Bの先端部10は、3段目に位置する半
導体装置1Bのリード5の部分3Bに構成された嵌め込
み部9に嵌め込まれ、電気的にかつ機械的に接続されて
いる。
The tip 10 of the portion 4B of the lead 5 of the semiconductor device 1B located at the second stage is fitted into the fitting portion 9 formed at the portion 3B of the lead 5 of the semiconductor device 1B located at the third stage. , Electrically and mechanically.

【0066】前記1段目に位置する半導体装置1Bのリ
ード5の部分4Bの先端部10は、3段目に位置する半
導体装置1Bのリード5の部分3Bに構成された嵌め込
み部9に嵌め込まれ、電気的にかつ機械的に接続されて
いる。
The tip 10 of the portion 4B of the lead 5 of the semiconductor device 1B located at the first stage is fitted into the fitting portion 9 formed at the portion 3B of the lead 5 of the semiconductor device 1B located at the third stage. , Electrically and mechanically.

【0067】前記4段目に位置する半導体装置1Aは図
10(平面図)に示すリードフレーム21を用いた製造プ
ロセスで製造される。リードフレーム21は、枠体21
Aで規定された領域内に複数本のリード5を配置してい
る。複数本のリード5の夫々は、枠体21Aに一体化さ
れ、タイバー21Bを介して互いに連結されている。複
数本のリード5の夫々の一端側には絶縁フィルム6が貼
り付けられている。
The semiconductor device 1A located at the fourth stage is manufactured by a manufacturing process using a lead frame 21 shown in FIG. 10 (plan view). The lead frame 21 is
A plurality of leads 5 are arranged in the area defined by A. Each of the plurality of leads 5 is integrated with the frame 21A and is connected to each other via the tie bar 21B. An insulating film 6 is attached to one end of each of the leads 5.

【0068】前記リードフレーム21は、例えば、鉄
(Fe)−ニッケル(Ni)合金、銅(Cu)又は銅系合金
からなるフレーム材に、エッチング加工若しくは打ち抜
き加工を施し、リード5、タイバー21B等を形成した
後、リード5の一端側に絶縁フィルム6を貼り付けるこ
とにより形成される。
The lead frame 21 is made of, for example, iron
After a frame material made of (Fe) -nickel (Ni) alloy, copper (Cu) or a copper-based alloy is subjected to etching or punching to form a lead 5, a tie bar 21B, and the like, insulation is provided at one end of the lead 5. It is formed by attaching a film 6.

【0069】前記リードフレーム20のリード5は、部
分3A及び部分4Aで構成されている。部分3Aは、半
導体装置1Aの製造プロセスにおいて、半導体チップ2
の主面に絶縁フィルム6を介在して固定され、半導体チ
ップ2の主面に対してほぼ平行に配置される。部分4A
は、半導体装置1の製造プロセスにおいて、所定の形状
に成形される。
The lead 5 of the lead frame 20 is composed of a portion 3A and a portion 4A. The part 3A is a part of the semiconductor chip 2 in the manufacturing process of the semiconductor device 1A.
Is fixed to the main surface of the semiconductor chip 2 with an insulating film 6 interposed therebetween, and is arranged substantially parallel to the main surface of the semiconductor chip 2. Part 4A
Is formed into a predetermined shape in the manufacturing process of the semiconductor device 1.

【0070】なお、リード5の部分3Aには、半導体装
置1Bのリード5の先端部10を嵌め込むための嵌め込
み部9が構成されている。
Note that a fitting portion 9 for fitting the tip portion 10 of the lead 5 of the semiconductor device 1B is formed in the portion 3A of the lead 5.

【0071】前記3段目、2段目、1段目に位置する半
導体装置1Bは図11(平面図)に示すリードフレーム2
2を用いた製造プロセスで製造される。リードフレーム
22は、枠体22Aで規定された領域内に複数本のリー
ド5を配置している。複数本のリード5の夫々は、枠体
22Aに一体化され、連結バー22Bを介して互いに連
結されている。複数本のリード5の夫々の一端側には絶
縁フィルム6が貼り付けられている。
The semiconductor device 1B located at the third, second, and first stages is a lead frame 2 shown in FIG.
2 is manufactured in a manufacturing process. The lead frame 22 has a plurality of leads 5 arranged in an area defined by the frame 22A. Each of the plurality of leads 5 is integrated with the frame 22A and is connected to each other via the connection bar 22B. An insulating film 6 is attached to one end of each of the leads 5.

【0072】前記リードフレーム22は、例えば、鉄
(Fe)−ニッケル(Ni)合金、銅(Cu)又は銅系合金
からなるフレーム材に、エッチング加工若しくは打ち抜
き加工を施し、リード5、連結バー22B等を形成した
後、リード5の一端側に絶縁フィルム6を貼り付けるこ
とにより形成される。
The lead frame 22 is made of, for example, iron
A frame material made of (Fe) -nickel (Ni) alloy, copper (Cu), or a copper-based alloy is subjected to etching or punching to form leads 5, connecting bars 22B, and the like. It is formed by attaching an insulating film 6.

【0073】前記リードフレーム22のリード5は、部
分3B及び部分4Bで構成されている。部分3Bは、半
導体装置1Bの製造プロセスにおいて、半導体チップ2
の主面に絶縁フィルム6を介在して固定され、半導体チ
ップ2の主面に対してほぼ平行に配置される。部分4B
は、半導体装置1Bの製造プロセスにおいて、部分3B
に対して鋭角をなす角度に折り曲げられる。
The lead 5 of the lead frame 22 is composed of a portion 3B and a portion 4B. The portion 3B is a part of the semiconductor chip 2
Is fixed to the main surface of the semiconductor chip 2 with an insulating film 6 interposed therebetween, and is arranged substantially parallel to the main surface of the semiconductor chip 2. Part 4B
Is the part 3B in the manufacturing process of the semiconductor device 1B.
Is bent at an acute angle with respect to.

【0074】なお、リード5の部分3Bには、他の半導
体装置1Bのリード5の先端部10を嵌め込むための嵌
め込み部9が構成されている。
Note that a fitting portion 9 for fitting the tip portion 10 of the lead 5 of another semiconductor device 1B is formed in the portion 3B of the lead 5.

【0075】次に、前記モジュール構造体の製造方法に
ついて、図12乃至図14(製造方法を説明するための
断面図)を用いて説明する。
Next, a method for manufacturing the module structure will be described with reference to FIGS. 12 to 14 (cross-sectional views for explaining the manufacturing method).

【0076】まず、図12に示す半導体装置1B及び図
13に示す半導体装置1Aを準備する。半導体装置1B
のリード5の部分4Bは、その部分3Bに対して鋭角を
なす角度に折り曲げられている。半導体装置1Aのリー
ド5は、詳細に図示していないが、リードフレーム21
の枠体21Aに一体化されている。
First, a semiconductor device 1B shown in FIG. 12 and a semiconductor device 1A shown in FIG. 13 are prepared. Semiconductor device 1B
4B of the lead 5 is bent at an acute angle to the portion 3B. Although not shown in detail, the leads 5 of the semiconductor device 1A
Of the frame 21A.

【0077】次に、前記半導体装置1Aのリード5の部
分3Aの嵌め込み部9に、前記半導体装置1Bのリード
5の部分4Bの先端部10を嵌め込み、半導体装置1
A、1個目の半導体1Bの夫々を相対的に積み重ねる。
この工程において、半導体装置1Aのリード5に半導体
装置1Bのリード5を重ね合わせることなく、双方を電
気的にかつ機械的に接続することができる。
Next, the tip 10 of the portion 4B of the lead 5 of the semiconductor device 1B is fitted into the fitting portion 9 of the portion 3A of the lead 5 of the semiconductor device 1A.
A, each of the first semiconductors 1B is relatively stacked.
In this step, the leads 5 of the semiconductor device 1A can be electrically and mechanically connected without overlapping the leads 5 of the semiconductor device 1B.

【0078】次に、前記1個目の半導体装置1Bのリー
ド5の部分3Bの嵌め込み部9に、2個目の半導体装置
1Bのリード5の部分4Bの先端部10を嵌め込み、半
導体装置1B、2個目の半導体装置1Bの夫々を相対的
に積み重ねる。この工程において、1個目の半導体装置
1Bのリード5に2個目の半導体装置1Bのリード5を
重ね合わせることなく、双方を電気的にかつ機械的に接
続することができる。
Next, the tip 10 of the portion 4B of the lead 5 of the second semiconductor device 1B is fitted into the fitting portion 9 of the portion 3B of the lead 5 of the first semiconductor device 1B, Each of the second semiconductor devices 1B is relatively stacked. In this step, the leads 5 of the second semiconductor device 1B can be electrically and mechanically connected without overlapping the leads 5 of the first semiconductor device 1B.

【0079】次に、前記2個目の半導体装置1Bのリー
ド5の部分3Bの嵌め込み部9に、3個目の半導体装置
1Bのリード5の部分4Bの先端部10を嵌め込み、2
個目の半導体装置1B、3個目の半導体装置1Bの夫々
を相対的に積み重ねる。この工程において、2個目の半
導体装置1Bのリード5に3個目の半導体装置1Bのリ
ード5を重ね合わせることなく、双方を電気的にかつ機
械的に接続することができる。これにより、図14に示
すように、4個の半導体装置1の夫々が相対的に積み重
ねられる。
Next, the tip 10 of the portion 4B of the lead 5 of the third semiconductor device 1B is fitted into the fitting portion 9 of the portion 3B of the lead 5 of the second semiconductor device 1B.
The third semiconductor device 1B and the third semiconductor device 1B are relatively stacked. In this step, the leads 5 of the third semiconductor device 1B can be electrically and mechanically connected without overlapping the leads 5 of the third semiconductor device 1B. Thus, as shown in FIG. 14, each of the four semiconductor devices 1 is relatively stacked.

【0080】次に、前記4個の半導体装置1の夫々を1
つの封止体8で封止する。この工程において、半導体装
置1Aのリード5の部分4Aは封止体8で封止しない。
Next, each of the four semiconductor devices 1 is
It seals with one sealing body 8. In this step, the portion 4A of the lead 5 of the semiconductor device 1A is not sealed with the sealing body 8.

【0081】次に、前記リードフレーム22の枠体22
Aから半導体装置1Aのリード5を切断し、その後、半
導体装置1Aのリード5の部分4Aを所定の形状に成形
することにより、図8に示すモジュール構造体が完成す
る。
Next, the frame 22 of the lead frame 22
8A is completed by cutting the lead 5 of the semiconductor device 1A from A and then molding the portion 4A of the lead 5 of the semiconductor device 1A into a predetermined shape.

【0082】このように、本実施形態によれば、下記の
効果が得られる。
As described above, according to the present embodiment, the following effects can be obtained.

【0083】(1)半導体チップ2の互いに対向する2
つの側面の夫々の外側に、前記半導体チップ2の外部端
子2Aと電気的に接続されたリード5を有する半導体装
置1を多段に複数個積み重ねた積層構造のモジュール構
造体であって、前記複数個の半導体装置1のうち、所定
の半導体装置1Aのリード5を、その装置の半導体チッ
プ2の主面に対してほぼ平行に延在する部分3Aと、所
定の形状に成形された部分4Aとで構成し、前記複数個
の半導体装置1のうち、他の半導体装置1Bのリード5
を、その装置の半導体チップ2の主面に対してほぼ平行
に延在する部分3Bと、この部分3Bに対して鋭角をな
す角度で延在する部分4Bとで構成し、前記他の半導体
装置1Bのリード5の部分4Bの先端部10を、上段に
位置する半導体装置1Aのリード5の部分3Aに電気的
にかつ機械的に接続することにより、各半導体装置1の
リード5は多段に重ね合わされていないので、モジュー
ル構造体の平面サイズを縮小することができる。
(1) Two semiconductor chips 2 facing each other
A module structure having a stacked structure in which a plurality of semiconductor devices 1 each having a lead 5 electrically connected to an external terminal 2 </ b> A of the semiconductor chip 2 on the outer side of each of the side surfaces are stacked in multiple stages. Of the semiconductor device 1 described above, the lead 5 of the predetermined semiconductor device 1A is divided into a portion 3A extending substantially parallel to the main surface of the semiconductor chip 2 of the device and a portion 4A formed into a predetermined shape. The lead 5 of another semiconductor device 1B among the plurality of semiconductor devices 1
And a portion 4B extending substantially parallel to the main surface of the semiconductor chip 2 of the device and a portion 4B extending at an acute angle to the portion 3B. By electrically and mechanically connecting the tip 10 of the portion 4B of the lead 5 of the semiconductor device 1B to the portion 3A of the lead 5 of the semiconductor device 1A located at the upper stage, the lead 5 of each semiconductor device 1 is superposed in multiple stages. Since this is not done, the planar size of the module structure can be reduced.

【0084】(2)半導体装置1を多段に複数個積み重
ねた積層構造を有するモジュール構造体の製造方法であ
って、半導体チップ2の互いに対向する2つの側面の夫
々の外側に、前記半導体チップ2の主面に対してほぼ平
行に延在する部分3Aと、所定の形状に成形される部分
4Aとからなるリード5を有し、このリード5と前記半
導体チップ2の外部端子2Aとが電気的に接続された半
導体装置1Aを準備すると共に、半導体チップ2の互い
に対向する2つの側面の夫々の外側に、前記半導体チッ
プ2の主面に対してほぼ平行に延在する部分3Bと、こ
の部分3Bに対して鋭角をなす角度で延在する部分4B
とからなるリード5を有し、このリード5と前記半導体
チップ2の外部端子2Aとが電気的に接続された半導体
装置1Bを準備する工程と、前記半導体装置1Aのリー
ド5の部分3Aに、前記半導体装置1Bのリード5の部
分4Bの先端部10を電気的にかつ機械的に接続し、前
記半導体装置1A、半導体装置1Bの夫々を相対的に積
み重ねる工程を備えることにより、2種類の半導体装置
を準備するだけで、半導体装置1を多段に複数個積み重
ねることができるので、積層する段数に応じて半導体装
置1を多種類準備する必要がなく、モジュール構造体の
生産合理性を高めることができる。
(2) A method of manufacturing a module structure having a laminated structure in which a plurality of semiconductor devices 1 are stacked in multiple stages, wherein the semiconductor chip 2 is provided outside each of two opposing side surfaces of the semiconductor chip 2. Of the semiconductor chip 2 and the external terminals 2A of the semiconductor chip 2 are electrically connected to each other. A semiconductor device 1A connected to the semiconductor chip 2 and a portion 3B extending substantially parallel to the main surface of the semiconductor chip 2 outside each of two opposing side surfaces of the semiconductor chip 2; Portion 4B extending at an acute angle to 3B
Preparing a semiconductor device 1B in which the lead 5 and the external terminal 2A of the semiconductor chip 2 are electrically connected; and a step 3A of the lead 5 of the semiconductor device 1A By electrically and mechanically connecting the tip portions 10 of the portions 4B of the leads 5 of the semiconductor device 1B and relatively stacking the semiconductor device 1A and the semiconductor device 1B, two types of semiconductors are provided. By simply preparing the devices, a plurality of semiconductor devices 1 can be stacked in multiple stages, so that it is not necessary to prepare many types of semiconductor devices 1 according to the number of layers to be stacked, and it is possible to improve the production rationality of the module structure. it can.

【0085】なお、モジュール構造体の製造プロセスに
おいて、半導体装置1A、1個目の半導体装置1Bの夫
々を相対的に積み重ねる時、半導体装置1Aのリード5
と1個目の半導体装置1Bのリード5とを導電性の接着
材で固定してもよい。同様に、1個目の半導体装置1
B、2個目の半導体装置1Bの夫々を相対的に積み重ね
る時及び2個目の半導体装置1B、3個目の半導体装置
1Bの夫々を相対的に積み重ねる時、リード5とリード
5とを導電性の接着材で固定してもよい。この場合、モ
ジュール構造体の電気的信頼性を高めることができる。
In the manufacturing process of the module structure, when the semiconductor device 1A and the first semiconductor device 1B are relatively stacked, the leads 5 of the semiconductor device 1A are stacked.
The leads 5 of the first semiconductor device 1B may be fixed with a conductive adhesive. Similarly, the first semiconductor device 1
B, when the second semiconductor device 1B is relatively stacked and when the second semiconductor device 1B and the third semiconductor device 1B are relatively stacked, the lead 5 and the lead 5 are electrically connected. It may be fixed with an adhesive material. In this case, the electrical reliability of the module structure can be improved.

【0086】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
As described above, the invention made by the present inventor is:
Although specifically described based on the embodiment, the present invention
It is needless to say that the present invention is not limited to the above-described embodiment, but can be variously modified without departing from the scope of the invention.

【0087】[0087]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.

【0088】リードの形状が同一の半導体装置を多段に
複数個積み重ねることができる。
A plurality of semiconductor devices having the same lead shape can be stacked in multiple stages.

【0089】モジュール構造体の生産合理性を高めるこ
とができる。
The production rationality of the module structure can be improved.

【0090】モジュール構造体の平面サイズを縮小する
ことができる。
The planar size of the module structure can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態1である半導体装置を多段に
複数個積み重ねた積層構造を有するモジュール構造体の
断面図である。
FIG. 1 is a cross-sectional view of a module structure having a stacked structure in which a plurality of semiconductor devices according to a first embodiment of the present invention are stacked in multiple stages.

【図2】前記半導体装置の要部拡大断面図である。FIG. 2 is an enlarged sectional view of a main part of the semiconductor device.

【図3】前記半導体装置のリードの要部拡大斜視図であ
る。
FIG. 3 is an enlarged perspective view of a main part of a lead of the semiconductor device.

【図4】前記半導体装置の製造プロセスで用いるリード
フレームの平面図である。
FIG. 4 is a plan view of a lead frame used in a manufacturing process of the semiconductor device.

【図5】前記リードフレームの要部拡大平面図である。FIG. 5 is an enlarged plan view of a main part of the lead frame.

【図6】本発明の実施形態1の変形例である半導体装置
のリードの要部斜視図である。
FIG. 6 is a perspective view of a main part of a lead of a semiconductor device according to a modification of the first embodiment of the present invention;

【図7】本発明の実施形態1の変形例である半導体装置
の製造プロセスで用いるリードフレームの要部平面図で
ある。
FIG. 7 is a main part plan view of a lead frame used in a semiconductor device manufacturing process which is a modification of the first embodiment of the present invention;

【図8】本発明の実施形態2であるモジュール構造体の
断面図である。
FIG. 8 is a sectional view of a module structure according to a second embodiment of the present invention.

【図9】図8の要部拡大断面図である。9 is an enlarged sectional view of a main part of FIG. 8;

【図10】前記モジュール構造体を構成する半導体装置
の製造プロセスで用いられるリードフレームの平面図で
ある。
FIG. 10 is a plan view of a lead frame used in a manufacturing process of a semiconductor device constituting the module structure.

【図11】前記モジュール構造体を構成する半導体装置
の製造プロセスで用いられるリードフレームの平面図で
ある。
FIG. 11 is a plan view of a lead frame used in a manufacturing process of a semiconductor device constituting the module structure.

【図12】前記モジュール構造体の製造方法を説明する
ための断面図である。
FIG. 12 is a cross-sectional view for explaining the method for manufacturing the module structure.

【図13】前記モジュール構造体の製造方法を説明する
ための断面図である。
FIG. 13 is a cross-sectional view for explaining the method for manufacturing the module structure.

【図14】前記モジュール構造体の製造方法を説明する
ための断面図である。
FIG. 14 is a cross-sectional view for explaining the method for manufacturing the module structure.

【符号の説明】 1…半導体装置、2…半導体チップ、5…リード、6…
絶縁フィルム、7…ボンディングワイヤ、8…封止体、
9…嵌め込み部、10…先端部、20,21,22…リ
ードフレーム。
[Description of Signs] 1 ... Semiconductor device, 2 ... Semiconductor chip, 5 ... Lead, 6 ...
Insulating film, 7: bonding wire, 8: sealing body,
9: fitting portion, 10: tip portion, 20, 21, 22, ... lead frame.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 野瀬 藤明 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 林田 哲哉 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 附田 睦雄 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 (72)発明者 後藤 正克 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 ──────────────────────────────────────────────────の Continuing on the front page (72) Inventor Tomoaki Nose 2326 Imai, Ome-shi, Tokyo Inside the Device Development Center, Hitachi, Ltd. Inside the center (72) Inventor Mutsuo Tsukita 145 Nakajima, Nanae-cho, Kameda-gun, Hokkaido Inside Hitachi Hokkai Semiconductor Co., Ltd.

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップの互いに対向する2つの側
面の夫々の外側に、前記半導体チップの外部端子と電気
的に接続されたリードを有する半導体装置であって、前
記リードが、前記半導体チップの主面に対してほぼ平行
に延在する第1部分と、この第1部分に対して鋭角をな
す角度で延在する第2部分とで構成されていることを特
徴とする半導体装置。
1. A semiconductor device having a lead electrically connected to an external terminal of the semiconductor chip outside each of two opposing side surfaces of the semiconductor chip, wherein the lead is provided on the semiconductor chip. A semiconductor device comprising: a first portion extending substantially parallel to a main surface; and a second portion extending at an acute angle to the first portion.
【請求項2】 前記リードの第1部分には、他の半導体
装置のリードの先端部を嵌め込むための嵌め込み部が構
成されていることを特徴とする請求項1に記載の半導体
装置。
2. The semiconductor device according to claim 1, wherein a fitting portion for fitting a tip portion of a lead of another semiconductor device is formed in the first portion of the lead.
【請求項3】 前記リードの嵌め込み部及びその第2部
分の先端部は、ほぼ同一の直線上に位置していることを
特徴とする請求項2に記載の半導体装置。
3. The semiconductor device according to claim 2, wherein the fitting portion of the lead and the tip of the second portion are located on substantially the same straight line.
【請求項4】 前記リードの第1部分は、前記半導体チ
ップの主面又は裏面に絶縁フィルムを介在して固定され
ていることを特徴とする請求項1乃至請求項3のうちい
ずれか1項に記載の半導体装置。
4. The semiconductor device according to claim 1, wherein the first portion of the lead is fixed to a main surface or a back surface of the semiconductor chip via an insulating film. 3. The semiconductor device according to claim 1.
【請求項5】 前記リードの嵌め込み部を除くその第1
部分の一部及び前記半導体チップは封止体で封止されて
いることを特徴とする請求項2又は請求項4に記載の半
導体装置。
5. A first part of the lead excluding a fitting part of the lead.
The semiconductor device according to claim 2, wherein a part of the portion and the semiconductor chip are sealed with a sealing body.
【請求項6】 請求項1乃至請求項5のうちいずれか1
項に記載の半導体装置を多段に複数個積み重ねた積層構
造で構成されていることを特徴とするモジュール構造
体。
6. One of claims 1 to 5
A module structure comprising a stacked structure in which a plurality of the semiconductor devices described in the above section are stacked in multiple stages.
【請求項7】 半導体チップの互いに対向する2つの側
面の夫々の外側に、前記半導体チップの外部端子と電気
的に接続されたリードを有する半導体装置を多段に複数
個積み重ねた積層構造のモジュール構造体であって、前
記複数個の半導体装置のうち、所定の半導体装置のリー
ドが、その装置の半導体チップの主面に対してほぼ平行
に延在する第1部分と、所定の形状に成形された第2部
分とで構成され、前記複数個の半導体装置のうち、他の
半導体装置のリードが、その装置の半導体チップの主面
に対してほぼ平行に延在する第1部分と、この第1部分
に対して鋭角をなす角度で延在する第2部分とで構成さ
れ、前記他の半導体装置のリードの第2部分の先端部
が、上段又は下段に位置する半導体装置のリードの第1
部分に電気的にかつ機械的に接続されていることを特徴
とするモジュール構造体。
7. A module structure having a stacked structure in which a plurality of semiconductor devices having leads electrically connected to external terminals of the semiconductor chip are provided outside each of two opposing side surfaces of the semiconductor chip. A lead of a predetermined semiconductor device of the plurality of semiconductor devices, a first portion extending substantially parallel to a main surface of a semiconductor chip of the device, and a first portion formed into a predetermined shape; A first portion in which a lead of another semiconductor device of the plurality of semiconductor devices extends substantially parallel to a main surface of a semiconductor chip of the device; A second portion extending at an acute angle with respect to the first portion, and a tip of the second portion of the lead of the another semiconductor device is connected to a first portion of the lead of the semiconductor device located at the upper or lower stage.
A module structure electrically and mechanically connected to a part.
【請求項8】 前記所定の半導体装置のリードの第1部
分及び前記他の半導体装置のリードの第1部分には、上
段又は下段に位置する半導体装置のリードの第2部分の
先端部を嵌め込むための嵌め込み部が構成されているこ
とを特徴とする請求項7に記載のモジュール構造体。
8. A tip portion of a second portion of the lead of the semiconductor device located at the upper or lower stage is fitted into the first portion of the lead of the predetermined semiconductor device and the first portion of the lead of the another semiconductor device. The module structure according to claim 7, wherein a fitting portion for fitting is configured.
【請求項9】 前記嵌め込み部及び前記他の半導体装置
のリードの第2部分の先端部は、ほぼ同一の直線上に位
置していることを特徴とする請求項8に記載のモジュー
ル構造体。
9. The module structure according to claim 8, wherein the fitting portion and the tip of the second portion of the lead of the another semiconductor device are located on substantially the same straight line.
【請求項10】 前記所定の半導体装置のリードの第1
部分は、その装置の半導体チップの主面又は裏面に絶縁
フィルムを介在して固定され、前記他の半導体装置のリ
ードの第1部分は、その装置の半導体チップの主面又は
裏面に絶縁フィルムを介在して固定されていることを特
徴とする請求項7乃至請求項9のうちいずれか1項に記
載のモジュール構造体。
10. The first of the leads of the predetermined semiconductor device.
The portion is fixed to the main surface or the back surface of the semiconductor chip of the device with an insulating film interposed therebetween, and the first portion of the lead of the another semiconductor device is provided with the insulating film on the main surface or the back surface of the semiconductor chip of the device. The module structure according to any one of claims 7 to 9, wherein the module structure is interposed and fixed.
【請求項11】 前記所定の半導体装置の半導体チップ
及びそのリードの第1部分、前記他の半導体装置の半導
体チップ及びそのリードは、1つの封止体で封止されて
いることを特徴とする請求項7乃至請求項10のうちい
ずれか1項に記載のモジュール構造体。
11. The semiconductor chip of the predetermined semiconductor device and the first portion of the lead thereof, and the semiconductor chip of the another semiconductor device and the lead thereof are sealed with one sealing body. The module structure according to any one of claims 7 to 10.
【請求項12】 半導体装置を多段に複数個積み重ねた
積層構造を有するモジュール構造体の製造方法であっ
て、半導体チップの互いに対向する2つの側面の夫々の
外側に、前記半導体チップの主面に対してほぼ平行に延
在する第1部分と所定の形状に成形される第2部分とか
らなるリードを有し、このリードと前記半導体チップの
外部端子とが電気的に接続された第1半導体装置を形成
すると共に、半導体チップの互いに対向する2つの側面
の夫々の外側に、前記半導体チップの主面に対してほぼ
平行に延在する第1部分と、この第1部分に対して鋭角
をなす角度で延在する第2部分とからなるリードを有
し、このリードと前記半導体チップの外部端子とが電気
的に接続された第2半導体装置を形成する工程と、前記
第1半導体装置のリードの第1部分に、前記第2半導体
装置のリードの第2部分の先端部を電気的にかつ機械的
に接続し、前記第1半導体装置、第2半導体装置の夫々
を相対的に積み重ねる工程を備えたことを特徴とするモ
ジュール構造体の製造方法。
12. A method of manufacturing a module structure having a laminated structure in which a plurality of semiconductor devices are stacked in multiple stages, wherein each of two opposing side surfaces of a semiconductor chip is provided outside a main surface of the semiconductor chip. A first semiconductor having a lead consisting of a first part extending substantially parallel to the second part and a second part formed into a predetermined shape, wherein the lead is electrically connected to an external terminal of the semiconductor chip; Forming a device, a first portion extending substantially parallel to a main surface of the semiconductor chip outside each of two opposing side surfaces of the semiconductor chip, and forming an acute angle with respect to the first portion. Forming a second semiconductor device having a lead comprising a second portion extending at an angle formed by the second semiconductor device, wherein the lead is electrically connected to an external terminal of the semiconductor chip; Lead Electrically and mechanically connecting the tip of the second portion of the lead of the second semiconductor device to the first portion of the first semiconductor device, and relatively stacking each of the first semiconductor device and the second semiconductor device. A method for manufacturing a module structure, comprising:
JP8189414A 1996-07-18 1996-07-18 Semiconductor device, module structure and manufacture thereof Pending JPH1041455A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8189414A JPH1041455A (en) 1996-07-18 1996-07-18 Semiconductor device, module structure and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8189414A JPH1041455A (en) 1996-07-18 1996-07-18 Semiconductor device, module structure and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH1041455A true JPH1041455A (en) 1998-02-13

Family

ID=16240877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8189414A Pending JPH1041455A (en) 1996-07-18 1996-07-18 Semiconductor device, module structure and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH1041455A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1156529A3 (en) * 2000-05-16 2004-09-29 Infineon Technologies AG Arrangement of a plurality of circuit modules
JP2009124071A (en) * 2007-11-19 2009-06-04 Powertech Technology Inc Stacked assembly of semiconductor package
JP2010534936A (en) * 2007-07-24 2010-11-11 マイクロン テクノロジー, インク. Microelectronic die package with metal leads, and related systems and methods, including metal leads for stacked die packages

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1156529A3 (en) * 2000-05-16 2004-09-29 Infineon Technologies AG Arrangement of a plurality of circuit modules
KR100538524B1 (en) * 2000-05-16 2005-12-23 인피니언 테크놀로지스 아게 Arrangement of several circuit modules
JP2010534936A (en) * 2007-07-24 2010-11-11 マイクロン テクノロジー, インク. Microelectronic die package with metal leads, and related systems and methods, including metal leads for stacked die packages
US8198720B2 (en) 2007-07-24 2012-06-12 Micron Technology, Inc. Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
US8906744B2 (en) 2007-07-24 2014-12-09 Micron Technology, Inc. Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
US9165910B2 (en) 2007-07-24 2015-10-20 Micron Technology, Inc. Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
US9653444B2 (en) 2007-07-24 2017-05-16 Micron Technology, Inc. Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
US10056359B2 (en) 2007-07-24 2018-08-21 Micron Technology, Inc. Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
US10396059B2 (en) 2007-07-24 2019-08-27 Micron Technology, Inc. Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
JP2009124071A (en) * 2007-11-19 2009-06-04 Powertech Technology Inc Stacked assembly of semiconductor package

Similar Documents

Publication Publication Date Title
US6177721B1 (en) Chip stack-type semiconductor package and method for fabricating the same
KR100226737B1 (en) Semiconductor device stacked package
JP2819285B2 (en) Stacked bottom lead semiconductor package
US6344683B1 (en) Stacked semiconductor package with flexible tape
KR100445073B1 (en) Dual die package
JP2000068444A (en) Semiconductor device
JPH0448767A (en) Resin-sealed semiconductor device
JP2007509485A (en) Semiconductor device package and manufacturing method thereof
US9171766B2 (en) Lead frame strips with support members
WO2007148782A1 (en) Resin-sealed semiconductor device, method for manufacturing the same, base for semiconductor device, and multilayer resin-sealed semiconductor device
JP2001332580A (en) Semiconductor device and method of manufacturing the same
JP5566296B2 (en) Manufacturing method of semiconductor device
JP3417095B2 (en) Semiconductor device
JP5275019B2 (en) Semiconductor device
US20100320598A1 (en) Semiconductor device and fabrication method thereof
KR100788341B1 (en) Chip Stacked Semiconductor Package
JPH1041455A (en) Semiconductor device, module structure and manufacture thereof
JP2000156464A (en) Manufacture of semiconductor device
JP3043484B2 (en) Semiconductor device
KR100437821B1 (en) semiconductor package and metod for fabricating the same
JP2006066551A5 (en)
JPH1012811A (en) Semiconductor integrated circuit device and its manufacturing method
JP2009141229A (en) Semiconductor device and method of manufacturing the same
JPH029157A (en) Semiconductor device
KR100818077B1 (en) Method for manufacturing bga type stack package by using alignment pin