JPH1041272A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH1041272A
JPH1041272A JP19365396A JP19365396A JPH1041272A JP H1041272 A JPH1041272 A JP H1041272A JP 19365396 A JP19365396 A JP 19365396A JP 19365396 A JP19365396 A JP 19365396A JP H1041272 A JPH1041272 A JP H1041272A
Authority
JP
Japan
Prior art keywords
film
forming
semiconductor substrate
groove
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP19365396A
Other languages
Japanese (ja)
Inventor
Yoko Inoue
上 陽 子 井
Moriya Miyashita
下 守 也 宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP19365396A priority Critical patent/JPH1041272A/en
Publication of JPH1041272A publication Critical patent/JPH1041272A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve the yield of a semiconductor device by preventing the defect of a semiconductor substrate and the development of a crystal defect by relieving the stresses of films by forming at least two films on the surface of the substrate and dividing the films into sections by forming grooves having a prescribed width in the films by photo-etching. SOLUTION: After a silicon oxide film 12 is formed on a semiconductor substrate 11 at about 900 deg.C by thermal oxidation, a polycrystalline silicon film 13 and a tungsten silicide film 14 are successively formed on the film 12 by the CVD method and PVD method, respectively. Then a TEOS film 15 composed of Si 4 and a high-resistance polysilicon film 16 are formed by the CVD method and grooves 102 and 103 having a width of 1μm are formed. Either isotropic etching or anisotropic etching can be used for forming the grooves 102 and 103. Thereafter, a TEOS film 17, a baron-phosphorus spin-on glass film 18, and a polycrystalline silicon film 19 are successively formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置の製造方
法に係わり、特に半導体基板上に多層膜を形成する方法
に関する。
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming a multilayer film on a semiconductor substrate.

【0002】[0002]

【従来の技術】近年、半導体装置を製造する場合におい
て、半導体基板上に多層膜を形成したデバイス構造を採
用することが増加している。特に、大容量の記憶装置や
論理回路、あるいは記憶装置を混載した装置の技術の進
化に伴い、シリコン酸化膜や多結晶シリコン膜、アモル
ファスシリコン膜、シリコン窒化膜、シリサイド膜、金
属膜等を用いたより複雑な多層膜構造を有する装置へと
進化してきた。
2. Description of the Related Art In recent years, when a semiconductor device is manufactured, a device structure in which a multilayer film is formed on a semiconductor substrate is increasingly used. In particular, with the advancement of technology for large-capacity storage devices, logic circuits, or devices incorporating storage devices, use of silicon oxide films, polycrystalline silicon films, amorphous silicon films, silicon nitride films, silicide films, metal films, etc. It has also evolved into devices with more complex multilayer structures.

【0003】[0003]

【発明が解決しようとする課題】ところが、このような
異なる材料から成り、膜特性が異なる多層膜構造を採用
すると次のような問題が発生した。材料の異なる膜を積
層すると、膜応力、即ち格子定数の相違や熱膨張係数の
相違により応力が増加し、さらにはプロセスの熱応力が
加わることによって、半導体基板に過大なストレスが生
じる。この結果、プロセスの途中で半導体基板が反った
り、欠けや割れ等が発生していた。あるいは、結晶欠陥
が多発したり結晶転位が発生することによって素子の不
良が生じ、歩留まりの低下を招いていた。
However, when a multilayer film structure made of such different materials and having different film characteristics is employed, the following problem occurs. When films of different materials are stacked, the film stress, that is, the stress increases due to a difference in lattice constant and a difference in thermal expansion coefficient, and further, a thermal stress of a process is applied, thereby causing an excessive stress on the semiconductor substrate. As a result, the semiconductor substrate was warped, chipped, cracked, etc. during the process. Alternatively, frequent occurrence of crystal defects and generation of crystal dislocations cause a failure of the device, resulting in a decrease in yield.

【0004】本発明は上記事情に鑑みてなされたもの
で、多層膜構造を有する半導体装置を製造する方法にお
いて、膜応力を緩和し半導体基板の欠損や結晶欠陥の発
生を防止して歩留まりを向上させることが可能な半導体
装置の製造方法を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and in a method of manufacturing a semiconductor device having a multilayer film structure, a film stress is relaxed to prevent the occurrence of a defect or crystal defect in a semiconductor substrate, thereby improving the yield. It is an object of the present invention to provide a method for manufacturing a semiconductor device which can be performed.

【0005】[0005]

【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板の表面上に、少なくとも2層の膜
を形成する工程と、写真蝕刻法を用いて、前記膜に所定
幅の溝を形成して、前記膜を厚さ方向に分断する工程と
を備えている。
According to a method of manufacturing a semiconductor device of the present invention, at least two layers are formed on a surface of a semiconductor substrate, and a predetermined width is formed on the film by photolithography. Forming a groove and dividing the film in the thickness direction.

【0006】あるいは、本発明の製造方法は、半導体基
板の表面上に、少なくとも2層の膜を形成して第1の多
層膜とする工程と、写真蝕刻法を用いて、前記第1の多
層膜に所定幅の溝を形成して、前記第1の多層膜を厚さ
方向に分断する工程と、さらに表面全体に少なくとも2
層の膜を形成して第2の多層膜とする工程と、写真蝕刻
法を用いて、前記第2の多層膜に所定幅の溝を形成し
て、前記第2の多層膜を厚さ方向に分断する工程とを備
えている。
Alternatively, a manufacturing method according to the present invention comprises a step of forming at least two layers on a surface of a semiconductor substrate to form a first multilayer film, and a step of forming the first multilayer film by photolithography. Forming a groove of a predetermined width in the film to divide the first multilayer film in the thickness direction;
Forming a layer film to form a second multilayer film, and forming a groove having a predetermined width in the second multilayer film by using a photolithography method, and forming the second multilayer film in a thickness direction. And a step of dividing into two.

【0007】本発明の他の製造方法は、半導体基板の表
面上に、少なくとも2層の膜を形成する工程と、前記膜
の表面上にレジスト膜を形成し、パターンを形成するた
めの第1のフォトマスクを用いて露光処理を行う工程
と、前記膜を厚さ方向に分断するため所定幅の溝を形成
するための第2のフォトマスクを用いて露光処理を行う
工程と、前記レジスト膜に現像処理を行い、パターニン
グされたレジスト膜を用いて前記膜にエッチングを行
い、前記膜に前記パターンと前記溝とを同時に形成する
工程とを備えている。
According to another manufacturing method of the present invention, at least two layers are formed on a surface of a semiconductor substrate, and a first film is formed on the surface of the film by forming a resist film to form a pattern. Performing an exposure process using a photomask, a process of performing an exposure process using a second photomask for forming a groove having a predetermined width for dividing the film in the thickness direction, Performing a developing process on the film, etching the film using a patterned resist film, and simultaneously forming the pattern and the groove in the film.

【0008】前記溝は、半導体基板上のペレットとなる
領域とペレットとならない領域とを分離するように形成
するのが望ましい。
It is preferable that the groove is formed so as to separate a region to be a pellet and a region not to be a pellet on the semiconductor substrate.

【0009】前記半導体基板は単結晶シリコンを含み、
前記膜は熱膨張係数及び格子定数が単結晶シリコンと異
なる材料で形成されていてもよい。
The semiconductor substrate contains single crystal silicon,
The film may be formed of a material having a different coefficient of thermal expansion and lattice constant from single crystal silicon.

【0010】前記膜には、多結晶シリコン膜、アモルフ
ァスシリコン膜、シリコン酸化膜、シリコン窒化膜、シ
リサイド膜、金属膜が含まれていてもよい。
[0010] The film may include a polycrystalline silicon film, an amorphous silicon film, a silicon oxide film, a silicon nitride film, a silicide film, and a metal film.

【0011】[0011]

【発明の実施の形態】以下、本発明の一実施の形態につ
いて図面を参照して説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings.

【0012】図1に、本発明の第1の実施の形態による
半導体装置の製造方法の工程を示す。先ず、ステップ2
1として、半導体基板の表面上に、複数の異なる材料か
ら成る膜を、CVD法あるいはPVD法等を用いて順次
堆積していく。
FIG. 1 shows steps of a method of manufacturing a semiconductor device according to a first embodiment of the present invention. First, step 2
As a first step, films made of a plurality of different materials are sequentially deposited on the surface of the semiconductor substrate by using a CVD method or a PVD method.

【0013】次に、通常の写真蝕刻法を用いて、約1μ
mの幅を持つ溝を深さ方向に沿って多層膜に形成し、横
方向に対して不連続状態にする。
Next, using a normal photolithography method, about 1 μm
A groove having a width of m is formed in the multilayer film along the depth direction so as to be discontinuous in the lateral direction.

【0014】ステップ23として、さらにこの表面上に
複数の異なる材料から成る膜を形成する。
In step 23, a film made of a plurality of different materials is formed on the surface.

【0015】図2に、本発明の第2の実施の形態による
半導体装置の製造方法を示す。ステップ31からステッ
プ33までは、上記第1の実施の形態におけるステップ
21〜23と同様である。さらに、ステップ34として
ステップ33で形成した多層膜に対してエッチングを行
い、約1μmの幅を有する溝を深さ方向に形成して不連
続状態にする。
FIG. 2 shows a method of manufacturing a semiconductor device according to a second embodiment of the present invention. Steps 31 to 33 are the same as steps 21 to 23 in the first embodiment. Further, as a step 34, the multilayer film formed in the step 33 is etched, and a groove having a width of about 1 μm is formed in the depth direction to be in a discontinuous state.

【0016】さらに、図3に本発明の第3の実施の形態
による半導体装置の製造方法を示す。ステップ41から
ステップ44までは、上記第2の実施の形態におけるス
テップ31〜34と同様である。さらに、ステップ45
としてステップ43で形成した多層膜の表面上に、複数
の膜を順次形成していく。この膜に対してエッチングを
行い、約1μmの幅を有する溝を深さ方向に形成して不
連続状態にする。
FIG. 3 shows a method of manufacturing a semiconductor device according to a third embodiment of the present invention. Steps 41 to 44 are the same as steps 31 to 34 in the second embodiment. Step 45
A plurality of films are sequentially formed on the surface of the multilayer film formed in step 43. The film is etched to form a groove having a width of about 1 μm in the depth direction to make the film discontinuous.

【0017】ここで、膜に対して溝を形成する工程は、
次のようにして露光、現像及びエッチングを行うことで
処理してもよい。先ず、多層膜を形成した後、表面上に
レジスト膜を形成する。膜にパターンを形成するための
露光処理を第1のフォトマスクを用いてレジスト膜に行
い、次に溝を形成するための露光処理を第2のフォトマ
スクを用いて同じレジスト膜に行う。次に、レジスト膜
に現像処理を行い、パターニングされたレジスト膜を用
いて多層膜にエッチングを行い、所望のパターンと溝と
を同時に形成する。これにより、溝を形成することによ
る工程数の増加を抑制することができる。また、フォト
マスクは、パターン形成用の第1のフォトマスクと溝を
形成するための第2のフォトマスクとを合わせ持つ一つ
のマスクで兼用することもできる。
Here, the step of forming a groove in the film includes:
The treatment may be performed by performing exposure, development, and etching as follows. First, after forming a multilayer film, a resist film is formed on the surface. Exposure processing for forming a pattern on the film is performed on the resist film using a first photomask, and then exposure processing for forming a groove is performed on the same resist film using a second photomask. Next, a development process is performed on the resist film, and the multilayer film is etched using the patterned resist film, thereby simultaneously forming a desired pattern and a groove. Thus, an increase in the number of steps due to the formation of the groove can be suppressed. Further, a single photomask having both a first photomask for forming a pattern and a second photomask for forming a groove can be used as the photomask.

【0018】溝は、図4乃至図12にそれぞれ示したよ
うに、半導体基板100上の膜を不連続状態にするよう
に形成する。特に、図7乃至図12に示されたように、
半導体基板100のうち半導体ペレットとなる中央領域
と、それ以外の外周領域とを分断するように形成する
と、より多層膜に生じる応力を緩和する効果が得られ
る。
The grooves are formed so as to make the film on the semiconductor substrate 100 discontinuous as shown in FIGS. In particular, as shown in FIGS.
When the semiconductor substrate 100 is formed so as to divide the central region serving as the semiconductor pellet from the other peripheral region, the effect of reducing the stress generated in the multilayer film can be obtained.

【0019】次に、上記実施の形態に基づいて実施した
幾つかの具体的な実施例について述べる。
Next, some specific examples implemented based on the above embodiment will be described.

【0020】第1の実施例として、図13に示されるよ
うに、半導体基板11上に熱酸化法により約摂氏900
度でシリコン酸化膜12を形成し、さらにCVD法によ
り多結晶シリコン膜13、PVD法によりタングステン
シリサイド膜14を形成し、CVD法によりSi(OC
H2 CH3 )4 から成るTEOS膜15、高抵抗の多結
晶シリコン膜16を形成する。この後、図5に示される
ように1μmの幅の溝102、103を形成した。この
溝は、等方性エッチングや異方性エッチングのいずれに
より形成してもよいが、本実施例では反応性イオンエッ
チングを用いて形成した。この後、図13に示されるよ
うにTEOS膜17、ボロン・リン・スピンオングラス
(以下、BPSGという)膜18、及び多結晶シリコン
膜19を順次形成した。
As a first embodiment, as shown in FIG. 13, about 900 degrees Celsius is formed on a semiconductor substrate 11 by a thermal oxidation method.
A silicon oxide film 12, a polycrystalline silicon film 13 by a CVD method, a tungsten silicide film 14 by a PVD method, and a Si (OC) film by a CVD method.
A TEOS film 15 made of H2 CH3) 4 and a high-resistance polycrystalline silicon film 16 are formed. Thereafter, grooves 102 and 103 having a width of 1 μm were formed as shown in FIG. This groove may be formed by either isotropic etching or anisotropic etching. In this embodiment, the groove is formed by using reactive ion etching. Thereafter, as shown in FIG. 13, a TEOS film 17, a boron phosphorus spin-on-glass (hereinafter referred to as BPSG) film 18, and a polycrystalline silicon film 19 were sequentially formed.

【0021】本発明の第2の実施例は、上記第1の実施
例と同様に半導体基板11上にシリコン酸化膜12、多
結晶シリコン膜13、タングステンシリサイド膜14、
TEOS膜15、多結晶シリコン膜16を形成し、図5
に示されるように1μmの幅の溝102、103を形成
し、TEOS膜17、ボロン・リン・スピンオングラス
(以下、BPSGという)膜18、及び多結晶シリコン
膜19を形成した。さらに、この膜17〜19に対して
図5に示されるような溝102、103を形成して不連
続状態にした。
In the second embodiment of the present invention, a silicon oxide film 12, a polycrystalline silicon film 13, a tungsten silicide film 14,
After forming a TEOS film 15 and a polycrystalline silicon film 16, FIG.
As shown in FIG. 1, grooves 102 and 103 having a width of 1 μm were formed, and a TEOS film 17, a boron-phosphorus-spin-on-glass (hereinafter, referred to as BPSG) film 18, and a polycrystalline silicon film 19 were formed. Further, grooves 102 and 103 as shown in FIG. 5 were formed in the films 17 to 19 to make them discontinuous.

【0022】本発明の第3の実施例は、半導体基板11
上にシリコン酸化膜12、多結晶シリコン膜13、タン
グステンシリサイド膜14を形成し、図5に示されるよ
うな1μmの幅の溝102、103を形成する。次に、
表面上にTEOS膜15、多結晶シリコン膜16を形成
して1μmの幅の溝を図5に示されるように形成して不
連続状態にし、さらにTEOS膜17、BPSG膜1
8、多結晶シリコン膜19を形成して図5に示されるよ
うな1μmの溝を形成した。
A third embodiment of the present invention relates to a semiconductor substrate 11
A silicon oxide film 12, a polycrystalline silicon film 13, and a tungsten silicide film 14 are formed thereon, and grooves 102 and 103 having a width of 1 μm are formed as shown in FIG. next,
A TEOS film 15 and a polycrystalline silicon film 16 are formed on the surface to form a groove having a width of 1 μm as shown in FIG.
8. A polycrystalline silicon film 19 was formed to form a 1 μm groove as shown in FIG.

【0023】また、上記第1〜3の実施例と比較するた
めに、従来の方法により製造した第1の比較例について
述べる。この比較例では、図13に示されたように半導
体基板11上に、シリコン酸化膜12、多結晶シリコン
膜13、タングステンシリサイド膜14、TEOS膜1
5、多結晶シリコン膜16、TEOS膜17、BPSG
膜18、多結晶シリコン膜19を形成して多層膜構造と
し、実施例において述べたような溝は形成しなかった。
For comparison with the first to third embodiments, a first comparative example manufactured by a conventional method will be described. In this comparative example, as shown in FIG. 13, a silicon oxide film 12, a polycrystalline silicon film 13, a tungsten silicide film 14, a TEOS film 1
5, polycrystalline silicon film 16, TEOS film 17, BPSG
The film 18 and the polycrystalline silicon film 19 were formed into a multilayer structure, and the grooves as described in the example were not formed.

【0024】上記第1、第2及び第3の実施例と、第1
の比較例におけるそれぞれの膜ストレスを測定した結果
を、図14に示す。いずれも実施例も第1の比較例より
は膜ストレスが低下しており、実施例のなかでは第1の
実施例、第2の実施例、第3の実施例の順に低下してい
ることがわかる。特に、第3の実施例では第1の比較例
よりも約3分の1に膜ストレスが低下している。さら
に、図15に基板の反り量を測定した値を示す。第1の
比較例では、100μm以上の反りが発生しているが、
第1〜第3の実施例では最も大きい第1の実施例でも3
0μmであり、やはり実施例の方が大幅に反り量が減少
している。
In the first, second and third embodiments, the first
FIG. 14 shows the results obtained by measuring the respective film stresses in the comparative example. In each of the examples, the film stress was lower than that of the first comparative example, and among the examples, the film stress was lower in the order of the first example, the second example, and the third example. Recognize. In particular, in the third embodiment, the film stress is reduced to about one third of that in the first comparative example. FIG. 15 shows measured values of the amount of warpage of the substrate. In the first comparative example, warpage of 100 μm or more has occurred.
In the first to third embodiments, the largest value in the first embodiment is 3
0 μm, and the amount of warpage is also significantly reduced in the example.

【0025】次に、本発明の第4及び第5の実施例と第
2の比較例とを対比した結果について述べる。第4の実
施例は、1MバイトのSRAM(static random access
memory )に本発明の製造方法を適用したものである。
半導体基板上に多結晶シリコン膜を形成し、必要なパタ
ーニングを行った後に、幅1μmの図12に示されるよ
うな溝111、113、121〜126を形成する工程
を追加した。溝111は、半導体基板111のうちの半
導体ペレットとなる中央領域と外周領域とを分断するも
のである。
Next, results of comparison between the fourth and fifth embodiments of the present invention and the second comparative example will be described. In the fourth embodiment, a 1 Mbyte SRAM (static random access
memory) to which the manufacturing method of the present invention is applied.
After forming a polycrystalline silicon film on a semiconductor substrate and performing necessary patterning, a step of forming grooves 111, 113, 121 to 126 having a width of 1 μm as shown in FIG. 12 was added. The groove 111 divides the central region and the outer peripheral region of the semiconductor substrate 111 that will be semiconductor pellets.

【0026】第5の実施例では、1M SRAMにおい
て、半導体基板上に多結晶シリコン膜を形成しレジスト
を塗布した後、第4の実施例とは異なり、必要なパター
ンを形成するための第1のフォトマスクを用いて露光処
理だけを先ず行い、次に図12に示された溝を形成する
ための第2のフォトマスクを用いて露光処理を行い、次
に同時にレジスト膜に現像を行い、このレジスト膜をマ
スクとして多結晶シリコン膜にエッチングを行ってパタ
ーンと溝とを同時に形成した。
In the fifth embodiment, unlike the fourth embodiment, after forming a polycrystalline silicon film on a semiconductor substrate and applying a resist in a 1M SRAM, a first pattern for forming a required pattern is different from the fourth embodiment. First, only the exposure process is performed using the photomask described above, then the exposure process is performed using the second photomask for forming the groove illustrated in FIG. 12, and then the resist film is simultaneously developed, Using the resist film as a mask, the polycrystalline silicon film was etched to simultaneously form a pattern and a groove.

【0027】第2の比較例では、通常通りに1M SR
AMを形成し、溝の形成は行わなかった。以上の第4、
第5の実施例と第2の比較例として、それぞれ100枚
ずつの半導体基板を用いた。
In the second comparative example, the 1M SR
AM was formed, but no groove was formed. The fourth,
As the fifth example and the second comparative example, 100 semiconductor substrates were used each.

【0028】図16に、第4、第5の実施例と第2の比
較例において、半導体基板の欠け、割れ、反りの有無を
検査し、不良品の基板の割合を算出した。第4、第5の
実施例では基板の欠け等の不良は全く発生せず、不良品
率は0%であった。第2の比較例では、7枚の半導体基
板に欠けが生じ、5枚の基板に割れ、8枚の基板に反り
が発生し、不良品率は20%であった。また、第2の比
較例において、残りの80枚の半導体基板には欠け、割
れ、反りは生じていないが、SRAMを製造した後の特
性を調べたところ、製品歩留まりとしては第4、第5の
実施例よりも15%低かった。
In FIG. 16, in the fourth, fifth and second comparative examples, the semiconductor substrate was inspected for chipping, cracking and warpage, and the ratio of defective substrates was calculated. In the fourth and fifth examples, no defect such as chipping of the substrate occurred at all, and the defective product ratio was 0%. In the second comparative example, chipping occurred in seven semiconductor substrates, cracked in five substrates, and warpage occurred in eight substrates, and the defective product ratio was 20%. In the second comparative example, chipping, cracking, and warping did not occur in the remaining 80 semiconductor substrates. However, when the characteristics after manufacturing the SRAM were examined, the fourth and fifth product yields were obtained. 15% lower than that of the example.

【0029】以上のように、本発明の実施の形態による
製造方法によれば、半導体基板とは材料が異なり格子定
数や熱膨張係数が相違する多層膜を形成した後、深さ方
向に溝を形成して不連続状態にすることで、応力を緩和
し、半導体基板に過大なストレスが加わることを防止す
ることができる。これにより、実施例と比較例とを対比
して述べたように、本実施の形態によれば半導体基板の
欠けや割れ、反りを防止し、製品歩留まりを向上させる
ことができる。
As described above, according to the manufacturing method according to the embodiment of the present invention, after forming a multilayer film having a different material and a different lattice constant or thermal expansion coefficient from the semiconductor substrate, a groove is formed in the depth direction. By forming the semiconductor substrate into a discontinuous state, stress can be relieved and excessive stress can be prevented from being applied to the semiconductor substrate. Thereby, as described in comparison between the example and the comparative example, according to the present embodiment, chipping, cracking, and warpage of the semiconductor substrate can be prevented, and the product yield can be improved.

【0030】上述した実施の形態及び実施例はいずれも
一例であって、本発明を限定するものではない。例え
ば、溝を形成すべき多層膜は図13に示されたものには
限定されず、半導体基板と異なる材料から形成されたも
のが含まれていればよい。また、溝の幅は1μmとした
が、デザインルールとの関係で必要に応じて異なる幅の
溝を形成してもよい。
The above embodiments and examples are merely examples, and do not limit the present invention. For example, the multilayer film on which the groove is to be formed is not limited to the one shown in FIG. 13, but may be any film formed of a material different from that of the semiconductor substrate. In addition, the width of the groove is set to 1 μm, but a groove having a different width may be formed as necessary according to the design rule.

【0031】[0031]

【発明の効果】以上説明したように、本発明の半導体装
置の製造方法は、半導体基板上に2層以上の膜を形成し
た後、この膜に溝を形成して不連続状態とすることで、
半導体基板に加わるストレスを緩和し、基板の欠けや結
晶欠陥等による歩留まりの低下を防止することができ
る。
As described above, the method of manufacturing a semiconductor device according to the present invention comprises forming two or more films on a semiconductor substrate and then forming a groove in the film to form a discontinuous state. ,
Stress applied to the semiconductor substrate can be reduced, and a decrease in yield due to chipping of the substrate, crystal defects, or the like can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態による半導体装置の
製造方法を工程別に示したフローチャート。
FIG. 1 is a flowchart showing a method of manufacturing a semiconductor device according to a first embodiment of the present invention for each process.

【図2】本発明の第2の実施の形態による半導体装置の
製造方法を工程別に示したフローチャート。
FIG. 2 is a flowchart showing a method of manufacturing a semiconductor device according to a second embodiment of the present invention for each process.

【図3】本発明の第3の実施の形態による半導体装置の
製造方法を工程別に示したフローチャート。
FIG. 3 is a flowchart showing a method of manufacturing a semiconductor device according to a third embodiment of the present invention for each process.

【図4】同実施の形態において半導体基板上の多層膜に
形成する溝を示した平面図。
FIG. 4 is a plan view showing grooves formed in a multilayer film on the semiconductor substrate in the embodiment.

【図5】同実施の形態において半導体基板上の多層膜に
形成する溝を示した平面図。
FIG. 5 is a plan view showing a groove formed in a multilayer film on the semiconductor substrate in the embodiment.

【図6】同実施の形態において半導体基板上の多層膜に
形成する溝を示した平面図。
FIG. 6 is a plan view showing a groove formed in a multilayer film on the semiconductor substrate in the embodiment.

【図7】同実施の形態において半導体基板上の多層膜に
形成する溝を示した平面図。
FIG. 7 is a plan view showing a groove formed in the multilayer film on the semiconductor substrate in the embodiment.

【図8】同実施の形態において半導体基板上の多層膜に
形成する溝を示した平面図。
FIG. 8 is a plan view showing a groove formed in the multilayer film on the semiconductor substrate in the embodiment.

【図9】同実施の形態において半導体基板上の多層膜に
形成する溝を示した平面図。
FIG. 9 is a plan view showing a groove formed in a multilayer film on the semiconductor substrate in the embodiment.

【図10】同実施の形態において半導体基板上の多層膜
に形成する溝を示した平面図。
FIG. 10 is a plan view showing a groove formed in a multilayer film on the semiconductor substrate in the embodiment.

【図11】同実施の形態において半導体基板上の多層膜
に形成する溝を示した平面図。
FIG. 11 is a plan view showing a groove formed in a multilayer film over the semiconductor substrate in the embodiment.

【図12】同実施の形態において半導体基板上の多層膜
に形成する溝を示した平面図。
FIG. 12 is a plan view showing a groove formed in the multilayer film on the semiconductor substrate in the embodiment.

【図13】本発明の第1〜第3の実施の形態において形
成する膜を示した縦断面図。
FIG. 13 is a longitudinal sectional view showing a film formed in the first to third embodiments of the present invention.

【図14】本発明の第1〜第3の実施例と第1の比較例
とに対して膜ストレスを測定した結果を示したグラフ。
FIG. 14 is a graph showing the results of measuring film stress for the first to third examples of the present invention and the first comparative example.

【図15】本発明の第1〜第3の実施例と第1の比較例
とに対して基板の反り量を測定した結果を示したグラ
フ。
FIG. 15 is a graph showing the results of measuring the amount of warpage of the substrate for the first to third examples of the present invention and the first comparative example.

【図16】本発明の第4〜第5の実施例と第2の比較例
とにおいて基板の欠け、割れ及び反りが発生した数を示
した説明図。
FIG. 16 is an explanatory diagram showing the number of occurrences of chipping, cracking, and warpage of the substrate in the fourth and fifth embodiments of the present invention and the second comparative example.

【符号の説明】[Explanation of symbols]

11、100 半導体基板 12 シリコン酸化膜 13、19 多結晶シリコン膜 14 タングステンシリサイド膜 15、17 TEOS膜 16 高抵抗多結晶シリコン膜 18 BPSG膜 101、102、103、105〜108、111〜1
16、121〜126溝
11, 100 Semiconductor substrate 12 Silicon oxide film 13, 19 Polycrystalline silicon film 14 Tungsten silicide film 15, 17 TEOS film 16 High resistance polycrystalline silicon film 18 BPSG film 101, 102, 103, 105 to 108, 111 to 1
16, 121-126 grooves

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】半導体基板の表面上に、少なくとも2層の
膜を形成する工程と、 写真蝕刻法を用いて、前記膜に所定幅の溝を形成して、
前記膜を厚さ方向に分断する工程と、 を備えることを特徴とする半導体装置の製造方法。
A step of forming at least two layers of film on the surface of the semiconductor substrate; forming a groove of a predetermined width in the film by using photolithography;
A step of dividing the film in a thickness direction.
【請求項2】半導体基板の表面上に、少なくとも2層の
膜を形成して第1の多層膜とする工程と、 写真蝕刻法を用いて、前記第1の多層膜に所定幅の溝を
形成して、前記第1の多層膜を厚さ方向に分断する工程
と、 さらに表面全体に少なくとも2層の膜を形成して第2の
多層膜とする工程と、 写真蝕刻法を用いて、前記第2の多層膜に所定幅の溝を
形成して、前記第2の多層膜を厚さ方向に分断する工程
と、 を備えることを特徴とする半導体装置の製造方法。
2. A step of forming at least two layers of film on the surface of a semiconductor substrate to form a first multilayer film, and forming a groove of a predetermined width in the first multilayer film by photolithography. Forming, dividing the first multilayer film in the thickness direction, further forming at least two layers of film on the entire surface to form a second multilayer film, and using a photolithography method. Forming a groove of a predetermined width in the second multilayer film and dividing the second multilayer film in a thickness direction.
【請求項3】半導体基板の表面上に、少なくとも2層の
膜を形成する工程と、 前記膜の表面上にレジスト膜を形成し、パターンを形成
するための第1のフォトマスクを用いて露光処理を行う
工程と、 前記膜を厚さ方向に分断するため所定幅の溝を形成する
ための第2のフォトマスクを用いて露光処理を行う工程
と、 前記レジスト膜に現像処理を行い、パターニングされた
レジスト膜を用いて前記膜にエッチングを行い、前記膜
に前記パターンと前記溝とを同時に形成する工程と、 を備えることを特徴とする半導体装置の製造方法。
3. A step of forming at least two layers of film on the surface of a semiconductor substrate, forming a resist film on the surface of the film, and exposing using a first photomask for forming a pattern. Performing a process, performing an exposure process using a second photomask for forming a groove having a predetermined width to divide the film in a thickness direction, performing a developing process on the resist film, and patterning the resist film. Etching the film using the resist film thus formed, and simultaneously forming the pattern and the groove in the film.
【請求項4】前記溝は、半導体基板上のペレットとなる
領域とペレットとならない領域とを分離するように形成
することを特徴とする請求項1乃至3記載の半導体装置
の製造方法。
4. The method for manufacturing a semiconductor device according to claim 1, wherein said groove is formed so as to separate a region to be a pellet and a region not to be a pellet on the semiconductor substrate.
【請求項5】前記半導体基板は単結晶シリコンを含み、
前記膜は熱膨張係数及び格子定数が単結晶シリコンと異
なる材料で形成されることを特徴とする請求項1乃至4
記載の半導体装置の製造方法。
5. The semiconductor substrate includes single crystal silicon,
5. The film according to claim 1, wherein the film has a thermal expansion coefficient and a lattice constant different from those of single crystal silicon.
The manufacturing method of the semiconductor device described in the above.
【請求項6】前記膜には、多結晶シリコン膜、アモルフ
ァスシリコン膜、シリコン酸化膜、シリコン窒化膜、シ
リサイド膜、金属膜が含まれることを特徴とする請求項
1乃至5記載の半導体装置の製造方法。
6. The semiconductor device according to claim 1, wherein said film includes a polycrystalline silicon film, an amorphous silicon film, a silicon oxide film, a silicon nitride film, a silicide film, and a metal film. Production method.
JP19365396A 1996-07-23 1996-07-23 Manufacture of semiconductor device Withdrawn JPH1041272A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19365396A JPH1041272A (en) 1996-07-23 1996-07-23 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19365396A JPH1041272A (en) 1996-07-23 1996-07-23 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH1041272A true JPH1041272A (en) 1998-02-13

Family

ID=16311532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19365396A Withdrawn JPH1041272A (en) 1996-07-23 1996-07-23 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH1041272A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117855240A (en) * 2024-03-07 2024-04-09 合肥晶合集成电路股份有限公司 BSI image sensor and preparation method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117855240A (en) * 2024-03-07 2024-04-09 合肥晶合集成电路股份有限公司 BSI image sensor and preparation method thereof

Similar Documents

Publication Publication Date Title
US8183119B2 (en) Semiconductor device fabrication method using multiple mask patterns
US7563721B2 (en) Method for fabricating semiconductor device capable of decreasing critical dimension in peripheral region
JP2002118235A (en) Semiconductor device, method for manufacturing semiconductor, and mask for manufacturing the same
US10056395B2 (en) Method of improving localized wafer shape changes
US6335237B1 (en) Methods of forming capacitor and bitline structures
US5981149A (en) Method for manufacturing semiconductor device
JPH07153761A (en) Wiring preparation of semiconductor element
JP2003257895A (en) Wafer mounting semiconductor chip and its producing method
US6339251B2 (en) Wafer grooves for reducing semiconductor wafer warping
US6645868B1 (en) Method of forming shallow trench isolation using antireflection layer
JPH11186119A (en) Manufacture of semiconductor substrate
US6498100B2 (en) Method of manufacturing semiconductor devices
JPH1041272A (en) Manufacture of semiconductor device
JPH0410222B2 (en)
US20210035981A1 (en) Method and Process for Forming Memory Hole Patterns
JPH0316258A (en) Manufacture of semiconductor device
JP2998655B2 (en) Method for manufacturing semiconductor device
JP3203776B2 (en) Method for manufacturing semiconductor device
JPH02119135A (en) Semiconductor device and its manufacture
TWI792776B (en) Process flow of manufacturing a semiconductor device and system for manufacturing a semiconductor device
US6821883B1 (en) Shallow trench isolation using antireflection layer
TW202407831A (en) Critical dimension inspection method and semiconductor device manufacturing method using the same
US7061075B1 (en) Shallow trench isolation using antireflection layer
JPH09266192A (en) Manufacture of semiconductor device
JPH05129549A (en) Semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031007