JPH1034896A - Laser beam printer video signal output circuit - Google Patents
Laser beam printer video signal output circuitInfo
- Publication number
- JPH1034896A JPH1034896A JP8199330A JP19933096A JPH1034896A JP H1034896 A JPH1034896 A JP H1034896A JP 8199330 A JP8199330 A JP 8199330A JP 19933096 A JP19933096 A JP 19933096A JP H1034896 A JPH1034896 A JP H1034896A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- video
- pulse
- video signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Laser Beam Printer (AREA)
- Facsimile Scanning Arrangements (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明はレーザービームプリ
ンタビデオ信号出力回路、特に、パラレルデータである
ビデオ信号をシリアルデータに変換して出力するレーザ
ービームプリンタビデオ信号出力回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a laser beam printer video signal output circuit, and more particularly to a laser beam printer video signal output circuit for converting a video signal which is parallel data into serial data and outputting the serial data.
【0002】[0002]
【従来の技術】従来のレーザービームプリンタビデオ信
号出力回路について図面を参照して詳細に説明する。2. Description of the Related Art A conventional laser beam printer video signal output circuit will be described in detail with reference to the drawings.
【0003】図4は、従来の一例を示すブロック図であ
る。図4に示すレーザービームプリンタビデオ信号出力
回路は、ビデオメモリ11と、発振回路12と、並列・
直列変換回路13とを含んで構成される。(例えば、特
開平3−287294号公報参照) 図5は、図4に示すレーザービームプリンタビデオ信号
出力回路の動作を示すタイムチャートである。ビデオメ
モリ11からのパラレルビデオ信号aは、発振回路12
からのビデオクロックcのタイミングで、並列・直列変
換回路13によりシリアルビデオ信号bに変換され、図
示省略した表示器へ転送される。FIG. 4 is a block diagram showing an example of the related art. The laser beam printer video signal output circuit shown in FIG. 4 includes a video memory 11, an oscillation circuit 12,
And a serial conversion circuit 13. FIG. 5 is a time chart showing the operation of the laser beam printer video signal output circuit shown in FIG. The parallel video signal a from the video memory 11 is
The video signal c is converted into a serial video signal b by the parallel / serial conversion circuit 13 at the timing of the video clock c, and transferred to a display (not shown).
【0004】[0004]
【発明が解決しようとする課題】上述した従来のレーザ
ービームプリンタビデオ信号出力回路は、記録速度の高
速化にともないビデオクロックの周波数が高くなると、
並列・直列変換回路の動作限界を越すようになるという
問題があった。The above-mentioned conventional laser beam printer video signal output circuit requires the video clock frequency to increase as the recording speed increases.
There is a problem that the operation limit of the parallel / serial conversion circuit is exceeded.
【0005】[0005]
【課題を解決するための手段】第1の発明のレーザービ
ームプリンタビデオ信号出力回路は、入力ビデオ信号を
記憶するビデオメモリと、ビデオクロックを発生する発
振回路と、前記ビデオメモリからのパラレルビデオ信号
を前記ビデオクロックに従いパラレルデータとして一時
的にラッチするラッチ回路と、前記ビデオクロックに同
期したクロック同期パルスを発生する単安定マルチバイ
ブレータと、前記クロック同期パルスを順次遅延させ遅
延パルスを出力する複数の遅延回路と、前記ラッチ回路
からのパラレルデータ信号と前記クロック同期パルスと
前記遅延パルスを合成してシルアルビデオ信号を出力す
る合成回路とを含んで構成される。According to a first aspect of the present invention, there is provided a laser beam printer video signal output circuit comprising a video memory for storing an input video signal, an oscillation circuit for generating a video clock, and a parallel video signal from the video memory. A latch circuit that temporarily latches the data as parallel data according to the video clock, a monostable multivibrator that generates a clock synchronization pulse synchronized with the video clock, and a plurality of circuits that sequentially delays the clock synchronization pulse and outputs a delayed pulse. A delay circuit; and a combining circuit that combines the parallel data signal from the latch circuit, the clock synchronization pulse, and the delay pulse to output a serial video signal.
【0006】第2の発明のレーザービームプリンタビデ
オ信号出力回路は、第1の発明において、前記クロック
同期パルスのパルス幅は、前記ビデオクロックの周期の
ラッチパラレルデータ数分の1の時間である。According to a second aspect of the present invention, in the laser beam printer video signal output circuit according to the first aspect, the pulse width of the clock synchronizing pulse is a time which is 1 / the number of latch parallel data in the cycle of the video clock.
【0007】第3の発明のレーザービームプリンタビデ
オ信号出力回路は、第1の発明において、前記複数の遅
延回路の遅延時間が前記クロック同期パルスのパルス幅
と同じである。According to a third aspect of the present invention, in the laser beam printer video signal output circuit according to the first aspect, the delay times of the plurality of delay circuits are the same as the pulse width of the clock synchronization pulse.
【0008】[0008]
【発明の実施の形態】次に、本発明について図面を参照
して詳細に説明する。Next, the present invention will be described in detail with reference to the drawings.
【0009】図1は本発明の一実施形態を示すブロック
図である。図1に示すレーザービームプリンタビデオ信
号出力回路は、入力ビデオ信号を記憶するビデオメモリ
1と、ビデオクロックdを発生する発振回路2と、ビデ
オメモリ1からのパラレルビデオ信号aをビデオクロッ
クdに従いパラレルデータとして一時的にラッチするラ
ッチ回路3と、ビデオクロックdに同期したクロック同
期パルスeを発生する単安定マルチバイブレータ4と、
クロック同期パルスeを順次遅延させ遅延パルスf,g
・・・・・lを出力する遅延回路5−1,5−2・・・
・・5−7と、ラッチ回路3からのパラレルデータ信号
とクロック同期パルスeと遅延パルスf,g・・・・・
lを合成してシルアルビデオ信号mを出力する合成回路
6とを含んで構成される。FIG. 1 is a block diagram showing an embodiment of the present invention. A laser beam printer video signal output circuit shown in FIG. 1 includes a video memory 1 for storing an input video signal, an oscillation circuit 2 for generating a video clock d, and a parallel video signal a from the video memory 1 which is parallelized in accordance with the video clock d. A latch circuit 3 for temporarily latching as data, a monostable multivibrator 4 for generating a clock synchronization pulse e synchronized with a video clock d,
The clock synchronization pulse e is sequentially delayed and the delay pulses f and g
..... delay circuits 5-1 and 5-2 for outputting l
.. 5-7, a parallel data signal from the latch circuit 3, a clock synchronization pulse e, and delay pulses f, g,.
and a synthesizing circuit 6 for synthesizing 1 and outputting a serial video signal m.
【0010】図2は、図1に示すレーザービームプリン
タビデオ信号出力回路の動作を示すタイムチャートであ
る。クロック同期パルスeのパルス幅は、ビデオクロッ
クdの周期のラッチパラレルデータ数分の1の時間であ
る。遅延回路5−1,5−2・・・・・5−7の遅延時
間は、クロック同期パルスeのパルス幅と同じである。FIG. 2 is a time chart showing the operation of the laser beam printer video signal output circuit shown in FIG. The pulse width of the clock synchronizing pulse e is a time equal to the number of latch parallel data in the cycle of the video clock d. The delay times of the delay circuits 5-1, 5-2,..., 5-7 are the same as the pulse width of the clock synchronization pulse e.
【0011】図3は図1に示す合成回路6の出力シルア
ルビデオ信号mとビデオクロックdとの関係を示すタイ
ムチャートである。FIG. 3 is a time chart showing the relationship between the output serial video signal m of the synthesizing circuit 6 shown in FIG. 1 and the video clock d.
【0012】[0012]
【発明の効果】本発明のレーザービームプリンタビデオ
信号出力回路は、ビデオクロックに同期しビデオクロッ
クより狭い幅のクロック同期パルスを発生させ、このク
ロック同期パルスを順次遅延させた遅延パルスを用いる
ことにより、比較的低い周波数のビデオクロックでシリ
アルビデオ信号を得ることができるという効果がある。The video signal output circuit of the laser beam printer of the present invention generates a clock synchronization pulse having a width narrower than the video clock in synchronization with the video clock, and uses a delayed pulse obtained by sequentially delaying the clock synchronization pulse. This has the effect that a serial video signal can be obtained with a video clock having a relatively low frequency.
【0013】[0013]
【図1】本発明の一実施形態を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.
【図2】本発明の動作を説明するタイムチャートであ
る。FIG. 2 is a time chart illustrating the operation of the present invention.
【図3】本発明の動作を説明するタイムチャートであ
る。FIG. 3 is a time chart for explaining the operation of the present invention.
【図4】従来の一例を示すブロック図である。FIG. 4 is a block diagram showing an example of the related art.
【図5】従来例の動作を示すタイムチャートである。FIG. 5 is a time chart showing the operation of the conventional example.
1 ビデオメモリ 2 発振回路 3 ラッチ回路 4 単安定マルチバイブレータ 5 遅延回路 6 合成回路 DESCRIPTION OF SYMBOLS 1 Video memory 2 Oscillation circuit 3 Latch circuit 4 Monostable multivibrator 5 Delay circuit 6 Synthesis circuit
Claims (3)
と、ビデオクロックを発生する発振回路と、前記ビデオ
メモリからのパラレルビデオ信号を前記ビデオクロック
に従いパラレルデータとして一時的にラッチするラッチ
回路と、前記ビデオクロックに同期したクロック同期パ
ルスを発生する単安定マルチバイブレータと、前記クロ
ック同期パルスを順次遅延させ遅延パルスを出力する複
数の遅延回路と、前記ラッチ回路からのパラレルデータ
信号と前記クロック同期パルスと前記遅延パルスを合成
してシルアルビデオ信号を出力する合成回路とを含むこ
とを特徴とするレーザービームプリンタビデオ信号出力
回路。A video memory for storing an input video signal; an oscillation circuit for generating a video clock; a latch circuit for temporarily latching a parallel video signal from the video memory as parallel data according to the video clock; A monostable multivibrator for generating a clock synchronization pulse synchronized with a video clock, a plurality of delay circuits for sequentially delaying the clock synchronization pulse and outputting a delay pulse, a parallel data signal from the latch circuit and the clock synchronization pulse, A synthesizing circuit for synthesizing the delay pulse and outputting a serial video signal.
前記ビデオクロックの周期のラッチパラレルデータ数分
の1の時間である請求項1記載のレーザービームプリン
タビデオ信号出力回路。2. The pulse width of the clock synchronization pulse is:
2. The laser beam printer video signal output circuit according to claim 1, wherein the period of the video clock is 1 / the number of latch parallel data.
ロック同期パルスのパルス幅と同じである請求項1記載
のレーザービームプリンタビデオ信号出力回路。3. The laser beam printer video signal output circuit according to claim 1, wherein a delay time of said plurality of delay circuits is equal to a pulse width of said clock synchronization pulse.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8199330A JP2872127B2 (en) | 1996-07-29 | 1996-07-29 | Laser beam printer video signal output circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8199330A JP2872127B2 (en) | 1996-07-29 | 1996-07-29 | Laser beam printer video signal output circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1034896A true JPH1034896A (en) | 1998-02-10 |
JP2872127B2 JP2872127B2 (en) | 1999-03-17 |
Family
ID=16406011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8199330A Expired - Fee Related JP2872127B2 (en) | 1996-07-29 | 1996-07-29 | Laser beam printer video signal output circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2872127B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100756968B1 (en) * | 2006-10-11 | 2007-09-07 | 기아자동차주식회사 | Locking apparatus of console for vehicles |
-
1996
- 1996-07-29 JP JP8199330A patent/JP2872127B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100756968B1 (en) * | 2006-10-11 | 2007-09-07 | 기아자동차주식회사 | Locking apparatus of console for vehicles |
Also Published As
Publication number | Publication date |
---|---|
JP2872127B2 (en) | 1999-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7295139B2 (en) | Triggered data generator | |
JPH1034896A (en) | Laser beam printer video signal output circuit | |
JPH0865173A (en) | Parallel to serial conversion circuit | |
JP3544998B2 (en) | Rate converter | |
JP2545010B2 (en) | Gate device | |
JP3360769B2 (en) | Video signal processing circuit | |
JP2667671B2 (en) | Data output device | |
JPH09139730A (en) | Elastic storage device | |
JPH0548432A (en) | 1/3 frequency divider circuit | |
JP2722808B2 (en) | Sampling clock generation circuit | |
JP4143703B2 (en) | Digital arithmetic processing method | |
JPH08163399A (en) | Absorbing device for phase difference of digital signal | |
JP2854407B2 (en) | Pulse generator | |
JP3415649B2 (en) | Signal generation circuit | |
JPH05218999A (en) | Column conversion circuit | |
JPH0522548A (en) | Printing synchronization control circuit for image formation device | |
JPS62150985A (en) | Feed forward type tbc circuit | |
JPH0879210A (en) | Multiplex circuit | |
JPS63101919A (en) | Clock control circuit | |
JPH0773364B2 (en) | Jitter correction circuit | |
JPH06334620A (en) | Data generating circuit | |
JPH02228169A (en) | Laser beam modulated signal generating circuit | |
KR19980036959A (en) | Audio data generator | |
JP2001285267A (en) | Phase adjustment circuit | |
JPH10226104A (en) | Video clock synchronous circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981208 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |