JPH10335699A - Compound semiconductor light emitting element and manufacture thereof - Google Patents

Compound semiconductor light emitting element and manufacture thereof

Info

Publication number
JPH10335699A
JPH10335699A JP15441497A JP15441497A JPH10335699A JP H10335699 A JPH10335699 A JP H10335699A JP 15441497 A JP15441497 A JP 15441497A JP 15441497 A JP15441497 A JP 15441497A JP H10335699 A JPH10335699 A JP H10335699A
Authority
JP
Japan
Prior art keywords
compound semiconductor
thin film
electrode
light emitting
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15441497A
Other languages
Japanese (ja)
Other versions
JP3916726B2 (en
Inventor
Shigekazu Tokuji
重和 徳寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiwa Electric Mfg Co Ltd
Original Assignee
Seiwa Electric Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiwa Electric Mfg Co Ltd filed Critical Seiwa Electric Mfg Co Ltd
Priority to JP15441497A priority Critical patent/JP3916726B2/en
Publication of JPH10335699A publication Critical patent/JPH10335699A/en
Application granted granted Critical
Publication of JP3916726B2 publication Critical patent/JP3916726B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electrode to the upside and underside of a compound semiconductor light emitting element on an insulating substrate. SOLUTION: A semiconductor light emitting element 15 is formed through such a manner that light emitting parts are each formed on a semiconductor substrate 100 as demarcated with a shallow groove and divided into unit light emitting elements along the shallow grooves by a dicer. In this case, upper and lower grooves (lower groove 220) are provided in the substrate 100, through- holes are each provided in the intersection of the grooves, and a thin film electrode wiring 170 is formed on the lower side of the compound semiconductor thin film layer 101 as a light emitting part extending onto the side of the substrate 100, taking advantage of the through-holes. At the same time or almost simultaneously, a first electrode 105 is formed on the upside of the upper compound semiconductor thin film layer, a second electrode 160 is formed on the underside of the substrate 100, and the second electrode 160 and the thin film electrode wiring 170 are electrically connected together.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、化合物半導体発光
素子、特に発光ダイオード、半導体レーザおよびその製
造方法に関する。
The present invention relates to a compound semiconductor light emitting device, particularly to a light emitting diode, a semiconductor laser and a method for manufacturing the same.

【0002】[0002]

【従来の技術】従来の一般的なチップ状の化合物半導体
発光素子(以下、「素子」と略す)の概略製造方法およ
び検査方法は以下の通りである。先ず、略円板状の半導
体基板上に所定の半導体薄膜層が積層された化合物半導
体薄膜層付基板に対して、その裏面全体に例えば負電極
を設ける。次に、化合物半導体薄膜層付基板の表面に複
数の正電極を規則的に所定の隙間を開けた状態に設け
る。次に、エッチング加工法等を用いて化合物半導体薄
膜層付基板の表面側から前記正電極間の隙間に対して、
前記半導体薄膜層よりも深く、縦横に溝を形成する。こ
の段階で化合物半導体薄膜層付基板の表面の正電極側が
複数の発光部として機能するように形成されている(ま
た、1個の発光部に対して通常1個の正電極が設けられ
ている状態となる)。そして、この段階で、前記発光部
を検査していく。
2. Description of the Related Art A general method of manufacturing and inspecting a conventional general chip-shaped compound semiconductor light-emitting device (hereinafter abbreviated as "device") is as follows. First, for example, a negative electrode is provided on the entire back surface of a substrate with a compound semiconductor thin film layer in which a predetermined semiconductor thin film layer is laminated on a substantially disk-shaped semiconductor substrate. Next, a plurality of positive electrodes are provided on the surface of the substrate with the compound semiconductor thin film layer in a state where predetermined gaps are regularly formed. Next, using an etching method or the like, from the surface side of the substrate with the compound semiconductor thin film layer to the gap between the positive electrodes,
Grooves are formed vertically and horizontally deeper than the semiconductor thin film layer. At this stage, the positive electrode side of the surface of the substrate with the compound semiconductor thin film layer is formed so as to function as a plurality of light emitting portions (and one positive electrode is usually provided for one light emitting portion). State). Then, at this stage, the light emitting unit is inspected.

【0003】検査装置の概略構成は、所定の検査用電圧
を発生する電源部と、その電源部から延びる2つの電極
部(1つは針状の電極部)と、針状の電極部を自動的に
所定の間隔ごとに移動させ(所定の電極に位置させ)る
針状の電極部の移動装置部と、被検査化合物半導体薄膜
層付基板上の発光部からの発光量を測定する受光部とか
らなる。その検査装置を使用して、化合物半導体薄膜層
付基板の裏面全体に形成された負電極に対して、検査用
の所定電圧の一端側(零ボルトつまりアース)の電極部
を接続する。また、もう一方の電極部(針状の電極部)
の先端を前記発光部上の正電極に接触させる。よって、
正電極と負電極間に所定の検査用電圧が印加されるの
で、この電圧が印加されている1個の発光部のみが発光
する。この発光している発光部の上に検査装置の受光部
を位置させ、発光量を測定する。この操作を複数個設け
られた発光部毎に行う。
[0003] A schematic configuration of an inspection apparatus is composed of a power supply unit for generating a predetermined inspection voltage, two electrode units (one is a needle-like electrode unit) extending from the power supply unit, and a needle-like electrode unit. A needle-like electrode unit moving unit that moves at predetermined intervals (positioned on a predetermined electrode) and a light receiving unit that measures the amount of light emitted from the light emitting unit on the substrate with the compound semiconductor thin film layer to be inspected Consists of Using the inspection device, an electrode portion on one end side (zero volt, that is, ground) of a predetermined voltage for inspection is connected to a negative electrode formed on the entire back surface of the substrate with a compound semiconductor thin film layer. The other electrode (needle-shaped electrode)
Is brought into contact with the positive electrode on the light emitting section. Therefore,
Since a predetermined inspection voltage is applied between the positive electrode and the negative electrode, only one light emitting unit to which this voltage is applied emits light. The light receiving unit of the inspection device is positioned above the light emitting unit that emits light, and the light emission amount is measured. This operation is performed for each of the plurality of light emitting units.

【0004】この検査の後に、既に形成済の溝に沿って
ダイサー(切断加工または切溝加工する装置)を使用し
て、溝を掘り進め、完全に前記発光部間を切断して、複
数個の素子に分離する。この後に各素子は、通常それぞ
れワイヤーボンディングされ、樹脂モールドまたはキャ
ンパッケージ等にて封止され完成品となる。
After this inspection, a groove is dug along the already formed groove using a dicer (a device for cutting or kerfing), and the light emitting portions are completely cut off. Device. After this, each element is usually wire-bonded and sealed with a resin mold or a can package or the like to obtain a completed product.

【0005】ところが、青色LED等の化合物半導体発
光素子(以下、「素子」と略す)においては、例えば絶
縁性の基板(サファイア基板等)を用い、その基板の上
に化合物半導体薄膜層を積層して、上記で言う化合物半
導体薄膜層付基板の段階としてある。したがって、上述
してきたような化合物半導体薄膜層付基板の裏側が導電
性のある半導体基板ではなく、絶縁性の基板であるた
め、化合物半導体薄膜層付基板の裏側全面に電極を設け
ただけでは所定の配線を行ったことにはならない。
However, in a compound semiconductor light emitting device (hereinafter, abbreviated as “device”) such as a blue LED, for example, an insulating substrate (such as a sapphire substrate) is used, and a compound semiconductor thin film layer is laminated on the substrate. This is the stage of the substrate with a compound semiconductor thin film layer described above. Therefore, since the back side of the substrate with a compound semiconductor thin film layer as described above is not a conductive semiconductor substrate but an insulating substrate, it is necessary to provide electrodes only on the entire back side of the substrate with a compound semiconductor thin film layer. It does not mean that the wiring was performed.

【0006】そのため、青色LED等の素子において
は、以下のような電極形成構造・製造方法がとられてき
た。
For this reason, the following electrode forming structures and manufacturing methods have been adopted for devices such as blue LEDs.

【0007】電極形成構造としては、以下のの構造
がある。 素子の片面(表面)に正電極および負電極を形成した
構造〔特開平7−94782号公報参照〕。 素子の表面に正電極、裏面に負電極を形成した構造。
The following structures are available as electrode formation structures. A structure in which a positive electrode and a negative electrode are formed on one surface (surface) of the element [see Japanese Patent Application Laid-Open No. 7-94782]. A structure in which a positive electrode is formed on the front surface of the device and a negative electrode is formed on the back surface.

【0008】そしてこのの構造に対しては、製造方法
として知られているものまたは容易に考えられるものと
して、以下の(A)、(B)、(C)のものがある。
尚、説明を簡略化するために、化合物半導体薄膜層付基
板の表側の最上面に形成されている層はP型半導体層で
あり、そのP型半導体層の下にN型半導体層があり、そ
のN型半導体層の下は絶縁性基板であるとする(したが
って、化合物半導体薄膜層付基板の表側に設けられる電
極が正電極であり、化合物半導体薄膜層付基板の裏側に
設けられる電極が負電極となる)。
The following structures (A), (B) and (C) are known or easily considered as a manufacturing method for this structure.
In order to simplify the explanation, the layer formed on the uppermost surface on the front side of the substrate with a compound semiconductor thin film layer is a P-type semiconductor layer, and there is an N-type semiconductor layer under the P-type semiconductor layer, It is assumed that an insulating substrate is provided below the N-type semiconductor layer (therefore, an electrode provided on the front side of the substrate with a compound semiconductor thin film layer is a positive electrode, and an electrode provided on the back side of the substrate with a compound semiconductor thin film layer is a negative electrode). Electrodes).

【0009】(A)の方法:化合物半導体薄膜層付基板
の表側と裏側とにそれぞれ正電極と負電極とを設けた後
に、ダイサーで素子の段階まで、一気に化合物半導体薄
膜層付基板を賽の目状に切断する。その後に1個の素子
毎にN型半導体層から負電極にかけて配線を施す(つま
り、この段階でN型半導体層と、前記配線と、化合物半
導体薄膜層付基板の裏側の負電極とが相互に電気的に接
続されている)。
Method (A): After providing a positive electrode and a negative electrode on the front side and the back side of the substrate with a compound semiconductor thin film layer, respectively, the substrate with the compound semiconductor thin film layer is diced at a stroke until the element stage with a dicer. Cut into pieces. Thereafter, wiring is performed for each element from the N-type semiconductor layer to the negative electrode (that is, at this stage, the N-type semiconductor layer, the wiring, and the negative electrode on the back side of the substrate with the compound semiconductor thin film layer are mutually connected). Electrically connected).

【0010】(B)の方法:化合物半導体薄膜層付基板
の表側と裏側とにそれぞれ正電極と負電極を設けた後
に、ダイサーで化合物半導体薄膜層付基板にその上面か
ら縦横の溝をハーフダイシング(つまり、化合物半導体
薄膜層付基板の厚みの半分程度まで、化合物半導体薄膜
層付基板の上面から切溝加工)する。よって、化合物半
導体薄膜層付基板の上面には、複数の発光部が形成され
ている。各発光部の周囲の溝であって各発光部側に、そ
れぞれエッチングでスルホールを設ける。このスルホー
ルにN型半導体層から負電極にかけて配線を施す。この
後にこの配線を避けるように、前記溝の中心線沿にダイ
サーで前記溝よりも細い溝を掘り進め、完全に前記発光
部間を切断して、複数個の素子に分離する。この段階で
も、前記配線が残っているため、N型半導体層と、前記
配線と、化合物半導体薄膜層付基板の裏側の負電極とが
相互に電気的に接続される。
Method (B): After providing a positive electrode and a negative electrode on the front and back sides of the substrate with a compound semiconductor thin-film layer, respectively, dicing the grooves vertically and horizontally from the upper surface of the substrate with the compound semiconductor thin-film layer with a dicer. (That is, the groove is cut from the upper surface of the substrate with the compound semiconductor thin film layer to about half the thickness of the substrate with the compound semiconductor thin film layer). Therefore, a plurality of light emitting portions are formed on the upper surface of the substrate with the compound semiconductor thin film layer. Through holes are provided by etching in the grooves around each light emitting unit and on each light emitting unit side. A wiring is formed in the through hole from the N-type semiconductor layer to the negative electrode. Thereafter, a groove smaller than the groove is dug by a dicer along the center line of the groove so as to avoid this wiring, and the light emitting portions are completely cut to separate into a plurality of elements. Even at this stage, since the wiring remains, the N-type semiconductor layer, the wiring, and the negative electrode on the back side of the substrate with the compound semiconductor thin film layer are electrically connected to each other.

【0011】(C)の方法:特開平7−221347号
公報にて開示されているように、化合物半導体薄膜層付
基板の裏側から、絶縁性基板のみをエッチング等で取り
除き、露出したN型半導体層に負電極を形成する。
Method (C): As disclosed in JP-A-7-221347, only the insulating substrate is removed from the back side of the substrate with the compound semiconductor thin film layer by etching or the like, and the exposed N-type semiconductor is removed. A negative electrode is formed on the layer.

【0012】[0012]

【発明が解決しようとする課題】従来の方法において
は、素子の両面に電極が設けられた素子と比較して、下
記のように、多々の問題がある。
In the conventional method, there are a number of problems as described below as compared with a device in which electrodes are provided on both sides of the device.

【0013】素子の片面側に正電極と負電極との両極が
設けられているため、両極にそれぞれ接続されるワイヤ
ーが接触しないように、両極の間隔を開ける必要から、
素子のサイズが大きめになってしまう。また、PN接合
部分の面積が減り、発光面となる側に電極の面積が広く
占められ、発光面となる側にワイヤーが1本増えるた
め、素子の発光効率が悪い。この点からも所定の発光量
を確保するために、素子の面積を大きめにする必要があ
る。そのため、化合物半導体薄膜層付基板の利用効率が
悪い。つまり、1枚の化合物半導体薄膜層付基板から取
れる素子の数が少なくなってしまい、コスト低減上のネ
ックとなっている。
Since the positive electrode and the negative electrode are provided on one side of the element, it is necessary to increase the distance between the two electrodes so that the wires connected to the two electrodes do not come into contact with each other.
The size of the element becomes large. In addition, the area of the PN junction is reduced, the area of the electrode is widely occupied on the light emitting surface side, and one wire is added on the light emitting surface side. From this point, it is necessary to increase the area of the element in order to secure a predetermined light emission amount. Therefore, the utilization efficiency of the substrate with a compound semiconductor thin film layer is poor. That is, the number of elements that can be obtained from one substrate with a compound semiconductor thin film layer is reduced, which is a bottleneck in cost reduction.

【0014】また、検査の段階で、従来の検査装置が使
えない。そのため、検査用電極部を2個とも針状のもの
に変更し、更に2つとなった検査用電極部の位置合わせ
の精度が従来以上に要求される特殊で非常に高額の検査
装置を別途開発する必要がある。また、位置合わせの精
度が従来以上に要求されるため、検査にかかる時間が増
加してしまう。この点からもコスト低減上のネックとな
っている。
At the stage of inspection, a conventional inspection device cannot be used. For this reason, the two test electrode parts were changed to needle-like ones, and a special and very expensive test equipment that requires more accurate positioning of the two test electrode parts than before was separately developed. There is a need to. Further, since the accuracy of the alignment is required more than before, the time required for the inspection increases. This is also a bottleneck in cost reduction.

【0015】従来の(A)の方法においては、素子の
状態になった段階で、その素子1個毎にその側面に配線
を施す必要があるので、量産工程にはなじまない。
In the conventional method (A), wiring must be provided on the side surface of each element at the stage of the element state, which is not suitable for mass production.

【0016】従来の(B)の方法においては、絶縁性
基板、高抵抗性基板にはサファイア(Al2 3 )、シ
リコンカーバイド(SiC)のように、容易にエッチン
グできない材質のものがある。また、仮にエッチングで
きるとしても通常の半導体工程では、せいぜい数ミクロ
ンのエッチングが処理時間から考えても現実的である。
発光素子の基板は、通常100ミクロンから450ミク
ロン程度であり、これでは時間的にかかりすぎて量産に
向かない。
In the conventional method (B), the insulating substrate and the high-resistance substrate include materials that cannot be easily etched, such as sapphire (Al 2 O 3 ) and silicon carbide (SiC). Even if it can be etched, in a normal semiconductor process, etching of at most a few microns is realistic from the processing time.
The substrate of the light emitting element is usually about 100 to 450 microns, which is too time-consuming and unsuitable for mass production.

【0017】従来の(C)の方法においては、基板の
厚さは通常100ミクロン程度以上は有るが、それに積
層された半導体薄膜層は数ミクロンである。上記の
(B)の問題と同じく、エッチング等が困難であり、仮
に出来たとしても数ミクロンである半導体薄膜層のみか
らなる部分は、次工程以降で非常に壊れ易く実用的な素
子になりにくい。
In the conventional method (C), the thickness of the substrate is usually about 100 microns or more, but the semiconductor thin film layer laminated thereon is several microns. As in the above problem (B), it is difficult to perform etching or the like, and even if it is formed, a portion consisting only of a semiconductor thin film layer having a thickness of several microns is very fragile in the subsequent steps and hardly becomes a practical element. .

【0018】本発明の主たる目的は、以上のような欠点
を克服し、絶縁性基板または高抵抗性基板に化合物半導
体薄膜層を有する発光層が形成されてなる化合物半導体
薄膜層付基板に対してダイサーにより溝部が設けられる
ことによりこの溝部を境に複数の発光部が形成され、こ
の発光部を前記溝部沿に所定の分離手段により分離する
ことにより形成される(化合物半導体発光)素子を作る
に際し、量産性および再現性が高くて性能を損なうこと
なく素子サイズを小さくして製造コストを下げることが
でき、また、素子の実装工程においても取り扱いが容易
となるような素子の表裏に電極を持つ素子構造およびそ
の製造方法を提供することにある。
The main object of the present invention is to overcome the above-mentioned drawbacks and to provide a compound semiconductor thin film layer-containing substrate having a light emitting layer having a compound semiconductor thin film layer formed on an insulating substrate or a high-resistance substrate. When a groove is provided by the dicer, a plurality of light-emitting portions are formed at the boundary of the groove, and a plurality of light-emitting portions are separated along the groove by a predetermined separating means. It has high productivity and reproducibility, can reduce the device size without reducing the performance without compromising the performance, and has electrodes on the front and back of the device that can be easily handled in the device mounting process. An object of the present invention is to provide an element structure and a method for manufacturing the same.

【0019】[0019]

【課題を解決するための手段】上記問題を解決するため
に、本発明の化合物半導体発光素子は、絶縁性または高
抵抗性の基板の上面側に、下側の化合物半導体薄膜層と
上側の化合物半導体薄膜層とを有する発光層が形成され
てなる化合物半導体薄膜層付基板に対して、この化合物
半導体薄膜層付基板の上側から、下側の化合物半導体薄
膜層に達する上側浅溝部が設けられることによりこの上
側浅溝部を境に複数の発光部が形成され、この発光部を
前記上側浅溝部に沿ってダイサー等の所定の切断手段を
用いて分離することにより形成される化合物半導体発光
素子であって、前記上側の化合物半導体薄膜層の上面側
に形成された第1の電極と、前記基板の下面側に形成さ
れた第2の電極と、前記上側浅溝部に沿って前記化合物
半導体薄膜層付基板の上側から更に深く前記基板内に達
するまで形成された上側深溝部と、前記1個の発光部当
たりにその下側に少なくとも1本は形成された溝であっ
て、前記基板の下面側から前記基板内に前記上側深溝部
と零度以外の所定の角度をもって形成され、且つ化合物
半導体薄膜層付基板の厚みから前記上側深溝部の深さを
減じた寸法よりも大きな深さを有した下側溝部と、前記
上側深溝部の沿面、前記下側溝部と前記上側深溝部との
交点に位置する透孔部の沿面、および前記下側溝部の沿
面を経由して、前記下側の化合物半導体薄膜層から前記
第2の電極に至る薄膜電極配線からなる薄膜電極配線部
とを周囲に具備してなることを特徴としている。
In order to solve the above problems, a compound semiconductor light emitting device according to the present invention comprises a lower compound semiconductor thin film layer and an upper compound semiconductor thin film layer on an upper surface of an insulating or high resistance substrate. An upper shallow groove extending from the upper side of the substrate with a compound semiconductor thin film layer to the lower compound semiconductor thin film layer is provided for the substrate with a compound semiconductor thin film layer formed with the light emitting layer having the semiconductor thin film layer. Thus, a plurality of light emitting portions are formed with the upper shallow groove as a boundary, and the compound semiconductor light emitting element is formed by separating the light emitting portion along the upper shallow groove using a predetermined cutting means such as a dicer. A first electrode formed on the upper surface side of the upper compound semiconductor thin film layer, a second electrode formed on the lower surface side of the substrate, and the compound semiconductor thin film layer along the upper shallow groove. Base An upper deep groove formed further deeper into the substrate from the upper side, and at least one groove formed on a lower side per one light emitting portion, wherein the groove is formed from a lower surface side of the substrate. A lower groove formed in the substrate at a predetermined angle other than zero with the upper deep groove, and having a depth larger than a thickness obtained by subtracting the depth of the upper deep groove from the thickness of the substrate with a compound semiconductor thin film layer; And a creepage surface of the upper deep groove portion, a creepage surface of a through-hole portion located at an intersection of the lower groove portion and the upper deep groove portion, and a creepage surface of the lower groove portion, and the lower compound semiconductor thin film layer And a thin film electrode wiring portion formed of a thin film electrode wiring extending from the first electrode to the second electrode.

【0020】この手段により、化合物半導体発光素子の
上下面にそれぞれ電極が設けられ、また、その電極は所
定の化合物半導体薄膜層と接続されている。また、ダイ
サーを用いていることができるので、エッチングによる
場合よりも短時間に加工が可能である。また、前記発光
部が形成され分離されて化合物半導体発光素子となる前
に従来のように、化合物半導体発光素子の下面側に電極
が設けられているので、従来の発光量の検査方法がその
まま行える。尚、この場合の化合物半導体発光素子の言
葉の意味は、パッケージ等に搭載された完成品をも含む
とする。
By this means, electrodes are provided on the upper and lower surfaces of the compound semiconductor light emitting device, respectively, and the electrodes are connected to a predetermined compound semiconductor thin film layer. Further, since a dicer can be used, processing can be performed in a shorter time than in the case of etching. In addition, since the electrodes are provided on the lower surface side of the compound semiconductor light emitting device before the light emitting portion is formed and separated into the compound semiconductor light emitting device, the conventional light emission amount inspection method can be directly performed. . In this case, the meaning of the word of the compound semiconductor light emitting device includes a completed product mounted on a package or the like.

【0021】また、より好ましくは、前記薄膜電極配線
部の材料をAu、Al、Ti/Auのいずれかとする。
これらの材料は、蒸着装置、スパッタ装置で容易に形成
でき、基板との密着性において優れている。
More preferably, the material of the thin film electrode wiring portion is any one of Au, Al, and Ti / Au.
These materials can be easily formed by a vapor deposition device or a sputtering device, and have excellent adhesion to a substrate.

【0022】また、前記薄膜電極配線部の材料をIT
O、SnO2 、ZnOのいずれかとすることもできる。
この材料を使用することによって、化合物半導体発光素
子の側面に設けられた前記薄膜電極配線部を透明導電性
薄膜としたので、その部分の透光性が向上するので化合
物半導体薄膜層の側面からの発光効率がよくなる。
Further, the material of the thin film electrode wiring portion is IT
It can be any of O, SnO 2 , and ZnO.
By using this material, the thin-film electrode wiring portion provided on the side surface of the compound semiconductor light-emitting element is formed as a transparent conductive thin film, so that the translucency of the portion is improved. Luminous efficiency is improved.

【0023】また、前記上側の化合物半導体薄膜層の上
面側に形成された前記第1の電極は、前記上側の化合物
半導体薄膜層の上面に対して一度オーミック金属を付着
しアニール処理した後、前記オーミック金属のみを全部
または一部除去し、その代わりに形成した透明性導電薄
膜を有するとより好ましい。前記上側の化合物半導体薄
膜層の上面に対して一度オーミック金属を付着しアニー
ル処理することにより、前記上側の化合物半導体薄膜層
の最上面には、化合物半導体とオーミック金属とによる
薄い合金層ができる。この合金層により、金属と化合物
半導体との間にオーミック接触ができ、電流をスムーズ
に流せるわけである。しかし、このオーミック金属は、
光を透過しないので発光効率の点で問題がある。オーミ
ック金属を100オングストローム程度の超薄膜にすれ
ば、光はある程度透過するが、依然として吸収されるの
で発光効率の点で問題が残る。また、オーミック金属を
100オングストローム程度の超薄膜に制御することは
再現性に問題が残り、量産性に劣る。解決策の一例とし
ては、発光面の一部のみにオーミック金属を形成し、前
記上側の化合物半導体薄膜層でできるだけ電流を拡散さ
せる方法がある。しかし、これは通常、上側の化合物半
導体薄膜層の厚さを厚くできる場合とか、上側の化合物
半導体薄膜層の抵抗率が小さい場合には利用できるが、
窒化ガリウム等の青色LED等の場合には向かない。も
う一つの解決策が上述のものであり、上側の化合物半導
体薄膜層の上面に対して一度オーミック金属を付着しア
ニール処理した後、前記オーミック金属のみを一部除去
し、その代わりに透明性導電薄膜を形成するものであ
る。これによれば、前記上側の化合物半導体薄膜層の最
上面には、化合物半導体とオーミック金属とによる薄い
合金層ができており、オーミック金属を除去する際にそ
の薄い合金層を残す。その上に透明性導電薄膜を形成す
れば、電流は化合物半導体発光素子全体に拡散して流す
ことができ、なおかつ発光効率の点からも問題がない。
Further, the first electrode formed on the upper surface side of the upper compound semiconductor thin film layer is provided with an ohmic metal once adhered to the upper surface of the upper compound semiconductor thin film layer and annealed. It is more preferred to have a transparent conductive thin film formed by removing all or part of only the ohmic metal and replacing it. By once attaching an ohmic metal to the upper surface of the upper compound semiconductor thin film layer and performing annealing treatment, a thin alloy layer of the compound semiconductor and the ohmic metal is formed on the uppermost surface of the upper compound semiconductor thin film layer. With this alloy layer, ohmic contact can be made between the metal and the compound semiconductor, so that current can flow smoothly. However, this ohmic metal
Since it does not transmit light, there is a problem in terms of luminous efficiency. If the ohmic metal is made into an ultrathin film of about 100 angstroms, light will be transmitted to some extent, but it will still be absorbed, leaving a problem in light emission efficiency. Controlling the ohmic metal to an ultrathin film of about 100 Å has a problem in reproducibility and is inferior in mass productivity. As an example of the solution, there is a method in which an ohmic metal is formed only on a part of the light emitting surface, and the current is diffused as much as possible in the upper compound semiconductor thin film layer. However, this can be usually used when the thickness of the upper compound semiconductor thin film layer can be increased or when the resistivity of the upper compound semiconductor thin film layer is small.
It is not suitable for blue LEDs such as gallium nitride. Another solution is the one described above, in which once the ohmic metal is deposited and annealed on the upper surface of the upper compound semiconductor thin film layer, only a part of the ohmic metal is removed, and the transparent conductive It forms a thin film. According to this, a thin alloy layer of the compound semiconductor and the ohmic metal is formed on the uppermost surface of the upper compound semiconductor thin film layer, and the thin alloy layer remains when the ohmic metal is removed. If a transparent conductive thin film is formed thereon, current can be diffused and flow through the entire compound semiconductor light emitting device, and there is no problem in terms of luminous efficiency.

【0024】また、上述のように、基板が絶縁性または
高抵抗性の基板の場合に限らず、通常の半導体の基板の
場合、つまり上下から電極を従来の方法によって取る場
合等においても有効である。すなわち、半導体の基板の
上面側に、下側の化合物半導体薄膜層と、上側の化合物
半導体薄膜層と、この上側の化合物半導体薄膜層の更に
上面側に形成された電極とを有する化合物半導体発光素
子において、前記電極は、前記上側の化合物半導体薄膜
層の上面に対して一度オーミック金属を付着しアニール
処理した後、前記オーミック金属のみを全部または一部
除去し、その代わりに形成した透明性導電薄膜を有する
と好ましい。これにより、上述のように上側の化合物半
導体薄膜層が薄いかまたは抵抗率が大きくて、化合物半
導体発光素子の表面の一部に電極を設けただけでは発光
層全体に電流を拡散させることができない場合の解決策
として一般的に通用するものである。特に、近年MBE
(分子線結晶成長法)、MOVPE(有機金属気相成長
法)で作られる化合物半導体発光素子は、膜厚を厚くす
ると単位時間当たりの生産性が下がり、材料コストも上
がるので、できるだけ薄い膜で高性能な化合物半導体発
光素子を作りたい場合が多い。したがって、これらの成
長方法によるInGaAlP系高輝度LED、InGa
AlN系短波長LED等には特に有効である。
In addition, as described above, the present invention is not limited to the case where the substrate is an insulating or high-resistance substrate, but is also effective when a normal semiconductor substrate is used, that is, when electrodes are taken from above and below by a conventional method. is there. That is, a compound semiconductor light emitting device having a lower compound semiconductor thin film layer, an upper compound semiconductor thin film layer, and an electrode formed on the upper surface side of the upper compound semiconductor thin film layer on the upper surface side of the semiconductor substrate In the above, after the ohmic metal is once adhered to the upper surface of the upper compound semiconductor thin film layer and annealed, the transparent conductive thin film is formed by removing all or a part of the ohmic metal alone and forming the same instead. It is preferable to have As a result, as described above, the upper compound semiconductor thin film layer is thin or has high resistivity, and current cannot be diffused to the entire light emitting layer only by providing an electrode on a part of the surface of the compound semiconductor light emitting device. It is generally accepted as a solution for the case. Especially in recent years MBE
(Molecular beam crystal growth method), compound semiconductor light emitting devices made by MOVPE (organic metal vapor phase epitaxy), as the film thickness increases, the productivity per unit time decreases and the material cost increases. In many cases, it is desired to produce a high-performance compound semiconductor light emitting device. Therefore, an InGaAlP-based high-brightness LED, InGa
It is particularly effective for AlN-based short wavelength LEDs and the like.

【0025】また、絶縁性または高抵抗性の基板を有し
た化合物半導体発光素子の製造方法としては、下記の通
りで実現可能である。絶縁性または高抵抗性の基板の上
面側に下側の化合物半導体薄膜層と上側の化合物半導体
薄膜層とを有する発光層が形成されてなる化合物半導体
薄膜層付基板に対して、発光層側から下側の化合物半導
体薄膜層に至る深さの上側浅溝部を線形に複数本形成す
ることにより、前記上側浅溝部で挟まれた部分を発光部
とする発光部形成工程と、上側の化合物半導体薄膜層の
上面側に第1の電極を形成する第1の電極形成工程と、
ダイサーを用いて前記上側浅溝部の中心線に沿って前記
上側浅溝部の幅よりも狭く且つ前記基板に少なくとも達
する所定の深さの溝からなる上側深溝部を形成する上側
深溝部形成工程と、前記上側深溝部に対して零度以外の
所定の角度を持って前記基板の下側からダイサーを用い
て形成する別の溝であって、前記発光部1個当たりに少
なくとも1本以上設け且つ、その深さを化合物半導体薄
膜層付基板の厚みから前記所定の深さを減じた寸法より
も少なくとも大きく形成する下側溝部により、前記上部
ダイサー溝部との交点に透孔部を形成する下側溝部およ
び透孔部形成工程と、この透孔部を利用して前記発光部
であって少なくとも前記下側の化合物半導体薄膜層の側
面からこれに連なる前記基板の側面にかけて薄膜電極配
線からなる薄膜電極配線部を形成する薄膜電極配線部形
成工程と、前記薄膜電極配線部形成工程と同時または相
前後して、前記基板の下面側に、前記第1の電極と対を
なす第2の電極を形成する第2の電極形成工程と、上側
深溝部形成工程で形成した前記上側浅溝部沿にダイサー
等の所定の切断手段を用いることによって前記発光部毎
に分離して化合物半導体発光素子となす分離工程とを有
していることとする。
Further, a method of manufacturing a compound semiconductor light emitting device having an insulating or high resistance substrate can be realized as follows. For a substrate with a compound semiconductor thin film layer in which a light emitting layer having a lower compound semiconductor thin film layer and an upper compound semiconductor thin film layer is formed on the upper surface side of an insulating or high resistance substrate, from the light emitting layer side Forming a plurality of upper shallow grooves linearly at a depth reaching the lower compound semiconductor thin film layer, thereby forming a light emitting portion with a portion sandwiched between the upper shallow grooves as a light emitting portion; A first electrode forming step of forming a first electrode on the upper surface side of the layer;
An upper deep groove portion forming step of forming an upper deep groove portion formed of a groove having a predetermined depth smaller than the width of the upper shallow groove portion and reaching at least the substrate along a center line of the upper shallow groove portion using a dicer, Another groove formed by using a dicer from the lower side of the substrate at a predetermined angle other than zero degrees with respect to the upper deep groove portion, and at least one groove is provided for each light emitting portion, and A lower groove that forms a depth at least larger than a size obtained by subtracting the predetermined depth from the thickness of the substrate with a compound semiconductor thin film layer, a lower groove that forms a through hole at an intersection with the upper dicer groove, and A step of forming a through-hole portion, and utilizing the through-hole portion, a thin-film electrode formed of thin-film electrode wiring from the side of at least the lower compound semiconductor thin-film layer to the side of the substrate connected to the light-emitting portion. Forming a thin film electrode wiring portion forming step of forming a wiring portion; and forming a second electrode paired with the first electrode on the lower surface side of the substrate simultaneously with or before or after the thin film electrode wiring portion forming step. A second electrode forming step, and a separating step of separating each light emitting unit into compound semiconductor light emitting elements by using predetermined cutting means such as a dicer along the upper shallow groove formed in the upper deep groove forming step. And it has.

【0026】上記工程が終了時点には、前記下側の化合
物半導体薄膜層と前記基板の下面側に設けられた第2の
電極(つまり正電極または負電極)とが前記薄膜電極配
線を介して電気的に接続されている。一方、第1の電極
も上側の化合物半導体薄膜層と電気的に接続されてい
る。
At the end of the above step, the lower compound semiconductor thin film layer and the second electrode (ie, positive electrode or negative electrode) provided on the lower surface side of the substrate are connected via the thin film electrode wiring. It is electrically connected. On the other hand, the first electrode is also electrically connected to the upper compound semiconductor thin film layer.

【0027】[0027]

【発明の実施の形態】以下、本発明に係る化合物半導体
発光素子の第1の実施の形態について図1〜図10を参
照しつつ説明する。図1は本発明に係る化合物半導体発
光素子の第1の実施の形態における完成状態を示す斜視
図、図2(A)、図2(B)は本発明に係る化合物半導
体発光素子の第1の実施の形態における、その製造工程
の前半部(発光部形成工程と、第1の電極形成工程と、
N−クラッド層への薄膜配線の基点となる電極形成工程
と)の段階を示す部分断面図、図3(A)、図3(B)
はそれに引き続く製造工程の中半部(上側深溝部形成工
程と、下側溝部および透孔部形成工程と)の段階を示す
部分断面図、図4はそれに引き続く製造工程の後半部
(薄膜電極配線部形成工程と、第2の電極形成工程と、
分離工程と)の段階を示す部分断面図である。また、図
5は製造工程の後半部(薄膜電極配線部形成工程と、第
2の電極形成工程と、分離工程と)の段階を示す部分平
面図、図6は製造工程の後半部(薄膜電極配線部形成工
程と、第2の電極形成工程と、分離工程と)の段階を示
す部分斜視図である。また、図7は製造工程の後半部
(薄膜電極配線部形成工程と、第2の電極形成工程と、
分離工程と)の段階において、形成されている溝の状況
を別の角度から示した概略的斜視図、図8(A)は製造
工程の後半部(薄膜電極配線部形成工程と、第2の電極
形成工程と、分離工程と)の段階を示す概略的平面図、
図8(B)は製造工程の後半部(薄膜電極配線部形成工
程と、第2の電極形成工程と、分離工程と)の段階を示
す概略的正面図、図9(A)は製造工程の後半部(薄膜
電極配線部形成工程と、第2の電極形成工程と、分離工
程と)の段階を示す概略的右側面図、図9(B)は製造
工程の後半部(薄膜電極配線部形成工程と、第2の電極
形成工程と、分離工程と)の段階を示す概略的底面図、
図10は製造工程の後半部(薄膜電極配線部形成工程
と、第2の電極形成工程と、分離工程と)の段階を示す
底面側からの概略的斜視図である。尚、図2(B)およ
び図3、図4は、後述の第1の電極である正電極部15
0の中心を通る縦断面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the compound semiconductor light emitting device according to the present invention will be described below with reference to FIGS. FIG. 1 is a perspective view showing a completed state of the compound semiconductor light emitting device according to the first embodiment of the present invention, and FIGS. 2A and 2B are first views of the compound semiconductor light emitting device according to the present invention. The first half of the manufacturing process (light emitting portion forming process, first electrode forming process,
3 (A), 3 (B), and 3 (B) showing a step of forming an electrode serving as a base point of a thin film wiring on an N-cladding layer.
FIG. 4 is a partial cross-sectional view showing the middle part of the subsequent manufacturing process (the upper deep groove forming step and the lower groove and through hole forming step). FIG. A part forming step, a second electrode forming step,
It is a fragmentary sectional view showing the stage of (separation step). FIG. 5 is a partial plan view showing the latter half of the manufacturing process (thin film electrode wiring part forming step, second electrode forming step, and separation step), and FIG. 6 is the latter half of the manufacturing process (thin film electrode). FIG. 9 is a partial perspective view showing a stage of a wiring part forming step, a second electrode forming step, and a separating step). FIG. 7 shows the latter half of the manufacturing process (a thin film electrode wiring portion forming process, a second electrode forming process,
FIG. 8A is a schematic perspective view showing the state of the formed groove from another angle at the stage of (separation step), and FIG. 8A is the latter half of the manufacturing step (the thin film electrode wiring section forming step and the second step). Schematic plan view showing stages of an electrode forming process and a separating process),
FIG. 8B is a schematic front view showing the latter half of the manufacturing process (the thin film electrode wiring portion forming process, the second electrode forming process, and the separating process), and FIG. 9A is the manufacturing process. FIG. 9B is a schematic right side view showing the second half (thin film electrode wiring section forming step, second electrode forming step, and separation step), and FIG. A schematic bottom view showing the steps of a process, a second electrode formation process, and a separation process).
FIG. 10 is a schematic perspective view from the bottom side showing the latter half of the manufacturing process (the thin film electrode wiring portion forming process, the second electrode forming process, and the separating process). 2B and FIGS. 3 and 4 show a positive electrode portion 15 which is a first electrode described later.
It is a longitudinal cross-sectional view passing through the center of 0.

【0028】本発明に係る第1の実施の形態に係る化合
物半導体発光素子15は、図1の通りである。つまり、
請求項1に従って概略的に説明すると、化合物半導体発
光素子15は、上側の化合物半導体薄膜層であるP−ク
ラッド層103とコンタクト層104との上面側に形成
された第1の電極である正電極150と、基板であるサ
ファイア基板100の下面側に形成された第2の電極で
ある負電極160と、上側浅溝部(107の上部周辺に
形成されている)に沿って化合物半導体薄膜層付基板
(100、101、102および103に相当)の上側
から更に深くサファイア基板100内に達するまで形成
された上側深溝部(図1において化合物半導体発光素子
15の左右の側面に位置する170の部分を取り除いた
部分)と、1個の発光部(101、102および103
に相当)当たりにその下側に少なくとも1本〔この実施
の形態においては2本〕は形成された溝であって、サフ
ァイア基板100の下面側からサファイア基板100内
に上側深溝部(図1において化合物半導体発光素子15
の左右の側面に位置する170の部分を取り除いた部
分)と零度以外の所定の角度〔この実施の形態において
は90°〕をもって形成され、且つ化合物半導体薄膜層
付基板(100、101、102および103に相当)
の厚みから上側深溝部(図1において化合物半導体発光
素子15の左右の側面に位置する170の部分を取り除
いた部分)の深さを減じた寸法よりも大きな深さを有し
た下側溝部220、220と、上側深溝部(図1におい
て化合物半導体発光素子15の左右の側面に位置する1
70の部分を取り除いた部分)の沿面、下側溝部22
0、220と上側深溝部(図1において化合物半導体発
光素子15の左右の側面に位置する170の部分を取り
除いた部分)との交点に位置する透孔部〔図1において
化合物半導体発光素子15の左右の側面に位置する17
0の部分を取り除いた部分と、2つの220との交点
部〕の沿面、および下側溝部220、220の沿面を経
由して、下側の化合物半導体薄膜層であるN−クラッド
層101から第2の電極である負電極160に至る薄膜
電極配線からなる薄膜電極配線部170とを周囲に具備
している。
The compound semiconductor light emitting device 15 according to the first embodiment of the present invention is as shown in FIG. That is,
In general, according to claim 1, the compound semiconductor light emitting element 15 is a positive electrode which is a first electrode formed on the upper surface side of the P-clad layer 103 and the contact layer 104 which are the upper compound semiconductor thin film layers. 150, a negative electrode 160 as a second electrode formed on the lower surface side of the sapphire substrate 100 as the substrate, and a substrate with a compound semiconductor thin film layer along the upper shallow groove (formed around the upper part of 107). (Corresponding to 100, 101, 102 and 103) Upper deep grooves formed deeper from the upper side until reaching the inside of the sapphire substrate 100 (parts 170 located on the left and right side surfaces of the compound semiconductor light emitting device 15 in FIG. 1 are removed). Part) and one light emitting part (101, 102 and 103)
At least one groove (two in this embodiment) is formed on the lower side of the sapphire substrate 100 from the lower surface side of the sapphire substrate 100 (see FIG. 1). Compound semiconductor light emitting device 15
And a predetermined angle other than zero degrees (90 ° in this embodiment) with the compound semiconductor thin film layer-attached substrate (100, 101, and 102). 103)
A lower groove 220 having a depth larger than the depth of the upper deep groove (a portion obtained by removing the portions 170 located on the left and right side surfaces of the compound semiconductor light emitting device 15 in FIG. 1) from the thickness of the lower groove 220; 220 and an upper deep groove portion (1 located on the left and right side surfaces of the compound semiconductor light emitting device 15 in FIG.
70), the lower groove 22
A through-hole located at the intersection of 0, 220 and an upper deep groove (a portion of the compound semiconductor light-emitting device 15 excluding portions 170 located on the left and right side surfaces of the compound semiconductor light-emitting device 15 [FIG. 17 located on the left and right sides
From the N-cladding layer 101, which is the lower compound semiconductor thin film layer, via the creepage of the portion where the zero portion has been removed and the intersection of the two 220] and the creepage of the lower grooves 220, 220. A thin-film electrode wiring portion 170 including a thin-film electrode wiring reaching the negative electrode 160 as the second electrode is provided on the periphery.

【0029】上記の構成を形成するための製造工程につ
いて説明する。先ずその製造工程の前半部である発光部
形成工程と、第1の電極形成工程と、N−クラッド層1
01への薄膜配線の基点となる電極(中段位置電極部)
形成工程とを図2を参照しつつ説明する。
A manufacturing process for forming the above configuration will be described. First, a light emitting portion forming step which is the first half of the manufacturing process, a first electrode forming step, and an N-clad layer 1
Electrode to be the base point of thin film wiring to 01 (middle position electrode part)
The forming process will be described with reference to FIG.

【0030】発光部形成工程は、下記の通りである〔図
2(A)参照〕。絶縁性の基板としてサファイア基板1
00を用い、そのサファイア基板100の上面に対して
下側の化合物半導体薄膜層としてN−クラッド層101
を成長さる。そのN−クラッド層101の上面に対し
て、活性層102を成長させる。その活性層102の上
面に対して、上側の化合物半導体薄膜層としてP−クラ
ッド層103とコンタクト層104とを成長させる。こ
の工程は、一般的な気相エピタキシャル法や液相エピタ
キシャル法等の形成手段を用いて行うことができる。こ
こで、コンタクト層104とは、後の工程でオーミック
接触し易いようにした高ドーピング層・バンドギャップ
の比較的小さい層等のことをいう。コンタクト層104
は、省略することができる。
The light emitting portion forming step is as follows (see FIG. 2A). Sapphire substrate 1 as an insulating substrate
And an N-cladding layer 101 as a compound semiconductor thin film layer below the upper surface of the sapphire substrate 100.
Grow. An active layer 102 is grown on the upper surface of the N-clad layer 101. On the upper surface of the active layer 102, a P-clad layer 103 and a contact layer 104 are grown as an upper compound semiconductor thin film layer. This step can be performed using a forming means such as a general vapor phase epitaxial method or a liquid phase epitaxial method. Here, the contact layer 104 refers to a highly doped layer, a layer having a relatively small band gap, or the like, which facilitates ohmic contact in a later step. Contact layer 104
Can be omitted.

【0031】その後、コンタクト層104の上面に対し
てそのほぼ全面に薄膜の半透明金属からなるオーミック
電極部105を真空蒸着法等の手段を用いて形成する。
このオーミック電極部105のほぼ中央に円形状に金属
によるボンディング電極部106を真空蒸着法等の手段
を用いて形成する。尚、このボンディング電極部106
は、ワイヤーボンディングの際にワイヤーの一端がボン
ディングされる電極である。また、オーミック電極部1
05とボンディング電極部106とで、第1の電極とし
ての正電極部150が構成される。
Thereafter, an ohmic electrode portion 105 made of a thin translucent metal is formed on almost the entire upper surface of the contact layer 104 by means such as a vacuum evaporation method.
A bonding electrode portion 106 made of metal is formed in a substantially circular shape substantially at the center of the ohmic electrode portion 105 using a means such as a vacuum deposition method. The bonding electrode 106
Is an electrode to which one end of the wire is bonded at the time of wire bonding. Also, ohmic electrode part 1
The positive electrode part 150 as the first electrode is constituted by the bonding electrode part 05 and the bonding electrode part 106.

【0032】その後、発光部形成工程の続きとして、図
2(B)に示されるように、化合物半導体薄膜層付基板
10の上面側から、縦横にそれぞれ平行に所定の間隔
(例えば200ミクロン程度の間隔)でエッチング等の
掘り込み手段を用いて上側浅溝部200を設ける。その
深さは、N−クラッド層101に達し、そのN−クラッ
ド層101の上面よりもやや下であって、深くてもN−
クラッド層101の下面までとするのが好ましい。この
段階で複数の発光部11が形成されている(発光部形成
工程の終了)。
Thereafter, as a continuation of the light emitting section forming step, as shown in FIG. 2B, predetermined intervals (for example, about 200 μm) are vertically and horizontally parallel from the upper surface side of the substrate 10 with the compound semiconductor thin film layer. The upper shallow groove portion 200 is provided at intervals by using digging means such as etching. The depth reaches the N-cladding layer 101, is slightly below the upper surface of the N-cladding layer 101, and is N-cladding even if it is deep.
It is preferable to reach the lower surface of the cladding layer 101. At this stage, a plurality of light emitting portions 11 have been formed (end of the light emitting portion forming step).

【0033】次に、N−クラッド層101への薄膜配線
の基点となる電極(中段位置電極部107)形成工程を
行う。前記上側浅溝部200の底面全体に薄膜の金属に
よる中段位置電極部107を真空蒸着法等の手段を用い
て形成する。この中段位置電極部107の上面は、N−
クラッド層101の上面とほぼ同じ高さであって、それ
よりも高くは形成しない(少なくともP−クラッド層1
03には接触しないようにする)。
Next, a step of forming an electrode (middle position electrode portion 107) serving as a base point of the thin film wiring on the N-clad layer 101 is performed. A middle position electrode portion 107 made of a thin film metal is formed on the entire bottom surface of the upper shallow groove portion 200 by means such as a vacuum evaporation method. The upper surface of the middle position electrode unit 107 is N-
The height is substantially the same as the upper surface of the cladding layer 101 and is not higher than that (at least the P-cladding layer 1).
03).

【0034】次に、製造工程の中半部である上側深溝部
形成工程と、下側溝部および透孔部形成工程とを図3を
参照しつつ説明する。上側深溝部形成工程は、以下の通
りである。図3(A)に示されるように、図外のダイサ
ーを用いて化合物半導体薄膜層付基板10の上面側から
溝を形成するが、その事前準備として、ダイサーによる
切り屑等の影響を活性層102より上面に形成された部
分に与えないために、その部分を包むようにレジスト層
220を設けておく。その後に、ダイサーを用いて前記
上側浅溝部200の底面の中心線に沿って上側浅溝部2
00の幅よりも狭く且つ前記基板100に少なくとも達
する所定の深さ(例えば、化合物半導体薄膜層付基板1
0の厚みの2/3程度が好ましい)の溝を更に形成す
る。その溝を形成する部分はダイサー除去部分210と
して図3(A)に示した。この図3(A)中で、210
aの位置は、ダイサー除去部分210の底部を示す。こ
のダイサー除去部分210を取り除いた状態は、図3
(B)に上側深溝部211として示した。また、上側深
溝部211の底部の位置は、211aとして示した。
Next, a description will be given, with reference to FIG. 3, of an upper deep groove forming step and a lower groove and through hole forming step which are the middle part of the manufacturing process. The upper deep groove forming step is as follows. As shown in FIG. 3A, a groove is formed from the upper surface side of the substrate 10 with a compound semiconductor thin film layer using a dicer (not shown). A resist layer 220 is provided so as to cover the portion formed on the upper surface than 102 so as not to cover the portion. Thereafter, the upper shallow groove 2 is formed along the center line of the bottom surface of the upper shallow groove 200 using a dicer.
00 and a predetermined depth at least reaching the substrate 100 (for example, the substrate 1 with a compound semiconductor thin film layer).
(Preferably about 2/3 of the thickness of 0). The part where the groove is formed is shown in FIG. In FIG. 3A, 210
The position of “a” indicates the bottom of the dicer removing portion 210. FIG. 3 shows a state in which the dicer removed portion 210 is removed.
(B) shows the upper deep groove portion 211. The position of the bottom of the upper deep groove 211 is indicated as 211a.

【0035】次に、下側溝部および透孔部形成工程は以
下の通りである。サファイア基板100の下面側から、
別の溝である下側溝部220を形成する。この下側溝部
220は、上側深溝部211に対して直交する方向に1
個の発光部11当たりに2本設ける(図6参照)。その
下側溝部220の天井部は220aの位置である。この
天井部220aとサファイア基板100の下面までの寸
法、つまり下側溝部220の深さは、前記所定の深さを
化合物半導体薄膜層付基板10の厚みから減じた寸法よ
り少なくともやや大きくする(化合物半導体薄膜層付基
板10の厚みの1/3よりやや大きい程度が好まし
い)。
Next, the steps of forming the lower groove and the through hole are as follows. From the lower surface side of the sapphire substrate 100,
A lower groove 220, which is another groove, is formed. The lower groove 220 is formed in a direction perpendicular to the upper deep groove 211.
Two light emitting units are provided for each light emitting unit 11 (see FIG. 6). The ceiling of the lower groove 220 is at the position 220a. The dimension from the ceiling 220a to the lower surface of the sapphire substrate 100, that is, the depth of the lower groove 220, is at least slightly larger than the dimension obtained by subtracting the predetermined depth from the thickness of the substrate 10 with a compound semiconductor thin film layer (compound). It is preferable that the thickness is slightly larger than 1/3 of the thickness of the substrate 10 with a semiconductor thin film layer).

【0036】この下側溝部220を形成した段階で、下
側溝部220(例えば、化合物半導体薄膜層付基板10
の厚みの1/3よりやや大きい程度が好ましい)と上側
深溝部211(化合物半導体薄膜層付基板10の厚みの
2/3程度が好ましい)との交点において両溝部22
0、211が重なっているので、その重なっている部分
が透孔部230(図5、図7〜図10参照)として形成
されていることとなる。
When the lower groove 220 is formed, the lower groove 220 (for example, the substrate 10 with a compound semiconductor thin film layer) is formed.
At the intersection of the upper deep groove 211 (preferably about / of the thickness of the substrate 10 with a compound semiconductor thin film layer).
Since 0 and 211 overlap, the overlapping portion is formed as the through-hole 230 (see FIGS. 5, 7 to 10).

【0037】次に、製造工程の後半部である薄膜電極配
線部形成工程と、第2の電極形成工程と、分離工程とを
図4および図1を参照しつつ説明する。薄膜電極配線部
形成工程と第2の電極形成工程とは、化合物半導体薄膜
層付基板10の表面側および裏面側からそれぞれ真空蒸
着法等の手段を用いて行うことができる。この際、前記
透孔部230があるので、前記中段位置電極部107、
N−クラッド層101の側面およびサファイア基板10
0の側面とサファイア基板100の下面と天井部220
aとが電気的に繋がることになる。薄膜の電極として
は、サファイア基板100との密着性を確保するため、
その材料として、Au、Al、Ti/Auのいずれかが
好ましい。この後にレジスト層220を取り除く。
Next, a description will be given of a thin-film electrode wiring portion forming step, a second electrode forming step, and a separating step, which are the latter half of the manufacturing process, with reference to FIGS. The thin-film electrode wiring portion forming step and the second electrode forming step can be performed from the front side and the back side of the substrate 10 with the compound semiconductor thin film layer, respectively, by means such as a vacuum evaporation method. At this time, since there is the through hole 230, the middle position electrode 107,
Side surface of N-cladding layer 101 and sapphire substrate 10
0, the lower surface of the sapphire substrate 100, and the ceiling 220
a is electrically connected. As a thin-film electrode, in order to secure adhesion to the sapphire substrate 100,
As the material, any of Au, Al, and Ti / Au is preferable. Thereafter, the resist layer 220 is removed.

【0038】形成後の状態が、図4であるが、サファイ
ア基板100の下面部分の電極が第2の電極としての負
電極部160となり、それ以外の部分が薄膜電極配線部
170となっている。
FIG. 4 shows the state after the formation. The electrode on the lower surface of the sapphire substrate 100 is the negative electrode part 160 as the second electrode, and the other part is the thin film electrode wiring part 170. .

【0039】次に、分離工程は、下記の通り行われる。
破線300の位置で、各発光部11を下記の分離手段で
分離すると、複数の化合物半導体発光素子15が形成さ
れることとなる。この際の分離手段としては、ダイサー
を使用したり、伸縮性があり且つその上面に粘着性のあ
るシート上にサファイア基板100の下面側を搭載しエ
キスパンドして破線300の位置で割る等の手段があ
る。
Next, the separation step is performed as follows.
When each light emitting unit 11 is separated by the following separating means at the position of the broken line 300, a plurality of compound semiconductor light emitting elements 15 are formed. As a separating means at this time, a dicer may be used, or the lower surface side of the sapphire substrate 100 may be mounted on a stretchable and sticky sheet having an upper surface, expanded and divided at a position indicated by a broken line 300. There is.

【0040】この分離工程後の状態が説明済の図1の状
態である。したがって、この工程が終了した時点では、
化合物半導体発光素子15において、上側の化合物半導
体薄膜層であるP−クラッド層103およびコンタクト
層104と、化合物半導体発光素子15の上面側に形成
された正電極部150とが電気的に接続されている。ま
た、化合物半導体発光素子15の下面に形成されている
負電極部160は、薄膜電極配線部170と中段位置電
極部107とを介して下側の化合物半導体薄膜層である
N−クラッド層101と電気的に接続されている。
The state after this separation step is the state shown in FIG. Therefore, at the end of this process,
In the compound semiconductor light emitting device 15, the P-clad layer 103 and the contact layer 104, which are the upper compound semiconductor thin film layers, are electrically connected to the positive electrode portion 150 formed on the upper surface side of the compound semiconductor light emitting device 15. I have. Further, the negative electrode portion 160 formed on the lower surface of the compound semiconductor light emitting element 15 is connected to the lower N- clad layer 101 which is a lower compound semiconductor thin film layer via the thin film electrode wiring portion 170 and the middle position electrode portion 107. It is electrically connected.

【0041】よって、化合物半導体発光素子15の上面
に正電極が、化合物半導体発光素子15の下面に負電極
がそれぞれ設けられた従来からある電極設置構成を、絶
縁性基板を持った化合物半導体発光素子15においても
実現している。
Accordingly, the conventional electrode installation configuration in which the positive electrode is provided on the upper surface of the compound semiconductor light emitting device 15 and the negative electrode is provided on the lower surface of the compound semiconductor light emitting device 15 is different from the compound semiconductor light emitting device having the insulating substrate. 15 as well.

【0042】したがって、この化合物半導体発光素子1
5の発光量を検査するには、従来からある検査装置をそ
のまま使用でき、従来のように前記分離工程直前(つま
り、複数の発光部11が繋がっている状態)において効
率的に行うことができる。
Therefore, the compound semiconductor light emitting device 1
In order to inspect the light emission amount of No. 5, a conventional inspection apparatus can be used as it is, and it can be efficiently performed immediately before the separation step (that is, a state in which the plurality of light emitting units 11 are connected) as in the conventional case. .

【0043】尚、上記実施の形態においては、上面が正
方形の化合物半導体発光素子15を代表例として説明し
たが、例えば、上面を短冊状としてもよいことはいうま
でもない。また、下部溝部220は、1個の発光部11
当たり1本にしてもよいし、3本以上にしてもよい。ま
た、上側深溝部211と下側溝部220とは直交してい
なくてもよい。また、正電極部150は化合物半導体薄
膜層付基板10に対して加工を開始する初期の段階以降
であれば特にどの段階であっても形成可能である。ま
た、負電極部160は、薄膜電極配線部170と同時に
形成するのではなく、別々に形成してもよい。また、中
段位置電極部107を設けずに、その代わりに薄膜電極
配線部170を形成してもよい。その際は、化合物半導
体発光素子15の下面に形成されている負電極部160
が、薄膜電極配線部170を介して下側の化合物半導体
薄膜層であるN−クラッド層101と電気的に接続され
る。また、サファイア基板100のように絶縁性をもっ
た基板の場合について説明したが、高抵抗性をもった場
合についても同様であるので、その説明は省略する。
In the above embodiment, the compound semiconductor light emitting device 15 having a square upper surface has been described as a representative example. However, it goes without saying that, for example, the upper surface may have a strip shape. In addition, the lower groove 220 is provided with one light emitting unit 11.
One contact may be used, or three or more contacts may be used. Also, the upper deep groove 211 and the lower groove 220 need not be orthogonal to each other. In addition, the positive electrode portion 150 can be formed at any stage after the initial stage of processing the substrate 10 with the compound semiconductor thin film layer. Further, the negative electrode section 160 may be formed separately instead of being formed at the same time as the thin-film electrode wiring section 170. Further, the thin film electrode wiring portion 170 may be formed instead of providing the middle position electrode portion 107. At this time, the negative electrode part 160 formed on the lower surface of the compound semiconductor light emitting element 15
Is electrically connected to the N-clad layer 101 as the lower compound semiconductor thin film layer via the thin film electrode wiring portion 170. Also, the case of a substrate having an insulating property such as the sapphire substrate 100 has been described, but the same applies to a case of a high resistance, and a description thereof will be omitted.

【0044】次に、本発明に係る第2の実施の形態とし
て、前記実施の形態の正電極部150の光の透過量を向
上させる手段と、化合物半導体発光素子15の側面から
の光の透過量を向上させる手段とを合わせて図11を参
照しつつ説明する。図11は本発明に係る第2の実施の
形態の分離工程前の状態を示す断面図である。
Next, as a second embodiment according to the present invention, means for improving the amount of light transmission of the positive electrode portion 150 of the above-described embodiment and transmission of light from the side surface of the compound semiconductor light emitting element 15 will be described. This will be described with reference to FIG. 11 together with the means for improving the amount. FIG. 11 is a sectional view showing a state before the separation step according to the second embodiment of the present invention.

【0045】先ず正電極部150の光の透過量を向上さ
せる手段としては、第1の実施の形態の正電極部150
を形成する段階、つまりオーミック電極部105とボン
ディング電極部106とを形成する段階を次のように変
更する。
First, as means for improving the light transmission amount of the positive electrode unit 150, the positive electrode unit 150 of the first embodiment is used.
Is changed, that is, the step of forming the ohmic electrode portion 105 and the bonding electrode portion 106 is changed as follows.

【0046】まず、オーミック電極部105を形成した
段階で、アニール処理を行う。その後、ボンディング電
極部106の形成予定部分を除き、オーミック金属のみ
を除去する。その代わりに、透明導電性薄膜(ITO)
からなる透明膜部108を形成する。その後、ボンディ
ング電極部106をオーミック電極部105の上に形成
する。この際、ボンディング電極部106と、オーミッ
ク電極部105と、透明膜部108とは、一部重なるか
または接触させる。
First, at the stage when the ohmic electrode portion 105 is formed, an annealing process is performed. After that, only the ohmic metal is removed except for the portion where the bonding electrode portion 106 is to be formed. Instead, a transparent conductive thin film (ITO)
Is formed. After that, the bonding electrode portion 106 is formed on the ohmic electrode portion 105. At this time, the bonding electrode part 106, the ohmic electrode part 105, and the transparent film part 108 partially overlap or come into contact with each other.

【0047】よって、上側の化合物半導体薄膜層である
P−クラッド層103およびコンタクト層104の最上
面には、化合物半導体とオーミック金属とによる薄い合
金層ができている。そして、オーミック金属を除去する
際に、薄い合金層を残しているので、電流は、化合物半
導体発光素子15全体にスムーズに拡散して流すことが
できる。なおかつ、発光効率の点からも問題がない。
Therefore, a thin alloy layer of a compound semiconductor and an ohmic metal is formed on the uppermost surfaces of the P-clad layer 103 and the contact layer 104, which are the upper compound semiconductor thin film layers. When the ohmic metal is removed, the thin alloy layer is left, so that the current can be smoothly diffused and flow through the entire compound semiconductor light emitting device 15. In addition, there is no problem in terms of luminous efficiency.

【0048】一方、化合物半導体発光素子15の側面に
設けられている薄膜電極配線部170についても、その
材料を透明導電性膜(ITO、SnO2 、ZnO等)と
することにより、化合物半導体発光素子15の側面から
の光の透過量は向上する。尚、この際には、化合物半導
体発光素子15の下面の電極である、負電極部160に
ついては、金属からなる電極のままであってもよい。
On the other hand, the thin film electrode wiring section 170 provided on the side surface of the compound semiconductor light emitting element 15 is also made of a transparent conductive film (ITO, SnO 2 , ZnO, etc.), so that the compound semiconductor light emitting element The amount of light transmitted from the 15 side surfaces is improved. In this case, the negative electrode 160, which is an electrode on the lower surface of the compound semiconductor light emitting element 15, may be an electrode made of metal.

【0049】次に、本発明に係る第3の実施の形態であ
る、化合物半導体発光素子15の上面側をダイボンドで
きるようにした手段について、図12および図13を参
照しつつ説明する。図12(A)は本発明に係る第3の
実施の形態を示す断面図、図12(B)は(A)の半分
の底面図、図12(C)は(A)の左側断面図、図13
は本発明に係る第3の実施の形態を示す斜視図である。
Next, a third embodiment according to the present invention will be described with reference to FIGS. 12 and 13, which is a means for making the upper surface of the compound semiconductor light emitting device 15 die-bondable. FIG. 12A is a cross-sectional view showing a third embodiment of the present invention, FIG. 12B is a bottom view of a half of FIG. 12A, FIG. 12C is a left-side cross-sectional view of FIG. FIG.
FIG. 9 is a perspective view showing a third embodiment according to the present invention.

【0050】第1の実施の形態との相違点は、以下の4
点である。 正電極部150にはボンディング電極部106が設け
られていない。つまり、正電極部150は、オーミック
電極部105からなる。 負電極部160は透明性導電膜(ITO、SnO2
ZnO等)とする。 ボンディング電極部106は、負電極部160が形成
された段階で、その負電極部160の下面に設けられ
る。 絶縁性の保護膜(材料はSiO2 等)からなる保護膜
部190が、薄膜電極配線部170の形成後に設けられ
る。その形成は、コンタクト層104から薄膜電極配線
部170の上部にかけて少なくともカバーするような位
置にされる。
The difference from the first embodiment is as follows.
Is a point. The positive electrode section 150 is not provided with the bonding electrode section 106. That is, the positive electrode unit 150 includes the ohmic electrode unit 105. The negative electrode section 160 is made of a transparent conductive film (ITO, SnO 2 ,
ZnO). The bonding electrode unit 106 is provided on the lower surface of the negative electrode unit 160 when the negative electrode unit 160 is formed. A protective film section 190 made of an insulating protective film (made of SiO 2 or the like) is provided after the formation of the thin-film electrode wiring section 170. The formation is made at a position that covers at least from the contact layer 104 to the upper part of the thin film electrode wiring portion 170.

【0051】以上のように形成することによって、化合
物半導体発光素子15の上面側がダイボンド可能とな
る。また、発光観測面となる化合物半導体発光素子15
の下面側にある負電極部160を透明性導電膜としてあ
るのでその部分の透光性が向上し発光効率が向上する。
また、化合物半導体発光素子15の上面側付近にあるい
わゆるPN接合部分(P−クラッド層103、活性層1
02、N−クラッド層101の接合部分)がダイボンド
側となるので、放熱特性を格段に向上させることができ
る。したがって、この化合物半導体発光素子15は、電
流を従来以上に流すことができ、化合物半導体発光素子
15の輝度を向上させることができる。
By forming as described above, the upper surface side of the compound semiconductor light emitting element 15 can be die-bonded. Further, the compound semiconductor light emitting element 15 serving as a light emission observation surface
Since the negative electrode portion 160 on the lower surface side of the substrate is made of a transparent conductive film, the translucency of the portion is improved and the luminous efficiency is improved.
Further, a so-called PN junction (P-cladding layer 103, active layer 1) near the upper surface side of compound semiconductor light emitting element 15 is formed.
02, the junction portion of the N-cladding layer 101) is on the die bond side, so that the heat radiation characteristics can be remarkably improved. Therefore, in the compound semiconductor light emitting device 15, a current can flow more than before, and the luminance of the compound semiconductor light emitting device 15 can be improved.

【0052】次に、本発明に係る第4の実施の形態であ
る、化合物半導体発光素子を青色半導体レーザとした場
合について図14を参照しつつ説明する。図14は本発
明に係る第4の実施の形態を示す斜視図である。
Next, a fourth embodiment according to the present invention, in which a compound semiconductor light emitting device is a blue semiconductor laser, will be described with reference to FIG. FIG. 14 is a perspective view showing a fourth embodiment according to the present invention.

【0053】第4の実施の形態は、第3の実施の形態と
ほぼ同様である。その大きな相違点は、以下の2点であ
る。 化合物半導体の薄膜層の部分が半導体レーザのものと
なったこと。 化合物半導体発光素子15の下面側にある負電極部1
60は、金属電極であること。尚、負電極部160の材
料はTi/Auであり、正電極部150の材料はNi/
Ti/Auである。また、109は電流素子層(例えば
n−GaN)である。
The fourth embodiment is almost the same as the third embodiment. The major differences are the following two points. The thin film layer of the compound semiconductor is a semiconductor laser. Negative electrode part 1 on the lower surface side of compound semiconductor light emitting element 15
60 is a metal electrode. The material of the negative electrode part 160 is Ti / Au, and the material of the positive electrode part 150 is Ni / Au.
Ti / Au. Reference numeral 109 denotes a current element layer (for example, n-GaN).

【0054】したがって、化合物半導体発光素子15の
PN接合部分を放熱板側に固定することができるので、
放熱特性を格段に向上させることができる。よって、こ
の化合物半導体発光素子15は、電流を従来以上に流す
ことができ、化合物半導体発光素子15の輝度を向上さ
せることができる。
Therefore, the PN junction of the compound semiconductor light emitting element 15 can be fixed to the heat sink side.
The heat radiation characteristics can be remarkably improved. Therefore, in the compound semiconductor light emitting device 15, a current can flow more than before, and the luminance of the compound semiconductor light emitting device 15 can be improved.

【0055】[0055]

【発明の効果】以上説明したように、本発明に係る化合
物半導体発光素子は、絶縁性または高抵抗性の基板の上
面側に、下側の化合物半導体薄膜層と上側の化合物半導
体薄膜層とを有する発光層が形成されてなる化合物半導
体の化合物半導体薄膜層付基板に対して、この化合物半
導体薄膜層付基板の上側から、下側の化合物半導体薄膜
層に達する上側浅溝部が設けられることによりこの上側
浅溝部を境に複数の発光部が形成され、この発光部を前
記上側浅溝部に沿ってダイサー等の所定の切断手段を用
いて分離することにより形成される化合物半導体発光素
子であって、前記上側の化合物半導体薄膜層の上面側に
形成された第1の電極と、前記基板の下面側に形成され
た第2の電極と、前記上側浅溝部に沿って前記化合物半
導体薄膜層付基板の上側から更に深く前記基板内に達す
るまで形成された上側深溝部と、前記1個の発光部当た
りにその下側に少なくとも1本は形成された溝であっ
て、前記基板の下面側から前記基板内に前記上側深溝部
と零度以外の所定の角度をもって形成され、且つ化合物
半導体薄膜層付基板の厚みから前記上側深溝部の深さを
減じた寸法よりも大きな深さを有した下側溝部と、前記
上側深溝部の沿面、前記下側溝部と前記上側深溝部との
交点に位置する透孔部の沿面、および前記下側溝部の沿
面を経由して、前記下側の化合物半導体薄膜層から前記
第2の電極に至る薄膜電極配線からなる薄膜電極配線部
とを周囲に有している。
As described above, in the compound semiconductor light emitting device according to the present invention, the lower compound semiconductor thin film layer and the upper compound semiconductor thin film layer are formed on the upper surface side of the insulating or high resistance substrate. By providing an upper shallow groove extending from the upper side of the substrate with a compound semiconductor thin film layer to the lower compound semiconductor thin film layer with respect to the substrate with the compound semiconductor thin film layer of the compound semiconductor in which the light emitting layer is formed. A compound semiconductor light emitting device formed by forming a plurality of light emitting portions bordering on the upper shallow groove portion and separating the light emitting portion along the upper shallow groove portion using a predetermined cutting means such as a dicer, A first electrode formed on the upper surface side of the upper compound semiconductor thin film layer, a second electrode formed on the lower surface side of the substrate, and the substrate with the compound semiconductor thin film layer along the upper shallow groove portion An upper deep groove portion formed so as to reach the inside of the substrate further deeper from the upper side, and at least one groove formed on a lower side per one light emitting portion, wherein the substrate is formed from a lower surface side of the substrate. A lower groove formed at a predetermined angle other than zero degrees with the upper deep groove, and having a depth larger than a dimension obtained by subtracting the depth of the upper deep groove from the thickness of the substrate with a compound semiconductor thin film layer; From the lower compound semiconductor thin film layer via the creepage of the upper deep groove, the creepage of the through-hole located at the intersection of the lower groove and the upper deep groove, and the creepage of the lower groove. And a thin film electrode wiring portion formed of a thin film electrode wiring reaching the second electrode.

【0056】この手段により、化合物半導体発光素子の
上下面にそれぞれ電極が設けられ、また、その電極は所
定の化合物半導体薄膜層と接続されている。そのため化
合物半導体発光素子をパッケージ等に実装する工程が容
易になる。また、性能を損なうことなく化合物半導体発
光素子のサイズを小さくできる。また、ダイサーを用い
ているので、エッチングによる場合よりも短時間に加工
が可能である。また、前記発光部が形成され分離されて
化合物半導体発光素子となる前に従来のように、化合物
半導体発光素子の下面側に電極が設けられているので、
従来の発光量の検査方法がそのまま行える。したがっ
て、量産性も高く製造コストも下げることができる。
By this means, electrodes are provided on the upper and lower surfaces of the compound semiconductor light emitting device, respectively, and the electrodes are connected to a predetermined compound semiconductor thin film layer. Therefore, the step of mounting the compound semiconductor light emitting device on a package or the like becomes easy. Further, the size of the compound semiconductor light emitting device can be reduced without impairing the performance. Further, since a dicer is used, processing can be performed in a shorter time than in the case of etching. Further, before the light emitting portion is formed and separated into a compound semiconductor light emitting device, an electrode is provided on the lower surface side of the compound semiconductor light emitting device as in the related art,
The conventional light emission amount inspection method can be performed as it is. Accordingly, mass productivity is high and manufacturing cost can be reduced.

【0057】また、本発明に係る化合物半導体発光素子
は、より好ましくは、前記薄膜電極配線部の材料をA
u、Al、Ti/Auのいずれかとするとした。この材
料は、基板との密着性がよく、化合物半導体発光素子の
信頼性向上の上から好ましい。
Further, in the compound semiconductor light emitting device according to the present invention, more preferably, the material of the thin film electrode wiring portion is A
u, Al, or Ti / Au. This material has good adhesion to the substrate, and is preferable from the viewpoint of improving the reliability of the compound semiconductor light emitting device.

【0058】また、本発明に係る化合物半導体発光素子
は、前記薄膜電極配線部の材料をITO、SnO2 、Z
nOのいずれかとすることもできるとした。この材料を
使用することによって、化合物半導体発光素子の側面に
設けられた前記薄膜電極配線部を透明導電性薄膜とした
ので、その部分の透光性が向上するので化合物半導体薄
膜層の側面からの発光効率がよくなる。したがって、同
一の発光効率の製品化のために必要な化合物半導体発光
素子のサイズを小さくできるので、製造コストを更に下
げることができる。
Further, in the compound semiconductor light emitting device according to the present invention, the material of the thin film electrode wiring portion is made of ITO, SnO 2 , Z
It was stated that any of nO could be used. By using this material, the thin-film electrode wiring portion provided on the side surface of the compound semiconductor light-emitting element is formed as a transparent conductive thin film, so that the translucency of the portion is improved. Luminous efficiency is improved. Therefore, the size of the compound semiconductor light emitting device required for commercialization with the same luminous efficiency can be reduced, so that the manufacturing cost can be further reduced.

【0059】また、本発明に係る化合物半導体発光素子
は、前記上側の化合物半導体薄膜層の上面側に形成され
た前記第1の電極は、前記上側の化合物半導体薄膜層の
上面に対して一度オーミック金属を付着しアニール処理
した後、前記オーミック金属のみを全部または一部除去
し、その代わりに透明性導電薄膜を形成するとより好ま
しいとした。
Further, in the compound semiconductor light emitting device according to the present invention, the first electrode formed on the upper surface side of the upper compound semiconductor thin film layer is once in ohmic contact with the upper surface of the upper compound semiconductor thin film layer. After the metal was deposited and annealed, it was more preferable to remove all or part of the ohmic metal only and to form a transparent conductive thin film instead.

【0060】この手段を用いることによって、上側の化
合物半導体薄膜層の上面側を発光観測面とするタイプの
化合物半導体発光素子(通常の発光ダイオード等)にお
いては、発光観測面側に位置するオーミック電極部を透
明導電性膜に置き換えたので、透光性が向上し、化合物
半導体発光素子の発光観測面側の発光効率がよくなる。
したがって、同一の発光効率の製品化のために必要な化
合物半導体発光素子のサイズを小さくできるので、製造
コストを更に下げることができる。
By using this means, in a compound semiconductor light emitting device (a normal light emitting diode or the like) of a type in which the upper surface side of the upper compound semiconductor thin film layer is used as a light emission observation surface, an ohmic electrode positioned on the light emission observation surface side Since the portion is replaced with a transparent conductive film, the light transmittance is improved, and the luminous efficiency of the compound semiconductor light emitting device on the luminescence observation surface side is improved.
Therefore, the size of the compound semiconductor light emitting device required for commercialization with the same luminous efficiency can be reduced, so that the manufacturing cost can be further reduced.

【0061】また、本発明に係る化合物半導体発光素子
の製造方法は、絶縁性または高抵抗性の基板の上面側に
下側の化合物半導体薄膜層と上側の化合物半導体薄膜層
とを有する発光層が形成されてなる化合物半導体の化合
物半導体薄膜層付基板に対して、発光層側から下側の化
合物半導体薄膜層に至る深さの上側浅溝部を線形に複数
本形成することにより、前記上側浅溝部で挟まれた部分
を発光部とする発光部形成工程と、上側の化合物半導体
薄膜層の上面側に第1の電極を形成する第1の電極形成
工程と、ダイサーを用いて前記上側浅溝部の中心線に沿
って前記上側浅溝部の幅よりも狭く且つ前記基板に少な
くとも達する所定の深さの溝からなる上側深溝部を形成
する上側深溝部形成工程と、前記上側深溝部に対して零
度以外の所定の角度を持って前記基板の下側からダイサ
ーを用いて形成する別の溝であって、前記発光部1個当
たりに少なくとも1本以上設け且つ、その深さを化合物
半導体薄膜層付基板の厚みから前記所定の深さを減じた
寸法よりも少なくとも大きく形成する下側溝部により、
前記上部ダイサー溝部との交点に透孔部を形成する下側
溝部および透孔部形成工程と、この透孔部を利用して前
記発光部であって少なくとも前記下側の化合物半導体薄
膜層の側面からこれに連なる前記基板の側面にかけて薄
膜電極配線からなる薄膜電極配線部を形成する薄膜電極
配線部形成工程と、前記薄膜電極配線部形成工程と同時
または相前後して、前記基板の下面側に、前記第1の電
極と対をなす第2の電極を形成する第2の電極形成工程
と、上側深溝部形成工程で形成した前記上側浅溝部沿に
ダイサー等の所定の切断手段を用いることによって前記
発光部毎に分離して化合物半導体発光素子となす分離工
程とを有している。
Further, the method for manufacturing a compound semiconductor light emitting device according to the present invention is characterized in that a light emitting layer having a lower compound semiconductor thin film layer and an upper compound semiconductor thin film layer on an upper surface side of an insulating or high resistance substrate is provided. The upper shallow groove portion is formed by linearly forming a plurality of upper shallow grooves having a depth from the light emitting layer side to the lower compound semiconductor thin film layer on the substrate with the compound semiconductor thin film layer of the formed compound semiconductor. Forming a first electrode on the upper surface side of the upper compound semiconductor thin film layer; and forming a first electrode on the upper surface side of the upper compound semiconductor thin film layer by using a dicer. An upper deep groove forming step of forming an upper deep groove formed of a groove having a predetermined depth which is smaller than the width of the upper shallow groove along the center line and at least reaches the substrate; Predetermined corner of Another groove formed by using a dicer from the lower side of the substrate, wherein at least one groove is provided for each of the light emitting portions, and the depth of the groove is determined from the thickness of the substrate with a compound semiconductor thin film layer. By the lower groove portion formed at least larger than the dimension obtained by reducing the predetermined depth,
A lower groove and a hole forming step of forming a hole at an intersection with the upper dicer groove, and a side surface of at least the lower compound semiconductor thin film layer which is the light emitting portion using the hole. A thin-film electrode wiring portion forming step of forming a thin-film electrode wiring portion composed of a thin-film electrode wiring from the side surface of the substrate connected thereto, and simultaneously with or before or after the thin-film electrode wiring portion forming step, on the lower surface side of the substrate; A second electrode forming step of forming a second electrode paired with the first electrode, and using a predetermined cutting means such as a dicer along the upper shallow groove formed in the upper deep groove forming step. A separating step of separating the light emitting units into compound semiconductor light emitting elements.

【0062】上記工程が終了時点には、前記下側の化合
物半導体薄膜層と前記基板の下面側に設けられた第2の
電極(つまり正電極または負電極)とが前記薄膜電極配
線を介して電気的に接続されている。一方、第1の電極
も上側の化合物半導体薄膜層と電気的に接続されてい
る。したがって、上述してきたように製造コストの削減
等が図れる。しかも、この製造方法には、特に製造上再
現性の悪い工程は含んでいないので、再現性が高い。
At the end of the above step, the lower compound semiconductor thin film layer and the second electrode (ie, positive electrode or negative electrode) provided on the lower surface of the substrate are connected via the thin film electrode wiring. It is electrically connected. On the other hand, the first electrode is also electrically connected to the upper compound semiconductor thin film layer. Therefore, as described above, the manufacturing cost can be reduced. In addition, since this manufacturing method does not include a step having low reproducibility in production, reproducibility is high.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る化合物半導体発光素子の第1の実
施の形態における完成状態を示す斜視図である。
FIG. 1 is a perspective view showing a completed state of a compound semiconductor light emitting device according to a first embodiment of the present invention.

【図2】(A)、(B)は本発明に係る化合物半導体発
光素子の第1の実施の形態における、その製造工程の前
半部(発光部形成工程と、第1の電極形成工程と、N−
クラッド層への薄膜配線の基点となる電極形成工程と)
の段階を示す部分断面図である。
FIGS. 2A and 2B are diagrams illustrating a first half of a manufacturing process (a light emitting portion forming process, a first electrode forming process, and a first forming process) in the compound semiconductor light emitting device according to the first embodiment of the present invention; N-
An electrode forming step that is the starting point of thin film wiring on the cladding layer)
FIG. 4 is a partial cross-sectional view showing a stage.

【図3】(A)、(B)は図2に引き続く製造工程の中
半部(上側深溝部形成工程と、下側溝部および透孔部形
成工程と)の段階を示す部分断面図である。
FIGS. 3A and 3B are partial cross-sectional views showing the stages of the middle part of the manufacturing process subsequent to FIG. 2 (the upper deep groove forming step and the lower groove and through hole forming step). .

【図4】図3に引き続く製造工程後半部(薄膜電極配線
部形成工程と、第2の電極形成工程と、分離工程と)の
段階を示す部分断面図である。
FIG. 4 is a partial cross-sectional view showing a latter half of a manufacturing process (a thin film electrode wiring portion forming process, a second electrode forming process, and a separating process) subsequent to FIG. 3;

【図5】製造工程後半部(薄膜電極配線部形成工程と、
第2の電極形成工程と、分離工程と)の段階を示す部分
平面図である。
FIG. 5 shows the latter half of the manufacturing process (the thin film electrode wiring portion forming process,
FIG. 9 is a partial plan view showing a stage of a second electrode forming step and a separating step).

【図6】製造工程後半部(薄膜電極配線部形成工程と、
第2の電極形成工程と、分離工程と)の段階を示す部分
斜視図である。
FIG. 6 shows the latter half of the manufacturing process (the thin film electrode wiring portion forming process,
FIG. 4 is a partial perspective view showing a stage of a second electrode forming step and a separating step).

【図7】製造工程後半部(薄膜電極配線部形成工程と、
第2の電極形成工程と、分離工程と)の段階において、
形成されている溝の状況を別の角度から示した概略的斜
視図である。
FIG. 7 shows the latter half of the manufacturing process (the thin film electrode wiring portion forming process,
In the second electrode forming step and the separating step),
It is the schematic perspective view which showed the situation of the formed groove from another angle.

【図8】(A)は製造工程後半部(薄膜電極配線部形成
工程と、第2の電極形成工程と、分離工程と)の段階を
示す概略的平面図、(B)はその概略的正面図である。
8A is a schematic plan view showing a stage of a latter half of a manufacturing process (a thin film electrode wiring portion forming process, a second electrode forming process, and a separating process), and FIG. 8B is a schematic front view thereof. FIG.

【図9】(A)は製造工程後半部(薄膜電極配線部形成
工程と、第2の電極形成工程と、分離工程と)の段階を
示す概略的右側面図、(B)はその概略的底面図であ
る。
9A is a schematic right side view showing the latter half of the manufacturing process (a thin film electrode wiring portion forming step, a second electrode forming step, and a separating step), and FIG. 9B is a schematic right side view thereof. It is a bottom view.

【図10】製造工程後半部(薄膜電極配線部形成工程
と、第2の電極形成工程と、分離工程と)の段階を示す
底面側からの概略的斜視図である。
FIG. 10 is a schematic perspective view from the bottom side showing a stage of a latter half of a manufacturing process (a thin film electrode wiring portion forming process, a second electrode forming process, and a separating process).

【図11】本発明に係る第2の実施の形態の分離工程前
の状態を示す断面図である。
FIG. 11 is a cross-sectional view showing a state before a separation step according to the second embodiment of the present invention.

【図12】(A)は本発明に係る第3の実施の形態を示
す断面図、(B)は(A)の半分の底面図、(C)は
(A)の左側断面図である。
12A is a sectional view showing a third embodiment according to the present invention, FIG. 12B is a bottom view of half of FIG. 12A, and FIG. 12C is a left sectional view of FIG.

【図13】本発明に係る第3の実施の形態を示す斜視図
である。
FIG. 13 is a perspective view showing a third embodiment according to the present invention.

【図14】本発明に係る第4の実施の形態を示す斜視図
である。
FIG. 14 is a perspective view showing a fourth embodiment according to the present invention.

【符号の説明】[Explanation of symbols]

15 化合物半導体発光素子 100 サファイア基板(基板) 101 N−クラッド層(下側の化合物半導体薄膜層) 150 正電極(第1の電極) 160 負電極(第2の電極) 170 薄膜電極配線部 220 下側溝部 Reference Signs List 15 compound semiconductor light emitting device 100 sapphire substrate (substrate) 101 N-cladding layer (lower compound semiconductor thin film layer) 150 positive electrode (first electrode) 160 negative electrode (second electrode) 170 thin film electrode wiring section 220 under Gutter

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性または高抵抗性の基板の上面側
に、下側の化合物半導体薄膜層と上側の化合物半導体薄
膜層とを有する発光層が形成されてなる化合物半導体薄
膜層付基板に対して、この化合物半導体薄膜層付基板の
上側から、下側の化合物半導体薄膜層に達する上側浅溝
部が設けられることによりこの上側浅溝部を境に複数の
発光部が形成され、この発光部を前記上側浅溝部に沿っ
てダイサー等の所定の切断手段を用いて分離することに
より形成される化合物半導体発光素子において、 前記上側の化合物半導体薄膜層の上面側に形成された第
1の電極と、前記基板の下面側に形成された第2の電極
と、前記上側浅溝部に沿って前記化合物半導体薄膜層付
基板の上側から更に深く前記基板内に達するまで形成さ
れた上側深溝部と、前記1個の発光部当たりにその下側
に少なくとも1本は形成された溝であって、前記基板の
下面側から前記基板内に前記上側深溝部と零度以外の所
定の角度をもって形成され、且つ化合物半導体薄膜層付
基板の厚みから前記上側深溝部の深さを減じた寸法より
も大きな深さを有した下側溝部と、前記上側深溝部の沿
面、前記下側溝部と前記上側深溝部との交点に位置する
透孔部の沿面、および前記下側溝部の沿面を経由して、
前記下側の化合物半導体薄膜層から前記第2の電極に至
る薄膜電極配線からなる薄膜電極配線部とを周囲に具備
してなることを特徴とする化合物半導体発光素子。
1. A substrate having a compound semiconductor thin-film layer comprising a light-emitting layer having a lower compound semiconductor thin-film layer and an upper compound semiconductor thin-film layer formed on an upper surface of an insulating or high-resistance substrate. By providing an upper shallow groove from the upper side of the substrate with a compound semiconductor thin film layer to the lower compound semiconductor thin film layer, a plurality of light emitting portions are formed bordering on the upper shallow groove portion. In a compound semiconductor light emitting device formed by separating using a predetermined cutting means such as a dicer along the upper shallow groove portion, a first electrode formed on an upper surface side of the upper compound semiconductor thin film layer; A second electrode formed on the lower surface side of the substrate, an upper deep groove portion formed along the upper shallow groove portion from the upper side of the substrate with a compound semiconductor thin film layer further deeply into the substrate, At least one groove formed on the lower side of each of the light emitting portions, formed at a predetermined angle other than zero degree with the upper deep groove portion in the substrate from the lower surface side of the substrate, and a compound semiconductor thin film A lower groove portion having a depth larger than a size obtained by subtracting the depth of the upper deep groove portion from the thickness of the layered substrate, a creepage surface of the upper deep groove portion, at an intersection of the lower groove portion and the upper deep groove portion. Via the creepage of the located through-hole, and the creepage of the lower groove,
A compound semiconductor light emitting device comprising: a thin film electrode wiring portion including a thin film electrode wiring from the lower compound semiconductor thin film layer to the second electrode.
【請求項2】 前記薄膜電極配線部の材料をAu、A
l、Ti/Auのいずれかとしたことを特徴とする請求
項1記載の化合物半導体発光素子。
2. The material of the thin film electrode wiring portion is Au, A
2. The compound semiconductor light emitting device according to claim 1, wherein said compound semiconductor light emitting device is any one of l and Ti / Au.
【請求項3】 前記薄膜電極配線部の材料をITO、S
nO2 、ZnOのいずれかとしたことを特徴とする請求
項1記載の化合物半導体発光素子。
3. The thin film electrode wiring portion is made of ITO, S
2. The compound semiconductor light-emitting device according to claim 1, wherein the compound semiconductor light-emitting device is any one of nO 2 and ZnO.
【請求項4】 請求項1記載の化合物半導体発光素子に
おいて、前記上側の化合物半導体薄膜層の上面側に形成
された前記第1の電極は、前記上側の化合物半導体薄膜
層の上面に対して一度オーミック金属を付着しアニール
処理した後、前記オーミック金属のみを全部または一部
除去し、その代わりに形成した透明性導電薄膜を有した
ことを特徴とする化合物半導体発光素子。
4. The compound semiconductor light emitting device according to claim 1, wherein the first electrode formed on the upper surface side of the upper compound semiconductor thin film layer is disposed once with respect to the upper surface of the upper compound semiconductor thin film layer. A compound semiconductor light-emitting device comprising a transparent conductive thin film formed by attaching or removing an ohmic metal and then removing all or a part of the ohmic metal, instead of the ohmic metal.
【請求項5】 半導体の基板の上面側に、下側の化合物
半導体薄膜層と、上側の化合物半導体薄膜層と、この上
側の化合物半導体薄膜層の更に上面側に形成された電極
とを有する化合物半導体発光素子において、前記電極
は、前記上側の化合物半導体薄膜層の上面に対して一度
オーミック金属を付着しアニール処理した後、前記オー
ミック金属のみを全部または一部除去し、その代わりに
形成した透明性導電薄膜を有したことを特徴とする化合
物半導体発光素子。
5. A compound having a lower compound semiconductor thin film layer, an upper compound semiconductor thin film layer, and an electrode formed on a further upper surface side of the upper compound semiconductor thin film layer on the upper surface side of the semiconductor substrate. In the semiconductor light emitting device, the electrode is formed by attaching an ohmic metal once to the upper surface of the upper compound semiconductor thin film layer and annealing the same, then removing all or a part of the ohmic metal alone, and forming a transparent electrode instead. A compound semiconductor light emitting device comprising a conductive thin film.
【請求項6】 絶縁性または高抵抗性の基板の上面側に
下側の化合物半導体薄膜層と上側の化合物半導体薄膜層
とを有する発光層が形成されてなる化合物半導体薄膜層
付基板に対して、発光層側から下側の化合物半導体薄膜
層に至る深さの上側浅溝部を線形に複数本形成すること
により、前記上側浅溝部で挟まれた部分を発光部とする
発光部形成工程と、上側の化合物半導体薄膜層の上面側
に第1の電極を形成する第1の電極形成工程と、ダイサ
ーを用いて前記上側浅溝部の中心線に沿って前記上側浅
溝部の幅よりも狭く且つ前記基板に少なくとも達する所
定の深さの溝からなる上側深溝部を形成する上側深溝部
形成工程と、前記上側深溝部に対して零度以外の所定の
角度を持って前記基板の下側からダイサーを用いて形成
する別の溝であって、前記発光部1個当たりに少なくと
も1本以上設け且つ、その深さを化合物半導体薄膜層付
基板の厚みから前記所定の深さを減じた寸法よりも少な
くとも大きく形成する下側溝部により、前記上部ダイサ
ー溝部との交点に透孔部を形成する下側溝部および透孔
部形成工程と、この透孔部を利用して前記発光部であっ
て少なくとも前記下側の化合物半導体薄膜層の側面から
これに連なる前記基板の側面にかけて薄膜電極配線から
なる薄膜電極配線部を形成する薄膜電極配線部形成工程
と、前記薄膜電極配線部形成工程と同時または相前後し
て、前記基板の下面側に、前記第1の電極と対をなす第
2の電極を形成する第2の電極形成工程と、上側深溝部
形成工程で形成した前記上側浅溝部沿にダイサー等の所
定の切断手段を用いることによって前記発光部毎に分離
して化合物半導体発光素子となす分離工程とを有してい
ることを特徴とする化合物半導体発光素子の製造方法。
6. A compound semiconductor thin film layer-equipped substrate in which a light emitting layer having a lower compound semiconductor thin film layer and an upper compound semiconductor thin film layer is formed on the upper surface side of an insulating or high-resistance substrate. Forming a plurality of upper shallow grooves linearly from the light emitting layer side to the lower compound semiconductor thin film layer by a plurality of upper shallow grooves, thereby forming a portion sandwiched by the upper shallow grooves as a light emitting section; A first electrode forming step of forming a first electrode on the upper surface side of the upper compound semiconductor thin film layer, and using a dicer, along a center line of the upper shallow groove, narrower than the width of the upper shallow groove and An upper deep groove forming step of forming an upper deep groove formed of a groove having a predetermined depth reaching at least the substrate, and using a dicer from the lower side of the substrate at a predetermined angle other than zero degree with respect to the upper deep groove. Another groove to be formed A lower groove portion provided at least one or more per one light emitting portion and having a depth at least larger than a thickness obtained by subtracting the predetermined depth from the thickness of the substrate with a compound semiconductor thin film layer; Forming a through-hole at the intersection with the dicer groove and forming a through-hole, and using the through-hole to form the light-emitting portion, at least from the side of the lower compound semiconductor thin film layer. A thin-film electrode wiring portion forming step of forming a thin-film electrode wiring portion composed of a thin-film electrode wiring over the side surface of the substrate, and simultaneously with or before or after the thin-film electrode wiring portion forming step, on the lower surface side of the substrate, A second electrode forming step of forming a second electrode paired with the first electrode, and a predetermined cutting means such as a dicer are used along the upper shallow groove formed in the upper deep groove forming step. Method of manufacturing a compound semiconductor light emitting device characterized by separating each emission portion and a compound semiconductor light-emitting device and forming isolation step.
JP15441497A 1997-05-27 1997-05-27 Compound semiconductor light emitting device Expired - Fee Related JP3916726B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15441497A JP3916726B2 (en) 1997-05-27 1997-05-27 Compound semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15441497A JP3916726B2 (en) 1997-05-27 1997-05-27 Compound semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JPH10335699A true JPH10335699A (en) 1998-12-18
JP3916726B2 JP3916726B2 (en) 2007-05-23

Family

ID=15583644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15441497A Expired - Fee Related JP3916726B2 (en) 1997-05-27 1997-05-27 Compound semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP3916726B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688037B1 (en) 2006-09-30 2007-03-02 에피밸리 주식회사 Iii-nitride semiconductor light emitting device
JP2007287849A (en) * 2006-04-14 2007-11-01 Nichia Chem Ind Ltd Semiconductor luminous element
WO2008026902A1 (en) * 2006-08-31 2008-03-06 Epivalley Co., Ltd. Iii-nitride semiconductor light emitting device
CN101887938A (en) * 2010-06-29 2010-11-17 张汝京 LED chip and manufacturing method thereof
US20110059559A1 (en) * 2006-11-08 2011-03-10 Industrial Technology Research Institute Alternating current light-emitting device and fabrication method thereof
US8039283B2 (en) 2005-12-26 2011-10-18 Panasonic Corporation Nitride compound semiconductor element and method for manufacturing same
JP2019212859A (en) * 2018-06-08 2019-12-12 三菱電機株式会社 Semiconductor laser element
CN111133643A (en) * 2017-09-20 2020-05-08 松下电器产业株式会社 Semiconductor laser element
CN113437185A (en) * 2021-06-23 2021-09-24 南方科技大学 Method and system for efficiently preparing Micro-LED chip

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011135866A1 (en) 2010-04-28 2011-11-03 パナソニック株式会社 Nitride-type semiconductor element and process for production thereof
KR101886153B1 (en) * 2011-12-26 2018-09-11 엘지이노텍 주식회사 Light emitting device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330631A (en) * 1995-03-24 1996-12-13 Sanyo Electric Co Ltd Light-emitting semiconductor element and its manufacture
JPH09129919A (en) * 1995-10-27 1997-05-16 Nichia Chem Ind Ltd Nitride semiconductor light emitting device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330631A (en) * 1995-03-24 1996-12-13 Sanyo Electric Co Ltd Light-emitting semiconductor element and its manufacture
JPH09129919A (en) * 1995-10-27 1997-05-16 Nichia Chem Ind Ltd Nitride semiconductor light emitting device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8039283B2 (en) 2005-12-26 2011-10-18 Panasonic Corporation Nitride compound semiconductor element and method for manufacturing same
US8306085B2 (en) 2005-12-26 2012-11-06 Panasonic Corporation Nitride compound semiconductor element and method for manufacturing same
JP2007287849A (en) * 2006-04-14 2007-11-01 Nichia Chem Ind Ltd Semiconductor luminous element
WO2008026902A1 (en) * 2006-08-31 2008-03-06 Epivalley Co., Ltd. Iii-nitride semiconductor light emitting device
KR100688037B1 (en) 2006-09-30 2007-03-02 에피밸리 주식회사 Iii-nitride semiconductor light emitting device
US8486734B2 (en) * 2006-11-08 2013-07-16 Epistar Corporation Alternating current light-emitting device and fabrication method thereof
US20110059559A1 (en) * 2006-11-08 2011-03-10 Industrial Technology Research Institute Alternating current light-emitting device and fabrication method thereof
CN101887938A (en) * 2010-06-29 2010-11-17 张汝京 LED chip and manufacturing method thereof
CN111133643A (en) * 2017-09-20 2020-05-08 松下电器产业株式会社 Semiconductor laser element
JPWO2019058802A1 (en) * 2017-09-20 2020-11-05 パナソニック株式会社 Semiconductor laser element
US11545812B2 (en) 2017-09-20 2023-01-03 Panasonic Holdings Corporation Semiconductor laser element
CN111133643B (en) * 2017-09-20 2023-10-20 松下控股株式会社 Semiconductor laser device
JP2019212859A (en) * 2018-06-08 2019-12-12 三菱電機株式会社 Semiconductor laser element
CN113437185A (en) * 2021-06-23 2021-09-24 南方科技大学 Method and system for efficiently preparing Micro-LED chip

Also Published As

Publication number Publication date
JP3916726B2 (en) 2007-05-23

Similar Documents

Publication Publication Date Title
JP4632690B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP5313256B2 (en) Strong LED structure for substrate lift-off
JP2005108863A (en) Vertical gallium nitride light emitting diode and its manufacturing method
KR20120107874A (en) Light emitting diode package and method for the same
WO2003044872A1 (en) Compound semiconductor light emitting device and its manufacturing method
JP2012074665A (en) Light-emitting diode
JPH114020A (en) Semiconductor light-emitting element, manufacture thereof and semiconductor light-emitting device
JPH1074978A (en) Semiconductor light-emitting element, semiconductor light-emitting device using it and manufacture of semiconductor light-emitting element
KR100649763B1 (en) A method of producing vertical nitride light emitting devices
WO1998044569A1 (en) Light emitting device and method for manufacturing the same
KR100431760B1 (en) AlGaInN LED device and their fabrication method
JP2012199357A (en) Semiconductor light-emitting element and manufacturing method of the same
JP3916726B2 (en) Compound semiconductor light emitting device
JP3752339B2 (en) Semiconductor light emitting device
US7768022B2 (en) Light emitting diode and fabricating method thereof
JP2004228290A (en) Semiconductor light emitting element and its fabricating process
JP3303154B2 (en) Semiconductor light emitting device
JP2004297095A (en) Process for fabricating compound semiconductor light emitting device
TWI453952B (en) Light emitting element and manufacturing method thereof
KR100889569B1 (en) GaN-based Light Emitting Diode and method for fabricating the same
KR100889568B1 (en) GaN-based Light Emitting Diode and method for fabricating the same
KR20140140399A (en) Light emitting diode having a plurality of light emitting elements and method of fabricating the same
JP3571477B2 (en) Semiconductor light emitting device
JPH10209506A (en) Manufacture of semiconductor light emitting element
JP2000077726A (en) Semiconductor element and manufacture thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070207

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees