JPH10335575A - High-frequency signal transmission line and semiconductor device using it - Google Patents

High-frequency signal transmission line and semiconductor device using it

Info

Publication number
JPH10335575A
JPH10335575A JP9146280A JP14628097A JPH10335575A JP H10335575 A JPH10335575 A JP H10335575A JP 9146280 A JP9146280 A JP 9146280A JP 14628097 A JP14628097 A JP 14628097A JP H10335575 A JPH10335575 A JP H10335575A
Authority
JP
Japan
Prior art keywords
transmission line
sheet
frequency signal
bypass
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9146280A
Other languages
Japanese (ja)
Inventor
Masahiko Nakanishi
雅彦 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9146280A priority Critical patent/JPH10335575A/en
Publication of JPH10335575A publication Critical patent/JPH10335575A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Waveguides (AREA)
  • Microwave Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a high-frequency signal transmission line in which a sheet resistor having a small resistance value can be obtained easily with accuracy and the resistance value of the sheet resistor can be changed easily and a semiconductor device using the transmission line. SOLUTION: In a high-frequency signal transmission line, bypass wires 21 and 22 which by-pass a sheet resistor 16 provided on a transmission line pattern 8 and by-pass wires 23 and 24 which by-pass a sheet resistor 17 provided on the pattern 8 are provided so that small resistance values which have been difficult to obtain upon forming the sheet resistors can be obtained with substantially high accuracy. In addition, this high-frequency signal transmission line is used for a semiconductor device, such as the internally matched type FET 1, etc., which processes high-frequency signals.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、高周波信号伝送線
路、特にシート状の抵抗体が形成された高周波信号伝送
線路と、該高周波信号伝送線路を使用した半導体装置に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-frequency signal transmission line, particularly to a high-frequency signal transmission line having a sheet-shaped resistor formed thereon, and a semiconductor device using the high-frequency signal transmission line.

【0002】[0002]

【従来の技術】図10は、高周波信号伝送線路を使用し
た半導体装置における従来例の内部構造を示した平面図
であり、図10では、内部整合型FETを例にして示し
ている。図10において、信号の増幅を行う内部整合型
FET100は、金属パッケージ101、入力側整合回
路基板102、出力側整合回路基板103及びFETチ
ップ104,105で形成されている。入力側整合回路
基板102及び出力側整合回路基板103は、FETチ
ップ104,105とボンディングワイヤ106でそれ
ぞれ接続されている。
2. Description of the Related Art FIG. 10 is a plan view showing the internal structure of a conventional example of a semiconductor device using a high-frequency signal transmission line. FIG. 10 shows an internal matching FET as an example. In FIG. 10, an internal matching type FET 100 for amplifying a signal is formed by a metal package 101, an input side matching circuit board 102, an output side matching circuit board 103, and FET chips 104 and 105. The input side matching circuit board 102 and the output side matching circuit board 103 are connected to the FET chips 104 and 105 by bonding wires 106, respectively.

【0003】入力側整合回路基板102及び出力側整合
回路基板103は、それぞれ高誘電率基板上に例えばマ
イクロストリップ線路を用いた伝送線路パターンが形成
されている。すなわち、入力側整合回路基板102は、
伝送線路パターン107が形成された高誘電率基板10
8で形成されており、出力側整合回路基板103は、伝
送線路パターン109が形成された高誘電率基板110
で形成されている。また、伝送線路パターン107に
は、入力側の電極111が接続されており、伝送線路パ
ターン109には、出力側の電極112が接続されてお
り、入力側電極111は、内部整合型FET100のゲ
ート端子をなし、出力側電極112は、内部整合型FE
T100のドレイン端子をなし、金属パッケージ101
が内部整合型FET100のソース端子をなしている。
The input-side matching circuit board 102 and the output-side matching circuit board 103 each have a transmission line pattern using a microstrip line formed on a high dielectric constant substrate. That is, the input side matching circuit board 102
High permittivity substrate 10 on which transmission line pattern 107 is formed
8, the output-side matching circuit board 103 is a high-permittivity substrate 110 on which the transmission line pattern 109 is formed.
It is formed with. An input-side electrode 111 is connected to the transmission line pattern 107, an output-side electrode 112 is connected to the transmission line pattern 109, and the input-side electrode 111 is connected to the gate of the internal matching FET 100. The output side electrode 112 is an internal matching type FE
A drain terminal of T100, and a metal package 101
Are the source terminals of the internally matched FET 100.

【0004】また、伝送線路パターン107は、入力側
電極111をFETチップ104に接続する配線パター
ンと、入力側電極111をFETチップ105に接続す
る配線パターンとで形成されている。それぞれの配線パ
ターンには、シート抵抗体113が入力側電極111と
FETチップ104との間に接続されるように形成され
ており、シート抵抗体114が入力側電極111とFE
Tチップ105との間に接続されるように形成されてい
る。すなわち、伝送線路パターン107は、シート抵抗
体113,114と、入力側電極111から2つに分岐
したパターンを形成する配線パターン115と、シート
抵抗体113を介してFETチップ104を配線パター
ン115に接続する配線パターン116と、シート抵抗
体114を介してFETチップ105を配線パターン1
15に接続する配線パターン117とで形成されてい
る。
The transmission line pattern 107 is formed by a wiring pattern for connecting the input electrode 111 to the FET chip 104 and a wiring pattern for connecting the input electrode 111 to the FET chip 105. In each wiring pattern, a sheet resistor 113 is formed so as to be connected between the input electrode 111 and the FET chip 104, and the sheet resistor 114 is connected to the input electrode 111 and the FE.
It is formed so as to be connected to the T chip 105. That is, the transmission line pattern 107 includes sheet resistors 113 and 114, a wiring pattern 115 that forms a pattern branched into two from the input-side electrode 111, and the FET chip 104 connected to the wiring pattern 115 via the sheet resistor 113. The wiring pattern 116 to be connected and the FET chip 105 via the sheet resistor 114 are connected to the wiring pattern 1.
15 and a wiring pattern 117 connected to the wiring pattern 117.

【0005】内部整合型FET100は、入力側電極1
11から高周波信号が入力され、該高周波信号は、伝送
線路パターン107を介してFETチップ104及び1
05にそれぞれ入力され、FETチップ104及び10
5で増幅された後、伝送線路パターン109を介して出
力側電極112から出力されるが、その過程で生じる高
周波信号の減衰や反射を最小にしなければならない。こ
のため、高周波信号を伝達する伝送線路パターン107
及び109のインピーダンスをそれぞれの部分部分で最
適化を行う必要があり、所望のインピーダンスを得るた
めに伝送線路パターン107及び109は、配線パター
ンの幅を太くしたり細くしたりした複雑なパターンを形
成している。このことから、伝送線路パターン107
は、入力側の整合回路(以下、これを入力側整合回路と
呼ぶ)を形成するものであり、伝送線路パターン109
は、出力側の整合回路(以下、これを出力側整合回路と
呼ぶ)を形成するものである。
The internal matching type FET 100 has an input side electrode 1
11, a high-frequency signal is input to the FET chips 104 and 1 via the transmission line pattern 107.
05, respectively, and the FET chips 104 and 10
After being amplified by 5, the signal is output from the output side electrode 112 via the transmission line pattern 109, and the attenuation and reflection of the high-frequency signal generated in the process must be minimized. For this reason, the transmission line pattern 107 for transmitting the high-frequency signal
It is necessary to optimize the impedance of each of the transmission line patterns 107 and 109. In order to obtain a desired impedance, the transmission line patterns 107 and 109 form a complicated pattern in which the width of the wiring pattern is increased or decreased. doing. From this, the transmission line pattern 107
Are used to form an input-side matching circuit (hereinafter referred to as an input-side matching circuit).
Form an output-side matching circuit (hereinafter, referred to as an output-side matching circuit).

【0006】また、高周波信号を増幅する回路で使用さ
れる内部整合型FET100は、高性能で増幅率が大き
い反面、発振等の不安定な動作を起こしやすいため、こ
のような不安定な動作を低減させるために、上記のよう
にシート抵抗体113,114を形成しており、シート
抵抗113,114は、入力側電極111から入力され
た高周波信号を減衰させてFETチップ104,105
に入力することから、FETチップ104,105の動
作を安定させるものである。この場合、シート抵抗体1
13,114で必要とされる抵抗値は、内部整合型FE
T100の特性によって変わるが、通常0.1〜10Ω
程度である。
The internal matching FET 100 used in a circuit for amplifying a high-frequency signal has a high performance and a large amplification factor, but tends to cause unstable operation such as oscillation. In order to reduce the frequency, the sheet resistors 113 and 114 are formed as described above. The sheet resistors 113 and 114 attenuate the high-frequency signal input from the input electrode 111 to reduce the FET chips 104 and 105.
, The operation of the FET chips 104 and 105 is stabilized. In this case, the sheet resistor 1
The resistance values required by the internal matching FE
Depending on the characteristics of T100, it is usually 0.1-10Ω
It is about.

【0007】[0007]

【発明が解決しようとする課題】内部整合型FET10
0において、入力側整合回路を構成するシート抵抗体1
13,114は、FETチップ104,105の動作を
安定させる働きと共に、結果として信号増幅素子として
の増幅率を変化させる。このため、シート抵抗体11
3,114は、抵抗値が所望の値になるように高精度に
形成される必要がある。シート抵抗体113,114
は、高誘電率基板108上に形成されたタンタル又はタ
ングステンといった金属の窒化物等の薄膜で形成され、
このようにして得られるシート抵抗体113,114の
シート抵抗値は、数十Ω/□である。また、シート抵抗
体113,114の幅、すなわち電気信号の伝播する方
向に対して直角方向の長さは、伝送線路パターン107
のインピーダンス設計で決まり、1GHzを超える高周
波信号を増幅する増幅器では通常1mm以下である。
SUMMARY OF THE INVENTION Internally Matched FET 10
0, the sheet resistor 1 constituting the input-side matching circuit
The elements 13 and 114 stabilize the operation of the FET chips 104 and 105 and, as a result, change the amplification factor as a signal amplifying element. Therefore, the sheet resistor 11
3 and 114 need to be formed with high precision so that the resistance value becomes a desired value. Sheet resistors 113 and 114
Is formed of a thin film of a metal nitride such as tantalum or tungsten formed on the high dielectric substrate 108,
The sheet resistance values of the sheet resistors 113 and 114 obtained in this way are several tens Ω / □. The width of the sheet resistors 113 and 114, that is, the length in the direction perpendicular to the direction in which the electric signal propagates, is determined by the transmission line pattern 107.
Is generally 1 mm or less for an amplifier that amplifies a high-frequency signal exceeding 1 GHz.

【0008】ここで、シート抵抗体113,114にお
いて、シート抵抗値25Ω/□、幅1mmのシート抵抗
体を使用して1±0.1Ωの抵抗値を得るには、シート
抵抗体の長さが0.04±0.004mmにする必要があ
るが、このような精度を確保することは困難であった。
また、内部整合型FET100の増幅率を変えたい場
合、シート抵抗体113,114の抵抗値を変更すれば
よいが、そのためには入力側整合回路基板102の伝送
線路パターン107における配線パターン全体を変更す
る必要があり、容易に行うことができなかった。
Here, in order to obtain a resistance value of 1 ± 0.1 Ω using a sheet resistor having a sheet resistance of 25 Ω / □ and a width of 1 mm in the sheet resistors 113 and 114, the length of the sheet resistor is required. Needs to be 0.04 ± 0.004 mm, but it has been difficult to secure such accuracy.
To change the amplification factor of the internally matched FET 100, the resistance values of the sheet resistors 113 and 114 may be changed. For this purpose, the entire wiring pattern of the transmission line pattern 107 of the input side matching circuit board 102 is changed. And it could not be done easily.

【0009】本発明は、上記のような問題を解決するた
めになされたものであり、小さな抵抗値のシート抵抗体
を精度よく容易に得ることができると共に、シート抵抗
体の抵抗値を容易に変更することができる高周波信号伝
送線路を得、更に該高周波信号伝送線路を使用した半導
体装置を得ることを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem, and a sheet resistor having a small resistance value can be easily obtained with high accuracy, and the resistance value of the sheet resistor can be easily determined. An object is to obtain a high-frequency signal transmission line that can be changed, and further to obtain a semiconductor device using the high-frequency signal transmission line.

【0010】[0010]

【課題を解決するための手段】この発明に係る高周波信
号伝送線路は、基板上に形成された高周波信号の伝送線
路に、該伝送線路のインピーダンスを調整する少なくと
も1つのシート状の抵抗体を設けた高周波信号伝送線路
において、該シート状の抵抗体を挟む伝送線路を幅方向
の一部分で短絡させ、上記伝送線路を流れる一部の高周
波信号に対して少なくとも1つのシート状の抵抗体をバ
イパスさせるバイパス線路を設けるものである。
According to the high frequency signal transmission line of the present invention, at least one sheet-like resistor for adjusting the impedance of the transmission line is provided on a high frequency signal transmission line formed on a substrate. In the high-frequency signal transmission line, the transmission line sandwiching the sheet-shaped resistor is short-circuited at a part in the width direction, and at least one sheet-shaped resistor is bypassed for a part of the high-frequency signal flowing through the transmission line. A bypass line is provided.

【0011】また、この発明に係る高周波信号伝送線路
は、請求項1において、上記バイパス線路は、複数のバ
イパス線路で形成されるものである。
Further, in the high-frequency signal transmission line according to the present invention, in claim 1, the bypass line is formed by a plurality of bypass lines.

【0012】また、この発明に係る高周波信号伝送線路
は、請求項2において、上記各バイパス線路は、伝送線
路の幅の1/4以上の距離を置いてそれぞれ設けられる
ものである。
Further, in the high-frequency signal transmission line according to the present invention, in claim 2, each of the bypass lines is provided at a distance of at least 1 / of the width of the transmission line.

【0013】また、この発明に係る高周波信号伝送線路
は、請求項1から請求項3のいずれかにおいて、上記バ
イパス線路は、ボンディングワイヤで形成されるもので
ある。
Further, in the high-frequency signal transmission line according to the present invention, in any one of the first to third aspects, the bypass line is formed by a bonding wire.

【0014】また、この発明に係る高周波信号伝送線路
は、請求項1から請求項3のいずれかにおいて、上記バ
イパス線路は、シート状の抵抗体上に形成された導電材
で形成されるものである。
Further, in the high-frequency signal transmission line according to the present invention, in any one of the first to third aspects, the bypass line is formed of a conductive material formed on a sheet-shaped resistor. is there.

【0015】また、この発明に係る半導体装置は、基板
上に形成された高周波信号の伝送線路に、該伝送線路の
インピーダンスを調整する少なくとも1つのシート状の
抵抗体を設けた高周波信号伝送線路を備えた半導体装置
において、該シート状の抵抗体を挟む伝送線路を幅方向
の一部分で短絡させ、上記伝送線路を流れる一部の高周
波信号に対して少なくとも1つのシート状の抵抗体をバ
イパスさせるバイパス線路を設けるものである。
Further, the semiconductor device according to the present invention includes a high-frequency signal transmission line in which at least one sheet-shaped resistor for adjusting the impedance of the transmission line is provided on the high-frequency signal transmission line formed on the substrate. In a semiconductor device provided with a bypass, a transmission line sandwiching the sheet-shaped resistor is short-circuited at a part in the width direction, and at least one sheet-shaped resistor is bypassed for a part of a high-frequency signal flowing through the transmission line. A line is provided.

【0016】また、この発明に係る半導体装置は、請求
項6において、上記バイパス線路は、複数のバイパス線
路で形成されるものである。
Further, in the semiconductor device according to the present invention, in claim 6, the bypass line is formed by a plurality of bypass lines.

【0017】また、この発明に係る半導体装置は、請求
項7において、上記各バイパス線路は、伝送線路の幅の
1/4以上の距離を置いてそれぞれ設けられるものであ
る。
Further, in the semiconductor device according to the present invention, in claim 7, each of the bypass lines is provided at a distance of at least 1 / of the width of the transmission line.

【0018】また、この発明に係る半導体装置は、請求
項6から請求項8のいずれかにおいて、上記バイパス線
路は、ボンディングワイヤで形成されるものである。
Further, in the semiconductor device according to the present invention, in any one of the sixth to eighth aspects, the bypass line is formed by a bonding wire.

【0019】また、この発明に係る半導体装置は、請求
項6から請求項8のいずれかにおいて、上記バイパス線
路は、シート状の抵抗体上に形成された導電材で形成さ
れるものである。
Further, in the semiconductor device according to the present invention, in any one of claims 6 to 8, the bypass line is formed of a conductive material formed on a sheet-shaped resistor.

【0020】[0020]

【発明の実施の形態】次に、図面に示す実施の形態に基
づいて、本発明を詳細に説明する。 実施の形態1.図1は、本発明の実施の形態1における
高周波信号伝送線路を使用した半導体装置の内部構造例
を示した平面図であり、図1では、内部整合型FETを
例にして示している。図1において、高周波信号の増幅
を行う内部整合型FET1は、例えば銅に金メッキをし
て形成された金属パッケージ2、入力側整合回路基板
3、出力側整合回路基板4及びFETチップ5,6で形
成されている。入力側整合回路基板3及び出力側整合回
路基板4は、FETチップ5,6とボンディングワイヤ
7でそれぞれ接続されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described in detail based on an embodiment shown in the drawings. Embodiment 1 FIG. FIG. 1 is a plan view showing an example of the internal structure of a semiconductor device using a high-frequency signal transmission line according to the first embodiment of the present invention. FIG. 1 shows an internal matching FET as an example. In FIG. 1, an internally matched FET 1 for amplifying a high-frequency signal includes a metal package 2 formed by, for example, gold plating on copper, an input side matching circuit board 3, an output side matching circuit board 4, and FET chips 5 and 6. Is formed. The input side matching circuit board 3 and the output side matching circuit board 4 are connected to the FET chips 5 and 6 by bonding wires 7, respectively.

【0021】入力側整合回路基板3及び出力側整合回路
基板4は、それぞれ高誘電率基板上に例えばマイクロス
トリップ線路を用いた伝送線路パターンが形成されてい
る。すなわち、入力側整合回路基板3は、伝送線路パタ
ーン8が形成された高誘電率基板9で形成されており、
出力側整合回路基板4は、伝送線路パターン10が形成
された高誘電率基板11で形成されている。また、伝送
線路パターン8は、例えば金で形成されたリボン12を
用いて入力側の電極13に電気的に接続されており、同
様に、伝送線路パターン10は、例えば金で形成された
リボン14を用いて出力側の電極15に電気的に接続さ
れている。入力側電極13は、内部整合型FET1のゲ
ート端子をなし、出力側電極15は、内部整合型FET
1のドレイン端子をなし、金属パッケージ2が内部整合
型FET1のソース端子をなしている。
Each of the input side matching circuit board 3 and the output side matching circuit board 4 has a transmission line pattern using a microstrip line, for example, formed on a high dielectric constant substrate. That is, the input side matching circuit board 3 is formed of the high dielectric constant board 9 on which the transmission line pattern 8 is formed,
The output side matching circuit board 4 is formed of a high dielectric constant board 11 on which a transmission line pattern 10 is formed. The transmission line pattern 8 is electrically connected to the input electrode 13 by using a ribbon 12 made of, for example, gold. Similarly, the transmission line pattern 10 is made of a ribbon 14 made of, for example, gold. Is electrically connected to the electrode 15 on the output side. The input side electrode 13 forms the gate terminal of the internal matching type FET 1, and the output side electrode 15
1 is a drain terminal, and the metal package 2 is a source terminal of the internally matched FET 1.

【0022】また、伝送線路パターン8は、入力側電極
13をFETチップ5に接続する配線パターンと、入力
側電極13をFETチップ6に接続する配線パターンと
で形成されている。該各配線パターンには、シート抵抗
体16が入力側電極13とFETチップ5との間に接続
されるように形成されており、シート抵抗体17が入力
側電極13とFETチップ6との間に接続されるように
形成されている。すなわち、伝送線路パターン8は、入
力側電極13から2つに分岐したパターンを形成する配
線パターン18と、FETチップ5をボンディングワイ
ヤ7及びシート抵抗体16を介して配線パターン18に
接続する配線パターン19と、FETチップ6をボンデ
ィングワイヤ7及びシート抵抗体17を介して配線パタ
ーン18に接続する配線パターン20とを有している。
The transmission line pattern 8 includes a wiring pattern for connecting the input electrode 13 to the FET chip 5 and a wiring pattern for connecting the input electrode 13 to the FET chip 6. In each wiring pattern, a sheet resistor 16 is formed so as to be connected between the input electrode 13 and the FET chip 5, and a sheet resistor 17 is connected between the input electrode 13 and the FET chip 6. It is formed so that it may be connected to. That is, the transmission line pattern 8 includes a wiring pattern 18 that forms a pattern branched from the input electrode 13 into two, and a wiring pattern that connects the FET chip 5 to the wiring pattern 18 via the bonding wire 7 and the sheet resistor 16. 19 and a wiring pattern 20 for connecting the FET chip 6 to the wiring pattern 18 via the bonding wire 7 and the sheet resistor 17.

【0023】更に、電気信号がシート抵抗体16をバイ
パスするために、配線パターン18及び19は、導電性
のワイヤで形成されたバイパスワイヤ21及び22で電
気的に接続される。同様に、電気信号がシート抵抗体1
7をバイパスするために、配線パターン18及び20
は、導電性のワイヤで形成されたバイパスワイヤ23及
び24で電気的に接続され、バイパスワイヤ21〜24
には、例えばボンディングワイヤを使用する。このよう
に、伝送線路パターン8は、シート抵抗体16,17
と、配線パターン18〜20と、バイパスワイヤ21〜
24とで形成され、本実施の形態1における高周波信号
伝送線路を形成している。なお、バイパスワイヤ21〜
24はバイパス線路をなす。
Further, in order for an electric signal to bypass the sheet resistor 16, the wiring patterns 18 and 19 are electrically connected by bypass wires 21 and 22 formed of conductive wires. Similarly, the electric signal is applied to the sheet resistor 1
7 to bypass the wiring patterns 18 and 20
Are electrically connected by bypass wires 23 and 24 formed of conductive wires, and are connected to bypass wires 21 to 24.
For example, a bonding wire is used. As described above, the transmission line pattern 8 is formed by the sheet resistors 16 and 17.
, Wiring patterns 18 to 20, and bypass wires 21 to
24 to form the high-frequency signal transmission line according to the first embodiment. In addition, the bypass wires 21 to 21
24 forms a bypass line.

【0024】内部整合型FET1は、入力側電極13か
ら高周波信号が入力され、該高周波信号は、伝送線路パ
ターン8を介してFETチップ5及び6にそれぞれ入力
され、FETチップ5及び6で増幅された後、伝送線路
パターン10を介して出力側電極15から出力される
が、その過程で生じる高周波信号の減衰や反射を最小に
しなければならない。このため、高周波信号を伝達する
伝送線路パターン8及び10のインピーダンスを各部分
部分で最適化を行う必要があり、所望のインピーダンス
を得るために伝送線路パターン8及び10は、配線パタ
ーンの幅を太くしたり細くしたりした複雑なパターンを
形成している。このことから、伝送線路パターン8は、
入力側のインピーダンス整合回路(以下、これを入力側
整合回路と呼ぶ)を形成するものであり、伝送線路パタ
ーン10は、出力側のインピーダンス整合回路(以下、
これを出力側整合回路と呼ぶ)を形成するものである。
A high-frequency signal is input to the internal matching type FET 1 from the input electrode 13, and the high-frequency signal is input to the FET chips 5 and 6 via the transmission line pattern 8 and amplified by the FET chips 5 and 6. After that, the signal is output from the output-side electrode 15 via the transmission line pattern 10, and the attenuation and reflection of the high-frequency signal generated in the process must be minimized. For this reason, it is necessary to optimize the impedance of the transmission line patterns 8 and 10 for transmitting the high-frequency signal in each part, and in order to obtain a desired impedance, the transmission line patterns 8 and 10 have a large wiring pattern width. It forms a complicated pattern that is thin or thin. From this, the transmission line pattern 8 is
The transmission line pattern 10 forms an input-side impedance matching circuit (hereinafter, referred to as an input-side matching circuit).
This is called an output-side matching circuit).

【0025】また、高周波信号を増幅する回路で使用さ
れる内部整合型FET1は、高性能で増幅率が大きい反
面、発振等の不安定な動作を起こしやすいため、このよ
うな不安定な動作を低減させるために、上記のようにシ
ート抵抗体16及び17を形成しており、シート抵抗体
16及び17は、入力側電極13から入力された高周波
信号を減衰させてFETチップ5及び6に入力すること
から、FETチップ5及び6の動作を安定させるもので
ある。
The internally matched FET 1 used in a circuit for amplifying a high-frequency signal has high performance and a large amplification factor, but tends to cause unstable operation such as oscillation. In order to reduce this, the sheet resistors 16 and 17 are formed as described above. The sheet resistors 16 and 17 attenuate the high-frequency signal input from the input electrode 13 and input the high-frequency signal to the FET chips 5 and 6. Therefore, the operation of the FET chips 5 and 6 is stabilized.

【0026】ここで、伝送線路パターン8に流れる電気
信号が直流信号である場合、シート抵抗体16とバイパ
スワイヤ21,22との合成されたコンダクタンスは、
オームの法則により、シート抵抗体16、バイパスワイ
ヤ21及びバイパスワイヤ22の各コンダクタンスの和
となる。すなわち、バイパスワイヤ21,22の抵抗値
が十分に小さい場合、電気信号のほとんどすべてがバイ
パスワイヤ21,22を通って流れるため、シート抵抗
体16はバイパスワイヤ21,22で短絡され、直流信
号に対する抵抗はほぼ零となる。このことは、シート抵
抗体17と、バイパスワイヤ23,24とにおいても同
様である。
When the electric signal flowing through the transmission line pattern 8 is a DC signal, the combined conductance of the sheet resistor 16 and the bypass wires 21 and 22 is as follows.
According to Ohm's law, the sum of the conductances of the sheet resistor 16, the bypass wire 21, and the bypass wire 22 is obtained. That is, when the resistance values of the bypass wires 21 and 22 are sufficiently small, almost all of the electric signals flow through the bypass wires 21 and 22, so that the sheet resistor 16 is short-circuited by the bypass wires 21 and 22 to prevent a direct current signal from flowing. The resistance becomes almost zero. The same applies to the sheet resistor 17 and the bypass wires 23 and 24.

【0027】しかし、伝送線路パターン8に流れる電気
信号が高周波信号である場合、電気信号は、電波として
の性質を有し、周波数が高くなればなるほど直進性が強
くなる。このため、シート抵抗体16をバイパスするバ
イパスワイヤ21及び22が存在しても、電気信号の直
進性が勝る場合、電気信号はシート抵抗体16を流れる
ことになる。すなわち、入力側電極13から流れてきた
高周波信号の内、シート抵抗体16において、バイパス
ワイヤ21及び22から離れたところを流れる高周波信
号はシート抵抗体16を流れ、バイパスワイヤ21及び
22の近傍を流れる高周波信号はバイパスワイヤ21及
び22を流れる。
However, when the electric signal flowing through the transmission line pattern 8 is a high-frequency signal, the electric signal has the property of a radio wave, and the higher the frequency, the higher the straightness. For this reason, even if the bypass wires 21 and 22 that bypass the sheet resistor 16 are present, the electric signal flows through the sheet resistor 16 if the straightness of the electric signal is superior. That is, of the high-frequency signals flowing from the input-side electrode 13, the high-frequency signals flowing away from the bypass wires 21 and 22 in the sheet resistor 16 flow through the sheet resistor 16 and pass near the bypass wires 21 and 22. The flowing high-frequency signal flows through the bypass wires 21 and 22.

【0028】このため、高周波信号に対する抵抗値は、
高周波信号が流れる部分における抵抗の平均値となり、
シート抵抗体16の抵抗値とバイパスワイヤ21,22
の抵抗値との間の実効的な値になる。このことから、バ
イパスワイヤ21及び22を設けることによって、シー
ト抵抗体16の抵抗値を変えずに高周波信号が流れる伝
送線路のインピーダンスを変えることができる。このこ
とは、シート抵抗体17と、バイパスワイヤ23,24
とにおいても同様である。
For this reason, the resistance value for the high frequency signal is
The average value of the resistance in the part where the high-frequency signal flows,
Resistance value of sheet resistor 16 and bypass wires 21 and 22
And an effective value between the resistance values. Thus, by providing the bypass wires 21 and 22, the impedance of the transmission line through which the high-frequency signal flows can be changed without changing the resistance value of the sheet resistor 16. This means that the sheet resistor 17 and the bypass wires 23, 24
The same applies to and.

【0029】図2は、シート抵抗体16の周辺部の例を
示した図であり、バイパスワイヤ21,22の接続位置
の例を示している。なお、シート抵抗体17の周辺部に
おいても図2と同様であるのでその説明を省略する。図
2において、シート抵抗体16及び配線パターン18,
19は、電気信号が流れる方向に対して対象に形成され
ており、シート抵抗体16は、配線パターン18の幅が
広くなった部分に形成されている。また、バイパスワイ
ヤ21,22は、シート抵抗体16の幅(電気信号が流
れる方向と直角をなす方向)の中心から一方の方向に偏
った位置に設けられている。
FIG. 2 is a diagram showing an example of a peripheral portion of the sheet resistor 16 and shows an example of a connection position of the bypass wires 21 and 22. The same applies to the peripheral portion of the sheet resistor 17 as in FIG. 2, the sheet resistor 16 and the wiring pattern 18,
Reference numeral 19 is formed symmetrically in the direction in which the electric signal flows, and the sheet resistor 16 is formed in a portion where the width of the wiring pattern 18 is increased. Further, the bypass wires 21 and 22 are provided at positions deviated in one direction from the center of the width of the sheet resistor 16 (the direction perpendicular to the direction in which the electric signal flows).

【0030】このような場合、バイパスワイヤ21,2
2は、図2で示した伝送線路パターン8において、どち
らか一方の端から伝送線路パターン8の幅aの1/4以
上の距離を置いて設けられ、シート抵抗体16の長さb
が伝送線路パターン8の幅aの1/10以下である場合
に、バイパスワイヤ21,22を設けたことによって、
シート抵抗体16、配線パターン18及び19からなる
高周波信号が流れる伝送線路のインピーダンスを効果的
に変えることができ、実質的にシート抵抗体16の抵抗
値を小さくしたことになる。
In such a case, the bypass wires 21 and
2 is provided at a distance of at least 1 / of the width a of the transmission line pattern 8 from one of the ends in the transmission line pattern 8 shown in FIG.
Is less than or equal to 1/10 of the width a of the transmission line pattern 8, by providing the bypass wires 21 and 22,
The impedance of the transmission line through which the high-frequency signal including the sheet resistor 16 and the wiring patterns 18 and 19 flows can be effectively changed, and the resistance value of the sheet resistor 16 is substantially reduced.

【0031】例えば、シート抵抗体16、配線パターン
18及び19からなる高周波信号が流れる伝送線路のイ
ンピーダンスを1±0.1Ωにする必要がある場合、シ
ート抵抗体16として5Ωの抵抗を使用し、シート抵抗
値25Ω/□、幅aが1mmのシート抵抗体を使用する
と、シート抵抗体16の長さbは0.2±0.02mmと
なり、製造可能な精度にすることができる。
For example, when it is necessary to set the impedance of the transmission line, through which the high-frequency signal including the sheet resistor 16 and the wiring patterns 18 and 19 flows, to 1 ± 0.1 Ω, a 5 Ω resistor is used as the sheet resistor 16. When a sheet resistor having a sheet resistance value of 25 Ω / □ and a width a of 1 mm is used, the length b of the sheet resistor 16 is 0.2 ± 0.02 mm, and the manufacturing accuracy can be improved.

【0032】ここで、伝送線路上において1本のバイパ
スワイヤが高周波信号をバイパスできる範囲は限られて
おり、該範囲は、電気信号が流れる方向と直角の方向
に、バイパスワイヤを中心にして対象に形成される。こ
のことから、バイパスワイヤ21及び22の間隔を狭く
し過ぎると、バイパスワイヤ21又は22のいずれか一
方だけを設けた場合と同じことになるが、バイパスワイ
ヤ21又は22のいずれか一方が断線しても、高周波信
号が流れる伝送線路のインピーダンスが変わることを防
止することができ、実質的なシート抵抗体16の抵抗値
が変わることを防止することができる。また、バイパス
ワイヤ21及び22の間隔を変えることによって、シー
ト抵抗体16、配線パターン18及び19からなる高周
波信号が流れる場合における伝送線路のインピーダンス
を変えることができ、実質的なシート抵抗体16の抵抗
値を変えることができる。
Here, the range in which a single bypass wire can bypass a high-frequency signal on a transmission line is limited, and the range is set in a direction perpendicular to the direction in which an electric signal flows, with the target being around the bypass wire. Formed. From this, if the interval between the bypass wires 21 and 22 is too narrow, it becomes the same as the case where only one of the bypass wires 21 or 22 is provided, but one of the bypass wires 21 or 22 is disconnected. However, it is possible to prevent the impedance of the transmission line through which the high-frequency signal flows from changing, thereby preventing the substantial resistance value of the sheet resistor 16 from changing. Further, by changing the interval between the bypass wires 21 and 22, the impedance of the transmission line when a high-frequency signal composed of the sheet resistor 16 and the wiring patterns 18 and 19 flows can be changed. The resistance value can be changed.

【0033】図3は、シート抵抗体16の周辺部の他の
例を示した図であり、バイパスワイヤ21及び22の接
続位置の他の例を示している。なお、シート抵抗体17
の周辺部においても図3と同様であるのでその説明を省
略する。図3において、シート抵抗体16及び配線パタ
ーン18,19は、電気信号が流れる方向に対して対象
に形成されており、シート抵抗体16は、配線パターン
18の幅が広くなった部分に形成されている。また、バ
イパスワイヤ21及び22は、シート抵抗体16の幅
(電気信号が流れる方向と直角をなす方向)の中心から
相反する方向にそれぞれ設けられている。
FIG. 3 is a diagram showing another example of the peripheral portion of the sheet resistor 16, and shows another example of the connection position of the bypass wires 21 and 22. The sheet resistor 17
3 is similar to that of FIG. 3, and the description thereof will be omitted. In FIG. 3, the sheet resistor 16 and the wiring patterns 18 and 19 are formed symmetrically in the direction in which the electric signal flows, and the sheet resistor 16 is formed in a portion where the width of the wiring pattern 18 is increased. ing. The bypass wires 21 and 22 are provided in directions opposite to the center of the width of the sheet resistor 16 (direction perpendicular to the direction in which the electric signal flows).

【0034】このような場合、バイパスワイヤ21及び
22は、図3で示した伝送線路パターン8において、伝
送線路パターンの幅aの1/4以上の距離を置いて設け
られ、シート抵抗体16の長さbが伝送線路パターン8
の幅aの1/10以下である場合に、バイパスワイヤ2
1及び22を設けたことによって、シート抵抗体16、
配線パターン18及び19からなる高周波信号が流れる
伝送線路のインピーダンスを効果的に変えることがで
き、実質的にシート抵抗体16の抵抗値を小さくしたこ
とになる。
In such a case, the bypass wires 21 and 22 are provided at a distance of at least 1 / of the width a of the transmission line pattern in the transmission line pattern 8 shown in FIG. Length b is transmission line pattern 8
Is less than 1/10 of the width a of the bypass wire 2
By providing 1 and 22, the sheet resistor 16,
The impedance of the transmission line through which the high-frequency signal composed of the wiring patterns 18 and 19 flows can be effectively changed, which means that the resistance value of the sheet resistor 16 has been substantially reduced.

【0035】また、図2及び図3においては、シート抵
抗体16及び配線パターン18,19は、電気信号が流
れる方向に対して対象に形成されていたが、電気信号が
流れる方向に対して非対称に形成されている場合につい
て説明する。図4は、シート抵抗体16の周辺部の他の
例を示した図であり、バイパスワイヤ21及び22の接
続位置の他の例を示している。なお、シート抵抗体17
の周辺部においても図4と同様であるのでその説明を省
略する。図4において、シート抵抗体16及び配線パタ
ーン18,19は、電気信号が流れる方向に対して非対
象に形成されており、シート抵抗体16は、配線パター
ン18の幅が広くなった部分に形成されている。このよ
うな場合、電気信号が流れる方向に対して対象に形成さ
れている場合と比較して、シート抵抗体16を流れる電
気信号における場所による差が生じる。
In FIGS. 2 and 3, the sheet resistor 16 and the wiring patterns 18 and 19 are formed symmetrically with respect to the direction in which the electric signal flows, but are asymmetric with respect to the direction in which the electric signal flows. Will be described. FIG. 4 is a diagram illustrating another example of the peripheral portion of the sheet resistor 16, and illustrates another example of a connection position of the bypass wires 21 and 22. The sheet resistor 17
4 is the same as that in FIG. 4, and the description thereof will be omitted. In FIG. 4, the sheet resistor 16 and the wiring patterns 18 and 19 are formed asymmetrically with respect to the direction in which the electric signal flows, and the sheet resistor 16 is formed in a portion where the width of the wiring pattern 18 is increased. Have been. In such a case, there is a difference depending on a place in the electric signal flowing through the sheet resistor 16 as compared with the case where the electric signal is formed symmetrically in the direction in which the electric signal flows.

【0036】ここで、電気信号の流れの中心Qから伝送
線路パターン8の一端までの距離をEとし、伝送線路パ
ターン8の他端までの距離をFとする。例えば、FがE
よりも十分に長い場合、高周波信号は伝送線路パターン
8のF側よりもE側の方に多く流れる。このことから、
バイパスワイヤ21及び22を伝送線路パターン8のF
側に設けることによって、シート抵抗体16、配線パタ
ーン18及び19からなる高周波信号が流れる場合にお
ける伝送線路のインピーダンスをより細かく変えること
ができ、実質的にシート抵抗体16の抵抗値をより細か
く低下させることができる。
Here, the distance from the center Q of the flow of the electric signal to one end of the transmission line pattern 8 is E, and the distance from the other end of the transmission line pattern 8 is F. For example, if F is E
When the transmission line pattern 8 is longer than the transmission line pattern 8, the high-frequency signal flows more toward the E side than the F side of the transmission line pattern 8. From this,
Connect the bypass wires 21 and 22 to the F
By providing the sheet resistor 16 on the side, the impedance of the transmission line when a high-frequency signal composed of the sheet resistor 16 and the wiring patterns 18 and 19 flows can be changed more finely, and the resistance value of the sheet resistor 16 can be reduced more finely. Can be done.

【0037】なお、図4の場合においても、図2のとき
と同様に、図4で示した伝送線路パターン8において、
バイパスワイヤ21及び22を、伝送線路パターン8の
どちらか一方の端から、伝送線路パターン8の幅aの1
/4以上の距離を置いて設け、シート抵抗体16の長さ
bが伝送線路パターン8の幅aの1/10以下である場
合に、バイパスワイヤ21及び22を設けたことによっ
て、シート抵抗体16、配線パターン18及び19から
なる高周波信号が流れる伝送線路のインピーダンスを効
果的に変えることができる。
In the case of FIG. 4, as in the case of FIG. 2, the transmission line pattern 8 shown in FIG.
Bypassing the bypass wires 21 and 22 from one end of the transmission line pattern 8 to the width a of the transmission line pattern 8
When the length b of the sheet resistor 16 is equal to or less than 1/10 of the width a of the transmission line pattern 8, the bypass wires 21 and 22 are provided. 16, the impedance of the transmission line through which the high frequency signal composed of the wiring patterns 18 and 19 flows can be effectively changed.

【0038】このように、本発明の実施の形態1におけ
る高周波信号伝送線路は、伝送線路パターン8に設けら
れたシート抵抗体16をバイパスするバイパスワイヤ2
1,22を、伝送線路パターン8に設けられたシート抵
抗体17をバイパスするバイパスワイヤ23,24をそ
れぞれ設けた。このことによって、シート抵抗体を形成
する上で困難であった小さな抵抗値を実質的に容易に高
精度で得ることができると共に、シート抵抗体の実質的
な抵抗値を容易に変えることができ、高周波信号伝送線
路におけるインピーダンスを容易に変えることができる
ため、製造効率が向上しコストの低減を図ることができ
る。更に、本実施の形態1の高周波信号伝送線路を高周
波信号を増幅する内部整合型FETの入力側整合回路に
使用することにより、入力側整合回路におけるインピー
ダンスを容易にきめ細かく変えることができ、製造効率
が向上すると共に、高周波信号伝送線路を使用する内部
整合型FET等の半導体装置における設計の自由度を向
上させることができる。
As described above, the high-frequency signal transmission line according to the first embodiment of the present invention includes the bypass wire 2 that bypasses the sheet resistor 16 provided in the transmission line pattern 8.
1 and 22 are provided with bypass wires 23 and 24 for bypassing the sheet resistor 17 provided in the transmission line pattern 8, respectively. Thus, a small resistance value, which has been difficult to form the sheet resistor, can be obtained substantially easily with high accuracy, and the substantial resistance value of the sheet resistor can be easily changed. Since the impedance of the high-frequency signal transmission line can be easily changed, the manufacturing efficiency can be improved and the cost can be reduced. Further, by using the high-frequency signal transmission line of the first embodiment for the input-side matching circuit of the internal matching FET for amplifying the high-frequency signal, the impedance in the input-side matching circuit can be easily and finely changed, and the manufacturing efficiency can be improved. And the degree of freedom in designing a semiconductor device such as an internal matching FET using a high-frequency signal transmission line can be improved.

【0039】実施の形態2.実施の形態1においては、
配線パターン18と19との間、及び配線パターン18
と20との間にそれぞれ1つのシート抵抗体が形成され
ていたが、配線パターン18と19との間、及び配線パ
ターン18と20との間にそれぞれ複数のシート抵抗体
が直列に形成されている場合について、本発明の実施の
形態2として説明する。図5は、本発明の実施の形態2
における高周波信号伝送線路を使用した半導体装置の内
部構造例を示した平面図であり、図5では、実施の形態
1と同様、内部整合型FETを例にして示している。な
お、図5では、図1と同じものは同じ符号で示してお
り、ここではその説明を省略すると共に図1との相違点
のみ説明する。
Embodiment 2 In the first embodiment,
Between the wiring patterns 18 and 19;
And 20, one sheet resistor is formed between the wiring patterns 18 and 19, and between the wiring patterns 18 and 20, a plurality of sheet resistors are formed in series. The case where there is is described as Embodiment 2 of the present invention. FIG. 5 shows Embodiment 2 of the present invention.
6 is a plan view showing an example of the internal structure of the semiconductor device using the high-frequency signal transmission line in FIG. 5, and FIG. 5 shows an internal matching FET as an example, as in the first embodiment. In FIG. 5, the same components as those in FIG. 1 are denoted by the same reference numerals, and the description thereof will be omitted and only the differences from FIG. 1 will be described.

【0040】図5における図1との相違点は、伝送線路
パターン8の配線パターンが変わったことと、配線パタ
ーン18と19との間に複数のシート抵抗体31〜33
が、配線パターン18と20との間に複数のシート抵抗
34〜36がそれぞれ形成されたことにある。更に、シ
ート抵抗体31及び34は複数の導電性のワイヤで短絡
されて高周波信号に対しても抵抗をなさず、シート抵抗
体32,33,35,36はそれぞれ複数のバイパスワ
イヤでバイパスされている。これらのことから、図1の
伝送線路パターン8を伝送線路パターン37にし、図1
の配線パターン18を配線パターン38に、図1の配線
パターン19を配線パターン39に、図1の配線パター
ン20を配線パターン40にした。これらに伴って、図
1の入力側整合回路基板3を入力側整合回路基板43と
し、図1の内部整合型FET1を内部整合型FET45
とした。
The difference between FIG. 5 and FIG. 1 is that the wiring pattern of the transmission line pattern 8 has changed, and that a plurality of sheet resistors 31 to 33 are provided between the wiring patterns 18 and 19.
However, a plurality of sheet resistors 34 to 36 are formed between the wiring patterns 18 and 20, respectively. Further, the sheet resistors 31 and 34 are short-circuited by a plurality of conductive wires and do not form a resistance to high-frequency signals, and the sheet resistors 32, 33, 35 and 36 are each bypassed by a plurality of bypass wires. I have. For these reasons, the transmission line pattern 8 in FIG.
1 was used as the wiring pattern 38, the wiring pattern 19 in FIG. 1 was used as the wiring pattern 39, and the wiring pattern 20 in FIG. Accordingly, the input side matching circuit board 3 of FIG. 1 is used as the input side matching circuit board 43, and the internal matching type FET 1 of FIG.
And

【0041】図5において、高周波信号の増幅を行う内
部整合型FET45は、金属パッケージ2、入力側整合
回路基板43、出力側整合回路基板4及びFETチップ
5,6で形成されている。入力側整合回路基板43及び
出力側整合回路基板4は、FETチップ5,6とボンデ
ィングワイヤ7でそれぞれ接続されている。入力側整合
回路基板43は、高誘電率基板上に例えばマイクロスト
リップ線路を用いた伝送線路パターンが形成されてい
る。すなわち、入力側整合回路基板43は、伝送線路パ
ターン37が形成された高誘電率基板9で形成されてい
る。また、伝送線路パターン37は、リボン12を用い
て入力側電極13に電気的に接続されている。入力側電
極13は、内部整合型FET45のゲート端子をなし、
出力側電極15は、内部整合型FET45のドレイン端
子をなし、金属パッケージ2が内部整合型FET45の
ソース端子をなしている。
In FIG. 5, an internal matching type FET 45 for amplifying a high frequency signal is formed by a metal package 2, an input side matching circuit board 43, an output side matching circuit board 4, and FET chips 5 and 6. The input side matching circuit board 43 and the output side matching circuit board 4 are connected to the FET chips 5 and 6 by bonding wires 7, respectively. The input-side matching circuit board 43 has a transmission line pattern using, for example, a microstrip line formed on a high-permittivity substrate. That is, the input side matching circuit board 43 is formed of the high dielectric constant board 9 on which the transmission line pattern 37 is formed. The transmission line pattern 37 is electrically connected to the input electrode 13 using the ribbon 12. The input side electrode 13 forms a gate terminal of the internal matching FET 45,
The output side electrode 15 forms a drain terminal of the internal matching FET 45, and the metal package 2 forms a source terminal of the internal matching FET 45.

【0042】また、伝送線路パターン37は、入力側電
極13をFETチップ5に接続する配線パターンと、入
力側電極13をFETチップ6に接続する配線パターン
とで形成されている。該各配線パターンには、直列に接
続されたシート抵抗体31〜33が入力側電極13とF
ETチップ5との間に接続されるように形成されてお
り、直列に接続されたシート抵抗体34〜36が入力側
電極13とFETチップ6との間に接続されるように形
成されている。すなわち、伝送線路パターン37は、入
力側電極13から2つに分岐したパターンを形成する配
線パターン38と、直列に接続されたシート抵抗体31
〜33を介してFETチップ5を配線パターン38に接
続する配線パターン39と、直列に接続されたシート抵
抗体34〜36を介してFETチップ6を配線パターン
38に接続する配線パターン40とを有している。
The transmission line pattern 37 is formed of a wiring pattern for connecting the input electrode 13 to the FET chip 5 and a wiring pattern for connecting the input electrode 13 to the FET chip 6. In each of the wiring patterns, sheet resistors 31 to 33 connected in series are connected to the input side electrode 13 and the F side.
Sheet resistors 34 to 36 connected in series are formed so as to be connected between the ET chip 5 and the input side electrode 13 and the FET chip 6. . That is, the transmission line pattern 37 includes a wiring pattern 38 forming a pattern branched into two from the input-side electrode 13 and a sheet resistor 31 connected in series.
And a wiring pattern 40 for connecting the FET chip 6 to the wiring pattern 38 via sheet resistors 34 to 36 connected in series. doing.

【0043】また、シート抵抗体31は配線パターン3
8に接続されると共に、シート抵抗体31と32は配線
パターン47で接続されている。また、シート抵抗体3
3は配線パターン39に接続されると共に、シート抵抗
体32と33は配線パターン48で接続されている。同
様に、シート抵抗体34は配線パターン38に接続され
ると共に、シート抵抗体34と35は配線パターン49
で接続されている。また、シート抵抗体36は配線パタ
ーン40に接続されると共に、シート抵抗体35と36
は配線パターン50で接続されている。
Further, the sheet resistor 31 is connected to the wiring pattern 3.
8 and the sheet resistors 31 and 32 are connected by a wiring pattern 47. Also, the sheet resistor 3
3 is connected to a wiring pattern 39, and the sheet resistors 32 and 33 are connected by a wiring pattern 48. Similarly, the sheet resistor 34 is connected to the wiring pattern 38, and the sheet resistors 34 and 35 are connected to the wiring pattern 49.
Connected by Further, the sheet resistor 36 is connected to the wiring pattern 40 and the sheet resistors 35 and 36 are connected.
Are connected by a wiring pattern 50.

【0044】シート抵抗体31及び34は、高周波信号
に対しても抵抗をなさないようにそれぞれ複数のボンデ
ィングワイヤ51で短絡されている。更に、シート抵抗
体32を電気信号がバイパスするために、配線パターン
48及び47は、導電性のワイヤで形成されたバイパス
ワイヤ52及び53で電気的に接続され、シート抵抗体
33を電気信号がバイパスするために、配線パターン3
9及び48は、導電性のワイヤで形成されたバイパスワ
イヤ54及び55で電気的に接続されている。
Each of the sheet resistors 31 and 34 is short-circuited by a plurality of bonding wires 51 so as not to make a resistance to a high-frequency signal. Further, in order for the electric signal to bypass the sheet resistor 32, the wiring patterns 48 and 47 are electrically connected by bypass wires 52 and 53 formed of conductive wires, and the electric signal passes through the sheet resistor 33. Wiring pattern 3 to bypass
9 and 48 are electrically connected by bypass wires 54 and 55 formed of conductive wires.

【0045】同様に、シート抵抗体35を電気信号がバ
イパスするために、配線パターン48及び49は、導電
性のワイヤで形成されたバイパスワイヤ56及び57で
電気的に接続され、シート抵抗体36を電気信号がバイ
パスするために、配線パターン40及び50は、導電性
のワイヤで形成されたバイパスワイヤ58及び59で電
気的に接続されている。バイパスワイヤ52〜59に
は、例えばボンディングワイヤを使用する。このよう
に、伝送線路パターン37は、シート抵抗体31〜36
と、配線パターン38〜40,47〜50と、各ボンデ
ィングワイヤ51と、バイパスワイヤ52〜59とで形
成され、本実施の形態2における高周波信号伝送線路を
形成している。なお、バイパスワイヤ52〜59はバイ
パス線路をなす。
Similarly, in order for the electric signal to bypass the sheet resistor 35, the wiring patterns 48 and 49 are electrically connected by bypass wires 56 and 57 formed of conductive wires. The wiring patterns 40 and 50 are electrically connected to each other by bypass wires 58 and 59 formed of conductive wires. As the bypass wires 52 to 59, for example, bonding wires are used. As described above, the transmission line pattern 37 includes the sheet resistors 31 to 36.
And the wiring patterns 38 to 40, 47 to 50, the bonding wires 51, and the bypass wires 52 to 59 to form the high-frequency signal transmission line according to the second embodiment. The bypass wires 52 to 59 form a bypass line.

【0046】図6は、シート抵抗体31〜33の周辺部
の例を示した図であり、図6を用いてシート抵抗体31
〜33の周辺の構造をもう少し詳細に説明する。なお、
シート抵抗体34〜36の周辺部においても図6と同様
であるのでその説明を省略する。図6において、シート
抵抗体31〜33及び配線パターン38,39,47,
48は、電気信号が流れる方向に対して対象であると共
に同じ幅で形成されており、シート抵抗体31〜33
は、配線パターン38の幅が同じである部分に形成され
ている。
FIG. 6 is a diagram showing an example of the periphery of the sheet resistors 31 to 33. Referring to FIG.
The structure around .about.33 will be described in more detail. In addition,
The peripheral portions of the sheet resistors 34 to 36 are the same as those in FIG. In FIG. 6, sheet resistors 31 to 33 and wiring patterns 38, 39, 47,
48 are symmetrical in the direction in which the electric signal flows and are formed with the same width.
Are formed in portions where the width of the wiring pattern 38 is the same.

【0047】各ボンディングワイヤ51は、シート抵抗
体31を短絡するようにそれぞれ配線パターン38及び
47を電気的に接続し、シート抵抗体31が高周波信号
に対しても抵抗をなさないようにする間隔でそれぞれ設
けられている。バイパスワイヤ52,53は、シート抵
抗体32の幅(電気信号が流れる方向と直角をなす方
向)の中心から一方の方向に偏った位置に設けられてい
る。また、バイパスワイヤ54,55は、例えば、シー
ト抵抗体33の幅の中心からバイパスワイヤ52,53
が設けられた方向と相対する方向に偏った位置に設けら
れている。
The bonding wires 51 are electrically connected to the wiring patterns 38 and 47 so as to short-circuit the sheet resistor 31, respectively, and are spaced so that the sheet resistor 31 does not make a resistance to a high-frequency signal. , Respectively. The bypass wires 52 and 53 are provided at positions deviated in one direction from the center of the width of the sheet resistor 32 (the direction perpendicular to the direction in which the electric signal flows). In addition, the bypass wires 54 and 55 are, for example, from the center of the width of the sheet resistor 33 to the bypass wires 52 and 53.
Is provided at a position deviated in a direction opposite to the direction in which is provided.

【0048】このようにすることによって、配線パター
ン38を流れてきた高周波信号は、シート抵抗体31を
流れることなく各ボンディングワイヤ51を流れる。更
に、バイパスワイヤ52及び53を流れる高周波信号の
ほとんどはシート抵抗体33を流れ、バイパスワイヤ5
4及び55を流れる高周波信号のほとんどはシート抵抗
体32を流れる経路をとる。
In this manner, the high-frequency signal flowing through the wiring pattern 38 flows through each bonding wire 51 without flowing through the sheet resistor 31. Further, most of the high-frequency signals flowing through the bypass wires 52 and 53 flow through the sheet resistor 33,
Most of the high frequency signals flowing through 4 and 55 take a path flowing through the sheet resistor 32.

【0049】上記のような場合、バイパスワイヤ52及
び53、並びにバイパスワイヤ54及び55は、図6で
示した伝送線路パターン37において、どちらか一方の
端から伝送線路パターン37の幅aの1/4以上の距離
を置いて設けられ、シート抵抗体32の長さb及びシー
ト抵抗体33の長さcがそれぞれ伝送線路パターン37
の幅aの1/10以下である場合に、バイパスワイヤ5
2〜55を設けたことによって、シート抵抗体32,3
3、及び配線パターン38,39,47,48からなる
高周波信号が流れる伝送線路のインピーダンスを効果的
に変えることができ、実質的にシート抵抗体32及び3
3の抵抗値を小さくしたことになる。
In the case described above, the bypass wires 52 and 53 and the bypass wires 54 and 55 are formed from one end of the transmission line pattern 37 shown in FIG. The length “b” of the sheet resistor 32 and the length “c” of the sheet resistor 33 are provided at a distance of four or more, respectively.
Is less than 1/10 of the width a of the bypass wire 5
2 to 55, the sheet resistors 32 and 3 are provided.
3, and the impedance of the transmission line through which the high-frequency signal including the wiring patterns 38, 39, 47, and 48 flows can be effectively changed, and the sheet resistors 32 and 3 can be substantially changed.
This means that the resistance value of No. 3 has been reduced.

【0050】このように、本発明の実施の形態2におけ
る高周波信号伝送線路は、伝送線路パターン37に設け
られた複数のシート抵抗体32,33をバイパスするバ
イパスワイヤ52〜55を、伝送線路パターン37に設
けられた複数のシート抵抗体35,36をバイパスする
バイパスワイヤ56〜59をそれぞれ設けた。このこと
によって、シート抵抗体を形成する上で困難であった小
さな抵抗値を実質的に容易に高精度で得ることができる
と共に、シート抵抗体の実質的な抵抗値を容易に変える
ことができ、高周波信号伝送線路における抵抗値を限ら
れた範囲で容易に変えることができるため、製造効率が
向上しコストの低減を図ることができる。更に、本実施
の形態2の高周波信号伝送線路を高周波信号を増幅する
内部整合型FETの入力側整合回路に使用することによ
り、入力側整合回路におけるインピーダンスを容易にき
め細かく変えることができ、製造効率が向上すると共
に、高周波信号伝送線路を使用する内部整合型FET等
の半導体装置における設計の自由度を向上させることが
できる。
As described above, in the high-frequency signal transmission line according to the second embodiment of the present invention, the bypass wires 52 to 55 that bypass the plurality of sheet resistors 32 and 33 provided in the transmission line pattern 37 are connected to the transmission line pattern. 37 are provided with bypass wires 56 to 59 for bypassing the plurality of sheet resistors 35 and 36 provided respectively. Thus, a small resistance value, which has been difficult to form the sheet resistor, can be obtained substantially easily with high accuracy, and the substantial resistance value of the sheet resistor can be easily changed. Since the resistance value of the high-frequency signal transmission line can be easily changed within a limited range, manufacturing efficiency can be improved and cost can be reduced. Further, by using the high-frequency signal transmission line according to the second embodiment for the input-side matching circuit of the internal matching FET for amplifying the high-frequency signal, the impedance in the input-side matching circuit can be easily and finely changed, and the manufacturing efficiency can be improved And the degree of freedom in designing a semiconductor device such as an internal matching FET using a high-frequency signal transmission line can be improved.

【0051】実施の形態3.実施の形態1及び実施の形
態2においては、導電性のワイヤを使用してシート抵抗
体のバイパスを行ったが、半導体装置の集積度が高くな
るとバイパスワイヤを設けるスペースがないという問題
が生じる。そこで、ワイヤを使用せずに高周波信号に対
するシート抵抗体の実質的な抵抗値を変えるようにした
ものを本発明の実施の形態3とする。
Embodiment 3 FIG. In the first and second embodiments, the sheet resistor is bypassed by using a conductive wire. However, when the integration degree of the semiconductor device is increased, there is a problem that there is no space for providing the bypass wire. Therefore, the third embodiment of the present invention is configured to change the substantial resistance value of the sheet resistor for a high-frequency signal without using a wire.

【0052】図7は、本発明の実施の形態3における高
周波信号伝送線路を使用した半導体装置の内部構造例を
示した平面図であり、図7では、実施の形態1と同様、
内部整合型FETを例にして示している。なお、図7で
は、図1と同じものは同じ符号で示しており、ここでは
その説明を省略すると共に図1との相違点のみ説明す
る。
FIG. 7 is a plan view showing an example of the internal structure of a semiconductor device using a high-frequency signal transmission line according to the third embodiment of the present invention.
An internal matching FET is shown as an example. In FIG. 7, the same components as those in FIG. 1 are denoted by the same reference numerals, and the description thereof will be omitted and only the differences from FIG. 1 will be described.

【0053】図7における図1との相違点は、図1のシ
ート抵抗体16及び17における長さにおいて長い部分
と短い部分とを交互に形成したことから、図1のシート
抵抗体16をシート抵抗体61とし、図1のシート抵抗
体17をシート抵抗体62としたことにある。更に、シ
ート抵抗体61及び62のそれぞれ必要な箇所に金メッ
キを施すことによって、配線パターン18及び19、並
びに配線パターン18及び20をそれぞれ電気的に接続
したことにあり、シート抵抗体61には金メッキ63
が、シート抵抗体62には金メッキ64がそれぞれ施さ
れている。これに伴って、図1の伝送線路パターン8を
伝送線路パターン65とし、図1の入力側整合回路基板
3を入力側整合回路基板66とし、図1の内部整合型F
ET1を内部整合型FET67としたことにある。
The difference between FIG. 7 and FIG. 1 is that the sheet resistors 16 and 17 of FIG. 1 are formed by alternately forming long and short portions in length. The sheet resistor 17 in FIG. 1 is replaced by a sheet resistor 62. Further, the wiring patterns 18 and 19 and the wiring patterns 18 and 20 are electrically connected by applying gold plating to necessary portions of the sheet resistors 61 and 62, respectively. 63
However, the sheet resistors 62 are provided with gold plating 64, respectively. Accordingly, the transmission line pattern 8 of FIG. 1 is used as a transmission line pattern 65, the input side matching circuit board 3 of FIG. 1 is used as an input side matching circuit board 66, and the internal matching type F of FIG.
ET1 is an internal matching FET 67.

【0054】図7において、高周波信号の増幅を行う内
部整合型FET67は、金属パッケージ2、入力側整合
回路基板66、出力側整合回路基板4及びFETチップ
5,6で形成されている。入力側整合回路基板66及び
出力側整合回路基板4は、FETチップ5,6とボンデ
ィングワイヤ7でそれぞれ接続されている。入力側整合
回路基板66は、高誘電率基板上に例えばマイクロスト
リップ線路を用いた伝送線路パターンが形成されてい
る。すなわち、入力側整合回路基板66は、伝送線路パ
ターン65が形成された高誘電率基板9で形成されてい
る。また、伝送線路パターン65は、リボン12を用い
て入力側電極13に電気的に接続されている。入力側電
極13は、内部整合型FET67のゲート端子をなし、
出力側電極15は、内部整合型FET67のドレイン端
子をなし、金属パッケージ2が内部整合型FET67の
ソース端子をなしている。
In FIG. 7, an internal matching type FET 67 for amplifying a high-frequency signal is formed of a metal package 2, an input side matching circuit board 66, an output side matching circuit board 4, and FET chips 5 and 6. The input side matching circuit board 66 and the output side matching circuit board 4 are connected to the FET chips 5 and 6 by bonding wires 7, respectively. In the input side matching circuit board 66, a transmission line pattern using, for example, a microstrip line is formed on a high dielectric constant substrate. That is, the input side matching circuit board 66 is formed of the high dielectric constant board 9 on which the transmission line pattern 65 is formed. The transmission line pattern 65 is electrically connected to the input electrode 13 using the ribbon 12. The input side electrode 13 forms a gate terminal of the internally matched FET 67,
The output side electrode 15 forms the drain terminal of the internal matching FET 67, and the metal package 2 forms the source terminal of the internal matching FET 67.

【0055】また、伝送線路パターン65は、入力側電
極13をFETチップ5に接続する配線パターンと、入
力側電極13をFETチップ6に接続する配線パターン
とで形成されている。該各配線パターンには、シート抵
抗体61が入力側電極13とFETチップ5との間に接
続されるように形成されており、シート抵抗体62が入
力側電極13とFETチップ6との間に接続されるよう
に形成されている。すなわち、伝送線路パターン65
は、入力側電極13から2つに分岐したパターンを形成
する配線パターン18と、FETチップ5をシート抵抗
体61を介して配線パターン18に接続する配線パター
ン19と、FETチップ6をシート抵抗体62を介して
配線パターン18に接続する配線パターン20とを有し
ている。
The transmission line pattern 65 is formed of a wiring pattern for connecting the input electrode 13 to the FET chip 5 and a wiring pattern for connecting the input electrode 13 to the FET chip 6. In each wiring pattern, a sheet resistor 61 is formed so as to be connected between the input electrode 13 and the FET chip 5, and a sheet resistor 62 is formed between the input electrode 13 and the FET chip 6. It is formed so that it may be connected to. That is, the transmission line pattern 65
Is a wiring pattern 18 for forming a pattern branched into two from the input side electrode 13, a wiring pattern 19 for connecting the FET chip 5 to the wiring pattern 18 via the sheet resistor 61, and a wiring pattern 18 for connecting the FET chip 6 to the sheet resistor. And a wiring pattern 20 that is connected to the wiring pattern 18 via the wiring pattern 62.

【0056】更に、電気信号がシート抵抗体61をバイ
パスするために、配線パターン18及び19は、シート
抵抗体61の所定の箇所に施された金メッキ63で電気
的に接続される。同様に、電気信号がシート抵抗体62
をバイパスするために、配線パターン18及び20は、
シート抵抗体62の所定の箇所に施された金メッキ64
で電気的に接続される。このように、伝送線路パターン
65は、シート抵抗体61,62と、配線パターン18
〜20と、金メッキ63,64とで形成され、本実施の
形態3における高周波信号伝送線路を形成している。す
なわち、金メッキ63が実施の形態1におけるバイパス
ワイヤ21及び22と同じ働きをし、金メッキ64が実
施の形態1におけるバイパスワイヤ23及び24と同じ
働きをする。なお、金メッキ63及び64はバイパス線
路をなす。
Further, since the electric signal bypasses the sheet resistor 61, the wiring patterns 18 and 19 are electrically connected by gold plating 63 applied to a predetermined portion of the sheet resistor 61. Similarly, the electric signal is applied to the sheet resistor 62.
In order to bypass, the wiring patterns 18 and 20
Gold plating 64 applied to a predetermined portion of the sheet resistor 62
Are electrically connected. As described above, the transmission line pattern 65 includes the sheet resistors 61 and 62 and the wiring pattern 18.
20 and gold plating 63, 64 to form the high-frequency signal transmission line in the third embodiment. That is, the gold plating 63 has the same function as the bypass wires 21 and 22 in the first embodiment, and the gold plating 64 has the same function as the bypass wires 23 and 24 in the first embodiment. The gold plating 63 and 64 form a bypass line.

【0057】図8は、シート抵抗体61の周辺部の例を
示した図であり、図9は、図8におけるZ−Z断面を示
した断面図であり、図8及び図9を用いてシート抵抗体
61の周辺の構造をもう少し詳細に説明する。なお、シ
ート抵抗体62の周辺部においても図8及び図9と同様
であるのでその説明を省略する。図8及び図9におい
て、シート抵抗体61及び配線パターン18,19は、
電気信号が流れる方向に対して対象であると共に同じ幅
で形成されており、シート抵抗体61は、配線パターン
18の幅が広くなった部分に形成されている。また、金
メッキ63は、シート抵抗体61の幅(電気信号が流れ
る方向と直角をなす方向)の中心から一方の方向に偏っ
た位置に設けられている。
FIG. 8 is a diagram showing an example of a peripheral portion of the sheet resistor 61, and FIG. 9 is a cross-sectional view showing a ZZ cross section in FIG. The structure around the sheet resistor 61 will be described in more detail. Note that the peripheral portion of the sheet resistor 62 is also the same as in FIGS. 8 and 9, and a description thereof will be omitted. 8 and 9, the sheet resistor 61 and the wiring patterns 18 and 19 are
The sheet resistors 61 are symmetrical and have the same width in the direction in which the electric signal flows, and the sheet resistor 61 is formed in a portion where the width of the wiring pattern 18 is increased. Further, the gold plating 63 is provided at a position deviated in one direction from the center of the width of the sheet resistor 61 (the direction perpendicular to the direction in which the electric signal flows).

【0058】シート抵抗体61は、長さが長い部分71
と短い部分72とが交互に連なるように形成されてお
り、製造過程において、配線パターン18及び19を電
気的に接続するようにすべての短い部分72に金メッキ
が施される。更に、製造過程で例えばレーザ光線による
熱溶断、又は化学薬品による溶解等の方法によって、す
べての短い部分72に施された金メッキのうち不要な部
分が切断され、シート抵抗体61の所定の箇所を短絡す
るように金メッキ63が形成される。
The sheet resistor 61 has a long portion 71.
And the short portions 72 are alternately connected. In the manufacturing process, all the short portions 72 are plated with gold so as to electrically connect the wiring patterns 18 and 19. Further, in a manufacturing process, unnecessary portions of the gold plating applied to all the short portions 72 are cut by a method such as thermal fusing by a laser beam or melting by a chemical, and a predetermined portion of the sheet resistor 61 is cut. Gold plating 63 is formed so as to be short-circuited.

【0059】このような場合、金メッキ63は、図8で
示した伝送線路パターン65において、どちらか一方の
端から伝送線路パターン65の幅aの1/4以上の距離
を置いて設けられ、シート抵抗体61の長さbが伝送線
路パターン65の幅aの1/10以下である場合に、金
メッキ63を設けたことによって、シート抵抗体61、
配線パターン18及び19からなる高周波信号が流れる
伝送線路のインピーダンスを効果的に変えることがで
き、実質的にシート抵抗体61の抵抗値を小さくしたこ
とになる。なお、本実施の形態3においては、上記実施
の形態1における図2で示した場合を例にして説明した
が、実施の形態1における図3及び図4、並びに実施の
形態2で示した場合においても同様であり、その説明を
省略する。
In such a case, the gold plating 63 is provided at a distance of at least 1 / of the width a of the transmission line pattern 65 from one of the ends in the transmission line pattern 65 shown in FIG. When the length b of the resistor 61 is 1/10 or less of the width a of the transmission line pattern 65, the provision of the gold plating 63 allows the sheet resistor 61,
The impedance of the transmission line through which the high-frequency signal composed of the wiring patterns 18 and 19 flows can be effectively changed, which means that the resistance value of the sheet resistor 61 is substantially reduced. In the third embodiment, the case shown in FIG. 2 in the first embodiment has been described as an example. However, the case shown in FIGS. 3 and 4 in the first embodiment and the case shown in the second embodiment And the description is omitted.

【0060】このように、本発明の実施の形態3におけ
る高周波信号伝送線路は、伝送線路パターン65に設け
られたシート抵抗体61をバイパスする金メッキ63
を、伝送線路パターン65に設けられたシート抵抗体6
2をバイパスする金メッキ64をそれぞれ設けた。この
ことによって、上記実施の形態1と同様の効果を得るこ
とができると共に、物理的衝撃等によるバイパス線路の
断線を防止することができ、信頼性の向上を図ることが
できる。更に、本実施の形態3の高周波信号伝送線路を
高周波信号を増幅する内部整合型FETの入力側整合回
路に使用することにより、上記実施の形態1と同様の効
果を得ることができると共に、バイパスワイヤによる余
分なリアクタンス成分の増加によって生じる性能の劣化
を低減することができ、集積度の高い半導体集積回路に
使用することができる。
As described above, the high-frequency signal transmission line according to the third embodiment of the present invention includes a gold plating 63 that bypasses the sheet resistor 61 provided in the transmission line pattern 65.
To the sheet resistor 6 provided on the transmission line pattern 65.
Gold plating 64 that bypasses No. 2 was provided. Thus, the same effect as in the first embodiment can be obtained, and the disconnection of the bypass line due to a physical impact or the like can be prevented, and the reliability can be improved. Furthermore, by using the high-frequency signal transmission line of the third embodiment for the input side matching circuit of the internal matching FET for amplifying the high-frequency signal, the same effect as that of the first embodiment can be obtained, and the bypass can be obtained. It is possible to reduce performance degradation caused by an increase in an extra reactance component due to a wire, and it can be used for a highly integrated semiconductor integrated circuit.

【0061】[0061]

【発明の効果】請求項1に係る高周波信号伝送線路は、
伝送線路に設けられたシート状の抵抗体をバイパスする
バイパス線路を設けることによって、シート状の抵抗体
を形成する上で困難であった小さな抵抗値を実質的に容
易に高精度で得ることができると共に、シート状の抵抗
体の実質的な抵抗値を容易に変えることができ、高周波
信号伝送線路におけるインピーダンスを容易に変えるこ
とができるため、製造効率が向上しコストの低減を図る
ことができる。
According to the first aspect of the present invention, a high-frequency signal transmission line comprises:
By providing a bypass line that bypasses a sheet-shaped resistor provided on a transmission line, a small resistance value, which has been difficult in forming a sheet-shaped resistor, can be substantially easily obtained with high accuracy. In addition, the substantial resistance value of the sheet-shaped resistor can be easily changed, and the impedance in the high-frequency signal transmission line can be easily changed, so that the manufacturing efficiency can be improved and the cost can be reduced. .

【0062】請求項2に係る高周波信号伝送線路は、請
求項1において、上記バイパス線路は、複数のバイパス
線路で形成されることから、一方のバイパス線路が断線
等によって遮断された場合においても、シート状の抵抗
体の実質的な抵抗値が変わることを防止することがで
き、高周波信号が流れる伝送線路のインピーダンスが変
わることを防止することができる。
According to a second aspect of the present invention, in the high frequency signal transmission line according to the first aspect, since the bypass line is formed by a plurality of bypass lines, even if one of the bypass lines is interrupted due to disconnection or the like, It is possible to prevent a substantial resistance value of the sheet-shaped resistor from changing, and prevent a change in impedance of a transmission line through which a high-frequency signal flows.

【0063】請求項3に係る高周波信号伝送線路は、請
求項2において、上記各バイパス線路は、伝送線路の幅
の1/4以上の距離を置いてそれぞれ設けられる。この
ことから、各バイパス線路の間隔を変えることによっ
て、シート状の抵抗体を形成する上で困難であった小さ
な抵抗値を実質的に容易に高精度で得ることができると
共に、シート状の抵抗体の実質的な抵抗値を容易に変え
ることができ、高周波信号伝送線路におけるインピーダ
ンスを容易に変えることができるため、製造効率が向上
しコストの低減を図ることができる。
According to a third aspect of the present invention, in the high frequency signal transmission line according to the second aspect, each of the bypass lines is provided at a distance of at least 1 / of the width of the transmission line. Therefore, by changing the interval between the bypass lines, a small resistance value, which has been difficult to form a sheet-shaped resistor, can be substantially easily obtained with high precision. Since the substantial resistance value of the body can be easily changed and the impedance of the high-frequency signal transmission line can be easily changed, the manufacturing efficiency can be improved and the cost can be reduced.

【0064】請求項4に係る高周波信号伝送線路は、請
求項1から請求項3において、上記バイパス線路は、ボ
ンディングワイヤで形成される。このことから、シート
状の抵抗体の実質的な抵抗値を容易に変えることがで
き、高周波信号伝送線路におけるインピーダンスを容易
に変えることができるため、製造効率が向上しコストの
低減を図ることができる。
According to a fourth aspect of the present invention, in the high frequency signal transmission line according to the first to third aspects, the bypass line is formed by a bonding wire. From this, the substantial resistance value of the sheet-shaped resistor can be easily changed, and the impedance in the high-frequency signal transmission line can be easily changed, so that the manufacturing efficiency can be improved and the cost can be reduced. it can.

【0065】請求項5に係る高周波信号伝送線路は、請
求項1から請求項3において、上記バイパス線路は、シ
ート状の抵抗体の表面上に形成された導電材で形成され
る。このことから、物理的衝撃等によるバイパス線路の
断線を防止することができ、信頼性の向上を図ることが
できる。
According to a fifth aspect of the present invention, in the high frequency signal transmission line according to any one of the first to third aspects, the bypass line is formed of a conductive material formed on a surface of a sheet-shaped resistor. Therefore, disconnection of the bypass line due to physical impact or the like can be prevented, and reliability can be improved.

【0066】請求項6に係る半導体装置は、伝送線路に
設けられたシート状の抵抗体をバイパスするバイパス線
路を設けることによって、シート状の抵抗体を形成する
上で困難であった小さな抵抗値を実質的に容易に高精度
で得ることができると共に、シート状の抵抗体の実質的
な抵抗値を容易に変えることができ、高周波信号伝送線
路におけるインピーダンスを容易に変えることができる
ため、高周波信号伝送線路を使用する半導体装置におい
て、製造効率が向上すると共に設計の自由度を向上させ
ることができる。
According to the semiconductor device of the present invention, by providing a bypass line for bypassing a sheet-like resistor provided on a transmission line, a small resistance value which is difficult to form a sheet-like resistor is provided. Can be obtained substantially easily with high accuracy, the substantial resistance value of the sheet-shaped resistor can be easily changed, and the impedance in the high-frequency signal transmission line can be easily changed. In the semiconductor device using the signal transmission line, the manufacturing efficiency can be improved and the degree of freedom in design can be improved.

【0067】請求項7に係る半導体装置は、請求項6に
おいて、上記バイパス線路は、複数のバイパス線路で形
成されることから、一方のバイパス線路が断線等によっ
て遮断された場合においても、シート状の抵抗体の実質
的な抵抗値が変わることを防止することができ、高周波
信号が流れる伝送線路のインピーダンスが変わることを
防止できる。
According to a seventh aspect of the present invention, in the semiconductor device according to the sixth aspect, the bypass line is formed by a plurality of bypass lines. Can be prevented from changing, and the impedance of the transmission line through which the high-frequency signal flows can be prevented from changing.

【0068】請求項8に記載の半導体装置は、請求項7
において、上記各バイパス線路は、伝送線路の幅の1/
4以上の距離を置いてそれぞれ設けられる。このことか
ら、各バイパス線路の間隔を変えることによって、シー
ト状の抵抗体を形成する上で困難であった小さな抵抗値
を実質的に容易に高精度で得ることができると共に、シ
ート状の抵抗体の実質的な抵抗値を容易に変えることが
でき、高周波信号伝送線路におけるインピーダンスを容
易に変えることができる。このため、高周波信号伝送線
路におけるインピーダンスを容易に変えることができ、
製造効率が向上すると共に、設計の自由度を向上させる
ことができる。
The semiconductor device according to the eighth aspect is the seventh aspect.
In the above, each of the bypass lines has a width of 1 /
Each is provided at a distance of four or more. Therefore, by changing the interval between the bypass lines, a small resistance value, which has been difficult to form a sheet-shaped resistor, can be substantially easily obtained with high precision. The substantial resistance value of the body can be easily changed, and the impedance in the high-frequency signal transmission line can be easily changed. Therefore, the impedance in the high-frequency signal transmission line can be easily changed,
The manufacturing efficiency is improved, and the degree of freedom in design can be improved.

【0069】請求項9に記載の半導体装置は、請求項6
から請求項8において、上記バイパス線路は、ボンディ
ングワイヤで形成される。このことから、シート状の抵
抗体の実質的な抵抗値を容易に変えることができ、高周
波信号伝送線路におけるインピーダンスを容易に変える
ことができるため、高周波信号伝送線路を使用する半導
体装置において、製造効率が向上すると共に設計の自由
度を向上させることができる。
The semiconductor device according to the ninth aspect provides the semiconductor device according to the sixth aspect.
According to the present invention, the bypass line is formed of a bonding wire. From this, the substantial resistance value of the sheet-shaped resistor can be easily changed, and the impedance of the high-frequency signal transmission line can be easily changed. The efficiency can be improved and the degree of freedom in design can be improved.

【0070】請求項10に記載の半導体装置は、請求項
6から請求項8において、上記バイパス線路は、シート
状の抵抗体の表面上に形成された導電材で形成される。
このことから、物理的衝撃等によるバイパス線路の断線
を防止することができ、信頼性の向上を図ることができ
る。
According to a tenth aspect of the present invention, in the semiconductor device according to the sixth to eighth aspects, the bypass line is formed of a conductive material formed on a surface of a sheet-shaped resistor.
Therefore, disconnection of the bypass line due to physical impact or the like can be prevented, and reliability can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施の形態1における高周波信号伝
送線路を使用した半導体装置の内部構造例を示した平面
図である。
FIG. 1 is a plan view showing an example of an internal structure of a semiconductor device using a high-frequency signal transmission line according to a first embodiment of the present invention.

【図2】 図1におけるシート抵抗体16の周辺部の例
を示した図である。
FIG. 2 is a diagram showing an example of a peripheral portion of a sheet resistor 16 in FIG.

【図3】 図1におけるシート抵抗体16の周辺部の他
の例を示した図である。
FIG. 3 is a diagram showing another example of a peripheral portion of a sheet resistor 16 in FIG. 1;

【図4】 図1におけるシート抵抗体16の周辺部の他
の例を示した図である。
FIG. 4 is a diagram showing another example of a peripheral portion of the sheet resistor 16 in FIG.

【図5】 本発明の実施の形態2における高周波信号伝
送線路を使用した半導体装置の内部構造例を示した平面
図である。
FIG. 5 is a plan view showing an example of an internal structure of a semiconductor device using a high-frequency signal transmission line according to a second embodiment of the present invention.

【図6】 図5におけるシート抵抗体31〜33の周辺
部の例を示した図である。
FIG. 6 is a diagram illustrating an example of a peripheral portion of sheet resistors 31 to 33 in FIG. 5;

【図7】 本発明の実施の形態3における高周波信号伝
送線路を使用した半導体装置の内部構造例を示した平面
図である。
FIG. 7 is a plan view showing an example of an internal structure of a semiconductor device using a high-frequency signal transmission line according to a third embodiment of the present invention.

【図8】 図7におけるシート抵抗体61の周辺部の例
を示した図である。
FIG. 8 is a diagram illustrating an example of a peripheral portion of a sheet resistor 61 in FIG. 7;

【図9】 図8におけるZ−Z断面を示した断面図であ
る。
FIG. 9 is a sectional view showing a ZZ section in FIG. 8;

【図10】 高周波信号伝送線路を使用した半導体装置
における従来例の内部構造を示した平面図である。
FIG. 10 is a plan view showing an internal structure of a conventional example of a semiconductor device using a high-frequency signal transmission line.

【符号の説明】[Explanation of symbols]

1,45,67 内部整合型FET、 3,43,66
入力側整合回路基板、 8,37,65 伝送線路パ
ターン、 9 高誘電率基板、 16,17,32,3
3,35,36,61,62 シート抵抗体、 18〜
20,38〜40,47〜50 配線パターン、 21
〜24,52〜59 バイパスワイヤ、63,64 金
メッキ
1,45,67 Internally matched FET, 3,43,66
Input side matching circuit board, 8, 37, 65 Transmission line pattern, 9 High permittivity board, 16, 17, 32, 3
3,35,36,61,62 Sheet resistor, 18 ~
20, 38-40, 47-50 Wiring pattern, 21
~ 24,52 ~ 59 Bypass wire, 63,64 Gold plated

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01P 5/08 H03F 3/60 H03F 3/60 H01P 5/12 D // H01P 5/12 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification symbol FI H01P 5/08 H03F 3/60 H03F 3/60 H01P 5/12 D // H01P 5/12

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 基板上に形成された高周波信号の伝送線
路に、該伝送線路のインピーダンスを調整する少なくと
も1つのシート状の抵抗体を設けた高周波信号伝送線路
において、 上記シート状の抵抗体を挟む伝送線路を幅方向の一部分
で短絡させ、上記伝送線路を流れる一部の高周波信号に
対して少なくとも1つのシート状の抵抗体をバイパスさ
せるバイパス線路を設けることを特徴とする高周波信号
伝送線路。
1. A high-frequency signal transmission line in which at least one sheet-shaped resistor for adjusting the impedance of the transmission line is provided on a transmission line of a high-frequency signal formed on a substrate, wherein the sheet-shaped resistor is provided. A high-frequency signal transmission line, characterized in that a short-circuited part of the sandwiched transmission line is widthwise provided and a bypass line is provided to bypass at least one sheet-shaped resistor for a part of the high-frequency signal flowing through the transmission line.
【請求項2】 上記バイパス線路は、複数のバイパス線
路で形成されることを特徴とする請求項1に記載の高周
波信号伝送線路。
2. The high-frequency signal transmission line according to claim 1, wherein the bypass line is formed by a plurality of bypass lines.
【請求項3】 上記各バイパス線路は、伝送線路の幅の
1/4以上の距離を置いてそれぞれ設けられることを特
徴とする請求項2に記載の高周波信号伝送線路。
3. The high-frequency signal transmission line according to claim 2, wherein each of the bypass lines is provided at a distance of at least 1 / of the width of the transmission line.
【請求項4】 上記バイパス線路は、ボンディングワイ
ヤで形成されることを特徴とする請求項1から請求項3
のいずれかに記載の高周波信号伝送線路。
4. The apparatus according to claim 1, wherein the bypass line is formed of a bonding wire.
The high-frequency signal transmission line according to any one of the above.
【請求項5】 上記バイパス線路は、シート状の抵抗体
上に形成された導電材で形成されることを特徴とする請
求項1から請求項3のいずれかに記載の高周波信号伝送
線路。
5. The high-frequency signal transmission line according to claim 1, wherein the bypass line is formed of a conductive material formed on a sheet-shaped resistor.
【請求項6】 基板上に形成された高周波信号の伝送線
路に、該伝送線路のインピーダンスを調整する少なくと
も1つのシート状の抵抗体を設けた高周波信号伝送線路
を備えた半導体装置において、 上記シート状の抵抗体を挟む伝送線路を幅方向の一部分
で短絡させ、上記伝送線路を流れる一部の高周波信号に
対して少なくとも1つのシート状の抵抗体をバイパスさ
せるバイパス線路を設けることを特徴とする半導体装
置。
6. A semiconductor device comprising: a high-frequency signal transmission line in which at least one sheet-shaped resistor for adjusting the impedance of the transmission line is provided on a transmission line of a high-frequency signal formed on a substrate. A transmission line sandwiching the resistor is short-circuited at a portion in the width direction, and a bypass line is provided to bypass at least one sheet-shaped resistor for a part of the high-frequency signal flowing through the transmission line. Semiconductor device.
【請求項7】 上記バイパス線路は、複数のバイパス線
路で形成されることを特徴とする請求項6に記載の半導
体装置。
7. The semiconductor device according to claim 6, wherein said bypass line is formed by a plurality of bypass lines.
【請求項8】 上記各バイパス線路は、伝送線路の幅の
1/4以上の距離を置いてそれぞれ設けられることを特
徴とする請求項7に記載の半導体装置。
8. The semiconductor device according to claim 7, wherein each of the bypass lines is provided at a distance of at least 4 of the width of the transmission line.
【請求項9】 上記バイパス線路は、ボンディングワイ
ヤで形成されることを特徴とする請求項6から請求項8
のいずれかに記載の半導体装置。
9. The apparatus according to claim 6, wherein said bypass line is formed by a bonding wire.
The semiconductor device according to any one of the above.
【請求項10】 上記バイパス線路は、シート状の抵抗
体上に形成された導電材で形成されることを特徴とする
請求項6から請求項8のいずれかに記載の半導体装置。
10. The semiconductor device according to claim 6, wherein said bypass line is formed of a conductive material formed on a sheet-shaped resistor.
JP9146280A 1997-06-04 1997-06-04 High-frequency signal transmission line and semiconductor device using it Pending JPH10335575A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9146280A JPH10335575A (en) 1997-06-04 1997-06-04 High-frequency signal transmission line and semiconductor device using it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9146280A JPH10335575A (en) 1997-06-04 1997-06-04 High-frequency signal transmission line and semiconductor device using it

Publications (1)

Publication Number Publication Date
JPH10335575A true JPH10335575A (en) 1998-12-18

Family

ID=15404157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9146280A Pending JPH10335575A (en) 1997-06-04 1997-06-04 High-frequency signal transmission line and semiconductor device using it

Country Status (1)

Country Link
JP (1) JPH10335575A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014202680A1 (en) 2013-03-13 2014-09-18 Mitsubishi Electric Corporation High-frequency power amplifier
JP2016136685A (en) * 2015-01-23 2016-07-28 三菱電機株式会社 Semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014202680A1 (en) 2013-03-13 2014-09-18 Mitsubishi Electric Corporation High-frequency power amplifier
JP2014179681A (en) * 2013-03-13 2014-09-25 Mitsubishi Electric Corp High frequency power amplifier
US9071199B2 (en) 2013-03-13 2015-06-30 Mitsubishi Electric Corporation High frequency power amplifier
JP2016136685A (en) * 2015-01-23 2016-07-28 三菱電機株式会社 Semiconductor device
US9508787B2 (en) 2015-01-23 2016-11-29 Mitsubishi Electric Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
US6903402B2 (en) Interdigital capacitor having a cutting target portion
KR100923720B1 (en) Package for high frequency waves containing high frequency electronic circuit
US5977631A (en) Semiconductor device including a semiconductor package with electromagnetic coupling slots
US6741144B2 (en) High-frequency semiconductor device
US4150345A (en) Microstrip coupler having increased coupling area
JP2643662B2 (en) High power field effect transistor amplifier
US5684430A (en) Power amplifier adapted to simplify adjustment work for preventing occurrence of parasitic oscillation
JP2000510299A (en) Coplanar waveguide coupler
US7067743B2 (en) Transmission line and device including the same
US7532085B2 (en) Electronic device
EP1585184B1 (en) Direct current cut structure
JPH10335575A (en) High-frequency signal transmission line and semiconductor device using it
US6737921B2 (en) Distributed amplifier and differential distributed amplifier
JP3448833B2 (en) Transmission line and semiconductor device
JP3430060B2 (en) High frequency semiconductor device
JP2002008901A (en) Thin-film resistor, hybrid ic, and mmic
US6737687B2 (en) Field-effect transistor device having a uniquely arranged gate electrode
JP3504453B2 (en) Power distribution combiner
JP2961896B2 (en) Transmission line
JP3199556B2 (en) Cooled amplifier
JP3667136B2 (en) RF power amplifier module
JPH07183428A (en) Distribution amplifier ic
JPH0490601A (en) Microwave integrated circuit
JPS60150639A (en) Microwave semiconductor amplifier
JPH0637559A (en) Microwave amplifier