JP3504453B2 - Power distribution combiner - Google Patents

Power distribution combiner

Info

Publication number
JP3504453B2
JP3504453B2 JP00798697A JP798697A JP3504453B2 JP 3504453 B2 JP3504453 B2 JP 3504453B2 JP 00798697 A JP00798697 A JP 00798697A JP 798697 A JP798697 A JP 798697A JP 3504453 B2 JP3504453 B2 JP 3504453B2
Authority
JP
Japan
Prior art keywords
patterns
pattern
impedance transformer
line type
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00798697A
Other languages
Japanese (ja)
Other versions
JPH10209724A (en
Inventor
英征 大橋
秀憲 湯川
守▲泰▼ 宮▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP00798697A priority Critical patent/JP3504453B2/en
Publication of JPH10209724A publication Critical patent/JPH10209724A/en
Application granted granted Critical
Publication of JP3504453B2 publication Critical patent/JP3504453B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、主としてマイク
ロ波帯、及びミリ波帯における広帯域な周波数特性を有
する電力分配合成器に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power divider / combiner having wide-band frequency characteristics mainly in a microwave band and a millimeter wave band.

【0002】[0002]

【従来の技術】図9は例えば昭和63年電子情報通信学
会春季全国大会予稿集C−719に示された従来の電力
分配合成器を示す構成図、図10は図9に示した電力分
配合成器のa−a’断面図である。尚、図9は構成を分
かり易くするため誘電体基板1bを取り除いた図を示し
ている。図において、1a,1bは誘電体基板、2a,
2bは誘電体基板1a,1bの外面(2つの誘電体基板
1a,1bの対向面と反対の面)にパターン形成された
接地導体パターンである。3は誘電体基板1aの内面
(2つの誘電体基板1a,1bの対向面)に形成された
入力線路パターン、4a〜4cは誘電体基板1aの内面
に形成された出力線路パターン、5a〜5cは一端が入
力線路パターン3と分岐部6において接続され、他端が
出力線路パターン4a〜4cと接続された、誘電体基板
1aの内面に形成されたテーパ線路形インピーダンス変
成器パターンである。このテーパ線路形インピーダンス
変成器パターン5a〜5cは、入力線路パターン3の特
性インピーダンスがZin、出力線路パターン4a〜4c
の特性インピーダンスがZout であるとき、それぞれ、
分岐部6側のインピーダンスが3Zin、出力線路パター
ン4a〜4c側のインピーダンスがZout となり、この
ような異なるインピーダンスの間を整合するように、そ
の形状が設計されている。
2. Description of the Related Art FIG. 9 is a block diagram showing a conventional power distribution / combining device shown in, for example, Proceedings C-719 of the 1988 Spring National Convention of the Institute of Electronics, Information and Communication Engineers, and FIG. It is aa 'sectional drawing of a container. It should be noted that FIG. 9 shows a diagram in which the dielectric substrate 1b is removed for the sake of easy understanding of the configuration. In the figure, 1a and 1b are dielectric substrates, 2a and
Reference numeral 2b is a ground conductor pattern formed on the outer surface of the dielectric substrates 1a and 1b (the surface opposite to the facing surfaces of the two dielectric substrates 1a and 1b). 3 is an input line pattern formed on the inner surface of the dielectric substrate 1a (opposing surface of the two dielectric substrates 1a and 1b), and 4a to 4c are output line patterns 5a to 5c formed on the inner surface of the dielectric substrate 1a. Is a taper line type impedance transformer pattern formed on the inner surface of the dielectric substrate 1a, one end of which is connected to the input line pattern 3 at the branch portion 6 and the other end of which is connected to the output line patterns 4a to 4c. The taper line type impedance transformer patterns 5a to 5c have a characteristic impedance Zin of the input line pattern 3 and output line patterns 4a to 4c.
When the characteristic impedance of is Zout,
The impedance on the side of the branch portion 6 is 3Zin and the impedance on the side of the output line patterns 4a to 4c is Zout, and the shapes thereof are designed so as to match such different impedances.

【0003】7aは誘電体基板1aの端部において入力
線路パターン3と接続された入力端子、7b〜7dは誘
電体基板1aの端部において出力線路パターン4a〜4
cと接続された分配端子である。8は3本のテーパ線路
形インピーダンス変成器パターン5a〜5cに覆設さ
れ、出力線路パターン間を分離するアイソレーション抵
抗膜であり、このアイソレーション抵抗膜8は、3本の
テーパ線路形インピーダンス変成器パターン5a〜5c
を覆うように重なる形状に設計され、また、テーパ線路
形インピーダンス変成器パターン5a〜5cと誘電体基
板1bとの間に挟まれている。このように、アイソレー
ション抵抗膜8によって、隣り合うテーパ線路形インピ
ーダンス変成器パターン5a,5b間、及びテーパ線路
形インピーダンス変成器パターン5b,5c間を接続す
ることにより、テーパ線路形インピーダンス変成器パタ
ーン5a〜5c全体を接続した回路構成となっている。
Reference numeral 7a denotes an input terminal connected to the input line pattern 3 at the end of the dielectric substrate 1a, and 7b to 7d denote output line patterns 4a to 4 at the end of the dielectric substrate 1a.
It is a distribution terminal connected to c. Reference numeral 8 denotes an isolation resistance film which is covered with three taper line type impedance transformer patterns 5a to 5c and separates between the output line patterns. The isolation resistance film 8 has three taper line type impedance transformers. Pattern 5a-5c
Is designed to be overlapped with the dielectric substrate 1b, and is sandwiched between the tapered line type impedance transformer patterns 5a to 5c and the dielectric substrate 1b. In this way, by connecting the adjacent taper line type impedance transformer patterns 5a and 5b and the taper line type impedance transformer patterns 5b and 5c by the isolation resistance film 8, the taper line type impedance transformer pattern is formed. It has a circuit configuration in which all of 5a to 5c are connected.

【0004】尚、このように、誘電体基板1a,1b
と、誘電体基板1a,1b間に形成された入力線路パタ
ーン3、出力線路パターン4a〜4c、テーパ線路形イ
ンピーダンス変成器パターン5a〜5cと、誘電体基板
1a,1bの外面に設けられた接地導体パターン2a,
2bとによりトリプレート線路形の回路を形成してい
る。
As described above, the dielectric substrates 1a and 1b are
An input line pattern 3, output line patterns 4a to 4c, taper line type impedance transformer patterns 5a to 5c formed between the dielectric substrates 1a and 1b, and a ground provided on the outer surfaces of the dielectric substrates 1a and 1b. Conductor pattern 2a,
The circuit 2b forms a triplate line type circuit.

【0005】次に動作について説明する。まず、入力端
子7aに高周波信号を加えた場合について説明する。入
力端子7aから高周波信号が入力されると、高周波信号
は入力線路パターン3を経て分岐部6において3分岐さ
れ、並列接続された3本のテーパ線路形インピーダンス
変成器パターン5a〜5cに等振幅で入力される。この
とき、テーパ線路形インピーダンス変成器パターン5a
〜5cの入力インピーダンスがそれぞれ3Zinとなって
いるため、入力線路パターン3から3本の並列接続され
たテーパ線路形インピーダンス変成器パターン5a〜5
cを見たインピーダンスは、入力線路パターン3の特性
インピーダンスZinに等しくなり、高周波信号は反射を
生じることなく3分岐される。各テーパ線路形インピー
ダンス変成器パターン5a〜5cに入力された高周波信
号は、それぞれ出力線路パターン4a〜4cの特性イン
ピーダンスZout に変換されて出力線路パターン4a〜
4cに伝送され、分配端子7b〜7dに等振幅で分配さ
れて出力される。
Next, the operation will be described. First, the case where a high frequency signal is applied to the input terminal 7a will be described. When a high-frequency signal is input from the input terminal 7a, the high-frequency signal is branched into three at the branching portion 6 via the input line pattern 3 and has equal amplitude to the three taper line type impedance transformer patterns 5a to 5c connected in parallel. Is entered. At this time, the taper line type impedance transformer pattern 5a
Since the input impedances of the input line patterns 3 to 5c are 3 Zin, the input line pattern 3 includes three taper line type impedance transformer patterns 5a to 5 connected in parallel.
The impedance seen at c becomes equal to the characteristic impedance Zin of the input line pattern 3, and the high frequency signal is branched into three without reflection. The high frequency signals input to the taper line type impedance transformer patterns 5a to 5c are converted into the characteristic impedances Zout of the output line patterns 4a to 4c, respectively, and the output line patterns 4a to 4c.
4c, is distributed to the distribution terminals 7b to 7d with equal amplitude, and is output.

【0006】3本のテーパ線路形インピーダンス変成器
パターン5a〜5cには、等振幅、等位相の高周波信号
が伝搬するので、隣り合うテーパ線路形インピーダンス
変成器パターン間に電位差が生じることはない。従っ
て、テーパ線路形インピーダンス変成器パターン5a〜
5c上部に覆設されたアイソレーション抵抗膜8には、
テーパ線路形インピーダンス変成器パターン5a〜5c
と直交する方向には電流が流れず、アイソレーション抵
抗膜8で電力は消費されない。尚、テーパ線路形インピ
ーダンス変成器パターン5a〜5cは、広い周波数帯域
にわたってインピーダンス整合をとることが可能なた
め、広い周波数帯域にわたって反射なく電力分配を行う
ことができる。
Since high-frequency signals of equal amplitude and phase are propagated to the three tapered line impedance transformer patterns 5a to 5c, no potential difference occurs between the adjacent tapered line impedance transformer patterns. Therefore, the tapered line type impedance transformer pattern 5a-
The isolation resistance film 8 provided on the upper portion of 5c includes
Tapered line type impedance transformer patterns 5a to 5c
No current flows in the direction orthogonal to, and no power is consumed by the isolation resistance film 8. Since the taper line type impedance transformer patterns 5a to 5c can perform impedance matching over a wide frequency band, power can be distributed without reflection over a wide frequency band.

【0007】次に、分配端子7b〜7cに高周波信号を
加えた場合について説明する。出力線路パターン4a〜
4c側の分配端子7b〜7dから等振幅、等位相の高周
波信号が入力されると、回路の可逆性から、上記入力端
子7aに高周波信号を加えた場合と逆方向に高周波信号
が伝搬し、全ての高周波信号が合成されて入力端子7a
から出力される。このとき、3本のテーパ線路形インピ
ーダンス変成器パターン5a〜5cを伝搬する高周波信
号は等振幅、等位相であるので、アイソレーション抵抗
膜8で電力は消費されない。
Next, the case where a high frequency signal is applied to the distribution terminals 7b to 7c will be described. Output line pattern 4a-
When a high-frequency signal of equal amplitude and equal phase is input from the distribution terminals 7b to 7d on the 4c side, the high-frequency signal propagates in the direction opposite to that when the high-frequency signal is applied to the input terminal 7a due to the reversibility of the circuit, All high frequency signals are combined and input terminal 7a
Is output from. At this time, since the high frequency signals propagating through the three taper line type impedance transformer patterns 5a to 5c have the same amplitude and the same phase, the isolation resistance film 8 does not consume power.

【0008】次に、分配端子7b〜7dの中の分配端子
7bのみに高周波信号を加えた場合について説明する。
分配端子7bから高周波信号が入力されると、この高周
波信号はテーパ線路形インピーダンス変成器パターン5
aを伝搬して分岐部6に伝送され、分岐部6から入力線
路パターン3及び他のテーパ線路形インピーダンス変成
器パターン5b,5cに入力される。入力線路パターン
3に入力された高周波信号は入力端子7aから出力され
る。一方、他のテーパ線路形インピーダンス変成器パタ
ーン5b,5cに入力された高周波信号成分は、テーパ
線路形インピーダンス変成器パターン5aを伝搬してき
た高周波信号との間に振幅及び位相のずれがあるため、
テーパ線路形インピーダンス変成器パターン5a〜5c
上部に覆設されたアイソレーション抵抗膜8には、テー
パ線路形インピーダンス変成器パターン5a〜5cと直
交する方向に電流が流れ、アイソレーション抵抗膜8に
おいて電力が吸収される。
Next, a case where a high frequency signal is applied only to the distribution terminal 7b among the distribution terminals 7b to 7d will be described.
When a high frequency signal is input from the distribution terminal 7b, the high frequency signal is fed to the taper line type impedance transformer pattern 5
a is propagated and is transmitted to the branching portion 6, and is input from the branching portion 6 to the input line pattern 3 and other tapered line type impedance transformer patterns 5b and 5c. The high frequency signal input to the input line pattern 3 is output from the input terminal 7a. On the other hand, the high-frequency signal component input to the other taper line type impedance transformer patterns 5b and 5c has a difference in amplitude and phase from the high frequency signal propagating in the taper line type impedance transformer pattern 5a.
Tapered line type impedance transformer patterns 5a to 5c
In the isolation resistance film 8 provided on the upper portion, a current flows in a direction orthogonal to the tapered line type impedance transformer patterns 5a to 5c, and the isolation resistance film 8 absorbs electric power.

【0009】3本のテーパ線路形インピーダンス変成器
パターン5a〜5cの間隔、アイソレーション抵抗膜8
の面積抵抗率や形状が、最適に設計されていれば、テー
パ線路形インピーダンス変成器パターン5b,5cに加
わった高周波信号は全てアイソレーション抵抗膜8で吸
収され、分配端子7c,7dには何も出力されない。即
ち、出力線路パターン4a〜4cに接続された各分配端
子間はアイソレーション(隔離)が確保される。通常、
入出力インピーダンスが50オームの電力分配合成器に
おいては、良好な特性が得られるアイソレーション抵抗
膜8の面積抵抗率は500(オーム/□)程度の値とな
る。
The spacing between the three taper line type impedance transformer patterns 5a to 5c and the isolation resistance film 8
If the area resistivity and shape of the are designed optimally, all the high frequency signals applied to the tapered line type impedance transformer patterns 5b and 5c are absorbed by the isolation resistance film 8 and the distribution terminals 7c and 7d have no effect. Is not output. That is, isolation is secured between the distribution terminals connected to the output line patterns 4a to 4c. Normal,
In the power distributor / combiner having an input / output impedance of 50 ohms, the areal resistivity of the isolation resistance film 8 with which good characteristics are obtained is a value of about 500 (ohm / □).

【0010】このように、各分配端子7b〜7dから振
幅や位相にずれのある高周波信号が入力された場合に
は、この振幅や位相のずれに対応したアンバランス成分
がアイソレーション抵抗膜8において吸収され、同相成
分が合成されて入力線路パターン3側の入力端子7aに
出力される。尚、以上は、分配端子数が3の場合の電力
分配合成器について説明したが、分配端子数が2以上の
電力分配合成器においては、同様の動作原理が成立す
る。
As described above, when a high-frequency signal having a deviation in amplitude or phase is input from each of the distribution terminals 7b to 7d, an imbalance component corresponding to the deviation in amplitude or phase is input to the isolation resistance film 8. The in-phase components are absorbed, combined, and output to the input terminal 7a on the input line pattern 3 side. Although the power distribution combiner having three distribution terminals has been described above, a similar operation principle holds true for a power distribution combiner having two or more distribution terminals.

【0011】[0011]

【発明が解決しようとする課題】従来の電力分配合成器
は以上のように構成されているので、アイソレーション
抵抗膜8をテーパ線路形インピーダンス変成器パターン
5a〜5cに重なる形状に加工した上で、位置合わせを
行ってパターンと誘電体基板1bの間に挟み込む必要が
あり、組立加工に手間がかかると共に、組立方によって
電力分配合成器の特性にばらつきが生じるという課題が
あった。
Since the conventional power divider / combiner is constructed as described above, the isolation resistance film 8 is processed into a shape overlapping the tapered line type impedance transformer patterns 5a-5c. However, since it is necessary to perform alignment and sandwich the pattern between the pattern and the dielectric substrate 1b, there is a problem that the assembly process is troublesome and the characteristics of the power distribution combiner vary depending on the assembly method.

【0012】図9、図10に示したアイソレーション抵
抗膜8と異なる構造のアイソレーション抵抗膜も考えら
れる。図11及び図12はこのような異なる構造のアイ
ソレーション抵抗膜を用いて構成した電力分配合成器を
説明するための構成図であり、図において、9は導体
膜、10は抵抗膜、11はアイソレーション抵抗膜であ
る。このアイソレーション抵抗膜11の実装方法は、図
11に示すような予め誘電体基板1aと導体膜9の間に
抵抗膜10を挿入した抵抗膜付き誘電体基板を使用し、
導体膜9及び抵抗膜10をエッチングによってパターン
形成して、図12に示すようなアイソレーション抵抗膜
11の構造とする。
An isolation resistance film having a structure different from that of the isolation resistance film 8 shown in FIGS. 9 and 10 can be considered. 11 and 12 are configuration diagrams for explaining a power distribution / combining device configured by using isolation resistance films having such different structures. In the drawings, 9 is a conductor film, 10 is a resistance film, and 11 is a resistance film. It is an isolation resistance film. This isolation resistance film 11 mounting method uses a dielectric substrate with a resistance film in which a resistance film 10 is previously inserted between the dielectric substrate 1a and the conductor film 9 as shown in FIG.
The conductor film 9 and the resistance film 10 are patterned by etching to form an isolation resistance film 11 structure as shown in FIG.

【0013】このような実装方法には、フォトリソグラ
フィ技術を用いることができるため、アイソレーション
抵抗膜11とテーパ線路形インピーダンス変成器パター
ン5a〜5cの間の位置関係を正確に決定することがで
き、性能のばらつきを抑えると共に組立加工も容易とな
るものである。しかし、数百(オーム/□)という高い
面積抵抗率の抵抗膜は、膜厚が非常に薄くなって信頼性
や加工性の点で問題があり、また、このような構造の抵
抗膜付き誘電体基板として面積抵抗率が25(オーム/
□)程度のものしか市販されておらず、このような膜厚
の抵抗膜付き誘電体基板を用いた場合は、良好な特性を
実現することが困難であるなどの課題があった。
Since a photolithography technique can be used for such a mounting method, the positional relationship between the isolation resistance film 11 and the tapered line type impedance transformer patterns 5a to 5c can be accurately determined. As a result, variations in performance can be suppressed and assembly processing can be facilitated. However, a resistance film having a high sheet resistivity of several hundreds (ohms / square) has a problem in reliability and workability because the film thickness is very thin. Moreover, a dielectric film with a resistance film having such a structure has a problem. Area resistance of the body substrate is 25 (ohm /
Only those having a thickness of about □) are commercially available, and there is a problem that it is difficult to realize good characteristics when using a dielectric substrate with a resistance film having such a thickness.

【0014】さらに、従来の電力分配合成器では、アイ
ソレーション抵抗膜8が隣接するテーパ線路形インピー
ダンス変成器パターン間の全面に存在するため、入力端
子7aから高周波信号を加えた場合でもテーパ線路形イ
ンピーダンス変成器パターン5a〜5cを流れる電流の
一部がアイソレーション抵抗膜8内をテーパ線路形イン
ピーダンス変成器パターン5a〜5cに平行な方向に流
れるため、この部分で減衰して電力分配合成器の挿入損
失が増加するという課題もあった。
Further, in the conventional power divider / combiner, since the isolation resistance film 8 exists on the entire surface between the adjacent taper line type impedance transformer patterns, even when a high frequency signal is applied from the input terminal 7a, the taper line type is formed. A part of the current flowing through the impedance transformer patterns 5a to 5c flows in the isolation resistance film 8 in a direction parallel to the taper line type impedance transformer patterns 5a to 5c. There was also a problem that the insertion loss increased.

【0015】さらに、従来の電力分配合成器では、アイ
ソレーション抵抗膜8の設計における自由度として、形
状と面積抵抗率しかなく、形状についてはテーパ線路形
インピーダンス変成器パターン5a〜5cの設計によっ
てほぼ決まってしまう。このため、アイソレーション抵
抗膜8の設計は、最も良好なアイソレーション特性が得
られるように抵抗膜の面積抵抗率を決定することにな
り、最適設計が困難であるという課題もあった。
Further, in the conventional power divider / combiner, the isolation resistance film 8 has only freedom in shape and area resistivity, and the shape is almost determined by the design of the taper line type impedance transformer patterns 5a to 5c. It will be decided. Therefore, in the design of the isolation resistance film 8, the area resistivity of the resistance film is determined so that the best isolation characteristics can be obtained, and there is also a problem that the optimum design is difficult.

【0016】この発明は上記のような課題を解決するた
めになされたもので、組立加工が容易であるとともに特
性のばらつきが小さく、また容易に最適設計ができる電
力分配合成器を得ることを目的とする。
The present invention has been made to solve the above problems, and an object thereof is to obtain a power distribution / combining device which is easy to assemble and has a small variation in characteristics and which can be easily optimally designed. And

【0017】[0017]

【課題を解決するための手段】請求項1記載の発明に係
る電力分配合成器は、誘電体基板上にパターン形成され
た入力線路と、上記誘電体基板上にパターン形成された
複数の出力線路と、上記誘電体基板上に形成され、一端
が上記入力線路と分岐部で接続され、他端が上記出力線
路と接続されたテーパ線路形インピーダンス変成器と、
隣接するテーパ線路形インピーダンス変成器を接続する
ように梯子状に配設され、テーパ線路形インピーダンス
変成器の長さ方向と略直交する方向に形成された複数の
抵抗体とを備えた電力分配合成器において、抵抗体をス
トリップ状のアイソレーション抵抗体により構成し、当
該アイソレーション抵抗体の間隔を、上記出力線路に近
い側が広く、分岐部に近づくにつれて狭くなるように形
したものである。
According to a first aspect of the present invention, there is provided a power distributor / combiner comprising: an input line patterned on a dielectric substrate; and a plurality of output lines patterned on the dielectric substrate. A taper line type impedance transformer formed on the dielectric substrate, one end of which is connected to the input line at a branch portion and the other end of which is connected to the output line,
They are arranged in a ladder shape so as to connect adjacent tapered line type impedance transformer, a tapered line type impedance
In a power distribution combiner including a plurality of resistors formed in a direction substantially orthogonal to the length direction of the transformer , the resistors are
It consists of a trip-shaped isolation resistor,
Keep the distance between the isolation resistors close to the output line.
The side is wide, and it becomes narrower as it approaches the bifurcation.
It is obtained by forming.

【0018】[0018]

【0019】[0019]

【0020】[0020]

【0021】[0021]

【0022】 請求項記載の発明に係る電力分配合成
器は、抵抗体を、ストリップ状のアイソレーション抵抗
体の替わりにチップ抵抗で構成したものである。
According to a second aspect of the power distribution combiner of the present invention, the resistor is a strip-shaped isolation resistor.
It is made up of chip resistors instead of the body .

【0023】[0023]

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態1.図1はこの発明の実施の形態1による電
力分配合成器を示す構成図、図2は図1に示した電力分
配合成器のa−a’断面図である。尚、図1は構成を分
かり易くするため誘電体基板1bを取り除いた図を示し
ている。図において、1a,1bは誘電体基板、2a,
2bは誘電体基板1a,1bの外面(2つの誘電体基板
1a,1bの対向面と反対側の面)にパターン形成され
た接地導体パターンである。3は誘電体基板1aの内面
(2つの誘電体基板1a,1bの対向面)に形成された
入力線路パターン(入力線路)、4a〜4cは誘電体基
板1aの内面に形成された出力線路パターン(出力線
路)、5a〜5cは一端が入力線路パターン3と分岐部
6において接続され、他端が出力線路パターン4a〜4
cと接続された、誘電体基板1aの内面に形成されたテ
ーパ線路形インピーダンス変成器パターン(テーパ線路
形インピーダンス変成器)である。このテーパ線路形イ
ンピーダンス変成器パターン5a〜5cは、入力線路パ
ターン3の特性インピーダンスがZin、出力線路パター
ン4a〜4cの特性インピーダンスがZout であると
き、それぞれ、分岐部6側のインピーダンスが3Zin、
出力線路パターン4a〜4c側のインピーダンスがZou
t となり、このような異なるインピーダンスの間を整合
するように、その形状が設計されている。
BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described below. Embodiment 1. 1 is a configuration diagram showing a power distribution combiner according to Embodiment 1 of the present invention, and FIG. 2 is a sectional view taken along the line aa 'of the power distribution combiner shown in FIG. It should be noted that FIG. 1 shows a diagram in which the dielectric substrate 1b is removed for the sake of easy understanding of the configuration. In the figure, 1a and 1b are dielectric substrates, 2a and
Reference numeral 2b is a ground conductor pattern formed on the outer surface of the dielectric substrates 1a and 1b (the surface opposite to the facing surfaces of the two dielectric substrates 1a and 1b). 3 is an input line pattern (input line) formed on the inner surface of the dielectric substrate 1a (opposing surface of the two dielectric substrates 1a and 1b), and 4a to 4c are output line patterns formed on the inner surface of the dielectric substrate 1a. (Output lines) 5a to 5c have one end connected to the input line pattern 3 at the branch portion 6 and the other end to the output line patterns 4a to 4c.
It is a taper line type impedance transformer pattern (taper line type impedance transformer) connected to c and formed on the inner surface of the dielectric substrate 1a. When the characteristic impedance of the input line pattern 3 is Zin and the characteristic impedance of the output line patterns 4a to 4c is Zout, the tapered line type impedance transformer patterns 5a to 5c have impedances of 3Zin on the side of the branch portion 6, respectively.
The impedance of the output line patterns 4a to 4c is Zou
t, and its shape is designed to match between these different impedances.

【0024】7aは誘電体基板1aの端部において入力
線路パターン3と接続された入力端子、7b〜7dは誘
電体基板1aの端部において出力線路パターン4a〜4
cと接続された分配端子である。12は出力線路パター
ン間を分離するストリップ状アイソレーション抵抗パタ
ーン(抵抗体、アイソレーション抵抗体)であり、この
ストリップ状アイソレーション抵抗パターン12は、隣
接するテーパ線路形インピーダンス変成器パターン5
a,5b間、及びテーパ線路形インピーダンス変成器パ
ターン5b,5c間のそれぞれを接続するように、テー
パ線路形インピーダンス変成器パターン5a〜5cの長
さ方向とほぼ直交する方向で等間隔で複数(梯子状に)
設けられたものである。このストリップ状アイソレーシ
ョン抵抗パターン12は、図11に示すような予め抵抗
膜10を誘電体基板1aと導体膜9の間に挿入した構造
の抵抗膜付き誘電体基板をパターンエッチングすること
によって実現される。従って、フォトリソグラフィ技術
を用いることが可能となり、ストリップ状アイソレーシ
ョン抵抗パターン12とテーパ線路形インピーダンス変
成器パターン5a〜5cの間の位置関係を正確に決定す
ることができ、性能のばらつきを抑えると共に組立加工
も容易となる。
Reference numeral 7a denotes an input terminal connected to the input line pattern 3 at the end of the dielectric substrate 1a, and 7b to 7d denote output line patterns 4a to 4 at the end of the dielectric substrate 1a.
It is a distribution terminal connected to c. Reference numeral 12 is a strip-shaped isolation resistance pattern (resistor, isolation resistor) for separating the output line patterns. The strip-shaped isolation resistance pattern 12 is adjacent to the taper line type impedance transformer pattern 5.
a and 5b and taper line type impedance transformer patterns 5b and 5c are connected to each other at equal intervals in a direction substantially orthogonal to the length direction of the taper line type impedance transformer patterns 5a to 5c ( Like a ladder)
It is provided. This strip-shaped isolation resistance pattern 12 is realized by pattern etching a dielectric substrate with a resistance film having a structure in which the resistance film 10 is inserted in advance between the dielectric substrate 1a and the conductor film 9 as shown in FIG. It Therefore, the photolithography technique can be used, the positional relationship between the strip-shaped isolation resistance pattern 12 and the tapered line type impedance transformer patterns 5a to 5c can be accurately determined, and variation in performance can be suppressed. Assembly processing is also easy.

【0025】このように、ストリップ状アイソレーショ
ン抵抗パターン12をテーパ線路形インピーダンス変成
器パターン間に複数配設した場合、図3に示すように、
ストリップ状アイソレーション抵抗パターン12の抵抗
膜の面積抵抗率をR(オーム/□)、ストリップ状アイ
ソレーション抵抗パターン12の幅をW、ストリップ状
アイソレーション抵抗パターン12の間隔をdとする
と、近似的には面積抵抗率R×(W+d)/d(オーム
/□)の全面抵抗膜を用いた場合と等価になる。従っ
て、抵抗膜をスリップ状アイソレーション抵抗パターン
12とすることにより、近似的に面積抵抗率を高くする
ことができ、抵抗膜の膜厚が厚く面積抵抗率の低い抵抗
膜付き誘電体基板でも使用することができる。ストリッ
プ状アイソレーション抵抗パターン12の間隔dは、通
常、使用する(各端子7a〜7dに入力される)高周波
信号の波長の1/4以下に形成される。このような間隔
にすることにより、ストリップ状アイソレーション抵抗
パターン12のアイソレーション特性(出力線路パター
ン間の分離特性)や分配端子7b〜7d側の反射特性が
良好となる。
When a plurality of strip-shaped isolation resistance patterns 12 are thus arranged between the tapered line impedance transformer patterns, as shown in FIG.
When the area resistivity of the resistance film of the strip-shaped isolation resistance pattern 12 is R (ohm / □), the width of the strip-shaped isolation resistance pattern 12 is W, and the interval of the strip-shaped isolation resistance pattern 12 is d, it is approximate. Is equivalent to the case where a full-area resistance film having a sheet resistance R × (W + d) / d (ohm / □) is used. Therefore, by using the resistance film as the slip-like isolation resistance pattern 12, it is possible to approximately increase the area resistivity, and it is also used in a dielectric substrate with a resistance film having a large resistance film thickness and a low area resistivity. can do. The distance d between the strip-shaped isolation resistance patterns 12 is usually formed to be ¼ or less of the wavelength of the high-frequency signal used (input to each of the terminals 7a to 7d). With such an interval, the isolation characteristic of the strip-shaped isolation resistance pattern 12 (separation characteristic between the output line patterns) and the reflection characteristic on the distribution terminals 7b to 7d side become good.

【0026】尚、以上のように、誘電体基板1a,1b
と、誘電体基板1a,1b間に形成された入力線路パタ
ーン3、出力線路パターン4a〜4c、テーパ線路形イ
ンピーダンス変成器パターン5a〜5cと、誘電体基板
1a,1bの外面に設けられた接地導体パターン2a,
2bとによりトリプレート線路形の回路を形成してい
る。
As described above, the dielectric substrates 1a and 1b are
An input line pattern 3, output line patterns 4a to 4c, taper line type impedance transformer patterns 5a to 5c formed between the dielectric substrates 1a and 1b, and a ground provided on the outer surfaces of the dielectric substrates 1a and 1b. Conductor pattern 2a,
The circuit 2b forms a triplate line type circuit.

【0027】次に動作について説明する。まず、入力端
子7aに高周波信号を加えた場合について説明する。入
力端子7aから高周波信号が入力されると、高周波信号
は入力線路パターン3を経て分岐部6において3分岐さ
れ、並列接続された3本のテーパ線路形インピーダンス
変成器パターン5a〜5cに等振幅で入力される。この
とき、テーパ線路形インピーダンス変成器パターン5a
〜5cの入力インピーダンスがそれぞれ3Zinとなって
いるため、入力線路パターン3から3本の並列接続され
たテーパ線路形インピーダンス変成器パターン5a〜5
cを見たインピーダンスは、入力線路パターン3の特性
インピーダンスZinに等しくなり、高周波信号は反射を
生じることなく3分岐される。各テーパ線路形インピー
ダンス変成器パターン5a〜5cに入力された高周波信
号は、それぞれ出力線路パターン4a〜4cの特性イン
ピーダンスZout に変換されて出力線路パターン4a〜
4cに伝送され、分配端子7b〜7dに等振幅で分配さ
れて出力される。
Next, the operation will be described. First, the case where a high frequency signal is applied to the input terminal 7a will be described. When a high-frequency signal is input from the input terminal 7a, the high-frequency signal is branched into three at the branching portion 6 via the input line pattern 3 and has equal amplitude to the three taper line type impedance transformer patterns 5a to 5c connected in parallel. Is entered. At this time, the taper line type impedance transformer pattern 5a
Since the input impedances of the input line patterns 3 to 5c are 3 Zin, the input line pattern 3 includes three taper line type impedance transformer patterns 5a to 5 connected in parallel.
The impedance seen at c becomes equal to the characteristic impedance Zin of the input line pattern 3, and the high frequency signal is branched into three without reflection. The high frequency signals input to the taper line type impedance transformer patterns 5a to 5c are converted into the characteristic impedances Zout of the output line patterns 4a to 4c, respectively, and the output line patterns 4a to 4c.
4c, is distributed to the distribution terminals 7b to 7d with equal amplitude, and is output.

【0028】3本のテーパ線路形インピーダンス変成器
パターン5a〜5cには、等振幅、等位相の高周波信号
が伝搬するので、隣り合うテーパ線路形インピーダンス
変成器パターン間に電位差が生じることはない。従っ
て、隣接するテーパ線路形インピーダンス変成器パター
ン間を接続するストリップ状アイソレーション抵抗パタ
ーン12には電流が流れず、このストリップ状アイソレ
ーション抵抗パターン12で電力は消費されない。ま
た、テーパ線路形インピーダンス変成器パターン5a〜
5cの長さ方向(平行な方向)には抵抗膜が連続してい
ないため、全面抵抗膜(図9における従来のアイソレー
ション抵抗膜8)のように、テーパ線路形インピーダン
ス変成器パターン5a〜5cを流れる電流の一部がスト
リップ状アイソレーション抵抗パターン12内をテーパ
線路形インピーダンス変成器パターン5a〜5cに平行
に流れて電力が消費されることもない。
Since high-frequency signals of equal amplitude and phase are propagated through the three tapered line impedance transformer patterns 5a to 5c, no potential difference occurs between the adjacent tapered line impedance transformer patterns. Therefore, no current flows through the strip-shaped isolation resistance pattern 12 that connects the adjacent taper line type impedance transformer patterns, and no power is consumed by the strip-shaped isolation resistance pattern 12. Also, the tapered line type impedance transformer pattern 5a-
Since the resistance film is not continuous in the length direction (parallel direction) of 5c, the taper line type impedance transformer patterns 5a to 5c like the whole surface resistance film (the conventional isolation resistance film 8 in FIG. 9). A part of the current flowing through the strip-shaped isolation resistance pattern 12 does not flow in parallel with the taper line type impedance transformer patterns 5a to 5c and the power is not consumed.

【0029】尚、テーパ線路形インピーダンス変成器パ
ターン5a〜5cは、広い周波数帯域にわたってインピ
ーダンス整合をとることが可能なため、広い周波数帯域
にわたって反射なく電力分配を行うことができる。
Since the taper line type impedance transformer patterns 5a to 5c can perform impedance matching over a wide frequency band, power distribution can be performed over a wide frequency band without reflection.

【0030】次に、分配端子7b〜7cに高周波信号を
加えた場合について説明する。出力線路パターン4a〜
4c側の分配端子7b〜7dから等振幅、等位相の高周
波信号が入力されると、回路の可逆性から、上記入力端
子7aに高周波信号を加えた場合と逆方向に高周波信号
が伝搬し、全ての高周波信号が合成されて入力端子7a
から出力される。このとき、3本のテーパ線路形インピ
ーダンス変成器パターン5a〜5cを伝搬する高周波信
号は等振幅、等位相であるので、アイソレーション抵抗
パターン12には電流が流れず、このストリップ状アイ
ソレーション抵抗パターン12で電力は消費されない。
また、テーパ線路形インピーダンス変成器パターン5a
〜5cの長さ方向(平行な方向)には抵抗膜が連続して
いないため、テーパ線路形インピーダンス変成器パター
ン5a〜5cを流れる電流の一部がストリップ状アイソ
レーション抵抗パターン12内を流れて電力が消費され
ることもない。
Next, a case where a high frequency signal is applied to the distribution terminals 7b to 7c will be described. Output line pattern 4a-
When a high-frequency signal of equal amplitude and equal phase is input from the distribution terminals 7b to 7d on the 4c side, the high-frequency signal propagates in the direction opposite to that when the high-frequency signal is applied to the input terminal 7a due to the reversibility of the circuit, All high frequency signals are combined and input terminal 7a
Is output from. At this time, since the high-frequency signals propagating through the three taper line type impedance transformer patterns 5a to 5c have the same amplitude and the same phase, no current flows in the isolation resistance pattern 12, and the strip-shaped isolation resistance pattern is formed. At 12, no power is consumed.
Also, the tapered line type impedance transformer pattern 5a
Since the resistance film is not continuous in the length direction (parallel direction) of 5a to 5c, a part of the current flowing through the tapered line impedance transformer patterns 5a to 5c flows in the strip isolation resistance pattern 12. No power is consumed.

【0031】次に、分配端子7b〜7dの中の分配端子
7bのみに高周波信号を加えた場合について説明する。
分配端子7bから高周波信号が入力されると、この高周
波信号はテーパ線路形インピーダンス変成器パターン5
aを伝搬して分岐部6に伝送され、分岐部6から入力線
路パターン3及び他のテーパ線路形インピーダンス変成
器パターン5b,5cに入力される。入力線路パターン
3に入力された高周波信号は入力端子7aから出力され
る。一方、他のテーパ線路形インピーダンス変成器パタ
ーン5b,5cに入力された高周波信号成分は、テーパ
線路形インピーダンス変成器パターン5aを伝搬してき
た高周波信号との間に振幅及び位相のずれがあるため、
隣接するテーパ線路形インピーダンス変成器パターン間
を接続するストリップ状アイソレーション抵抗パターン
12には、テーパ線路形インピーダンス変成器パターン
5a〜5cと直交する方向に電流が流れ、ストリップ状
アイソレーション抵抗パターン12において電力が吸収
される。
Next, a case where a high frequency signal is applied only to the distribution terminal 7b among the distribution terminals 7b to 7d will be described.
When a high frequency signal is input from the distribution terminal 7b, the high frequency signal is fed to the taper line type impedance transformer pattern 5
a is propagated and is transmitted to the branching portion 6, and is input from the branching portion 6 to the input line pattern 3 and other tapered line type impedance transformer patterns 5b and 5c. The high frequency signal input to the input line pattern 3 is output from the input terminal 7a. On the other hand, the high-frequency signal component input to the other taper line type impedance transformer patterns 5b and 5c has a difference in amplitude and phase from the high frequency signal propagating in the taper line type impedance transformer pattern 5a.
In the strip-shaped isolation resistance pattern 12 that connects between the adjacent taper line-type impedance transformer patterns, a current flows in a direction orthogonal to the taper-line-type impedance transformer patterns 5a to 5c, and Electric power is absorbed.

【0032】3本のテーパ線路形インピーダンス変成器
パターン5a〜5cの間隔、ストリップ状アイソレーシ
ョン抵抗パターン12の面積抵抗率や形状が、最適に設
計されていれば、テーパ線路形インピーダンス変成器パ
ターン5b,5cに加わった高周波信号は全てストリッ
プ状アイソレーション抵抗パターン12で吸収され、分
配端子7c,7dには何も出力されない。即ち、出力線
路パターン4a〜4cに接続された各分配端子間はアイ
ソレーション(分離)が確保される。また、ストリップ
状アイソレーション抵抗パターン12の設計も、ストリ
ップ状アイソレーション抵抗パターン12の幅や間隔を
変えることにより、近似的な面積抵抗率を変更すること
ができるため、最良のアイソレーション特性が得られる
ような最適設計を容易に行うことができる。
If the intervals between the three taper line type impedance transformer patterns 5a to 5c and the area resistivity and shape of the strip-shaped isolation resistance pattern 12 are optimally designed, the taper line type impedance transformer pattern 5b is formed. , 5c are absorbed by the strip-shaped isolation resistance pattern 12, and nothing is output to the distribution terminals 7c and 7d. That is, isolation is ensured between the distribution terminals connected to the output line patterns 4a to 4c. Also, in the design of the strip-shaped isolation resistance pattern 12, the approximate area resistivity can be changed by changing the width and the interval of the strip-shaped isolation resistance pattern 12, so that the best isolation characteristics can be obtained. The optimum design as described above can be easily performed.

【0033】以上のように、この実施の形態1によれ
ば、アイソレーション抵抗として複数のストリップ状ア
イソレーション抵抗パターン12に形成したため、抵抗
膜の面積抵抗率が低い場合でも等価的に面積抵抗率の高
い全面抵抗膜をテーパ線路形インピーダンス変成器パタ
ーン間に配置した場合のような良好なアイソレーション
特性を得られると共に、抵抗膜の膜厚の厚い市販の抵抗
膜付き誘電体基板を用いることができる。
As described above, according to the first embodiment, since a plurality of strip-shaped isolation resistance patterns 12 are formed as the isolation resistance, the area resistivity is equivalently obtained even when the resistance resistivity of the resistive film is low. It is possible to use a commercially available dielectric substrate with a resistance film, which has good isolation characteristics as when a high resistance film with high resistance is placed between the tapered line type impedance transformer patterns and has a thick resistance film. it can.

【0034】また、このようなストリップ状アイソレー
ション抵抗パターン12を用いた場合、テーパ線路形イ
ンピーダンス変成器パターン5a〜5cに沿った方向
(平行な方向)には抵抗膜が連続して存在しないため、
全面抵抗膜の場合のように、テーパ線路形インピーダン
ス変成器パターン5a〜5cに沿って電流が流れて電力
が消費されることはなくなり、電力分配合成回路の挿入
損失を低減することができる。
Further, when such a strip-shaped isolation resistance pattern 12 is used, the resistance film does not continuously exist in the direction (parallel direction) along the taper line type impedance transformer patterns 5a to 5c. ,
Unlike the case of the full-surface resistance film, the current does not flow along the tapered line type impedance transformer patterns 5a to 5c to consume the power, and the insertion loss of the power distribution / combining circuit can be reduced.

【0035】尚、上記実施の形態1において、分配端子
数が3である電力分配合成器について説明したが、これ
に限る必要はなく、分配端子数が2以上の任意の電力分
配合成器についても同様に、良好なアイソレーション特
性が得られると共に、市販の抵抗膜付き誘電体基板を用
いることができ、また電力分配合成回路の挿入損失を低
減することもできる。例えば、図4は分配端子数が2の
電力分配合成器を示す構成図であり、このような電力分
配合成器についても同様の効果を奏する。
In the first embodiment described above, the power distribution combiner having three distribution terminals has been described, but the present invention is not limited to this, and any power distribution combiner having two or more distribution terminals may be used. Similarly, good isolation characteristics can be obtained, a commercially available dielectric substrate with a resistance film can be used, and the insertion loss of the power distribution / combining circuit can be reduced. For example, FIG. 4 is a configuration diagram showing a power distribution combiner having two distribution terminals, and such a power distribution combiner has the same effect.

【0036】実施の形態2.図5はこの発明の実施の形
態2による電力分配合成器を示す構成図であり、構成を
分かり易くするため、入力端子7a及び分配端子7b,
7c(のコネクタ)は省略し、また、分配端子数が2の
電力分配合成器を示している。図において、13は出力
線路パターン4a,4b間を分離するストリップ状アイ
ソレーション抵抗パターン(抵抗体、アイソレーション
抵抗体)であり、このストリップ状アイソレーション抵
抗パターン13は、出力線路パターン4a,4bに近い
側の間隔が広く、分岐部6に近づくにつれて間隔が狭く
なるように配置されている。その他の点については、上
記実施の形態1で示したストリップ状アイソレーション
抵抗パターン12と同様である。尚、図5において図1
と同一符号を付して示した部分は同一又は相当する部分
であり、その重複説明を省略する。
Embodiment 2. FIG. 5 is a configuration diagram showing a power distribution / combining device according to a second embodiment of the present invention. In order to make the configuration easy to understand, an input terminal 7a and a distribution terminal 7b,
7c (connector thereof) is omitted, and a power distribution / combiner having two distribution terminals is shown. In the figure, 13 is a strip-shaped isolation resistance pattern (resistor, isolation resistor) that separates the output line patterns 4a and 4b. The strip-shaped isolation resistance pattern 13 is formed on the output line patterns 4a and 4b. The space on the near side is wide, and the space is narrowed toward the branch portion 6. Other points are the same as those of the strip-shaped isolation resistance pattern 12 shown in the first embodiment. In addition, in FIG.
The parts denoted by the same reference numerals as are the same or corresponding parts, and the duplicate description thereof will be omitted.

【0037】このように、ストリップ状アイソレーショ
ン抵抗パターン13の間隔を、出力線路パターン4a,
4bに近い側が広く、分岐部6に近づくにつれて狭くな
るように形成することによって、出力線路パターン4
a,4bに近い側は面積抵抗率が高く、入力線路パター
ン3側に近づくにつれて面積抵抗率が低くなる全面抵抗
膜を用いた場合と等価となる。通常、分配端子7b,7
c側から高周波信号が入力された場合、テーパ線路形イ
ンピーダンス変成器パターン5a,5bに入射してすぐ
に低い抵抗値のアイソレーション抵抗が接続されている
とインピーダンスの不整合によって反射が生じる。この
ため、分配端子7b,7c側が十分高く、入力端子側に
近づくほど低くなるように抵抗値(面積抵抗率)を分布
しておけば、分配端子7b,7c側の反射特性を良好に
することができる。
As described above, the distance between the strip-shaped isolation resistance patterns 13 is set to the output line pattern 4a,
The output line pattern 4 is formed such that the side close to 4b is wide and the side close to the branch 6 is narrower.
The area resistance is high on the side close to a and 4b, and is equivalent to the case of using a full-surface resistance film whose area resistance decreases as it approaches the input line pattern 3 side. Normally, the distribution terminals 7b, 7
When a high-frequency signal is input from the c side, if incident on the taper line type impedance transformer patterns 5a and 5b and an isolation resistor having a low resistance value is connected immediately, reflection occurs due to impedance mismatch. Therefore, if the resistance values (area resistivity) are distributed so that the distribution terminals 7b and 7c are sufficiently high and become lower toward the input terminals, the reflection characteristics of the distribution terminals 7b and 7c can be improved. You can

【0038】以上のように、この実施の形態2によれ
ば、ストリップ状アイソレーション抵抗パターン13の
間隔を、出力線路パターン4a,4bに近い側を広く、
分岐部6に近づくにつれて狭くなるように形成したた
め、等価的に全面抵抗膜の面積抵抗率が分配端子7b,
7c側が高く、入力線路パターン3側に近づくほど低く
なるようにすることができ、分配端子7b,7c側の反
射特性を良好にすることができる効果を奏する。
As described above, according to the second embodiment, the distance between the strip-shaped isolation resistance patterns 13 is widened on the side close to the output line patterns 4a and 4b.
Since it is formed so as to become narrower as it approaches the branch portion 6, the area resistivity of the overall resistance film is equivalently equivalent to that of the distribution terminal 7b,
It is possible to make the value 7c higher and decrease the value closer to the input line pattern 3 side, and it is possible to improve the reflection characteristics on the distribution terminals 7b and 7c side.

【0039】実施の形態3.図6はこの発明の実施の形
態3による電力分配合成器を示す構成図であり、構成を
分かり易くするため、入力端子7a及び分配端子7b,
7c(のコネクタ)は省略し、また、分配端子数が2の
電力分配合成器を示している。図において、14は出力
線路パターン4a,4b間を分離するストリップ状アイ
ソレーション抵抗パターン(抵抗体、アイソレーション
抵抗体)であり、このストリップ状アイソレーション抵
抗パターン14の幅は、出力線路パターン4a,4bに
近い側が狭く、分岐部6に近づくにつれて広くなるよう
に構成されている。その他の点については、上記実施の
形態1で示したストリップ状アイソレーション抵抗パタ
ーン12と同様である。尚、図6において図1と同一符
号を付して示した部分は同一又は相当する部分であり、
その重複説明を省略する。
Embodiment 3. 6 is a block diagram showing a power distribution / combining device according to a third embodiment of the present invention. In order to make the structure easy to understand, an input terminal 7a and a distribution terminal 7b,
7c (connector thereof) is omitted, and a power distribution / combiner having two distribution terminals is shown. In the figure, 14 is a strip-shaped isolation resistance pattern (resistor, isolation resistor) for separating the output line patterns 4a and 4b. The width of the strip-shaped isolation resistance pattern 14 is equal to the width of the output line patterns 4a and 4b. It is configured such that the side closer to 4b is narrower and the closer it is to the branch portion 6, the wider. Other points are the same as those of the strip-shaped isolation resistance pattern 12 shown in the first embodiment. Incidentally, in FIG. 6, the portions denoted by the same reference numerals as those in FIG. 1 are the same or corresponding portions,
The duplicate description will be omitted.

【0040】このように、ストリップ状アイソレーショ
ン抵抗パターン14の幅を、出力線路パターン4a,4
bに近い側が狭く、分岐部6に近づくにつれて広くなる
ように形成することによって、図5に示したストリップ
状アイソレーション抵抗パターン13と同様、出力線路
パターン4a,4bに近い側は面積抵抗率が高く、入力
線路パターン3側に近づくにつれて面積抵抗率が低くな
る全面抵抗膜を用いた場合と等価となる。従って、分配
端子7b,7c側が十分高く、入力端子側に近づくほど
低くなるように抵抗値(面積抵抗率)が分布するように
設計することにより、分配端子7b,7c側の反射特性
を良好にすることができる。
As described above, the width of the strip-shaped isolation resistance pattern 14 is set to the output line patterns 4a, 4
By forming so that the side closer to b is narrower and the width is wider as it approaches the branching portion 6, the area resistivity is closer to the output line patterns 4a and 4b, as in the strip-shaped isolation resistance pattern 13 shown in FIG. This is equivalent to the case of using a full-surface resistance film that is high and the area resistivity decreases as it approaches the input line pattern 3 side. Therefore, by designing the resistance values (area resistivity) to be distributed so that the distribution terminals 7b and 7c are sufficiently high and become lower toward the input terminals, the reflection characteristics on the distribution terminals 7b and 7c side can be improved. can do.

【0041】以上のように、この実施の形態3によれ
ば、ストリップ状アイソレーション抵抗パターン14の
幅を、出力線路パターン4a,4bに近い側を狭く、分
岐部6に近づくにつれて広くなるように形成したため、
等価的に全面抵抗膜の面積抵抗率が分配端子7b,7c
側が高く、入力線路パターン3側に近づくほど低くなる
ようにすることができ、分配端子7b,7c側の反射特
性を良好にすることができる効果を奏する。
As described above, according to the third embodiment, the width of the strip-shaped isolation resistance pattern 14 is made narrower on the side closer to the output line patterns 4a and 4b and wider as it approaches the branch portion 6. Because it was formed
Equivalently, the sheet resistance of the entire surface resistance film is the distribution terminals 7b, 7c.
The side can be made higher and the value can be made lower as it gets closer to the input line pattern 3 side, and there is an effect that the reflection characteristics on the side of the distribution terminals 7b, 7c can be improved.

【0042】実施の形態4.図7はこの発明の実施の形
態4による電力分配合成器を示す構成図であり、構成を
分かり易くするため、入力端子7a及び分配端子7b,
7c(のコネクタ)は省略し、また、分配端子数が2の
電力分配合成器を示している。図において、5a1,5
b1は一端が入力線路パターン3と分岐部6において接
続され、他端が出力線路パターン4a,4bと接続され
た、誘電体基板1aの内面に形成されたテーパ線路形イ
ンピーダンス変成器パターン(テーパ線路形インピーダ
ンス変成器)であり、このテーパ線路形インピーダンス
変成器パターン5a1,5b1は、2本のテーパ線路形
インピーダンス変成器パターン5a1,5b1の間隔が
ほぼ一定になるように平行に配置されている。15は2
本のテーパ線路形インピーダンス変成器パターン5a
1,5b1の間を接続するように半田付け等により等間
隔で取り付けられた、出力線路パターン間を分離するチ
ップ抵抗(抵抗体)である。尚、図7において図1と同
一符号を付して示した部分は同一又は相当する部分であ
り、その重複説明を省略する。
Fourth Embodiment FIG. 7 is a configuration diagram showing a power distribution combiner according to a fourth embodiment of the present invention. In order to make the configuration easy to understand, an input terminal 7a and a distribution terminal 7b,
7c (connector thereof) is omitted, and a power distribution / combiner having two distribution terminals is shown. In the figure, 5a1, 5
b1 has one end connected to the input line pattern 3 at the branch portion 6 and the other end connected to the output line patterns 4a and 4b. The taper line type impedance transformer pattern (tapered line) formed on the inner surface of the dielectric substrate 1a. The tapered line impedance transformer patterns 5a1 and 5b1 are arranged in parallel so that the distance between the two tapered line impedance transformer patterns 5a1 and 5b1 is substantially constant. 15 is 2
Taper line type impedance transformer pattern 5a
Chip resistors (resistors), which are attached at equal intervals by soldering or the like so as to connect between 1 and 5b1, separate the output line patterns. In FIG. 7, the parts denoted by the same reference numerals as those in FIG. 1 are the same or corresponding parts, and the duplicated description thereof will be omitted.

【0043】上記実施の形態1から実施の形態3におい
ては、アイソレーション抵抗としてストリップ状アイソ
レーション抵抗パターン12,13,14を用いていた
が、この実施の形態4では、チップ抵抗15を用いたも
のである。チップ抵抗15は、様々な抵抗値のものがあ
り、また、抵抗膜を使ったストリップ状アイソレーショ
ン抵抗パターン12,13,14に比べて耐電力性の高
いものもある。従って、この実施の形態4によれば、任
意の抵抗値のチップ抵抗15を選定することができるた
め、設計の自由度が増え、最適設計を行うことができる
と共に、耐電力性の高いチップ抵抗15を用いることが
できるため、一層大電力の分配合成が可能になるという
効果を奏する。
In the first to third embodiments described above, the strip-shaped isolation resistance patterns 12, 13 and 14 are used as the isolation resistance, but in the fourth embodiment, the chip resistance 15 is used. It is a thing. The chip resistor 15 has various resistance values, and also has a higher power resistance than the strip-shaped isolation resistance patterns 12, 13, 14 using a resistance film. Therefore, according to the fourth embodiment, since the chip resistor 15 having an arbitrary resistance value can be selected, the degree of freedom in design can be increased, the optimum design can be performed, and the chip resistor with high power resistance can be obtained. Since 15 can be used, there is an effect that it is possible to perform distribution and combination of higher power.

【0044】実施の形態5.図8はこの発明の実施の形
態5による電力分配合成器を示す構成図であり、構成を
分かり易くするため、入力端子7a及び分配端子7b,
7c(のコネクタ)は省略し、また、分配端子数が2の
電力分配合成器を示している。尚、図8において図1と
同一符号を付して示した部分は同一又は相当する部分で
あり、その重複説明を省略する。
Embodiment 5. FIG. 8 is a configuration diagram showing a power distribution / combining device according to a fifth embodiment of the present invention. In order to make the configuration easy to understand, an input terminal 7a and a distribution terminal 7b,
7c (connector thereof) is omitted, and a power distribution / combiner having two distribution terminals is shown. Note that, in FIG. 8, the portions denoted by the same reference numerals as those in FIG.

【0045】上記実施の形態4においては、チップ抵抗
15を等間隔に取り付けたが、この実施の形態5では、
出力線路パターン4a,4bに近い側の間隔が広く、分
岐部6に近づくにつれて間隔が狭くなるようにチップ抵
抗15を取り付けたものである。その他の点について
は、上記実施の形態4で示したチップ抵抗15と同様で
ある。従って、この実施の形態5によれば、チップ抵抗
15の間隔を場所によって変化させているため、チップ
抵抗15として市販の規格の抵抗値のものを用いた場合
でも任意の抵抗値分布を等価的に得ることができ、最適
なアイソレーション特性を得られ、電力分配合成器の最
適設計も容易に行うことができる。また、チップ抵抗1
5を等間隔で取り付けた場合のように、チップ抵抗15
の接続部分の不連続構造により生じる反射波が特定の周
波数で位相がそろうことがなくなり、入力端子7aや分
配端子7b,7cから見た電力分配合成器の反射特性を
改善することができるという効果を奏する。
In the fourth embodiment, the chip resistors 15 are attached at equal intervals, but in the fifth embodiment,
The chip resistor 15 is attached such that the distance between the output line patterns 4a and 4b is large and the distance becomes narrower as it approaches the branch portion 6. Other points are the same as those of the chip resistor 15 shown in the fourth embodiment. Therefore, according to the fifth embodiment, since the interval between the chip resistors 15 is changed depending on the location, even if a chip resistor 15 having a commercially available standard resistance value is used, an arbitrary resistance value distribution can be equivalently obtained. Therefore, the optimum isolation characteristics can be obtained, and the optimum design of the power distribution combiner can be easily performed. Also, chip resistance 1
As if 5 were installed at equal intervals, the chip resistor 15
The effect that the reflected wave generated by the discontinuous structure of the connection part of the above does not become out of phase at a specific frequency, and the reflection characteristic of the power distribution combiner viewed from the input terminal 7a and the distribution terminals 7b and 7c can be improved. Play.

【0046】[0046]

【発明の効果】以上のように、請求項1記載の発明によ
れば、誘電体基板上にパターン形成された入力線路と、
上記誘電体基板上にパターン形成された複数の出力線路
と、上記誘電体基板上に形成され、一端が上記入力線路
と分岐部で接続され、他端が上記出力線路と接続された
インピーダンスとを整合するテーパ線路形インピーダン
ス変成器と、隣接するテーパ線路形インピーダンス変成
器を接続するように梯子状に配設され、テーパ線路形イ
ンピーダンス変成器の長さ方向と略直交する方向に形成
された複数の抵抗体とを備えた電力分配合成器におい
て、抵抗体をストリップ状のアイソレーション抵抗体に
より構成し、当該アイソレーション抵抗体の間隔を、出
力線路に近い側が広く、分岐部に近づくにつれて狭くな
るように形成するように構成したので、抵抗膜の面積抵
抗率が低い場合でも等価的に面積抵抗率の高い全面抵抗
膜をテーパ線路形インピーダンス変成器間に配置した場
合のような良好なアイソレーション特性を得られる効果
がある。また、テーパ線路形インピーダンス変成器に沿
った方向(平行な方向)には抵抗膜が連続して存在しな
いため、全面抵抗膜の場合のように、テーパ線路形イン
ピーダンス変成器に沿って電流が流れて電力が消費され
ることはなくなり、電力分配合成回路の挿入損失を低減
することができる効果がある。特に、出力線路に近い側
が広く、分岐部に近づくにつれて狭くなるようにアイソ
レーション抵抗体の間隔を形成したことで、等価的に全
面抵抗膜の面積抵抗率が分配端子側が高く、入力端子側
に近づくほど低くなるようにすることができ、分配端子
側の反射特性を良好にすることができる効果がある。ま
た、フォトリソグラフィ技術を用いることが可能とな
り、アイソレーション抵抗体とテーパ線路形インピーダ
ンス変成器の間の位置関係を正確に決定することがで
き、性能のばらつきを抑えると共に組立加工も容易とな
る効果がある。
As described above, according to the first aspect of the invention, the input line patterned on the dielectric substrate,
A plurality of output lines patterned on the dielectric substrate; and an impedance formed on the dielectric substrate, one end of which is connected to the input line at a branch portion and the other end of which is connected to the output line. a tapered line type impedance transformer matching, are arranged in a ladder shape so as to connect adjacent tapered line type impedance transformer, a tapered line type b
Formed in a direction substantially orthogonal to the length direction of the impedance transformer
In a power divider / combiner with multiple resistors
The resistor into a strip-shaped isolation resistor.
The isolation resistor spacing is
The side close to the force line is wide, and becomes narrower as it approaches the bifurcation.
Since it is configured to so that to form a so that a good, such as when a high entire resistive membrane area resistivity of equivalently sheet resistivity or low resistive film was disposed between the tapered line type impedance transformer It is effective in obtaining isolation characteristics. Moreover, since the resistance film does not continuously exist in the direction (parallel direction) along the taper line type impedance transformer, current flows along the taper line type impedance transformer as in the case of the full resistance film. Power is no longer consumed, and the insertion loss of the power distribution / combining circuit can be reduced. Especially on the side close to the output line
Is wide and narrows as it approaches the bifurcation.
Since the interval between the resistance resistors is formed,
The sheet resistance film has a higher sheet resistivity on the distribution terminal side and the input terminal side
The distribution terminals can be lowered as they get closer to
There is an effect that the reflection characteristics on the side can be improved. Well
In addition, it is possible to use photolithography technology.
Isolation resistor and taper line type impeder
It is possible to accurately determine the positional relationship between the transformers.
It suppresses variations in performance and facilitates assembly processing.
There is an effect.

【0047】[0047]

【0048】[0048]

【0049】[0049]

【0050】[0050]

【0051】 請求項記載の発明によれば、抵抗体
を、ストリップ状のアイソレーション抵抗体の替わりに
チップ抵抗で構成したので、チップ抵抗として市販の規
格の抵抗値のものを用いた場合でも任意の抵抗値分布を
等価的に得ることができ、最適なアイソレーション特性
を得られ、電力分配合成器の最適設計も容易に行うこと
ができる効果がある。また、チップ抵抗を等間隔で取り
付けた場合のように、チップ抵抗の接続部分の不連続構
造により生じる反射波が特定の周波数で位相がそろうこ
とがなくなり、入力端子や分配端子から見た電力分配合
成器の反射特性を改善することができる効果がある。
According to the invention of claim 2 , the resistor
Instead of a strip-shaped isolation resistor
Since it is composed of chip resistors, it is possible to equivalently obtain an arbitrary resistance value distribution even when using a commercially available standard resistance value as the chip resistor, and obtain the optimum isolation characteristics. There is an effect that the optimum design of can be easily performed. Also, as when the chip resistors are attached at equal intervals, the reflected waves generated by the discontinuous structure of the connection part of the chip resistors will not be out of phase at a specific frequency, and the power distribution seen from the input terminals and distribution terminals There is an effect that the reflection characteristic of the combiner can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】 この発明の実施の形態1による電力分配合成
器を示す構成図である。
FIG. 1 is a configuration diagram showing a power distribution combiner according to a first embodiment of the present invention.

【図2】 図1に示した電力分配合成器のa−a’断面
図である。
FIG. 2 is a sectional view taken along the line aa ′ of the power distribution combiner shown in FIG.

【図3】 複数のストリップ状アイソレーション抵抗パ
ターンと全面抵抗パターンとが近似的に等価となること
を説明するための図である。
FIG. 3 is a diagram for explaining that a plurality of strip-shaped isolation resistance patterns and a full-surface resistance pattern are approximately equivalent.

【図4】 分配端子数が2の電力分配合成器を示す構成
図である。
FIG. 4 is a configuration diagram showing a power distribution combiner having two distribution terminals.

【図5】 この発明の実施の形態2による電力分配合成
器を示す構成図である。
FIG. 5 is a configuration diagram showing a power distribution combiner according to a second embodiment of the present invention.

【図6】 この発明の実施の形態3による電力分配合成
器を示す構成図である。
FIG. 6 is a configuration diagram showing a power distribution combiner according to a third embodiment of the present invention.

【図7】 この発明の実施の形態4による電力分配合成
器を示す構成図である。
FIG. 7 is a configuration diagram showing a power distribution combiner according to a fourth embodiment of the present invention.

【図8】 この発明の実施の形態5による電力分配合成
器を示す構成図である。
FIG. 8 is a configuration diagram showing a power distribution combiner according to a fifth embodiment of the present invention.

【図9】 従来の電力分配合成器を示す構成図である。FIG. 9 is a configuration diagram showing a conventional power distribution combiner.

【図10】 図9に示した電力分配合成器のa−a’断
面図である。
10 is a sectional view taken along the line aa 'of the power distribution combiner shown in FIG.

【図11】 図9及び図10に示したアイソレーション
抵抗膜と異なる構造のアイソレーション抵抗膜を用いて
構成した電力分配合成器を説明するための構成図であ
る。
FIG. 11 is a configuration diagram for explaining a power distribution / combining device configured by using an isolation resistance film having a structure different from that of the isolation resistance film shown in FIGS. 9 and 10;

【図12】 図9及び図10に示したアイソレーション
抵抗膜と異なる構造のアイソレーション抵抗膜を用いて
構成した電力分配合成器を説明するための構成図であ
る。
12 is a configuration diagram for explaining a power distribution / combining device configured by using an isolation resistance film having a different structure from the isolation resistance film shown in FIGS. 9 and 10. FIG.

【符号の説明】[Explanation of symbols]

1a,1b 誘電体基板、3 入力線路パターン(入力
線路)、4a,4b,4c 出力線路パターン(出力線
路)、5a,5b,5c,5a1,5b1 テーパ線路
形インピーダンス変成器パターン(テーパ線路形インピ
ーダンス変成器)、6 分岐部、12,13,14 ス
トリップ状アイソレーション抵抗パターン(抵抗体、ア
イソレーション抵抗体)、15 チップ抵抗(抵抗
体)。
1a, 1b Dielectric substrate, 3 Input line pattern (input line), 4a, 4b, 4c Output line pattern (output line), 5a, 5b, 5c, 5a1, 5b1 Tapered line type impedance transformer pattern (Tapered line type impedance) Transformer), 6 branches, 12, 13, 14 strip-shaped isolation resistance patterns (resistors, isolation resistors), 15 chip resistors (resistors).

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−142201(JP,A) 特開 平7−321515(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01P 5/19 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-2-142201 (JP, A) JP-A-7-321515 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01P 5/19

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 誘電体基板上にパターン形成された入力
線路と、上記誘電体基板上にパターン形成された複数の
出力線路と、上記誘電体基板上に形成され、一端が上記
入力線路と分岐部で接続され、他端が上記出力線路と接
続されたテーパ線路形インピーダンス変成器と、隣接す
る該テーパ線路形インピーダンス変成器を接続するよう
に梯子状に配設され、上記テーパ線路形インピーダンス
変成器の長さ方向と略直交する方向に形成された複数の
抵抗体とを備えた電力分配合成器において、上記抵抗体
をストリップ状のアイソレーション抵抗体により構成
し、当該アイソレーション抵抗体の間隔を、上記出力線
路に近い側が広く、上記分岐部に近づくにつれて狭くな
るように形成したことを特徴とする電力分配合成器。
1. An input line patterned on a dielectric substrate, a plurality of output lines patterned on the dielectric substrate, and an output line formed on the dielectric substrate, one end of which branches from the input line. are connected by section, the other end is arranged in a ladder shape so as to connect the connected tapered line type impedance transformer and the output line, the tapered line type impedance transformer adjacent the tapered line type impedance
A power distribution combiner comprising a plurality of resistors formed in a direction substantially orthogonal to the length direction of the transformer, wherein the resistors are
Is composed of strip-shaped isolation resistors
The isolation resistor spacing above the output line
The side near the road is wide, and the width becomes narrower as it approaches the above branch.
An electric power distribution / combining device, which is characterized in that
【請求項2】 抵抗体を、ストリップ状のアイソレーシ
ョン抵抗体の替わりにチップ抵抗で構成したことを特徴
とする請求項1記載の電力分配合成器。
2. The resistor is a strip-shaped isolator.
2. The power distributor / combiner according to claim 1 , wherein the resistor is a chip resistor instead of the resistor .
JP00798697A 1997-01-20 1997-01-20 Power distribution combiner Expired - Fee Related JP3504453B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00798697A JP3504453B2 (en) 1997-01-20 1997-01-20 Power distribution combiner

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00798697A JP3504453B2 (en) 1997-01-20 1997-01-20 Power distribution combiner

Publications (2)

Publication Number Publication Date
JPH10209724A JPH10209724A (en) 1998-08-07
JP3504453B2 true JP3504453B2 (en) 2004-03-08

Family

ID=11680759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00798697A Expired - Fee Related JP3504453B2 (en) 1997-01-20 1997-01-20 Power distribution combiner

Country Status (1)

Country Link
JP (1) JP3504453B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5648295B2 (en) 2010-02-19 2015-01-07 富士通株式会社 Impedance converter, integrated circuit device, amplifier and communication module
CN101777687B (en) * 2010-03-23 2013-01-09 南通大学 Anti-phase microwave power divider with arbitrary power distribution ratio

Also Published As

Publication number Publication date
JPH10209724A (en) 1998-08-07

Similar Documents

Publication Publication Date Title
EP0511728B1 (en) Coplanar waveguide directional coupler and flip-chip microwave monolithic integrated circuit assembly incorporating the coupler
EP0508662B1 (en) N-way power combiner/divider
GB2210510A (en) Microwave balun
US5187447A (en) Combiner/divider networks
EP0492357A1 (en) Coplanar 3dB quadrature coupler
US20040000965A1 (en) Directional coupler and electronic device using the same
US4532484A (en) Hybrid coupler having interlaced coupling conductors
JP2000510299A (en) Coplanar waveguide coupler
JPH09191205A (en) Signal separation microwave splitter/combiner
EP1346432B1 (en) Four port hybrid microstrip circuit of lange type
JP3504453B2 (en) Power distribution combiner
US4749969A (en) 180° hybrid tee
JP3497702B2 (en) Balun and push-pull amplifiers
US4799032A (en) Directional coupler
JP3521866B2 (en) Power distributor
JPS60153603A (en) Coplanar circuit
JPH0770889B2 (en) Directional coupler
JP2621652B2 (en) Directional coupler and detection circuit
JP4270000B2 (en) Unequal power distribution synthesizer
JP4201257B2 (en) High frequency signal transmission line substrate
JPH0878915A (en) Directional coupler
JPH08279703A (en) Terminal equipment
JP2621653B2 (en) Directional coupler and detection circuit
GB2218853A (en) Microwave directional coupler
JPH0555813A (en) Microstrip line terminal equipment

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031210

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071219

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091219

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091219

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101219

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131219

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees