JPH10333180A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH10333180A
JPH10333180A JP14224197A JP14224197A JPH10333180A JP H10333180 A JPH10333180 A JP H10333180A JP 14224197 A JP14224197 A JP 14224197A JP 14224197 A JP14224197 A JP 14224197A JP H10333180 A JPH10333180 A JP H10333180A
Authority
JP
Japan
Prior art keywords
electrode
liquid crystal
display
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14224197A
Other languages
Japanese (ja)
Other versions
JP3754179B2 (en
Inventor
Tokuo Koma
徳夫 小間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP14224197A priority Critical patent/JP3754179B2/en
Publication of JPH10333180A publication Critical patent/JPH10333180A/en
Application granted granted Critical
Publication of JP3754179B2 publication Critical patent/JP3754179B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To widen the field angle by preventing the orientation of liquid crystal from being disordered with the electric fields of a TFT(thin film transistor) and its electrode line and excellently dividing pixels. SOLUTION: A TFT is formed by providing a drain electrode 11, a source electrode 12, a drain line, a semiconductor layer 14, a gate insulating film 15, a gate electrode 16, and a gate line on a substrate 10 and on an insulating film 28 between flattening layers covering TFTs and their electrode lines, reflection electrodes 29 are formed and connected to source electrodes 12. A common electrode 31 is provided with an orientation control window 32 formed having no electrode, the orientation of liquid crystal molecules 41 is controlled with the oblique electric field 42 of the edges of the reflection electrodes 29 and the weak electric field of the orientation control window 32, and the pixels are divided without disordering the orientation with electric fields from the TFTs and their electrode lines.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶の電気光学的
な異方性を利用して表示を行う液晶表示装置(LCD:
Liquid Crystal Dispiay)に関し、特に、高開口率、広
視野角を達成した液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display (LCD) for performing display utilizing the electro-optical anisotropy of liquid crystal.
In particular, the present invention relates to a liquid crystal display device having a high aperture ratio and a wide viewing angle.

【0002】[0002]

【従来の技術】LCDは小型、薄型、低消費電力などの
利点があり、OA機器、AV機器などの分野で実用化が
進んでいる。特に、スイッチング素子として、薄膜トラ
ンジスタ(以下、TFTと略す)を用いたアクティブマ
トリクス型は、原理的にデューティ比100%のスタテ
ィック駆動をマルチプレクス的に行うことができ、大画
面、高精細な動画ディスプレイに使用されている。
2. Description of the Related Art LCDs have advantages such as small size, thin shape, and low power consumption, and are being put to practical use in fields such as OA equipment and AV equipment. In particular, an active matrix type using a thin film transistor (hereinafter abbreviated as TFT) as a switching element can perform static driving with a duty ratio of 100% in principle in a multiplex manner, and has a large screen and a high-definition moving image display. Used in

【0003】TFTは電界効果型トランジスタであり基
板上に行列状に配置され、液晶を誘電層とした画素容量
の一方を成す表示電極に接続されている。TFTはゲー
トラインにより同一行について一斉にオン/オフが制御
されるとともに、ドレインラインより画素信号電圧が供
給され、TFTがオンされた画素容量に対して行列的に
指定された表示用電圧が充電される。表示電極とTFT
は同一基板上に形成され、画素容量の他方を成す共通電
極は、液晶層を挟んで対向配置された別の基板上に全面
的に形成されている。即ち、液晶及び共通電極が表示電
極により区画されて表示画素を構成している。画素容量
に充電された電圧は、次にTFTがオンするまでの1フ
ィールド期間、TFTのオフ抵抗により絶縁的に保持さ
れる。液晶は電気光学的に異方性を有しており、画素容
量に印加された電圧に応じて透過率が制御される。表示
画素ごとに透過率を制御することで、これらの明暗が表
示画像として視認される。
The TFT is a field-effect transistor, is arranged in a matrix on a substrate, and is connected to a display electrode forming one of pixel capacitances using a liquid crystal as a dielectric layer. The TFTs are simultaneously turned on / off for the same row by a gate line, and a pixel signal voltage is supplied from a drain line, and a display voltage specified in a matrix is charged to a pixel capacitance with the TFT turned on. Is done. Display electrode and TFT
Are formed on the same substrate, and the common electrode that constitutes the other of the pixel capacitors is formed entirely on another substrate that is opposed to the liquid crystal layer. That is, the liquid crystal and the common electrode are partitioned by the display electrode to form a display pixel. The voltage charged in the pixel capacitance is insulated by the off resistance of the TFT for one field period until the next turn on of the TFT. The liquid crystal has electro-optical anisotropy, and the transmittance is controlled according to the voltage applied to the pixel capacitance. By controlling the transmittance for each display pixel, these light and dark areas are visually recognized as a display image.

【0004】液晶は、更に、両基板との接触界面に設け
られた配向膜により初期配向状態が弾力的に固定され
る。液晶として例えば正の誘電率異方性を有したネマチ
ック相を用い、配向ベクトルが両基板間で90°にねじ
られたツイストネマチック(TN)方式がある。通常、
両基板の外側には偏光板が設けられており、TN方式に
おいては、各偏光板の偏光軸は、それぞれの基板側の配
向方向に一致している。従って電圧無印加時には、一方
の偏光板を通過した直線偏光は、液晶のねじれ配向に沿
う形で、液晶層中で旋回し、他方の偏光板より射出さ
れ、表示は白として認識される。そして、画素容量に電
圧を印加して液晶層に電界を形成することにより、液晶
はその誘電率異方性のために、電界に対して平行になる
ように配向を変化し、ねじれ配列が崩され、液晶層中で
入射直線偏光が旋回されなくなり、他方の偏光板より射
出される光量が絞り込まれて表示は漸次的に黒になって
いく。このように、電圧無印加時に白を示し、電圧印加
に従って黒となる方式はノーマリ・ホワイト・モードと
呼ばれ、TNセルの主流になっている。
[0004] The initial alignment state of the liquid crystal is elastically fixed by an alignment film provided at the interface between the two substrates. For example, there is a twisted nematic (TN) system in which a nematic phase having a positive dielectric anisotropy is used as a liquid crystal and an orientation vector is twisted at 90 ° between both substrates. Normal,
Polarizing plates are provided outside the two substrates, and in the TN method, the polarization axes of the respective polarizing plates coincide with the orientation directions of the respective substrates. Therefore, when no voltage is applied, the linearly polarized light that has passed through one of the polarizing plates rotates in the liquid crystal layer along the twisted orientation of the liquid crystal and is emitted from the other polarizing plate, and the display is recognized as white. Then, by applying a voltage to the pixel capacitor to form an electric field in the liquid crystal layer, the liquid crystal changes its orientation so as to be parallel to the electric field due to its dielectric anisotropy, and the twist arrangement is broken. As a result, the incident linearly polarized light is no longer rotated in the liquid crystal layer, the amount of light emitted from the other polarizing plate is narrowed down, and the display gradually becomes black. As described above, a system in which white is displayed when no voltage is applied and becomes black in response to voltage application is called a normally white mode, and is a mainstream of TN cells.

【0005】図20及び図21に従来の液晶表示装置の
単位画素部分の構造を示す。図20は平面図、図21は
そのG−G線に沿った断面図である。ガラスなどの基板
(100)上に、Cr等からなるゲート電極(101)
及びこれを同一行について一体的に接続するゲートライ
ン(102)が形成され、これらを覆う全面には、Si
3N4などのゲート絶縁膜(103)が形成されている。
ゲート絶縁膜(103)上の前記ゲート電極(101)
に対応する領域には、TFTの動作層となるべく島状の
アモルファスシリコン(a−Si)(104)が形成さ
れ、a−Si(104)の両端にはコンタクト層となる
べく不純物がドープされたアモルファスシリコン(N+
a−Si)(106)が形成されている。また、これら
a−Si(104)及びN+a−Si(106)の間に
は製造上の要請からSi3N4からなるエッチングストッ
パー(105)が形成されている。更に、N+a−Si
(106)上には各々Al/Siなどの高融点金属から
なるソース電極(107)及びドレイン電極(108)
が形成されている。ゲート絶縁膜(103)上の他の領
域には、透明導電性のITO(indium tin oxide)から
なる表示電極(110)が形成されてソース電極(10
7)に接続されており、また、ドレイン電極(108)
を同一列について一体的に接続するドレインライン(1
09)が形成されている。これら全てを覆う全面には、
ポリイミド等の高分子膜からなる配向膜(111)が形
成され、所定のラビング処理により液晶の初期配向を制
御している。 一方、液晶層(130)を挟んで基板
(100)に対向する位置に設置された別のガラス基板
(120)上には、ITOにより全面的に形成された共
通電極(121)が設けられ、共通電極(121)上に
はポリイミド等の配向膜(122)が形成され、ラビン
グ処理が施されている。
FIGS. 20 and 21 show the structure of a unit pixel portion of a conventional liquid crystal display device. FIG. 20 is a plan view, and FIG. 21 is a cross-sectional view along the line GG. A gate electrode (101) made of Cr or the like on a substrate (100) such as glass.
And a gate line (102) for integrally connecting the same to the same row is formed.
A gate insulating film (103) such as 3N4 is formed.
The gate electrode (101) on a gate insulating film (103);
Is formed in an amorphous silicon (a-Si) (104) as an operation layer of the TFT so as to be an operation layer of the TFT, and amorphous silicon doped with an impurity as an contact layer is formed on both ends of the a-Si (104). Silicon (N +
a-Si) (106). Further, an etching stopper (105) made of Si3 N4 is formed between the a-Si (104) and the N + a-Si (106) due to manufacturing requirements. Further, N + a-Si
On the (106), a source electrode (107) and a drain electrode (108) each made of a high melting point metal such as Al / Si.
Are formed. In another region on the gate insulating film (103), a display electrode (110) made of transparent conductive ITO (indium tin oxide) is formed, and a source electrode (10) is formed.
7) and a drain electrode (108)
Are connected together in the same column.
09) is formed. On the entire surface covering all of these,
An alignment film (111) made of a polymer film such as polyimide is formed, and the initial alignment of the liquid crystal is controlled by a predetermined rubbing treatment. On the other hand, on another glass substrate (120) placed at a position facing the substrate (100) with the liquid crystal layer (130) interposed, a common electrode (121) formed entirely of ITO is provided. An alignment film (122) of polyimide or the like is formed on the common electrode (121), and is subjected to a rubbing process.

【0006】ここでは、液晶(130)に負の誘電率異
方性を有したネマチック相を用い、配向膜(111,1
22)として垂直配向膜を用いたDAP(deformation
of vertially aligned phase)型を示した。DAP型
は、電圧制御複屈折(ECB:electrically controlle
d birefringence)方式の一つであり、液晶分子長軸と
短軸との屈折率の差即ち複屈折を利用して、透過率を制
御するものである。DAP型では、電圧印加時には、直
交配置された偏光板の一方を透過した入射直線偏光を液
晶層において、複屈折により楕円偏光とし、液晶層の電
界強度に従ってリタデーション量即ち液晶中の常光成分
と異常光成分の位相速度の差を制御することで、他方の
偏光板より所望の透過率で射出せしめる。この場合、電
圧無印加状態から印加電圧を上昇させることにより、表
示は黒から白へと変化していくので、ノーマリ・ブラッ
ク・モードとなる。
Here, a nematic phase having negative dielectric anisotropy is used for the liquid crystal (130), and the alignment film (111, 1) is used.
22) DAP (deformation) using a vertical alignment film
of vertially aligned phase) type. The DAP type is a voltage controlled birefringence (ECB).
This is one of the d birefringence systems in which the transmittance is controlled by utilizing the difference in the refractive index between the major axis and the minor axis of the liquid crystal molecules, that is, birefringence. In the DAP type, when a voltage is applied, incident linearly polarized light transmitted through one of the orthogonally arranged polarizing plates is converted into elliptically polarized light by birefringence in the liquid crystal layer. By controlling the difference between the phase velocities of the light components, the light is emitted from the other polarizing plate at a desired transmittance. In this case, the display changes from black to white by increasing the applied voltage from the voltage non-applied state, and the normally black mode is set.

【0007】このように、液晶表示装置では、電圧制御
により表示可能な前状態に準備されるので、消費電力が
極めて小さい。しかしながら、この液晶表示装置により
作成された表示画面を実際に視認するためには、一般
に、透明な基板に作り込まれた表示情報を可視化するた
めに、観察者から見た表示装置の背後にバックライトを
備え、表示画素を通過してきた透過光として認識すると
いった手法が取られていた。従って、バックライトの消
費電力が大きく、液晶表示装置の低消費電力の利点を十
分に生かし切れないといったことが問題となっていた。
[0007] As described above, the liquid crystal display device is prepared in a pre-displayable state by voltage control, so that the power consumption is extremely small. However, in order to actually visually recognize a display screen created by this liquid crystal display device, generally, in order to visualize display information created on a transparent substrate, a back side behind the display device viewed from an observer is required. A method of providing a light and recognizing it as transmitted light passing through a display pixel has been adopted. Therefore, there has been a problem that the power consumption of the backlight is large and the advantage of low power consumption of the liquid crystal display device cannot be fully utilized.

【0008】そこで、液晶表示装置の背後に、反射板を
備える、あるいは、画素容量の片方の電極を反射率の高
い材質で形成することにより、外光を利用して反射電極
を可視化し、これにより、表示画面の視認を可能とした
反射型の液晶表示装置が開発されている。この反射型液
晶表示装置ではバックライトが不要となるので、消費電
力を大幅に減らすことができる。
Therefore, a reflective plate is provided behind the liquid crystal display device, or one of the electrodes of the pixel capacitor is formed of a material having a high reflectivity, so that the reflective electrode can be visualized using external light. As a result, a reflective liquid crystal display device that allows a display screen to be viewed has been developed. This reflective liquid crystal display device does not require a backlight, so that power consumption can be significantly reduced.

【0009】[0009]

【発明が解決しようとする課題】このように、液晶表示
装置では、所定の電極が形成された一対の基板間に装填
された液晶に所望の電圧を印加することで、液晶層中で
の光の旋回あるいは複屈折を制御することにより目的の
透過率あるいは色相を表示している。即ち、液晶の配向
を変化してリタデーション量を制御することで、TN方
式においては透過光量を調整でき、ECB方式において
は波長に依存した透過率を制御して色相の分離も可能と
なる。
As described above, in a liquid crystal display device, by applying a desired voltage to a liquid crystal loaded between a pair of substrates on which predetermined electrodes are formed, the light in the liquid crystal layer is reduced. The desired transmittance or hue is displayed by controlling the rotation or birefringence of the object. That is, by controlling the amount of retardation by changing the orientation of the liquid crystal, the amount of transmitted light can be adjusted in the TN mode, and the hue can be separated by controlling the wavelength-dependent transmittance in the ECB mode.

【0010】ところが、リタデーション量は、液晶分子
の長軸と電界方向とのなす角度に依存している。このた
め、電界強度を調節することで、電界と液晶分子長軸と
の成す角度が1次的に制御されても、観察者が視認する
角度、即ち、視角に依存して、相対的にリタデーション
量が変化し、視角が変化すると透過光量あるいは色相も
変化してしまい、いわゆる視角依存性の問題となってい
た。
However, the amount of retardation depends on the angle between the major axis of the liquid crystal molecules and the direction of the electric field. Therefore, even if the angle between the electric field and the long axis of the liquid crystal molecules is primarily controlled by adjusting the electric field strength, the retardation is relatively dependent on the angle that the observer visually recognizes, that is, depending on the viewing angle. When the amount changes and the viewing angle changes, the amount of transmitted light or the hue also changes, which is a so-called viewing angle dependency problem.

【0011】また、反射型においては、輝度、コントラ
スト比の上昇等、表示品位の向上が課題となっている。
[0011] Further, in the reflection type, improvement of display quality such as increase in luminance and contrast ratio has been a problem.

【0012】[0012]

【課題を解決するための手段】本発明は、これらの課題
を解決するために成され、第1の基板上にマトリクス状
に設けられた液晶駆動用の表示電極と、ソース電極を前
記表示電極に接続した薄膜トランジスタと、前記薄膜ト
ランジスタのゲート電極に接続されたゲートラインと、
前記薄膜トランジスタのドレイン電極に接続されたドレ
インラインと、液晶層を挟んで前記第1の基板に対向配
置された第2の基板上に設けられた液晶駆動用の共通電
極と、を有する液晶表示装置において、前記表示電極
は、前記薄膜トランジスタ、前記ゲートライン及び前記
ドレインラインを覆って形成された層間絶縁膜上に設け
られ、前記層間絶縁膜の膜厚は、前記表示電極間の相互
離間距離の半分以上とした構成である。
SUMMARY OF THE INVENTION The present invention has been made to solve these problems, and comprises a display electrode for driving liquid crystal and a source electrode provided in a matrix on a first substrate. A thin film transistor connected to the, a gate line connected to the gate electrode of the thin film transistor,
A liquid crystal display device comprising: a drain line connected to a drain electrode of the thin film transistor; and a common electrode for driving liquid crystal provided on a second substrate opposed to the first substrate with a liquid crystal layer interposed therebetween. Wherein the display electrode is provided on an interlayer insulating film formed so as to cover the thin film transistor, the gate line and the drain line, and a thickness of the interlayer insulating film is half a distance between the display electrodes. The configuration is as described above.

【0013】これにより、薄膜トランジスタ及びその電
極ラインからの電界が、表示電極の間隙から液晶に影響
を及ぼすことが防がれ、表示電極のエッジ及び配向制御
窓により良好な配向制御が行われる。また、第1の基板
上にマトリクス状に設けられた液晶駆動用の表示電極
と、ソース電極を前記表示電極に接続した薄膜トランジ
スタと、前記薄膜トランジスタのゲート電極に接続され
たゲートラインと、前記薄膜トランジスタのドレイン電
極に接続されたドレインラインと、液晶層を挟んで前記
第1の基板に対向配置された第2の基板上に設けられた
液晶駆動用の共通電極と、を有する液晶表示装置におい
て、前記薄膜トランジスタ、前記ゲートライン及び前記
ドレインラインは、前記層間絶縁膜を挟んで、前記表示
電極の下部に配置されている構成である。
This prevents the electric field from the thin film transistor and its electrode line from affecting the liquid crystal from the gap between the display electrodes, and a good alignment control is performed by the edge of the display electrode and the alignment control window. A display electrode for driving liquid crystal provided in a matrix on the first substrate; a thin film transistor having a source electrode connected to the display electrode; a gate line connected to a gate electrode of the thin film transistor; A liquid crystal display device comprising: a drain line connected to a drain electrode; and a common electrode for driving liquid crystal provided on a second substrate opposed to the first substrate with a liquid crystal layer interposed therebetween. The thin film transistor, the gate line, and the drain line are arranged below the display electrode with the interlayer insulating film interposed therebetween.

【0014】これにより、薄膜トランジスタ及びその電
配線からの電界が表示電極の上方にある液晶に影響を及
ぼすことが防がれ、表示電極のエッジ及び配向制御窓に
より良好な配向制御が行われる。特に、前記薄膜トラン
ジスタ、前記ゲートライン及び前記ドレインラインが前
記表示電極の下部からはみ出された幅は、その半分が前
記層間絶縁膜の膜厚以下とした構成である。
This prevents the electric field from the thin film transistor and its electric wiring from affecting the liquid crystal above the display electrode, and good alignment control is performed by the edge of the display electrode and the alignment control window. In particular, the width of the thin film transistor, the gate line, and the drain line protruding from the lower part of the display electrode is half or less of the thickness of the interlayer insulating film.

【0015】この程度に薄膜トランジスタ及びその電極
配線が表示電極の下部からはみ出されても、その電界が
表示電極の上方の液晶に大きな影響を及ぼすことが防が
れる。特に、前記薄膜トランジスタ、前記ゲートライン
及び前記ドレインラインが前記表示電極の下部からはみ
出された幅は、前記表示電極相互間の離間距離の半分以
下とした構成である。
Even if the thin film transistor and its electrode wiring protrude from the lower part of the display electrode to this extent, the electric field can be prevented from greatly affecting the liquid crystal above the display electrode. In particular, the width of the thin film transistor, the gate line, and the drain line protruding from the lower part of the display electrode is less than half the distance between the display electrodes.

【0016】この程度に薄膜トランジスタ及びその電極
配線が表示電極の下部からはみ出されても、その電界が
表示電極の間隙より、表示電極の上方の液晶に大きな影
響を及ぼすことが防がれる。特に、前記表示電極は、導
電性光反射材からなる反射電極とした構成である。これ
により、薄膜トランジスタ及びその電極配線を表示電極
の下部に配しても表示に悪影響がでることが防がれる。
Even if the thin film transistor and its electrode wiring protrude from the lower part of the display electrode to this extent, the electric field is prevented from greatly affecting the liquid crystal above the display electrode from the gap between the display electrodes. Particularly, the display electrode is configured to be a reflection electrode made of a conductive light reflection material. This prevents the display from being adversely affected even if the thin film transistor and its electrode wiring are arranged below the display electrode.

【0017】[0017]

【発明の実施の形態】図1、図2、図3及び図4に本発
明の第1の実施の形態に係る液晶表示装置の単位画素構
造を示す。図1は平面図、図2、図3及び図4は各々図
1のA−A線、B−B線、C−C線に沿った断面図であ
る。基板(10)上に、Cr、Al、Ta、ITO等の
低抵抗メタルからなるドレイン電極(11)、ソース電
極(12)、ドレイン電極(11)と一体のドレインラ
イン(13)が形成されている。この上には、下層にa
−Si等の半導体層(14)とゲート絶縁膜(15)を
同一形状で配したAl等からなるゲートライン(17)
が形成され、ゲートライン(17)の一部はゲート電極
(16)として、ドレイン電極(11)とソース電極
(12)にわたる領域上に配されてTFTを構成してい
る。これらTFT及びその電極ラインを覆う全面には、
SiNx、SiO2、あるいは、平坦化作用のある周知
のSOG(spin on glass)、BPSG(boro-phospho
silicateglass)等の層間絶縁膜(18)が形成されて
いる。この層間絶縁膜(18)上には、ITO等の透明
導電材あるいはAl等の導電性光反射材からなる表示電
極(19)が形成され、層間絶縁膜(18)中に開けら
れたコンタクトホール(CT)を介して、ソース電極
(12)に接続されている。表示電極(19)を覆う全
面には、ポリイミド等の配向膜(20)が形成されてい
る。
FIG. 1, FIG. 2, FIG. 3, and FIG. 4 show a unit pixel structure of a liquid crystal display device according to a first embodiment of the present invention. 1 is a plan view, and FIGS. 2, 3 and 4 are cross-sectional views taken along lines AA, BB, and CC of FIG. 1, respectively. On a substrate (10), a drain electrode (11), a source electrode (12), and a drain line (13) integral with the drain electrode (11) are formed of a low-resistance metal such as Cr, Al, Ta, or ITO. I have. Above this, a
A gate line (17) made of Al or the like in which a semiconductor layer (14) such as Si and a gate insulating film (15) are arranged in the same shape;
Is formed, and a part of the gate line (17) is arranged as a gate electrode (16) on a region extending between the drain electrode (11) and the source electrode (12) to constitute a TFT. On the entire surface covering these TFTs and their electrode lines,
SiNx, SiO2, or a well-known SOG (spin on glass) or BPSG (boro-phospho) having a planarizing action
An interlayer insulating film (18) such as silicate glass is formed. On the interlayer insulating film (18), a display electrode (19) made of a transparent conductive material such as ITO or a conductive light reflecting material such as Al is formed, and a contact hole opened in the interlayer insulating film (18). It is connected to the source electrode (12) via (CT). An alignment film (20) of polyimide or the like is formed on the entire surface covering the display electrode (19).

【0018】液晶層(40)を間に挟んで対向する位置
には、透明基板(30)上に、ITOの共通電極(3
1)が形成され、共通電極(31)中には、ITO電極
の不在によりX字形に形成された配向制御窓(32)が
設けられている。これら共通電極(31)を覆う全面に
はポリイミド等の配向膜(33)が形成されている。な
お、TFTとしてゲート電極(16)を半導体層(1
4)よりも上層に配した正スタガー型を採用している
が、これに限定されることはなく、ゲート電極を半導体
層の下方に配した逆スタガー型としても良い。
At positions opposed to each other with the liquid crystal layer (40) interposed therebetween, a common electrode (3) of ITO is formed on a transparent substrate (30).
1) is formed, and in the common electrode (31), an alignment control window (32) formed in an X shape due to the absence of the ITO electrode is provided. An alignment film (33) such as polyimide is formed on the entire surface covering these common electrodes (31). In addition, a gate electrode (16) is formed as a TFT on a semiconductor layer (1
Although the normal stagger type arranged in a layer higher than 4) is adopted, the present invention is not limited to this, and an inverted stagger type in which the gate electrode is arranged below the semiconductor layer may be used.

【0019】ここでは、セル構造の一例として、DAP
型即ち配向膜(20、33)として垂直配向膜を用い、
液晶として負の誘電率異方性を有したものを示している
が、これに限定されること無い。但し、TNでは、配向
制御窓(33)は、画素の対角線に沿った一本の帯状に
形成するのが好ましい。本発明では、TFTよりも上層
に表示電極(19)を配するとともに、これに対向する
共通電極(31)中に所定形状の電極不在領域からなる
配向制御窓(32)を設けたところに特徴がある。これ
により、図2から図4に示されるように、表示電極(1
9)のエッジ部において、共通電極(31)側へ向かっ
て広がるような形状で斜めに生じる電界(42)によ
り、液晶分子(41)は、その電界強度に依存した法線
方向からの傾斜角度が制御されるとともに、傾斜する方
角が制御されて安定する。
Here, as an example of the cell structure, DAP
A vertical alignment film is used as a mold, that is, an alignment film (20, 33),
The liquid crystal has a negative dielectric anisotropy, but is not limited thereto. However, in TN, it is preferable that the alignment control window (33) is formed in a single band along the diagonal line of the pixel. The present invention is characterized in that a display electrode (19) is arranged in a layer above a TFT, and an orientation control window (32) comprising an electrode-free region of a predetermined shape is provided in a common electrode (31) opposed thereto. There is. As a result, as shown in FIGS.
At the edge portion of (9), the liquid crystal molecules (41) are inclined obliquely from the normal direction depending on the intensity of the electric field due to the obliquely generated electric field (42) having a shape spreading toward the common electrode (31). Is controlled, and the inclination direction is controlled to be stable.

【0020】このような表示電極(19)エッジでの配
向制御は、4辺に関して同様に、その辺と直角方向に行
われる。即ち、液晶分子(41)の傾斜方角は各々4方
向に異なる。これら表示電極(19)の各辺にて異なる
制御を受けた配向は、液晶の連続体性のために、画素の
内部領域にまで広がるが、これら方角の異なる配向の境
界は、共通電極(31)中に設けられた配向制御窓(3
2)により弾力的に固定される。即ち、配向制御窓(3
2)の近傍領域は、液晶層(40)中に電界が形成され
ても液晶分子(41)が傾斜を始める閾値以下の強度と
なっているので、液晶分子(41)は初期の垂直配向状
態に維持される。このため、表示電極(19)のエッジ
部にて異なる方角に制御された配向は、配向制御窓(3
1)上に境界を有して、全体に安定する。
The orientation control at the edge of the display electrode (19) is performed in a direction perpendicular to the four sides. That is, the tilt directions of the liquid crystal molecules (41) are different in four directions. The orientations controlled differently on each side of the display electrode (19) extend to the inner region of the pixel due to the continuity of the liquid crystal, but the boundaries of the orientations different in these directions are defined by the common electrode (31). ) Provided in the orientation control window (3)
2) elastically fixed. That is, the orientation control window (3
In the region near 2), the liquid crystal molecules (41) have an intensity equal to or lower than the threshold value at which the liquid crystal molecules (41) start to tilt even when an electric field is formed in the liquid crystal layer (40). Is maintained. For this reason, the alignment controlled in different directions at the edge of the display electrode (19) is controlled by the alignment control window (3).
1) It has an upper boundary and is totally stable.

【0021】特に、本実施の形態では、X字形状に形成
された配向制御窓(31)に区切られた各領域は異なる
方向に優先視角方向を有している。これら上下左右に分
割された各領域の輝度及びコントラスト比が平均して認
識され、上下左右のいずれの視角においても同様の視角
特性が実現され、視角依存性の低減が達成される。更
に、本発明では、以下に示す如く、表示電極(19)と
TFT及びその電極ラインとの相互位置関係を指定する
ことより、TFT及びその電極ラインの電界が表示電極
(19)及び配向制御窓(32)により制御された液晶
の配向を乱すことがないようにしている。図5から図7
に、ゲートライン(17)側において、層間絶縁膜(1
8)の膜厚を変えたときの駆動時の液晶分子の配向の様
子を、電界シミュレーションにより調べた結果を示す。
各図では、TNに関してゲートライン(GATE)とそ
れを挟む表示電極(PX1,PX2)との層間離間距離
を、それぞれ、1μm、3μm、5μmに変えたとき
の、等電位線を点線により示すとともに、等電位線の形
状に依存する液晶分子の配向(DIR)を示している。
各図において、表示電極(PX1)は正常の配向状態に
ある辺が示された画素、表示電極(PX2)はリヴァー
スチルトドメインが生じた辺が示された画素である。
In particular, in this embodiment, each area divided by the X-shaped alignment control window (31) has a preferential viewing angle direction in a different direction. The brightness and the contrast ratio of each of the vertically and horizontally divided areas are recognized on average, and the same viewing angle characteristics are realized at any of the up, down, left and right viewing angles, and the reduction of the viewing angle dependency is achieved. Further, in the present invention, as described below, by specifying the mutual positional relationship between the display electrode (19) and the TFT and its electrode line, the electric field of the TFT and its electrode line is changed to the display electrode (19) and the orientation control window. (32) The liquid crystal alignment controlled by (32) is not disturbed. 5 to 7
Next, on the gate line (17) side, an interlayer insulating film (1) is formed.
The results obtained by examining the state of alignment of liquid crystal molecules during driving when the film thickness is changed in 8) by electric field simulation are shown.
In each figure, the equipotential lines are shown by dotted lines when the interlayer separation distance between the gate line (GATE) and the display electrodes (PX1, PX2) sandwiching the gate line is 1 μm, 3 μm, and 5 μm, respectively. 2 shows the orientation (DIR) of liquid crystal molecules depending on the shape of equipotential lines.
In each figure, the display electrode (PX1) is a pixel on which a side in a normal alignment state is shown, and the display electrode (PX2) is a pixel on which a side where a reverse tilt domain is generated is shown.

【0022】また、いずれの場合も、表示電極(PX)
の相互離間距離は、層間離間距離の2倍とされている。
即ち、図5では2μm、図6では6μm、図7では10
μmである。図5より、表示電極(PX)とゲートライ
ン(GATE)との層間距離が1μmと比較的近い場合
は、PX2側でリヴァースチルトドメイン(RT)が生
じているとともに、PX1側においても配向(DIR)
が乱れている。これは、ゲート電圧が負に大きく、GA
TEからの電界の影響を受けているためと考えられる。
In each case, the display electrode (PX)
Are set to be twice the interlayer separation distance.
That is, 2 μm in FIG. 5, 6 μm in FIG. 6, and 10 μm in FIG.
μm. According to FIG. 5, when the interlayer distance between the display electrode (PX) and the gate line (GATE) is relatively close to 1 μm, a reverse tilt domain (RT) is generated on the PX2 side and the orientation (DIR) is also generated on the PX1 side. )
Is disturbed. This is because the gate voltage is large negatively and GA
This is probably due to the influence of the electric field from the TE.

【0023】これに対して、図6では、PX2側では、
リヴァースチルトドメイン(RT)が生じているが、P
X1側において、配向(DIR)の乱れが小さくなって
いる。これは、表示電極(PX)とゲートライン(GA
TE)との層間距離が3μmと大きくなったため、GA
TEからの電界の影響が小さくなったためと考えられ
る。
On the other hand, in FIG. 6, on the PX2 side,
A reverse tilt domain (RT) has occurred, but P
On the X1 side, the disturbance of the orientation (DIR) is small. This is because the display electrode (PX) and the gate line (GA)
Since the interlayer distance with TE) has increased to 3 μm,
It is considered that the influence of the electric field from the TE was reduced.

【0024】また、図7でも、表示電極(PX)とゲー
トライン(GATE)との層間距離が5μmと更に大き
くなっているため、PX2側にはリヴァースチルトドレ
イン(RT)が生じているが、PX1側においては、配
向(DIR)の乱れはいっそう小さくなっている。図8
には、これら図5から図7に対応して、表示電極(PX
1,PX2)とゲートライン(GATE)との層間離間
距離が1μm、3μm、5μmの各場合について、透過
率と画素端部の位置との関係を示した。縦軸では、クロ
スニコル配置の偏光板を有したセルにおいて、透過率の
最大が0.5になっている。また、横軸には、ゲートラ
イン(GATE)の線幅が10μmで、その両端で、表
示電極(PX1,PX2)が3μm幅で重畳された構造
において、ゲートライン(GATE)に直角な方向につ
いての位置を取っている。図より、1μmの場合、PX
1及びPX2の領域内において、透過率のピークが存在
しており、この部分にノーマルチルト領域とリヴァース
チルト領域の境界があり、光が抜けていることが分か
る。3μmの場合では、透過率のピークは、PX1の領
域内には無く、PX2の領域で、1μmの時のピークよ
りもやや画素の外側に位置している。5μmの場合で
は、PX1のエッジ部にピークがあるが、この部分は、
GATEに重畳されているので表示に影響が及ぶことは
ない。PX2の領域では、1μm及び3μmの場合より
も更に画素の外側にピークがある。
Also in FIG. 7, since the interlayer distance between the display electrode (PX) and the gate line (GATE) is further increased to 5 μm, a reverse tilt drain (RT) is generated on the PX2 side. On the PX1 side, the disturbance of the orientation (DIR) is further reduced. FIG.
The display electrodes (PX) correspond to FIG. 5 to FIG.
1, PX2) and the gate line (GATE) in the case where the interlayer separation distance was 1 μm, 3 μm, and 5 μm, the relationship between the transmittance and the position of the pixel end was shown. On the vertical axis, the maximum of the transmittance is 0.5 in the cell having the polarizing plate in the crossed Nicols arrangement. In the horizontal axis, the line width of the gate line (GATE) is 10 μm, and the display electrodes (PX1, PX2) are overlapped with a width of 3 μm at both ends. Is taking the position. As shown in the figure, in the case of 1 μm, PX
1 and PX2, there is a peak of the transmittance, and there is a boundary between the no-multi tilt region and the reverse tilt region in this portion, and it can be seen that light passes through. In the case of 3 μm, the transmittance peak is not in the area of PX1, but is located slightly outside the pixel in the area of PX2 than the peak at 1 μm. In the case of 5 μm, there is a peak at the edge of PX1,
Since it is superimposed on GATE, the display is not affected. In the area of PX2, there is a peak further outside the pixel than in the case of 1 μm and 3 μm.

【0025】これらの結果はいずれも、表示電極間の相
互離間距離は、層間離間距離の2倍の場合であるが、表
示電極間の相互離間距離がこれよりも大きくなると、ゲ
ートライン(GATE)からの電界が、表示電極(P
X)の間隙より液晶層により大きな影響を及ぼすため、
シミュレーション結果はこれらのいずれよりも悪いもの
となる。また、微細化、あるいは、レイアウト上の制約
上のため、表示電極(19)間の相互離間距離は4〜5
μm程度であるので、実際には、図6あるいは図7の結
果に従い、層間絶縁膜(18)の膜厚は3μm以上、そ
の時の、表示電極(19)間の相互離間距離はその倍の
6μm以上とするのが望ましい。
In each of these results, the mutual separation distance between the display electrodes is twice as large as the interlayer separation distance. However, if the mutual separation distance between the display electrodes is larger than this, the gate line (GATE) The electric field from the display electrode (P
X) has a greater effect on the liquid crystal layer than the gap of X).
Simulation results are worse than either of these. Further, due to miniaturization or restrictions on layout, the mutual separation distance between the display electrodes (19) is 4-5.
6 or 7, the thickness of the interlayer insulating film (18) is actually 3 μm or more, and the mutual separation distance between the display electrodes (19) at that time is 6 μm, which is twice as large. It is desirable to make the above.

【0026】図9から図11には、ドレインライン(1
3)について、図5から図7と同様、ドレインライン
(DRAIN)とそれを挟む表示電極(PX1,PX
2)との層間離間距離を、それぞれ、1μm、3μm、
5μmに変えたときの、等電位線を点線により示すとと
もに、等電位線の形状に依存する液晶分子の配向(DI
R)を示している。各図において、表示電極(PX1)
は正常の配向状態にある辺が示された画素、表示電極
(PX2)はリヴァースチルトドメインが生じた辺が示
された画素である。また、いずれの場合も、表示電極
(PX)の相互離間距離は、層間離間距離の2倍とされ
ている。即ち、図9では2μm、図10では6μm、図
11では10μmである。
FIGS. 9 to 11 show drain lines (1).
Regarding 3), similarly to FIGS. 5 to 7, the drain line (DRAIN) and the display electrodes (PX1, PX) sandwiching the drain line (DRAIN) are provided.
2), the interlayer separation distance is 1 μm, 3 μm,
When the potential is changed to 5 μm, the equipotential lines are indicated by dotted lines, and the orientation of the liquid crystal molecules (DI
R). In each figure, the display electrode (PX1)
Is a pixel on which a side in a normal alignment state is shown, and the display electrode (PX2) is a pixel on which a side where a reverse tilt domain is generated is shown. In each case, the distance between the display electrodes (PX) is twice as large as the distance between the layers. That is, it is 2 μm in FIG. 9, 6 μm in FIG. 10, and 10 μm in FIG.

【0027】図9より、DRAINからの電界の影響に
より、PX2においてリヴァースチルトドメイン(R
T)が生じているのが分かる。ドレイン電圧はゲート電
圧ほど実効値が大きくなく、液晶層への影響が小さいの
で、PX1では、ゲート側程の大きな配向(DIR)の
乱れは見られない。更に、図10では、PX2領域にお
けるリヴァースチルトドメイン(RT)が小さくなって
いるとともに、PX1領域では、配向(DIR)の乱れ
は完全に消失している。また、図11では、PX1、P
X2のいずれの領域でもリヴァースチルトドメインや配
向乱れは全く見られない。
FIG. 9 shows that the reverse tilt domain (R) in PX2 is affected by the electric field from DRAIN.
It can be seen that T) has occurred. Since the drain voltage has less effective value than the gate voltage and has little effect on the liquid crystal layer, the PX1 does not show a large disturbance of the orientation (DIR) as close to the gate side. Further, in FIG. 10, the reverse tilt domain (RT) in the PX2 region is reduced, and the disorder in the orientation (DIR) is completely eliminated in the PX1 region. In FIG. 11, PX1, P
No reverse tilt domain or alignment disorder is observed in any of the regions X2.

【0028】図12に、ドレイン側について、図8と同
様、表示電極(PX1,PX2)とドレインライン(D
RAIN)との層間離間距離が1μm、3μm、5μm
の各場合について、縦軸に透過率、横軸にドレインライ
ン(DRAIN)に直角な方向についての位置を取り、
これらの関係曲線を示した。1μmの場合、PX2の領
域において透過率のピークがあるが、その大部分はDR
AINに重畳されている。3μm及び5μmの場合で
は、ピークはDRAINにより完全に重畳され、表示に
は全く影響はでない。またPX1側では、1μm、3μ
m、5μmのいずれの場合も、ピークは完全にDRAI
Nにより重畳され、表示への悪影響は無い。
FIG. 12 shows that the display electrodes (PX1, PX2) and the drain line (D
RAIN) is 1 μm, 3 μm, 5 μm
In each case, the vertical axis shows the transmittance, and the horizontal axis shows the position in the direction perpendicular to the drain line (DRAIN).
These relationship curves are shown. In the case of 1 μm, there is a transmittance peak in the area of PX2, but most of the peak is DR.
It is superimposed on AIN. In the case of 3 μm and 5 μm, the peaks are completely superimposed by DRAIN and have no effect on the display. On the PX1 side, 1 μm, 3 μm
m and 5 μm, the peak was completely DRAI
N superimposed, there is no adverse effect on the display.

【0029】以上の考察より、特に、ゲート側におい
て、層間絶縁膜(18)を厚く、1μm以上にして、ゲ
ート電極及びライン(16,17)と表示電極(19)
との層間離間距離を大きくすることで、ゲート電圧の影
響による液晶の配向を乱れを抑えることができた。TN
に比べてDAP型では配向制御効果がより良く、このた
め、図1、図2、図3及び図4に示すように、表示電極
(19)のエッジ部と配向制御窓(32)との合同作用
により、良好な画素分割が行われる。
From the above considerations, in particular, on the gate side, the thickness of the interlayer insulating film (18) is increased to 1 μm or more, and the gate electrode and the lines (16, 17) and the display electrode (19) are formed.
By increasing the distance between the layers, the alignment of the liquid crystal due to the influence of the gate voltage could be suppressed. TN
In comparison with the DAP type, the alignment control effect is better. Therefore, as shown in FIGS. 1, 2, 3, and 4, the edge portion of the display electrode (19) and the alignment control window (32) are congruent. By the operation, good pixel division is performed.

【0030】また、これと同時にこの構造では、表示電
極(19)をゲート電極とそのライン(16,17)上
及びドレイン電極とそのライン(11,13)上にまで
延在することで有効表示領域を、各々の電極及びライン
(11,13,16,17)のエッジ部により区画され
る最大の領域で確保することができ、開口率を大幅に向
上することができる。即ち、表示電極(19)とゲート
ライン(11)及びドレインライン(13)との層間離
間距離を大きくすることで、液晶層中の電界がゲートラ
イン(17)及びドレインライン(13)の電界からの
影響を受けること無しに、表示電極(19)をゲートラ
イン(13)上及びドレインライン(13)上にまで延
在することができる。出願人の実測によると、従来と比
べて10%以上の開口率向上が確認されている。
At the same time, in this structure, the display electrode (19) extends over the gate electrode and its line (16, 17) and over the drain electrode and its line (11, 13) to provide an effective display. An area can be secured in the largest area defined by the edges of each electrode and line (11, 13, 16, 17), and the aperture ratio can be greatly improved. That is, by increasing the interlayer separation distance between the display electrode (19) and the gate line (11) and the drain line (13), the electric field in the liquid crystal layer is reduced from the electric field of the gate line (17) and the drain line (13). The display electrode (19) can extend over the gate line (13) and the drain line (13) without being affected by the above. According to the actual measurement by the applicant, it is confirmed that the aperture ratio is improved by 10% or more as compared with the related art.

【0031】図13から図16に本発明の第2の実施の
形態にかかる液晶表示装置の単位画素構造を示す。図1
3は平面図、図14、図15及び図16は各々図13の
A−A線、B−B線、C−C線に沿った断面図である。
本実施の形態において、図1に示した第1の実施の形態
と異なるのは、負の誘電率異方性を有した液晶を用い、
液晶分子(41)の初期配向を基板の法線方向に設定し
たDAP型であって、特に表示電極をAl等により形成
された反射電極(29)としている点にある。従って、
反射電極(29)を平坦とするために、下地の層間絶縁
膜(28)をSOG、BOSG等の平坦化絶縁膜として
いる。また、TFTは段差をできるだけ小さくするため
に、特に、ゲート電極(16)を半導体層(14)より
も上層に配した正スタガー型を好適に採用している。
FIGS. 13 to 16 show a unit pixel structure of a liquid crystal display device according to a second embodiment of the present invention. FIG.
3 is a plan view, and FIGS. 14, 15 and 16 are cross-sectional views taken along lines AA, BB, and CC of FIG. 13, respectively.
This embodiment is different from the first embodiment shown in FIG. 1 in that a liquid crystal having a negative dielectric anisotropy is used,
This is a DAP type in which the initial alignment of the liquid crystal molecules (41) is set in the direction of the normal to the substrate. In particular, the display electrode is a reflective electrode (29) made of Al or the like. Therefore,
In order to make the reflective electrode (29) flat, the underlying interlayer insulating film (28) is a flattening insulating film such as SOG or BOSG. In order to minimize the step, the TFT preferably employs a positive stagger type in which the gate electrode (16) is disposed above the semiconductor layer (14).

【0032】更に、表示電極を反射電極(29)として
いるため、TFTとその電極配線(11,12,13,
16,17)は、反射電極(29)の下部に配した構造
とし、反射電極(29)をできるだけ大きくすること
で、開口率を大幅に上昇させている。本実施の形態で
も、第1の実施の形態と同様に、反射電極(29)エッ
ジ部の斜め電界、及び、配向制御窓(32)の弱電界に
より配向が制御され、画素分割が行われ、広視野角化が
実現される。
Further, since the display electrode is a reflection electrode (29), the TFT and its electrode wiring (11, 12, 13,
16 and 17) have a structure arranged below the reflective electrode (29), and the reflective electrode (29) is made as large as possible to greatly increase the aperture ratio. Also in the present embodiment, similarly to the first embodiment, the orientation is controlled by the oblique electric field at the edge of the reflective electrode (29) and the weak electric field of the orientation control window (32), and pixel division is performed. A wide viewing angle is realized.

【0033】特に本実施の形態では、図13、図14、
図15及び図16に示されているように、TFT及びそ
の電極ライン(11)(12)(13)(16)(1
7)は、反射電極(29)の下部に配された構造となっ
ている。このため、これらの電極ラインから液晶層(4
0)へ非制御性の電界が印加されて、液晶の配向が乱れ
るといったことが防がれる。また、これにより、反射電
極(29)と電極ラインとの離間距離を垂直方向に大き
くする必要がなくなるので、層間絶縁膜(28)を厚く
することで、スループットが悪化する、反射電極(2
9)とソース電極(12)とのコンタクト抵抗が増大す
るといったことも防がれる。
In the present embodiment, in particular, FIGS.
As shown in FIGS. 15 and 16, the TFT and its electrode lines (11) (12) (13) (16) (1)
7) has a structure arranged below the reflective electrode (29). Therefore, the liquid crystal layer (4
An uncontrolled electric field is applied to 0) to prevent the alignment of the liquid crystal from being disturbed. This eliminates the necessity of increasing the distance between the reflective electrode (29) and the electrode line in the vertical direction. Therefore, by increasing the thickness of the interlayer insulating film (28), the throughput is deteriorated.
An increase in contact resistance between the source electrode (9) and the source electrode (12) is also prevented.

【0034】図17に、TFTの電極ラインの中でも、
特に、信号振幅が大きく、液晶へ電界を及ぼすゲートラ
イン側において、ゲートライン(GATE)を反射電極
(RF1)の下部に配し、かつ、反射電極(RF1)の
エッジとゲートライン(GATE)のエッジとが平面的
に一致した状態に関して、セル内の等電位線(点線)
と、その時の液晶分子(DIR)の配向状態のシミュレ
ーション結果を示す。この時、層間絶縁膜(28)の膜
厚、即ち、反射電極(RF1)とゲートライン(GAT
E)との層間離間距離は1μm以下となっているが、ゲ
ートライン(GATE)による等電位線の歪みは多少見
られものの、画素領域内まで配向に影響を及ぼすまでに
は到らず、良好な配向制御が行われている。
FIG. 17 shows that among the electrode lines of the TFT,
In particular, the gate line (GATE) is arranged below the reflective electrode (RF1) on the gate line side where the signal amplitude is large and an electric field is applied to the liquid crystal, and the edge of the reflective electrode (RF1) and the gate line (GATE) Equipotential line (dotted line) in the cell regarding the state where the edge coincides with the plane
And simulation results of the orientation state of liquid crystal molecules (DIR) at that time. At this time, the thickness of the interlayer insulating film (28), that is, the reflection electrode (RF1) and the gate line (GAT)
Although the interlayer separation distance from E) is 1 μm or less, distortion of the equipotential line due to the gate line (GATE) is slightly observed, but does not reach the pixel area and does not affect the alignment. Alignment control is performed.

【0035】また、経験的に、ゲートライン(GAT
E)が、反射電極(RF1)の下部よりはみ出す場合に
も、その幅の1/2が層間離間距離の半分以下、あるい
は、はみ出した幅が、反射電極(RF1)(RF2)間
の相互離間距離の半分よりも小さい場合には、図17と
同様の電位分布が得られ、ゲートライン(GATE)の
電界により配向の乱れを招くことは抑えられる。
Also, empirically, the gate line (GAT)
Even when E) protrudes from the lower part of the reflective electrode (RF1), half of the width is less than half the interlayer separation distance, or the protruded width is smaller than the mutual distance between the reflective electrodes (RF1) and (RF2). When the distance is smaller than half of the distance, a potential distribution similar to that in FIG. 17 is obtained, and the disturbance of the orientation caused by the electric field of the gate line (GATE) is suppressed.

【0036】図18は、更に、本発明の第3の実施の形
態にかかる液晶表示装置の単位画素部の平面図である。
本実施の形態では、図13に示す第1の実施の形態に比
べて、表示電極(19)を縦長に形成し、これに伴っ
て、配向制御窓(32)の形状を、表示電極(19)の
中央部にて長辺方向に延びる直線部を設けている点で異
なっている。
FIG. 18 is a plan view of a unit pixel portion of a liquid crystal display according to a third embodiment of the present invention.
In the present embodiment, the display electrode (19) is formed to be vertically longer than in the first embodiment shown in FIG. 13, and accordingly, the shape of the alignment control window (32) is changed to the display electrode (19). The difference is that a straight portion extending in the long-side direction is provided at the center of ().

【0037】前述の実施形態では、表示電極(19)と
配向制御窓(32)とは平行関係にはなく、表示電極
(19)のエッジ部にてその垂直方向に制御された配向
と、配向制御窓(32)にてその垂直方向に制御された
配向とは、液晶自身の連続体性のためになだらかに連な
っているのみであった。従って、表示電極(19)エッ
ジと配向制御窓(32)との間にも配向の境界が生じる
ことがあった。このため、本実施の形態では、縦長の表
示電極(19)において、表示電極(19)エッジと配
向制御窓(32)とが平行関係にある領域を大きくする
ことで、表示電極(19)エッジと配向制御窓(32)
とが同方向に配向制御を行う領域が、表示電極(19)
エッジと配向制御窓(32)とが異なる方向に配向制御
を行う領域に比して十分に大きくされ、表示電極(1
9)エッジと配向制御窓(32)との間にできる配向の
境界の影響が相対的に小さくされ、更なる良好な配向制
御が行われる。
In the above-described embodiment, the display electrode (19) and the alignment control window (32) are not in a parallel relationship, and the alignment controlled in the vertical direction at the edge of the display electrode (19) and the alignment control window (32). The orientation controlled in the vertical direction by the control window (32) was only continuous smoothly due to the continuity of the liquid crystal itself. Therefore, a boundary of the orientation may be generated between the edge of the display electrode (19) and the orientation control window (32). For this reason, in the present embodiment, in the vertically long display electrode (19), the area where the edge of the display electrode (19) and the alignment control window (32) are in a parallel relationship is enlarged, thereby increasing the edge of the display electrode (19). And orientation control window (32)
The region where orientation control is performed in the same direction as the display electrode (19)
The edge and the orientation control window (32) are made sufficiently large as compared with the region where the orientation is controlled in different directions, and the display electrode (1
9) The influence of the boundary of the orientation formed between the edge and the orientation control window (32) is relatively reduced, so that better orientation control is performed.

【0038】図19は、本発明の第4の実施の形態にか
かる液晶表示装置の単位画素部の平面図である。本実施
の形態では、図18の第3の実施の形態と比べて、表示
電極としてAl等の反射電極を用いている。この点は、
第2の実施の形態と同じである。従って、本実施の形態
では、縦長の反射電極(29)とそれに対応した配向制
御窓(32)が反射電極(19)エッジとの合同作用に
より極めて良好な画素分割が行われるとともに、TFT
とその電極ライン(11)(12)(13)(16)
(17)が反射電極(29)の下部に配された構造で、
これらTFTとその電極ライン(11)(12)(1
3)(16)(17)の電界が液晶層(40)へ影響を
及ぼすのを防ぐ構成としている。
FIG. 19 is a plan view of a unit pixel section of a liquid crystal display according to a fourth embodiment of the present invention. In this embodiment, a reflective electrode such as Al is used as a display electrode as compared with the third embodiment shown in FIG. This point
This is the same as the second embodiment. Therefore, in the present embodiment, the vertically long reflective electrode (29) and the corresponding alignment control window (32) perform extremely good pixel division by the joint action of the reflective electrode (19) edge and the TFT.
And their electrode lines (11) (12) (13) (16)
(17) is a structure arranged below the reflective electrode (29),
These TFTs and their electrode lines (11) (12) (1)
3) It is configured to prevent the electric field of (16) and (17) from affecting the liquid crystal layer (40).

【0039】[0039]

【発明の効果】以上の説明から明らかな如く、液晶駆動
用の表示電極を、これを駆動する薄膜トランジスタ及び
その電極配線から離すことにより、液晶の配向がこれら
の電極配線の影響を受けることから免れ、配向の乱れが
抑えられる。このため、表示電極のエッジ及び共通電極
側の配向制御窓による斜め方向電界を用いた液晶配向の
2次制御により画素分割を行った構造において、斜め方
向電界の乱れが防がれるので、表示電極エッジ及び配向
制御窓の制御作用が有効となり、良好な画素分割が行わ
れ、視野角が広がる。
As is clear from the above description, by separating the display electrode for driving the liquid crystal from the thin film transistor for driving the display electrode and its electrode wiring, the alignment of the liquid crystal is prevented from being affected by these electrode wirings. In addition, the disturbance of the orientation is suppressed. For this reason, in the structure in which the pixel is divided by the secondary control of the liquid crystal alignment using the oblique electric field by the edge of the display electrode and the alignment control window on the common electrode side, the oblique electric field is prevented from being disturbed. The control action of the edge and orientation control window becomes effective, good pixel division is performed, and the viewing angle is widened.

【0040】また、薄膜トランジスタ及びその電極配線
を液晶駆動用の反射電極の下部に配することで、これら
薄膜トランジスタ及びその電極配線からの電界が液晶層
に影響を及ぼすことが避けられ、表示電極エッジ及び配
向制御窓により制御された配向を乱すことが防がれ、良
好な画素分割が行われ、視野角が広がる。
Further, by disposing the thin film transistor and its electrode wiring below the reflective electrode for driving the liquid crystal, the electric field from these thin film transistor and its electrode wiring does not affect the liquid crystal layer. Disturbing the orientation controlled by the orientation control window is prevented, good pixel division is performed, and the viewing angle is widened.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態にかかる液晶表示装
置の単位画素部の平面図である。
FIG. 1 is a plan view of a unit pixel section of a liquid crystal display device according to a first embodiment of the present invention.

【図2】図1のA−A線に沿った断面図である。FIG. 2 is a sectional view taken along line AA of FIG.

【図3】図1のB−B線に沿った断面図である。FIG. 3 is a sectional view taken along line BB of FIG. 1;

【図4】図1のC−C線に沿った断面図である。FIG. 4 is a sectional view taken along the line CC of FIG. 1;

【図5】液晶セル内の等電位線及び液晶の配向を示す断
面図である。
FIG. 5 is a cross-sectional view showing equipotential lines and liquid crystal orientation in a liquid crystal cell.

【図6】液晶セル内の等電位線及び液晶の配向を示す断
面図である。
FIG. 6 is a cross-sectional view showing equipotential lines and liquid crystal alignment in a liquid crystal cell.

【図7】液晶セル内の等電位線及び液晶の配向を示す断
面図である。
FIG. 7 is a cross-sectional view showing equipotential lines and liquid crystal orientation in a liquid crystal cell.

【図8】透過率の画素部の位置との関係図である。FIG. 8 is a diagram illustrating the relationship between the transmittance and the position of a pixel unit.

【図9】液晶セル内の等電位線及び液晶の配向を示す断
面図である。
FIG. 9 is a cross-sectional view showing equipotential lines and liquid crystal orientation in a liquid crystal cell.

【図10】液晶セル内の等電位線及び液晶の配向を示す
断面図である。
FIG. 10 is a cross-sectional view showing equipotential lines and liquid crystal orientation in a liquid crystal cell.

【図11】液晶セル内の等電位線及び液晶の配向を示す
断面図である。
FIG. 11 is a cross-sectional view showing equipotential lines and liquid crystal orientation in a liquid crystal cell.

【図12】透過率の画素部の位置との関係図である。FIG. 12 is a diagram illustrating a relationship between transmittance and a position of a pixel unit.

【図13】本発明の第2の実施の形態にかかる液晶表示
装置の単位画素部の平面図である。
FIG. 13 is a plan view of a unit pixel section of a liquid crystal display device according to a second embodiment of the present invention.

【図14】図13のD−D線に沿った断面図である。FIG. 14 is a sectional view taken along line DD of FIG.

【図15】図13のE−E線に沿った断面図である。FIG. 15 is a sectional view taken along the line EE in FIG. 13;

【図16】図13のF−F線に沿った断面図である。FIG. 16 is a sectional view taken along the line FF of FIG. 13;

【図17】液晶セル内の等電位線及び液晶の配向を示す
断面図である。
FIG. 17 is a cross-sectional view showing equipotential lines and liquid crystal orientation in a liquid crystal cell.

【図18】本発明の第3の実施形態にかかる液晶表示装
置の単位画素部の平面図である。
FIG. 18 is a plan view of a unit pixel section of a liquid crystal display device according to a third embodiment of the present invention.

【図19】本発明の第4の実施形態にかかる液晶表示装
置の単位画素部の平面図である。
FIG. 19 is a plan view of a unit pixel section of a liquid crystal display device according to a fourth embodiment of the present invention.

【図20】従来の液晶表示装置の単位画素部の平面図で
ある。
FIG. 20 is a plan view of a unit pixel portion of a conventional liquid crystal display device.

【図21】図20のG−G線に沿った断面図である。FIG. 21 is a sectional view taken along line GG of FIG. 20;

【符号の説明】[Explanation of symbols]

10,30 基板 11 ドレイン電極 12 ソース電極 13 ドレインライン 14 半導体層 15 ゲート絶縁膜 16 ゲート電極 17 ゲートライン 18 層間絶縁膜 19 表示電極 20,33 配向膜 28 平坦化絶縁膜 29 反射電極 31 共通電極 32 配向制御窓 40 液晶層 41 液晶分子 42 電界 DESCRIPTION OF SYMBOLS 10, 30 Substrate 11 Drain electrode 12 Source electrode 13 Drain line 14 Semiconductor layer 15 Gate insulating film 16 Gate electrode 17 Gate line 18 Interlayer insulating film 19 Display electrode 20, 33 Orientation film 28 Flattening insulating film 29 Reflecting electrode 31 Common electrode 32 Alignment control window 40 liquid crystal layer 41 liquid crystal molecules 42 electric field

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 29/78 619A ──────────────────────────────────────────────────続 き Continued on front page (51) Int.Cl. 6 Identification code FI H01L 29/78 619A

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 第1の基板上にマトリクス状に設けられ
た液晶駆動用の表示電極と、ソース電極を前記表示電極
に接続した薄膜トランジスタと、前記薄膜トランジスタ
のゲート電極に接続されたゲートラインと、前記薄膜ト
ランジスタのドレイン電極に接続されたドレインライン
と、液晶層を挟んで前記第1の基板に対向配置された第
2の基板上に設けられた液晶駆動用の共通電極と、を有
する液晶表示装置において、 前記表示電極は、前記薄膜トランジスタ、前記ゲートラ
イン及び前記ドレインラインを覆って形成された層間絶
縁膜上に設けられ、前記層間絶縁膜の膜厚は、前記表示
電極間の相互離間距離の半分以上であることを特徴とす
る液晶表示装置。
A liquid crystal driving display electrode provided in a matrix on a first substrate; a thin film transistor having a source electrode connected to the display electrode; a gate line connected to a gate electrode of the thin film transistor; A liquid crystal display device comprising: a drain line connected to a drain electrode of the thin film transistor; and a common electrode for driving liquid crystal provided on a second substrate opposed to the first substrate with a liquid crystal layer interposed therebetween. In the above, the display electrode is provided on an interlayer insulating film formed so as to cover the thin film transistor, the gate line, and the drain line, and a thickness of the interlayer insulating film is half a distance between the display electrodes. A liquid crystal display device characterized by the above.
【請求項2】 第1の基板所にマトリクス状に設けられ
た液晶駆動用の表示電極と、ソース電極を前記表示電極
に接続した薄膜トランジスタと、前記薄膜トランジスタ
のゲート電極に接続されたゲートラインと、前記薄膜ト
ランジスタのドレイン電極に接続されたドレインライン
と、液晶層を挟んで前記第1の基板に対向配置された第
2の基板上に設けられた液晶駆動用の共通電極と、を有
する液晶表示装置において、 前記表示電極は、前記薄膜トランジスタ、前記ゲートラ
イン及び前記ドレインラインを覆って形成された層間絶
縁膜上に設けられ、前記薄膜トランジスタ、前記ゲート
ライン及び前記ドレインラインは、前記層間絶縁膜を挟
んで、前記表示電極の下部に配置されていることを特徴
とする液晶表示装置。
2. A display electrode for driving a liquid crystal provided in a matrix on a first substrate, a thin film transistor having a source electrode connected to the display electrode, a gate line connected to a gate electrode of the thin film transistor, A liquid crystal display device comprising: a drain line connected to a drain electrode of the thin film transistor; and a common electrode for driving liquid crystal provided on a second substrate opposed to the first substrate with a liquid crystal layer interposed therebetween. In the above, the display electrode is provided on an interlayer insulating film formed to cover the thin film transistor, the gate line and the drain line, and the thin film transistor, the gate line and the drain line sandwich the interlayer insulating film. And a liquid crystal display device disposed below the display electrode.
【請求項3】 前記薄膜トランジスタ、前記ゲートライ
ン及び前記ドレインラインが前記表示電極の下部からは
み出された幅は、その半分が前記層間絶縁膜の膜厚以下
であることを特徴とする請求項2記載の液晶表示装置。
3. The width of the thin film transistor, the gate line and the drain line protruding from a lower portion of the display electrode, and a half of the width is less than or equal to the thickness of the interlayer insulating film. Liquid crystal display device.
【請求項4】 前記薄膜トランジスタ、前記ゲートライ
ン及び前記ドレインラインが前記表示電極の下部からは
み出された幅は、前記表示電極相互間の離間距離の半分
以下であることを特徴とする請求項3記載の液晶表示装
置。
4. The display device according to claim 3, wherein the width of the thin film transistor, the gate line, and the drain line protruding from a lower portion of the display electrode is less than a half of a distance between the display electrodes. Liquid crystal display device.
【請求項5】 前記表示電極は、導電性光反射材からな
る反射電極であることを特徴とする請求項2、請求項3
または請求項4に記載の液晶表示装置。
5. The display device according to claim 2, wherein the display electrode is a reflective electrode made of a conductive light reflecting material.
Or the liquid crystal display device according to claim 4.
JP14224197A 1997-05-30 1997-05-30 Liquid crystal display Expired - Lifetime JP3754179B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14224197A JP3754179B2 (en) 1997-05-30 1997-05-30 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14224197A JP3754179B2 (en) 1997-05-30 1997-05-30 Liquid crystal display

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005322048A Division JP2006072387A (en) 2005-11-07 2005-11-07 Liquid crystal display

Publications (2)

Publication Number Publication Date
JPH10333180A true JPH10333180A (en) 1998-12-18
JP3754179B2 JP3754179B2 (en) 2006-03-08

Family

ID=15310728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14224197A Expired - Lifetime JP3754179B2 (en) 1997-05-30 1997-05-30 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP3754179B2 (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100307983B1 (en) * 1998-05-07 2001-09-26 가네꼬 히사시 Liquid crystal display apparatus
US6504592B1 (en) 1999-06-16 2003-01-07 Nec Corporation Liquid crystal display and method of manufacturing the same and method of driving the same
US6633357B2 (en) 2000-06-27 2003-10-14 Lg. Philips Lcd Co., Ltd. Multi-domain liquid crystal display device and method of fabricating the same
US6750933B1 (en) 1998-08-06 2004-06-15 Lg.Phillips Lcd Co., Ltd. Liquid-crystal display and the method of its fabrication
US6774966B1 (en) 1997-06-10 2004-08-10 Lg.Philips Lcd Co., Ltd. Liquid crystal display with wide viewing angle and method for making it
KR100446077B1 (en) * 2000-09-05 2004-08-30 산요덴키가부시키가이샤 Liquid crystal display
US6788374B2 (en) 2000-06-27 2004-09-07 Lg. Philips Lcd Co., Ltd. Multi-domain liquid crystal display device and method for fabricating the same
US6924856B2 (en) 2001-06-14 2005-08-02 Nec Lcd Technologies, Ltd. Liquid-crystal display device and method of fabricating the same
US7113238B2 (en) 2003-03-13 2006-09-26 Seiko Epson Corporation Transflective LCD having a reflective film overlapping the transmissive area and alignment regulators in plan view
US7245343B2 (en) 2000-12-15 2007-07-17 Nec Lcd Technologies, Ltd. Liquid crystal display device
JP2008293031A (en) * 2008-06-23 2008-12-04 Sanyo Electric Co Ltd Color liquid crystal display device
US7843531B2 (en) 2004-09-13 2010-11-30 Sharp Kabushiki Kaisha Liquid crystal display device and manufacturing method therefor
JP2014174402A (en) * 2013-03-11 2014-09-22 Japan Display Inc Liquid crystal display device
JP2018142730A (en) * 2009-03-05 2018-09-13 株式会社半導体エネルギー研究所 Semiconductor device

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7133111B2 (en) 1997-06-10 2006-11-07 Lg.Philips Lcd Co., Ltd. Liquid crystal display with wide viewing angle and method for making it
US8035785B2 (en) 1997-06-10 2011-10-11 Lg Display Co., Ltd. Liquid crystal display with wide viewing angle and method for making it
US6774966B1 (en) 1997-06-10 2004-08-10 Lg.Philips Lcd Co., Ltd. Liquid crystal display with wide viewing angle and method for making it
US7826020B2 (en) 1997-06-10 2010-11-02 Lg Display Co., Ltd. Liquid crystal display with wide viewing angle and method for making it
US7440065B2 (en) 1997-06-10 2008-10-21 Lg Display Co., Ltd. Liquid crystal display with wide viewing angle and method for making it
KR100307983B1 (en) * 1998-05-07 2001-09-26 가네꼬 히사시 Liquid crystal display apparatus
US6750933B1 (en) 1998-08-06 2004-06-15 Lg.Phillips Lcd Co., Ltd. Liquid-crystal display and the method of its fabrication
US7697097B2 (en) 1998-08-06 2010-04-13 Lg Display Co., Ltd. Liquid-crystal display and method of its fabrication
US7304704B2 (en) 1998-08-06 2007-12-04 Lg.Philips Lcd Co., Ltd. Liquid-crystal display and the method of its fabrication
US8049848B2 (en) 1999-06-16 2011-11-01 Nec Corporation Liquid crystal display and method of manufacturing the same and method of driving the same
US7612848B2 (en) 1999-06-16 2009-11-03 Nec Corporation Liquid crystal display and method of manufacturing the same and method of driving the same
US6504592B1 (en) 1999-06-16 2003-01-07 Nec Corporation Liquid crystal display and method of manufacturing the same and method of driving the same
US7212270B2 (en) 1999-06-16 2007-05-01 Nec Corporation Liquid crystal display and method of manufacturing the same and method of driving the same
US6812986B2 (en) 1999-06-16 2004-11-02 Nec Corporation Liquid crystal display and method of manufacturing the same and method of driving the same
US6633357B2 (en) 2000-06-27 2003-10-14 Lg. Philips Lcd Co., Ltd. Multi-domain liquid crystal display device and method of fabricating the same
US6788374B2 (en) 2000-06-27 2004-09-07 Lg. Philips Lcd Co., Ltd. Multi-domain liquid crystal display device and method for fabricating the same
KR100446077B1 (en) * 2000-09-05 2004-08-30 산요덴키가부시키가이샤 Liquid crystal display
US7245343B2 (en) 2000-12-15 2007-07-17 Nec Lcd Technologies, Ltd. Liquid crystal display device
US6924856B2 (en) 2001-06-14 2005-08-02 Nec Lcd Technologies, Ltd. Liquid-crystal display device and method of fabricating the same
US7123337B2 (en) 2001-06-14 2006-10-17 Nec Lcd Technologies, Ltd. Liquid-crystal display device and method of fabricating the same
US7251000B2 (en) 2003-03-13 2007-07-31 Seiko Epson Corporation Transflective LCD having a reflective film overlapping the transmissive area and alignment regulators in plan view
US7616281B2 (en) 2003-03-13 2009-11-10 Seiko Epson Corporation Transflective LCD having a reflective film overlapping the transmissive area and alignment regulators in plan view
US7113238B2 (en) 2003-03-13 2006-09-26 Seiko Epson Corporation Transflective LCD having a reflective film overlapping the transmissive area and alignment regulators in plan view
US8243241B2 (en) 2004-09-13 2012-08-14 Sharp Kabushiki Kaisha Liquid crystal display device and manufacturing method therefor
US7843531B2 (en) 2004-09-13 2010-11-30 Sharp Kabushiki Kaisha Liquid crystal display device and manufacturing method therefor
US8514358B2 (en) 2004-09-13 2013-08-20 Sharp Kabushiki Kaisha Liquid crystal display device and manufacturing method thereof
US8525956B2 (en) 2004-09-13 2013-09-03 Sharp Kabushiki Kaisha Liquid crystal display device and manufacturing method thereof
JP2008293031A (en) * 2008-06-23 2008-12-04 Sanyo Electric Co Ltd Color liquid crystal display device
JP2018142730A (en) * 2009-03-05 2018-09-13 株式会社半導体エネルギー研究所 Semiconductor device
US11233132B2 (en) 2009-03-05 2022-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11961894B2 (en) 2009-03-05 2024-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014174402A (en) * 2013-03-11 2014-09-22 Japan Display Inc Liquid crystal display device
US9798198B2 (en) 2013-03-11 2017-10-24 Japan Display Inc. Liquid crystal display device

Also Published As

Publication number Publication date
JP3754179B2 (en) 2006-03-08

Similar Documents

Publication Publication Date Title
JP3398025B2 (en) Liquid crystal display
JP2859093B2 (en) Liquid crystal display
JP3788259B2 (en) Liquid crystal display
JP2975844B2 (en) Liquid crystal display
US7663723B2 (en) In-plane switching mode liquid crystal display device and fabrication method thereof
JP3234357B2 (en) Liquid crystal display
US6157428A (en) Liquid crystal display
JP2701832B2 (en) Liquid crystal display
JPH10301112A (en) Reflection type liquid crystal display device
US20070146259A1 (en) Liquid crystal display device and method of driving the same
JPH11109391A (en) Liquid crystal display device
JPH0876125A (en) Liquid crystal display device
JP3754179B2 (en) Liquid crystal display
JP2002311448A (en) Liquid crystal display and its manufacturing method
JP3439014B2 (en) Liquid crystal display
US6583841B2 (en) In-Plane switching LCD panel wherein pixel electrodes and common electrodes having plurality of first tips and second tips respectively
JPH1152381A (en) Liquid crystal display device
JP3208363B2 (en) Liquid crystal display
JP3819561B2 (en) Liquid crystal display
JP3286579B2 (en) Transmissive liquid crystal display
JP3199221B2 (en) Liquid crystal display device and manufacturing method thereof
JPH1096926A (en) Liquid crystal display device
US8098353B2 (en) Liquid crystal display with improved response speed and aperture ratio
US9030635B2 (en) Liquid crystal display device comprising a stage having an electrode formation surface
KR101297737B1 (en) Liquid crystal display

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051215

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20060509

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131222

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term