JPH1032941A - Memory back up circuit and memory board - Google Patents
Memory back up circuit and memory boardInfo
- Publication number
- JPH1032941A JPH1032941A JP8183892A JP18389296A JPH1032941A JP H1032941 A JPH1032941 A JP H1032941A JP 8183892 A JP8183892 A JP 8183892A JP 18389296 A JP18389296 A JP 18389296A JP H1032941 A JPH1032941 A JP H1032941A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- battery
- contact
- main body
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Static Random-Access Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Stand-By Power Supply Arrangements (AREA)
- Power Sources (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、メモリのバックア
ップ回路に係り、特に、電池の寿命を延ばすことができ
るメモリバックアップ回路及びメモリボードに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory backup circuit, and more particularly, to a memory backup circuit and a memory board capable of extending the life of a battery.
【０００２】[0002]
【従来の技術】従来のメモリバックアップ回路を図３、
図４を使って説明する。図３は、一次電池の場合のメモ
リバックアップ回路の回路図であり、図４は、二次電池
の場合のメモリバックアップ回路の回路図である。2. Description of the Related Art A conventional memory backup circuit is shown in FIG.
This will be described with reference to FIG. FIG. 3 is a circuit diagram of a memory backup circuit for a primary battery, and FIG. 4 is a circuit diagram of a memory backup circuit for a secondary battery.
【０００３】従来の一次電池の場合のメモリバックアッ
プ回路は、図３に示すように、メモリボード１が本体２
に接続された状態で、メモリ１０には本体１の主電源か
ら接点１、ダイオードＣＲ１を介して電源が供給される
と共に、電池ＢＴ１からも直列接続の抵抗Ｒ１とダイオ
ードＣＲ２を介してメモリ１０に電源が供給されるよう
になっている。この電池ＢＴ１は、メモリボード１が本
体２に接続された状態で、メモリ１０がアクセスされて
いる時に、主電源がダウンした場合に、メモリ１０のバ
ックアップを行うものである。As shown in FIG. 3, a memory backup circuit for a conventional primary battery is composed of a memory board 1 and a main body 2.
In this state, power is supplied to the memory 10 from the main power supply of the main body 1 via the contact 1 and the diode CR1, and the battery 10 is also supplied from the battery BT1 to the memory 10 via the series-connected resistor R1 and diode CR2. Power is supplied. The battery BT1 is for backing up the memory 10 when the main power supply goes down while the memory 10 is being accessed while the memory board 1 is connected to the main body 2.
【０００４】また、従来の二次電池の場合のメモリバッ
クアップ回路は、図４に示すように、メモリボード１が
本体２に接続された状態で、メモリ１０には本体１の主
電源から接点２、ダイオードＣＲ３を介して電源が供給
されると共に、抵抗Ｒ２を介して電池ＢＴ２が充電され
るようになっている。この電池ＢＴ２は、電池ＢＴ１と
同様に、メモリボード１が本体２に接続された状態で、
主電源がダウンした場合に、メモリ１０のバックアップ
を行うものである。A conventional memory backup circuit in the case of a secondary battery, as shown in FIG. 4, has a memory 10 connected to a main power supply of the main body 1 when the memory board 1 is connected to the main body 2. The power is supplied via a diode CR3, and the battery BT2 is charged via a resistor R2. The battery BT2 is, like the battery BT1, in a state where the memory board 1 is connected to the main body 2,
The backup of the memory 10 is performed when the main power supply goes down.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、従来の
メモリバックアップ回路では、メモリボード１を本体２
から外した場合に電池ＢＴ１，２が消耗しやすく、一次
電池ＢＴ１では寿命が短くなり、二次電池ＢＴ２の場合
は過放電により、再充電の際の容量が劣化するという問
題があった。However, in the conventional memory backup circuit, the memory board 1 is connected to the main body 2.
When the battery BT1 is removed from the battery, the batteries BT1 and BT2 are easily consumed, the life of the primary battery BT1 is shortened, and the capacity of the secondary battery BT2 at the time of recharging is deteriorated due to overdischarge.
【０００６】本発明は上記実情に鑑みて為されたもの
で、従来技術のメモリボードを本体から外した場合に、
電池の寿命を長くし、二次電池の場合は過放電による再
充電の際の容量劣化を防止できるメモリバックアップ回
路及びメモリボードを提供することを目的とする。[0006] The present invention has been made in view of the above circumstances, and when the conventional memory board is removed from the main body,
It is an object of the present invention to provide a memory backup circuit and a memory board that can prolong the life of a battery and, in the case of a secondary battery, prevent deterioration in capacity at the time of recharging due to overdischarge.
【０００７】[0007]
【課題を解決するための手段】上記従来例の問題点を解
決するための請求項１記載の発明は、メモリバックアッ
プ回路において、本体側の主電源から第１の接点を介し
て電源が供給されるメモリボード上のメモリと、前記主
電源からの電源供給が断となった時に、前記メモリボー
ド上の直列接続の抵抗とダイオードを介し、前記メモリ
ボードと前記本体とを接続する第２の接点と、前記第２
の接点と前記第１の接点とを前記本体側で接続する配線
と、前記第１の接点とを介して前記メモリにバックアッ
プ用の電源を供給する電池とを有することを特徴として
おり、本体とメモリボードを切り離した時に電池をメモ
リに接続させることがなく、電池の消耗を少なくでき、
電池の寿命を延ばすことができる。According to a first aspect of the present invention, there is provided a memory backup circuit in which power is supplied from a main power supply of a main body via a first contact. A second contact for connecting the memory board and the main body via a series-connected resistor and a diode on the memory board when power supply from the main power supply is cut off; And the second
And wiring for connecting the first contact and the first contact on the main body side, and a battery for supplying backup power to the memory via the first contact. When the memory board is disconnected, the battery is not connected to the memory, and the battery consumption can be reduced,
Battery life can be extended.
【０００８】上記従来例の問題点を解決するための請求
項２記載の発明は、メモリボードにおいて、請求項１記
載のメモリバックアップ回路を備えることを特徴として
おり、本体とメモリボードを切り離した時に電池をメモ
リに接続させることがなく、電池の消耗を少なくでき、
電池の寿命を延ばすことができる。According to a second aspect of the present invention, there is provided a memory board provided with a memory backup circuit according to the first aspect of the present invention. Without connecting the battery to the memory, you can reduce battery consumption,
Battery life can be extended.
【０００９】上記従来例の問題点を解決するための請求
項３記載の発明は、メモリバックアップ回路において、
本体側の主電源から第１の接点を介して電源が供給され
るメモリボード上のメモリと、前記主電源からの電源供
給が断となった時に、前記メモリボード上の並列接続の
抵抗とダイオードを介し、前記メモリボードと前記本体
とを接続する第２の接点と、前記第２の接点と前記第１
の接点とを前記本体側で接続する配線と、前記第１の接
点とを介して前記メモリにバックアップ用の電源を供給
する電池とを有することを特徴としており、本体とメモ
リボードを切り離した時に電池をメモリに接続させるこ
とがなく、電池の消耗を少なくでき、電池の寿命を延ば
すことが可能であり、また、電池の過放電による再充電
の際の容量劣化を防止できる。According to a third aspect of the present invention, there is provided a memory backup circuit, comprising:
A memory on a memory board to which power is supplied from a main power supply on the main body side via a first contact, and a resistor and a diode connected in parallel on the memory board when power supply from the main power supply is cut off A second contact connecting the memory board and the main body via the second contact, the second contact and the first
And a battery that supplies power for backup to the memory via the first contact, when the main body and the memory board are disconnected. Since the battery is not connected to the memory, the consumption of the battery can be reduced, the life of the battery can be prolonged, and the capacity deterioration at the time of recharging due to overdischarge of the battery can be prevented.
【００１０】上記従来例の問題点を解決するための請求
項４記載の発明は、メモリボードにおいて、請求項３記
載のメモリバックアップ回路を備えることを特徴として
おり、本体とメモリボードを切り離した時に電池をメモ
リに接続させることがなく、電池の消耗を少なくでき、
電池の寿命を延ばすことが可能であり、また、電池の過
放電による再充電の際の容量劣化を防止できる。According to a fourth aspect of the present invention, there is provided a memory board provided with a memory backup circuit according to the third aspect of the present invention. Without connecting the battery to the memory, you can reduce battery consumption,
It is possible to extend the life of the battery, and it is possible to prevent the capacity from being deteriorated when the battery is recharged due to overdischarge.
【００１１】[0011]
【発明の実施の形態】本発明の実施の形態について図面
を参照しながら説明する。本発明の実施の形態に係るメ
モリバックアップ回路は、本体からメモリボードを取り
外した場合に、負荷であるメモリから電池が切り離され
る構成としたもので、これにより、電池の消耗を少なく
したものである。また、本発明の実施の形態に係るメモ
リボードは、上記メモリバックアップ回路を備えたメモ
リボードである。Embodiments of the present invention will be described with reference to the drawings. A memory backup circuit according to an embodiment of the present invention has a configuration in which a battery is separated from a memory as a load when a memory board is removed from a main body, thereby reducing battery consumption. . Further, a memory board according to an embodiment of the present invention is a memory board provided with the above memory backup circuit.
【００１２】本発明の実施の形態に係るメモリバックア
ップ回路を図１、図２を使って説明する。図１は、一次
電池の場合のメモリバックアップ回路の回路図であり、
図２は、二次電池の場合のメモリバックアップ回路の回
路図である。尚、図３，４と同様の構成をとる部分につ
いては同一の符号を付して説明する。A memory backup circuit according to an embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a circuit diagram of a memory backup circuit in the case of a primary battery,
FIG. 2 is a circuit diagram of a memory backup circuit in the case of a secondary battery. Parts having the same configuration as in FIGS. 3 and 4 are described with the same reference numerals.
【００１３】本実施の形態のメモリバックアップ回路
（本メモリバックアップ回路）は、図１に示すように、
メモリボード１が本体２に接続された状態で、メモリ１
０には本体１の主電源からダイオードＣＲ１、接点３を
介して電源が供給されるようになっている。この電池Ｂ
Ｔ１は、メモリボード１が本体２に接続された状態で、
メモリ１０がアクセスされている時に、主電源がダウン
した場合に、メモリ１０のバックアップを接点４、接点
３を介して行うものである。As shown in FIG. 1, the memory backup circuit of the present embodiment (this memory backup circuit)
With the memory board 1 connected to the main body 2, the memory 1
0 is supplied with power from the main power supply of the main body 1 via the diode CR1 and the contact 3. This battery B
T1 is a state in which the memory board 1 is connected to the main body 2,
If the main power supply goes down while the memory 10 is being accessed, the memory 10 is backed up via the contacts 4 and 3.
【００１４】図１の例では、特徴部分として、２つの接
点３，４を設け、本体２側で、配線にて接点３，４は接
続されてダイオードＣＲ１を介して主電源に接続してお
り、メモリボード１側で、接点３がメモリ１０に接続
し、接点４が直列接続のダイオードＣＲ２と抵抗Ｒ１を
介して電池ＢＴ１に接続している。In the example shown in FIG. 1, two contacts 3 and 4 are provided as characteristic parts, and the contacts 3 and 4 are connected by wiring on the main body 2 side and connected to the main power supply via a diode CR1. On the memory board 1, the contact 3 is connected to the memory 10, and the contact 4 is connected to the battery BT1 via the diode CR2 and the resistor R1 connected in series.
【００１５】これにより、図１の例では、メモリボード
１が本体２に接続している状態で、主電源からの電源供
給がダウンしても、電池ＢＴ１から電源が接点４と、接
点４と接点３を接続する配線と、接点３とを介してメモ
リ１０に供給されるものである。Thus, in the example shown in FIG. 1, even if the power supply from the main power supply goes down while the memory board 1 is connected to the main body 2, the power supply from the battery BT1 is connected to the contact 4 and the contact 4 It is supplied to the memory 10 via the wiring for connecting the contact 3 and the contact 3.
【００１６】また、メモリボード１が本体２から切り離
されると、電池ＢＴ１はメモリ１０に接続しなくなるた
め、電池ＢＴ１の消耗を防ぐことができるものである。When the memory board 1 is separated from the main body 2, the battery BT1 is not connected to the memory 10, so that the battery BT1 can be prevented from being consumed.
【００１７】次に、本発明の実施の形態に係る別のメモ
リバックアップ回路について、図２を使って説明する。
この別の二次電池の場合のメモリバックアップ回路は、
図２に示すように、メモリボード１が本体２に接続され
た状態で、メモリ１０には本体１の主電源からダイオー
ドＣＲ３、接点５を介して電源が供給されると共に、抵
抗Ｒ２を介して電池ＢＴ２が充電されるようになってい
る。この電池ＢＴ２は、電池ＢＴ１と同様に、メモリボ
ード１が本体２に接続された状態で、主電源がダウンし
た場合に、メモリ１０のバックアップを接点６、接点５
を介して行うものである。Next, another memory backup circuit according to the embodiment of the present invention will be described with reference to FIG.
The memory backup circuit for this other secondary battery is
As shown in FIG. 2, in a state where the memory board 1 is connected to the main body 2, power is supplied to the memory 10 from the main power supply of the main body 1 through the diode CR3 and the contact 5, and also through the resistor R2. The battery BT2 is charged. Similar to the battery BT1, the battery BT2 is used to back up the memory 10 when the main power supply goes down in a state where the memory board 1 is connected to the main body 2.
It is done through.
【００１８】図２の例では、特徴部分として、２つの接
点５，６を設け、本体２側で、配線にて接点５，６が接
続されてダイオードＣＲ３を介して主電源に接続してお
り、メモリボード１側で、接点５がメモリ１０に接続
し、接点６が並列接続のダイオードＣＲ４と抵抗Ｒ２を
介して電池ＢＴ２に接続している。In the example of FIG. 2, two contacts 5 and 6 are provided as characteristic portions, and the contacts 5 and 6 are connected by wiring on the main body 2 side and connected to the main power supply via a diode CR3. On the memory board 1 side, the contact 5 is connected to the memory 10, and the contact 6 is connected to the battery BT2 via the diode CR4 and the resistor R2 connected in parallel.
【００１９】これにより、図２の例では、メモリボード
１が本体２に接続している状態で、主電源からの電源供
給がダウンしても、電池ＢＴ２から電源が接点６と、接
点６と接点５を接続する配線と、接点５とを介してメモ
リ１０に供給されるものである。Thus, in the example shown in FIG. 2, even when the power supply from the main power supply goes down while the memory board 1 is connected to the main body 2, the power supply from the battery BT2 is connected to the contact 6 and the contact 6 It is supplied to the memory 10 via the wiring for connecting the contact 5 and the contact 5.
【００２０】また、メモリボード１が本体２から切り離
されると、電池ＢＴ２はメモリ１０に接続しなくなるた
め、電池ＢＴ２の消耗を防ぐことができるものである。When the memory board 1 is separated from the main body 2, the battery BT2 is not connected to the memory 10, so that the battery BT2 can be prevented from being consumed.
【００２１】また、図２の例の場合は、更に、過放電に
よる容量劣化を防ぐことができる効果がある。また、図
１，２の場合、例えば、工場内での組配作業において従
来バックアップ電池を組配した場合、工場出荷までに電
池を消耗する不具合が、この回路を使用することにより
解決できる効果がある。Further, in the case of the example shown in FIG. 2, there is an effect that capacity deterioration due to overdischarge can be prevented. In addition, in the case of FIGS. 1 and 2, for example, when a conventional backup battery is assembled and assembled in a factory, the problem that the battery is consumed before shipment from the factory can be solved by using this circuit. is there.
【００２２】本発明の実施の形態に係るメモリバックア
ップ回路及びこのメモリバックアップ回路を組込んだメ
モリボード１は、本体２から外されたメモリボード１の
バックアップ電池の寿命を延ばすことができる効果があ
る。The memory backup circuit according to the embodiment of the present invention and the memory board 1 incorporating this memory backup circuit have the effect of extending the life of the backup battery of the memory board 1 removed from the main body 2. .
【００２３】[0023]
【発明の効果】請求項１記載の発明によれば、本体とメ
モリボードとを第１と第２の接点で接続し、メモリボー
ド上のメモリに電池が、第１の接点と、第１の接点と第
２の接点とを本体側で接続する配線と、第２の接点とを
介してメモリにバックアップ用電源を供給するメモリバ
ックアップ回路としているので、本体とメモリボードを
切り離した時に電池をメモリに接続させることがなく、
電池の消耗を少なくでき、電池の寿命を延ばすことがで
きる効果がある。According to the first aspect of the present invention, the main body and the memory board are connected by the first and second contacts, and the battery on the memory on the memory board has the first contact and the first contact. Since the wiring for connecting the contact and the second contact on the main body side and a memory backup circuit for supplying backup power to the memory via the second contact are provided, the battery can be stored in the memory when the main body and the memory board are disconnected. Without being connected to
This has the effect of reducing battery consumption and extending battery life.
【００２４】請求項２記載の発明によれば、請求項１記
載のメモリバックアップ回路を備えるメモリボードとし
ているので、本体とメモリボードを切り離した時に電池
をメモリに接続させることがなく、電池の消耗を少なく
でき、電池の寿命を延ばすことができる効果がある。According to the second aspect of the present invention, since the memory board is provided with the memory backup circuit according to the first aspect, the battery is not connected to the memory when the main body and the memory board are disconnected, and the battery is consumed. And the life of the battery can be extended.
【００２５】請求項３記載の発明によれば、本体とメモ
リボードとを第１と第２の接点で接続し、メモリボード
上のメモリに電池が、第１の接点と、第１の接点と第２
の接点とを本体側で接続する配線と、第２の接点とを介
してメモリにバックアップ用電源を供給するメモリバッ
クアップ回路としているので、本体とメモリボードを切
り離した時に電池をメモリに接続させることがなく、電
池の消耗を少なくでき、電池の寿命を延ばすことができ
る効果があり、また、電池の過放電による再充電の際の
容量劣化を防止できる効果がある。According to the third aspect of the present invention, the main body and the memory board are connected by the first and second contacts, and the battery on the memory on the memory board has the first contact, the first contact, Second
The battery is connected to the memory when the main unit and the memory board are disconnected because the memory backup circuit supplies backup power to the memory via the wiring that connects the contact of the main unit to the memory and the second contact. Therefore, there is an effect that the consumption of the battery can be reduced, the life of the battery can be prolonged, and a capacity deterioration at the time of recharging due to overdischarge of the battery can be prevented.
【００２６】請求項４記載の発明によれば、請求項３記
載のメモリバックアップ回路を備えるメモリボードとし
ているので、本体とメモリボードを切り離した時に電池
をメモリに接続させることがなく、電池の消耗を少なく
でき、電池の寿命を延ばすことができる効果があり、ま
た、電池の過放電による再充電の際の容量劣化を防止で
きる効果がある。According to the fourth aspect of the present invention, since the memory board is provided with the memory backup circuit according to the third aspect, the battery is not connected to the memory when the main body and the memory board are disconnected, and the battery is consumed. This has the effect of reducing battery life and extending the life of the battery, and also has the effect of preventing capacity degradation during recharging due to overdischarge of the battery.
【図１】本発明の実施の形態に係る一次電池の場合のメ
モリバックアップ回路の回路図である。FIG. 1 is a circuit diagram of a memory backup circuit in the case of a primary battery according to an embodiment of the present invention.
【図２】本実施の実施の形態に係る二次電池の場合のメ
モリバックアップ回路の回路図である。FIG. 2 is a circuit diagram of a memory backup circuit in the case of a secondary battery according to the present embodiment.
【図３】従来の一次電池の場合のメモリバックアップ回
路の回路図である。FIG. 3 is a circuit diagram of a memory backup circuit for a conventional primary battery.
【図４】従来に二次電池の場合のメモリバックアップ回
路の回路図である。FIG. 4 is a circuit diagram of a conventional memory backup circuit for a secondary battery.
１…メモリボード、 ２…本体、 １０…メモリ 1 ... memory board, 2 ... body, 10 ... memory
Claims (4)
電源が供給されるメモリボード上のメモリと、前記主電
源からの電源供給が断となった時に、前記メモリボード
上の直列接続の抵抗とダイオードを介し、前記メモリボ
ードと前記本体とを接続する第２の接点と、前記第２の
接点と前記第１の接点とを前記本体側で接続する配線
と、前記第１の接点とを介して前記メモリにバックアッ
プ用の電源を供給する電池とを有することを特徴とする
メモリバックアップ回路。1. A memory on a memory board to which power is supplied from a main power supply on a main body side via a first contact, and a serial connection on the memory board when power supply from the main power supply is cut off. A second contact connecting the memory board and the main body via a connection resistor and a diode, a wiring connecting the second contact and the first contact on the main body side, A battery for supplying backup power to the memory via a contact.
を備えることを特徴とするメモリボード。2. A memory board comprising the memory backup circuit according to claim 1.
電源が供給されるメモリボード上のメモリと、前記主電
源からの電源供給が断となった時に、前記メモリボード
上の並列接続の抵抗とダイオードを介し、前記メモリボ
ードと前記本体とを接続する第２の接点と、前記第２の
接点と前記第１の接点とを前記本体側で接続する配線
と、前記第１の接点とを介して前記メモリにバックアッ
プ用の電源を供給する電池とを有することを特徴とする
メモリバックアップ回路。3. A memory on a memory board to which power is supplied from a main power supply on the main body side via a first contact, and a parallel connection on the memory board when power supply from the main power supply is cut off. A second contact connecting the memory board and the main body via a connection resistor and a diode, a wiring connecting the second contact and the first contact on the main body side, A battery for supplying backup power to the memory via a contact.
を備えることを特徴とするメモリボード。4. A memory board comprising the memory backup circuit according to claim 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8183892A JPH1032941A (en) | 1996-07-12 | 1996-07-12 | Memory back up circuit and memory board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8183892A JPH1032941A (en) | 1996-07-12 | 1996-07-12 | Memory back up circuit and memory board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1032941A true JPH1032941A (en) | 1998-02-03 |
Family
ID=16143647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8183892A Pending JPH1032941A (en) | 1996-07-12 | 1996-07-12 | Memory back up circuit and memory board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1032941A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007031355A2 (en) * | 2005-09-14 | 2007-03-22 | SIEMENS AKTIENGESELLSCHAFT öSTERREICH | Backup circuit with charge accumulator |
| DE102005061830B3 (en) * | 2005-12-23 | 2007-06-28 | Siemens Ag Österreich | Backup circuit, e.g. for consumer units like electronic memory elements and timers, has a transistor and a charge-coupled memory device to connect into a reference potential/voltage |
| JP2012244679A (en) * | 2011-05-17 | 2012-12-10 | Mitsubishi Electric Corp | On-vehicle electronic control device |
-
1996
- 1996-07-12 JP JP8183892A patent/JPH1032941A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007031355A2 (en) * | 2005-09-14 | 2007-03-22 | SIEMENS AKTIENGESELLSCHAFT öSTERREICH | Backup circuit with charge accumulator |
| WO2007031355A3 (en) * | 2005-09-14 | 2007-09-20 | Siemens Ag Oesterreich | Backup circuit with charge accumulator |
| DE102005061830B3 (en) * | 2005-12-23 | 2007-06-28 | Siemens Ag Österreich | Backup circuit, e.g. for consumer units like electronic memory elements and timers, has a transistor and a charge-coupled memory device to connect into a reference potential/voltage |
| WO2007073950A2 (en) * | 2005-12-23 | 2007-07-05 | SIEMENS AKTIENGESELLSCHAFT öSTERREICH | Backup circuit comprising a charge storage device |
| WO2007073950A3 (en) * | 2005-12-23 | 2007-10-04 | Siemens Ag Oesterreich | Backup circuit comprising a charge storage device |
| JP2012244679A (en) * | 2011-05-17 | 2012-12-10 | Mitsubishi Electric Corp | On-vehicle electronic control device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070136984A1 (en) | Rechargeable vacuum cleaner | |
| JP2001119868A (en) | Battery life extending power-switching device for all- time operation system | |
| GB2433424A (en) | Rechargeable vacuum cleaner | |
| JPH1032941A (en) | Memory back up circuit and memory board | |
| JPH08182214A (en) | Circuit for controlling discharge of auxiliary battery and circuit for charging/discharging auxiliary battery and disconnecting auxiliary battery from main battery | |
| JP3277871B2 (en) | Rechargeable battery pack | |
| JPS6377335A (en) | Backup source | |
| US20050242778A1 (en) | Controlling circuit for long-time battery retention | |
| US20050068006A1 (en) | Backup battery charging circuit | |
| JP2001183620A (en) | Solar battery system liquid crystal apparatus | |
| CN110380480B (en) | Earphone and control method of indicator light | |
| JPH09322430A (en) | Backup circuit | |
| JPH0833217A (en) | Vehicle-mounted charger | |
| JPH08124552A (en) | Rechargeable secondary battery pack | |
| JPH1198712A (en) | Charger | |
| JPH01281621A (en) | Current supply circuit for vehicle switch | |
| JPH01128111A (en) | Power supply system | |
| JP2002324588A (en) | Pack battery, pack battery and connection device | |
| KR100207824B1 (en) | Backup battery circuit for extending backup time of memory | |
| JPH06121465A (en) | Charger provided with discharge function | |
| KR200157748Y1 (en) | Electrostatic compensation circuit | |
| JP2524258B2 (en) | Power adapter with charging and discharging functions | |
| JP2000171894A (en) | Digital still camera | |
| JPS60245012A (en) | Backup power source for cpu and memory | |
| JP2001255965A (en) | Electronic equipment |