JPH1032490A - Pll circuit and correction method for dispersion of control voltage - Google Patents
Pll circuit and correction method for dispersion of control voltageInfo
- Publication number
- JPH1032490A JPH1032490A JP8186097A JP18609796A JPH1032490A JP H1032490 A JPH1032490 A JP H1032490A JP 8186097 A JP8186097 A JP 8186097A JP 18609796 A JP18609796 A JP 18609796A JP H1032490 A JPH1032490 A JP H1032490A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control voltage
- pll
- input point
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、携帯電話機などに
おけるＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）
回路及びその制御電圧のばらつき補正方法に関するもの
である。The present invention relates to a PLL (Phase Locked Loop) for a portable telephone or the like.
The present invention relates to a circuit and a method of correcting a variation in a control voltage thereof.
【０００２】[0002]
【従来の技術】一般に、従来のＰＬＬ回路は、以下に示
すように構成されていた。図２はかかる従来のＰＬＬ回
路の概略ブロック図である。この図に示すように、制御
電圧（ＶC ）により発振周波数が変化するＶＣＯ（電圧
可変型発振器）１と、任意の周波数に調整するＰＬＬ−
ＩＣ２と、ループ・フィルタ３を備えるものであった。2. Description of the Related Art Generally, a conventional PLL circuit has the following configuration. FIG. 2 is a schematic block diagram of such a conventional PLL circuit. As shown in this figure, a VCO (Variable Voltage Oscillator) 1 whose oscillation frequency changes according to a control voltage (V C ), and a PLL-
An IC 2 and a loop filter 3 were provided.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、上記し
た従来のＰＬＬ回路では、ＶＣＯ１を構成する個々の部
品（コンデンサ、コイル、バリキャップ等）の精度のば
らつきにより、ＶＣＯ１の発振周波数が設計値からずれ
てしまい、その結果、周波数を調整するＰＬＬ−ＩＣ２
の制御電圧にもばらつきが生じるという欠点があった。However, in the above-mentioned conventional PLL circuit, the oscillation frequency of the VCO 1 deviates from the design value due to variations in the accuracy of individual components (capacitors, coils, varicaps, etc.) constituting the VCO 1. As a result, the PLL-IC2 for adjusting the frequency
However, there is a drawback that the control voltage varies.
【０００４】本発明は、上記問題点を除去し、ＰＬＬ−
ＩＣの制御電圧のばらつきを補正することができるＰＬ
Ｌ回路及びその制御電圧のばらつき補正方法を提供する
ことを目的とする。[0004] The present invention has been made to solve the above-mentioned problem and to provide a PLL-
PL that can correct variation in IC control voltage
An object of the present invention is to provide an L circuit and a method of correcting a variation in a control voltage thereof.
【０００５】[0005]
【課題を解決するための手段】本発明は、上記目的を達
成するために、 （１）ＰＬＬ回路において、制御電圧入力点とバイアス
電圧入力点とを備える電圧可変型発振器と、この電圧可
変型発振器に接続されるＰＬＬ−ＩＣと、このＰＬＬ−
ＩＣと前記電圧可変型発振器間に接続されるループ・フ
ィルタと、このループ・フィルタと前記電圧可変型発振
器間に接続され、スイッチを有する制御電圧監視用測定
点とを設けるようにしたものである。According to the present invention, there is provided a voltage variable oscillator having a control voltage input point and a bias voltage input point in a PLL circuit. A PLL-IC connected to the oscillator, and the PLL-IC
A loop filter connected between an IC and the variable voltage oscillator, and a control voltage monitoring measurement point having a switch connected between the loop filter and the variable voltage oscillator are provided. .
【０００６】このように、バイアス電圧を印加すること
により、ＶＣＯの個々の部品によりばらつく制御電圧の
値を常に所望の値（設計値）と一致させることができ、
これにより、制御電圧値が異なることによる特性のばら
つきを補正することができる。 （２）ＰＬＬ回路の制御電圧のばらつき補正方法におい
て、制御電圧入力点とバイアス電圧入力点とを備える電
圧可変型発振器と、この電圧可変型発振器に接続される
ＰＬＬ−ＩＣと、このＰＬＬ−ＩＣと前記電圧可変型発
振器間に接続されるループ・フィルタと、このループ・
フィルタと前記電圧可変型発振器間に接続され、スイッ
チを有する制御電圧監視用測定点とを設け、前記バイア
ス電圧入力点に正電圧を印加し、前記ＰＬＬ−ＩＣの制
御電圧のばらつきを補正するようにしたものである。As described above, by applying the bias voltage, the value of the control voltage, which varies depending on the individual components of the VCO, can always be matched with a desired value (design value).
As a result, it is possible to correct the variation in the characteristics due to the difference in the control voltage value. (2) In a method of correcting a variation in control voltage of a PLL circuit, a variable voltage oscillator having a control voltage input point and a bias voltage input point, a PLL-IC connected to the variable voltage oscillator, and the PLL-IC And a loop filter connected between the variable voltage oscillator and the loop filter.
A control voltage monitoring measurement point having a switch is provided between the filter and the variable voltage oscillator, and a positive voltage is applied to the bias voltage input point to correct a variation in the control voltage of the PLL-IC. It was made.
【０００７】このように、正のバイアス電圧を印加する
ことにより、ＶＣＯの個々の部品によりばらつく制御電
圧の値を所望の値（設計値）と一致させることができ、
これにより、制御電圧値が異なることによる特性のばら
つきを補正することができる。 （３）ＰＬＬ回路の制御電圧のばらつき補正方法におい
て、制御電圧入力点と、バイアス電圧入力点とを備える
電圧可変型発振器と、この電圧可変型発振器に接続され
るＰＬＬ−ＩＣと、このＰＬＬ−ＩＣと前記電圧可変型
発振器間に接続されるループ・フィルタと、このループ
・フィルタと前記電圧可変型発振器間に接続され、スイ
ッチを有する制御電圧監視用測定点とを設け、前記バイ
アス電圧入力点に負電圧を印加し、前記ＰＬＬ−ＩＣの
制御電圧のばらつきを補正するようにしたものである。As described above, by applying the positive bias voltage, the value of the control voltage, which varies depending on the individual components of the VCO, can be matched with a desired value (design value).
As a result, it is possible to correct the variation in the characteristics due to the difference in the control voltage value. (3) In the method of correcting a variation in control voltage of a PLL circuit, a variable voltage oscillator having a control voltage input point and a bias voltage input point, a PLL-IC connected to the variable voltage oscillator, and the PLL- A bias filter connected between the IC and the variable voltage oscillator; a control voltage monitoring measurement point having a switch connected between the loop filter and the variable voltage oscillator; To correct a variation of the control voltage of the PLL-IC.
【０００８】このように、バイアス電圧として負電圧を
加えるようにしたので、ＰＬＬ−ＩＣのロック・レンジ
を広げ、部品のばらつきで生じる発振周波数のずれによ
るアンロックの発生を減少させることができる。As described above, since the negative voltage is applied as the bias voltage, the lock range of the PLL-IC can be expanded, and the occurrence of unlocking due to the deviation of the oscillation frequency caused by the variation of components can be reduced.
【０００９】[0009]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。図１は本発明の
第１実施例を示すＰＬＬ回路図である。この図におい
て、１０は制御電圧（ＶC ）により発振周波数が変化す
るＶＣＯ（電圧可変型発振器）、１１はそのＶＣＯ１０
のバイアス電圧（ＶB ）入力点、１３はそのバイアス電
圧入力点１１と制御電圧（ＶC ）入力点１２間に接続さ
れるバリキャップである。Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a PLL circuit diagram showing a first embodiment of the present invention. In this figure, reference numeral 10 denotes a VCO (variable voltage oscillator) whose oscillation frequency changes according to a control voltage (V C ), and 11 denotes the VCO 10
A bias voltage (V B ) input point 13 is a varicap connected between the bias voltage input point 11 and the control voltage (V C ) input point 12.
【００１０】また、１４はバリキャップ１３とアース間
に接続されるコンデンサ、１５はバリキャップ１３の負
荷側に接続されるコンデンサ、１６はそのコンデンサ１
５の負荷側の線路とアース間に接続されるインダクタン
ス、１７はそのインダクタンス１６の負荷側に接続され
るコンデンサ、１８はそのコンデンサ１７の負荷側がベ
ースに接続されるＮＰＮトランジスタである。Reference numeral 14 denotes a capacitor connected between the varicap 13 and the ground, 15 a capacitor connected to the load side of the varicap 13 and 16 a capacitor 1
An inductance 17 is connected between the line on the load side of 5 and the ground, 17 is a capacitor connected to the load side of the inductance 16, and 18 is an NPN transistor whose load side of the capacitor 17 is connected to the base.
【００１１】更に、１９はそのＮＰＮトランジスタ１８
のベースとエミッタ間に接続されるコンデンサ、２０は
ＮＰＮトランジスタ１８のエミッタとアース間に接続さ
れるコンデンサ、２１は電源とＮＰＮトランジスタ１８
のコレクタ間に接続されるインダクタンス、２２はその
インダクタンス２１とＮＰＮトランジスタ１８のコレク
タの接続点に接続され、ＰＬＬ−ＩＣ２に制御電圧を出
力する結合用コンデンサである。Further, 19 is an NPN transistor 18.
, A capacitor connected between the emitter of the NPN transistor 18 and ground, 21 a power supply and the NPN transistor 18
Is connected between the collector of the NPN transistor 18 and the inductance 21, and is a coupling capacitor for outputting a control voltage to the PLL-IC2.
【００１２】上記したように、この実施例では、従来の
ＰＬＬ回路に比して主に相違する点は、ＰＬＬ−ＩＣ２
とループ・フィルタ３とを有する従来のＰＬＬ回路に、
スイッチ（ＳＷ）２４含む制御電圧監視用測定点２３
と、バイアス電圧入力点１１を追加するようにした点で
ある。以下、本発明のＰＬＬ回路の動作について説明す
る。As described above, the main difference between this embodiment and the conventional PLL circuit is that the PLL-IC2
And a conventional PLL circuit having a loop filter 3
Control voltage monitoring measurement point 23 including switch (SW) 24
And that the bias voltage input point 11 is added. Hereinafter, the operation of the PLL circuit of the present invention will be described.
【００１３】まず、ＶＣＯ１０の構成要素であるバリキ
ャップ１３は、制御電圧（ＶC ）入力点１２の制御電圧
（ＶC ）とバイアス電圧（ＶB ）入力点１１の両端にか
かる電圧（ここでは電圧ＶCBに相当する）に対応して容
量が変化するような素子である。従って、ＰＬＬとして
の動作は、制御電圧（ＶC ）を変化させることにより、
バリキャップ１３の容量を変化させ、ＶＣＯ１０の発振
周波数を任意の値に調整することができる。First, the varicap 13 which is a component of the VCO 10 applies a voltage (here, a voltage applied to both ends of the control voltage (V C ) and the bias voltage (V B ) of the control voltage (V C ) input point 12. This is an element whose capacitance changes corresponding to the voltage V CB . Therefore, the operation as the PLL is performed by changing the control voltage (V C ).
By changing the capacity of the varicap 13, the oscillation frequency of the VCO 10 can be adjusted to an arbitrary value.
【００１４】本発明の第１実施例においては、第１に、
ＳＷ２４を開いた状態で、かつバイアス電圧（ＶB ）入
力点１１はＯＰＥＮという状態、すなわち、従来のＰＬ
Ｌと同様の動作をさせて周波数を任意の値にロックさせ
る。次に、ＳＷ２４を閉じ、この時の制御電圧値（ＶA
とする）を測定する。この時の制御電圧値（ＶA ）と所
望の制御電圧（ＶC ）の値（ＶCO）を比較し、その差分
（ＶB ）を求める。In the first embodiment of the present invention, first,
When the SW 24 is open and the bias voltage (V B ) input point 11 is open, that is, the conventional PL
The same operation as L is performed to lock the frequency to an arbitrary value. Next, the SW 24 is closed, and the control voltage value (V A
Shall be measured). The control voltage value (V A ) at this time is compared with the desired control voltage (V C ) value (V CO ), and the difference (V B ) is obtained.
【００１５】 すなわち、 ＶB ＝ＶCO−ＶA …（１） そして、ＳＷ２４を再度開いた後、バイアス電圧入力点
１１に上記ＶB の電圧を加える。その結果、最終的な制
御電圧（ＶC ′）は、 ＶC ′＝ＶCB＋ＶB …（２） となる。なお、バイアスを加えていない状態での電圧
（ＶCB）は電圧値（ＶA ）に一致し、さらにバイアスを
加えた後も、同じ周波数に固定するためにはバリキャッ
プ１３の容量も同じにする必要があることから、結局、
ＶCB＝ＶA の関係は保たれることになる。That is, V B = V CO −V A (1) Then, after the SW 24 is opened again, the above-mentioned voltage V B is applied to the bias voltage input point 11. As a result, the final control voltage (V C ′) is V C ′ = V CB + V B (2). Note that the voltage (V CB ) in a state where no bias is applied matches the voltage value (V A ), and the capacitance of the varicap 13 is the same in order to fix the same frequency even after the bias is applied. After all,
The relationship of V CB = V A will be maintained.
【００１６】従って、上記式（１）、（２）より、 ＶC ′＝ＶCB−ＶB ＝ＶA ＋（ＶCO−ＶA ） ＝ＶCO となり、制御電圧は所望の値ＶCOに補正される。[0016] Therefore, the equation (1), from (2), V C '= V CB -V B = V A + (V CO -V A) = V CO , and the control voltage to the desired value V CO Will be corrected.
【００１７】このように、第１実施例によれば、例え
ば、正のバイアス電圧を印加することにより、ＶＣＯの
個々の部品によりばらつく制御電圧の値を、常に所望の
値（設計値）と一致させることができ、これにより、制
御電圧値が異なることによる特性のばらつきを補正する
ことができる。As described above, according to the first embodiment, for example, by applying a positive bias voltage, the value of the control voltage that fluctuates among the individual components of the VCO always matches the desired value (design value). Accordingly, it is possible to correct a variation in characteristics due to a difference in control voltage value.
【００１８】次に、本発明の第２実施例について説明す
る。回路構成は、第２実施例の場合も、図１に示す第１
実施例と同様である。この実施例では、バイアス電圧と
して負電圧を加えるようにしている。以下、本発明の第
２実施例の動作について説明する。ＰＬＬ−ＩＣ２には
ＩＣ固有のロック・レンジがあるため、制御電圧
（ＶC ）がその範囲を越えた場合には、アンロックとな
る。そこで、バイアス電圧として負電圧を加えると、バ
リキャップ１３の両端にかかる電圧の相対値が大きくな
り、ＰＬＬ−ＩＣ２のロック・レンジを向上させる働き
をする。Next, a second embodiment of the present invention will be described. The circuit configuration is the same as that of the first embodiment shown in FIG.
This is the same as the embodiment. In this embodiment, a negative voltage is applied as a bias voltage. Hereinafter, the operation of the second embodiment of the present invention will be described. Since the PLL-IC2 has an IC-specific lock range, when the control voltage (V C ) exceeds the range, the lock is unlocked. Therefore, when a negative voltage is applied as a bias voltage, the relative value of the voltage applied to both ends of the varicap 13 increases, which serves to improve the lock range of the PLL-IC2.
【００１９】このように、第２実施例によれば、ＰＬＬ
−ＩＣのロック・レンジを広げ、部品のばらつきで生じ
る発振周波数のずれによるアンロックの発生を減少させ
ることができる。なお、上記第１実施例、第２実施例と
もに携帯電話機でのＰＬＬ回路に適用した例を説明した
が、ＰＬＬの形態を利用する変調器にも適用が可能であ
る。As described above, according to the second embodiment, the PLL
-It is possible to widen the lock range of the IC and reduce the occurrence of unlocking due to the deviation of the oscillation frequency caused by the variation of components. Although both the first embodiment and the second embodiment have been described with respect to an example in which the present invention is applied to a PLL circuit in a mobile phone, the present invention is also applicable to a modulator using a PLL mode.
【００２０】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。It should be noted that the present invention is not limited to the above embodiment, but various modifications are possible based on the spirit of the present invention, and these are not excluded from the scope of the present invention.
【００２１】[0021]
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、バイアス電圧を印
加することにより、ＶＣＯの個々の部品によりばらつく
制御電圧の値を常に所望の値（設計値）と一致させるこ
とができ、これにより、制御電圧値が異なることによる
特性のばらつきを補正することができる。As described above, according to the present invention, the following effects can be obtained. (1) According to the first aspect of the present invention, by applying the bias voltage, the value of the control voltage, which varies depending on the individual components of the VCO, can always be matched with a desired value (design value). In addition, it is possible to correct variations in characteristics due to different control voltage values.
【００２２】（２）請求項２記載の発明によれば、正の
バイアス電圧を印加することにより、ＶＣＯの個々の部
品によりばらつく制御電圧の値を所望の値（設計値）と
一致させることができ、これにより、制御電圧値が異な
ることによる特性のばらつきを補正することができる。(2) According to the second aspect of the present invention, by applying a positive bias voltage, it is possible to make the value of the control voltage fluctuated by individual components of the VCO coincide with a desired value (design value). Accordingly, it is possible to correct a variation in characteristics due to a difference in control voltage value.
【００２３】（３）請求項３記載の発明によれば、バイ
アス電圧として負電圧を加えるようにしたので、ＰＬＬ
−ＩＣのロック・レンジを広げ、部品のばらつきで生じ
る発振周波数のずれによるアンロックの発生を減少させ
ることができる。(3) According to the third aspect of the present invention, a negative voltage is applied as a bias voltage.
-It is possible to widen the lock range of the IC and reduce the occurrence of unlocking due to the deviation of the oscillation frequency caused by the variation of components.
【図１】本発明の第１実施例を示すＰＬＬ回路の概略ブ
ロック図である。FIG. 1 is a schematic block diagram of a PLL circuit showing a first embodiment of the present invention.
【図２】従来の概略ＰＬＬ回路図である。FIG. 2 is a conventional schematic PLL circuit diagram.
２ ＰＬＬ−ＩＣ ３ ループ・フィルタ １０ ＶＣＯ（電圧可変型発振器） １１ バイアス電圧（ＶB ）入力点 １２ 制御電圧（ＶC ）入力点 １３ バリキャップ １４，１５，１７，１９，２０，２２ コンデンサ １６，２１ インダクタンス １８ ＮＰＮトランジスタ ２３ 制御電圧監視用測定点 ２４ スイッチ（ＳＷ）2 PLL-IC 3 Loop filter 10 VCO (Variable voltage oscillator) 11 Bias voltage (V B ) input point 12 Control voltage (V C ) input point 13 Varicap 14, 15, 17, 19, 20, 22, 22 Capacitor 16 , 21 Inductance 18 NPN transistor 23 Measurement point for monitoring control voltage 24 Switch (SW)
Claims (3)
点とを備える電圧可変型発振器と、（ｂ）該電圧可変型
発振器に接続されるＰＬＬ−ＩＣと、（ｃ）該ＰＬＬ−
ＩＣと前記電圧可変型発振器間に接続されるループ・フ
ィルタと、（ｄ）該ループ・フィルタと前記電圧可変型
発振器間に接続され、スイッチを有する制御電圧監視用
測定点とを具備することを特徴とするＰＬＬ回路。1. A variable voltage oscillator having a control voltage input point and a bias voltage input point, (b) a PLL-IC connected to the variable voltage oscillator, and (c) a PLL-IC.
A loop filter connected between an IC and the variable voltage oscillator, and (d) a control voltage monitoring measurement point having a switch connected between the loop filter and the variable voltage oscillator. Features PLL circuit.
点とを備える電圧可変型発振器と、該電圧可変型発振器
に接続されるＰＬＬ−ＩＣと、該ＰＬＬ−ＩＣと前記電
圧可変型発振器間に接続されるループ・フィルタと、該
ループ・フィルタと前記電圧可変型発振器間に接続さ
れ、スイッチを有する制御電圧監視用測定点とを設け、
（ｂ）前記バイアス電圧入力点に正電圧を印加し、前記
ＰＬＬ−ＩＣの制御電圧のばらつきを補正することを特
徴とするＰＬＬ回路の制御電圧のばらつき補正方法。2. A variable voltage oscillator having a control voltage input point and a bias voltage input point, a PLL-IC connected to the variable voltage oscillator, the PLL-IC and the variable voltage oscillator A loop filter connected between the loop filter and the variable voltage oscillator, and a control voltage monitoring measurement point having a switch,
(B) A method of correcting a variation in control voltage of a PLL circuit, wherein a variation in the control voltage of the PLL-IC is corrected by applying a positive voltage to the bias voltage input point.
点とを備える電圧可変型発振器と、該電圧可変型発振器
に接続されるＰＬＬ−ＩＣと、該ＰＬＬ−ＩＣと前記電
圧可変型発振器間に接続されるループ・フィルタと、該
ループ・フィルタと前記電圧可変型発振器間に接続さ
れ、スイッチを有する制御電圧監視用測定点とを設け、
（ｂ）前記バイアス電圧入力点に負電圧を印加し、前記
ＰＬＬ−ＩＣの制御電圧のばらつきを補正することを特
徴とするＰＬＬ回路の制御電圧のばらつき補正方法。3. A voltage variable oscillator having a control voltage input point and a bias voltage input point, a PLL-IC connected to the voltage variable oscillator, the PLL-IC and the voltage variable oscillator A loop filter connected between the loop filter and the variable voltage oscillator, and a control voltage monitoring measurement point having a switch,
(B) A method of correcting a control voltage variation of a PLL circuit, wherein a negative voltage is applied to the bias voltage input point to correct the control voltage variation of the PLL-IC.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8186097A JPH1032490A (en) | 1996-07-16 | 1996-07-16 | Pll circuit and correction method for dispersion of control voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8186097A JPH1032490A (en) | 1996-07-16 | 1996-07-16 | Pll circuit and correction method for dispersion of control voltage |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1032490A true JPH1032490A (en) | 1998-02-03 |
Family
ID=16182321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8186097A Withdrawn JPH1032490A (en) | 1996-07-16 | 1996-07-16 | Pll circuit and correction method for dispersion of control voltage |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1032490A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006352569A (en) * | 2005-06-16 | 2006-12-28 | Murata Mfg Co Ltd | Pll circuit device |
-
1996
- 1996-07-16 JP JP8186097A patent/JPH1032490A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006352569A (en) * | 2005-06-16 | 2006-12-28 | Murata Mfg Co Ltd | Pll circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5112699B2 (en) | Voltage-controlled digital analog oscillator and frequency synthesizer using the same | |
| Shin et al. | A 1.9–3.8 GHz $\Delta\Sigma $ Fractional-N PLL Frequency Synthesizer With Fast Auto-Calibration of Loop Bandwidth and VCO Frequency | |
| US7902929B2 (en) | Analogue self-calibration method and apparatus for low noise, fast and wide-locking range phase locked loop | |
| EP1514351B1 (en) | Lc oscillator with wide tuning range and low phase noise | |
| US7612626B2 (en) | Programmable varactor for VCO gain compensation and phase noise reduction | |
| US20210184681A1 (en) | Compensation Technique for the Nonlinear Behavior of Digitally-Controlled Oscillator (DCO) Gain | |
| JP3921362B2 (en) | Temperature compensated crystal oscillator | |
| US6091309A (en) | Tunable low noise oscillator using delay lines and ring mode trap filter | |
| JPH0697734A (en) | Electronic circuit provided with voltage- controlled constituent element | |
| US7944318B2 (en) | Voltage controlled oscillator, and PLL circuit and radio communication device each including the same | |
| US7501907B1 (en) | Self-biased active VCO level shifter | |
| US7519342B2 (en) | Tunable tracking filter | |
| JPH1032490A (en) | Pll circuit and correction method for dispersion of control voltage | |
| US20220038105A1 (en) | Charge pump phase locked loop with low controlled oscillator gain | |
| US7477113B1 (en) | Voltage-controlled capacitance linearization circuit | |
| JP3250484B2 (en) | Voltage controlled oscillator | |
| US20060017513A1 (en) | Voltage controlled oscillator with linear capacitance | |
| US7170355B2 (en) | Voltage-controlled oscillator using current feedback network | |
| JP3196409B2 (en) | PLL circuit | |
| JPH05300013A (en) | Vco circuit | |
| JP3144501B2 (en) | Frequency synthesizer | |
| JP4507070B2 (en) | Communication device | |
| JPS58154936A (en) | Channel selecting device | |
| JP2001230670A (en) | Pll oscillation circuit | |
| JPH0563438A (en) | Voltage control oscillator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031007 |