JPH1032386A - Production of thin film multilayer board and pattern inspection system - Google Patents

Production of thin film multilayer board and pattern inspection system

Info

Publication number
JPH1032386A
JPH1032386A JP18440396A JP18440396A JPH1032386A JP H1032386 A JPH1032386 A JP H1032386A JP 18440396 A JP18440396 A JP 18440396A JP 18440396 A JP18440396 A JP 18440396A JP H1032386 A JPH1032386 A JP H1032386A
Authority
JP
Japan
Prior art keywords
pattern
defect
inspection
layer
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18440396A
Other languages
Japanese (ja)
Other versions
JP3924809B2 (en
Inventor
Hiroya Koshishiba
洋哉 越柴
Chie Shishido
千絵 宍戸
Hiroto Okuda
浩人 奥田
Takanori Ninomiya
隆典 二宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP18440396A priority Critical patent/JP3924809B2/en
Publication of JPH1032386A publication Critical patent/JPH1032386A/en
Application granted granted Critical
Publication of JP3924809B2 publication Critical patent/JP3924809B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To produce a thin film multilayer wiring board having a large area at high yield. SOLUTION: A new layer, including an insulation layer 102a and a wiring later 104a, is inspected every time when it is formed and defects are corrected. A next layer is then formed under a defect-free state thus increasing the production yield. The ratio of the quantity of light between the illumination angles is optimized for each inspection process and then the pattern is detected thus inspecting the entire process.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は薄膜多層配線基板の
製造方法およびパターン検査装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a thin film multilayer wiring board and a pattern inspection apparatus.

【0002】[0002]

【従来の技術】薄膜多層配線基板の製造技術、特に、薄
膜配線を対象としたパターン検査技術は、特開平4−1
02395号公報に記載されている。それによれば、製
造工程で、配線パターンを形成する毎に、最も新しく形
成された配線パターンを検出し、この配線パターンの欠
陥の有無を検査し、欠陥部分を修正した後、次の層の配
線パターンを形成する。配線パターンの検査技術とし
て、例えば、検査対象を一方向から照明し、ある限定し
た波長の正反射光と散乱光を検出することで、配線パタ
ーンを光学的に顕在化し、配線パターンの欠陥を検査す
る技術が示されている。また、検査対象を多方向から照
明し、ある限定した波長の反射光を検出し、配線パター
ンを検査する技術、あるいは、検査対象を直線偏光で照
明し、照明光の偏光方向に直交する偏光成分を選択して
検出し、配線パターンを検査する技術、さらには、検査
対象が発生する蛍光を検出し、配線パターンを検査する
技術が示されている。
2. Description of the Related Art A technique for manufacturing a thin film multilayer wiring board, particularly a pattern inspection technique for a thin film wiring is disclosed in Japanese Unexamined Patent Publication No.
02395. According to this, each time a wiring pattern is formed in the manufacturing process, the most recently formed wiring pattern is detected, the presence or absence of a defect in the wiring pattern is inspected, the defective portion is corrected, and then the wiring of the next layer is formed. Form a pattern. Wiring pattern inspection techniques include, for example, illuminating the inspection target from one direction and detecting specularly reflected light and scattered light of a certain limited wavelength, thereby optically revealing the wiring pattern and inspecting the wiring pattern for defects. Techniques are shown. In addition, the inspection object is illuminated from multiple directions, reflected light of a certain limited wavelength is detected, and the wiring pattern is inspected.Or, the inspection object is illuminated with linearly polarized light, and a polarization component orthogonal to the polarization direction of the illumination light. And a technique for inspecting the wiring pattern, and a technique for detecting the fluorescent light generated by the inspection target and inspecting the wiring pattern.

【0003】[0003]

【発明が解決しようとする課題】薄膜多層配線基板の製
造技術では、配線パターンを形成する毎に最も新しく形
成した配線パターンを検査し、この検査により検出した
配線パターン欠陥を修正し、薄膜多層配線基板を製造し
ている。しかし、配線パターンの層間を絶縁する絶縁膜
の検査,修正を行っていない。このため、製造工程中、
配線パターンの層間を絶縁する絶縁膜に欠陥が発生する
と、短絡不良などが発生し、完成した薄膜多層配線基板
が不良となる場合がある。
In the technique of manufacturing a thin-film multilayer wiring board, the most recently formed wiring pattern is inspected each time a wiring pattern is formed, and a wiring pattern defect detected by this inspection is corrected. We manufacture substrates. However, the inspection and repair of the insulating film that insulates the layers of the wiring pattern is not performed. Therefore, during the manufacturing process,
When a defect occurs in an insulating film that insulates between layers of a wiring pattern, a short circuit failure or the like may occur, and the completed thin-film multilayer wiring board may be defective.

【0004】また、薄膜配線パターン検査技術は、それ
ぞれ、ある特定構造の薄膜多層配線基板を対象とした場
合にのみ有効に検査可能であり、検査対象工程によって
は検査できないことがある。例えば、蛍光を検出して検
査する技術では、蛍光を発する材料を使用した場合にの
み有効である。薄膜多層配線基板の製造工程で、配線パ
ターンを形成する毎に検査すると、検査工程が複数工程
に及ぶ。このため、薄膜配線パターン検査技術の内一つ
の検査技術で全ての検査工程を検査することが困難であ
り、得意な検査工程ごとに複数の検査技術を使用する必
要がある。即ち、検査方式の異なる複数の検査装置が必
要となる。さらには、薄膜多層配線基板の製造プロセス
が変更になると、今まで使用していた検査装置では検査
できなくなり、新たな検査装置が必要となる場合があ
る。
Further, the thin-film wiring pattern inspection technology can effectively inspect only a thin-film multilayer wiring substrate having a specific structure, and may not be able to be inspected depending on an inspection target process. For example, a technique for detecting and inspecting fluorescence is effective only when a material that emits fluorescence is used. If inspection is performed every time a wiring pattern is formed in a manufacturing process of a thin-film multilayer wiring board, the inspection process covers a plurality of processes. For this reason, it is difficult to inspect all the inspection processes using one of the thin film wiring pattern inspection technologies, and it is necessary to use a plurality of inspection technologies for each of the excellent inspection processes. That is, a plurality of inspection devices having different inspection methods are required. Further, when the manufacturing process of the thin film multilayer wiring board is changed, the inspection cannot be performed by the inspection apparatus used so far, and a new inspection apparatus may be required.

【0005】本発明の目的は、薄膜多層配線基板の製造
歩留まりを向上させる製造方法を提供することにある。
An object of the present invention is to provide a manufacturing method for improving the manufacturing yield of a thin film multilayer wiring board.

【0006】本発明の他の目的は、薄膜多層配線基板を
対象とした自動外観検査装置を提供することにある。
Another object of the present invention is to provide an automatic appearance inspection apparatus for a thin film multilayer wiring board.

【0007】[0007]

【課題を解決するための手段】薄膜多層配線基板は、セ
ラミック基板上に絶縁層と配線層を交互に積層し、製造
される。絶縁層,配線層は、各層とも、例えば、レジス
トを塗布し、露光・現像後、エッチングによりパターン
ニングするという、リソグラフィ技術により形成され
る。本発明は、各層を形成する毎に、最も新しく形成さ
れた層を検査して、もし欠陥があれば、修正した後に、
その上に次の層を形成する製造方法により、歩留まりを
向上させるものである。絶縁層,配線層を問わず、新し
い層を形成する際、まず、露光・現像後のレジストパタ
ーンを検査し、この検査により検出されたレジストの欠
陥を修正した後にエッチングする。次に、エッチングさ
れた絶縁層、あるいは、配線層のパターン検査を行い、
この検査により検出された欠陥を修正する。このように
して、欠陥を無くした状態で、次の層を形成すること
で、良品の薄膜多層配線基板を製造する。
A thin-film multilayer wiring board is manufactured by alternately stacking insulating layers and wiring layers on a ceramic substrate. Each of the insulating layer and the wiring layer is formed by a lithography technique in which, for example, a resist is applied, exposed and developed, and then patterned by etching. The present invention provides that after each layer is formed, the most recently formed layer is inspected and, if defective, corrected,
The yield is improved by a manufacturing method of forming a next layer thereon. When forming a new layer irrespective of the insulating layer and the wiring layer, first, the resist pattern after exposure and development is inspected, and after the resist defect detected by this inspection is corrected, etching is performed. Next, a pattern inspection of the etched insulating layer or wiring layer is performed,
The defect detected by this inspection is corrected. In this way, a non-defective thin-film multilayer wiring board is manufactured by forming the next layer in a state where defects are eliminated.

【0008】この製造方法を実現するためには、レジス
トパターン,配線パターン,絶縁層パターンを検査する
自動外観検査装置が必要である。材料、表面状態、構造
の異なる複数の検査工程で検査するために、薄膜多層配
線基板に対して、多方向から照明し、それぞれの方向か
らの照明の光量を検査工程ごとに最適な値に調節し、照
明の波長域を検査工程ごとに最適な値に調節し、薄膜多
層配線基板からの反射光のうちある波長域の光を検出
し、その検出波長域を検査工程ごとに最適な値に調節す
る手段でパターンを検出する。この検出光学系を用い
て、最も新しく形成された層を光学的に顕在化して検出
する。この時、検出光学系を一定温度に保ち、レンズの
焦点ずれを防ぐため、照明光源を検出光学系とは別の筐
体に納める。このようにして検出した画像信号をA/D
変換し、デジタル画像信号とした後、画像処理を施し、
パターン欠陥を検出する。画像処理は、電気回路で実現
した論理によるハードウエア処理で高速に欠陥候補を検
出し、そのあと、欠陥候補に対して、電子計算機による
ソフトウェア処理で各検査工程に最適な画像処理を施
し、真の欠陥を抽出する。このように、各検査工程ごと
に最適なパターン検出方式と欠陥抽出処理方式を実現す
ることで、1台の自動検査装置で薄膜多層配線基板の検
査ができる。
In order to realize this manufacturing method, an automatic appearance inspection apparatus for inspecting a resist pattern, a wiring pattern, and an insulating layer pattern is required. In order to inspect in multiple inspection processes with different materials, surface conditions, and structures, the thin-film multilayer wiring board is illuminated from multiple directions, and the amount of illumination from each direction is adjusted to the optimal value for each inspection process Then, adjust the illumination wavelength range to the optimal value for each inspection process, detect light in a certain wavelength range among the reflected light from the thin-film multilayer wiring board, and adjust the detected wavelength range to the optimal value for each inspection process. The pattern is detected by the adjusting means. Using this detection optical system, the most recently formed layer is optically revealed and detected. At this time, the illumination light source is housed in a separate housing from the detection optical system in order to keep the detection optical system at a constant temperature and prevent the lens from defocusing. The image signal detected in this manner is converted into an A / D signal.
After converting it to a digital image signal, perform image processing,
Detect pattern defects. In image processing, defect candidates are detected at high speed by hardware processing based on logic realized by an electric circuit, and then the defect candidates are subjected to optimal image processing for each inspection process by software processing by a computer, and true processing is performed. Extract defects. As described above, by realizing the optimum pattern detection method and defect extraction processing method for each inspection process, the inspection of the thin-film multilayer wiring board can be performed by one automatic inspection apparatus.

【0009】[0009]

【発明の実施の形態】本発明による薄膜多層配線基板の
製造方法の一実施例を図1により説明する。多層セラミ
ック基板100は、その表面に銅のパッド101があ
る。工程(a)で、多層セラミック基板100上にポリ
イミド系樹脂の絶縁膜102aを塗布する。工程2で、
ホトレジスト103を塗布し、露光・現像する。次に、
パターンニングされたホトレジスト103を検査し、欠
陥の有無及び欠陥の場所を出力する。工程(c)で、そ
の結果に基づいて欠陥部分を修正する。例えば、ホトレ
ジストの余剰欠陥は、レーザ光を照射して、余剰部を飛
ばす。ホトレジストの欠けやピンポールは、樹脂を局所
的に微量塗布する。また、欠陥数が多い場合、ホトレジ
ストを剥離し、工程(b)に戻り、ホトレジストをパタ
ーンニングし直すこともあり得る。工程(d)で、ホト
レジストをマスクとして絶縁膜102aをエッチング
し、パッド101との接続をとるためのスルーホール1
02bを形成する。工程(e)で、ホトレジストを剥離
した後、絶縁膜をベークする。次に、絶縁膜102cを
検査し、欠陥の有無及び欠陥の場所を出力する。工程
(f)で、その結果に基づいて欠陥部分を修正する。例
えば、絶縁膜にスルーホールが開いていないときは、レ
ーザ光を照射して、スルーホールを形成する。絶縁膜の
欠けやピンポールは、樹脂を局所的に微量塗布する。ま
た、欠陥数が多い場合、絶縁膜を剥離し、工程(a)に
戻り、絶縁膜を形成し直すことも考えられる。以上、工
程(a)から工程(f)で1層の絶縁層が完成する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of a method for manufacturing a thin film multilayer wiring board according to the present invention will be described with reference to FIG. The multilayer ceramic substrate 100 has copper pads 101 on its surface. In step (a), an insulating film 102a of a polyimide resin is applied on the multilayer ceramic substrate 100. In step 2,
A photoresist 103 is applied, exposed and developed. next,
The patterned photoresist 103 is inspected, and the presence or absence of a defect and the location of the defect are output. In step (c), the defective portion is corrected based on the result. For example, a surplus defect in a photoresist is irradiated with a laser beam to skip a surplus portion. Chipping of the photoresist and pin poles apply a small amount of resin locally. When the number of defects is large, the photoresist may be peeled off, and the process may return to step (b) to re-pattern the photoresist. In the step (d), the insulating film 102a is etched using a photoresist as a mask to form a through hole 1 for making a connection with the pad 101.
02b is formed. In step (e), after the photoresist is removed, the insulating film is baked. Next, the insulating film 102c is inspected, and the presence or absence of a defect and the location of the defect are output. In step (f), the defective portion is corrected based on the result. For example, when a through hole is not opened in the insulating film, a laser beam is irradiated to form the through hole. Chipping of the insulating film and pin poles apply a small amount of resin locally. When the number of defects is large, it is conceivable to peel off the insulating film, return to step (a), and form the insulating film again. As described above, one insulating layer is completed in steps (a) to (f).

【0010】次に、工程(g)で、配線となる金属膜1
04aを成膜する。例えば、クロム,銅,クロムをスパ
ッタリングで連続成膜し、3層の金属膜を配線とする。
工程(h)でホトレジスト105を塗布し、露光・現像
する。次に、パターンニングされたホトレジスト105
を検査し、欠陥の有無及び欠陥の場所を出力する。工程
(i)で、その結果に基づいて欠陥部分を修正する。例
えば、ホトレジストの余剰欠陥は、レーザ光を照射し
て、余剰部を飛ばす。ホトレジストの欠けやピンポール
は、樹脂を局所的に微量塗布する。また、欠陥数が多い
場合、ホトレジストを剥離し、工程(h)に戻り、ホト
レジストをパターンニングし直すこともあり得る。工程
(j)で、ホトレジストをマスクとして金属膜104a
をエッチングし、配線パターン104bを形成する。工
程(k)で、ホトレジストを剥離する。工程(l)で、
金属膜104bを検査し、欠陥の有無及び欠陥の場所を
出力する。工程(l)で、その結果に基づいて欠陥部分
を修正する。例えば、金属膜の余剰欠陥は、レーザ光を
照射して、余剰部を飛ばす。以上、工程(g)から工程
(l)で1層の配線層が完成する。
Next, in a step (g), the metal film 1 serving as a wiring is formed.
04a is formed. For example, chromium, copper, and chromium are continuously formed by sputtering, and three metal films are used as wiring.
In a step (h), a photoresist 105 is applied, exposed and developed. Next, the patterned photoresist 105
Is inspected, and the presence or absence of a defect and the location of the defect are output. In step (i), the defective portion is corrected based on the result. For example, a surplus defect in a photoresist is irradiated with a laser beam to skip a surplus portion. Chipping of the photoresist and pin poles apply a small amount of resin locally. If the number of defects is large, the photoresist may be peeled off, and the process may return to the step (h) to re-pattern the photoresist. In step (j), the metal film 104a is formed using a photoresist as a mask.
Is etched to form a wiring pattern 104b. In step (k), the photoresist is stripped. In step (l),
The metal film 104b is inspected, and the presence or absence of a defect and the location of the defect are output. In step (l), the defective portion is corrected based on the result. For example, a surplus defect in a metal film is irradiated with laser light to skip a surplus portion. As described above, one wiring layer is completed in steps (g) to (l).

【0011】以後、工程(a)から工程(f)、及び工
程(g)から工程(l)を繰り返して、多層の絶縁層と
配線層を形成し、薄膜多層配線基板が完成する。
Thereafter, steps (a) to (f) and steps (g) to (l) are repeated to form a multilayer insulating layer and a wiring layer, thereby completing a thin film multilayer wiring board.

【0012】本実施例によれば、欠陥を無くした絶縁層
と配線層とを積層することができるため、製造歩留まり
を上げることができる。
According to this embodiment, the insulating layer and the wiring layer free of defects can be laminated, so that the production yield can be increased.

【0013】薄膜多層配線基板の製造システムの一実施
例を図2より説明する。製造システムは、外観検査装置
201、レーザカット修正装置202、局所塗布修正装
置203、露光装置210、現像装置211、成膜装置
212、エッチング装置213、塗布装置214、ベー
ク炉215、剥離装置216などから構成される。これ
らの装置を使用して、図1に示した製造工程に従い、薄
膜多層配線基板を製造する。外観検査装置201、レー
ザカット修正装置202、局所塗布修正装置203は、
ネットワーク205に接続されており、外観検査装置2
01の検査結果データがレーザカット修正装置202、
局所塗布修正装置203に転送される。転送されたデー
タに従って、欠陥部を修正する。なお、検査結果データ
は、ホストコンピュータ204で管理する。
One embodiment of a system for manufacturing a thin film multilayer wiring board will be described with reference to FIG. The manufacturing system includes a visual inspection device 201, a laser cut correction device 202, a local coating correction device 203, an exposure device 210, a developing device 211, a film forming device 212, an etching device 213, a coating device 214, a baking furnace 215, a peeling device 216, and the like. Consists of Using these apparatuses, a thin film multilayer wiring board is manufactured according to the manufacturing process shown in FIG. Appearance inspection device 201, laser cut correction device 202, local coating correction device 203,
Appearance inspection device 2 connected to network 205
01 is the inspection result data of the laser cut correction device 202,
It is transferred to the local application correction device 203. The defective part is corrected according to the transferred data. The inspection result data is managed by the host computer 204.

【0014】本実施例によれば、検査装置と修正装置が
オンラインで結ばれ、検査装置の検査結果が修正装置に
転送できるため、修正作業の効率が向上する。
According to this embodiment, the inspection device and the repair device are connected online, and the inspection result of the inspection device can be transferred to the repair device, so that the efficiency of the repair work is improved.

【0015】薄膜多層配線基板を対象とした外観検査装
置の全体構成を図3に示す。検査対象である薄膜多層配
線基板301は、ワークホルダ302でチャックされ、
XYZθステージ303に搭載される。XYZθステー
ジ303は、コントローラ304で駆動される。その動
きは、計算機305が指令し、指令は、バス306を介
して、コントローラ304に伝えられる。
FIG. 3 shows the overall configuration of an appearance inspection apparatus for a thin film multilayer wiring board. The thin film multilayer wiring board 301 to be inspected is chucked by the work holder 302,
Mounted on the XYZθ stage 303. XYZθ stage 303 is driven by controller 304. The movement is commanded by the computer 305, and the command is transmitted to the controller 304 via the bus 306.

【0016】照明は、多重リングライトガイド310に
よる全周からの斜方照明と落射照明の複合照明である。
多重リングライトガイドは、光源群311からの光を薄
膜多層基板301に導き、薄膜多層基板に対して全周よ
り斜方から照明する。落射照明は、光源312とコンデ
ンサレンズ313とハーフミラー314と対物レンズ3
15で実現される。光源からの光をコンデンサレンズで
介してハーフミラーに導き、対物レンズを通して薄膜多
層基板を照明する。
The illumination is a combined illumination of oblique illumination and epi-illumination from all around by the multiple ring light guide 310.
The multiple ring light guide guides light from the light source group 311 to the thin-film multilayer substrate 301 and illuminates the thin-film multilayer substrate obliquely from the entire circumference. The epi-illumination includes a light source 312, a condenser lens 313, a half mirror 314, and an objective lens 3.
15 is realized. Light from the light source is guided to a half mirror via a condenser lens, and the thin film multilayer substrate is illuminated through an objective lens.

【0017】薄膜多層基板301からの反射光は、対物
レンズ315と結像レンズ316でリニアセンサ317
上に結像され、画像が検出される。光路の途中に、フィ
ルタ318を挿入し、検出波長を限定する。XYZθス
テージ303の走査とリニアセンサの駆動を同期させる
ことで、2次元の画像信号を検出する。
Light reflected from the thin-film multilayer substrate 301 is transmitted to a linear sensor 317 by an objective lens 315 and an imaging lens 316.
An image is formed thereon and an image is detected. A filter 318 is inserted in the optical path to limit the detection wavelength. The two-dimensional image signal is detected by synchronizing the scanning of the XYZθ stage 303 with the driving of the linear sensor.

【0018】画像信号はA/Dコンバータ320でデジ
タル信号に変換され、前処理回路321で、暗レベル補
正、ステージ速度変動補正、シェーデイング補正などが
施され、二値化回路322で二値画像となる。二値画像
は、欠陥検出回路323で処理され、欠陥が検出され
る。欠陥の有無と欠陥の位置はバス306を介して計算
機305に出力される。
The image signal is converted into a digital signal by an A / D converter 320, subjected to a dark level correction, a stage speed fluctuation correction, a shading correction and the like by a preprocessing circuit 321, and a binary image signal is outputted by a binarization circuit 322. Becomes The binary image is processed by the defect detection circuit 323 to detect a defect. The presence or absence of the defect and the position of the defect are output to the computer 305 via the bus 306.

【0019】以下、外観検査装置の各要素の詳細を説明
する。
Hereinafter, details of each element of the visual inspection apparatus will be described.

【0020】まず、検出光学系の構成を図4に示す。6
重リングライトガイド401は、薄膜多層配線基板30
1に対して、全周かつ高さ方向六つの角度から照明する
光ファイバーのライトガイドである。リング状に配置さ
れた光射出部402a,402b,402c,402
d,402e,402fの照明角度αは、それぞれ、1
6°,28°,40°,51.5°,63°,74.5
°である。光射出部402aは光ファイバーによりラン
プハウス403aにつながっており、402bは403
bに、402cと402dは403cに、402eと4
02fは403dにつながっている。
First, the configuration of the detection optical system is shown in FIG. 6
The heavy ring light guide 401 is a thin-film multilayer wiring board 30.
1 is an optical fiber light guide that illuminates the entire circumference and from six angles in the height direction. Light emitting portions 402a, 402b, 402c, 402 arranged in a ring shape
The illumination angles α of d, 402e and 402f are respectively 1
6 °, 28 °, 40 °, 51.5 °, 63 °, 74.5
°. The light emitting section 402a is connected to the lamp house 403a by an optical fiber, and 402b is connected to the lamp house 403a.
b, 402c and 402d become 403c, 402e and 4
02f is connected to 403d.

【0021】ランプハウス403a〜dは、光量を調節
するための電動メカ絞り404と、光路を開閉するシャ
ッタ405と、照明波長を限定するフィルタ406と光
を発生するランプ407とファイバ端に光を集光させる
楕円ミラー408が内蔵されている。ランプ407に
は、水銀ランプあるいは、水源キセノンランプを用い
る。電動メカ絞り404とシャッタ405は、先に図3
に示した計算機305の指令に従って制御される。4台
のランプハウスの光量を独立に制御することができるの
で、6重リングライトガイドの角度ごとの照明光量を調
節できる。即ち、16°を上段1と呼び、28°を上段
2と呼び、40°と51.5°を一緒にして中段と呼
び、61.5°と74.5°を一緒にして下段と呼ぶ
と、上段1と上段2と中段と下段の光量バランスを自由
に設定できる。本実施例では、4台のランプハウスを使
用しているが、6台使用すると、六つの角度全ての照明
バランスを調節できる。
The lamp houses 403a to 403d include an electric mechanical diaphragm 404 for adjusting the amount of light, a shutter 405 for opening and closing an optical path, a filter 406 for limiting an illumination wavelength, a lamp 407 for generating light, and a light for emitting light to a fiber end. An elliptical mirror 408 for condensing light is incorporated. As the lamp 407, a mercury lamp or a water source xenon lamp is used. The electric mechanical diaphragm 404 and the shutter 405 are described first in FIG.
Is controlled according to the command of the computer 305 shown in FIG. Since the light intensity of the four lamp houses can be controlled independently, the illumination light intensity for each angle of the six-ring light guide can be adjusted. That is, 16 ° is referred to as an upper stage 1, 28 ° is referred to as an upper stage 2, 40 ° and 51.5 ° are jointly referred to as a middle stage, and 61.5 ° and 74.5 ° are jointly referred to as a lower stage. The light amount balance of the upper stage 1, the upper stage 2, the middle stage, and the lower stage can be freely set. In this embodiment, four lamp houses are used. However, if six lamp houses are used, the illumination balance at all six angles can be adjusted.

【0022】6重リングライトガイドのファイバー長を
数mと長くして、ランプハウス403を光源筐体409
内に実装する。ランプハウスはかなりの熱を発生するた
め、その台数が多くなると、合計の熱量は膨大となる。
検出光学系に使用するレンズ、特に対物レンズは、温度
変化に敏感であり、焦点距離が変化する。このため、ラ
ンプハウスを検出光学系と同じ筐体に実装すると、ラン
プハウスの廃熱により検出光学系の温度が変化し、焦点
位置が移動し、ピントがぼける。これを防止するため
に、検出光学系が納められた筐体とは別の光源筐体にラ
ンプハウスを実装する。
The fiber length of the six ring light guide is increased to several meters, and the lamp house 403 is mounted on the light source housing 409.
Implement in Since the lamp house generates considerable heat, the total amount of heat becomes enormous as the number of lamp houses increases.
The lens used for the detection optical system, particularly the objective lens, is sensitive to a temperature change, and the focal length changes. For this reason, if the lamp house is mounted in the same housing as the detection optical system, the temperature of the detection optical system changes due to the waste heat of the lamp house, and the focal position moves and the focus becomes out of focus. To prevent this, the lamp house is mounted on a light source housing different from the housing in which the detection optical system is housed.

【0023】落射照明はケーラー照明である。ランプ4
10で発生した光をコンデンサレンズ411で一旦平行
光とした後、リレーレンズ413,414とを介して、
ハーフミラー415で光路90度曲げて、対物レンズ4
16を通して照明する。コンデンサレンズとリレーレン
ズ間の平行光であるところに、各種フィルタ421を内
蔵した電動ターレット412を配置する。電動ターレッ
トは、先に図3に示した計算機305の指令に従って制
御され、内蔵してあるフィルタ421を自由に選択でき
る。フィルタとして遮光板を内蔵しておくと、シャッタ
の機能も実現できる。また、NDフィルタを内蔵する
と、照明光量の制御が可能である。この時は、電動ター
レットの台数を増やし、複数のフィルタが同時に光路上
に挿入されるようにすると良い。
The epi-illumination is Koehler illumination. Lamp 4
After the light generated in 10 is once converted into parallel light by the condenser lens 411, the light is relayed through the relay lenses 413 and 414.
The optical path is bent 90 degrees by the half mirror 415, and the objective lens 4 is bent.
Illuminate through 16. An electric turret 412 incorporating various filters 421 is disposed at a place where the light is parallel light between the condenser lens and the relay lens. The electric turret is controlled according to a command from the computer 305 shown in FIG. 3, and the built-in filter 421 can be freely selected. By incorporating a light shielding plate as a filter, the function of a shutter can also be realized. When the ND filter is built in, the illumination light amount can be controlled. At this time, it is preferable to increase the number of electric turrets so that a plurality of filters are simultaneously inserted into the optical path.

【0024】対物レンズ416は、無限遠補正方式が望
ましく、結像レンズ417と対に使用する。倍率は、検
出したい最小欠陥寸法により決めるが、例えば、検査対
象である薄膜配線の最小線幅が30μ程度であれば、5
倍の対物レンズを使用する。倍率の異なる結像レンズを
複数用意し、電動ターレットに装着すると、検出画素寸
法を自由に選択できる。1.3倍の結像レンズ417a
と0.87倍の結像レンズ417bと0.65倍の結像
レンズ417cを電動ターレット418に装着する。画
素ピッチ13μのラインセンサ419を使用すると、そ
れぞれ、検出画素寸法は、2μ,3μ,4μとなる。ラ
インセンサには、TDI(Time Delay &
Integration)ラインセンサが好適であり、
非常に明るい画像が得られる。電動ターレット418
は、先に図3に示した計算機305の指令に従って制御
され、検出画素寸法を自由に選択できる。ハーフミラー
415と結像レンズ間の平行光であるところに、各種フ
ィルタ422を内蔵した電動ターレット420を配置す
る。電動ターレットは、先に図3に示した計算機305
の指令に従って制御され、内蔵してあるフィルタ422
を自由に選択できる。例えば、波長限定フィルタを内蔵
すると、検出波長を選択できる。
The objective lens 416 is desirably of the infinity correction type, and is used in combination with the imaging lens 417. The magnification is determined according to the minimum defect size to be detected. For example, if the minimum line width of the thin film wiring to be inspected is about 30 μm,
Use a double objective lens. When a plurality of imaging lenses having different magnifications are prepared and mounted on an electric turret, the size of a detection pixel can be freely selected. 1.3 × imaging lens 417a
And an imaging lens 417 b of 0.87 times and an imaging lens 417 c of 0.65 times are mounted on the electric turret 418. When the line sensor 419 having a pixel pitch of 13μ is used, the detection pixel dimensions are 2μ, 3μ, and 4μ, respectively. Line sensors include TDI (Time Delay &
Integration) line sensors are preferred,
Very bright images are obtained. Electric turret 418
Is controlled in accordance with the command of the computer 305 shown in FIG. 3, and the detection pixel size can be freely selected. An electric turret 420 incorporating various filters 422 is arranged at a place where the light is parallel light between the half mirror 415 and the imaging lens. The electric turret is the computer 305 shown in FIG.
Filter 422 which is controlled in accordance with the
Can be freely selected. For example, if a wavelength limiting filter is incorporated, the detection wavelength can be selected.

【0025】本実施例によれば、多重リングライトガイ
ドの各照明角度毎に光量が調節でき、かつ、落射照明の
光量も調節できるため、各検査工程毎に最適な光量バラ
ンスを実現することができる。さらに、検出波長を切り
替えることができるため、各検査工程ごとに最もコント
ラストが良くなるような波長で、画像を検出できる。ま
た、検出画素寸法も変えられるため、各検査工程毎にパ
ターン寸法が異なっていても効率良く検査することがで
き、検査時間が短縮される。
According to this embodiment, the light quantity can be adjusted for each illumination angle of the multiple ring light guide and the light quantity of the epi-illumination can be adjusted, so that an optimal light quantity balance can be realized for each inspection process. . Furthermore, since the detection wavelength can be switched, it is possible to detect an image at a wavelength that provides the best contrast for each inspection process. Further, since the detection pixel size can be changed, the inspection can be performed efficiently even if the pattern size is different in each inspection process, and the inspection time is shortened.

【0026】6重リングライトガイドが段差のあるパタ
ーンの検出に有効であることを図5に従って説明する。
傾斜角θの段差を持つパターン501を考える。リング
ライトガイドの照明光502の照明角度をαとし、対物
レンズ503の開口角をφとすると、90°−φ<2θ
+α<90°+φの関係を満足する反射光504を対物
レンズで捉えることができる。例えば、開口数NA=
0.14(開口角φ=8°)の対物レンズを使用し、6
重リングライトガイドの照明角度α=16°,28°,
40°,51.5°,63°,74.5°とすれば、落
射照明と合わせて、0°から41°までの傾斜角θを持
つ段差を検出できる。
The fact that the six-ring light guide is effective in detecting a stepped pattern will be described with reference to FIG.
Consider a pattern 501 having a step with an inclination angle θ. Assuming that the illumination angle of the illumination light 502 of the ring light guide is α and the aperture angle of the objective lens 503 is φ, 90 ° −φ <2θ
The reflected light 504 satisfying the relationship of + α <90 ° + φ can be captured by the objective lens. For example, the numerical aperture NA =
Using an objective lens of 0.14 (opening angle φ = 8 °), 6
Lighting angle α of double ring light guide = 16 °, 28 °,
If the angles are 40 °, 51.5 °, 63 °, and 74.5 °, a step having an inclination angle θ from 0 ° to 41 ° can be detected together with epi-illumination.

【0027】薄膜多層配線基板の検査で、多重リングラ
イトガイドの照明角度ごとの光量バランスを検査工程毎
に最適化する必要が発生する理由を説明する。図6は薄
膜多層配線基板のある検査工程における断面である。多
層セラミック基板601は、その表面に銅のパッド60
2がある。絶縁層603は、ポリイミド系の樹脂であ
り、パッド602の上にスルーホール610が形成され
ている。配線層604は、例えば、クロム,銅,クロム
の3層の金属膜であり、スルーホール610によりパッ
ド602上にも形成されている。配線層604の上に形
成された絶縁層605は、スルーホール612が形成さ
れており、また、配線層604のエッジにより段差61
1が発生している。最上層は、配線層606である。配
線層606の外観検査では、配線層606と絶縁層60
5を分離検出する必要がある。検出波長を紫色に限定す
ると、金属配線層を明るく、ポリイミド系樹脂の絶縁層
605を暗く検出することができる。但し、落射照明だ
けであれば、スルーホール610,612による傾斜部
が暗く検出され、配線層606全てを明るく検出するこ
とができない。この傾斜部を明るく検出するために、多
重リングライトガイドによる斜方照明が必要となる。多
重リングライトガイドによる照明では、スルーホール6
10,612による段差を明るくするだけではなく、ポ
リイミド系の絶縁膜の表面反射により、絶縁層605の
段差611が明るく検出され得る。スルーホール610
とスルーホール612と段差611の傾斜角はそれぞれ
異なるので、スルーホール610,612による段差を
明るくし、段差611を暗く検出するように、多重リン
グライトガイドの各照明角の光量バランスを設定すれば
良い。さらに、明るくしたい段差の傾斜角や暗くしたい
段差の傾斜角は、検査工程毎に異なるため、検査工程毎
に光量バランスを最適化する必要がある。これは、図4
に示した検出光学系で実現できる。
The reason why it becomes necessary to optimize the light amount balance for each illumination angle of the multiple ring light guide in the inspection of the thin film multilayer wiring board for each inspection step will be described. FIG. 6 is a cross-sectional view of a thin-film multilayer wiring board in an inspection step. The multilayer ceramic substrate 601 has copper pads 60 on its surface.
There are two. The insulating layer 603 is a polyimide resin and has a through hole 610 formed on the pad 602. The wiring layer 604 is, for example, a three-layer metal film of chromium, copper, and chromium, and is also formed on the pad 602 through the through hole 610. In the insulating layer 605 formed on the wiring layer 604, a through hole 612 is formed, and a step 61 is formed by the edge of the wiring layer 604.
1 has occurred. The uppermost layer is the wiring layer 606. In the appearance inspection of the wiring layer 606, the wiring layer 606 and the insulating layer 60
5 need to be separated and detected. When the detection wavelength is limited to purple, the metal wiring layer can be detected bright, and the polyimide resin insulating layer 605 can be detected dark. However, if only the epi-illumination is used, the inclined portions formed by the through holes 610 and 612 are detected as dark, and the entire wiring layer 606 cannot be detected as bright. In order to detect the inclined portion brightly, oblique illumination by a multiple ring light guide is required. For illumination with multiple ring light guides, through holes 6
In addition to brightening the steps due to 10, 612, the steps 611 of the insulating layer 605 can be detected bright by the surface reflection of the polyimide-based insulating film. Through hole 610
Since the inclination angles of the through hole 612 and the step 611 are different from each other, the light amount balance of each illumination angle of the multiple ring light guide may be set so as to make the step formed by the through holes 610 and 612 bright and detect the step 611 dark. . Furthermore, since the inclination angle of the step to be made brighter and the inclination angle of the step to be made dark differ for each inspection process, it is necessary to optimize the light amount balance for each inspection process. This is shown in FIG.
Can be realized by the detection optical system shown in FIG.

【0028】検出波長を検査工程毎に切り替える利点を
説明する。図7は多層薄膜配線基板の製造に使用する材
料の分光反射特性の例である。ポリイミド系樹脂の例を
2例、レジストの例を1例、金属膜の例を3例示した。
金属膜は、波長によらず、比較的、反射率が高く、かつ
一定であるが、ポリイミド系樹脂やレジストの有機材料
は、長い波長に対しては、反射率が高く、短い波長に対
しては、反射率が低い。このため、短い波長を選択的に
透過するフィルタを使用すると、金属膜と、有機材料と
を分離検出できる。さらに、ポリイミド系樹脂とレジス
トの分光反射率を良くみると、材料により、反射率が最
小になる波長が異なっていることが判る。検出コントラ
ストを最大にするには、反射率の最小の波長で検出すれ
ばよい。検査工程により、材料が異なるので、検査工程
毎に検出波長を切り替えた方が良い。これは、図4に示
した検出光学系で実現できる。
The advantage of switching the detection wavelength for each inspection process will be described. FIG. 7 shows an example of spectral reflection characteristics of a material used for manufacturing a multilayer thin film wiring board. Two examples of the polyimide resin, one example of the resist, and three examples of the metal film are illustrated.
The metal film has a relatively high reflectance regardless of the wavelength, and the reflectance is constant.However, an organic material such as a polyimide resin or a resist has a high reflectance for a long wavelength and has a high reflectance for a short wavelength. Has low reflectance. Therefore, if a filter that selectively transmits a short wavelength is used, the metal film and the organic material can be separated and detected. Furthermore, if the spectral reflectances of the polyimide resin and the resist are closely examined, it is found that the wavelength at which the reflectance is minimized differs depending on the material. In order to maximize the detection contrast, detection should be performed at the wavelength having the minimum reflectance. Since the material differs depending on the inspection process, it is better to switch the detection wavelength for each inspection process. This can be realized by the detection optical system shown in FIG.

【0029】次に、欠陥判定処理系の構成を図8に従っ
て説明する。図3における前処理回路321からのデジ
タル信号801は、二値化回路802により二値化さ
れ、二値画像メモリ803に記憶される。二値画像メモ
リは、3枚のメモリ803a,b,cより構成されてい
る。画像の検出には、リニアセンサ317を使用してい
るので、最初の1走査分の画像をメモリ803aに、次
の走査分の画像をメモリ803bに、三回目の走査分の
画像をメモリ803cに、4回目の走査分の画像をメモ
リ803aに、順番に格納していく。一方、磁気ディス
ク装置805には、各検査工程の正常なパターン形状が
予め格納されている。検査開始に当って、磁気ディスク
装置805から、検査工程の正常なパターンを二値画像
メモリ804に格納しておく。二値画像メモリ803か
ら検出画像を、二値画像メモリ804から正常パターン
を読みだし、位置合せ回路806で、画像同士の位置合
わせを行い、欠陥判定回路807で不一致部を欠陥をし
て出力する。欠陥データは、バス808を介して、画像
処理用計算機810に送られる。画像処理用計算機81
0は、欠陥データに基づき、欠陥近傍の検出画像を二値
画像メモリ803から呼出し、ソフトウェアによる画像
処理でその欠陥が真の欠陥か、あるいは虚報であるかを
判断する。さらには、欠陥の大きさも調べる。二値画像
メモリ803は、3枚あるので、1枚は二値化回路80
2からの信号の格納に、1枚は位置合せ回路806への
呼出しに、1枚は、画像処理用計算機810からの呼出
し用として使用する。最終的な欠陥データは、画像処理
用計算機810から制御用計算機809に送られ、制御
用計算機が管理する。
Next, the configuration of the defect determination processing system will be described with reference to FIG. The digital signal 801 from the preprocessing circuit 321 in FIG. 3 is binarized by the binarization circuit 802 and stored in the binary image memory 803. The binary image memory includes three memories 803a, 803b, 803c. Since the linear sensor 317 is used for image detection, the image for the first scan is stored in the memory 803a, the image for the next scan is stored in the memory 803b, and the image for the third scan is stored in the memory 803c. The images for the fourth scan are sequentially stored in the memory 803a. On the other hand, the magnetic disk device 805 stores a normal pattern shape in each inspection process in advance. At the start of the inspection, a normal pattern of the inspection process is stored in the binary image memory 804 from the magnetic disk device 805. The detected image is read from the binary image memory 803 and the normal pattern is read from the binary image memory 804, the images are aligned with each other by the alignment circuit 806, and the non-coincidence portion is output as a defect by the defect determination circuit 807. . The defect data is sent to the image processing computer 810 via the bus 808. Image processing computer 81
A value of 0 calls a detected image near the defect from the binary image memory 803 based on the defect data, and determines whether the defect is a true defect or a false report by image processing by software. Further, the size of the defect is also checked. Since there are three binary image memories 803, one is a binary circuit 80
2 is used for storing signals from the image processing computer 810, one is used for calling the alignment circuit 806, and the other is used for calling the image processing computer 810. The final defect data is sent from the image processing computer 810 to the control computer 809 and managed by the control computer.

【0030】本実施例によれば、電気回路で実現した論
理によるハードウエア処理で高速に欠陥候補を検出し、
そのあと、欠陥候補に対して、電子計算機によるソフト
ウェア処理で各検査工程に最適な画像処理を施し、真の
欠陥を抽出することができる。
According to this embodiment, a defect candidate is detected at high speed by hardware processing based on logic realized by an electric circuit.
After that, the defect candidate is subjected to optimal image processing for each inspection process by software processing by an electronic computer, and a true defect can be extracted.

【0031】[0031]

【発明の効果】本発明によれば、薄膜多層配線基板の製
造工程で、各層を形成する毎に、最も新しく形成された
層を検査して、欠陥を修正した後に、次の層を形成する
ため、既に検査及び修正を完了した下層の検査及び修正
の必要がなく、歩留まりを向上できる。
According to the present invention, in the manufacturing process of a thin film multilayer wiring board, each time a layer is formed, the most recently formed layer is inspected, defects are corrected, and then the next layer is formed. Therefore, there is no need to inspect and correct the lower layer that has already been inspected and corrected, and the yield can be improved.

【0032】また、1台の検査装置で全ての検査工程の
検査が可能であり、検査工程毎に異なる検査装置を準備
する必要がない。
Further, all the inspection steps can be inspected by one inspection apparatus, and it is not necessary to prepare different inspection apparatuses for each inspection step.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による薄膜多層配線基板の製造方法の一
実施例を示した断面図。
FIG. 1 is a sectional view showing one embodiment of a method for manufacturing a thin film multilayer wiring board according to the present invention.

【図2】本発明による薄膜多層配線基板の製造システム
の一実施例を示したブロック図。
FIG. 2 is a block diagram showing one embodiment of a system for manufacturing a thin-film multilayer wiring board according to the present invention.

【図3】本発明による外観検査装置のブロック図。FIG. 3 is a block diagram of a visual inspection device according to the present invention.

【図4】本発明による外観検査装置の検出光学系の説明
図。
FIG. 4 is an explanatory diagram of a detection optical system of the visual inspection device according to the present invention.

【図5】パターン傾斜部の検出に多重リングライトガイ
ドによる照明が有効であることの説明図。
FIG. 5 is an explanatory diagram showing that illumination by a multiple ring light guide is effective for detecting a pattern inclined portion.

【図6】薄膜多層配線基板のある工程における断面図。FIG. 6 is a cross-sectional view of a thin-film multilayer wiring board in a certain step.

【図7】数種類の材料の分光反射率を示した特性図。FIG. 7 is a characteristic diagram showing spectral reflectances of several kinds of materials.

【図8】本発明による外観検査装置の欠陥判定処理部の
ブロック図。
FIG. 8 is a block diagram of a defect determination processing unit of the visual inspection device according to the present invention.

【符号の説明】[Explanation of symbols]

100…多層セラミック基板、101…パッド、102
a…絶縁膜、103…ホトレジスト、104a…金属
膜、105…ホトレジスト。
100: multilayer ceramic substrate, 101: pad, 102
a: insulating film, 103: photoresist, 104a: metal film, 105: photoresist.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 二宮 隆典 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Takanori Ninomiya 292, Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Pref.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】絶縁層と配線層を逐次積層する薄膜多層基
板の製造方法において、上記絶縁層、あるいは上記配線
層を形成する毎に、最も新しく形成された層を光学的に
検出し、パターンの欠陥の有無を検査し、この検査によ
り検出された欠陥の位置データをもとに、上記パターン
の欠陥を修正することを特徴とする薄膜多層基板の製造
方法。
In a method of manufacturing a thin-film multilayer substrate in which an insulating layer and a wiring layer are sequentially laminated, each time the insulating layer or the wiring layer is formed, the most recently formed layer is optically detected and a pattern is formed. A method of manufacturing a thin-film multilayer substrate, comprising: inspecting for the presence or absence of a defect, and correcting the pattern defect based on position data of the defect detected by the inspection.
【請求項2】上記最も新しく形成された層を光学的に検
出する段階は、検査対象である上記薄膜多層基板に対し
て、多方向から照明し、この多方向からの照明光量比を
検査対象層の段差の傾斜角に応じて検査対象層毎に変
え、最も新しく形成された層の反射率とその直前に形成
された下層の反射率の差が大きい波長帯域に限定するた
めに、検査対象層毎に限定する波長帯域を変え、上記薄
膜多層基板からの反射光を特定方向から検出する請求項
1に記載の薄膜多層基板の製造方法。
2. The step of optically detecting the most recently formed layer includes illuminating the thin-film multilayer substrate to be inspected from multiple directions, and determining an illumination light amount ratio from the multiple directions. In order to limit to the wavelength band where the difference between the reflectivity of the most recently formed layer and the reflectivity of the lower layer formed immediately before is changed for each inspection target layer according to the inclination angle of the layer step, 2. The method for manufacturing a thin film multilayer substrate according to claim 1, wherein a wavelength band defined for each layer is changed, and reflected light from the thin film multilayer substrate is detected from a specific direction.
【請求項3】レジストを塗布し、露光,現像後、エッチ
ングによりパターンを形成する絶縁層と、上記レジスト
を塗布し、露光,現像後、エッチングによりパターンを
形成する配線層とを逐次積層する薄膜多層基板の製造方
法において、上記絶縁層、上記配線層を問わず、新しい
層を形成する際、露光,現像後のレジストパターンを光
学的に検出し、最も新しく形成された層を光学的に検出
し、上記レジストパターンの欠陥の有無を検査し、この
検査により検出された欠陥の位置データをもとに、上記
レジストパターンの欠陥を修正することを特徴とする薄
膜多層基板の製造方法。
3. A thin film for sequentially laminating an insulating layer for forming a pattern by etching after applying a resist, exposing and developing, and a wiring layer for forming a pattern by etching after applying the resist and exposing and developing. In the method of manufacturing a multilayer substrate, when forming a new layer regardless of the insulating layer and the wiring layer, the resist pattern after exposure and development is optically detected, and the most recently formed layer is optically detected. A method of manufacturing a thin-film multilayer substrate, comprising: inspecting the presence or absence of a defect in the resist pattern; and correcting the defect in the resist pattern based on position data of the defect detected by the inspection.
【請求項4】絶縁層と配線層を逐次積層する薄膜多層基
板の製造方法において、上記絶縁層を形成する製造工程
は、上記絶縁層をエッチングするためにパターンニング
されたレジストを光学的に検出し、パターンの欠陥の有
無を検査し、この検査により検出された欠陥の位置デー
タをもとに、上記パターンの欠陥を修正した後で、上記
絶縁層をエッチングし、エッチングされた上記絶縁層を
光学的に検出し、上記パターンの欠陥の有無を検査し、
この検査により検出された欠陥の位置データをもとに、
パターンの欠陥を修正することを特徴とし、上記配線層
を形成する製造工程は、上記配線層をエッチングするた
めにパターンニングされたレジストを光学的に検出し、
パターンの欠陥の有無を検査し、この検査により検出さ
れた欠陥の位置データをもとに、パターンの欠陥を修正
した後で、配線層をエッチングし、エッチングされた配
線層を光学的に検出し、パターンの欠陥の有無を検査
し、この検査により検出された欠陥の位置データをもと
に、パターンの欠陥を修正することを特徴とする薄膜多
層基板の製造方法。
4. A method of manufacturing a thin-film multilayer substrate in which an insulating layer and a wiring layer are sequentially laminated, wherein the manufacturing step of forming the insulating layer includes optically detecting a resist patterned for etching the insulating layer. Then, the presence or absence of a defect in the pattern is inspected, and based on the position data of the defect detected by this inspection, after correcting the defect in the pattern, the insulating layer is etched, and the etched insulating layer is removed. Optically detect and inspect the pattern for defects
Based on the position data of the defect detected by this inspection,
It is characterized by correcting the defect of the pattern, the manufacturing process of forming the wiring layer optically detects a resist patterned to etch the wiring layer,
After inspecting the pattern for defects, correcting the pattern defects based on the position data of the defects detected by the inspection, etching the wiring layer, and optically detecting the etched wiring layer. A method for inspecting the presence or absence of a defect in a pattern, and correcting the defect in the pattern based on position data of the defect detected by the inspection.
【請求項5】検査対象である薄膜多層基板に対して、多
方向から照明する手段と、多方向からの照明光量比を調
節する制御手段と、検出波長帯域に限定する手段と、限
定する波長帯域を変える手段と、上記薄膜多層基板から
の反射光を特定方向から検出する手段と、検出した画像
からパターン欠陥を抽出する手段とを有することを特徴
とするパターン検査装置。
5. A means for illuminating a thin-film multilayer substrate to be inspected from multiple directions, a control means for adjusting an illumination light amount ratio from multiple directions, a means for limiting a detection wavelength band, and a wavelength for limiting. A pattern inspection apparatus comprising: means for changing a band; means for detecting reflected light from the thin-film multilayer substrate in a specific direction; and means for extracting a pattern defect from a detected image.
【請求項6】絶縁層と配線層を逐次積層する薄膜多層基
板の製造システムにおいて、上記薄膜多層基板のパター
ン欠陥を検査する外観検査装置と、パターン欠陥を修正
する修正装置とをネットワークでつなぎ、上記外観検査
装置の検査結果を修正装置に転送し、転送された検査結
果に基づいて、上記修正装置でパターンを修正すること
を特徴とする薄膜多層基板の製造システム。
6. A thin-film multilayer substrate manufacturing system for sequentially laminating an insulating layer and a wiring layer, wherein a visual inspection device for inspecting a pattern defect of the thin-film multilayer substrate and a repair device for correcting the pattern defect are connected by a network. A thin-film multilayer substrate manufacturing system, wherein the inspection result of the visual inspection device is transferred to a correction device, and the correction device corrects a pattern based on the transferred inspection result.
JP18440396A 1996-07-15 1996-07-15 Thin film multilayer substrate manufacturing method and pattern inspection apparatus Expired - Fee Related JP3924809B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18440396A JP3924809B2 (en) 1996-07-15 1996-07-15 Thin film multilayer substrate manufacturing method and pattern inspection apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18440396A JP3924809B2 (en) 1996-07-15 1996-07-15 Thin film multilayer substrate manufacturing method and pattern inspection apparatus

Publications (2)

Publication Number Publication Date
JPH1032386A true JPH1032386A (en) 1998-02-03
JP3924809B2 JP3924809B2 (en) 2007-06-06

Family

ID=16152565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18440396A Expired - Fee Related JP3924809B2 (en) 1996-07-15 1996-07-15 Thin film multilayer substrate manufacturing method and pattern inspection apparatus

Country Status (1)

Country Link
JP (1) JP3924809B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006084189A (en) * 2004-09-14 2006-03-30 Matsushita Electric Ind Co Ltd Imaging method, pattern inspection method, imaging apparatus and pattern inspection device
JP2008520984A (en) * 2004-11-24 2008-06-19 シュトラトゥス ビジョン ゲゼルシャフト ミット ベシュレンクテル ハフツング Inspection device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006084189A (en) * 2004-09-14 2006-03-30 Matsushita Electric Ind Co Ltd Imaging method, pattern inspection method, imaging apparatus and pattern inspection device
JP2008520984A (en) * 2004-11-24 2008-06-19 シュトラトゥス ビジョン ゲゼルシャフト ミット ベシュレンクテル ハフツング Inspection device

Also Published As

Publication number Publication date
JP3924809B2 (en) 2007-06-06

Similar Documents

Publication Publication Date Title
US5278012A (en) Method for producing thin film multilayer substrate, and method and apparatus for detecting circuit conductor pattern of the substrate
JP6430578B2 (en) System for examining samples in two separate channels simultaneously
US7907270B2 (en) Inspection apparatus and method, and production method for pattern substrates
US8446578B2 (en) Defect inspection apparatus, defect inspection method and method of inspecting hole pattern
US20040239918A1 (en) Defect inspection apparatus, defect inspection method and method of inspecting hole pattern
US7668364B2 (en) Inspection method and apparatus for partially drilled microvias
KR920007196B1 (en) Method and apparatus for detecting foreign matter
WO1999038002A1 (en) Optical inspection method and apparatus
JP2002162368A (en) Device and method for surface inspection
JPH0437922B2 (en)
WO2007023500A2 (en) Device and method for inspecting an object
JP3431247B2 (en) Thin film manufacturing method and thin film multilayer substrate manufacturing method
US6646735B2 (en) Surface inspection apparatus and surface inspection method
CN111916366B (en) Wafer inspection apparatus
JP3924809B2 (en) Thin film multilayer substrate manufacturing method and pattern inspection apparatus
JP2590234B2 (en) Thin-film multilayer substrate manufacturing method
KR100971173B1 (en) Method and system for fast on-line electro-optical detection of wafer defects
JPH04316346A (en) Pattern recognition method
JPH1172443A (en) Automatic macroscopic inspection apparatus
JPS63305512A (en) Inspection system for resist pattern
JPH10332601A (en) Inspection apparatus
JP2962565B2 (en) Manufacturing method of thin film multilayer substrate
JPS60124833A (en) Appearance inspecting device of lsi wafer
JPH01244304A (en) Outside defect checking method
JPS5851531A (en) Detector for pattern

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Effective date: 20060417

Free format text: JAPANESE INTERMEDIATE CODE: A7421

A977 Report on retrieval

Effective date: 20060524

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060620

A521 Written amendment

Effective date: 20060728

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20060905

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070219

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees