JPH1032201A - Formation of pattern - Google Patents

Formation of pattern

Info

Publication number
JPH1032201A
JPH1032201A JP18589596A JP18589596A JPH1032201A JP H1032201 A JPH1032201 A JP H1032201A JP 18589596 A JP18589596 A JP 18589596A JP 18589596 A JP18589596 A JP 18589596A JP H1032201 A JPH1032201 A JP H1032201A
Authority
JP
Japan
Prior art keywords
photoresist
wiring pattern
pattern
mask
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18589596A
Other languages
Japanese (ja)
Other versions
JP2806370B2 (en
Inventor
Yutaka Ueda
裕 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18589596A priority Critical patent/JP2806370B2/en
Publication of JPH1032201A publication Critical patent/JPH1032201A/en
Application granted granted Critical
Publication of JP2806370B2 publication Critical patent/JP2806370B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of forming patterns, which can contrive to microscopically form the wiring pattern, through which a low current is made to flow, while the wiring pattern, through which a high current is made to flow, is formed thick. SOLUTION: A photoresist 3 is exposed and developed in such a way that the photoresist 3 of a part, which is formed with a wiring pattern 9 for high current use, is all removed and the photoresist 3 of a part, which is formed with a wiring pattern 10 for signal use, remains slightly. Then, plated metal films 8 are formed by electroplating. The slighly remaining photoresist 3 (the remaining part 12) is removed by a dry etching method and thereafter, electroplating is again applied to the removed part.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体ウエハやプ
リント配線板などに配線パターンを形成するパターン形
成方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a wiring pattern on a semiconductor wafer, a printed wiring board, or the like.

【0002】[0002]

【従来の技術】従来、半導体ウエハやプリント配線板に
形成する配線パターンは、これを形成する材料に電流密
度の制限があるため、流れる電流量に応じて断面積を設
定している。すなわち、電源系の配線パターンなどのよ
うに電流量が信号系の配線パターンより多い配線パター
ンは、断面積が相対的に大きくなるように形成してい
る。断面積を大きくするには、配線幅を拡げると集積度
が低下することから、厚みを厚くすることによって実施
している。
2. Description of the Related Art Conventionally, in a wiring pattern formed on a semiconductor wafer or a printed wiring board, a material for forming the wiring pattern has a limitation in current density, and thus a cross-sectional area is set according to an amount of flowing current. That is, a wiring pattern having a larger amount of current than a signal wiring pattern, such as a power supply wiring pattern, is formed to have a relatively large cross-sectional area. In order to increase the cross-sectional area, when the wiring width is increased, the degree of integration is reduced. Therefore, the thickness is increased.

【0003】ここで、従来の配線パターンの形成方法を
図4によって説明する。図4は従来のパターン形成方法
を説明するための断面図で、同図(a)は露光工程での
状態を示し、同図(b)は現像後の状態を示し、同図
(c)は電気めっき工程終了後の状態を示し、同図
(d)はレジスト除去後の状態を示す。
Here, a conventional method for forming a wiring pattern will be described with reference to FIG. 4A and 4B are cross-sectional views for explaining a conventional pattern forming method. FIG. 4A shows a state in an exposure step, FIG. 4B shows a state after development, and FIG. FIG. 3D shows a state after the electroplating step is completed, and FIG. 4D shows a state after the resist is removed.

【0004】これらの図において、符号1は半導体ウエ
ハやプリント配線板の本体などの基板を示し、2は前記
基板1上に成膜させた導体からなるバリアメタル、3は
前記バリアメタル2上に塗布したポジ型フォトレジスト
を示す。また、4はフォトリソグラフィ用マスクを示
す。
In these figures, reference numeral 1 denotes a substrate such as a semiconductor wafer or a main body of a printed wiring board, 2 denotes a barrier metal made of a conductor formed on the substrate 1, and 3 denotes a barrier metal formed on the barrier metal 2. 3 shows an applied positive photoresist. Reference numeral 4 denotes a photolithography mask.

【0005】このマスク4は、透明なレチクルガラス5
に不透明なクロム層6を設けることによって、透光部分
からなるマスクパターンが配線パターンと同じ形状にな
るように形成している。マスクパターンには、電流量が
相対的に多い大電流用配線パターンを形成するための大
電流量マスクパターン4aと、電流量が相対的に少ない
信号用配線パターンを形成するための信号用マスクパタ
ーン4bとが設けてある。
The mask 4 is made of a transparent reticle glass 5
The opaque chromium layer 6 is provided so that the mask pattern formed of the light transmitting portion has the same shape as the wiring pattern. The mask pattern includes a large current amount mask pattern 4a for forming a large current wiring pattern having a relatively large amount of current and a signal mask pattern for forming a signal wiring pattern having a relatively small amount of current. 4b.

【0006】前記基板1に配線パターンを形成するに
は、先ず、基板1上にバリアメタル2を形成し、さらに
このバリアメタル2上にフォトレジスト3を塗布する。
このフォトレジスト3は、相対的に厚い大電流用配線パ
ターンを形成することができるように、厚みが2μm程
度になるように形成している。そして、図4(a)に示
すように、フォトレジスト3を塗布した基板1にマスク
4を対向させ、フォトレジスト3を厚み方向の全域にわ
たって感光させる。感光部分を同図中に符号7で示す。
To form a wiring pattern on the substrate 1, first, a barrier metal 2 is formed on the substrate 1, and a photoresist 3 is applied on the barrier metal 2.
The photoresist 3 is formed to have a thickness of about 2 μm so that a relatively thick large current wiring pattern can be formed. Then, as shown in FIG. 4A, the mask 4 is opposed to the substrate 1 on which the photoresist 3 has been applied, and the photoresist 3 is exposed over the entire area in the thickness direction. The photosensitive portion is indicated by reference numeral 7 in FIG.

【0007】次に、図4(b)に示すように、フォトレ
ジスト3を現像して前記感光部分7を除去し、配線パタ
ーンを形成する部分のバリアメタル2を露出させる。そ
して、図4(c)に示すように、この基板1に前記バリ
アメタル2を導電パスとして電気めっきを施す。電気め
っきを施すと、前記露出部分にめっきメタル8が形成さ
れる。
Next, as shown in FIG. 4B, the photoresist 3 is developed to remove the photosensitive portion 7, thereby exposing the barrier metal 2 at a portion where a wiring pattern is to be formed. Then, as shown in FIG. 4C, electroplating is performed on the substrate 1 using the barrier metal 2 as a conductive path. When electroplating is performed, plating metal 8 is formed on the exposed portion.

【0008】めっき工程が終了した後、フォトレジスト
3を除去してめっきメタル8が形成されてないバリアメ
タル2を露出させ、図4(d)に示すように、前記めっ
きメタル8をマスクとしてバリアメタル2の露出部分を
エッチングによって除去する。このようにエッチングを
施すことにより、めっきメタル8によって配線パターン
が形成される。すなわち、前記大電流用マスクパターン
4aと対応する部分に形成されためっきメタル8が大電
流用配線パターン9を構成し、前記信号用マスクパター
ン4bと対応する部分に形成されためっきメタル8が信
号用配線パターン10を構成している。これらの配線パ
ターン9,10は、厚みが互いに等しくなるように形成
されている。
After the plating step is completed, the photoresist 3 is removed to expose the barrier metal 2 on which the plating metal 8 is not formed, and as shown in FIG. The exposed portion of the metal 2 is removed by etching. By performing the etching as described above, a wiring pattern is formed by the plating metal 8. That is, the plating metal 8 formed in the portion corresponding to the large current mask pattern 4a constitutes the large current wiring pattern 9, and the plating metal 8 formed in the portion corresponding to the signal mask pattern 4b corresponds to the signal. The wiring pattern 10 is formed. These wiring patterns 9 and 10 are formed so as to have the same thickness.

【0009】[0009]

【発明が解決しようとする課題】しかるに、上述した方
法によって配線パターンを形成すると、流れる電流が少
なくてよい信号用配線パターン10の配線幅や配線間隔
を狭めてパターンの微細化を図ることができないという
問題があった。これは、配線パターンのうちで最も厚い
大電流用配線パターン9を形成できるようにフォトレジ
スト3の厚みを決定しており、信号用配線パターン10
を形成する部分のフォトレジスト3の厚みが必要以上に
厚いことが原因であると考えられる。
However, when the wiring pattern is formed by the above-described method, the wiring width and the wiring interval of the signal wiring pattern 10 that requires a small amount of current cannot be reduced, and the pattern cannot be miniaturized. There was a problem. This is because the thickness of the photoresist 3 is determined so that the thickest large current wiring pattern 9 among the wiring patterns can be formed.
It is considered that the reason is that the thickness of the photoresist 3 in the portion where the photomask is formed is unnecessarily thick.

【0010】すなわち、フォトレジスト3を厚み方向の
全域にわたって感光させるには、光が入射する面の面積
を厚みが厚いほど大きくしなければならないので、信号
用配線パターン10の配線幅および配線間隔を狭めるに
も限界があるからである。
That is, in order to expose the photoresist 3 over the entire area in the thickness direction, the area of the light incident surface must be increased as the thickness increases, so that the wiring width and spacing of the signal wiring pattern 10 are reduced. This is because there is a limit to narrowing.

【0011】なお、図5に示すように、フォトレジスト
3を信号用配線パターン10の微細化が図れるように薄
く形成し、このフォトレジスト3を用いて厚い大電流用
配線パターン9を形成すると、信号用配線パターン10
のめっきメタル8がフォトレジスト3の表面に沿って拡
がることから、配線間隔の狭いめっきメタル8どうしが
接触してしまう。この接触部分を図5中に符号8aで示
す。図5はフォトレジストを薄く形成した場合の電気め
っき工程終了後の状態を示す断面図で、同図において前
記図4で説明したものと同一もしくは同等部材について
は、同一符号を付し詳細な説明は省略する。図5に示す
フォトレジスト3は、厚みが1μm程度になるように相
対的に薄く形成している。
As shown in FIG. 5, the photoresist 3 is formed thin so that the signal wiring pattern 10 can be miniaturized, and a thick large-current wiring pattern 9 is formed using the photoresist 3. Signal wiring pattern 10
Since the plating metal 8 spreads along the surface of the photoresist 3, the plating metals 8 having a narrow wiring interval come into contact with each other. This contact portion is indicated by reference numeral 8a in FIG. FIG. 5 is a cross-sectional view showing a state after the electroplating step when a thin photoresist is formed. In FIG. 5, the same or equivalent members as those described in FIG. Is omitted. The photoresist 3 shown in FIG. 5 is formed relatively thin so as to have a thickness of about 1 μm.

【0012】本発明はこのような問題点を解消するため
になされたもので、流れる電流が多い配線パターンを厚
く形成しながら電流量が少ない配線パターンの微細化を
図ることができるパターン形成方法を提供することを目
的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and a pattern forming method capable of miniaturizing a wiring pattern having a small amount of current while forming a wiring pattern having a large flowing current thickly. The purpose is to provide.

【0013】[0013]

【課題を解決するための手段】第1の発明に係るパター
ン形成方法は、厚い配線パターンを形成する部分のフォ
トレジストが全て除去されかつ他の配線パターンを形成
する部分のフォトレジストが僅かに残存するようにフォ
トレジストを露光、現像し、次いで、電気めっきによっ
て金属層を形成し、前記僅かに残存するフォトレジスト
をドライエッチング法によって除去した後、再度電気め
っきを施すものである。本発明によれば、厚い配線パタ
ーンを形成できる厚みをもってフォトレジストを形成し
ても、このフォトレジストにおける他の配線パターンを
形成する部分は厚み方向の全域にわたって感光させなく
てよいから、光が入射する面の面積を相対的に狭くする
ことができる。
According to a first aspect of the present invention, there is provided a pattern forming method, wherein the photoresist at a portion where a thick wiring pattern is formed is completely removed and the photoresist at a portion where another wiring pattern is formed slightly remains. Then, the photoresist is exposed and developed, a metal layer is formed by electroplating, the slightly remaining photoresist is removed by dry etching, and electroplating is performed again. According to the present invention, even if a photoresist is formed with a thickness capable of forming a thick wiring pattern, a portion where another wiring pattern is formed in the photoresist does not have to be exposed over the entire area in the thickness direction, so that light is incident. The area of the surface to be formed can be relatively reduced.

【0014】第2の発明に係るパターン形成方法は、第
1の発明に係るパターン形成方法において、フォトレジ
ストとしてポジ型のものを用い、露光工程を、フォトレ
ジストにおける全ての配線パターンと対応する部分を厚
み方向の途中まで感光させた後、フォトレジストにおけ
る厚い配線パターンと対応する部分のみを厚み方向の全
域にわたって感光させる構成としたものである。本発明
のパターン形成方法は、フォトリソグラフィ用マスクと
して、全ての配線パターンがマスクパターンとして描か
れたものと、厚い配線パターンのみがマスクパターンと
して描かれたものとを用いて実施することができる。こ
れらのマスクのマスクパターンは透光部と非透光部のみ
によって構成することができるから、本発明は単純な構
成のマスクを用いて実施することができる。
A pattern forming method according to a second aspect of the present invention is the pattern forming method according to the first aspect of the present invention, wherein a positive type photoresist is used, and an exposure step is performed on a portion corresponding to all wiring patterns in the photoresist. Is exposed halfway in the thickness direction, and then only the portion corresponding to the thick wiring pattern in the photoresist is exposed over the entire region in the thickness direction. The pattern forming method of the present invention can be carried out using a photolithography mask in which all wiring patterns are drawn as mask patterns, and a photolithography mask in which only thick wiring patterns are drawn as mask patterns. Since the mask pattern of these masks can be constituted only by the light-transmitting portions and the non-light-transmitting portions, the present invention can be implemented using a mask having a simple configuration.

【0015】第3の発明に係るパターン形成方法は、第
1の発明に係るパターン形成方法において、フォトレジ
ストとしてポジ型のものを用い、露光工程を、厚い配線
パターンと対応する部分が光を全て透過させかつ他の配
線パターンと対応する部分が光の透過量が少ない構造の
マスクを用い、フォトレジストにおける厚い配線パター
ンと対応する部分を全て感光させる構成としたものであ
る。本発明によれば、露光工程で使用するマスクは一つ
でよい。
The pattern forming method according to a third aspect of the present invention is the pattern forming method according to the first aspect of the present invention, wherein a positive type photoresist is used, and an exposure step is performed. A mask having a structure in which light is transmitted and a portion corresponding to another wiring pattern has a small amount of light transmission is used, and all portions of the photoresist corresponding to the thick wiring pattern are exposed. According to the present invention, one mask may be used in the exposure step.

【0016】[0016]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

第1の実施の形態 以下、第1の発明および第2の発明に係るパターン形成
方法の一実施の形態を図1および図2によって詳細に説
明する。図1は第1および第2の発明に係るパターン形
成方法を説明するための断面図で、同図(a)は1回目
の露光工程での状態を示し、同図(b)は2回目の露光
工程での状態を示し、同図(c)は1回目の電気めっき
工程が終了した後の状態を示し、同図(d)はドライエ
ッチング終了後の状態を示し、同図(e)は2回目の電
気めっき工程が終了した後の状態を示し、同図(f)は
レジスト除去後の状態を示す。図2は露光量と現像後に
残るフォトレジストの膜厚との関係を示すグラフであ
る。これらの図において前記図4で説明したものと同一
もしくは同等部材については、同一符号を付し詳細な説
明は省略する。
First Embodiment Hereinafter, an embodiment of a pattern forming method according to the first invention and the second invention will be described in detail with reference to FIGS. FIG. 1 is a cross-sectional view for explaining a pattern forming method according to the first and second inventions. FIG. 1A shows a state in a first exposure step, and FIG. 1B shows a state in a second exposure step. (C) shows the state after the first electroplating step is completed, (d) shows the state after dry etching is completed, and (e) shows the state in the exposure step. FIG. 11F shows a state after the second electroplating step is completed, and FIG. 10F shows a state after the resist is removed. FIG. 2 is a graph showing the relationship between the exposure amount and the thickness of the photoresist remaining after development. In these drawings, the same or equivalent members as those described in FIG. 4 are denoted by the same reference numerals, and detailed description is omitted.

【0017】第1および第2の発明に係るパターン形成
方法を実施するには、2種類のフォトリソグラフィ用マ
スクを使用する。すなわち、図1(a)に示すマスク4
と、図1(b)に示すマスク11である。このマスク1
1は、前記マスク4と同様にレチクルガラス5とクロム
層6とから構成し、大電流用配線パターン9のみがマス
クパターンとして描かれている。このマスクパターンを
符号11aで示す。また、基板1は、この実施の形態で
は半導体ウエハである。
In order to carry out the pattern forming method according to the first and second aspects of the present invention, two types of photolithography masks are used. That is, the mask 4 shown in FIG.
And the mask 11 shown in FIG. This mask 1
Reference numeral 1 denotes a reticle glass 5 and a chromium layer 6 similar to the mask 4, and only a large-current wiring pattern 9 is drawn as a mask pattern. This mask pattern is indicated by reference numeral 11a. The substrate 1 is a semiconductor wafer in this embodiment.

【0018】基板1に本発明のパターン形成方法によっ
て配線パターンを形成するには、先ず、バリアメタル2
を形成し、次いで、前記バリアメタル2上にポジ型フォ
トレジスト3を厚みが1μm程度になるように塗布す
る。そして、図1(a)に示すように、マスク4を用い
てフォトレジスト3における全ての配線パターンと対応
する部分を感光させる。このときの露光量は、フォトレ
ジスト3が厚み方向の途中まで感光するように設定す
る。この実施の形態では、フォトレジスト3の露光面か
ら厚み方向に約0.9μmだけ感光部7が形成されるよ
うに設定している。すなわち、図2中に符号Aで示す露
光量をもって感光させている。
In order to form a wiring pattern on the substrate 1 by the pattern forming method of the present invention, first, the barrier metal 2
Then, a positive photoresist 3 is applied on the barrier metal 2 so as to have a thickness of about 1 μm. Then, as shown in FIG. 1A, a portion corresponding to all the wiring patterns in the photoresist 3 is exposed using the mask 4. The exposure amount at this time is set so that the photoresist 3 is exposed halfway in the thickness direction. In this embodiment, the setting is made so that the photosensitive portion 7 is formed only about 0.9 μm in the thickness direction from the exposed surface of the photoresist 3. That is, the photosensitive member is exposed with an exposure amount indicated by a reference symbol A in FIG.

【0019】次に、図1(b)に示すように、マスク1
1を用いてフォトレジスト3における大電流用配線パタ
ーン9と対応する部分のみを再度感光させる。このとき
の露光量は、図2においてB−Aで示す露光量、すなわ
ちフォトレジスト3が厚み方向の全域にわたって感光し
て感光部7がバリアメタル2との接触面まで達するよう
な露光量に設定する。
Next, as shown in FIG.
1 is used again to expose only the portion of the photoresist 3 corresponding to the large current wiring pattern 9. The exposure amount at this time is set to an exposure amount indicated by BA in FIG. 2, that is, an exposure amount such that the photoresist 3 is exposed over the entire region in the thickness direction and the photosensitive portion 7 reaches the contact surface with the barrier metal 2. I do.

【0020】このように露光を実施した後にフォトレジ
スト3を現像する。現像することによって、大電流用配
線パターン9と対応する部分のフォトレジスト3が全て
除去され、信号用配線パターン10と対応する部分のフ
ォトレジスト3は、感光部7が除去されて0.1μm程
度(図2参照)だけ残存する。この残存部を図1(c)
中に符号12で示す。
After the exposure as described above, the photoresist 3 is developed. By the development, the photoresist 3 in the portion corresponding to the large-current wiring pattern 9 is entirely removed, and the photoresist 3 in the portion corresponding to the signal wiring pattern 10 is removed by about 0.1 μm after the photosensitive portion 7 is removed. (See FIG. 2). This remaining part is shown in FIG.
Reference numeral 12 denotes the inside.

【0021】現像後、バリアメタル2を導電パスとして
基板1に電気めっきを施す。この実施の形態では、電気
めっき時にシアン系めっき液を使用している。電気めっ
きを施すと、図1(c)に示すように、フォトレジスト
3の全てが除去されてバリアメタル2が露出していた部
分にめっきメタル8が形成される。なお、信号用配線パ
ターン10と対応する部分は、薄膜状態のフォトレジス
ト3で絶縁されているため、めっきメタルは形成されな
い。この実施の形態では、めっき時間を調整することに
よって、めっきメタル8を膜厚が0.5μmになるよう
に形成している。なお、この膜厚は、大電流用配線パタ
ーン9として最終的に必要な値から信号用配線パターン
10の膜厚を差し引いた値とする。
After development, the substrate 1 is subjected to electroplating using the barrier metal 2 as a conductive path. In this embodiment, a cyan plating solution is used during electroplating. When the electroplating is performed, as shown in FIG. 1C, the entirety of the photoresist 3 is removed, and a plating metal 8 is formed in a portion where the barrier metal 2 is exposed. Since a portion corresponding to the signal wiring pattern 10 is insulated by the photoresist 3 in a thin film state, no plating metal is formed. In this embodiment, the plating metal 8 is formed to have a thickness of 0.5 μm by adjusting the plating time. Note that this film thickness is a value obtained by subtracting the film thickness of the signal wiring pattern 10 from the value finally required for the large current wiring pattern 9.

【0022】その後、この基板1を図示してないドライ
エッチング装置に供給し、フォトレジスト3に酸素プラ
ズマを用いてドライエッチングを施す。酸素プラズマを
用いると、フォトレジスト3が選択的に除去されて金属
部分は除去されないので、このドライエッチングを実施
すると、図1(d)に示すように前記残存部12が除去
される。
Thereafter, the substrate 1 is supplied to a dry etching apparatus (not shown), and the photoresist 3 is subjected to dry etching using oxygen plasma. When oxygen plasma is used, the photoresist 3 is selectively removed and the metal portion is not removed. Therefore, when this dry etching is performed, the remaining portion 12 is removed as shown in FIG.

【0023】次に、この基板1に再び電気めっきを施
し、図1(e)に示すように、この基板1の表面に露出
している金属部分にめっきメタル8を形成する。このよ
うに電気めっきを実施すると、1回目の電気めっき工程
で形成されためっきメタル8は厚みを増し、信号用配線
パターン10と対応する部分にめっきメタル8が形成さ
れる。この2回目の電気めっき工程は、めっきメタル8
が1μm程度形成されるように実施する。すなわち、大
電流用配線パターン9を構成するめっきメタル8は厚み
が1.5μm程度に達し、信号用配線パターン10を構
成するめっきメタル8は厚みが1μm程度になる。
Next, the substrate 1 is again subjected to electroplating, and a plating metal 8 is formed on the metal portion exposed on the surface of the substrate 1 as shown in FIG. When the electroplating is performed in this manner, the thickness of the plating metal 8 formed in the first electroplating step increases, and the plating metal 8 is formed in a portion corresponding to the signal wiring pattern 10. This second electroplating step is performed by plating metal 8
Is formed so as to form about 1 μm. That is, the thickness of the plating metal 8 forming the large current wiring pattern 9 reaches about 1.5 μm, and the thickness of the plating metal 8 forming the signal wiring pattern 10 becomes about 1 μm.

【0024】フォトレジスト3の厚みは1μm程度であ
るので、大電流用配線パターン9のめっきメタル8はフ
ォトレジスト3から図1において上側へ延在する。しか
し、大電流用配線パターン9は信号用配線パターン10
に較べて配線間隔が広いから、めっきメタル8どうしが
接触することはない。
Since the thickness of the photoresist 3 is about 1 μm, the plating metal 8 of the large current wiring pattern 9 extends upward from the photoresist 3 in FIG. However, the large-current wiring pattern 9 is different from the signal wiring pattern 10.
Since the wiring intervals are wider than those in the above, the plated metals 8 do not come into contact with each other.

【0025】2回目の電気めっき工程が終了した後、図
1(f)に示すように、フォトレジスト3を除去するこ
とによって、大電流用配線パターン9と信号用配線パタ
ーン10とで厚みが異なる配線パターンを形成すること
ができる。
After completion of the second electroplating step, as shown in FIG. 1 (f), by removing the photoresist 3, the thickness of the large current wiring pattern 9 differs from that of the signal wiring pattern 10. A wiring pattern can be formed.

【0026】したがって、大電流用配線パターン9(厚
い配線パターン)を形成できる厚みをもってフォトレジ
スト3を形成しても、このフォトレジスト3における信
号用配線パターン10(他の配線パターン)を形成する
部分は厚み方向の全域にわたって感光させなくてよいか
ら、光が入射する面の面積を相対的に狭くすることがで
きる。このため、信号用配線パターン10の配線幅およ
び配線間隔を狭めることができる。
Therefore, even if the photoresist 3 is formed with a thickness capable of forming the large current wiring pattern 9 (thick wiring pattern), the portion of the photoresist 3 where the signal wiring pattern 10 (other wiring pattern) is formed. Since it is not necessary to expose the entire surface in the thickness direction, the area of the surface on which light is incident can be relatively reduced. Therefore, the wiring width and the wiring interval of the signal wiring pattern 10 can be reduced.

【0027】また、フォトリソグラフィ用マスクとし
て、全ての配線パターンがマスクパターン4aとして描
かれたマスク4と、大電流用配線パターンのみがマスク
パターン11aとして描かれたマスク11とを用いて実
施することができる。これらのマスク4,11のマスク
パターン4a,11aは透光部と非透光部のみによって
構成することができるから、このパターン形成方法は単
純な構成のマスクを用いて実施することができる。
The photolithography is performed using a mask 4 in which all wiring patterns are drawn as mask patterns 4a and a mask 11 in which only high-current wiring patterns are drawn as mask patterns 11a. Can be. Since the mask patterns 4a and 11a of the masks 4 and 11 can be constituted only by the light-transmitting portions and the non-light-transmitting portions, this pattern forming method can be carried out using a mask having a simple configuration.

【0028】さらに、電気めっきを2回実施して2回目
の電気めっき工程で信号用配線パターン10のめっきメ
タル8を形成するから、大電流用配線パターン9の厚み
は、1回目の電気めっき工程で形成されるめっきメタル
8の厚みを変えることによって信号用配線パターン10
の厚みとは無関係に設定することができる。
Further, since the electroplating is performed twice and the plating metal 8 of the signal wiring pattern 10 is formed in the second electroplating step, the thickness of the large current wiring pattern 9 is reduced in the first electroplating step. The signal wiring pattern 10 by changing the thickness of the plating metal 8 formed by
Can be set irrespective of the thickness.

【0029】第2の実施の形態 第3の発明に係るパターン形成方法を図3によって詳細
に説明する。図3は第3の発明に係るパターン形成方法
を説明するための断面図で、同図(a)は露光工程での
状態を示し、同図(b)は電気めっき工程が終了した後
の状態を示し、同図(c)はドライエッチング終了後の
状態を示し、同図(d)は2回目の電気めっき工程が終
了した後の状態を示し、同図(e)はレジスト除去後の
状態を示す。これらの図において前記図1および図4で
説明したものと同一もしくは同等部材については、同一
符号を付し詳細な説明は省略する。
Second Embodiment A pattern forming method according to a third invention will be described in detail with reference to FIG. 3A and 3B are cross-sectional views for explaining a pattern forming method according to the third invention. FIG. 3A shows a state in an exposure step, and FIG. 3B shows a state after an electroplating step is completed. (C) shows the state after the dry etching is completed, (d) shows the state after the second electroplating step is completed, and (e) shows the state after the resist is removed. Is shown. In these drawings, the same or equivalent members as those described in FIG. 1 and FIG. 4 are denoted by the same reference numerals, and detailed description is omitted.

【0030】第3の発明に係るパターン形成方法を実施
するには、図3(a)中に符号21で示すフォトリソグ
ラフィ用マスクを使用する。このマスク21は、レチク
ルガラス5とクロム層6とから構成し、大電流用配線パ
ターン9と同じ形状の大電流用マスクパターン21a
と、信号用配線パターン10と同じ形状の信号用マスク
パターン21bとを設けている。
In order to carry out the pattern forming method according to the third invention, a photolithography mask indicated by reference numeral 21 in FIG. 3A is used. The mask 21 is composed of the reticle glass 5 and the chromium layer 6 and has a large current mask pattern 21 a having the same shape as the large current wiring pattern 9.
And a signal mask pattern 21b having the same shape as the signal wiring pattern 10.

【0031】前記大電流用マスクパターン21aは、こ
こに入射した光の全量が透過するように構成し、信号用
マスクパターン21bは、光の透過量が大電流用マスク
パターン21aより少なくなるように構成している。光
の透過量をこのように低減させるには、レチクルガラス
5に形成するクロム層6を部分的に薄くすることによっ
て実現している。
The large current mask pattern 21a is configured to transmit the entire amount of light incident thereon, and the signal mask pattern 21b is configured so that the amount of transmitted light is smaller than that of the large current mask pattern 21a. Make up. Such a reduction in the amount of transmitted light is realized by partially thinning the chrome layer 6 formed on the reticle glass 5.

【0032】このマスク21を使用して配線パターンを
形成するには、大電流用マスクパターン21aを透過し
た光によってフォトレジスト3が厚み方向の全域にわた
って感光するように露光量を設定する。この露光量をも
って露光を実施すると、図3(a)に示すように、フォ
トレジスト3における大電流用マスクパターン21aと
対応する部分は厚み方向の全域にわたって感光し、信号
用マスクパターン21bと対応する部分は、入射する光
が弱いことから厚み方向の途中まで感光し、バリアメタ
ル2側に未感光部が残存する。
In order to form a wiring pattern using this mask 21, an exposure amount is set so that the photoresist 3 is exposed over the entire area in the thickness direction by light transmitted through the large current mask pattern 21a. When exposure is performed with this exposure amount, as shown in FIG. 3A, the portion of the photoresist 3 corresponding to the large current mask pattern 21a is exposed over the entire area in the thickness direction, and corresponds to the signal mask pattern 21b. The portion is exposed partway in the thickness direction due to weak incident light, and an unexposed portion remains on the barrier metal 2 side.

【0033】露光工程が終了した後、フォトレジスト3
を現像すると、大電流用配線パターン9と対応する部分
のフォトレジスト3が除去され、信号用配線パターン1
0と対応する部分のフォトレジスト3は図3(b)中に
符号12で示すように薄膜になって残存する。この状態
で基板1に1回目の電気めっきを施すと、同図に示すよ
うに、大電流用配線パターン9と対応する部分にめっき
メタル8が形成される。
After the exposure step is completed, the photoresist 3
Is developed, the photoresist 3 corresponding to the high-current wiring pattern 9 is removed, and the signal wiring pattern 1 is removed.
The photoresist 3 in the portion corresponding to 0 remains as a thin film as indicated by reference numeral 12 in FIG. When the first electroplating is performed on the substrate 1 in this state, a plating metal 8 is formed at a portion corresponding to the large-current wiring pattern 9 as shown in FIG.

【0034】このように1回目の電気めっきを施した
後、前記残存部12を第1の実施の形態を採るときと同
様にドライエッチングによって除去し{図3(c)参
照}、さらに、図3(d)に示すように2回目の電気め
っきを施し、図3(e)に示すようにフォトレジスト3
を除去することによって、大電流用配線パターン9と信
号用配線パターン10とで厚みが異なる配線パターンを
形成することができる。
After the first electroplating, the remaining portion 12 is removed by dry etching as in the case of the first embodiment {see FIG. 3 (c)}. 3D, a second electroplating is performed, and as shown in FIG.
By removing the wiring pattern, it is possible to form a wiring pattern having a different thickness between the large current wiring pattern 9 and the signal wiring pattern 10.

【0035】したがって、このパターン形成方法によれ
ば、一つのマスク21で厚みの異なる配線パターン(大
電流用配線パターン9、信号用配線パターン10)を形
成することができる。
Therefore, according to this pattern forming method, it is possible to form wiring patterns having different thicknesses (wiring pattern 9 for large current and wiring pattern 10 for signal) with one mask 21.

【0036】[0036]

【発明の効果】以上説明したように第1の発明に係るパ
ターン形成方法は、厚い配線パターンを形成する部分の
フォトレジストが全て除去されかつ他の配線パターンを
形成する部分のフォトレジストが僅かに残存するように
フォトレジストを露光、現像し、次いで、電気めっきに
よって金属層を形成し、前記僅かに残存するフォトレジ
ストをドライエッチング法によって除去した後、再度電
気めっきを施すため、厚い配線パターンを形成できる厚
みをもってフォトレジストを形成しても、このフォトレ
ジストにおける他の配線パターンを形成する部分は厚み
方向の全域にわたって感光させなくてよいから、光が入
射する面の面積を相対的に狭くすることができる。した
がって、流れる電流が多い配線パターンを厚く形成しな
がら、電流量が少ない配線パターンの配線幅および配線
間隔を狭めて微細化を図ることができる。
As described above, in the pattern forming method according to the first aspect of the present invention, the photoresist at the portion where a thick wiring pattern is formed is entirely removed and the photoresist at the portion where another wiring pattern is formed is slightly removed. The photoresist is exposed and developed so as to remain, then a metal layer is formed by electroplating, and after removing the slightly remaining photoresist by dry etching, electroplating is performed again. Even if a photoresist is formed with a thickness that can be formed, the portion of the photoresist where another wiring pattern is formed does not have to be exposed over the entire area in the thickness direction, so that the area of the light incident surface is relatively narrowed. be able to. Therefore, it is possible to reduce the wiring width and the wiring interval of the wiring pattern having a small amount of current, while forming the wiring pattern having a large amount of flowing current to be thick, thereby achieving miniaturization.

【0037】第2の発明に係るパターン形成方法は、第
1の発明に係るパターン形成方法において、フォトレジ
ストとしてポジ型のものを用い、露光工程を、フォトレ
ジストにおける全ての配線パターンと対応する部分を厚
み方向の途中まで感光させた後、フォトレジストにおけ
る厚い配線パターンと対応する部分のみを厚み方向の全
域にわたって感光させる構成としたため、フォトリソグ
ラフィ用マスクとして、全ての配線パターンがマスクパ
ターンとして描かれたものと、厚い配線パターンのみが
マスクパターンとして描かれたものとを用いて実施する
ことができる。
A pattern forming method according to a second aspect of the present invention is the pattern forming method according to the first aspect of the present invention, wherein a positive type photoresist is used, and an exposure step is performed on a portion corresponding to all wiring patterns in the photoresist. After exposure to a part of the thickness direction in the thickness direction, only the portion corresponding to the thick wiring pattern in the photoresist is exposed to the entire area in the thickness direction, so that all the wiring patterns are drawn as a mask pattern as a photolithography mask. And a pattern in which only a thick wiring pattern is drawn as a mask pattern.

【0038】これらのマスクのマスクパターンは透光部
と非透光部のみによって構成することができるから、本
発明のパターン形成方法は単純な構成のマスクを用いて
実施することができる。したがって、本発明を実施する
に当たってコストアップになるのを最小限に抑えること
ができる。
Since the mask pattern of these masks can be composed of only light-transmitting portions and non-light-transmitting portions, the pattern forming method of the present invention can be carried out using a mask having a simple configuration. Therefore, it is possible to minimize an increase in cost in carrying out the present invention.

【0039】第3の発明に係るパターン形成方法は、第
1の発明に係るパターン形成方法において、フォトレジ
ストとしてポジ型のものを用い、露光工程を、厚い配線
パターンと対応する部分が光を全て透過させかつ他の配
線パターンと対応する部分が光の透過量が少ない構造の
マスクを用い、フォトレジストにおける厚い配線パター
ンと対応する部分を全て感光させる構成としたため、露
光工程で使用するマスクは一つでよい。したがって、本
発明を実施するに当たってコストアップになるのを最小
限に抑えることができる。
The pattern forming method according to a third aspect of the present invention is the pattern forming method according to the first aspect of the present invention, wherein a positive type photoresist is used, and an exposure step is performed. Since a mask having a structure that transmits light and a portion corresponding to another wiring pattern and transmits a small amount of light is used and all portions corresponding to a thick wiring pattern in the photoresist are exposed to light, only one mask is used in the exposure process. One. Therefore, it is possible to minimize an increase in cost in carrying out the present invention.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 第1および第2の発明に係るパターン形成方
法を説明するための断面図である。
FIG. 1 is a cross-sectional view for explaining a pattern forming method according to first and second inventions.

【図2】 露光量と現像後に残るフォトレジストの膜厚
との関係を示すグラフである。
FIG. 2 is a graph showing a relationship between an exposure amount and a thickness of a photoresist remaining after development.

【図3】 第3の発明に係るパターン形成方法を説明す
るための断面図である。
FIG. 3 is a cross-sectional view for explaining a pattern forming method according to a third invention.

【図4】 従来のパターン形成方法を説明するための断
面図である。
FIG. 4 is a cross-sectional view for explaining a conventional pattern forming method.

【図5】 フォトレジストを薄く形成した場合の電気め
っき工程終了後の状態を示す断面図である。
FIG. 5 is a cross-sectional view showing a state after completion of an electroplating step when a thin photoresist is formed.

【符号の説明】[Explanation of symbols]

1…基板、2…バリアメタル、3…フォトレジスト、
4,11,21…マスク、8…めっきメタル、9…大電
流用配線パターン、10…信号用配線パターン、12…
残存部。
1 ... substrate, 2 ... barrier metal, 3 ... photoresist,
4, 11, 21 ... mask, 8 ... plated metal, 9 ... wiring pattern for large current, 10 ... wiring pattern for signal, 12 ...
Remaining part.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 配線パターンの一部を他の部分より厚く
形成するパターン形成方法であって、パターン形成面上
に導体層およびフォトレジスト層を形成し、次いで、前
記厚い配線パターンを形成する部分の導体層が露出しか
つ他の配線パターンを形成する部分のフォトレジスト層
がパターン外のフォトレジスト層より薄くなるように露
光、現像し、前記導体層の露出部に電気めっきを施して
金属層を形成した後、前記相対的に薄いフォトレジスト
層をドライエッチング法によって除去してこの部分の導
体層を露出させ、この導体層および前記金属層に電気め
っきを施すことを特徴とするパターン形成方法。
1. A pattern forming method for forming a part of a wiring pattern thicker than another part, comprising forming a conductor layer and a photoresist layer on a pattern forming surface, and then forming the thick wiring pattern. Exposure and development so that the conductor layer of the conductive layer is exposed and the portion of the photoresist layer where another wiring pattern is formed is thinner than the photoresist layer outside the pattern, and electroplating is performed on the exposed portion of the conductor layer to form a metal layer. Forming a pattern, the relatively thin photoresist layer is removed by a dry etching method to expose the conductor layer in this portion, and the conductor layer and the metal layer are subjected to electroplating. .
【請求項2】 請求項1記載のパターン形成方法におい
て、フォトレジストとしてポジ型のものを用い、露光工
程を、フォトレジストにおける全ての配線パターンと対
応する部分を厚み方向の途中まで感光させた後、フォト
レジストにおける厚い配線パターンと対応する部分のみ
を厚み方向の全域にわたって感光させる構成としたこと
を特徴とするパターン形成方法。
2. A pattern forming method according to claim 1, wherein a positive type photoresist is used, and an exposure step is performed after exposing portions of the photoresist corresponding to all wiring patterns to a halfway in a thickness direction. A pattern forming method in which only a portion corresponding to a thick wiring pattern in a photoresist is exposed over the entire region in the thickness direction.
【請求項3】 請求項1記載のパターン形成方法におい
て、フォトレジストとしてポジ型のものを用い、露光工
程を、厚い配線パターンと対応する部分が光の全量を透
過させかつ他の配線パターンと対応する部分が相対的に
光の透過量が少ない構造のマスクを用い、フォトレジス
トにおける厚い配線パターンと対応する部分を厚み方向
の全域にわたって感光させる構成としたことを特徴とす
るパターン形成方法。
3. The pattern forming method according to claim 1, wherein a positive photoresist is used as the photoresist, and the exposure step is performed in such a manner that a portion corresponding to the thick wiring pattern transmits the entire amount of light and corresponds to another wiring pattern. A pattern forming method, wherein a portion corresponding to a thick wiring pattern in a photoresist is exposed over the entire region in the thickness direction using a mask having a structure in which a portion to be transmitted has a relatively small light transmission amount.
JP18589596A 1996-07-16 1996-07-16 Pattern formation method Expired - Fee Related JP2806370B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18589596A JP2806370B2 (en) 1996-07-16 1996-07-16 Pattern formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18589596A JP2806370B2 (en) 1996-07-16 1996-07-16 Pattern formation method

Publications (2)

Publication Number Publication Date
JPH1032201A true JPH1032201A (en) 1998-02-03
JP2806370B2 JP2806370B2 (en) 1998-09-30

Family

ID=16178765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18589596A Expired - Fee Related JP2806370B2 (en) 1996-07-16 1996-07-16 Pattern formation method

Country Status (1)

Country Link
JP (1) JP2806370B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037235A (en) * 2001-07-23 2003-02-07 Sumitomo Metal Mining Co Ltd Method for manufacturing lead frame
JP2015191837A (en) * 2014-03-28 2015-11-02 日本特殊陶業株式会社 Layered heating element
US9922931B2 (en) 2016-03-08 2018-03-20 J-Devices Corporation Interconnect structure, printed circuit board, semiconductor device, and manufacturing method for interconnect structure
JP2019140164A (en) * 2018-02-07 2019-08-22 日本特殊陶業株式会社 Retainer
CN110182752A (en) * 2018-02-22 2019-08-30 上海新微技术研发中心有限公司 Method for forming fine structure by electroplating, fine structure and electronic device
CN112188750A (en) * 2020-10-09 2021-01-05 广州添利电子科技有限公司 Selective electro-nickel gold process without gold surface overhang
JP2021093434A (en) * 2019-12-10 2021-06-17 日東電工株式会社 Manufacturing method of wiring circuit board
JP2022027927A (en) * 2019-12-10 2022-02-14 日東電工株式会社 Method for manufacturing wiring circuit board

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037235A (en) * 2001-07-23 2003-02-07 Sumitomo Metal Mining Co Ltd Method for manufacturing lead frame
JP2015191837A (en) * 2014-03-28 2015-11-02 日本特殊陶業株式会社 Layered heating element
US9922931B2 (en) 2016-03-08 2018-03-20 J-Devices Corporation Interconnect structure, printed circuit board, semiconductor device, and manufacturing method for interconnect structure
JP2019140164A (en) * 2018-02-07 2019-08-22 日本特殊陶業株式会社 Retainer
CN110182752A (en) * 2018-02-22 2019-08-30 上海新微技术研发中心有限公司 Method for forming fine structure by electroplating, fine structure and electronic device
CN110182752B (en) * 2018-02-22 2022-02-11 上海新微技术研发中心有限公司 Method for forming fine structure by electroplating, fine structure and electronic device
JP2021093434A (en) * 2019-12-10 2021-06-17 日東電工株式会社 Manufacturing method of wiring circuit board
WO2021117501A1 (en) * 2019-12-10 2021-06-17 日東電工株式会社 Method for manufacturing wiring circuit substrate
JP2022027927A (en) * 2019-12-10 2022-02-14 日東電工株式会社 Method for manufacturing wiring circuit board
CN112188750A (en) * 2020-10-09 2021-01-05 广州添利电子科技有限公司 Selective electro-nickel gold process without gold surface overhang

Also Published As

Publication number Publication date
JP2806370B2 (en) 1998-09-30

Similar Documents

Publication Publication Date Title
JP2806370B2 (en) Pattern formation method
JP3912949B2 (en) Photomask forming method and semiconductor device manufacturing method
JP3131765B2 (en) Method for manufacturing phase shift mask
KR100432794B1 (en) Process for the formation of wiring pattern
US6492070B1 (en) Electron beam exposure mask and method for manufacturing electron beam exposure mask
KR100526527B1 (en) Photomask and foaming mask pattern using the same
JPH09260560A (en) Lead frame and its manufacturing method
JP2002185138A (en) Method of manufacturing multilayer wiring board
EP0104235A4 (en) Electron beam-optical hybrid lithographic resist process.
KR940001503B1 (en) Method of making self-aligned phase shift mask
JPS6386550A (en) Formation of multilayer interconnection layer
JPH1140670A (en) Semiconductor device and its manufacturing method
KR100269614B1 (en) Method of fabricating mask
KR0138066B1 (en) The manufacture of phase shift mask
JP2001350269A (en) Method for producing mask for solder printing
JP2626234B2 (en) Method for manufacturing semiconductor device
KR100310420B1 (en) A method of forming a photoresist layer
KR100326430B1 (en) Method for forming photo resist in semiconductor device
KR20000045425A (en) Method for fabricating fine pattern
KR101034540B1 (en) Method for manufacturing Phase Shift MASK
KR100239435B1 (en) Semiconductor manufacturing method
JPH09213609A (en) Method for manufacturing semiconductor device
JP2000010298A (en) Production of semiconductor device
KR100289664B1 (en) Manufacturing Method of Exposure Mask
KR20040013190A (en) Method for fabricating semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees