JPH10319440A

JPH10319440A - 半導体表示装置

Info

Publication number: JPH10319440A
Application number: JP9148540A
Authority: JP
Inventors: Yoshiharu Hirakata; 吉晴平形; Takeshi Nishi; 毅西; Shunpei Yamazaki; 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1997-05-22
Filing date: 1997-05-22
Publication date: 1998-12-04
Anticipated expiration: 2017-05-22
Also published as: JP3998755B2

Abstract

(57)【要約】【課題】均一なセル厚を有し、良好な表示特性を示す
半導体表示装置を提供する。【解決手段】画素ＴＦＴと駆動回路ＴＦＴとが同一基
板上に一体形成された、アクティブマトリクス型半導体
表示装置において、画素領域と駆動回路領域との間に配
置されたギャップ保持材によってセルギャップの制御を
行う。これにより、半導体表示装置全体にわたって均一
なセル厚を得ることができる。また、従来の粒形のスペ
ーサを用いないので、アクティブマトリクス基板と対向
基板との貼り合わせ時に、駆動回路ＴＦＴには応力が生
じることがない。よって、駆動回路ＴＦＴにダメージを
与えることを防ぐことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】

【０００２】本明細書で開示する発明は、薄膜トランジ
スタを用いた半導体表示装置に関する。特に、画素スイ
ッチング回路と駆動回路とが同一基板上に一体形成され
た半導体表示装置に関する。

【０００３】

【従来の技術】

【０００４】最近安価なガラス基板上に半導体薄膜を形
成した半導体装置、例えば薄膜トランジスタ（ＴＦＴ）
を作製する技術が急速に発達してきている。その理由
は、アクティブマトリクス型液晶表示装置の需要が高ま
ってきたことによる。

【０００５】アクティブマトリクス型液晶表示装置は、
マトリクス状に配置された数十〜数百万個もの画素領域
にそれぞれＴＦＴが配置され、各画素電極に出入りする
電荷をＴＦＴのスイッチング機能により制御するもので
ある。

【０００６】ここで、薄膜トランジスタが配置されたア
クティブマトリクス型液晶表示装置の基本的な構成を図
１を用いて説明する。まず、液晶表示装置を基板に対し
て垂直な方向に切断した断面図を、図１（Ａ）に示す。
この断面は、図１（Ｂ）のＡ−Ａ'で示される破線で切
断した断面図に相当する。

【０００７】下地基板１０１は、透光性であり、絶縁膜
が基板表面に形成されている（図示せず）。１０２はＴ
ＦＴの活性層、１０３はゲイト電極、１０４はデータ
線、１０５はドレイン電極、１０６は層間絶縁膜、１０
７はブラックマトリクス、１０８は透明導電性膜から成
る画素電極、１０９は配向膜である。

【０００８】上記のような構成を有するＴＦＴが配置さ
れた基板全体をアクティブマトリクス基板と呼ぶことに
する。なお、図１（Ａ）では１つの画素のみに注目して
いるが、実際には、数十〜数百万個の画素スイッチング
ＴＦＴ（画素ＴＦＴと呼ぶ）を含む画素領域と、それら
を駆動する複数のＴＦＴを含む周辺駆動回路領域とによ
ってアクティブマトリクス基板が構成される。

【０００９】一方、１１０は透光性を有する基板であ
り、１１１は透明導電性膜から成る対向電極、１１２は
配向膜である。このような構成をとるアクティブマトリ
クス基板と対向する基板全体を、対向基板と呼ぶことに
する。

【００１０】図２（Ａ）に示すように、上記アクティブ
マトリクス基板および対向基板には、液晶材料の配向性
を整えるためのラビングなどの配向処理が行われる。そ
の後、アクティブマトリクス基板と対向基板との基板間
隔（セルギャップ）を制御するために、アクティブマト
リクス基板側に粒形のスペーサ２０１が基板全面に均一
に散布される。次に、シール剤２０２が印刷される。シ
ール剤２０２は、基板同士を貼り合わせる接着剤として
の役割と、基板間に注入される液晶材料が基板外部に漏
れないように封入するための封止剤としての役割とを果
たす。

【００１１】図３は、アクティブマトリクス基板の断面
図である。図３に示すように、セルギャップを制御する
ために粒形のスペーサ３０１がアクティブマトリクス基
板全面上に均一に散布されるので、画素領域のみならず
周辺駆動回路領域にもスペーサ３０１が存在することに
なる。通常、画素ＴＦＴと駆動回路ＴＦＴとは素子の大
きさにそれほど違いはない。しかし、画素領域には、画
素ＴＦＴを覆うブラックマトリクス、透明導電性膜から
成る画素電極等が形成される。また、反射型の液晶表示
装置においては、画素領域には、反射電極が形成され
る。さらに、駆動回路領域には、画素ＴＦＴを駆動する
ＣＭＯＳ回路を構成するために接続配線が形成される。
よって、画素領域と駆動回路領域とは、下地基板表面か
らの高さ（距離）に違いが生じてくる。

【００１２】ここで、駆動回路領域に比較して画素領域
の方が基板表面からの高さが高い場合を例にとることに
する。粒形のスペーサは、湿式あるいは乾式法によって
画素領域のみならず駆動回路領域にも散布される。粒形
のスペーサが、ほぼ均一な大きさを有するとすると、ス
ペーサの位置によって基板からの高低差が生じてくる。
画素領域上と駆動回路領域上とに位置するスペーサ上面
の基板からの高さをそれぞれ、ｈｐ、ｈｄとする。画素
領域と駆動回路領域との大きさの違いによる高低差Δｈ
＝ｈｐ−ｈｄが生じていることがわかる。

【００１３】次に、図４（Ａ）に示すように、アクティ
ブマトリクス基板と対向基板とを貼り合わせる。その
後、アクティブマトリクス基板と対向基板との間に液晶
材料が充填され、液晶注入口が封止材で封止される（図
４（Ｂ））。こうして、図１（Ａ）に示すような構成を
有するアクティブマトリクス型液晶表示装置が作製され
る。

【００１４】しかし、上記のような構成を有する液晶表
示装置には以下のような問題点がある。

【００１５】画素領域と駆動回路領域との大きさの違い
による高低差Δｈのために、アクティブマトリクス基板
と対向基板とを貼り合わせたときに、セルギャップを均
一にすることができず、セル厚ムラが生じてしまう。そ
の上、図４（Ａ）および（Ｂ）に示すように、対向基板
にひずみが生じてしまう。セル厚ムラおよび対向基板に
ひずみの生じた液晶表示装置には、表示ムラが生じる、
対向基板上面に干渉縞が生じるなどの欠陥が現れる。

【００１６】また、画素領域に比較して駆動回路領域の
方が基板表面からの高さが高い場合を例にとると、上述
した高低差Δｈのために、アクティブマトリクス基板と
対向基板とを貼り合わせる際に、駆動回路領域上に散布
されたスペーサには必要以上の大きな力がかかることに
なり、画素ＴＦＴよりも複雑な構造を有する駆動回路Ｔ
ＦＴに少なからずダメージを与えることになる。その結
果、製品の歩留まりに影響を及ぼすことになる。

【００１７】また、図１（Ｂ）に示すように、粒形のス
ペーサ１１５が画素領域に存在する場合、スペーサ１１
５の近傍は液晶材料の配向性が乱れるため、画像表示の
乱れ（ディスクリネーション）が観測される場合があ
る。

【００１８】上述したように、従来の粒形のスペーサを
用いてセルギャップを制御する場合は、さまざまな要因
により、良好な表示を得ることができないことがある。

【００１９】また、一般的に製造または試作されている
液晶表示装置は画素ピッチに関係なく、４〜６μｍ程度
のセルギャップを確保しているようであるが、今後は、
液晶パネルの高精細化が求められ、画素ピッチを更に微
細化する傾向が強まってきている。

【００２０】例えば、投射型液晶表示装置（プロジェク
ション）は、画像をスクリーンに拡大投射することを考
えて可能な限り高精細な画像を表示できることが望まし
い。またコストの面からも光学系を小型化する必要があ
り、パネルサイズを小さくすることが必要である。この
ため、今後は画素ピッチが４０μｍ以下、好ましくは３
０μｍ以下の液晶表示装置を作製する必要がある。

【００２１】このような高精細な画像を必要とする液晶
表示装置には、数μｍの粒形スペーサでさえも、有効表
示領域に存在する場合は表示品質の劣化につながる。

【００２２】さらに、従来の粒形のスペーサは、液晶材
料注入時に、液晶材料の流動によって粒形のスペーサ自
体も流れてしまい、結果として均一なスペーサ散布密度
を得ることができず、セル厚ムラの原因となることがあ
った。

【００２３】また、最近注目されてきている強誘電性液
晶を用いた液晶表示装置や、反射型液晶表示装置には、
その特性上、小さいセルギャップが求められている。

【００２４】しかし、従来のような粒形のスペーサを用
いて小さく均一なセルギャップを有するセルを作製する
ことは、一般的に困難である。

【００２５】

【発明が解決しようとする課題】

【００２６】本発明は、従来の粒形のスペーサを用いて
は困難であった、小さく均一なセルギャップを有するセ
ルを作製することによって、セル厚ムラおよび表示ムラ
のない半導体表示装置を提供することを課題とする。ま
た、本発明は、従来の粒形のスペーサを用いた場合、基
板の貼り合わせ時にＴＦＴに生じていた不必要な応力が
生じないようにし、ＴＦＴにダメージを与えないように
することを課題とする。

【００２７】

【課題を解決するための手段】

【００２８】本発明のある実施態様によると、複数の薄
膜トランジスタと前記複数の薄膜トランジスタに電気的
に接続された複数の画素電極とを少なくとも有する画素
領域と、前記複数の薄膜トランジスタを駆動する複数の
薄膜トランジスタによって構成される複数の駆動回路を
少なくとも有する、前記画素領域とは別の場所に設けら
れる駆動回路領域と、下地基板と、を備える第１の基板
と、前記第１の基板に対向する第２の基板と、複数のギ
ャップ保持材と、前記第１の基板に対向する第２の基板
とを張り合わせるシール剤と、を少なくとも備える半導
体表示素子であって、前記下地基板の表面から前記画素
領域の表面までの距離と、前記下地基板の表面から前記
駆動回路領域の表面までの距離とは、異なり、前記複数
のギャップ保持材は、前記画素領域および前記駆動回路
領域以外の領域に形成される半導体表示装置が提供され
る。このことによって上記課題が達成される。

【００２９】本発明の別の実施態様によると、マトリク
ス状に配置された複数の画素電極と前記複数の画素電極
のそれぞれに接続された複数の画素薄膜トランジスタと
を少なくとも有する画素領域と、前記複数の画素薄膜ト
ランジスタを駆動する複数の薄膜トランジスタによって
構成される駆動回路を少なくとも有する駆動回路領域
と、下地基板と、を少なくとも備えるアクティブマトリ
クス基板と、前記アクティブマトリクス基板に対向する
対向基板と、前記アクティブマトリクス基板と前記対向
基板との間に挟持された、印加電圧によって光学的応答
が制御される表示媒体と、少なくとも備える半導体表示
装置であって、前記下地基板の表面から前記画素領域の
表面までの距離と、前記下地基板の表面から前記駆動回
路領域の表面までの距離とは、異なり、前記複数のギャ
ップ保持材は、前記画素領域および前記駆動回路領域以
外の領域に形成される半導体表示装置が提供される。こ
のことによって上記目的が達成される。

【００３０】前記表示媒体は、印加電圧に応答して光学
的特性が変調されてもよい。

【００３１】前記表示媒体は、液晶材料であってもよ
い。

【００３２】前記複数のギャップ保持材は、前記画素領
域の周囲に形成されてもよい。

【００３３】前記複数のギャップ保持材の配置密度は、
前記画素領域において均一であってもよい。

【００３４】前記ギャップ保持材は、円柱形であっても
よい。

【００３５】前記ギャップ保持材は、楕円柱形であって
もよい。

【００３６】前記ギャップ保持材は、多角柱形であって
もよい。

【００３７】前記ギャップ保持材は、液晶材料の注入時
に前記液晶材料が流動する妨げにならない形状を有して
いてもよい。

【００３８】前記ギャップ保持材の側面形状は、テーパ
状であってもよい。

【００３９】前記ギャップ保持材は、ポリイミド、アク
リル、ポリアミド、またはポリイミドアミドのうちの何
れか一つから成ってもよい。

【００４０】前記ギャップ保持材は、紫外線硬化樹脂か
ら成ってもよい。

【００４１】前記ギャップ保持材は、エポキシ樹脂から
成ってもよい。

【００４２】前記表示媒体は、液晶材料と高分子との混
合層であってもよい。

【００４３】前記表示媒体は、エレクトロルミネセンス
素子であってもよい。

【００４４】

【作用】

【００４５】本発明によると、複数のギャップ保持材に
よってセルギャップの制御を行うので、半導体表示装置
全体にわたって小さく均一なセル厚を得ることができ
る。

【００４６】また、本発明によると、アクティブマトリ
クス基板と対向基板との貼り合わせ時に、画素ＴＦＴお
よび駆動回路ＴＦＴには応力が生じないので、画素ＴＦ
Ｔおよび駆動回路ＴＦＴがダメージを受けることはな
い。

【００４７】

【発明の実施の形態】

【００４８】本発明では、画素スイッチングＴＦＴと駆
動回路ＴＦＴとを同一基板上に一体形成し、半導体表示
装置を作製する。

【００４９】

【実施例】

【００５０】（実施例１）

【００５１】本実施例の半導体表示装置の作製方法を以
下に説明する。まず、アクティブマトリクス基板の作製
について図５、図６および図７を用いて説明する。それ
ぞれの図の左側部分に駆動回路ＴＦＴの作製工程を、右
側部分に画素ＴＦＴの作製工程を示すことにする。

【００５２】最初に、図５（A）を参照する。石英基板
あるいはガラス基板５０１上に下地酸化膜として酸化珪
素膜５０２を１００〜３００ｎｍの厚さに形成する。こ
の酸化珪素膜５０２の形成方法としては、酸素雰囲気中
でのスパッタ法やプラズマＣＶＤ法を用いればよい。

【００５３】次に、プラズマＣＶＤ法やＬＰＣＶＤ法に
よってアモルファスもしくは多結晶のシリコン膜を３０
〜１５０ｎｍ、好ましくは５０〜１００ｎｍの厚さに形
成する。そして、熱アニールを行い、シリコン膜を結晶
化させる。熱アニールは、５００℃以上、好ましくは８
００〜９００℃の温度で行う。熱アニールによってシリ
コン膜を結晶化させた後、光アニールを行うことによっ
て更に結晶性を高めてもよい。また、熱アニールによっ
てシリコン膜を結晶化させる際に、特開平６−２４４１
０４号広報に開示されているように、ニッケル等の元素
（触媒元素）を添加することによって、シリコンの結晶
化を促進させてもよい。

【００５４】次に、島状の周辺駆動回路ＴＦＴの活性層
（Ｐチャネル型ＴＦＴ活性層５０３、Ｎチャネル型ＴＦ
Ｔ活性層５０４）、および画素ＴＦＴ活性層５０５を形
成する。図５では、便宜上、３つのＴＦＴが示されてい
るが、実際は、数百万個のＴＦＴが同時に形成されてい
る。

【００５５】さらに、酸素雰囲気中でスパッタすること
によって、厚さ５０〜２００ｎｍの酸化珪素のゲイト絶
縁膜５０６を形成する。ゲイト絶縁膜を形成する方法と
してプラズマＣＶＤ法を用いてもよい。プラズマＣＶＤ
法によって酸化珪素膜を形成する場合には、原料ガスと
して、一酸化二窒素（Ｎ₂Ｏ）、あるいは酸素（Ｏ₂）
とモノシラン（ＳｉＨ₄）との混合ガスを用いるのが好
ましい。

【００５６】その後、ＬＰＣＶＤ法によって多結晶シリ
コン膜を、厚さ２００ｎｍ〜５μｍ、好ましくは２００
〜６００ｎｍで基板全面に形成する。この多結晶シリコ
ン膜は、導電性を高めるために微量の燐を含有していて
もよい。この多結晶シリコン膜をエッチングすることに
よって、ゲイト電極５０７、５０８および４０９を形成
する。

【００５７】次に、図５（Ｂ）に示すように、イオンド
ーピング法によって全ての島状活性層にゲイト電極をマ
スクとした自己整合的な燐のドーピングを行う。ドーピ
ングガスとしては、フォスフィン（ＰＨ２）を用いる。
この時の、ドーズ量は、１×１０¹²〜５×１０¹³原子／
ｃｍ²とする。この結果、弱いＮ型領域（Ｎ−領域）５
１０、５１１、５１２が形成される。

【００５８】次に、図５（Ｃ）に示すように、Ｐチャネ
ル型ＴＦＴの活性層５０３を覆うフォトレジストのマス
ク５１３、および画素ＴＦＴの活性層５０５のうち、ゲ
イト電極５０９を覆うフォトレジストのマスク５１４を
形成する。ゲイト電極を覆うフォトレジストのマスク
は、ゲイト電極と平行に、ゲイト電極の端から３μｍ離
れた部分までを覆う。そして、再びイオンドーピング法
によって燐を注入する。ドーピングガスは、フォスフィ
ンを用いる。ドーズ量は、１×１０¹⁴〜５×１０¹⁵原子
／ｃｍ²とする。この結果、強いＮ型領域（Ｎ＋領域）
のソース／ドレイン５１５、５１６が形成される。画素
ＴＦＴの活性層５０５の弱いＮ型領域（Ｎ−領域）５１
２のうちマスク５１４で覆われていた領域５１７は、今
回のドーピングでは燐が注入されない。したがって、領
域５１７は、弱いＮ型領域のままである。

【００５９】次に、図６（Ａ）に示すように、Ｎチャネ
ル型ＴＦＴの活性層５０４、５０５をフォトレジストの
マスク５１８で覆う。そして、ジボラン（Ｂ２Ｈ６）を
ドーピングガスとしてイオンドーピングを行い、島状領
域５０３に硼素を注入する。ドーズ量は、５×１０¹⁴〜
８×１０¹⁵原子／ｃｍ²とする。今回のドーピングで
は、硼素のドーズ量が前述の図５（Ｃ）で示される工程
においてドーピングされた燐のドーズ量を上回るため、
先に形成されていた弱いＮ型領域５１０は、強いＰ型領
域５１９に反転する。

【００６０】以上のドーピングにより、強いＮ型領域
（ソース／ドレイン）５１５，５１６、強いＰ型領域
（ソース／ドレイン）５１９、弱いＮ型領域（低濃度不
純物領域）５１７が形成される。本実施例においては、
低濃度不純物領域５１７の幅ｘは、約３μｍである（図
６（Ａ））。

【００６１】その後、４５０〜８５０℃で、０．５〜３
時間熱アニールを施すことにより、ドーピング不純物を
活性化させ、かつシリコンの結晶性を回復させる。この
熱アニール処理により、ドーピングによるシリコン膜の
ダメージを回復させる。

【００６２】次に、図６（Ｂ）示すように、プラズマＣ
ＶＤ法によって全面に酸化珪素の層間絶縁膜５２０を形
成する。層間絶縁膜５２０の厚さは、３００〜６０００
ｎｍとする。この層間絶縁膜５２０は、窒化珪素膜、あ
るいは酸化珪素膜と窒化珪素膜との多層膜であってもよ
い。次に、層間絶縁膜５２０をウエットエッチング法に
よってエッチングし、ソース／ドレインにコンタクトホ
ールを形成する。

【００６３】その後、スパッタ法によって、厚さ２００
〜６００ｎｍのチタン膜を形成し、これをエッチングし
て駆動回路の電極・配線５２１，５２２，５２３、およ
び画素ＴＦＴの電極・配線５２４，５２５を形成する。
上記駆動回路の電極・配線５２１，５２２，５２３、お
よび画素ＴＦＴの電極・配線５２４，５２５は、Ｔｉ−
Ａｌ−Ｔｉといった多層膜で構成されてもよい。さら
に、図６（Ｃ）に示すように、厚さ１００〜３００ｎｍ
のポリイミド膜５２６を形成する。このポリイミド膜上
に、フォトレジスト５２７を形成し、フォトリソグラフ
ィー法によって画素ＴＦＴの電極５２５まで達するコン
タクトホールを形成する。次に、図７（Ａ）に示すよう
に、スパッタ法によりＩＴＯ（インディウム錫酸化物）
膜５２８を厚さ５０〜１５０ｎｍに形成する。その後、
図７（Ｂ）に示すように、マスク５２９を形成し、エッ
チングすることによって画素電極５３０を形成する（図
７（Ｃ））。画素領域においては、それぞれの画素電極
に少なくとも１つ以上のＴＦＴが配置され、電気的に接
続されている。駆動回路としては、シフトレジスタやア
ドレスデコーダなどが用いられる。また、その他の回路
が必要に応じて構成される。

【００６４】このようにして、複数の駆動回路ＴＦＴ
（駆動回路領域）と複数の画素ＴＦＴ（画素領域）とが
同一基板上に一体形成されたアクティブマトリクス基板
が作製される。なお本実施例では、画素数は、縦１０２
４×横７６８とした。なお、本明細書では、最端部の画
素ＴＦＴを含む画素ＴＦＴが存在する領域を画素領域と
呼び、最端部の駆動回路ＴＦＴを含む駆動回路ＴＦＴが
存在する領域を駆動回路領域と呼ぶことにする。

【００６５】ＴＦＴ基板を良く洗浄し、ＴＦＴ形成時の
表面処理に用いられたエッチング液、レジスト剥離液等
の各種薬品を十分に洗浄する。

【００６６】次に、ギャップ保持材の形成工程を説明す
る。以下の説明には、駆動回路領域と、画素領域の構成
を、図８に示すように簡略化することにする。なお図８
では、便宜上、それぞれの部分の縮尺は異なって示され
ている。

【００６７】まず、図８（B）に示すように、スピンコ
ート法によって感光性ポリイミド膜８０１を厚さ２．２
μｍに形成した。その後、感光性ポリイミド膜８０１の
膜厚をアクティブマトリクス基板全面に渡って均一にす
るために、３０分間、常温で放置した（レベリング）。
そして、上面に感光性ポリイミド膜８０１が形成された
アクティブマトリクス基板を１２０℃で３分間プリベー
クした。

【００６８】次に、感光性ポリイミド膜８０１をパター
ンニングする。図８（C）に示すように、感光性ポリイ
ミド膜８０１をフォトマスク８０２で覆い、アクティブ
マトリクス基板上部より紫外線を照射した。その後、現
像処理を行い、２８０℃で１時間ポストベークを施し
た。こうして、図８（Ｄ）に示すように、パターンニン
グされたセルギャップ保持材８０３を形成した。

【００６９】図９（Ａ）に、本実施例のアクティブマト
リクス基板の上面図を示す。図９（Ｂ）に、本実施例の
アクティブマトリクス基板の図９（Ａ）で点線で示され
た部分を拡大した斜視図を示す。なお、図９（Ａ）およ
び（Ｂ）では、便宜上、ギャップ保持材８０３、画素領
域、および駆動回路領域の縮尺は異なって示されてい
る。本実施例では、図９（Ａ）および（Ｂ）に示される
ようにギャップ保持材８０３の形状は円柱形であり、円
柱の直径は１０μｍ、高さは２．２μｍである。複数の
ギャップ保持材８０３が３０μｍの一定間隔をおいて、
最端部の画素ＴＦＴから約７０μｍの間隔をおいて、画
素領域を取り囲むように形成された。なお、液晶材料注
入口付近では、ギャップ保持材８０３を配置する密度を
他の部分よりも低くしてある。また、ギャップ保持材の
配置密度は、画素領域において均一であることが好まし
い。

【００７０】なお、本発明によるギャップ保持材８０３
は、その高さ精度が需要である。本実施例では、ギャッ
プ保持材の高さ精度は、±０．１μｍとした。一方、ギ
ャップ保持材の位置の精度に関しては、±１０μｍ程度
の精度で十分である。本実施例では、ギャップ保持材８
０３は画素領域と駆動回路領域との間に形成される。本
実施例では、画素領域と駆動回路領域との間隔は、約４
００ｎｍであり、ギャップ保持材８０３の直径に比較し
て十分大きい。よって、ギャップ保持材８０３の位置の
精度はそれほど重要ではない。しかし、ギャップ保持材
８０３が画素領域内および駆動回路領域内に形成される
ことはない。

【００７１】本実施例では、ギャップ保持材の形状は、
円柱状としたが、ギャップ保持材の形状は、楕円形、流
線形、あるいは、三角形、四角形などの多角形状であっ
てもよく、アクティブマトリクス基板（第１の基板）と
対向基板（第２の基板）とのギャップを制御できる形状
であれば、いかなる形状を有することも許される。ま
た、本実施例では、ギャップ保持材は全て同形で、一定
間隔をおいて形成されたが、複数種の形状を有したギャ
ップ保持材が異なる間隔をおいて形成されてもよい。ま
た、本実施例では、複数のセルギャップ保持材が画素領
域から一定間隔をおいて形成されたが、複数のセルギャ
ップ保持材が画素領域から複数の異なる間隔をおいて形
成されてもよい。また、本実施例では、複数のセルギャ
ップ保持材を画素領域と駆動回路領域との間に形成した
が、セルギャップを制御できる位置であるならば、画素
領域内と駆動回路領域内以外ならどこに形成されてもよ
い。

【００７２】次に、配向膜をアクティブマトリクス基板
上および対向基板上に形成する。配向膜には、ポリイミ
ド系の垂直配向膜を用いた。このポリイミド系の垂直配
向膜をスピンコート法、フレキソ印刷法、あるいはスク
リーン印刷法のいずれかによってアクティブマトリクス
基板上および対向基板上にコートする。本実施例では、
スピンコート法によって配向膜を形成した。配向膜の厚
さは、１０００Åとした。その後、１８０℃の熱風を送
り込むことによって加熱（ベーク）し、ポリイミドを硬
化させた。

【００７３】次に、配向膜が形成された対向基板表面
を、毛足の長さ２〜３ｍｍのバフ布（レイヨン、ナイロ
ン等の繊維）で一定方向に擦るラビング処理を行った。
なお、本実施例では、アクティブマトリクス基板側のラ
ビング処理は行わない。

【００７４】その次に、アクティブマトリクス基板の外
枠上にシール剤１００１を塗布した（図１０（Ａ））。
その後、アクティブマトリクス基板と対向基板とを貼り
合わせた（図１０（Ｂ））。

【００７５】次に、表示媒体としての液晶材料を液晶注
入口１００２より注入する。よって、アクティブマトリ
クス基板と対向基板との間に液晶材料が狭持された状態
となる。本実施例では、ギャップ保持材の形状は円柱形
であるので、液晶材料注入時に生じる液晶材料とギャッ
プ保持材の表面との流動抵抗が小さい。よって、基板全
面に渡って均一に液晶材料を注入することができた。な
お、ギャップ保持剤の形状および配置は、この流動抵抗
が小さくなるのが好ましい。

【００７６】その後、液晶材料注入口に封止剤（図示せ
ず）を塗布し、紫外線を照射することによって封止剤を
硬化させ、液晶材料をセル内に完全に封止した。

【００７７】作製されたセルを用いて実際にその表示特
性を調べたところ、セル表面には干渉縞が観察されなか
った。また、ディスクリネーションのない良好な表示が
得られた。

【００７８】（実施例２）

【００７９】本実施例では、アクティブマトリクス基板
上に複数の画素ＴＦＴおよび複数の駆動回路ＴＦＴを形
成する工程までは実施例１と同じであるので、ここでは
省略する。

【００８０】図７（Ｃ）に示すように、画素ＴＦＴと駆
動回路ＴＦＴとがアクティブマトリクス基板上に一体形
成された後、セルギャップ保持材がアクティブマトリク
ス基板上に形成される。以下に本実施例におけるギャッ
プ保持材の形成工程を説明する。

【００８１】図１１を参照する。まず、図１１（Ｂ）に
示すように、スピンコート法によって感光性ポリイミド
膜１１０１を厚さ２．２μｍに形成した。その後、感光
性ポリイミド膜１１０１の膜厚をアクティブマトリクス
基板全面に渡って均一にするために、３０分間、常温で
放置した（レベリング）。そして、上面に感光性ポリイ
ミド膜１１０１が形成されたアクティブマトリクス基板
を１２０℃で３分間プリベークした。

【００８２】次に、感光性ポリイミド膜１１０１をパタ
ーンニングする。図１１（C）に示すように、感光性ポ
リイミド膜１１０１をフォトマスク１１０２で覆い、ア
クティブマトリクス基板上部より紫外線を照射した。そ
の後現像処理を行い、フォトマスクを除去し、２８０℃
で１時間ポストベークを施した。以上の工程によって、
円柱状のギャップ保持材１１０３が形成される。その
後、図１２（Ａ）に示すように、レジスト膜１２０１を
均一に塗布し、所望の形状にパターンニングする。本実
施例では、図１２（Ａ）に示すように、円柱形のギャッ
プ保持材１１０３の上面に、レジスト膜１２０１が形成
された。次に、図１２（Ｂ）に示すように、酸素プラズ
マを照射し、ギャップ保持材１１０３の形状を加工す
る。よって、図１２（Ｃ）に示すような、側面がテーパ
状となったギャップ保持材１２０２を形成した。図１２
（Ｄ）にギャップ保持材１２０２の拡大図を示す。ギャ
ップ保持材１２０２の形状は、上面の直径３０μｍ、下
面の直径２０μｍ、高さ２．２μｍの円錐形の上部を平
らにしたような形状とした。

【００８３】図１３に本実施例のアクティブマトリクス
基板の上面図を示す。上記の工程によって、パターンニ
ングされたセルギャップ保持材１２０２が形成された。
図１３に示すように、本実施例では、複数のギャップ保
持材１２０２が画素領域を２重に取り囲むように形成さ
れている。

【００８４】その後、実施例１と同様の方法で、配向膜
がアクティブマトリクス基板上および対向基板上に形成
される。

【００８５】次に、配向膜が形成された対向基板表面を
ラビング処理し、アクティブマトリクス基板上にシール
剤１３０１を塗布した（図１３）。その後、アクティブ
マトリクス基板と対向基板とを貼り合わせた（図示せ
ず）。

【００８６】次に、表示媒体としての液晶材料を液晶注
入口より注入した。本実施例では、ギャップ保持材１２
０２の側面は、テーパがついた形状となっているので、
液晶材料注入時に、液晶材料とギャップ保持材１２０２
との間に生じる抵抗が少なくなる。よって、基板全体に
渡って均一に液晶材料を注入することができた。その
後、液晶注入口を封止材（図示せず）で封止することに
よって液晶材料をセル内に完全に封止した。

【００８７】本実施例のように、ギャップ保持材１２０
２の数を増やす、特に画素領域付近にギャップ保持材１
２０２を増やすことによって、より均一なセル厚を実現
できる。作製されたセルを用いて実際にその表示特性を
調べたところ、セル表面には干渉縞が観察されなかっ
た。また、ディスクリネーションのない良好な表示が得
られた。

【００８８】（実施例３）

【００８９】本実施例では、セルギャップ保持材の数お
よび配置のみが実施例１と異なる。それ以外は実施例１
あるいは２と同じであるので省略する。

【００９０】図１４に示すように、本実施例では、ギャ
ップ保持材１４０１が画素領域を取り囲むように形成さ
れ、ギャップ保持材１４０２が駆動回路領域を取り囲む
ように形成されている。ギャップ保持材１４０１および
１４０２の形状は、直径３０μｍ、高さ２．２μｍの円
柱形とした。。

【００９１】次に、配向膜が形成された対向基板表面を
ラビング処理し、アクティブマトリクス基板上にシール
剤１４０３を塗布した（図１４）。その後、アクティブ
マトリクス基板と対向基板とを貼り合わせた（図示せ
ず）。

【００９２】次に、表示媒体としての液晶材料を液晶注
入口より注入し、液晶注入口を封止材（図示せず）で封
止することによって液晶材料をセル内に完全に封止し
た。

【００９３】作製されたセルを用いて実際にその表示特
性を調べたところ、セル表面には干渉縞が観察されなか
った。また、ディスクリネーションのない良好な表示が
得られた。

【００９４】（実施例４）

【００９５】本実施例では、アクティブマトリクス基板
上に複数の画素ＴＦＴおよび複数の駆動回路ＴＦＴを形
成する工程までは実施例１と同じであるので、ここでは
省略する。

【００９６】図７（Ｃ）に示すように、画素ＴＦＴと駆
動回路ＴＦＴとがアクティブマトリクス基板上に一体形
成された後、セルギャップ保持材がアクティブマトリク
ス基板上に形成される。以下に本実施例におけるギャッ
プ保持材の形成工程を説明する。

【００９７】図１５を参照する。画素ＴＦＴおよび駆動
回路ＴＦＴが形成されたアクティブマトリクス基板上
に、印刷法によってギャップ保持材１５０３を形成す
る。本実施例では、ギャップ保持材１５０３にはポリイ
ミド樹脂を用いた。図１５（Ｂ）に示すように、アクテ
ィブマトリクス基板上をスクリーンで覆い、ポリイミド
樹脂を印刷し、ギャップ保持材１５０２を形成した。本
実施例では、一度の印刷で、１．１μｍのギャップ保持
材１５０２が形成される。よって、ポリイミド膜の印刷
の後、しばらくの間ベークし、さらにポリイミド膜を重
ねて印刷するという工程を繰り返して所望の高さを有す
るギャップ保持材１５０３を形成した。

【００９８】図１４に、ギャップ保持材１５０３が形成
されたアクティブマトリクス基板の上面図を示す。本実
施例では、ギャップ保持材１５０３は、長軸３０μｍ、
短軸１５μｍ、高さ２．２μｍの楕円柱形であり、画素
領域を取り囲むように形成された。また、本実施例で
は、ギャップ保持材１５０３は、液晶材料注入時に、ギ
ャップ保持材１５０３と液晶材料との間に生じる抵抗が
小さくなるように配置されている。つまり、液晶注入口
から注入される液晶材料の流動方向と、ギャップ保持材
の長軸が平行になるように配置されている（図１４
（Ｂ））。

【００９９】次に、配向膜をアクティブマトリクス基板
上および対向基板上に形成する。配向膜には、ポリイミ
ド系の垂直配向膜を用いた。このポリイミド系の垂直配
向膜をスピンコート、フレキソ印刷、あるいはスクリー
ン印刷のいずれかによってアクティブマトリクス基板上
および対向基板上にコートした（図示せず）。配向膜の
厚さは、１００ｎｍとした。その後、１８０℃の熱風を
送り込むことによってベークを行い、配向膜を形成し
た。

【０１００】その次に、アクティブマトリクス基板の外
枠上にシール剤１６０１を塗布し、アクティブマトリク
ス基板と対向基板とを貼り合わせた（図示せず）。

【０１０１】次に、液晶材料注入口より液晶材料を注入
する。本実施例では、セルギャップ保持材１５０３は、
楕円柱形であり、かつ上で説明したように液晶材料注入
時に液晶材料とギャップ保持材との間に生じる抵抗が少
なくなるように配置されている。よって、液晶材料を基
板全体に渡って均一に注入することができた。

【０１０２】その後、液晶材料注入口に封止剤（図示せ
ず）を塗布し、紫外線を照射することによって封止剤を
硬化させ、液晶材料をセル内に完全に封止した。

【０１０３】（実施例５）

【０１０４】実施例１〜４ではプレーナ型ＴＦＴを例に
とって説明してきたが、本発明は当然の如くＴＦＴの構
造には何ら影響されない。したがって、画素領域および
駆動回路領域の個々のＴＦＴが逆スタガ型ＴＦＴであっ
ても、あるいはマルチゲイト型ＴＦＴであってもよい。

【０１０５】上記実施例１〜４では、ギャップ保持材に
はポリイミドを用いたが、アクリル、ポリアミド、また
はポリイミドアミドなどの樹脂を用いてもよい。また、
ギャップ保持材に熱硬化樹脂を用いてもよい。

【０１０６】なお、上記実施例１〜４では、表示媒体と
して液晶材料を用いる場合につて説明してきたが、本発
明のギャップ保持材は、液晶材料と高分子との混合層、
いわゆる高分子分散型液晶表示装置にも用いることがで
きる。また、本発明の半導体表示装置の表示媒体は、印
加電圧に応答して光学的特性が変調され得るその他のい
かなる表示媒体を用いてもよい。例えば、エレクトロル
ミネセンス素子などを表示媒体として用いてもよい。

【０１０７】また、上記実施例１〜４では特に示さない
が、カラー表示を行う必要がある場合には、対向基板側
にカラーフィルタを設ければ良い。カラーフィルタに
は、厚さが均一で平坦であること、耐熱性および耐薬品
性に優れていること等が要求される。

【０１０８】なお、上記実施例１〜４では、画素領域の
高さが駆動回路領域の高さよりも高い場合について本発
明のギャップ保持材の効果を説明してきた。しかし、駆
動回路領域の高さが画素領域の高さよりも高い場合に
も、本発明のギャップ保持材は同じ効果を奏することは
当業者にとって理解される。

【０１０９】

【発明の効果】

【０１１０】本発明によると、セル厚分布のない均一な
セル厚を有する半導体表示装置が得られる。また、本発
明によると、粒形上のスペーサを散布すること無しにセ
ルギャップを確保することができるので、基板の貼り合
わせ時に駆動回路ＴＦＴに不必要な力がかかることを防
ぐことができ、製品の歩留まりが向上する。

【図面の簡単な説明】

【図１】従来のアクティブマトリクス型液晶表示装置
の断面図および平面図である。

【図２】従来のアクティブマトリクス型液晶表示装置
の作製工程を示す図である。

【図３】従来のアクティブマトリクス型液晶表示装置
の断面図である。

【図４】本発明によるアクティブマトリクス型液晶表
示装置の断面図である。

【図５】本発明によるアクティブマトリクス型液晶表
示装置の作製工程を示す図である。

【図６】本発明によるアクティブマトリクス型液晶表
示装置の作製工程を示す図である。

【図７】本発明によるアクティブマトリクス型液晶表
示装置の作製工程を示す図である。

【図８】本発明によるギャップ保持材の作製工程を示
す図である。

【図９】本発明によるアクティブマトリクス型液晶表
示装置の上面図および斜視図である。

【図１０】本発明によるアクティブマトリクス型液晶
表示装置の上面図および断面図である。

【図１１】本発明によるアクティブマトリクス型液晶
表示装置の作製工程を示す図である。

【図１２】本発明によるアクティブマトリクス型液晶
表示装置の作製工程を示す図および本発明によるギャッ
プ保持材の拡大図である。

【図１３】本発明によるアクティブマトリクス型液晶
表示装置の上面図である。

【図１４】本発明によるアクティブマトリクス型液晶
表示装置の上面図である。

【図１５】本発明によるアクティブマトリクス型液晶
表示装置の作製工程を示す図である。

【図１６】本発明によるアクティブマトリクス型液晶
表示装置の上面図および斜視図である。

【符号の説明】

１０１、１１０、４０１基板１０２ＴＦＴ活性層１０３ゲイト電極１０４データ線１０５ドレイン電極１０６層間絶縁膜１０７ブラックマトリクス１０８画素電極１０９、１１２配向膜１１１対向電極８０３、１１０３．１２０２、１４０１、１５０３ギ
ャップ保持材

Claims

【特許請求の範囲】

【請求項１】複数の薄膜トランジスタと前記複数の薄
膜トランジスタに電気的に接続された複数の画素電極と
を少なくとも有する画素領域と、前記複数の薄膜トラン
ジスタを駆動する複数の薄膜トランジスタによって構成
される複数の駆動回路を少なくとも有する、前記画素領
域とは別の場所に設けられる駆動回路領域と、下地基板
と、を少なくとも備える第１の基板と、前記第１の基板に対向する第２の基板と、複数のギャップ保持材と、前記第１の基板に対向する第２の基板とを張り合わせる
シール剤と、を少なくとも備える半導体表示素子であっ
て、前記下地基板の表面から前記画素領域の表面までの距離
と、前記下地基板の表面から前記駆動回路領域の表面ま
での距離とは、異なり、前記複数のギャップ保持材は、
前記画素領域および前記駆動回路領域以外の領域に形成
される半導体表示装置。
【請求項２】マトリクス状に配置された複数の画素電
極と前記複数の画素電極のそれぞれに接続された複数の
画素薄膜トランジスタとを少なくとも有する画素領域
と、前記複数の画素薄膜トランジスタを駆動する複数の
薄膜トランジスタによって構成される駆動回路を少なく
とも有する駆動回路領域と、下地基板と、を少なくとも
備えるアクティブマトリクス基板と、前記アクティブマトリクス基板に対向する対向基板と、前記アクティブマトリクス基板と前記対向基板との間に
挟持された、印加電圧によって光学的応答が制御される
表示媒体と、を少なくとも備える半導体表示装置であっ
て、前記下地基板の表面から前記画素領域の表面までの距離
と、前記下地基板の表面から前記駆動回路領域の表面ま
での距離とは、異なり、前記複数のギャップ保持材は、
前記画素領域および前記駆動回路領域以外の領域に形成
される半導体表示装置。
【請求項３】前記表示媒体は、印加電圧に応答して光
学的特性が変調される請求項２記載の半導体表示装置。
【請求項４】前記表示媒体は、液晶材料である請求項
３記載の半導体表示装置。
【請求項５】前記複数のギャップ保持材は、前記画素
領域の周囲に形成される請求項１乃至４記載の半導体表
示装置。
【請求項６】前記複数のギャップ保持材の配置密度
は、前記画素領域において均一である請求項１乃至４記
載の半導体表示装置。
【請求項７】前記ギャップ保持材は、円柱形である請
求項１乃至６記載の半導体表示装置。
【請求項８】前記ギャップ保持材は、楕円柱形である
請求項１乃至６記載の半導体表示装置。
【請求項９】前記ギャップ保持材は、多角柱形である
請求項１乃至６記載の半導体表示装置。
【請求項１０】前記ギャップ保持材は、液晶材料の注
入時に前記液晶材料が流動する妨げにならない形状を有
する請求項２乃至６記載の半導体表示装置。
【請求項１１】前記ギャップ保持材の側面形状は、テ
ーパ状である請求項２乃至６記載の半導体表示装置。
【請求項１２】前記ギャップ保持材は、ポリイミド、
アクリル、ポリアミド、またはポリイミドアミドのうち
の何れか一つから成る請求項１乃至記載の半導体表示装
置。
【請求項１３】前記ギャップ保持材は、紫外線硬化樹
脂から成る請求項１乃至記載の半導体表示装置。
【請求項１４】前記ギャップ保持材は、エポキシ樹脂
から成る請求項１乃至記載の半導体表示装置。
【請求項１５】前記表示媒体は、液晶材料と高分子と
の混合層である請求項１記載の半導体表示装置。
【請求項１６】前記表示媒体は、エレクトロルミネセ
ンス素子である請求項１記載の半導体表示装置。