JPH10319036A - Interface circuit of capacitive sensor - Google Patents

Interface circuit of capacitive sensor

Info

Publication number
JPH10319036A
JPH10319036A JP12742497A JP12742497A JPH10319036A JP H10319036 A JPH10319036 A JP H10319036A JP 12742497 A JP12742497 A JP 12742497A JP 12742497 A JP12742497 A JP 12742497A JP H10319036 A JPH10319036 A JP H10319036A
Authority
JP
Japan
Prior art keywords
operational amplifier
capacitor
inverting input
terminal
capacitors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12742497A
Other languages
Japanese (ja)
Other versions
JP3426107B2 (en
Inventor
Masahiro Tsugai
政広 番
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP12742497A priority Critical patent/JP3426107B2/en
Priority to US08/962,357 priority patent/US5986497A/en
Priority to DE1997153682 priority patent/DE19753682C2/en
Publication of JPH10319036A publication Critical patent/JPH10319036A/en
Application granted granted Critical
Publication of JP3426107B2 publication Critical patent/JP3426107B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605Measuring capacitance

Abstract

PROBLEM TO BE SOLVED: To reduce the offset output of a circuit and its temperature dependency and improve the stability by providing a switching mechanism for moderating the offset voltage of the output by the input offset voltage of an arithmetic amplifier. SOLUTION: One-side ends of first and second capacitors 7, 8 consisting of variable capacitors are mutually connected and grounded, and a switch SW12 is connected between the other ends thereof. The other end of the first capacitor 7 is connected to a power source Vs through a switch SW11, and the other end of the second capacitor is grounded through a switch SW 13 and connected to the reversed input of the first arithmetic amplifier A1 of an impedance converting circuit 21 through a switch SW14. These switches SW11, SW12, SW13, SW14, SW5, SW6, and SW7 are ON/OFF at a specified timing, whereby generation of the offset output by the input voltage offset of the arithmetic amplifiers A1, A2 can be suppressed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、圧力、加速度、角
速度などの計測に利用される容量型センサの容量検出回
路に係わり、特に、少なくとも何れか一方の容量が変動
する第1、第2コンデンサを有し、それら第1、第2コ
ンデンサの共通端子がグランド電位または、定電位に固
定される容量型センサに接続されるインターフェース回
路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a capacitance detecting circuit of a capacitive sensor used for measuring pressure, acceleration, angular velocity, etc., and more particularly, to a first and a second capacitor in which at least one of the capacitances fluctuates. And an interface circuit connected to a capacitive sensor in which the common terminal of the first and second capacitors is fixed to a ground potential or a constant potential.

【0002】[0002]

【従来の技術】流体の圧力や運動する物体にかかる加速
度または角速度などを検出するセンサには、近年、特に
半導体のマイクロマシニング技術を応用したものとし
て、コンデンサの容量の変化を検出することでこれらの
信号を検出するものが注目を集めている。これらは、装
置の小型化、量産性、高精度化及び高信頼性などの長所
を有している。
2. Description of the Related Art In recent years, a sensor for detecting a pressure of a fluid, an acceleration or an angular velocity applied to a moving object, and the like, particularly by applying a micromachining technology of a semiconductor, detect a change in capacitance of a capacitor. Those that detect the signal are attracting attention. These have advantages such as miniaturization, mass production, high precision and high reliability of the device.

【0003】図6は、一例として半導体のマイクロマシ
ニングプロセスを用いて作成された典型的な容量型加速
度センサの断面図である。シリコン質量体1がアンカー
部2を通して梁3で支持された構造となっている。その
質量体1の上下には、固定電極4、5がガラスもしくは
シリコン6上に形成されており、質量体1と固定電極
4、5とで、図7に示すようなコンデンサ7、8を形成
している。これらのコンデンサ7、8はそれぞれ容量C
1、C2を有し、センサエレメント9を構成している。
FIG. 6 is a cross-sectional view of a typical capacitive acceleration sensor manufactured by using a semiconductor micromachining process as an example. The silicon mass 1 is supported by beams 3 through anchors 2. Fixed electrodes 4 and 5 are formed on glass or silicon 6 above and below the mass 1, and the capacitors 7 and 8 are formed by the mass 1 and the fixed electrodes 4 and 5 as shown in FIG. doing. These capacitors 7 and 8 each have a capacitance C
1 and C2, and constitutes the sensor element 9.

【0004】加速度による慣性力が質量体1のx方向に
作用すると、質量体1はx方向にある距離uだけ変位す
る。この変位uによって、質量体1と固定電極4、5間
の容量値が一方で増加(C+ΔC)、他方で減少(C-ΔC)
する。
When an inertial force due to acceleration acts on the mass body 1 in the x direction, the mass body 1 is displaced by a certain distance u in the x direction. Due to this displacement u, the capacitance value between the mass body 1 and the fixed electrodes 4, 5 increases on the one hand (C + ΔC) and decreases on the other hand (C-ΔC).
I do.

【0005】質量体1の変位に応じた容量変化を電圧出
力に変換する方法としては、例えば、スイッチトキャパ
シタ回路を応用した例が「Rudlf etc 、 A
nAsic for High−resolution
CapacitiveMicroaccelerom
eters、 Sensor & Actuator、
A21−A23、1990、 pp278−281」
に記載されている。
As a method of converting a capacitance change according to the displacement of the mass body 1 into a voltage output, for example, an example in which a switched capacitor circuit is applied is described in “Rudlf etc, A
nAsic for High-resolution
Capacitive Microaccelerom
eters, Sensor & Actuator,
A21-A23, 1990, pp278-281 "
It is described in.

【0006】図8に、この従来の回路例を示す。図9に
は、図8に示される各スイッチのクロックタイミングを
示す。
FIG. 8 shows an example of this conventional circuit. FIG. 9 shows the clock timing of each switch shown in FIG.

【0007】図8に示すように、センサエレメント9は
図7のものと同様に構成され、第1、第2コンデンサ
7、8の共通端子は、インピーダンス変換回路10の第
1段の演算増幅器A1の反転入力に接続され、第1コン
デンサ7の他端はSW1を介して電源Vsに接続される
とともに、スイッチSW2を介して、インピーダンス変
換回路10の第1段の演算増幅器A1の非反転入力に接
続され、また第2コンデンサ8の他端はスイッチSW4
を介して接地されるとともに、スイッチSW2と第1段
の演算増幅器A1の非反転入力とを接続する配線にスイ
ッチSW3を介して接続されている。インピーダンス変
換回路10は、第1段の演算増幅器A1と第2段の演算
増幅器A2とを有し、演算増幅器A1の反転入力は第
1、第2コンデンサ7、8の共通端子に接続され、その
出力はフィードバック用のコンデンサ11を介して演算
増幅器A1の反転入力にフィードバックされ、コンデン
サ11の両端には、スイッチSW5が並列に接続されて
いる。また、演算増幅器A1の非反転入力はコンデンサ
14を介して基準電源Vrに接続されている。第2段の
演算増幅器A2の反転入力はスイッチSW6及びコンデ
ンサ12を介して第1段の演算増幅器A1の出力に接続
され、演算増幅器A2の非反転入力は基準電源Vrに接
続されるとともにスイッチSW7を介してコンデンサ1
2に接続され、演算増幅器A2の出力はコンデンサ13
を介してその反転入力にフィードバックされるととも
に、スイッチSW8を介して第1段の演算増幅器A1の
非反転入力にフィードバックされている。
As shown in FIG. 8, the sensor element 9 has the same configuration as that of FIG. 7, and the common terminal of the first and second capacitors 7 and 8 is connected to the first stage operational amplifier A1 of the impedance conversion circuit 10. The other end of the first capacitor 7 is connected to the power supply Vs via SW1 and to the non-inverting input of the first stage operational amplifier A1 of the impedance conversion circuit 10 via the switch SW2. The other end of the second capacitor 8 is connected to a switch SW4
, And connected to a wiring connecting the switch SW2 and the non-inverting input of the first-stage operational amplifier A1 via a switch SW3. The impedance conversion circuit 10 has a first-stage operational amplifier A1 and a second-stage operational amplifier A2, and an inverting input of the operational amplifier A1 is connected to a common terminal of the first and second capacitors 7 and 8, and The output is fed back to the inverting input of the operational amplifier A1 via a feedback capacitor 11, and a switch SW5 is connected in parallel to both ends of the capacitor 11. The non-inverting input of the operational amplifier A1 is connected to the reference power supply Vr via the capacitor 14. The inverting input of the second-stage operational amplifier A2 is connected to the output of the first-stage operational amplifier A1 via the switch SW6 and the capacitor 12, and the non-inverting input of the operational amplifier A2 is connected to the reference power supply Vr and the switch SW7. Through the capacitor 1
The output of the operational amplifier A2 is connected to the capacitor 13
, And is fed back to the non-inverting input of the first operational amplifier A1 via the switch SW8.

【0008】尚、スイッチSW1、SW4及びSW6は
図9に示す第1のタイミングφ1で開閉され、またスイ
ッチSW2、SW3、SW5、SW7及びSW8は図9
の第2のタイミングφ2で開閉される。
The switches SW1, SW4 and SW6 are opened and closed at the first timing φ1 shown in FIG. 9, and the switches SW2, SW3, SW5, SW7 and SW8 are opened and closed in FIG.
At the second timing φ2.

【0009】φ1のタイミングでスイッチSW1、SW
4が開閉され、センサエレメント9を構成する第1コン
デンサ7の一方の端子に、閉成されたスイッチSW1を
介して電源電圧Vsが結合され、第2コンデンサ8の他
方の端子は閉成されたスイッチSW4を介してグランド
に接地される。このとき、これら第1、第2コンデンサ
7、8の中間電極(共通の端子)が第1段の演算増幅器
A1の反転入力に接合されていない場合は、第1、第2
コンデンサ7、8に等電荷が蓄積され、その結果、共通
端子電圧Vmは、次式で表される値となる。
At the timing of φ1, switches SW1, SW
4 is opened and closed, the power supply voltage Vs is coupled to one terminal of the first capacitor 7 constituting the sensor element 9 via the closed switch SW1, and the other terminal of the second capacitor 8 is closed. It is grounded via switch SW4. At this time, if the intermediate electrodes (common terminals) of the first and second capacitors 7 and 8 are not connected to the inverting input of the first-stage operational amplifier A1, the first and second capacitors are not connected.
Equal charges are accumulated in the capacitors 7 and 8, and as a result, the common terminal voltage Vm becomes a value represented by the following equation.

【0010】 Vm=C1/(C1+C2)・Vs =Vs/2・[1+S] (1) Sは、センサ感度で、 S=(C1−C2)/(C1+C2) で表される。例えば、便宜上 C1=Co/(1−X) C2=Co/(1+X) X:電極間隔(固定電極4、5と質量体1との間)の初期
間隔に対する相対変位量とすると、 S=X となり、感度Sは、電極間隔の相対変位量Xに対応する
ことになる。
Vm = C1 / (C1 + C2) · Vs = Vs / 2 · [1 + S] (1) S is the sensor sensitivity and is represented by S = (C1−C2) / (C1 + C2). For example, for convenience C1 = Co / (1-X) C2 = Co / (1 + X) X: Assuming the relative displacement of the electrode spacing (between the fixed electrodes 4, 5 and the mass 1) with respect to the initial spacing, S = X And the sensitivity S corresponds to the relative displacement X of the electrode interval.

【0011】容量型センサのインターフェース回路の場
合、上式(1)で表される電圧値を低インピーダンスで
取り出し、電極間隔の相対変位量Xに比例した出力を得
る方式であるものが好まれる。しかし、センサエレメン
ト9は、通常、数pF〜数十pFの容量値を有するコン
デンサで構成されており、出力インピーダンスが非常に
大きいため、後続のインピーダンス変換回路10を利用
してインピーダンス変換を行う。基本的には、このイン
ピーダンス変換回路10は、第1、第2コンデンサ7、
8に同量の電荷が蓄積されるように、演算増幅器A1の
非反転入力電圧が決定される回路である。
In the case of an interface circuit for a capacitive sensor, it is preferable to use a method in which a voltage value represented by the above equation (1) is taken out with a low impedance and an output proportional to the relative displacement X of the electrode interval is obtained. However, the sensor element 9 is usually formed of a capacitor having a capacitance value of several pF to several tens of pF, and has an extremely large output impedance, so that impedance conversion is performed using the subsequent impedance conversion circuit 10. Basically, the impedance conversion circuit 10 includes the first and second capacitors 7,
8 is a circuit in which the non-inverting input voltage of the operational amplifier A1 is determined so that the same amount of charge is stored in the circuit 8.

【0012】[0012]

【発明が解決しようとする課題】但し、従来では、演算
増幅器A1の入力オフセット電圧Vos1が、式(2)で
表されるように、増幅されて出力に現れるといった欠点
があった。フィードバック用の第3コンデンサ11のフ
ィードバック容量C3は、演算増幅器A1の安定性から
余り小さくすることができず、第1、第2コンデンサ
7、8の容量C1、C2の合計容量(C1+C2)が第
3コンデンサ11の容量C3に比較して小さくなるほ
ど、その比分で入力オフセット電圧Vos1が増幅されて
出力に現れる。
However, in the prior art, there is a drawback that the input offset voltage Vos1 of the operational amplifier A1 is amplified and appears at the output as represented by the equation (2). The feedback capacitance C3 of the feedback third capacitor 11 cannot be made too small due to the stability of the operational amplifier A1, and the total capacitance (C1 + C2) of the capacitances C1 and C2 of the first and second capacitors 7, 8 is equal to As the capacitance C3 of the three capacitors 11 becomes smaller, the input offset voltage Vos1 is amplified by the ratio and appears at the output.

【0013】 Vout={C1/(C1+C2)}・Vs+〔C3/(C1+C2)− 1〕・Vos1 (2) この結果、入力オフセット電圧Vos1の温度依存性が増
幅されて出力され、センサの出力の温度特性の悪化を招
くという問題点があった。
Vout = {C1 / (C1 + C2)} · Vs + [C3 / (C1 + C2) −1] · Vos1 (2) As a result, the temperature dependence of the input offset voltage Vos1 is amplified and output, and the output of the sensor is output. There is a problem that the temperature characteristics are deteriorated.

【0014】また、図7に示すように、差動容量型のセ
ンサエレメント9の共通端子3がグランド電位や定電位
に接地されているような場合には、図8に示す回路がそ
のまま適用できないといった問題点があった。
As shown in FIG. 7, when the common terminal 3 of the differential capacitive sensor element 9 is grounded to a ground potential or a constant potential, the circuit shown in FIG. 8 cannot be applied as it is. There was a problem.

【0015】さらに、センサの感度出力を向上させるた
めに、後段の演算増幅器で増幅処理を行う場合は、セン
サエレメント9に起因する温度オフセットドリフト量も
同様に増大されてしまうという問題点があった。
Further, when an amplification process is performed by an operational amplifier in the subsequent stage in order to improve the sensitivity output of the sensor, there has been a problem that the temperature offset drift caused by the sensor element 9 is also increased. .

【0016】また、センサエレメント9の共通端子3が
フローティング電位で、質量体1の変位に応じて式
(1)で表される値Vmを持つため、新たに端子3に対
向するアクチュエート用電極を利用して、アクチュエー
ト電極に加える電圧Vaによる電極間静電力を質量体1
のアクチュエート機能として利用する場合には、実質上
の電極間電圧は、Va−Vmとなり、Vaそのものを有
効に利用できないため自己診断出力が低くなってしまう
という問題点があった。
Since the common terminal 3 of the sensor element 9 has a floating potential and a value Vm represented by the equation (1) in accordance with the displacement of the mass body 1, the actuating electrode newly facing the terminal 3 The electrostatic force between the electrodes by the voltage Va applied to the actuating electrodes is
When the actuator is used as the actuating function, there is a problem that the substantial inter-electrode voltage becomes Va-Vm, and the self-diagnosis output is reduced because Va itself cannot be used effectively.

【0017】本発明は上述した種々の問題点を解決する
ためになされたもので、回路のオフセット出力及びその
温度依存性の少ない安定な容量型センサのインターフェ
ース回路を提供することを目的とするものである。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned various problems, and an object of the present invention is to provide a stable capacitive sensor interface circuit having a small offset output and its temperature dependency. It is.

【0018】[0018]

【課題を解決するための手段】上記目的を達成するた
め、本発明は、共通電極がグランド接地された差動容量
型センサにおいて、電極間相対変位量に比例した出力電
圧を得るために、電荷の再配分手法とインピーダンス変
換回路を利用するものであり、更に演算増幅器の入力オ
フセット電圧による出力のオフセット電圧を緩和するス
イッチング機構を設けたものである。更に、感度を倍増
させる一方、センサエレメントのオフセット温度ドリフ
ト量を倍増させないために、電源切替器を新たに設け
て、それぞれの電源フェーズにてサンプルされた電圧を
差動増幅する方式を採用した。
In order to achieve the above object, the present invention relates to a differential capacitance type sensor having a common electrode grounded to obtain an output voltage proportional to the relative displacement between the electrodes. And a switching mechanism for reducing the output offset voltage due to the input offset voltage of the operational amplifier. Furthermore, in order to double the sensitivity while not doubling the offset temperature drift amount of the sensor element, a power supply switch is newly provided, and a method of differentially amplifying the voltage sampled in each power supply phase is adopted.

【0019】請求項1の発明に係る容量型センサのイン
ターフェース回路は、少なくとも何れか一方の容量が変
動する第1、第2コンデンサを有し、それら第1、第2
コンデンサの共通端子がグランド電位または、定電位に
固定される容量型センサに接続されるインターフェース
回路において、第1演算増幅器と、前記第1演算増幅器
の出力端子と反転入力端子間に接続されたフィードバッ
ク用の第3コンデンサと、前記第1演算増幅器の出力端
子に、一方の端子が接続された第4コンデンサと、前記
第1演算増幅器の非反転入力端子と基準電源間に接続さ
れたホールド用の第6コンデンサと、非反転入力端子が
前記基準電源に接続された第2演算増幅器と、前記第2
演算増幅器の出力端子と反転入力端子に接続されたフィ
ードバック用の第5コンデンサとを備え、第1のスイッ
チングサイクルにおいて前記第1コンデンサが基準電圧
でチャージアップされ、前記第2、第3コンデンサのチ
ャージがリセットされ、前記第4コンデンサの他方の端
子が基準電源に接続され、さらに、前記第2演算増幅器
の出力が前記第1演算増幅器の非反転入力に接続され、
前記第1のスイッチングサイクルの反転タイミングで、
前記第1、第2コンデンサが短絡されて前記第1演算増
幅器の反転入力に接続され、前記第4コンデンサの他端
が前記第2演算増幅器の反転入力に接続されるものであ
る。
An interface circuit for a capacitive sensor according to the first aspect of the present invention has first and second capacitors whose at least one of the capacitances fluctuates.
In an interface circuit connected to a capacitive sensor in which a common terminal of a capacitor is fixed to a ground potential or a constant potential, a first operational amplifier and a feedback connected between an output terminal and an inverting input terminal of the first operational amplifier. A third capacitor having one terminal connected to an output terminal of the first operational amplifier, and a hold capacitor connected between a non-inverting input terminal of the first operational amplifier and a reference power supply. A sixth capacitor; a second operational amplifier having a non-inverting input terminal connected to the reference power supply;
A fifth capacitor for feedback connected to an output terminal of the operational amplifier and an inverting input terminal, wherein the first capacitor is charged up with a reference voltage in a first switching cycle, and the second and third capacitors are charged. Is reset, the other terminal of the fourth capacitor is connected to a reference power supply, and the output of the second operational amplifier is connected to the non-inverting input of the first operational amplifier.
At the inversion timing of the first switching cycle,
The first and second capacitors are short-circuited and connected to the inverting input of the first operational amplifier, and the other end of the fourth capacitor is connected to the inverting input of the second operational amplifier.

【0020】請求項2の発明に係る容量型センサのイン
ターフェース回路は、少なくとも何れか一方の容量が変
動する第1、第2コンデンサを有し、それらの第1、第
2コンデンサの共通端子がグランド電位または、定電位
に固定される容量型センサに接続されるインターフェー
ス回路において、第1演算増幅器と、一方の端子が前記
演算増幅器の出力端子に接続されるフィードバック用の
第3コンデンサと、一方の端子が前記第1演算増幅器の
出力端子に接続される第4コンデンサと、前記第1演算
増幅器の非反転入力端子と基準電源間に接続されるホー
ルド用の第6コンデンサと、非反転入力端子が前記基準
電源に接続される第2演算増幅器と、第2演算増幅器の
出力端子と反転入力端子に接続されるフィードバック用
の第5コンデンサとを備え、第1のスイッチングサイク
ルにおいて前記第1コンデンサが基準電圧でチャージア
ップされ、前記第2、第3コンデンサのチャージがリセ
ットされ、前記第3コンデンサの他方の端子が前記第1
演算増幅器の非反転入力端子に接続され、前記第4コン
デンサの他方の端子が前記基準電源に接続され、さら
に、前記第2演算増幅器の出力が前記第1演算増幅器の
非反転入力に接続され、前記第1のスイッチングサイク
ルの反転タイミングで、前記第1、第2コンデンサが短
絡されて前記第1演算増幅器の反転入力に接続され、前
記第3コンデンサの他端が前記第1演算増幅器の反転入
力端子に接続され、前記第4コンデンサの他端が前記第
2演算増幅器の反転入力に接続されるものである。
An interface circuit for a capacitive sensor according to a second aspect of the present invention has first and second capacitors whose at least one of the capacitances varies, and a common terminal of the first and second capacitors is grounded. A first operational amplifier, a third capacitor having one terminal connected to an output terminal of the operational amplifier, and a first capacitor connected to the capacitive sensor fixed to a potential or a constant potential. A fourth capacitor having a terminal connected to the output terminal of the first operational amplifier, a sixth capacitor for holding connected between a non-inverting input terminal of the first operational amplifier and a reference power supply, and a non-inverting input terminal. A second operational amplifier connected to the reference power supply, and a fifth capacitor for feedback connected to an output terminal and an inverting input terminal of the second operational amplifier Wherein the first capacitor in the first switching cycle is charged up at the reference voltage, the second charge of the third capacitor is reset, the other terminal of said third capacitor the first
Connected to a non-inverting input terminal of an operational amplifier, the other terminal of the fourth capacitor is connected to the reference power supply, and an output of the second operational amplifier is connected to a non-inverting input of the first operational amplifier; At the inversion timing of the first switching cycle, the first and second capacitors are short-circuited and connected to the inversion input of the first operational amplifier, and the other end of the third capacitor is connected to the inversion input of the first operational amplifier. And the other end of the fourth capacitor is connected to the inverting input of the second operational amplifier.

【0021】請求項3の発明に係る容量型センサのイン
ターフェース回路は、前記第1のスイッチングサイクル
より長い周期の第2のスイッチングサイクルにおいて、
電源の接続を交互に逆転させ、それぞれの電源極性にお
いて出力される電圧をサンプルホールドする第1、第2
サンプルホールド回路と、前記第1、第2サンプルホー
ルド回路による2つのホールド電圧を差動増幅する差動
増幅器とを更に備えるものである。
According to a third aspect of the present invention, there is provided an interface circuit for a capacitive sensor, wherein in a second switching cycle having a period longer than the first switching cycle,
A first and a second that alternately reverse the connection of the power supply and sample and hold the voltage output at each power supply polarity.
It further comprises a sample hold circuit and a differential amplifier for differentially amplifying two hold voltages by the first and second sample hold circuits.

【0022】請求項4の発明に係る容量型センサのイン
ターフェース回路は、前記第1、第2コンデンサを形成
する固定電極の少なくとも何れか一方に、新たな固定電
極としてアクチュエート電極を設けたものである。
According to a fourth aspect of the present invention, there is provided an interface circuit for a capacitive sensor, wherein an actuating electrode is provided as a new fixed electrode on at least one of the fixed electrodes forming the first and second capacitors. is there.

【0023】[0023]

【発明の実施の形態】以下、添付図面により本発明の実
施の形態について説明する。以下の説明において、上述
の従来例と同一あるいは対応する部分には同一の符号を
付した。
Embodiments of the present invention will be described below with reference to the accompanying drawings. In the following description, portions that are the same as or correspond to those in the above-described conventional example are denoted by the same reference numerals.

【0024】実施の形態1.図1は本発明の実施の形態
1による容量型センサのインターフェース回路を示して
いる。
Embodiment 1 FIG. 1 shows an interface circuit of a capacitive sensor according to Embodiment 1 of the present invention.

【0025】この実施の形態1は、図7に示される容量
型センサエレメント9の共通端子(端子3)がグランド
接地されている場合に、式(2)で表される出力電圧を
得るインピーダンス変換回路21に関するものである。
In the first embodiment, when the common terminal (terminal 3) of the capacitive sensor element 9 shown in FIG. 7 is grounded, the impedance conversion for obtaining the output voltage represented by the equation (2) is performed. It relates to the circuit 21.

【0026】図1において、可変コンデンサからなる第
1、第2コンデンサ7、8の一端同士が接続されてグラ
ンド接地され、それらの他端間には、スイッチSW12
が接続されている。また、第1コンデンサ7の他端はス
イッチSW11を介して電源Vsに接続され、第2コン
デンサの他端はスイッチSW13を介して接地されると
ともに、スイッチSW14を介してインピーダンス変換
回路21の第1演算増幅器A1の反転入力に接続されて
いる。インピーダンス変換回路21のこれ以外の構成は
図8のインピーダンス変換回路10の構成とほぼ同様で
あるので、その詳細な説明は省略する。
In FIG. 1, one ends of first and second capacitors 7 and 8 composed of variable capacitors are connected to each other and grounded, and a switch SW12 is connected between the other ends.
Is connected. The other end of the first capacitor 7 is connected to the power supply Vs via the switch SW11, the other end of the second capacitor is grounded via the switch SW13, and the first end of the impedance conversion circuit 21 via the switch SW14. It is connected to the inverting input of the operational amplifier A1. The other configuration of the impedance conversion circuit 21 is substantially the same as the configuration of the impedance conversion circuit 10 of FIG. 8, and thus a detailed description thereof will be omitted.

【0027】尚、スイッチSW11、SW13、SW
5、SW7及びSW8は図9のφ1のタイミングでオン
オフされ、また、スイッチSW12、SW14及びSW
6は図9のφ2のタイミングでオンオフされる。
The switches SW11, SW13, SW
5, SW7 and SW8 are turned on and off at the timing of φ1 in FIG. 9, and the switches SW12, SW14 and SW8
6 is turned on and off at the timing of φ2 in FIG.

【0028】図1に示すように、φ1のタイミングで、
容量型センサエレメント9の第1コンデンサ7は電源V
sによりチャージアップされ、他方の第2コンデンサ8
はグランドに接続され、そこに蓄積されたチャージは放
出される。
As shown in FIG. 1, at the timing of φ1,
The first capacitor 7 of the capacitive sensor element 9 has a power supply V
s and the other second capacitor 8
Is connected to ground, and the charge stored there is released.

【0029】φ2のタイミングで、スイッチSW12を
オンとし、第1コンデンサ7に蓄積された電荷を第2コ
ンデンサ8に移動させると、電荷の再配分により第1コ
ンデンサ7と第2コンデンサ8との両端共通電位は、式
(2)で表されるVmとなる。従って、電極間相対変位
量Xに比例した出力電圧を得ることが可能となる。後続
のインピーダンス変換回路21は、第1段の演算増幅器
A1が上記電圧Vmになるように第6コンデンサ14
(容量C6)の電位を調整する機能を有するもので、図
8中のインピーダンス変換回路10とほぼ同一である。
上記では、フェーズφ1で、第1コンデンサ7をチャー
ジアップし、第2コンデンサ8の電荷を放出させる順序
をとったが、第1コンデンサ7と第2コンデンサ8を入
れ替えても良い。
When the switch SW12 is turned on at the timing of φ2 to move the electric charge accumulated in the first capacitor 7 to the second capacitor 8, both ends of the first and second capacitors 7 and 8 are redistributed by the electric charge. The common potential is Vm represented by Expression (2). Therefore, an output voltage proportional to the relative displacement X between the electrodes can be obtained. The subsequent impedance conversion circuit 21 controls the sixth capacitor 14 so that the first-stage operational amplifier A1 has the voltage Vm.
It has a function of adjusting the potential of (capacitance C6), and is almost the same as the impedance conversion circuit 10 in FIG.
In the above, the order in which the first capacitor 7 is charged up and the charge of the second capacitor 8 is released in the phase φ1 is adopted, but the first capacitor 7 and the second capacitor 8 may be exchanged.

【0030】また、本実施の形態1の方式は、図7のセ
ンサエレメント9の共通端子3がグランド接地されてい
る場合において、実施の形態1で記述した多数の差動容
量型センサエレメントがある場合や、後述の実施の形態
2のセンサエレメントがフル容量ブリッジを利用する場
合にも、同様に適用することが可能である。
The system of the first embodiment has a large number of differential capacitive sensor elements described in the first embodiment when the common terminal 3 of the sensor element 9 of FIG. 7 is grounded. The same can be applied to a case or a case where a sensor element according to a second embodiment described later uses a full capacitance bridge.

【0031】実施の形態2.図2は本発明の実施の形態
2による容量型センサのインターフェース回路を示す。
上記実施の形態1では、センサエレメント9の共通端子
3を接地できる構成に関して記述したが、この実施の形
態1の回路では、従来の方式と同様に、式(2)で表さ
れるように、第1段の演算増幅器A1の入力オフセット
電圧Vos1が増幅されて出力され、センサの温度特性を
悪化させてしまう。
Embodiment 2 FIG. 2 shows an interface circuit of a capacitive sensor according to Embodiment 2 of the present invention.
In the first embodiment, the configuration in which the common terminal 3 of the sensor element 9 can be grounded has been described. However, in the circuit of the first embodiment, similarly to the conventional method, as shown in Expression (2), The input offset voltage Vos1 of the first-stage operational amplifier A1 is amplified and output, thereby deteriorating the temperature characteristics of the sensor.

【0032】本実施の形態2では、図2に示すように、
インピーダンス変換回路31に、新たに2つのスイッチ
SW9、SW10を追加した。すなわち、コンデンサ1
1の一端が、スイッチSW9を介して第1段の演算増幅
器A1の反転入力に接続されるとともに、スイッチ10
を介して第1段の演算増幅器A1の非反転入力に接続さ
れる。その結果、出力電圧は式(3)で表されるよう
に、第1段、第2段の演算増幅器A1、A2の入力オフ
セット電圧の差(Vos2-Vos1)が増幅されて、Voutに
出力されることになる。
In the second embodiment, as shown in FIG.
Two switches SW9 and SW10 are newly added to the impedance conversion circuit 31. That is, the capacitor 1
1 is connected to the inverting input of the operational amplifier A1 of the first stage via the switch SW9, and the switch 10
To the non-inverting input of the first stage operational amplifier A1. As a result, the output voltage difference (Vos2−Vos1) between the input offset voltages of the first-stage and second-stage operational amplifiers A1 and A2 is amplified and output to Vout as represented by Expression (3). Will be.

【0033】 Vout={C1/(C1+C2)}・Vs+{C3/(C1+C2)} ・(Vos2-Vos1)-Vos1 (3) 一方、半導体ICプロセスを通じて作製される演算増幅
器では、Vos1とVos2をほぼ等しく設定できるため、式
(3)の第2項は相殺され、オフセット出力の発生を抑
えることが可能となる。
Vout = {C1 / (C1 + C2)}. Vs + {C3 / (C1 + C2)}. (Vos2-Vos1) -Vos1 (3) On the other hand, in an operational amplifier manufactured through a semiconductor IC process, Vos1 and Vos2 are almost equal to each other. Since they can be set equal, the second term of Expression (3) is cancelled, and the occurrence of offset output can be suppressed.

【0034】図2には、新たにアクチュエーション電極
33を設けた例を示す。このアクチュエーション電極3
3に、電圧Vaを印加することによって、グランドに接
地された質量体1を静電引力によってアクチュエートす
ることが可能となる。この場合、従来と異なって、電圧
Va自体を両電極間の静電力発生に有効に利用可能であ
るため、従来方式に比較して、アクチュエート変位を大
きくとることが可能となる。
FIG. 2 shows an example in which an actuation electrode 33 is newly provided. This actuation electrode 3
By applying the voltage Va to the mass 3, the mass body 1 grounded to the ground can be actuated by electrostatic attraction. In this case, unlike the conventional method, the voltage Va itself can be effectively used for generating an electrostatic force between the two electrodes, so that the actuating displacement can be increased as compared with the conventional method.

【0035】実施の形態3.図3、図4、図5は本発明
の実施の形態3による容量型センサのインターフェース
回路41を示す。
Embodiment 3 FIG. 3, 4, and 5 show an interface circuit 41 of a capacitive sensor according to a third embodiment of the present invention.

【0036】図3のインターフェース回路41は、図2
のインピーダンス変換回路31及び容量型センサエレメ
ント9と基本的に同一の回路構成であり、インピーダン
ス変換回路とセンサエレメント9を内包しており、この
図3に明記するA、B、Cの3つの端子を有している。
これらの端子A、B、Cは、図4に示す、電源切替器4
5とサンプルホールド回路46とに接続され、サンプル
ホールド回路46は、差動増幅器47に接続されてい
る。図4に示す各要素のスイッチSW13−SW18
は、図5に示す駆動クロックタイミングφ3−φ6でそ
れぞれオンオフ制御される。
The interface circuit 41 shown in FIG.
3 has basically the same circuit configuration as the impedance conversion circuit 31 and the capacitive sensor element 9 and includes the impedance conversion circuit and the sensor element 9 and has three terminals A, B, and C specified in FIG. have.
These terminals A, B and C are connected to the power switch 4 shown in FIG.
5 and the sample hold circuit 46, and the sample hold circuit 46 is connected to the differential amplifier 47. Switches SW13-SW18 of each element shown in FIG.
Are ON / OFF controlled at the drive clock timings φ3-φ6 shown in FIG.

【0037】クロックφ1、φ2よりも周期の長いクロ
ックφ3、φ4にて動作されるスイッチSW13−SW
16によって、センサエレメント9に供給される電源の
方向が制御される。スイッチSW13、SW16がオン
の状態は図6に示した構成と同一であり、サンプルホー
ルド回路46の直前の出力は、スイッチSW13、SW
16のオン状態内に於いて、Vma={C1/(C1+
C2)}Vsに収束する。この電圧が、φ5のタイミン
グでスイッチSW17を開閉することにより、サンプル
ホールドされる。一方、スイッチSW14、SW15の
オン状態では、サンプルホールド回路46の直前の出力
は、Vmb={C2/(C1+C2)}Vsに収束し、
同様にφ6のタイミングでスイッチSW18を開閉する
ことにより、サンプルホールドされる。後続の差動増幅
器47により、VmaとVmbの差が演算され、その結
果、最終出力Vmは、次式(4)で表される。
Switches SW13-SW operated by clocks φ3, φ4 longer in period than clocks φ1, φ2
The direction of the power supplied to the sensor element 9 is controlled by 16. The ON state of the switches SW13 and SW16 is the same as the configuration shown in FIG. 6, and the output immediately before the sample and hold circuit 46 is the switch SW13 and SW16.
Vma = {C1 / (C1 +
C2) Converge to ΔVs. This voltage is sampled and held by opening and closing the switch SW17 at the timing of φ5. On the other hand, when the switches SW14 and SW15 are on, the output immediately before the sample hold circuit 46 converges to Vmb = {C2 / (C1 + C2)} Vs,
Similarly, the sample is held by opening and closing the switch SW18 at the timing of φ6. The difference between Vma and Vmb is calculated by the subsequent differential amplifier 47, and as a result, the final output Vm is expressed by the following equation (4).

【0038】 Vm={(C1−C2)/(C1+C2)}Vs =SVs (4) 式(3)と(4)を比較すると、本方式を採用すること
で、感度は倍増されることが判る。一方、センサの感度
は、例えば後続の演算増幅器のゲインを調整することに
よって通常行われるが、後続の演算増幅器を含む回路に
DCオフセット出力の依存性や雑音等のノイズ成分が含
まれる場合は、その増幅のゲイン倍されてこれらノイズ
が出力に現れてしまう。しかし、本方式では、センサエ
レメント9の感度を倍増することによって、後続の回路
ゲインを半減させることが可能となり、その結果とし
て、センサのSN比を倍増させることが可能となる。
Vm = {(C1−C2) / (C1 + C2)} Vs = SVs (4) Comparing Expressions (3) and (4), it is found that the sensitivity is doubled by adopting this method. . On the other hand, the sensitivity of the sensor is usually performed, for example, by adjusting the gain of the subsequent operational amplifier. However, if the circuit including the subsequent operational amplifier includes noise components such as DC offset output dependency and noise, These noises appear in the output after being multiplied by the amplification gain. However, in this method, by doubling the sensitivity of the sensor element 9, it is possible to halve the subsequent circuit gain, and as a result, it is possible to double the SN ratio of the sensor.

【0039】尚、上記かく実施の形態の説明では、容量
型センサエレメント9の第1、第2コンデンサ7、8と
して可変容量コンデンサを用いたが、これらの2つのコ
ンデンサの少なくと何れか一方を可変容量コンデンサと
すればよく、他方を定容量コンデンサとしてもよい。
In the above description of the embodiment, variable capacitors are used as the first and second capacitors 7 and 8 of the capacitive sensor element 9. However, at least one of these two capacitors is used. A variable capacitor may be used, and the other capacitor may be used as a constant capacitor.

【0040】[0040]

【発明の効果】以上のように、本発明によれば、次のよ
うな優れた効果を奏するものである。容量検出型センサ
のインターフェース回路は、センサエレメントの共通端
子をグランド接地する場合にも、利用可能である。ま
た、インピーダンス変換器に含まれる演算増幅器の入力
オフセット電圧の温度変動の影響を補償する回路によ
り、DCオフセット出力電圧の温度依存性の少ない検出
回路を提供することが可能となる。さらに、増幅回路に
起因するDCオフセット温度依存性を増幅することな
く、感度を倍増することが可能なため、センサのSN比
を倍増可能な回路を提供できる。さらにまた、アクチュ
エーション電極を利用して、大きな自己診断出力を得る
ことが可能となる。
As described above, according to the present invention, the following excellent effects can be obtained. The interface circuit of the capacitance detection type sensor can be used even when the common terminal of the sensor element is grounded. Further, a circuit for compensating for the influence of temperature fluctuations of the input offset voltage of the operational amplifier included in the impedance converter can provide a detection circuit with less temperature dependence of the DC offset output voltage. Further, since the sensitivity can be doubled without amplifying the DC offset temperature dependency caused by the amplifier circuit, a circuit capable of doubling the SN ratio of the sensor can be provided. Furthermore, a large self-diagnosis output can be obtained using the actuation electrode.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施の形態1の容量型センサのイン
ターフェース回路の一例を示す図である。
FIG. 1 is a diagram illustrating an example of an interface circuit of a capacitive sensor according to a first embodiment of the present invention.

【図2】 本発明の実施の形態2の容量型センサのイン
ターフェース回路の一例を示す図である。
FIG. 2 is a diagram illustrating an example of an interface circuit of a capacitive sensor according to a second embodiment of the present invention.

【図3】 本発明の実施の形態3の容量型センサのイン
ターフェース回路の一例を示す図である。
FIG. 3 is a diagram illustrating an example of an interface circuit of a capacitive sensor according to a third embodiment of the present invention.

【図4】 本発明の実施の形態3の容量型センサのイン
ターフェース回路及びそれに接続される周辺回路の一例
を示す図である。
FIG. 4 is a diagram illustrating an example of an interface circuit of a capacitive sensor according to a third embodiment of the present invention and peripheral circuits connected to the interface circuit.

【図5】 本発明の実施の形態3の容量型センサのイン
ターフェース回路のスイッチを駆動するクロックを示す
図である。
FIG. 5 is a diagram showing a clock for driving a switch of an interface circuit of the capacitive sensor according to the third embodiment of the present invention.

【図6】 従来の容量型加速度センサの一例を示す電気
回路図である。
FIG. 6 is an electric circuit diagram showing an example of a conventional capacitive acceleration sensor.

【図7】 従来の容量型加速度センサの等価回路を示す
図である。
FIG. 7 is a diagram showing an equivalent circuit of a conventional capacitive acceleration sensor.

【図8】 従来の容量型センサのインターフェース回路
の一例を示す図である。
FIG. 8 is a diagram illustrating an example of an interface circuit of a conventional capacitive sensor.

【図9】 従来の容量型センサのインターフェース回路
のスイッチを駆動するクロックを示す図である。
FIG. 9 is a diagram showing a clock for driving a switch of an interface circuit of a conventional capacitive sensor.

【符号の説明】[Explanation of symbols]

1 質量体、2 アンカー部、3 梁、4 固定電極、
5 固定電極、6 シリコン、7 第1コンデンサ、8
第2コンデンサ、9 容量型センサエレメント、10
インピーダンス変換回路、21 インピーダンス変換
回路、31 インピーダンス変換回路、41 インター
フェース回路(インピーダンス変換回路+センサエレメ
ント)、33 アクチュエーション電極、45 電源切
替器、46 サンプルホールド回路、47 差動増幅
器。
1 mass body, 2 anchor parts, 3 beams, 4 fixed electrodes,
5 fixed electrode, 6 silicon, 7 first capacitor, 8
Second capacitor, 9 capacitive sensor element, 10
Impedance conversion circuit, 21 impedance conversion circuit, 31 impedance conversion circuit, 41 interface circuit (impedance conversion circuit + sensor element), 33 actuation electrode, 45 power switch, 46 sample hold circuit, 47 differential amplifier.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも何れか一方の容量が変動する
第1、第2コンデンサを有し、それら第1、第2コンデ
ンサの共通端子がグランド電位または、定電位に固定さ
れる容量型センサに接続されるインターフェース回路に
おいて、 第1演算増幅器と、 前記第1演算増幅器の出力端子と反転入力端子間に接続
されたフィードバック用の第3コンデンサと、 前記第1演算増幅器の出力端子に、一方の端子が接続さ
れた第4コンデンサと、 前記第1演算増幅器の非反転入力端子と基準電源間に接
続されたホールド用の第6コンデンサと、 非反転入力端子が前記基準電源に接続された第2演算増
幅器と、 前記第2演算増幅器の出力端子と反転入力端子に接続さ
れたフィードバック用の第5コンデンサと、 を備え、 第1のスイッチングサイクルにおいて前記第1コンデン
サが基準電圧でチャージアップされ、前記第2、第3コ
ンデンサのチャージがリセットされ、前記第4コンデン
サの他方の端子が基準電源に接続され、さらに、前記第
2演算増幅器の出力が前記第1演算増幅器の非反転入力
に接続され、前記第1のスイッチングサイクルの反転タ
イミングで、前記第1、第2コンデンサが短絡されて前
記第1演算増幅器の反転入力に接続され、前記第4コン
デンサの他端が前記第2演算増幅器の反転入力に接続さ
れる容量型センサのインターフェース回路。
1. A capacitor having at least one of a first capacitor and a second capacitor having a variable capacitance, and a common terminal of the first and second capacitors connected to a capacitance sensor fixed to a ground potential or a constant potential. A first operational amplifier; a third capacitor for feedback connected between an output terminal and an inverting input terminal of the first operational amplifier; and one terminal connected to an output terminal of the first operational amplifier. , A sixth capacitor for holding connected between a non-inverting input terminal of the first operational amplifier and a reference power supply, and a second operation circuit having a non-inverting input terminal connected to the reference power supply. An amplifier, and a fifth capacitor for feedback connected to an output terminal and an inverting input terminal of the second operational amplifier. The first capacitor is charged up with a reference voltage, the charges of the second and third capacitors are reset, the other terminal of the fourth capacitor is connected to a reference power supply, and the output of the second operational amplifier is Are connected to the non-inverting input of the first operational amplifier, and at the inversion timing of the first switching cycle, the first and second capacitors are short-circuited and connected to the inverting input of the first operational amplifier, 4. An interface circuit for a capacitive sensor in which the other end of the capacitor is connected to the inverting input of the second operational amplifier.
【請求項2】 少なくとも何れか一方の容量が変動する
第1、第2コンデンサを有し、それらの第1、第2コン
デンサの共通端子がグランド電位または、定電位に固定
される容量型センサに接続されるインターフェース回路
において、 第1演算増幅器と、 一方の端子が前記演算増幅器の出力端子に接続されるフ
ィードバック用の第3コンデンサと、 一方の端子が前記第1演算増幅器の出力端子に接続され
る第4コンデンサと、 前記第1演算増幅器の非反転入力端子と基準電源間に接
続されるホールド用の第6コンデンサと、 非反転入力端子が前記基準電源に接続される第2演算増
幅器と、 第2演算増幅器の出力端子と反転入力端子に接続される
フィードバック用の第5コンデンサと、 を備え、 第1のスイッチングサイクルにおいて前記第1コンデン
サが基準電圧でチャージアップされ、前記第2、第3コ
ンデンサのチャージがリセットされ、前記第3コンデン
サの他方の端子が前記第1演算増幅器の非反転入力端子
に接続され、前記第4コンデンサの他方の端子が前記基
準電源に接続され、さらに、前記第2演算増幅器の出力
が前記第1演算増幅器の非反転入力に接続され、前記第
1のスイッチングサイクルの反転タイミングで、前記第
1、第2コンデンサが短絡されて前記第1演算増幅器の
反転入力に接続され、前記第3コンデンサの他端が前記
第1演算増幅器の反転入力端子に接続され、前記第4コ
ンデンサの他端が前記第2演算増幅器の反転入力に接続
される容量型センサのインターフェース回路。
2. A capacitive sensor having at least one of first and second capacitors whose capacitance varies, and a common terminal of the first and second capacitors being fixed to a ground potential or a constant potential. In the interface circuit to be connected, a first operational amplifier, one terminal is connected to a third capacitor for feedback connected to an output terminal of the operational amplifier, and one terminal is connected to an output terminal of the first operational amplifier. A fourth capacitor, a sixth capacitor for holding connected between the non-inverting input terminal of the first operational amplifier and a reference power supply, a second operational amplifier having a non-inverting input terminal connected to the reference power supply, A fifth capacitor for feedback connected to an output terminal of the second operational amplifier and an inverting input terminal; and The capacitor is charged up with the reference voltage, the charge of the second and third capacitors is reset, the other terminal of the third capacitor is connected to the non-inverting input terminal of the first operational amplifier, and The other terminal is connected to the reference power supply, and the output of the second operational amplifier is connected to the non-inverting input of the first operational amplifier. The first and second operational amplifiers are connected at the inversion timing of the first switching cycle. The second capacitor is short-circuited and connected to the inverting input of the first operational amplifier, the other end of the third capacitor is connected to the inverting input terminal of the first operational amplifier, and the other end of the fourth capacitor is connected to the second Interface circuit for capacitive sensors connected to the inverting input of the operational amplifier.
【請求項3】 前記第1のスイッチングサイクルより長
い周期の第2のスイッチングサイクルにおいて、電源の
接続を交互に逆転させ、それぞれの電源極性において出
力される電圧をサンプルホールドする第1、第2サンプ
ルホールド回路と、 前記第1、第2サンプルホールド回路による2つのホー
ルド電圧を差動増幅する差動増幅器と、 を備えた請求項1又は2に記載の容量型センサのインタ
ーフェース回路。
3. A first and a second sampler for alternately reversing the connection of power supplies in a second switching cycle having a period longer than the first switching cycle, and sampling and holding voltages output at respective power supply polarities. The interface circuit for a capacitive sensor according to claim 1, further comprising: a hold circuit; and a differential amplifier that differentially amplifies two hold voltages of the first and second sample hold circuits.
【請求項4】 前記第1、第2コンデンサを形成する固
定電極の少なくとも何れか一方に、新たな固定電極とし
てアクチュエート電極を設けた請求項1乃至3の何れか
に記載の容量型センサのインターフェース回路。
4. The capacitive sensor according to claim 1, wherein an actuating electrode is provided as a new fixed electrode on at least one of the fixed electrodes forming the first and second capacitors. Interface circuit.
JP12742497A 1997-05-16 1997-05-16 Interface circuit of capacitive sensor Expired - Fee Related JP3426107B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP12742497A JP3426107B2 (en) 1997-05-16 1997-05-16 Interface circuit of capacitive sensor
US08/962,357 US5986497A (en) 1997-05-16 1997-10-31 Interface circuit for capacitive sensor
DE1997153682 DE19753682C2 (en) 1997-05-16 1997-12-03 Interface circuit for a capacitive sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12742497A JP3426107B2 (en) 1997-05-16 1997-05-16 Interface circuit of capacitive sensor

Publications (2)

Publication Number Publication Date
JPH10319036A true JPH10319036A (en) 1998-12-04
JP3426107B2 JP3426107B2 (en) 2003-07-14

Family

ID=14959623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12742497A Expired - Fee Related JP3426107B2 (en) 1997-05-16 1997-05-16 Interface circuit of capacitive sensor

Country Status (2)

Country Link
JP (1) JP3426107B2 (en)
DE (1) DE19753682C2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113063964A (en) * 2021-03-23 2021-07-02 西安微电子技术研究所 Temperature compensation type quartz flexible accelerometer servo circuit and quartz flexible accelerometer

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3264884B2 (en) * 1998-05-11 2002-03-11 三菱電機株式会社 Capacitance detection circuit
DE10035192C1 (en) 2000-07-20 2001-10-11 Carl Mahr Holding Gmbh Capacitive displacement measuring system for length measurement, has capacitive sensor provided by differential capacitor with two partial capacitors supplied with phase opposed control signals
DE10134680A1 (en) * 2001-07-20 2003-02-06 Endress & Hauser Gmbh & Co Kg Circuit arrangement for a capacitive sensor
EP1548409A1 (en) 2003-12-23 2005-06-29 Dialog Semiconductor GmbH Differential capacitance measurement
CN108918980B (en) * 2018-07-25 2021-04-06 济南大学 Capacitance signal measuring circuit and measuring method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3579524B2 (en) * 1995-09-08 2004-10-20 セイコープレシジョン株式会社 Distance measuring device and distance measuring method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113063964A (en) * 2021-03-23 2021-07-02 西安微电子技术研究所 Temperature compensation type quartz flexible accelerometer servo circuit and quartz flexible accelerometer
CN113063964B (en) * 2021-03-23 2023-07-14 西安微电子技术研究所 Temperature compensation type quartz flexible accelerometer servo circuit and quartz flexible accelerometer

Also Published As

Publication number Publication date
DE19753682A1 (en) 1998-11-19
JP3426107B2 (en) 2003-07-14
DE19753682C2 (en) 2000-02-10

Similar Documents

Publication Publication Date Title
US5986497A (en) Interface circuit for capacitive sensor
US5751154A (en) capacitive sensor interface circuit
JP3262013B2 (en) Capacitive sensor interface circuit
JP3264884B2 (en) Capacitance detection circuit
JP3216455B2 (en) Capacitive electrostatic servo acceleration sensor
US6674383B2 (en) PWM-based measurement interface for a micro-machined electrostatic actuator
US7423568B2 (en) Sigma delta modulator
JP6038152B2 (en) Capacitive transducer system for detecting physical quantities
JP4441495B2 (en) Differential switched capacitor CV conversion circuit
US11401160B2 (en) MEMS sensor detection device and MEMS sensor system
Akita et al. A feedforward noise reduction technique in capacitive MEMS accelerometer analog front-end for ultra-low-power IoT applications
CN115552798A (en) Circuit for operating a capacitive sensor and associated sensor device
US10326464B2 (en) Self-oscillating multi-ramp converter and method for converting a capacitance into a digital signal
JP2009097932A (en) Capacitive detector
JP3265942B2 (en) Micro capacitance detection circuit
WO2010131640A1 (en) Electrostatic capacitance detection circuit
JP3426107B2 (en) Interface circuit of capacitive sensor
JP2972552B2 (en) Detection circuit and detection method for capacitive sensor
Bracke et al. On the optimization of ultra low power front-end interfaces for capacitive sensors
EP2972066A2 (en) Linear capacitive displacement sensor
JPH0623781B2 (en) Acceleration detection method and device
JP3282360B2 (en) Capacitive sensor
JP3804242B2 (en) Electrostatic servo physical quantity detector
CN111510143A (en) Front-end circuit for direct conversion from capacitance to digital quantity
Tsugai et al. A charge balanced CV converter for a differential capacitance sensor

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080509

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20090509

LAPS Cancellation because of no payment of annual fees