JPH10312993A - Plasma-etching method of organic antireflection film - Google Patents

Plasma-etching method of organic antireflection film

Info

Publication number
JPH10312993A
JPH10312993A JP9120764A JP12076497A JPH10312993A JP H10312993 A JPH10312993 A JP H10312993A JP 9120764 A JP9120764 A JP 9120764A JP 12076497 A JP12076497 A JP 12076497A JP H10312993 A JPH10312993 A JP H10312993A
Authority
JP
Japan
Prior art keywords
etching
antireflection film
organic antireflection
etched
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9120764A
Other languages
Japanese (ja)
Inventor
Tetsuji Nagayama
哲治 長山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9120764A priority Critical patent/JPH10312993A/en
Publication of JPH10312993A publication Critical patent/JPH10312993A/en
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Surface Treatment Of Optical Elements (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a plasma-etching method with which the organic antireflection film can be patterned in a highly precise manner on a base material layer having a stepping. SOLUTION: An organic antireflection film 6 is plasma-etched by a halogen compound, having a thionyl group or a sulfuryl group and a halogen atom in a molecule, such as SOCl-containing an etching gas, for example. As a result, a solid sidewall protective film 8, which is mainly composed of a carbon polymer having superior etching resistance, is formed on the side face of a resist pattern 7 and the organic antireflection film 6 which is being patterned, and an undercut and the differences in dimensional conversion can be prevented.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置の製造工
程等に用いられる有機系反射防止膜のプラズマエッチン
グ方法に関し、さらに詳しくは、寸法変換差を低減し高
精度の有機系反射防止膜のパターニングを可能とした有
機系反射防止膜のプラズマエッチング方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma etching method for an organic anti-reflection film used in a manufacturing process of a semiconductor device or the like, and more particularly, to a highly accurate patterning of an organic anti-reflection film by reducing a dimensional conversion difference. The present invention relates to a plasma etching method for an organic anti-reflection film which enables the above.

【0002】[0002]

【従来の技術】LSI等の半導体装置の高集積度化およ
び高性能化が進展するにともない、デザインルールの微
細化が進み、その最小線幅を決定するリソグラフィ時の
露光光の波長がますます短波長化している。例えば、サ
ブハーフミクロン領域のデザインルールの半導体装置の
リソグラフィにおいて用いられるステッパは、KrFエ
キシマレーザ(λ=248nm)を露光光源とし、0.
37〜0.50程度のNAのレンズを用いている。
2. Description of the Related Art As the integration and performance of semiconductor devices such as LSIs increase, the design rules become finer, and the wavelength of exposure light during lithography, which determines the minimum line width, increases. The wavelength has been shortened. For example, a stepper used in lithography of a semiconductor device having a design rule of a sub-half micron region uses a KrF excimer laser (λ = 248 nm) as an exposure light source, and uses a KrF excimer laser as an exposure light source.
A lens having an NA of about 37 to 0.50 is used.

【0003】この場合の露光光源は単一波長であり、単
一波長で露光をおこなう場合には定在波効果と呼称され
る現象が発生することが知られている。定在波効果の発
生原因は、透明なレジスト膜内で露光光の多重干渉が起
こることによる。すなわち、入射光と、レジスト膜/下
地材料層との界面からの反射光とが干渉しあい、レジス
ト膜の膜厚方向に周期的な光強度分布が生じる。その結
果、レジストを光反応させるエネルギとなる吸収光量
が、レジスト膜厚に依存して変化する。この吸収光量と
は、レジスト膜表面の反射や、下地材料層表面での吸収
およびレジスト膜表面からの再出射等を除いた、レジス
ト膜自体に吸収される光の量を表す。
[0003] In this case, the exposure light source has a single wavelength, and it is known that when exposure is performed at a single wavelength, a phenomenon called a standing wave effect occurs. The cause of the standing wave effect is that multiple interference of exposure light occurs in the transparent resist film. That is, the incident light interferes with the reflected light from the interface between the resist film and the underlying material layer, and a periodic light intensity distribution occurs in the thickness direction of the resist film. As a result, the amount of absorbed light, which is the energy for photoreacting the resist, changes depending on the resist film thickness. The amount of absorbed light represents the amount of light absorbed by the resist film itself, excluding reflection on the resist film surface, absorption on the surface of the underlying material layer, re-emission from the resist film surface, and the like.

【0004】この吸収光量の変化の度合いは、下地材料
層の種類や段差により微妙に変わってくるため、露光・
現像後に得られるレジストパターンの寸法制御が困難な
ものとなる。このような傾向は、どのレジスト種でも共
通のもので、パターン幅が狭くなるほど顕在化してく
る。
[0004] The degree of change in the amount of absorbed light varies slightly depending on the type and step of the underlying material layer.
It becomes difficult to control the size of the resist pattern obtained after development. This tendency is common to all resist types, and becomes more apparent as the pattern width becomes smaller.

【0005】実際の半導体装置において、例えばタング
ステンポリサイドによるゲート電極およびここから延在
する配線(以後、ゲート電極・配線と記す)をパターニ
ングする場合がある。この際、タングステンポリサイド
上層のWSi2 が高反射率であること、および素子間分
離領域(LOCOS)のバーズビーク部分での段差が存
在し、定在波効果の変動が顕著に発生する問題は避ける
ことができない。
In an actual semiconductor device, for example, a gate electrode made of tungsten polycide and a wiring extending therefrom (hereinafter referred to as a gate electrode / wiring) may be patterned. At this time, the problem that the WSi 2 of the tungsten polycide upper layer has a high reflectance and a step exists in the bird's beak portion of the element isolation region (LOCOS), and the fluctuation of the standing wave effect significantly occurs is avoided. Can not do.

【0006】そこで定在波効果を抑制する有効な方法と
して、反射防止膜の採用が不可欠となってくる。この反
射防止膜としては、有機系と無機系の材料によるものが
知られている。有機系材料は露光波長に吸収を有する色
素を含む高分子であり、下地材料層からの反射をほぼ完
全に遮断することができる。一方の無機系材料は、Ti
NやSiOx y :H等が知られており、これらのうち
CVD条件の制御により所望の光学定数(n,k)が得
られるSiOx y :Hが有望視されている。
Therefore, as an effective method for suppressing the standing wave effect, it is indispensable to employ an antireflection film. As the antireflection film, those made of organic and inorganic materials are known. The organic material is a polymer containing a dye that absorbs at the exposure wavelength, and can almost completely block reflection from the underlying material layer. One inorganic material is Ti
N and SiO x N y : H are known, and among them, SiO x N y : H which can obtain a desired optical constant (n, k) by controlling CVD conditions is considered to be promising.

【0007】[0007]

【発明が解決しようとする課題】このように寸法変換差
の低減に有効な反射防止膜ではあるが、そのエッチング
工程にはいくつかの問題点を含んでいる。 まずSiOx y :Hを用いた場合には、その組成がS
iやSiO2 あるいはSi3 4 の中間に位置するた
め、反射防止膜のエッチングにSiエッチング条件を採
用すると、酸素等の放出による形状異常や選択比低下が
起こりやすい。またSiO2 エッチング条件採用の場合
にはテーパ形状となり易く、寸法変換差が増大する。
Although such an antireflection film is effective for reducing the dimensional conversion difference, its etching process has several problems. First, when SiO x N y : H is used, the composition is S
Since it is located in the middle of i, SiO 2, or Si 3 N 4 , when Si etching conditions are employed for etching the antireflection film, shape abnormalities and decrease in selectivity due to release of oxygen and the like are likely to occur. Further, when the SiO 2 etching condition is adopted, a tapered shape is easily formed, and a dimensional conversion difference increases.

【0008】これに対し、有機系反射防止膜を用いる場
合には、酸素を主体とするエッチングガス系を用いてパ
ターニングするが、反射防止膜の組成がレジストの組成
に近いためエッチング選択比がとれず、反射防止膜のエ
ッチング時にレジスト膜の膜減りが激しく、本来の下地
材料層をエッチングする際にはすでにレジストマスクそ
のものに寸法変換差が発生している問題が生じる。また
下地材料層がLOCOSによる段差やDRAMセルによ
る段差を有する被エッチング基板の場合には、この上に
有機系反射防止膜を塗布した際に膜厚差が生じる。この
ため、有機系反射防止膜の膜厚部分のエッチング進行中
に膜薄部分には過剰なオーバーエッチングがかかり、こ
の部分に顕著なパターンの細り(負の寸法変換差)やア
ンダーカットが発生する。
On the other hand, when an organic antireflection film is used, patterning is performed using an etching gas system mainly composed of oxygen. However, since the composition of the antireflection film is close to the composition of the resist, the etching selectivity is low. However, when the antireflection film is etched, the thickness of the resist film is greatly reduced, and a problem arises in that a dimensional conversion difference has already occurred in the resist mask itself when the original underlying material layer is etched. In the case where the underlying material layer is a substrate to be etched having a step due to LOCOS or a step due to DRAM cell, a film thickness difference occurs when an organic antireflection film is applied thereon. For this reason, excessive etching is applied to the thin portion of the organic antireflection film while the film thickness of the organic antireflection film is in progress, and a remarkable pattern narrowing (negative dimensional conversion difference) or undercut occurs in this portion. .

【0009】本発明は上述した従来技術の問題点に鑑み
て提案するものである。すなわち本発明は、下地材料層
の段差の程度にかかわらず、寸法変換差を低減すること
が可能な有機系反射防止膜のプラズマエッチング方法を
提供することをその課題とする。
The present invention is proposed in view of the above-mentioned problems of the prior art. That is, an object of the present invention is to provide a plasma etching method for an organic antireflection film capable of reducing a dimensional conversion difference regardless of the level difference of a base material layer.

【0010】[0010]

【課題を解決するための手段】本発明は上述の課題を解
決するために提案するものである。すなわち本発明の有
機系反射防止膜のプラズマエッチング方法は、下地材料
層上に形成された有機系反射防止膜を、分子内にチオニ
ル基およびスルフリル基のいずれか一方と、ハロゲン原
子とを有するハロゲン系化合物を含むエッチングガスを
用いるとともに、被エッチング基板上に炭素系ポリマを
堆積しつつエッチングすることを特徴とする。
The present invention proposes to solve the above-mentioned problems. That is, the method for plasma-etching an organic anti-reflection film of the present invention comprises the steps of: forming an organic anti-reflection film formed on a base material layer into a halogen having one of a thionyl group and a sulfuryl group and a halogen atom in a molecule; In addition to using an etching gas containing a system compound, etching is performed while depositing a carbon-based polymer on a substrate to be etched.

【0011】また本発明の別の有機系反射防止膜のプラ
ズマエッチング方法は、下地材料層上に形成された有機
系反射防止膜を、分子内にチオニル基およびスルフリル
基のいずれか一方と、ハロゲン原子とを有するハロゲン
系化合物と、放電電離条件下でプラズマ中にイオウを放
出しうるイオウ系化合物と、を含むエッチングガスを用
いるとともに、被エッチング基板上に炭素系ポリマと、
イオウ系堆積物を堆積しつつエッチングすることを特徴
とする。
According to another plasma etching method for an organic anti-reflection film of the present invention, an organic anti-reflection film formed on a base material layer is provided with one of a thionyl group and a sulfuryl group and a halogen atom in a molecule. While using an etching gas containing a halogen-based compound having atoms and a sulfur-based compound capable of releasing sulfur into plasma under discharge ionization conditions, a carbon-based polymer on a substrate to be etched,
It is characterized by etching while depositing a sulfur-based deposit.

【0012】この分子内にチオニル基とハロゲン原子を
有する化合物は、SOF、SOCl、SOBr、SOC
2 等、一般式SOXn (XはF、Cl、BrおよびI
等のハロゲン原子を、nは2以下の自然数をそれぞれ示
す)で表される化合物を例示することができる。また分
子内にスルフリル基とハロゲン原子を有する化合物は、
SO2 2 、SO2 Cl2 、SO2 ClF、SO2 Br
F等一般式SO2 2(XはF、Cl、BrおよびI等
のハロゲン原子を示す)で表される化合物が例示され
る。これらの化合物は単独でも、混合して用いてもよ
い。また酸素系ガス等他のガスと混合して用いてもよ
い。
Compounds having a thionyl group and a halogen atom in the molecule include SOF, SOCl, SOBr, SOC
l 2 etc., the general formula SOX n (X is F, Cl, Br and I
And n represents a natural number of 2 or less). Compounds having a sulfuryl group and a halogen atom in the molecule are
SO 2 F 2 , SO 2 Cl 2 , SO 2 ClF, SO 2 Br
Compounds represented by the general formula SO 2 X 2 such as F (X represents a halogen atom such as F, Cl, Br and I) are exemplified. These compounds may be used alone or as a mixture. Further, it may be used by mixing with another gas such as an oxygen-based gas.

【0013】有機系反射防止膜のエッチング時には、被
エッチング基板温度を室温以下に制御することが望まし
い。ここで言う室温とは、通常の半導体装置の製造工程
で用いられるクリーンルーム内の温度のことである。ま
た温度の下限は特に制限はないが、エッチング装置の基
板ステージの冷却に通常用いられる冷媒の温度や、エッ
チングレートの選択等により決定される設計事項であ
る。また有機系反射防止膜のエッチング終了後に被エッ
チング基板を少なくとも90℃以上に加熱することが望
ましい。加熱温度の上限は特に制限はないが、エッチン
グに用いられるレジストマスクの耐熱温度、例えば18
0℃程度が目安となる。
During the etching of the organic antireflection film, it is desirable to control the temperature of the substrate to be etched to room temperature or lower. Here, the room temperature refers to a temperature in a clean room used in a normal semiconductor device manufacturing process. Although the lower limit of the temperature is not particularly limited, it is a design item determined by the temperature of the cooling medium usually used for cooling the substrate stage of the etching apparatus, the selection of the etching rate, and the like. Further, it is desirable to heat the substrate to be etched to at least 90 ° C. after the completion of the etching of the organic antireflection film. Although the upper limit of the heating temperature is not particularly limited, the upper limit temperature of the resist mask used for etching, for example, 18
A guideline is about 0 ° C.

【0014】次に作用の説明に移る。本発明者は、有機
系反射防止膜とレジストマスクとのエッチング選択比を
向上し、パタ−ン変換差を小さくするためには、側壁保
護膜の構成材料である炭素系ポリマの膜質を強化し、エ
ッチング耐性を高めることが極めて有効であることを見
いだした。すなわち、側壁保護膜のエッチング耐性を高
めることにより、異方性加工に必要な入射イオンエネル
ギを低減することができ、エッチング選択比を向上する
とともに、レジストマスクの後退を防止することができ
る。またラジカルの攻撃からパタ−ン側壁を保護する効
果も高まるので、サイドエッチングを防止することもで
きるので、この面からもパタ−ン変換差を低減すること
ができる。
Next, the operation will be described. In order to improve the etching selectivity between the organic antireflection film and the resist mask and to reduce the pattern conversion difference, the present inventor has strengthened the film quality of the carbon-based polymer which is a constituent material of the sidewall protective film. It has been found that increasing the etching resistance is extremely effective. That is, by increasing the etching resistance of the side wall protective film, the incident ion energy required for anisotropic processing can be reduced, the etching selectivity can be improved, and the resist mask can be prevented from receding. Further, the effect of protecting the pattern side wall from radical attack is enhanced, so that side etching can be prevented, and the pattern conversion difference can be reduced from this aspect as well.

【0015】本発明で採用する分子内にチオニル基ある
いはスルフリル基と、ハロゲン原子とを有するハロゲン
系化合物は、プラズマ中で解離して遊離のSO系あるい
はSO2 系化学種およびハロゲンを生成する。このう
ち、SO系あるいはSO2 系化学種はプラズマ中、特に
高密度プラズマ中では効率よく再解離して酸素系化学種
を生成し、これは有機系反射防止膜のエッチャントとな
る。再解離により生成するもう一方のイオウ系化学種
は、レジストマスクから分解生成する炭素あるいは炭化
水素のフラグメントと再結合して、CS結合を有する強
固な炭素系ポリマを形成する。このレジストマスクから
分解生成する炭素あるいは炭化水素のフラグメントは、
プラズマ中のハロゲンとも再結合および重合して、-(C
2) x- を基本主鎖構造とする炭素系ポリマを被エッチ
ング基板上に堆積する。これら炭素系ポリマは、いずれ
もレジストマスクの分解物のみから生成するポリマより
エッチング耐性の高いものである。
The halogen-based compound having a thionyl group or a sulfuryl group and a halogen atom in the molecule employed in the present invention dissociates in plasma to generate free SO-based or SO 2 -based chemical species and halogen. Among them, SO-based or SO 2 -based chemical species are efficiently redissolved in plasma, particularly in high-density plasma, to generate oxygen-based chemical species, which serve as an etchant for the organic antireflection film. The other sulfur-based species generated by re-dissociation recombines with carbon or hydrocarbon fragments decomposed from the resist mask to form a strong carbon-based polymer having CS bonds. The carbon or hydrocarbon fragments decomposed from this resist mask are
Recombination and polymerization also occur with the halogen in the plasma, resulting in-(C
X 2 ) A carbon-based polymer having x − as the basic main chain structure is deposited on the substrate to be etched. Each of these carbon-based polymers has higher etching resistance than a polymer formed from only a decomposition product of a resist mask.

【0016】一方、プラズマ中にはSO系あるいはSO
2 系化学種が一部未解離で存在するが、これらの化学種
は分極した構造をとるため、高い重合促進活性を有す
る。したがって、側壁保護膜として被エッチング基板上
に堆積する炭素系ポリマの重合度が高まる。この面から
も炭素系ポリマの膜質が強固なものとなり、側壁保護膜
のエッチング耐性を高める方向に働く。
On the other hand, the plasma contains SO-based or SO-based gas.
Although there are some undissociated 2- system species, these species have a polarized structure and therefore have high polymerization promoting activity. Therefore, the degree of polymerization of the carbon-based polymer deposited on the substrate to be etched as the sidewall protective film is increased. From this aspect as well, the film quality of the carbon-based polymer becomes strong and works in the direction of increasing the etching resistance of the sidewall protective film.

【0017】本発明は以上のように分子内にチオニル基
あるいはスルフリル基と、ハロゲン原子とを有するハロ
ゲン系化合物から、エッチャントと堆積性生成物の両方
を供給するものである。異方性形状を得るためのエッチ
ャントと堆積性生成物の両者のバランスは、プラズマエ
ッチング装置のソースパワーや基板バイアス、被エッチ
ング基板温度の制御により可能であり、かかるエッチン
グ条件の制御により分子内にチオニル基またはスルフリ
ル基と、ハロゲン原子とを有するハロゲン系化合物単独
ガスによる有機系反射防止膜のパターニングが可能であ
る。
The present invention supplies both an etchant and a deposition product from a halogen-based compound having a thionyl group or a sulfuryl group and a halogen atom in the molecule as described above. The balance between the etchant and the deposition product to obtain an anisotropic shape can be achieved by controlling the source power of the plasma etching apparatus, the substrate bias, and the temperature of the substrate to be etched. The organic antireflection film can be patterned by a single gas of a halogen-based compound having a thionyl group or a sulfuryl group and a halogen atom.

【0018】このように本発明は炭素系ポリマの膜質を
強固なものとしてエッチング耐性を高めることを基本的
な考え方とするが、過酷な条件下において、より一層の
寸法変換差低減策として、放電電離条件下でプラズマ中
にイオウを放出しうるイオウ系化合物を添加した混合ガ
スを用いることにより、イオウ系堆積物を炭素系ポリマ
とともに被エッチング基板上に堆積し、これを側壁保護
膜として用いる。このイオウ系堆積物は、分子内にチオ
ニル基あるいはスルフリル基と、ハロゲン原子とを有す
るハロゲン系化合物の解離によっても少量供給される
が、放電電離条件下でプラズマ中にイオウを放出しうる
イオウ系化合物を添加することにより、この堆積がより
確実なものとなる。
As described above, the basic concept of the present invention is to enhance the etching resistance by strengthening the film quality of the carbon-based polymer. By using a mixed gas containing a sulfur-based compound capable of releasing sulfur into plasma under ionization conditions, a sulfur-based deposit is deposited on a substrate to be etched together with a carbon-based polymer, and is used as a sidewall protective film. This sulfur-based deposit is supplied in a small amount by the dissociation of a halogen-based compound having a thionyl group or a sulfuryl group and a halogen atom in the molecule, but the sulfur-based deposit can release sulfur into plasma under discharge ionization conditions. The addition of the compound makes this deposition more reliable.

【0019】イオウ系堆積物としては元素状のイオウの
他に、プラズマ中の窒素系化学種との反応により生成す
る窒化イオウ、および窒化イオウの重合生成物である
(SN)n すなわちポリチアジルがある。なかでもポリ
チアジルは常圧下では208℃、プラズマエッチングに
用いる通常の減圧条件下では140〜150℃付近まで
は安定に存在する無機ポリマであり、イオン衝撃耐性や
ラジカル攻撃耐性が高い。イオウ系堆積物は、エッチン
グ終了後に被エッチング基板を加熱することにより容易
に昇華除去できるので、被エッチング基板に汚染を与え
る虞はない。昇華温度は元素状のイオウで約90℃、ポ
リチアジルで約140〜150℃である。これらイオウ
系堆積物は、レジストマスクのアッシング時に同時に除
去することもできる。
The sulfur-based deposits include, in addition to elemental sulfur, sulfur nitride generated by reaction with nitrogen-based species in plasma, and (SN) n , a polymerization product of sulfur nitride, that is, polythiazyl. . Among them, polythiazyl is an inorganic polymer stably existing at 208 ° C. under normal pressure and around 140 ° C. to 150 ° C. under ordinary reduced pressure conditions used for plasma etching, and has high ion impact resistance and radical attack resistance. The sulfur-based deposit can be easily removed by sublimation by heating the substrate to be etched after the completion of the etching, so that there is no possibility of causing contamination to the substrate to be etched. The sublimation temperature is about 90C for elemental sulfur and about 140-150C for polythiazyl. These sulfur-based deposits can be removed simultaneously with the ashing of the resist mask.

【0020】[0020]

【実施例】以下、本発明の具体的実施例につき添付図面
を参照して説明する。なお本発明の有機系反射防止膜の
プラズマエッチング方法は、平行平板型RIEエッチン
グ装置等、従来タイプのエッチング装置を用いて施すこ
とが可能であるが、エッチングガスの解離度の促進、大
口径の被エッチング基板への対応、そして高精度で均一
なエッチング処理の観点からは、ECR(Electr
onCyclotron Resonance)プラズ
マエッチング装置、MCR(Magnetically
Confined Reactor)エッチング装
置、ヘリコン波プラズマエッチング装置あるいはICP
(Inductively Coupled Plas
ma)エッチング装置等の低圧・高密度プラズマエッチ
ング装置の採用が望ましい。またいずれのプラズマエッ
チング装置においても、被エッチング基板を載置する基
板ステージには基板バイアスを印加するための高周波電
源、被エッチング基板を冷却するための冷媒(例えば、
フロリナート:商品名)の循環手段、および加熱するた
めの抵抗加熱ヒータ等の加熱手段、更に単極式静電チャ
ック等が設置されていることが望ましい。
Embodiments of the present invention will be described below with reference to the accompanying drawings. In addition, the plasma etching method of the organic antireflection film of the present invention can be performed using a conventional type etching apparatus such as a parallel plate type RIE etching apparatus. From the viewpoint of handling a substrate to be etched and high-precision and uniform etching processing, ECR (Electr
onCyclotron Resonance plasma etching equipment, MCR (Magnetically)
(Confined Reactor) etching equipment, helicon wave plasma etching equipment or ICP
(Inductively Coupled Plas
ma) It is desirable to use a low pressure / high density plasma etching apparatus such as an etching apparatus. In any of the plasma etching apparatuses, a high frequency power supply for applying a substrate bias to a substrate stage on which a substrate to be etched is mounted, and a refrigerant for cooling the substrate to be etched (for example,
It is desirable to provide a circulating means of Fluorinert (trade name), a heating means such as a resistance heater for heating, and a monopolar electrostatic chuck.

【0021】実施例1 本実施例はタングステンポリサイドからなるゲート電極
およびゲート電極からLOCOS上に延在する配線、す
なわちゲート電極・配線の加工に本発明の有機系反射防
止膜のプラズマエッチング方法を適用した例であり、こ
の工程を図1および図2を参照して説明する。
Embodiment 1 In this embodiment, a plasma etching method for an organic antireflection film of the present invention is used for processing a gate electrode made of tungsten polycide and a wiring extending from the gate electrode onto LOCOS, that is, processing of the gate electrode and wiring. This is an example of application, and this step will be described with reference to FIGS.

【0022】まず図1(a)に示すように、シリコン等
の半導体基板1に素子間分離領域となるLOCOS2を
常法により形成し、熱酸化によりゲート絶縁膜3を5n
m、減圧CVDにより多結晶シリコン4を100nm、
プラズマCVDによりWSix 5を同じく100nmの
厚さに順次形成した。本実施例においては、多結晶シリ
コン4およびWSix 5からなるタングステンポリサイ
ドが下地材料層に相当し、ここにはLOCOS2に起因
する段差が形成されている。したがって、この下地材料
層上に直接レジスト膜を塗布し、これに露光を加えても
高反射率のWSix 5、特にLOCOS2の段差部での
不規則な光反射のために高精度の露光を施すことはでき
ない。
First, as shown in FIG. 1A, a LOCOS 2 serving as an element isolation region is formed on a semiconductor substrate 1 of silicon or the like by a conventional method, and a gate insulating film 3 is formed by thermal oxidation to a thickness of 5 n.
m, 100 nm of polycrystalline silicon 4 by low pressure CVD,
It was sequentially formed to a thickness of likewise 100nm the WSi x 5 by plasma CVD. In this embodiment, a tungsten polycide made of polycrystalline silicon 4 and WSi x 5 corresponds to a base material layer, here is formed a step due to LOCOS2. Accordingly, the base material directly onto the layer a resist film is applied, highly accurate exposure for irregular light reflection at this WSi x 5 having a high reflectance be added exposure, in particular stepped portion LOCOS2 It cannot be applied.

【0023】そこで図1(b)に示すようにWSix
上に有機系反射防止膜6を形成した。本実施例において
は、有機系反射防止膜材料としてDUV−18(Bre
wer Science社商品名)をスピンコーティン
グ法により塗布した。有機系反射防止膜6の乾燥後の厚
さは、LOCOS2領域上で70nm、ゲート絶縁膜3
領域上で150nmとした。この結果、有機系反射防止
膜6表面はほぼ平坦に形成された。
[0023] Therefore WSi x 5 as shown in FIG. 1 (b)
An organic antireflection film 6 was formed thereon. In the present embodiment, DUV-18 (Bre
was applied by a spin coating method. The thickness of the organic antireflection film 6 after drying is 70 nm on the LOCOS2 region,
It was set to 150 nm on the region. As a result, the surface of the organic antireflection film 6 was formed almost flat.

【0024】つぎに図1(c)に示すように有機系反射
防止膜6上にレジストパターン7を形成する。本実施例
では有機系反射防止膜6上にレジストを塗布後、エキシ
マレーザステッパによる露光および現像により、0.2
5μm幅の複数のレジストパターン7をLOCOS2領
域上およびゲート絶縁膜3領域上に形成した。本リソグ
ラフィ工程においては、LOCOS2による段差を有
し、しかも反射率の大きいWSix 5上での露光ではあ
るが、有機系反射防止膜6の反射防止効果により定在波
や段差の影響なく高精度のレジストパターン7が形成さ
れた。
Next, as shown in FIG. 1C, a resist pattern 7 is formed on the organic antireflection film 6. In this embodiment, a resist is applied on the organic anti-reflection film 6 and then exposed and developed by an excimer laser stepper to form a resist.
A plurality of resist patterns 7 having a width of 5 μm were formed on the LOCOS2 region and the gate insulating film 3 region. In this lithography process it has a step due LOCOS2, moreover albeit at exposure on large WSi x 5 in reflectance, standing waves or step height accuracy without the influence of the anti-reflection effect of the organic antireflection film 6 The resist pattern 7 was formed.

【0025】有機系反射防止膜のプラズマエッチング工
程 つぎに図1(c)に示す被エッチング基板を基板バイア
ス印加型ECRプラズマエッチング装置の基板ステージ
上にセッティングし、一例として下記プラズマエッチン
グ条件によりレジストパターン7をエッチングマスクと
して有機系反射防止膜6をパターニングした。 SOCl流量 40 SCCM ガス圧力 1.0 Pa マイクロ波出力 1200 W(2.45GHz) RFバイアス 100 W(800kHz) 被エッチング基板温度 −20 ℃ エッチング量 200 nm エッチング終了後の状態を図2(d)に示す。本エッチ
ング工程においては、レジストパタ−ン7の分解生成物
と、高密度プラズマによりSOClから解離生成したイ
オウ系化学種、および塩素とが再結合することにより、
CS結合を有し、-(CCl2) x- を基本主鎖構造とする
重合度の高い炭素系ポリマが被エッチング基板上に堆積
し、イオン照射が少ないレジストマスクの側壁やパター
ニングされつつある有機系反射防止膜6パターンの側壁
に選択的に堆積して強固な側壁保護膜8を形成する。こ
の結果、LOCOS2領域上の有機系反射防止膜6にお
いては、200%近いオーバーエッチングがかかるにも
かかわらず、この部分の有機系反射防止膜6パターンに
寸法変換差やアンダーカットが発生することなくパター
ニングが終了した。ゲート絶縁膜3領域上の有機系反射
防止膜6パターンについても同様であった。またレジス
トパターン7が後退する現象も見られなかった。
Next, the substrate to be etched shown in FIG. 1C is set on a substrate stage of an ECR plasma etching apparatus of a substrate bias application type, and as an example, a resist pattern is formed under the following plasma etching conditions. The organic antireflection film 6 was patterned using 7 as an etching mask. SOCl flow rate 40 SCCM Gas pressure 1.0 Pa Microwave output 1200 W (2.45 GHz) RF bias 100 W (800 kHz) Substrate to be etched temperature -20 ° C Etching amount 200 nm The state after the end of etching is shown in FIG. Show. In this etching step, the decomposition products of the resist pattern 7 are recombined with sulfur-based chemical species dissociated and generated from SOCl by high-density plasma, and chlorine.
Highly polymerized carbon-based polymer with CS bonds and-(CCl 2 ) x -as the basic main chain structure is deposited on the substrate to be etched, and the side walls of the resist mask and the organic layer being patterned are less exposed to ion irradiation. The strong anti-reflection film 6 is selectively deposited on the side wall of the pattern to form a strong side wall protection film 8. As a result, in the organic anti-reflection film 6 on the LOCOS 2 region, despite the over-etching of almost 200%, no dimensional conversion difference or undercut occurs in the pattern of the organic anti-reflection film 6 in this portion. The patterning has been completed. The same applies to the organic antireflection film 6 pattern on the gate insulating film 3 region. Further, the phenomenon that the resist pattern 7 receded was not observed.

【0026】この後、同じ基板バイアス印加型ECRプ
ラズマエッチング装置を用い、エッチング条件を切り替
えてWSix 5および多結晶シリコン4を1ステップで
パターニングした。エッチング条件の一例を下記に示
す。 Cl2 流量 80 SCCM O2 流量 8 SCCM ガス圧力 0.4 Pa マイクロ波出力 900 W(2.45GHz) RFバイアス 80 W(800kHz) (メインエッチング) RFバイアス 30 W(800kHz) (オーバーエッチング) 被エッチング基板温度 20 ℃ オーバーエッチング 20 % 本エッチング工程により、高精度にパターニングされた
レジストパターン7および有機系反射防止膜6パターン
をエッチングマスクとして、WSix 5および多結晶シ
リコン4が0.25μm幅に正確に異方性エッチングさ
れた。エッチング終了後の状態を図2(e)に示す。
[0026] Then, using the same substrate bias application type ECR plasma etching apparatus, patterning the WSi x 5 and the polycrystalline silicon 4 in one step by switching the etching conditions. An example of the etching conditions is shown below. Cl 2 flow rate 80 SCCM O 2 flow rate 8 SCCM Gas pressure 0.4 Pa Microwave output 900 W (2.45 GHz) RF bias 80 W (800 kHz) (Main etching) RF bias 30 W (800 kHz) (Over etching) Etching the substrate temperature 20 ° C. over-etching of 20% the etching process, the patterned resist pattern 7 and the organic anti-reflection film 6 pattern with high precision as an etching mask, WSi x 5 and the polycrystalline silicon 4 is exactly 0.25μm width Anisotropically etched. FIG. 2E shows the state after the completion of the etching.

【0027】この後、例えばアッシング処理を施すこと
により、レジストパターン7、有機系反射防止膜6パタ
ーンおよび側壁保護膜8を完全に除去する。この結果、
図2(f)に示すように、LOCOS2領域上およびゲ
ート絶縁膜3上のいずれにおいても、パターン変換差の
ないポリサイド構造の微細なゲート電極・配線が形成さ
れた。本実施例によれば、段差を有する下地材料層上の
有機系反射防止膜を、SOClガス単独でプラズマエッ
チングすることにより、大過剰のオーバーエッチングを
施しても有機系反射防止膜パターンのアンダーカットや
寸法変換差を防止することができる。
Thereafter, for example, an ashing process is performed to completely remove the resist pattern 7, the pattern of the organic antireflection film 6, and the side wall protective film 8. As a result,
As shown in FIG. 2F, a fine gate electrode and wiring having a polycide structure having no pattern conversion difference were formed on both the LOCOS 2 region and the gate insulating film 3. According to this embodiment, the organic anti-reflection film on the base material layer having the step is plasma-etched with the SOCl gas alone, so that the organic anti-reflection film pattern is undercut even when a large excessive over-etching is performed. And a dimensional conversion difference can be prevented.

【0028】実施例2 本実施例は、前実施例1に準じてタングステンポリサイ
ドからなるゲート電極・配線の加工に本発明を適用した
例であり、この工程を再度図1および図2の一部を参照
して説明する。但し前実施例1と重複する部分の説明は
省略し、本実施例の特徴部分のみを記す。
Embodiment 2 This embodiment is an example in which the present invention is applied to the processing of a gate electrode and a wiring made of tungsten polycide according to the first embodiment, and this step is repeated in FIG. 1 and FIG. The description will be made with reference to FIG. However, description of the same parts as in the first embodiment will be omitted, and only the features of the present embodiment will be described.

【0029】本実施例で採用した被エッチング基板は、
前実施例1で図1(c)を参照して説明したものと同様
である。
The substrate to be etched employed in this embodiment is:
This is the same as that described in the first embodiment with reference to FIG.

【0030】有機系反射防止膜のプラズマエッチング工
程 図1(c)に示す被エッチング基板を、本実施例におい
てはMCRタイプのプラズマエッチング装置の基板ステ
ージ上にセッティングし、一例として下記プラズマエッ
チング条件によりレジストパターン7をエッチングマス
クとして有機系反射防止膜6をパターニングした。 SOCl2 流量 30 SCCM ガス圧力 1.0 Pa ソ−ス出力 1000 W(13.56MHz) RFバイアス 50 W(450kHz) 被エッチング基板温度 0 ℃ エッチング量 200 nm エッチング終了後の状態を図2(d)に示す。本エッチ
ング工程は前実施例1に準じたメカニズムにより進行す
るが、堆積物の生成を促進する塩素の供給量が実施例1
より多いので、側壁保護の効果がより強化され、室温に
近い被エッチング基板温度でのプロセスが可能である。
この結果、LOCOS2領域上の有機系反射防止膜6に
おいては、200%近いオーバーエッチングがかかるに
もかかわらず、この部分の有機系反射防止膜6パターン
に寸法変換差やアンダーカットが発生することなくパタ
ーニングが終了した。ゲート絶縁膜3領域上の有機系反
射防止膜6パターンについても同様であった。またレジ
ストパターン7が後退する現象も見られなかった。
Plasma Etching Step of Organic Antireflection Film The substrate to be etched shown in FIG. 1C is set on a substrate stage of an MCR type plasma etching apparatus in this embodiment. The organic antireflection film 6 was patterned using the resist pattern 7 as an etching mask. SOCl 2 flow rate 30 SCCM Gas pressure 1.0 Pa Source output 1000 W (13.56 MHz) RF bias 50 W (450 kHz) Substrate to be etched 0 ° C. Etching amount 200 nm State after etching is completed FIG. 2 (d) Shown in This etching step proceeds by the same mechanism as in the first embodiment. However, the supply amount of chlorine for accelerating the formation of deposits is increased in the first embodiment.
Since the number is larger, the effect of protecting the side wall is further enhanced, and the process at the substrate temperature to be etched close to room temperature is possible.
As a result, in the organic anti-reflection film 6 on the LOCOS 2 region, despite the over-etching of almost 200%, no dimensional conversion difference or undercut occurs in the pattern of the organic anti-reflection film 6 in this portion. The patterning has been completed. The same applies to the organic antireflection film 6 pattern on the gate insulating film 3 region. Further, the phenomenon that the resist pattern 7 receded was not observed.

【0031】この後、同じ基板バイアス印加型MCRプ
ラズマエッチング装置を用い、エッチング条件を切り替
えてWSix 5および多結晶シリコン4を1ステップで
パターニングした。エッチング条件の一例を下記に示
す。 Cl2 流量 80 SCCM O2 流量 2 SCCM ガス圧力 0.3 Pa ソース出力 900 W(13.56MHz) RFバイアス 60 W(450kHz) (メインエッチング) RFバイアス 20 W(450kHz) (オーバーエッチング) 被エッチング基板温度 70 ℃ オーバーエッチング 20 % 本エッチング工程により、高精度にパターニングされた
レジストパターン7および有機系反射防止膜6パターン
をエッチングマスクとして、WSix 5および多結晶シ
リコン4が0.25μm幅に正確に異方性エッチングさ
れた。エッチング終了後の状態を図2(e)に示す。
[0031] Then, using the same substrate bias application type MCR plasma etching apparatus, patterning the WSi x 5 and the polycrystalline silicon 4 in one step by switching the etching conditions. An example of the etching conditions is shown below. Cl 2 flow rate 80 SCCM O 2 flow rate 2 SCCM Gas pressure 0.3 Pa Source output 900 W (13.56 MHz) RF bias 60 W (450 kHz) (Main etching) RF bias 20 W (450 kHz) (Over etching) Substrate to be etched the temperature 70 ° C. over-etching of 20% the etching process, the patterned resist pattern 7 and the organic anti-reflection film 6 pattern as an etching mask with high precision, exactly WSi x 5 and the polycrystalline silicon 4 to 0.25μm width Anisotropically etched. FIG. 2E shows the state after the completion of the etching.

【0032】この後、例えばアッシング処理は前実施例
1に準じて施せばよい。この結果、図2(f)に示すよ
うに、LOCOS2領域上およびゲート絶縁膜3上のい
ずれにおいても、パターン変換差のないポリサイド構造
の微細なゲート電極・配線が形成された。本実施例によ
れば、段差を有する下地材料層上の有機系反射防止膜
を、SOCl2 ガス単独でプラズマエッチングすること
により、前実施例1より室温に近い被エッチング基板温
度を採用して大過剰のオーバーエッチングを施しても、
有機系反射防止膜パターンのアンダーカットや寸法変換
差を防止することができる。
Thereafter, for example, an ashing process may be performed according to the first embodiment. As a result, as shown in FIG. 2F, a fine gate electrode and wiring having a polycide structure having no pattern conversion difference were formed on both the LOCOS 2 region and the gate insulating film 3. According to this embodiment, the organic antireflection film on the stepped base material layer is plasma-etched with SOCl 2 gas alone, so that the substrate temperature to be etched closer to room temperature than in the previous embodiment 1 is adopted. Even if you apply excessive over-etching,
It is possible to prevent undercut and dimensional conversion difference of the organic antireflection film pattern.

【0033】実施例3 本実施例はDRAM(Dynamic Random
Access Memory)の記憶ノード電極の加工
工程に本発明の有機系反射防止膜のプラズマエッチング
方法を適用した例であり、この工程を図3および図4を
参照して説明する。
Embodiment 3 This embodiment relates to a DRAM (Dynamic Random).
This is an example in which the plasma etching method for an organic anti-reflection film of the present invention is applied to a process of processing a storage node electrode of an access memory, and this process will be described with reference to FIGS.

【0034】本実施例で採用した試料は、図3(a)に
示す構造のもので、シリコン等の半導体基板1上にタン
グステンポリサイドからなるワード線9aおよびビット
線9b、多結晶シリコンからなる配線プラグ12を有す
る下層層間絶縁膜10、下層層間絶縁膜10上に形成さ
れた多結晶シリコン4、そしてSiO2 からなる上層層
間絶縁膜11が順次形成されたものである。このうち、
多結晶シリコン4は将来シリンダ型記憶ノード電極の底
部となるもので、減圧CVDにより100nmの厚さに
形成した。また上層層間絶縁膜11はプラズマCVDに
より600nmの厚さに形成したものである。上層層間
絶縁膜11の表面はワード線9aおよびビット線9bに
よる段差が形成されており、この上に直接レジスト膜を
形成して露光を施しても、高精度のレジストパターンを
得ることはできない。
The sample employed in this embodiment has the structure shown in FIG. 3A, and comprises a word line 9a and bit line 9b made of tungsten polycide and a polycrystalline silicon on a semiconductor substrate 1 such as silicon. A lower interlayer insulating film 10 having a wiring plug 12, a polycrystalline silicon 4 formed on the lower interlayer insulating film 10, and an upper interlayer insulating film 11 made of SiO 2 are sequentially formed. this house,
The polycrystalline silicon 4 will be the bottom of the cylinder type storage node electrode in the future, and is formed to a thickness of 100 nm by low pressure CVD. The upper interlayer insulating film 11 is formed to a thickness of 600 nm by plasma CVD. A step is formed on the surface of the upper interlayer insulating film 11 due to the word lines 9a and the bit lines 9b. Even if a resist film is formed directly thereon and exposed to light, a highly accurate resist pattern cannot be obtained.

【0035】そこで図3(b)に示すように上層層間絶
縁膜11上に有機系反射防止膜6を形成した。本実施例
においても、有機系反射防止膜材料としてDUV−18
(Brewer Science社商品名)をスピンコ
ーティング法により塗布した。有機系反射防止膜6の乾
燥後の厚さは、段差凸部のDRAMセル領域上で70n
m、段差凹部の周辺回路上で250nmとした。この結
果、有機系反射防止膜6表面はほぼ平坦に形成された。
つぎに有機系反射防止膜6上にレジストパターン7を形
成する。本実施例では有機系反射防止膜6上にレジスト
を塗布後、エキシマレーザステッパによる露光および現
像により、短辺0.25μm、長辺0.6μmのレジス
トパターン7を被エッチング基板上の複数の配線プラグ
12上にドット状に形成した。本リソグラフィ工程にお
いては、有機系反射防止膜6の反射防止効果により定在
波や段差の影響なく高精度のレジストパターン7が形成
された。
Therefore, an organic antireflection film 6 was formed on the upper interlayer insulating film 11 as shown in FIG. Also in this embodiment, DUV-18 is used as an organic antireflection film material.
(Brewer Science) was applied by spin coating. The thickness of the organic anti-reflection film 6 after drying is 70 n on the DRAM cell region at the stepped portion.
m, 250 nm on the peripheral circuit of the step recess. As a result, the surface of the organic antireflection film 6 was formed almost flat.
Next, a resist pattern 7 is formed on the organic antireflection film 6. In this embodiment, after a resist is applied on the organic antireflection film 6, a resist pattern 7 having a short side of 0.25 μm and a long side of 0.6 μm is formed on the substrate to be etched by exposing and developing with an excimer laser stepper. A dot was formed on the plug 12. In this lithography step, a highly accurate resist pattern 7 was formed without the influence of standing waves or steps due to the antireflection effect of the organic antireflection film 6.

【0036】有機系反射防止膜のプラズマエッチング工
程 つぎに図3(b)に示す被エッチング基板をヘリコン波
プラズマエッチング装置の基板ステージ上にセッティン
グし、一例として下記プラズマエッチング条件によりレ
ジストパターン7をエッチングマスクとして有機系反射
防止膜6をパターニングした。 SO2 Cl2 流量 40 SCCM ガス圧力 1.0 Pa ソース出力 1200 W(13.56MHz) RFバイアス 50 W(400kHz) 被エッチング基板温度 −30 ℃ エッチング量 300 nm エッチング終了後の状態を図3(c)に示す。本エッチ
ング工程においては、レジストパタ−ン7の分解生成物
と、高密度プラズマによりSO2 Cl2 から解離生成し
た、イオウ系化学種、および塩素とが再結合することに
より、CS結合を有し、-(CCl2) x- を基本主鎖構造
とする重合度の高い炭素系ポリマが被エッチング基板上
に堆積し、図3(c)に示すようにイオン照射が少ない
レジストパタ−ン7の側壁やパターニングされつつある
有機系反射防止膜6パターンの側壁に選択的に堆積し
て、強固な側壁保護膜8を形成する。この結果、記憶ノ
ード領域上の有機系反射防止膜6においては、250%
超のオーバーエッチングがかかるにもかかわらず、この
部分の有機系反射防止膜6パターンに寸法変換差が発生
することなくパターニングが終了した。またレジストパ
ターン7が後退する現象も見られなかった。
Next, the substrate to be etched shown in FIG. 3B is set on a substrate stage of a helicon wave plasma etching apparatus, and as an example, the resist pattern 7 is etched under the following plasma etching conditions. The organic antireflection film 6 was patterned as a mask. SO 2 Cl 2 flow rate 40 SCCM Gas pressure 1.0 Pa Source output 1200 W (13.56 MHz) RF bias 50 W (400 kHz) Substrate to be etched temperature −30 ° C. Etching amount 300 nm The state after the end of etching is shown in FIG. ). In the present etching step, a decomposition product of the resist pattern 7 and a sulfur-based species and chlorine dissociated and generated from SO 2 Cl 2 by high-density plasma are recombined to have a CS bond. A highly polymerizable carbon-based polymer having-(CCl 2 ) x -as a basic main chain structure is deposited on the substrate to be etched, and as shown in FIG. A strong sidewall protective film 8 is formed by selectively depositing on the sidewall of the organic antireflection film 6 being patterned. As a result, in the organic anti-reflection film 6 on the storage node region, 250%
Despite the excessive over-etching, the patterning was completed without generating a dimensional conversion difference in the pattern of the organic antireflection film 6 in this portion. Further, the phenomenon that the resist pattern 7 receded was not observed.

【0037】この後、同じヘリコン波プラズマエッチン
グ装置を用い、エッチング条件を切り替えて上層層間絶
縁膜11および多結晶シリコン4を連続的にパターニン
グした。エッチング条件の一例を下記に示す。 上層層間絶縁膜のエッチング工程 C4 8 流量 100 SCCM O2 流量 10 SCCM ガス圧力 0.4 Pa ソース出力 1200 W(13.56MHz) RFバイアス 200 W(400kHz) 被エッチング基板温度 −40 ℃ オーバーエッチング 20 % 多結晶シリコンのエッチング工程 Cl2 流量 50 SCCM O2 流量 5 SCCM ガス圧力 0.4 Pa ソース出力 900 W(13.56MHz) RFバイアス 70 W(400kHz) (メインエッチング) RFバイアス 20 W(400kHz) (オーバーエッチング) 被エッチング基板温度 −40 ℃ オーバーエッチング 20 % 本エッチング工程により、高精度にパターニングされた
レジストパターン7および有機系反射防止膜6パターン
をエッチングマスクとして、上層層間絶縁膜11および
多結晶シリコン4が短辺0.25μm幅に正確に異方性
エッチングされた。エッチング終了後の状態を図4
(d)に示す。
Thereafter, using the same helicon wave plasma etching apparatus, the etching conditions were switched and the upper interlayer insulating film 11 and the polycrystalline silicon 4 were continuously patterned. An example of the etching conditions is shown below. Etching step of upper interlayer insulating film C 4 F 8 flow rate 100 SCCM O 2 flow rate 10 SCCM gas pressure 0.4 Pa Source output 1200 W (13.56 MHz) RF bias 200 W (400 kHz) Substrate temperature to be etched −40 ° C. Overetching 20% polycrystalline silicon etching process Cl 2 flow rate 50 SCCM O 2 flow rate 5 SCCM gas pressure 0.4 Pa Source output 900 W (13.56 MHz) RF bias 70 W (400 kHz) (Main etching) RF bias 20 W (400 kHz) (Over-etching) Substrate to be etched -40 ° C Over-etching 20% By this etching process, the resist pattern 7 and the organic anti-reflection film 6 which are patterned with high precision are used as an etching mask. Layer interlayer insulating film 11 and the polycrystalline silicon 4 is correctly anisotropically etching the short side 0.25μm width. FIG. 4 shows the state after the etching is completed.
(D).

【0038】この後、例えばアッシング処理を施すこと
により、レジストパターン7、有機系反射防止膜6パタ
ーンおよび側壁保護膜8を完全に除去する。この結果、
図4(e)に示すように、配線プラグ12上にパターン
変換差のない多結晶シリコン4パターンが形成された。
Thereafter, for example, an ashing process is performed to completely remove the resist pattern 7, the organic antireflection film 6 pattern, and the side wall protection film 8. As a result,
As shown in FIG. 4E, a polycrystalline silicon 4 pattern having no pattern conversion difference was formed on the wiring plug 12.

【0039】この後の工程は、例えば減圧CVDにより
多結晶シリコン膜(図示せず)を成膜し、これをエッチ
バックすることにより図4(f)に示すようにシリンダ
型記憶ノードの側壁部13を形成する。つぎに希フッ酸
等により上層層間絶縁膜11パターンを抜き去ることに
より、シリンダ型記憶ノード電極を得る。この後常法に
より誘電体膜およびキャパシタ電極を形成することによ
り、シリンダ型のキャパシタセルを完成する。本実施例
によれば、段差を有する下地材料層上の有機系反射防止
膜を、SO2Cl2 ガス単独でプラズマエッチングする
ことにより、大過剰のオーバーエッチングを施しても、
有機系反射防止膜パターンのアンダーカットや寸法変換
差を防止することができる。この結果、大容量の微細記
憶ノードを段差下地材料層上に高精度に加工することが
可能である。
In the subsequent steps, a polycrystalline silicon film (not shown) is formed by, for example, low-pressure CVD, and this is etched back to form a side wall portion of the cylinder type storage node as shown in FIG. 13 is formed. Next, the cylinder-type storage node electrode is obtained by extracting the pattern of the upper interlayer insulating film 11 with dilute hydrofluoric acid or the like. Thereafter, a dielectric film and a capacitor electrode are formed by a conventional method, thereby completing a cylindrical capacitor cell. According to this embodiment, the organic anti-reflection film on the base material layer having a step is subjected to plasma etching with SO 2 Cl 2 gas alone, so that a large excess over etching is performed.
It is possible to prevent undercut and dimensional conversion difference of the organic antireflection film pattern. As a result, a large-capacity fine storage node can be processed with high precision on the step underlying material layer.

【0040】実施例4 本実施例は前実施例3に準じ、側壁保護膜としてイオウ
系堆積物をも併用しつつ、DRAMの記憶ノード電極の
加工工程に本発明の有機系反射防止膜のプラズマエッチ
ング方法を適用した例であり、この工程を再度図3およ
び図4を参照して説明する。但し実施例3と重複する部
分の説明は省略し、本実施例の特徴部分のみを記す。
Embodiment 4 This embodiment is similar to the previous embodiment 3, except that a sulfur-based deposit is also used as a side wall protective film, and the plasma of the organic anti-reflection film of the present invention is used in the process of processing the storage node electrode of the DRAM. This is an example in which an etching method is applied, and this step will be described again with reference to FIGS. However, description of the same parts as in the third embodiment will be omitted, and only the features of the present embodiment will be described.

【0041】本実施例で採用した被エッチング基板は、
前実施例3で図3(b)を参照して説明したものに準じ
る。この被エッチング基板を基板バイアス印加型ECR
プラズマエッチング装置の基板ステージ上にセッティン
グし、一例として下記プラズマエッチング条件により、
有機系反射防止膜6のパターニングをおこなった。 有機系反射防止膜のプラズマエッチング工程 SOBr流量 30 SCCM S2 Br2 流量 30 SCCM ガス圧力 1.0 Pa マイクロ波出力 1200 W(2.45GHz) RFバイアス 100 W(800kHz) 被エッチング基板温度 10 ℃ エッチング量 300 nm エッチング終了後の状態を図3(c)に示す。本エッチ
ング工程においては、レジストパターン7の分解生成物
と、高密度プラズマによりSOBrから解離生成したイ
オウ系化学種、および臭素とが再結合することにより、
CS結合を有し、-(CBr2) x- を基本主鎖構造とする
重合度の高い炭素系ポリマが被エッチング基板上に堆積
し、図3(c)に示すようにイオン照射が少ないレジス
トパターン7の側壁やパターニングされつつある有機系
反射防止膜6パターンの側壁に選択的に堆積して強固な
側壁保護膜8を形成する。特に本実施例においては、蒸
気圧の小さい-(CBr2) x- を基本主鎖構造とする炭素
系ポリマの採用により、前実施例3と比較して炭素系ポ
リマの堆積量が増加し、またエッチング耐性が高まった
ことにより、前実施例3に比べて高い被エッチング基板
温度を採用しているにかかわらず、また250%超のオ
ーバーエッチングがかかるにもかかわらず、記憶ノード
領域上の有機系反射防止膜6パターンに寸法変換差が発
生することなくパターニングが終了した。またレジスト
パターン7が後退する現象も見られなかった。
The substrate to be etched employed in this embodiment is:
According to the third embodiment described with reference to FIG. The substrate to be etched is applied to a substrate bias applying type ECR.
Set on the substrate stage of the plasma etching apparatus, as an example, under the following plasma etching conditions,
The organic antireflection film 6 was patterned. Plasma etching process of organic antireflection film SOBr flow rate 30 SCCM S 2 Br 2 flow rate 30 SCCM Gas pressure 1.0 Pa Microwave output 1200 W (2.45 GHz) RF bias 100 W (800 kHz) Etching substrate temperature 10 ° C. Etching FIG. 3C shows the state after the completion of the etching with the amount of 300 nm. In the present etching step, the decomposition product of the resist pattern 7, the sulfur-based chemical species dissociated and generated from SOBr by high-density plasma, and bromine are recombined,
A highly polymerizable carbon-based polymer having a CS bond and having-(CBr 2 ) x -as a basic main chain structure is deposited on the substrate to be etched, and as shown in FIG. A strong side wall protective film 8 is formed by selectively depositing on the side wall of the pattern 7 and the side wall of the organic anti-reflection film 6 being patterned. In particular, in the present embodiment, by adopting a carbon-based polymer having-(CBr 2 ) x -having a low vapor pressure as a basic main chain structure, the deposition amount of the carbon-based polymer increases as compared with the previous embodiment 3, In addition, due to the increased etching resistance, the organic layer on the storage node region is formed despite the fact that the substrate temperature to be etched is higher than that in the third embodiment and that overetching of more than 250% is applied. The patterning was completed without generating a dimensional conversion difference in the pattern of the system antireflection film 6. Further, the phenomenon that the resist pattern 7 receded was not observed.

【0042】この後、同じ基板バイアス印加型ECRプ
ラズマエッチング装置を用い、エッチング条件を切り替
えて上層層間絶縁膜11および多結晶シリコン4を連続
的にパターニングした。エッチング条件の一例を下記に
示す。 上層層間絶縁膜のエッチング工程 CHF3 流量 100 SCCM O2 流量 10 SCCM ガス圧力 0.4 Pa マイクロ波出力 1200 W(13.56MHz) RFバイアス 300 W(800kHz) 被エッチング基板温度 0 ℃ オーバーエッチング 20 % 多結晶シリコンのエッチング工程 Cl2 流量 50 SCCM ガス圧力 0.4 Pa マイクロ波出力 900 W(13.56MHz) RFバイアス 80 W(800kHz) (メインエッチング) RFバイアス 30 W(800kHz) (オーバーエッチング) 被エッチング基板温度 0 ℃ オーバーエッチング 20 % 本エッチング工程により、高精度にパターニングされた
レジストパターン7および有機系反射防止膜6パターン
をエッチングマスクとして、上層層間絶縁膜11および
多結晶シリコン4が短辺0.25μm幅に正確に異方性
エッチングされた。エッチング終了後の状態を図4
(d)に示す。
Thereafter, using the same substrate bias applying type ECR plasma etching apparatus, the etching conditions were switched to continuously pattern the upper interlayer insulating film 11 and the polycrystalline silicon 4. An example of the etching conditions is shown below. Etching process of upper interlayer insulating film CHF 3 flow rate 100 SCCM O 2 flow rate 10 SCCM Gas pressure 0.4 Pa Microwave output 1200 W (13.56 MHz) RF bias 300 W (800 kHz) Substrate to be etched 0 ° C. Overetching 20% Etching process of polycrystalline silicon Cl 2 flow rate 50 SCCM Gas pressure 0.4 Pa Microwave output 900 W (13.56 MHz) RF bias 80 W (800 kHz) (Main etching) RF bias 30 W (800 kHz) (Over etching) Etching substrate temperature 0 ° C. Overetching 20% In this etching step, the upper interlayer insulating film 11 and the And polycrystalline silicon 4 was accurately anisotropically etched to a width of 0.25 μm on the short side. FIG. 4 shows the state after the etching is completed.
(D).

【0043】この後の図4(e)〜(f)に示すアッシ
ング工程、シリンダ型記憶ノードの側壁部13の形成工
程等は前実施例3に準じたものであるので重複する説明
は省略する。本実施例によれば、段差を有する下地材料
層上の有機系反射防止膜を、SOBrおよびS2 Br2
の混合ガスを用いてプラズマエッチングすることによ
り、大過剰のオーバーエッチングを施しても有機系反射
防止膜パターンのアンダーカットや寸法変換差を防止す
ることができる。この結果、大容量の微細記憶ノードを
段差下地材料層上に高精度にパターニングすることが可
能である。
The subsequent ashing step shown in FIGS. 4E to 4F, the step of forming the side wall portion 13 of the cylinder type storage node, and the like are the same as those in the third embodiment, so that the duplicated description will be omitted. . According to this embodiment, the organic antireflection film on the stepped base material layer is formed of SOBr and S 2 Br 2.
By performing plasma etching using a mixed gas of the above, it is possible to prevent an undercut and a dimensional conversion difference of the organic antireflection film pattern even if a large excess overetching is performed. As a result, a large-capacity fine storage node can be patterned on the step underlying material layer with high accuracy.

【0044】以上、本発明の有機系反射防止膜のプラズ
マエッチング方法につき4例の実施例により説明を加え
たが、本発明はこれら実施例に限定されることなく各種
の実施態様が可能である。例えば、有機系反射防止膜材
料の種類や被エッチング基板の構造、あるいはプラズマ
エッチングにおける添加ガス、あるいはプラズマエッチ
ング装置等は各種態様を採用することができる。
As described above, the plasma etching method for the organic anti-reflection film of the present invention has been described with reference to four examples. However, the present invention is not limited to these examples, and various embodiments are possible. . For example, various modes can be adopted for the type of organic antireflection film material, the structure of the substrate to be etched, the additive gas in plasma etching, the plasma etching apparatus, and the like.

【0045】[0045]

【発明の効果】以上の説明から明らかなように、本発明
の有機系反射防止膜のプラズマエッチング方法によれ
ば、段差を有する高反射率の下地材料層上に形成された
有機系反射防止膜を、レジストパターンをエッチングマ
スクとして採用し、アンダーカットや寸法変換差を発生
することなく、高精度にパターニングすることが可能と
なる。
As is clear from the above description, according to the plasma etching method for an organic anti-reflection film of the present invention, the organic anti-reflection film formed on the high reflectance base material layer having a step. Is adopted as a resist pattern as an etching mask, and patterning can be performed with high accuracy without generating undercuts or dimensional conversion differences.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例1および2の工程の前半を示す
概略断面図である。
FIG. 1 is a schematic cross-sectional view showing the first half of the steps of Examples 1 and 2 of the present invention.

【図2】本発明の実施例1および2の工程の後半を示す
概略断面図である。
FIG. 2 is a schematic sectional view showing the latter half of the steps of Examples 1 and 2 of the present invention.

【図3】本発明の実施例3および4の工程の前半を示す
概略断面図である。
FIG. 3 is a schematic cross-sectional view showing the first half of the steps of Examples 3 and 4 of the present invention.

【図4】本発明の実施例3および4の工程の後半を示す
概略断面図である。
FIG. 4 is a schematic cross-sectional view showing the latter half of the steps of Examples 3 and 4 of the present invention.

【符号の説明】[Explanation of symbols]

1…半導体基板、2…LOCOS、3…ゲート絶縁膜、
4…多結晶シリコン、5…WSix 、6…有機系反射防
止膜、7…レジストパターン、8…側壁保護膜、9a…
ワード線、9b…ビット線、10…下層層間絶縁膜、1
1…上層層間絶縁膜、12…配線プラグ、13…シリン
ダ型記憶ノードの側壁部
DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate, 2 ... LOCOS, 3 ... Gate insulating film,
4 ... polycrystalline silicon, 5 ... WSi x, 6 ... organic antireflection film, 7 ... resist pattern, 8 ... side wall protective film, 9a ...
Word line, 9b bit line, 10 lower interlayer insulating film, 1
DESCRIPTION OF SYMBOLS 1 ... Upper interlayer insulating film, 12 ... Wiring plug, 13 ... Side wall part of cylinder type storage node

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 下地材料層上に形成された有機系反射防
止膜を、 分子内にチオニル基およびスルフリル基のいずれか一方
と、ハロゲン原子とを有するハロゲン系化合物を含むエ
ッチングガスを用いるとともに、 被エッチング基板上に炭素系ポリマを堆積しつつエッチ
ングすることを特徴とする有機系反射防止膜のプラズマ
エッチング方法。
An organic antireflection film formed on a base material layer is formed by using an etching gas containing a halogen compound having one of a thionyl group and a sulfuryl group and a halogen atom in a molecule, A plasma etching method for an organic antireflection film, comprising etching while depositing a carbon-based polymer on a substrate to be etched.
【請求項2】 下地材料層上に形成された有機系反射防
止膜を、 分子内にチオニル基およびスルフリル基のいずれか一方
と、ハロゲン原子とを有するハロゲン系化合物と、 放電電離条件下でプラズマ中にイオウを放出しうるイオ
ウ系化合物と、 を含むエッチングガスを用いるとともに、 被エッチング基板上に炭素系ポリマと、イオウ系堆積物
を堆積しつつエッチングすることを特徴とする有機系反
射防止膜のプラズマエッチング方法。
2. An organic antireflection film formed on a base material layer, comprising: a halogen compound having one of a thionyl group and a sulfuryl group and a halogen atom in a molecule; An organic anti-reflection coating characterized by using a sulfur-based compound capable of releasing sulfur therein and an etching gas containing, and etching while depositing a carbon-based polymer and a sulfur-based deposit on a substrate to be etched. Plasma etching method.
【請求項3】 前記分子内にチオニル基とハロゲン原子
を有する化合物は、一般式SOXn (Xはハロゲン原子
を、nは2以下の自然数をそれぞれ示す)で表される化
合物であることを特徴とする請求項1または2記載の有
機系反射防止膜のプラズマエッチング方法。
3. The compound having a thionyl group and a halogen atom in the molecule is a compound represented by a general formula SOX n (X represents a halogen atom, and n represents a natural number of 2 or less). 3. The plasma etching method for an organic antireflection film according to claim 1, wherein:
【請求項4】 前記分子内にスルフリル基とハロゲン原
子を有する化合物は、一般式SO2 2 (Xはハロゲン
原子を示す)で表される化合物であることを特徴とする
請求項1または2記載の有機系反射防止膜のプラズマエ
ッチング方法。
4. The compound having a sulfuryl group and a halogen atom in the molecule is a compound represented by a general formula SO 2 X 2 (X represents a halogen atom). A plasma etching method for an organic antireflection film according to the above.
【請求項5】 前記放電電離条件下でプラズマ中にイオ
ウを放出しうるイオウ系化合物は、S2 2 、SF2
SF2 、S2 10、S3 Cl2 、S2 Cl2 、SC
2 、S3 Br2 、S2 Br2 、SBr2 およびH2
からから選ばれる少なくとも1種の化合物であることを
特徴とする請求項2記載の有機系反射防止膜のプラズマ
エッチング方法。
5. The sulfur-based compound capable of releasing sulfur into plasma under the conditions of discharge ionization is S 2 F 2 , SF 2 ,
SF 2 , S 2 F 10 , S 3 Cl 2 , S 2 Cl 2 , SC
l 2 , S 3 Br 2 , S 2 Br 2 , SBr 2 and H 2 S
3. The method according to claim 2, wherein the compound is at least one compound selected from the group consisting of:
【請求項6】 エッチング中に被エッチング基板を室温
以下に制御することを特徴とする請求項1または2記載
の有機系反射防止膜のプラズマエッチング方法。
6. The method for plasma etching an organic antireflection film according to claim 1, wherein the substrate to be etched is controlled to a room temperature or lower during the etching.
【請求項7】 エッチング終了後に被エッチング基板を
少なくとも90℃以上に加熱することを特徴とする請求
項2記載の有機系反射防止膜のプラズマエッチング方
法。
7. The plasma etching method for an organic antireflection film according to claim 2, wherein the substrate to be etched is heated to at least 90 ° C. after completion of the etching.
JP9120764A 1997-05-12 1997-05-12 Plasma-etching method of organic antireflection film Pending JPH10312993A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9120764A JPH10312993A (en) 1997-05-12 1997-05-12 Plasma-etching method of organic antireflection film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9120764A JPH10312993A (en) 1997-05-12 1997-05-12 Plasma-etching method of organic antireflection film

Publications (1)

Publication Number Publication Date
JPH10312993A true JPH10312993A (en) 1998-11-24

Family

ID=14794427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9120764A Pending JPH10312993A (en) 1997-05-12 1997-05-12 Plasma-etching method of organic antireflection film

Country Status (1)

Country Link
JP (1) JPH10312993A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0903777A1 (en) * 1997-01-21 1999-03-24 Matsushita Electric Industrial Co., Ltd. Pattern forming method
KR100506876B1 (en) * 2002-10-25 2005-08-04 주식회사 하이닉스반도체 Manufacturing method for semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0903777A1 (en) * 1997-01-21 1999-03-24 Matsushita Electric Industrial Co., Ltd. Pattern forming method
EP0903777A4 (en) * 1997-01-21 2005-09-14 Matsushita Electric Ind Co Ltd Pattern forming method
KR100506876B1 (en) * 2002-10-25 2005-08-04 주식회사 하이닉스반도체 Manufacturing method for semiconductor device

Similar Documents

Publication Publication Date Title
KR100188508B1 (en) Reduction of reflection by amorphous carbon
JP3976481B2 (en) Plasma etching method using selective polymer deposition and contact hole forming method using the same
US6924191B2 (en) Method for fabricating a gate structure of a field effect transistor
US6645851B1 (en) Method of forming planarized coatings on contact hole patterns of various duty ratios
US6784094B2 (en) Anti-reflective coatings and methods for forming and using same
US7977242B2 (en) Double mask self-aligned double patterning technology (SADPT) process
CN100477135C (en) Method for reducing line edge roughness for trench etch, and semiconductor device thereof
CN101290481A (en) Etching process for controlling characteristic size shrinkage
JPH07183194A (en) Multilayer resist pattern formation method
KR20000016160A (en) Mechanism for uniform etching by minimizing effects of etch rate loading
KR20040098598A (en) Method for etching an aluminum layer using an amorphous carbon mask
KR20000057674A (en) Methods for improving photoresist selectivity and reducing etch rate loading
JP2005045053A (en) Method for manufacturing semiconductor device
US6867145B2 (en) Method for fabricating semiconductor device using photoresist pattern formed with argon fluoride laser
JPH10312991A (en) Plasma-etching method for organic antireflection film
US20020142486A1 (en) Method of fabricating semiconductor device
JPH10242127A (en) Plasma etching method for antireflective org. film
US10957550B2 (en) Semiconductor structure and formation method thereof
CN101107698A (en) Method for manufacturing semiconductor device
JPH10312993A (en) Plasma-etching method of organic antireflection film
US6686296B1 (en) Nitrogen-based highly polymerizing plasma process for etching of organic materials in semiconductor manufacturing
JPH10312992A (en) Plasma-etching method of organic antireflection film
JPH10261618A (en) Method of etching organic base antireflection film
JP2000277494A (en) Etching method of organic anti-reflection film and manufacture of semiconductor device
JP3570903B2 (en) Method for manufacturing semiconductor device