JPH10303442A - Substrate for forming semiconductor film and semiconductor device using the same - Google Patents

Substrate for forming semiconductor film and semiconductor device using the same

Info

Publication number
JPH10303442A
JPH10303442A JP9078671A JP7867197A JPH10303442A JP H10303442 A JPH10303442 A JP H10303442A JP 9078671 A JP9078671 A JP 9078671A JP 7867197 A JP7867197 A JP 7867197A JP H10303442 A JPH10303442 A JP H10303442A
Authority
JP
Japan
Prior art keywords
layer
substrate
silicon layer
forming
crystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9078671A
Other languages
Japanese (ja)
Inventor
Kouichirou Shinraku
浩一郎 新楽
Hideki Shirama
英樹 白間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP9078671A priority Critical patent/JPH10303442A/en
Publication of JPH10303442A publication Critical patent/JPH10303442A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/548Amorphous silicon PV cells

Landscapes

  • Thin Film Transistor (AREA)
  • Photovoltaic Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To enable crystal growth at a sufficiently high speed and supply an inexpensive thin film crystal silicon substrate, by sequentially stacking a crystal oxide layer containing aluminum or the like and a crystal silicon layer on a main surface of a base, and thus carrying out crystal silicon growth of a thin film at a relatively low temperature. SOLUTION: First, a thin film crystal silicon layer 5 is formed on a glass substrate 1 with an Al2 O3 layer 4 provided between the layer 5 and the substrate 1. Next, using the thin film crystal silicon layer 5 as a first silicon layer, a second thin film crystal silicon layer 6 is stacked thereon by using a vacuum film forming technique such as a CVD method. The two-layer structure is formed for the following reason. That is, if there is only a lower layer, the doping impurity concentration is too high and recombination of carriers due to an Auger recombination mechanism becomes problematical. Thus, it becomes difficult to obtain the quality suitable for an optical active layer of a solar battery. The surface of the optical active layer thus obtained is dry-etched by using a RIE method, and a semiconductor forming substrate S having a rough surface of a randomly recessed and protruding structure is provided.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えば薄膜の結晶
半導体膜を上面に形成するための半導体膜形成用基板、
及びそれを用いて成る太陽電池,光センサ,薄膜トラン
ジスタ等の半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor film forming substrate for forming, for example, a thin crystalline semiconductor film on an upper surface thereof.
And a semiconductor device using the same, such as a solar cell, an optical sensor, and a thin film transistor.

【0002】[0002]

【従来の技術】従来より、薄膜結晶シリコンについて
は、半導体素子に関わる様々な分野で研究が盛んに行わ
れている。半導体集積回路に代表される半導体デバイス
の分野での研究例については、例えば、『SOI構造形
成技術』(古川静二郎編著:産業図書1987)に詳し
く解説されているので、以下に、特に太陽電池の分野に
関して述べる。
2. Description of the Related Art Conventionally, thin film crystalline silicon has been actively studied in various fields relating to semiconductor devices. Examples of research in the field of semiconductor devices typified by semiconductor integrated circuits are described in detail in, for example, "SOI Structure Forming Technology" (edited by Seijiro Furukawa: Sangyo Tosho 1987). The field of is described.

【0003】太陽電池の分野においては、結晶シリコン
ウエハーを用いた結晶シリコン太陽電池が実用化されて
いるが、大量の結晶シリコンウエハーを用いる必要があ
るので、原料不足や高価な原料コストの問題等を解決で
きる、薄膜結晶シリコンを用いた低コストで且つ高効率
な薄膜結晶シリコン太陽電池の開発、実用化が大いに期
待されている。
[0003] In the field of solar cells, crystalline silicon solar cells using crystalline silicon wafers have been put to practical use. However, since a large amount of crystalline silicon wafers must be used, there are problems such as shortage of raw materials and expensive raw material costs. The development and commercialization of a low-cost and high-efficiency thin-film crystalline silicon solar cell using thin-film crystalline silicon that can solve the above problems are greatly expected.

【0004】一般に薄膜太陽電池を低コストで製造する
には、使用する基板が低コストである必要がある。ま
た、これに関係して素子プロセスも比較的低温である方
が基板選択の自由度が広がるのでより好ましい。さらに
素子の変換効率についても、この値がより高いほどワッ
ト当たりの製造コストが下がるため、より高い変換効率
が望まれる。
Generally, in order to manufacture a thin-film solar cell at low cost, the substrate to be used needs to be low-cost. In this connection, it is more preferable that the temperature of the element process is relatively low because the degree of freedom in selecting a substrate is increased. Further, as for the conversion efficiency of the element, the higher the value, the lower the manufacturing cost per watt. Therefore, a higher conversion efficiency is desired.

【0005】このような薄膜結晶シリコン太陽電池の研
究例を列挙すれば、日本国内では、ZMR(溶融再結晶
化) 法による薄膜多結晶シリコン下地層上へ、熱CVD
法による薄膜多結晶シリコン光活性層を成膜する方式 1
(Proc. 1st. WCPEC (1994) 1287-1290 、同1311-131
4 、同1394-1397 、特開平2-28315 、特開平3-228324、
特開平4-91482 、特開平6-204539、特開平7-135332、特
開平7-226528、特開平7-335660参照)、また、レーザー
アニール法による薄膜多結晶シリコン下地層上へ、p−
CVD法による薄膜多結晶シリコン光活性層を成膜する
方式 2 (Proc. 1st. WCPEC (1994) 1575-1578 、特開
平6-163957、特開平7-94766 参照)、また、SPC(固
相結晶化)法を用いてp−CVD法で形成されたアモル
ファスシリコンを多結晶化する方式 3 (Proc. 1st. W
CPEC (1994) 1315-1318 、特開平2-28315 、特開平6-
204539、特開平7-135332、特開平7-335660参照)、ま
た、プラズマ溶射法によりシリコン粒を溶融、射出して
多結晶シリコン層を形成する方式 4 (特開平5-31525
8、特開平5-315259、特開平5-315260、特開平5-32641
4、特開平6-208960、特開平6-208961参照)、また、ア
ルミニウム基板上にシリコン粉末とアルミニウム粉末か
ら成るペーストを塗布し、これを熱処理する方式 5(特
開昭55-140278 参照)、さらにまた、基板上に高融点金
属の薄膜、低融点金属の厚膜、シリコン微少結晶粒を順
次堆積し熱処理する方式 6 (特開平1-110776参照)な
どがある。
[0005] Examples of such thin-film crystalline silicon solar cells are listed below. In Japan, thermal CVD is performed on a thin-film polycrystalline silicon underlayer by ZMR (melt recrystallization).
Method for forming a thin-film polycrystalline silicon photoactive layer by the plasma method 1
(Proc. 1st. WCPEC (1994) 1287-1290, 1311-131)
4, 1394-1397, JP-A-2-28315, JP-A-3-228324,
JP-A-4-91482, JP-A-6-204539, JP-A-7-135332, JP-A-7-226528, and JP-A-7-335660). Also, p-
Method 2 for forming a thin film polycrystalline silicon photoactive layer by the CVD method (see Proc. 1st. WCPEC (1994) 1575-1578, JP-A-6-163957, JP-A-7-94766), and SPC (solid phase crystal). Method for polycrystallizing amorphous silicon formed by p-CVD using the method (Proc. 1st. W)
CPEC (1994) 1315-1318, JP 2-28315, JP 6-
204539, JP-A-7-135332 and JP-A-7-335660), and a method of forming a polycrystalline silicon layer by melting and injecting silicon particles by a plasma spraying method 4 (JP-A-5-31525).
8, JP-A-5-315259, JP-A-5-315260, JP-A-5-32641
4, Japanese Patent Application Laid-Open Nos. 6-208960 and 6-208961), and a method of applying a paste composed of silicon powder and aluminum powder on an aluminum substrate and heat-treating the paste 5 (see Japanese Patent Application Laid-Open No. 55-140278). Furthermore, there is a method 6 in which a thin film of a high-melting-point metal, a thick film of a low-melting-point metal, and silicon microcrystal grains are sequentially deposited and heat-treated on a substrate 6 (see JP-A-1-110776).

【0006】また、日本国外においては、LPE法を用
いて液相から薄膜多結晶シリコンを成長させる方式 7
(Proc. 1st. WCPEC (1994) 1250-1253 、同1254-1257
、同1339-1342 、同1391-1393 、同1398-1401 、同157
9-1582 、Solid State Phenomena 37-38 (1994) 459-46
4、Journal of Materials Science : Materials in Ele
ctronics. 5 (1994) 305-309 、J.Electorochem. Soc.
Vol. 140, No. 11 (1993) 3290-3293参照)が研究され
ている。
In addition, outside of Japan, a method of growing a thin-film polycrystalline silicon from a liquid phase using the LPE method has been proposed.
(Proc. 1st. WCPEC (1994) 1250-1253 and 1254-1257
, 1339-1342, 1391-1393, 1398-1401, 157
9-1582, Solid State Phenomena 37-38 (1994) 459-46
4.Journal of Materials Science: Materials in Ele
ctronics. 5 (1994) 305-309, J. Electrorochem. Soc.
Vol. 140, No. 11 (1993) 3290-3293).

【0007】[0007]

【発明が解決しようとする課題】薄膜結晶シリコン太陽
電池を低コスト且つ高効率に製造するにあたっての、上
記研究例の問題点を列挙すると以下の通りである。
Problems to be solved by the above research examples in manufacturing a thin-film crystalline silicon solar cell at low cost and high efficiency are as follows.

【0008】方式 1 では、ZMR法での大面積再結晶
化速度が遅く、且つ精密な温度制御が必要なため低コス
ト量産化には適していない。また、ZMR法、熱CVD
法ともに高温プロセスであるため、低コスト化のための
素子構造、素子プロセスの自由度が制限される。
The method 1 is not suitable for mass production at low cost because the large area recrystallization rate by the ZMR method is slow and precise temperature control is required. ZMR method, thermal CVD
Since both methods are high-temperature processes, the degree of freedom in the device structure and device process for cost reduction is limited.

【0009】方式 2 では、レーザーアニール法での大
面積再結晶化速度が遅いため低コスト量産化に適してい
ない。また、再結晶化した結晶粒径が最大で約1μm程
度と充分大きくできず、結晶粒界の存在度が高くなるた
め、そこでの再結合の影響が大きくなり、高効率化に適
していない。さらに、p−CVD法を用いているため、
主光活性層の形成に数時間を要し、低コスト化に不向き
な問題がある。
The method 2 is not suitable for mass production at low cost because the large area recrystallization speed by the laser annealing method is low. Further, the crystal grain size of the recrystallized crystal cannot be sufficiently increased to a maximum of about 1 μm, and the existence of crystal grain boundaries increases. Therefore, the influence of recombination there increases, and this is not suitable for high efficiency. Further, since the p-CVD method is used,
It takes several hours to form the main photoactive layer, which is not suitable for reducing the cost.

【0010】方式 3 では、SPC法を適用するアモル
ファスシリコン層の形成に数時間を要し、さらにその固
相結晶化に10時間程度を要し、低コスト量産化に問題
がある。また、再結晶化した結晶粒径が最大約1μm程
度で充分大きくできず、結晶粒界の存在度が高くなるた
めに、そこでの再結合量が多くなってしまい高効率化に
適していない。
In the method 3, it takes several hours to form an amorphous silicon layer to which the SPC method is applied, and about 10 hours to solid-phase crystallization, and there is a problem in low-cost mass production. In addition, since the recrystallized crystal grain size is about 1 μm at the maximum and cannot be made sufficiently large, and the existence of crystal grain boundaries increases, the amount of recombination there increases, which is not suitable for high efficiency.

【0011】方式 4 では、膜形成速度は非常に速い
が、膜厚の制御性に問題があり、現状では結晶ウエハー
と同じ程度の数百μmの厚さとなってしまい、省原料化
できないため低コスト化に問題がある。また、高温プロ
セスであるため、低コスト化のための素子構造、素子プ
ロセスの自由度が制限される。
In the method 4, although the film formation speed is very high, there is a problem in the controllability of the film thickness. At present, the film thickness is several hundred μm, which is almost the same as that of a crystal wafer. There is a problem in cost reduction. In addition, since the process is a high-temperature process, the degree of freedom in the device structure and device process for cost reduction is limited.

【0012】方式 5 では、少量のアルミニウムを用い
てシリコン粉末同士を焼結させているため、粉末間に隙
間が多い。また、焼結部のシリコンにはアルミニウムが
高濃度にドーピングされており、オージェ再結合が問題
となるため、高効率化が期待できない。
In method 5, since a small amount of aluminum is used to sinter the silicon powders, there are many gaps between the powders. Further, since silicon in the sintered portion is doped with aluminum at a high concentration and Auger recombination becomes a problem, high efficiency cannot be expected.

【0013】方式 6 では、錫を用いてシリコン粒同士
を焼結させているため、オージェ再結合は問題とならな
いが、錫は低温でのシリコンの溶解度が極めて低いた
め、粒同士を隙間無く焼結させるためには、相当厚の錫
が必要となるあるいは高温での熱処理が必要となるため
低コスト量産化に問題がある。
In method 6, since the silicon particles are sintered using tin, Auger recombination does not pose a problem. However, since tin has a very low solubility of silicon at low temperatures, the particles are sintered without gaps. For this purpose, tin of a considerable thickness is required or heat treatment at a high temperature is required, so that there is a problem in mass production at low cost.

【0014】方式 7 では、現状のLPE法では太陽電
池級の大面積素子に適した装置開発が難しく、また、膜
形成速度も充分ではないため低コスト量産化に問題があ
る。また、基板としてシリコン基板が用いられているた
めシリコンの省原料化にならないという問題がある。
In the method 7, it is difficult to develop a device suitable for a solar cell class large-area element using the current LPE method, and there is a problem in low-cost mass production because the film formation speed is not sufficient. In addition, since a silicon substrate is used as a substrate, there is a problem in that silicon material cannot be saved.

【0015】薄膜結晶シリコン太陽電池を低コストで製
造するには、使用基板が安価であり、プロセスが比較的
低温であることにより素子構造、素子プロセスの自由度
が大きく、また、薄膜形成速度が充分高速である必要が
あり、この条件を満たす安価な薄膜結晶Si基板の提供
が課題となる。
In order to manufacture a thin-film crystalline silicon solar cell at low cost, the substrate to be used is inexpensive and the process is performed at a relatively low temperature, so that the degree of freedom of the element structure and the element process is large, and the thin film forming speed is increased. It is necessary to operate at a sufficiently high speed, and an issue is to provide an inexpensive thin film crystal Si substrate that satisfies this condition.

【0016】また、薄膜結晶シリコン太陽電池を高効率
とするには、薄膜結晶シリコンの結晶粒径が充分大き
く、また入射光の利用効率が高い素子構造とする必要が
ある。そこで、本発明ではこのような薄膜結晶シリコン
太陽電池等の半導体装置を得るにあたり上述の諸問題を
解消する半導体膜形成用基板、及びそれを用いた半導体
装置を提供することを目的とする。
In order to increase the efficiency of the thin-film crystalline silicon solar cell, it is necessary to provide an element structure in which the crystal grain size of the thin-film crystalline silicon is sufficiently large and the utilization efficiency of incident light is high. Therefore, an object of the present invention is to provide a semiconductor film forming substrate that solves the above-mentioned problems when obtaining such a semiconductor device such as a thin film crystalline silicon solar cell, and a semiconductor device using the same.

【0017】[0017]

【課題を解決するための手段】上記課題を達成するため
に、本発明の半導体膜形成用基板は、基体の主面上に、
アルミニウム,マグネシウム,及びカルシウムの少なく
とも1種を含有する結晶酸化物層、及び結晶シリコン層
を順次積層して成り、比較的低温下での薄膜の結晶シリ
コン成長とすることによって、ガラス基板等の安価な基
板を使用可能とし、さらに充分高速な結晶成長を可能と
することによって薄膜結晶シリコン基板を安価に供給
し、これを用いた薄膜結晶シリコン太陽電池を低コスト
で製造可能とする。
In order to achieve the above object, a substrate for forming a semiconductor film according to the present invention is provided on a main surface of a substrate.
A crystalline oxide layer containing at least one of aluminum, magnesium, and calcium, and a crystalline silicon layer are sequentially laminated, and thin-film crystalline silicon is grown at a relatively low temperature. A thin-film crystalline silicon substrate can be supplied at a low cost by enabling use of a simple substrate and enabling crystal growth at a sufficiently high speed, and a thin-film crystalline silicon solar cell using the same can be manufactured at low cost.

【0018】また、液相を介した結晶成長であることを
利用して、薄膜の結晶シリコン層の結晶粒径の充分な拡
大を可能とし、さらに、結晶シリコン層の表面を光封じ
込めに適したランダムな凹凸構造とすることによって、
高効率な薄膜結晶シリコン太陽電池の製造を可能とする
ものである。
Further, by utilizing the fact that the crystal is grown through the liquid phase, the crystal grain size of the thin crystalline silicon layer can be sufficiently increased, and the surface of the crystalline silicon layer is suitable for optical confinement. By using a random uneven structure,
It enables the production of highly efficient thin film crystalline silicon solar cells.

【0019】また、前記結晶シリコン層が多結晶状態で
あるとともに、その結晶方位の選択配向が主に<111
>方位であることを特徴とする。これにより、結晶シリ
コンが多結晶であっても、その表面をほぼ平坦にするこ
とができ、前述の結晶シリコン層の表面のランダムな凹
凸構造の形成の際に、その構造を基板全域に渡ってほぼ
均一に、しかも容易に形成することを可能とし、特に反
射率の低い優れた太陽電池用基板及び太陽電池を得るこ
とができる。
Further, the crystalline silicon layer is in a polycrystalline state, and the crystal orientation of the crystalline silicon layer is mainly <111.
> Azimuth. Thereby, even if the crystalline silicon is polycrystalline, the surface can be made almost flat, and when the above-described random uneven structure on the surface of the crystalline silicon layer is formed, the structure is spread over the entire substrate. It can be formed almost uniformly and easily, and an excellent solar cell substrate and a solar cell having particularly low reflectance can be obtained.

【0020】また、前記結晶シリコン層を複数層(少な
くとも2層構造)とする場合は、上部層の電気抵抗率が
1〜10-3Ω・cm、下部層の電気抵抗率が10-2〜1
-6Ω・cmであることを特徴とする。あるいは、上部
層のドーピング不純物濃度が1016〜1019/cm3
下部層のドーピング不純物濃度が1018〜1022/cm
3 であることを特徴とする。この場合、下部層は前述し
た結晶酸化物層上に形成される結晶シリコン層のことで
あり、上部層はその後に続く工程で形成される結晶シリ
コン層である。このように、2層構造にするのは、下部
層のみではドーピング不純物濃度が高すぎて、オージェ
再結合機構によるキャリアの再結合が問題となり、太陽
電池の光活性層に適した品質が得られにくいからであ
る。なお、上部層の電気抵抗、及びドーピング不純物濃
度において上記に指定した範囲を逸脱すると、太陽電池
特性における開放電圧の低下などの特性低下を生じる。
また、下部層の電気抵抗における上限値、あるいは、ド
ーピング不純物濃度における下限値を逸脱すると、素子
裏面における表面再結合が大きくなることによって、太
陽電池特性における開放電圧の低下などの特性低下を生
じる。
When the crystalline silicon layer has a plurality of layers (at least a two-layer structure), the upper layer has an electrical resistivity of 1 to 10 −3 Ω · cm, and the lower layer has an electrical resistivity of 10 −2 to 10 −2 . 1
0 -6 Ω · cm. Alternatively, the doping impurity concentration of the upper layer is 10 16 to 10 19 / cm 3 ,
The doping impurity concentration of the lower layer is 10 18 to 10 22 / cm
3 is characterized. In this case, the lower layer is a crystalline silicon layer formed on the above-described crystalline oxide layer, and the upper layer is a crystalline silicon layer formed in a subsequent process. As described above, in the two-layer structure, the doping impurity concentration is too high only in the lower layer, and the carrier recombination by the Auger recombination mechanism becomes a problem, and the quality suitable for the photoactive layer of the solar cell is obtained. Because it is difficult. If the electric resistance and the doping impurity concentration of the upper layer deviate from the above-specified ranges, characteristics such as a decrease in open-circuit voltage in solar cell characteristics are reduced.
Further, if the electric resistance of the lower layer deviates from the upper limit value or the lower limit value of the doping impurity concentration, surface recombination on the back surface of the element becomes large, thereby causing deterioration in characteristics such as reduction in open-circuit voltage in solar cell characteristics.

【0021】また、前記結晶シリコン層の厚さが1〜5
0μmであることを特徴とする。これは、結晶シリコン
層の厚さが薄すぎると入射光の充分な利用ができなくな
り短絡電流が減るためであり、逆に厚すぎると膜質にも
よるが一般に開放電圧が低下するためである。
The thickness of the crystalline silicon layer is 1-5.
0 μm. This is because if the thickness of the crystalline silicon layer is too thin, the incident light cannot be sufficiently utilized and the short-circuit current decreases, while if it is too thick, the open-circuit voltage generally decreases depending on the film quality.

【0022】また、結晶シリコン層の表面の反射率が波
長400〜1000nmの光に対して5%以下であるこ
とを特徴とする。これは、例えば太陽電池の場合、特性
向上のため表面反射率を下げることが重要となるが、本
発明においては、薄膜結晶シリコン表面をRIE法など
のドライエッチング技術を用いて、微細かつランダムな
凹凸構造としているため、従来技術による表面反射率よ
りも格段に小さい表面反射率を実現し、より高効率な太
陽電池の作製を可能としている。
Also, the reflectance of the surface of the crystalline silicon layer is 5% or less with respect to light having a wavelength of 400 to 1000 nm. For example, in the case of a solar cell, it is important to lower the surface reflectance in order to improve the characteristics. In the present invention, the surface of the thin-film crystalline silicon is finely and randomly formed using a dry etching technique such as an RIE method. Due to the concavo-convex structure, the surface reflectivity is much smaller than the surface reflectivity according to the conventional technology, and a more efficient solar cell can be manufactured.

【0023】また、基体上に、アルミニウム,マグネシ
ウム,及びカルシウムの少なくとも1種を含有しシリコ
ンと共融系を成すフラックス下地層を形成し、しかる後
に、アルミニウム、マグネシウム、カルシウム、錫、亜
鉛、アンチモン、インジウム、ビスマス、及びガリウム
の少なくとも1種を含有しシリコンと共融系を成すフラ
ックス体とシリコンとの混合物を前記フラックス下地層
上に設けてこれらを融解せしめ、表層に結晶シリコンを
成長させて成ることを特徴とする。また、特に、シリコ
ン粉末及びフラックス体(粉末の場合)の粒径が50μ
m以下であることを特徴とする。また、熱処理において
は、薄膜多結晶シリコンの製膜速度が0.1μm/mi
n以上となるように基体の表裏に温度勾配をつけたこと
を特徴とする。
A flux underlayer containing at least one of aluminum, magnesium, and calcium and forming a eutectic system with silicon is formed on the substrate, and thereafter, aluminum, magnesium, calcium, tin, zinc, and antimony are formed. A mixture of silicon and a flux body containing at least one of indium, bismuth, and gallium and forming a eutectic system with silicon is provided on the flux underlayer, these are melted, and crystalline silicon is grown on the surface layer. It is characterized by comprising. In particular, the particle size of the silicon powder and the flux body (in the case of powder) is 50 μm.
m or less. In the heat treatment, the deposition rate of the thin-film polycrystalline silicon is 0.1 μm / mi.
It is characterized in that a temperature gradient is applied to the front and back surfaces of the base so as to be n or more.

【0024】このように、基体上にフラックス下地層を
形成することにより、基体と粉末との濡れ性を向上さ
せ、このフラックス下地層上に塗布したシリコンとフラ
ックス体との混合物をフラックス体の融点以上に加熱し
て融液とし、この融液を過飽和とすることによって、シ
リコンを基板上に結晶成長させることができる。過飽和
の実現には、基板裏面が基板表面に対して低温になるよ
うに温度勾配をつければよい。この結晶成長は低融点金
属との共融現象を利用しているため比較的低温で、且つ
充分高速に結晶成長させることが可能であり、この薄膜
多結晶シリコンを用いた薄膜多結晶シリコン太陽電池を
低コストで製造可能とする。また、液相を介した結晶成
長であることを利用して、薄膜多結晶シリコン層の結晶
粒径を充分に拡大することによって高効率な薄膜多結晶
シリコン太陽電池の製造を可能とするものである。
By forming the flux underlayer on the substrate as described above, the wettability between the substrate and the powder is improved, and the mixture of silicon and the flux applied on the flux underlayer is heated to the melting point of the flux. By heating as described above to obtain a melt and supersaturating the melt, silicon can be grown on the substrate. In order to realize the supersaturation, a temperature gradient may be provided so that the back surface of the substrate is lower in temperature than the front surface of the substrate. Since this crystal growth utilizes the eutectic phenomenon with a low melting point metal, it is possible to grow the crystal at a relatively low temperature and at a sufficiently high speed. A thin-film polycrystalline silicon solar cell using this thin-film polycrystalline silicon Can be manufactured at low cost. In addition, by utilizing the crystal growth via the liquid phase, it is possible to manufacture a highly efficient thin-film polycrystalline silicon solar cell by sufficiently expanding the crystal grain size of the thin-film polycrystalline silicon layer. is there.

【0025】フラックス下地層は、アルミニウム、マグ
ネシウム、及びカルシウムのうち少なくとも1種を含む
が、これらの元素は酸化力が強いため、基体と粉末との
濡れ性を向上させるのに好適であり、このフラックス下
地層を用いない場合、薄膜多結晶シリコンの成長は認め
られない。さらに、フラックス体としては、粉末状態に
あるアルミニウム,マグネシウム,カルシウム,錫,亜
鉛,アンチモン,ビスマス,及びインジウム、もしく
は、常温で液体となるガリウム、のうち少なくとも1種
を含む。これらのフラックス体は個々に融点、共融温
度、溶解度、固溶度等の特徴があるが、成膜条件や膜質
等の目的に応じてフラックス体を組み合わせて用いる。
さらにフラックス体の総量がシリコンに対して10原子
%以上とする。フラックス体の総量がシリコン粉末に対
して10原子%以下となると、融液の量が少なすぎるた
め、融液の大半が表面張力によりシリコン粉末に付着し
てしまい、基板と接触する融液が無くなってしまうため
薄膜多結晶シリコンの成長が認められなくなる。
The flux underlayer contains at least one of aluminum, magnesium and calcium, and since these elements have a strong oxidizing power, they are suitable for improving the wettability between the substrate and the powder. When the flux underlayer is not used, no thin-film polycrystalline silicon is grown. Further, the flux includes at least one of aluminum, magnesium, calcium, tin, zinc, antimony, bismuth, and indium in a powder state, or gallium which becomes a liquid at room temperature. These flux bodies individually have characteristics such as a melting point, a eutectic temperature, a solubility, and a solid solubility. However, the flux bodies are used in combination according to the purpose such as film forming conditions and film quality.
Further, the total amount of the flux body is set to 10 atomic% or more with respect to silicon. When the total amount of the flux is less than 10 atomic% based on the silicon powder, the amount of the melt is too small, so that most of the melt adheres to the silicon powder due to surface tension, and there is no melt in contact with the substrate. Therefore, the growth of thin-film polycrystalline silicon is not recognized.

【0026】また、粉末状態にある場合のシリコン粉末
及び粉末状態にあるフラックス体の粒径が50μm以下
であることを特徴とする。シリコン粉末の粒径が50μ
m以上となると、フラックス融液に接触するシリコン粉
末の表面積が小さくなることにより融液が過飽和になる
までの時間が長くなってしまう。さらにまた、粉末状態
にあるフラックス体の粒径が50μm以上となると、シ
リコン粉末とフラックス体の混合物を塗布する際、混合
物を均一に塗布することが難しくなり、薄膜多結晶シリ
コンが均一に成長しなくなる。
The silicon powder in the powder state and the flux in the powder state have a particle size of 50 μm or less. Particle size of silicon powder is 50μ
If m or more, the surface area of the silicon powder in contact with the flux melt becomes small, so that the time until the melt becomes supersaturated becomes long. Furthermore, when the particle size of the flux in the powder state is 50 μm or more, it becomes difficult to apply the mixture uniformly when applying the mixture of the silicon powder and the flux, and the thin film polycrystalline silicon grows uniformly. Disappears.

【0027】また、薄膜多結晶シリコンの製膜速度が
0.1μm/min以上となるように温度勾配をつけて
熱処理することを特徴とする。一般に、融液からの結晶
成長において製膜速度は温度勾配に比例する。基板上に
薄膜多結晶シリコンが成長するためには僅かでも温度勾
配が存在すればよいが、薄膜多結晶シリコン太陽電池を
低コストで製造するためにはプロセス時間を短縮するこ
とが必要である。
Further, the heat treatment is performed by applying a temperature gradient so that the film forming speed of the thin-film polycrystalline silicon is 0.1 μm / min or more. Generally, in crystal growth from a melt, the film formation rate is proportional to the temperature gradient. Although a slight temperature gradient is required to grow the thin-film polycrystalline silicon on the substrate, it is necessary to reduce the process time in order to manufacture a thin-film polycrystalline silicon solar cell at low cost.

【0028】また、本発明の半導体装置は、上記半導体
膜形成用基板の結晶シリコン層上に、該結晶シリコン層
と半導体接合を成す結晶シリコン層を被着形成して成
る。
Further, the semiconductor device of the present invention is formed by depositing a crystalline silicon layer forming a semiconductor junction with the crystalline silicon layer on the crystalline silicon layer of the semiconductor film forming substrate.

【0029】[0029]

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面に基づいて詳細に説明する。なお、基体として
好適に使用されるガラス基板としては、コーニング社の
7059基板、1737基板、及び各ガラスメーカーに
よって最も一般的に商品化がなされているソーダガラス
基板を用いた。以下ガラス基板による差が問題となる場
合を除いて、7059基板を用いた例に基づき説明す
る。
Embodiments of the present invention will be described below in detail with reference to the drawings. In addition, as a glass substrate suitably used as a substrate, a Corning 7059 substrate, a 1737 substrate, and a soda glass substrate most commonly commercialized by each glass manufacturer were used. Hereinafter, description will be made based on an example using a 7059 substrate, except that a difference due to a glass substrate causes a problem.

【0030】まず、図1に示すように、基体であるSi
2 (酸化シリコン)を含むガラス基板1上に、真空蒸
着法によってフラックス下地層であるAl(アルミニウ
ム)層2を約1〜5μmの厚さで成膜する。ここでAl
層2の形成においては、真空蒸着法以外にも、CVD法
やスパッタ法等の公知の真空成膜技術を利用できる。ま
た、Alに代えて、同様にSiより酸化されやすいMg
(マグネシウム)やCa(カルシウム)を成膜しても以
下に述べる同様な効果を期待できる。
First, as shown in FIG.
On a glass substrate 1 containing O 2 (silicon oxide), an Al (aluminum) layer 2 as a flux underlayer is formed to a thickness of about 1 to 5 μm by a vacuum evaporation method. Where Al
In forming the layer 2, a known vacuum film forming technique such as a CVD method and a sputtering method can be used in addition to the vacuum evaporation method. Also, instead of Al, Mg which is similarly oxidized more easily than Si
Even if a film of (magnesium) or Ca (calcium) is formed, the same effects as described below can be expected.

【0031】次に、この蒸着したAl層2上に、必要に
応じて、粉末Siとフラックス体からなる混合物層3を
プリント法で供給,積層させる。このフラックス体とし
ては、粉末状態であるAl、Sn(錫)、In(インジ
ウム)、Zn(亜鉛)、Mg、Ca、Sb(アンチモ
ン)、Bi(ビスマス)等、常温で液体であるGa(ガ
リウム)などのSiと共融反応を起こす単体元素、ある
いは、それらを含んだ混合物を用いる。なお、これらの
混合物を特に用いなくとも、以下に述べる効果は基本的
に成り立つが、より好適にはこれらの混合物を用いる方
がよい。
Next, on the deposited Al layer 2, if necessary, a mixture layer 3 composed of powdered Si and a flux is supplied and laminated by a printing method. Examples of the flux include powdered Al, Sn (tin), In (indium), Zn (zinc), Mg, Ca, Sb (antimony), Bi (bismuth), and Ga (gallium) which is liquid at normal temperature. ), Or a single element that causes a eutectic reaction with Si, or a mixture containing them. Note that the effects described below are basically achieved even if these mixtures are not particularly used, but it is more preferable to use these mixtures.

【0032】次に、Al層2が成膜され、必要に応じて
この上に粉末Siとフラックス体からなる混合物層3が
積層された基板1を所定の条件下で熱処理し、蒸着Al
層2及び混合物層3を溶融させて液相を形成させる。熱
処理条件は、SiとAlの共融点である577℃以上と
し、必要に応じてAlの融点である660℃を越える温
度とする。なお、ここで、Al以外の元素を用いている
場合においては、用いている元素のうち、Siとの共融
点温度が最も低いもの共融点温度を熱処理条件の最低温
度とし、必要に応じてそれより高温度の条件で熱処理を
行うものとする。雰囲気としては、Ar(アルゴン)ガ
スや、N2 (窒素ガス)などの不活性ガス雰囲気、ある
いは還元性のあるH2 (水素)ガスと不活性ガスとを適
当な比で混合したガス雰囲気とする。また、圧力は、真
空等、減圧条件が望ましいが、常圧であってもよい。熱
処理時間は昇温、降温時間を除いて正味1時間程度とす
る。
Next, the substrate 1 on which the Al layer 2 is formed and, if necessary, the mixture layer 3 composed of powdered Si and a flux body is laminated thereon, is subjected to a heat treatment under a predetermined condition,
The layer 2 and the mixture layer 3 are melted to form a liquid phase. The heat treatment is performed at a temperature of 577 ° C. or higher, which is the eutectic point of Si and Al, and, if necessary, a temperature exceeding 660 ° C., which is the melting point of Al. Here, in the case where an element other than Al is used, among the elements used, the one having the lowest eutectic point with Si is set as the lowest temperature of the heat treatment conditions, and if necessary. The heat treatment is performed under higher temperature conditions. The atmosphere may be an inert gas atmosphere such as Ar (argon) gas or N 2 (nitrogen gas), or a gas atmosphere in which a reducing H 2 (hydrogen) gas and an inert gas are mixed at an appropriate ratio. I do. The pressure is preferably a reduced pressure condition such as a vacuum, but may be a normal pressure. The heat treatment time is about 1 hour net, excluding the temperature rise and fall times.

【0033】上述のように液相が形成される条件で熱処
理を行うと、粉末Siが液と共融反応して液中に溶け出
す。また、ガラス基板1の表層のガラス成分も液相と反
応し、ガラス成分の主成分であるSiO2 (酸化シリコ
ン)は溶融Alによって還元されてSiとなって液中に
溶出し、逆に溶融Alは酸化されてAl2 3 (酸化ア
ルミニウム)となり、多結晶状態でガラス基板1の表面
に堆積して結晶酸化物層であるAl2 3 層4を形成す
る。
When the heat treatment is performed under the condition that a liquid phase is formed as described above, the powder Si melts into the liquid by eutectic reaction with the liquid. Further, the glass component in the surface layer of the glass substrate 1 also reacts with the liquid phase, and SiO 2 (silicon oxide), which is a main component of the glass component, is reduced by molten Al to elute into Si as liquid, and conversely melts. Al is oxidized to Al 2 O 3 (aluminum oxide), and deposited on the surface of the glass substrate 1 in a polycrystalline state to form an Al 2 O 3 layer 4 which is a crystalline oxide layer.

【0034】一方、粉末Si、及びガラス中から液相中
へ溶出したSiは適当な過飽和条件下において上述した
Al2 3 層4上へ析出し結晶成長していく。このと
き、液相を介した結晶成長であるために、特に太陽電池
として用いるのに充分な粒径を得ることができる。ここ
で、過飽和条件の形成には、例えば、熱処理中に基板に
対して垂直な方向で、基板1の表面側(結晶シリコン成
長面側)に対して基板1の裏面側の温度が低くなるよう
に温度勾配をつければよい。このようにして、図2に示
すように、ガラス基板1上にAl2 3 層4を介して薄
膜結晶シリコン層5が得られる。なお、Alの代わりに
MgやCaを主体として用いる場合は、結晶酸化物層と
してAl2 3 の代わりにMgO(酸化マグネシウ
ム)、CaO(酸化カルシウム)が生成され、この上に
上記と同様にして薄膜結晶シリコンが析出,成長する。
On the other hand, the powdered Si and the Si eluted from the glass into the liquid phase are deposited on the above-mentioned Al 2 O 3 layer 4 under appropriate supersaturation conditions and crystallize. At this time, since the crystal is grown through the liquid phase, a particle size sufficient for use as a solar cell can be obtained. Here, the supersaturation condition is formed, for example, by lowering the temperature on the back surface side of the substrate 1 with respect to the front surface side (crystal silicon growth surface side) of the substrate 1 in a direction perpendicular to the substrate during the heat treatment. May be provided with a temperature gradient. In this way, as shown in FIG. 2, a thin-film crystalline silicon layer 5 is obtained on the glass substrate 1 with the Al 2 O 3 layer 4 interposed therebetween. When Mg or Ca is mainly used instead of Al, MgO (magnesium oxide) and CaO (calcium oxide) are generated instead of Al 2 O 3 as a crystal oxide layer. As a result, thin-film crystalline silicon is deposited and grown.

【0035】この薄膜結晶シリコン層(第1のシリコン
層)5について、その断面をSEMで観察したところ、
膜厚は、約1〜30μmであり、粒径は数μm以上であ
ることが確認された。また、X線回折法で構造分析を行
ったところ、特に<111>の結晶方位に選択配向した
傾向のある多結晶シリコン層となっていることが確認さ
れた。この結果、得られた結晶シリコン薄膜の表面はほ
ぼ平坦となった。このことは後に行うエッチングや膜形
成を基板面内で均一に行うのに好適なものであり、例え
ば後述するRIE法による結晶シリコン表面のランダム
な凹凸構造の形成に際しても、ほぼ基板全域に渡って均
一に形成することができた。また、電気抵抗測定を行っ
たところ、約10-2〜10-5Ω・cmの値が得られた。
さらに、薄膜結晶シリコン中のAlの存在度をSIMS
によって分析したところ、1018〜1021/cm3 の値
が確認された。これらの結果から、キャリア濃度は、約
1018〜1021/cm3 と推定された。このとき、低電
気抵抗率、すなわち高ドープ(高キャリア濃度)の膜
は、後に述べるように素子化において素子の裏電極とし
て機能させることができる。
The cross section of the thin-film crystalline silicon layer (first silicon layer) 5 was observed with an SEM.
It was confirmed that the film thickness was about 1 to 30 μm and the particle size was several μm or more. In addition, structural analysis by an X-ray diffraction method confirmed that the polycrystalline silicon layer had a tendency to be preferentially oriented in the <111> crystal orientation. As a result, the surface of the obtained crystalline silicon thin film became almost flat. This is suitable for uniformly performing etching and film formation to be performed later on the substrate surface. For example, even when a random concavo-convex structure on the crystalline silicon surface is formed by the RIE method described later, the It could be formed uniformly. When the electric resistance was measured, a value of about 10 −2 to 10 −5 Ω · cm was obtained.
Further, the presence of Al in the thin-film crystalline silicon was determined by SIMS.
As a result, values of 10 18 to 10 21 / cm 3 were confirmed. From these results, the carrier concentration was estimated to be about 10 18 to 10 21 / cm 3 . At this time, the film having a low electric resistivity, that is, a highly doped (high carrier concentration) film can be made to function as a back electrode of the device in device formation as described later.

【0036】次に、図3に示すように、上記で得られた
薄膜結晶シリコン層を第1のシリコン層5として、この
上にCVD法やスパッタ法などの真空成膜技術を用いて
第2の薄膜結晶のシリコン層6を積層する。第2のシリ
コン層6のドーピング濃度は、第1のシリコン層5とあ
わせて太陽電池の光活性層として好適に機能するように
約1016〜1018/cm3 とし(第1のシリコン層5は
1018〜1022/cm3 )、電気抵抗率は1〜10-2Ω
・cm(第1のシリコン層5は10-2〜10-6Ω・c
m)とした。このように、2層構造にするのは、下部層
のみではドーピング不純物濃度が高すぎて、オージェ再
結合機構によるキャリアの再結合が問題となり、太陽電
池の光活性層に適した品質が得られにくいからである。
なお、上部層の電気抵抗、及びドーピング不純物濃度に
おいて上記に指定した範囲を逸脱すると、太陽電池特性
における開放電圧の低下などの特性低下を生じる。ま
た、下部層の電気抵抗における上限値、あるいは、ドー
ピング不純物濃度における下限値を逸脱すると、素子裏
面における表面再結合が大きくなることによって、太陽
電池特性における開放電圧の低下などの特性低下を生じ
る。
Next, as shown in FIG. 3, the thin film crystalline silicon layer obtained above is used as a first silicon layer 5 and a second silicon layer 5 is formed thereon by a vacuum film forming technique such as a CVD method or a sputtering method. The thin film crystal silicon layer 6 is laminated. The doping concentration of the second silicon layer 6 is set to about 10 16 to 10 18 / cm 3 so as to function suitably as a photoactive layer of a solar cell together with the first silicon layer 5 (the first silicon layer 5). Is 10 18 to 10 22 / cm 3 ), and the electrical resistivity is 1 to 10 -2 Ω.
Cm (the first silicon layer 5 is 10 -2 to 10 -6 Ω · c
m). As described above, in the two-layer structure, the doping impurity concentration is too high only in the lower layer, and the carrier recombination by the Auger recombination mechanism becomes a problem, and the quality suitable for the photoactive layer of the solar cell is obtained. Because it is difficult.
If the electric resistance and the doping impurity concentration of the upper layer deviate from the above-specified ranges, characteristics such as a decrease in open-circuit voltage in solar cell characteristics are reduced. Further, if the electric resistance of the lower layer deviates from the upper limit value or the lower limit value of the doping impurity concentration, surface recombination on the back surface of the element becomes large, thereby causing deterioration in characteristics such as reduction in open-circuit voltage in solar cell characteristics.

【0037】また、このとき、第1のシリコン層5と第
2のシリコン層6を合わせた膜厚は、約5〜50μmと
した。これは、結晶シリコン層の厚さが薄すぎると入射
光の充分な利用ができなくなり短絡電流が減るためであ
り、逆に厚すぎると膜質にもよるが一般に開放電圧が低
下するためである。なお第2の薄膜結晶シリコン層5を
比較的低温下で高速に成膜する方法としては、特にcat-
CVD法がある。
At this time, the total thickness of the first silicon layer 5 and the second silicon layer 6 was about 5 to 50 μm. This is because if the thickness of the crystalline silicon layer is too thin, the incident light cannot be sufficiently utilized and the short-circuit current decreases, while if it is too thick, the open-circuit voltage generally decreases depending on the film quality. As a method for forming the second thin-film crystalline silicon layer 5 at a relatively high speed at a relatively low temperature, in particular, cat-
There is a CVD method.

【0038】次に、このようにして得られた光活性層の
表面をRIE(Reactive Ion Etching)法を用いてドラ
イエッチングし、図4に示すような表面をランダムな凹
凸構造を有する粗面状とした。このRIE法による表面
ランダム凹凸構造の形成については、例えば、Technica
l Digest of the International PVSEC-9(1996)93-96、
109-110 に述べられている。この表面構造は、単純な素
子化には必ずしも必要ではないが、特に薄膜結晶Si太
陽電池など、入射光の利用効率を高めたい要求がある場
合には、優れて効果的である。ここで、図7に示すよう
に、第2のSi層6の表面の反射率について、Text
ure構造と呼ばれる通常のウェットエッチングにより
形成されたほぼ規則的な凹凸構造と比較した場合につい
て説明する。破線で示すように、Texture構造の
場合、可視光領域を含む波長400〜1000nmの光
において、反射率が10%以上であるのに対して、この
ランダムな凹凸構造を有する第2のSi層6の場合、5
%以下であり非常に好適な反射率であった。
Next, the surface of the photoactive layer thus obtained is dry-etched by RIE (Reactive Ion Etching), and the surface as shown in FIG. And Regarding the formation of the surface random uneven structure by the RIE method, for example, see Technica
l Digest of the International PVSEC-9 (1996) 93-96,
109-110. This surface structure is not necessarily required for a simple device, but is particularly effective when there is a demand for increasing the use efficiency of incident light, such as in a thin-film crystalline Si solar cell. Here, as shown in FIG. 7, the reflectance of the surface of the second Si
A description will be given of a case where the structure is compared with a substantially regular uneven structure formed by ordinary wet etching called a ure structure. As shown by the broken line, in the case of the Texture structure, the reflectance of the light having a wavelength of 400 to 1000 nm including the visible light region is 10% or more, whereas the second Si layer 6 having the random uneven structure is provided. In case of 5
% Or less, which is a very suitable reflectance.

【0039】次に、図4に示す半導体膜形成用基板Sを
用いて得られた半導体接合を有する半導体装置である太
陽電池について説明する。図5に示すように、光活性層
である第2のシリコン層6の導電型とは逆の導電型の第
3の薄膜のシリコン層7を成膜し、pn接合を形成し
た。第3のシリコン層7の形成については、CVD法、
スパッタ法等、公知の真空薄膜形成技術を用いることが
できる。また、第3のシリコン層7は、結晶シリコン膜
であっても、アモルファスシリコン膜であってもよい。
後者の場合、いわゆるヘテロ接合となるが、第2のシリ
コン層6と第3のシリコン層7(アモルファスシリコン
層)の間に、真性型のアモルファスシリコン層6を厚さ
20〜400Åで挿入すると特性向上により好適であ
る。
Next, a solar cell which is a semiconductor device having a semiconductor junction obtained using the semiconductor film forming substrate S shown in FIG. 4 will be described. As shown in FIG. 5, a third thin-film silicon layer 7 having a conductivity type opposite to the conductivity type of the second silicon layer 6 as the photoactive layer was formed, and a pn junction was formed. The third silicon layer 7 is formed by a CVD method,
A known vacuum thin film forming technique such as a sputtering method can be used. Further, the third silicon layer 7 may be a crystalline silicon film or an amorphous silicon film.
In the latter case, a so-called heterojunction is formed. However, if an intrinsic type amorphous silicon layer 6 is inserted between the second silicon layer 6 and the third silicon layer 7 (amorphous silicon layer) at a thickness of 20 to 400 °, the characteristics will be improved. It is more suitable for improvement.

【0040】次に、このpn接合形成した薄膜シリコン
層上へ、ITOに代表される透明導電膜8をスパッタ法
などによる真空成膜技術を用いて形成する。その後、こ
の上に表取り出し電極10を、蒸着法、メッキ法、プリ
ント法等の公知の技術を用いて形成し、効率の非常に優
れた太陽電池P1を提供することができる。
Next, a transparent conductive film 8 typified by ITO is formed on the thin film silicon layer on which the pn junction is formed by using a vacuum film forming technique such as a sputtering method. After that, the front extraction electrode 10 is formed thereon by using a known technique such as a vapor deposition method, a plating method, and a printing method, so that a highly efficient solar cell P1 can be provided.

【0041】なお、図6に示す太陽電池P2のように、
ITOの代わりにSiN膜やSiO膜の保護層11をC
VD法などの真空成膜技術を用いて形成し、これを表電
極形状にパターニングし、第3のシリコン層7に接続さ
れる表取り出し電極12を形成してもよい。なお、IT
O膜あるいは、SiN膜またはSiO膜の厚さは、AR
(Anti-Reflection )機能を果たすように所定の厚さに
制御する。
Incidentally, like the solar cell P2 shown in FIG.
Instead of ITO, a protective layer 11 of SiN or SiO
It may be formed using a vacuum film forming technique such as the VD method, and may be patterned into a surface electrode shape to form the surface extraction electrode 12 connected to the third silicon layer 7. In addition, IT
The thickness of the O film, SiN film or SiO film is AR
(Anti-Reflection) The thickness is controlled so as to fulfill the function.

【0042】一方、裏電極は、前記したように高濃度に
ドープされた薄膜結晶シリコン層(第1のシリコン層
5)がその機能を果たすが、この裏電極のための取り出
し電極9についても、表取り出し電極10,12の形成
の際に同時に形成される。すなわち、ウエットあるいは
ドライエッチング技術、あるいはレーザースクライブ技
術、さらにはメカニカルスクライブ技術などを用いて素
子表面からエッチング、あるいはスクライブを行い、第
1の薄膜結晶シリコン層を露出させて、この露出部分に
裏電極用取り出し電極を表電極同様に形成すればよい。
On the other hand, as described above, the thin-film crystalline silicon layer (first silicon layer 5) which is heavily doped as described above fulfills its function. It is formed simultaneously with the formation of the front extraction electrodes 10 and 12. That is, etching or scribing is performed from the element surface using a wet or dry etching technique, a laser scribing technique, or a mechanical scribing technique to expose the first thin-film crystalline silicon layer. The take-out electrode may be formed in the same manner as the front electrode.

【0043】以上により、非常に高効率な薄膜結晶シリ
コン太陽電池を形成することができる。
As described above, a very high efficiency thin film crystal silicon solar cell can be formed.

【0044】なお、図1において、カーボン基板上にフ
ラックス層としてAlを約5μm蒸着法により形成し、
さらに、このフラックス層上にシリコン粉末、粉末Al
等のフラックス、バインダ、溶剤からなるペーストをプ
リント法により塗布し、乾燥させるようにしてもよい。
そして、この基板を上述の実施形態と同様に熱処理を施
すことにより、カーボン基板上に薄膜多結晶シリコンが
得られるようにしてもよい。また、多結晶シリコン基板
を用いた場合には、基板の結晶方位に沿ってエピタキシ
ャル成長することが判明している。
In FIG. 1, Al was formed as a flux layer on a carbon substrate by a vapor deposition method of about 5 μm.
Furthermore, silicon powder, powder Al
A paste composed of a flux, a binder, and a solvent may be applied by a printing method and dried.
Then, by subjecting this substrate to heat treatment in the same manner as in the above-described embodiment, thin-film polycrystalline silicon may be obtained on the carbon substrate. In addition, it has been found that when a polycrystalline silicon substrate is used, epitaxial growth occurs along the crystal orientation of the substrate.

【0045】なおまた、本発明では、半導体装置として
太陽電池を例にとり説明したが、これに限定されるもの
ではなく、例えば、位置検出センサ,輝度センサ,カラ
ーセンサ等の光センサやTFT等のトランジスタ等にも
適用が可能であり、本発明の要旨を逸脱しない範囲内で
適宜変更し実施が可能である。
Although the present invention has been described by taking a solar cell as an example of a semiconductor device, the present invention is not limited to this. For example, an optical sensor such as a position detection sensor, a luminance sensor, a color sensor, or a TFT may be used. The present invention can be applied to a transistor and the like, and can be appropriately modified and implemented without departing from the gist of the present invention.

【0046】[0046]

【発明の効果】以上詳述したように、本発明の半導体膜
形成用基板によれば、ガラス基板を用いた安価な薄膜結
晶シリコン基板を用いることが可能となり、さらに高速
成膜の効果も加わって、薄膜結晶シリコン太陽電池の作
製コストの大幅な低減を実現することができる。
As described above in detail, according to the substrate for forming a semiconductor film of the present invention, an inexpensive thin film crystalline silicon substrate using a glass substrate can be used, and the effect of high-speed film formation is added. As a result, a significant reduction in the manufacturing cost of the thin film crystalline silicon solar cell can be realized.

【0047】また、薄膜結晶シリコン層の結晶粒径の充
分な拡大と、光封じ込めに適したランダムな表面凹凸構
造の導入によって、特に半導体装置として高効率な薄膜
結晶シリコン太陽電池を得ることができる。
Further, by sufficiently expanding the crystal grain size of the thin-film crystalline silicon layer and introducing a random surface uneven structure suitable for optical confinement, a highly efficient thin-film crystalline silicon solar cell can be obtained particularly as a semiconductor device. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る半導体膜形成用基板の作製工程を
示す断面図。
FIG. 1 is a cross-sectional view illustrating a process for manufacturing a substrate for forming a semiconductor film according to the present invention.

【図2】本発明に係る半導体膜形成用基板の作製工程を
示す断面図。
FIG. 2 is a cross-sectional view illustrating a manufacturing process of a substrate for forming a semiconductor film according to the present invention.

【図3】本発明に係る半導体膜形成用基板の作製工程を
示す断面図。
FIG. 3 is a cross-sectional view showing a step of manufacturing a substrate for forming a semiconductor film according to the present invention.

【図4】本発明に係る半導体膜形成用基板を説明する断
面図。
FIG. 4 is a cross-sectional view illustrating a substrate for forming a semiconductor film according to the present invention.

【図5】本発明に係る半導体膜形成用基板で得られた半
導体装置を説明する断面図。
FIG. 5 is a cross-sectional view illustrating a semiconductor device obtained using a semiconductor film formation substrate according to the present invention.

【図6】本発明に係る半導体膜形成用基板で得られた他
の半導体装置を説明する断面図。
FIG. 6 is a cross-sectional view illustrating another semiconductor device obtained using the semiconductor film formation substrate according to the present invention.

【図7】半導体膜形成用基板の表面の光の波長と反射率
との関係を示すグラフ。
FIG. 7 is a graph showing the relationship between the wavelength of light on the surface of a substrate for forming a semiconductor film and the reflectance.

【符号の説明】[Explanation of symbols]

1:ガラス基板(基体) 4:酸化アルミニウム層(結晶酸化物層) 5:第1のシリコン層 6:第2のシリコン層 7:第3のシリコン層 S:半導体膜形成用基板 P1,P2:太陽電池(半導体装置) 1: glass substrate (substrate) 4: aluminum oxide layer (crystal oxide layer) 5: first silicon layer 6: second silicon layer 7: third silicon layer S: semiconductor film forming substrates P1, P2: Solar cells (semiconductor devices)

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 基体の主面上に、アルミニウム,マグネ
シウム,及びカルシウムの少なくとも1種を含有する結
晶酸化物層と、結晶シリコン層とを順次積層して成り、
前記結晶シリコン層上に半導体膜が被着形成される半導
体膜形成用基板。
A crystal oxide layer containing at least one of aluminum, magnesium, and calcium, and a crystal silicon layer sequentially laminated on a main surface of a base;
A semiconductor film forming substrate on which a semiconductor film is deposited on the crystalline silicon layer.
【請求項2】 前記結晶シリコン層が多結晶状態である
とともに、その結晶方位が前記基体の主面に垂直方向へ
主に<111>方位に選択配向していることを特徴とす
る請求項1に記載の半導体膜形成用基板。
2. The semiconductor device according to claim 1, wherein said crystalline silicon layer is in a polycrystalline state, and its crystal orientation is selectively oriented mainly in a <111> orientation in a direction perpendicular to a main surface of said base. 4. The substrate for forming a semiconductor film according to item 1.
【請求項3】 前記結晶シリコン層を複数層にするとと
もに、上部層の電気抵抗率が1〜10-3・cm、下部層
の電気抵抗率が10-2〜10-6Ω・cmであることを特
徴とする請求項1に記載の半導体膜形成用基板。
3. The semiconductor device according to claim 1, wherein the crystalline silicon layer has a plurality of layers, and an upper layer has an electric resistivity of 1 to 10 −3 cm and a lower layer has an electric resistivity of 10 −2 to 10 −6 Ωcm. The substrate for forming a semiconductor film according to claim 1, wherein:
【請求項4】 前記結晶シリコン層を複数層にするとと
もに、上部層のドーピング不純物濃度が1016〜1019
/cm3 、下部層のドーピング不純物濃度が1018〜1
22/cm3 であることを特徴とする請求項1に記載の
半導体膜形成用基板。
4. The method according to claim 1, wherein the crystalline silicon layer has a plurality of layers, and an upper layer has a doping impurity concentration of 10 16 to 10 19.
/ Cm 3 , the doping impurity concentration of the lower layer is 10 18 -1
2. The substrate for forming a semiconductor film according to claim 1, wherein the substrate concentration is 0 22 / cm 3 .
【請求項5】 前記結晶シリコン層の厚さが1〜50μ
mであることを特徴とする請求項1に記載の半導体膜形
成用基板。
5. The crystalline silicon layer has a thickness of 1 to 50 μm.
2. The substrate for forming a semiconductor film according to claim 1, wherein m is m.
【請求項6】 前記結晶シリコン層の表面の反射率が波
長400〜1000nmの光に対し5%以下であること
を特徴とする請求項1に記載の半導体膜形成用基板。
6. The semiconductor film forming substrate according to claim 1, wherein the reflectance of the surface of the crystalline silicon layer is 5% or less with respect to light having a wavelength of 400 to 1000 nm.
【請求項7】 基体上に、アルミニウム,マグネシウ
ム,及びカルシウムの少なくとも1種を含有しシリコン
と共融系を成すフラックス下地層を形成し、しかる後
に、アルミニウム,マグネシウム,カルシウム,錫,亜
鉛,アンチモン,インジウム,ビスマス,及びガリウム
の少なくとも1種を含有しシリコンと共融系を成すフラ
ックス体とシリコンとの混合物を前記フラックス下地層
上に設けて融解せしめ、表層に結晶シリコンを成長させ
て成る半導体膜形成用基板。
7. A flux underlayer containing at least one of aluminum, magnesium and calcium and forming a eutectic system with silicon is formed on a substrate, and thereafter aluminum, magnesium, calcium, tin, zinc and antimony are formed. A mixture of silicon and a flux body containing at least one of silicon, indium, bismuth, and gallium and forming a eutectic system with silicon is provided on the flux underlayer and melted, and crystal silicon is grown on the surface layer. Substrate for film formation.
【請求項8】 請求項1又は請求項7に記載の半導体膜
形成用基板の結晶シリコン層上に、該結晶シリコン層と
半導体接合を成す半導体層を被着形成して成る半導体装
置。
8. A semiconductor device comprising: a semiconductor layer forming a semiconductor junction with the crystalline silicon layer on the crystalline silicon layer of the substrate for forming a semiconductor film according to claim 1;
JP9078671A 1997-02-28 1997-03-31 Substrate for forming semiconductor film and semiconductor device using the same Pending JPH10303442A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9078671A JPH10303442A (en) 1997-02-28 1997-03-31 Substrate for forming semiconductor film and semiconductor device using the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-45576 1997-02-28
JP4557697 1997-02-28
JP9078671A JPH10303442A (en) 1997-02-28 1997-03-31 Substrate for forming semiconductor film and semiconductor device using the same

Publications (1)

Publication Number Publication Date
JPH10303442A true JPH10303442A (en) 1998-11-13

Family

ID=26385588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9078671A Pending JPH10303442A (en) 1997-02-28 1997-03-31 Substrate for forming semiconductor film and semiconductor device using the same

Country Status (1)

Country Link
JP (1) JPH10303442A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010533969A (en) * 2007-07-18 2010-10-28 アイメック Emitter structure fabrication method and resulting emitter structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010533969A (en) * 2007-07-18 2010-10-28 アイメック Emitter structure fabrication method and resulting emitter structure

Similar Documents

Publication Publication Date Title
US20160293790A1 (en) Methods of growing heteroepitaxial single crystal or large grained semiconductor films and devices thereon
US6869863B2 (en) Fabrication process of solar cell
MY116383A (en) Method of manufacturing a multilayer solar cell
JPS62113484A (en) Thin film photovoltage solar cell
JP3578539B2 (en) Solar cell manufacturing method and solar cell structure
TW200814347A (en) Method for fabricating a photovoltaic element with stabilised efficiency
WO2009059128A2 (en) Crystalline-thin-film photovoltaic structures and methods for forming the same
US5211761A (en) Photovoltaic device and manufacturing method thereof
US9997661B2 (en) Method of making a copper oxide/silicon thin-film tandem solar cell using copper-inorganic film from a eutectic alloy
JP3652055B2 (en) Method for manufacturing photoelectric conversion device
JPH10303442A (en) Substrate for forming semiconductor film and semiconductor device using the same
JP3652054B2 (en) Method for manufacturing photoelectric conversion device
JP2002261305A (en) Thin-film polycrystalline silicon solar cell and manufacturing method therefor
JP2000114558A (en) Method of forming polycrystalline silicon film
JP3652056B2 (en) Method for manufacturing photoelectric conversion device
JP2007022859A (en) Method for producing silicon crystal particle, photoelectronic converter, and light power generation system
CN111129207B (en) Cadmium stannate transparent conductive film, cadmium telluride cell preparation method and thin film solar cell
Wagner et al. 15.9% efficiency for Si thin film concentrator solar cell grown by LPE
JP3229749B2 (en) Method for manufacturing polycrystalline semiconductor thin film and photovoltaic device
JPS61111517A (en) Silicon substrate
JP3069208B2 (en) Method for manufacturing thin-film polycrystalline Si solar cell
Weber et al. 17% efficient thin film silicon solar cell by liquid phase epitaxy
US20090133744A1 (en) Photovoltaic cell
JPH06283742A (en) Polycrystalline silicon solar cell and its manufacture
JPH11135810A (en) Photoelectric conversion device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040810

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050405