JPH10293323A - Liquid crystal panel, substrate therefor, electronic equipment and projection display device - Google Patents

Liquid crystal panel, substrate therefor, electronic equipment and projection display device

Info

Publication number
JPH10293323A
JPH10293323A JP10370997A JP10370997A JPH10293323A JP H10293323 A JPH10293323 A JP H10293323A JP 10370997 A JP10370997 A JP 10370997A JP 10370997 A JP10370997 A JP 10370997A JP H10293323 A JPH10293323 A JP H10293323A
Authority
JP
Japan
Prior art keywords
liquid crystal
substrate
crystal panel
electrode
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10370997A
Other languages
Japanese (ja)
Other versions
JP3663825B2 (en
Inventor
Yuji Kawachi
裕二 河内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP10370997A priority Critical patent/JP3663825B2/en
Publication of JPH10293323A publication Critical patent/JPH10293323A/en
Application granted granted Critical
Publication of JP3663825B2 publication Critical patent/JP3663825B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To eliminate the need of wiring for feeding controlled potential to one of electrodes of retention volume by electrically connecting the conductive layer of a semiconductor substrate to a feed layer for giving the controlled potential outside a picture element zone. SOLUTION: A source zone 5a and a drain zone 5b made of a high impurity introduction layer are formed on substrate surface at both sides of a gate electrode 4a, thereby forming MOSFET. Also, a contact zone 7 of a P-type impurity introduction layer of high concentration is formed on the substrate surface in such a state as corresponding to a part of a conductive layer 6, and one and of the conductive layer 6 is connected to the contact zone 7 at an opening 3a formed on an insulation film 3' so as to correspond to the contact zone 7. A feed layer 19 to apply controlled potential outside a picture element zone and a P-type contact zone 17 of high impurity concentration for electrically connecting the feed layer 19 are formed on a semiconductor substrate 1. As a result, controlled potential for giving inverse bias to a P-N junction is applied, and substrate potential given from the feed layer 19 is applied to the conductive layer 6, thereby fixing the potential.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶パネルさらに
は反射型液晶パネルに関し、特に半導体基板上に形成さ
れた絶縁ゲート型電界効果トランジスタ(以下、MOS
FETという)によって画素電極をスイッチングするア
クティブマトリックス型液晶パネルに利用して好適な技
術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal panel and, more particularly, to a reflection type liquid crystal panel, and more particularly to an insulated gate field effect transistor (hereinafter referred to as a MOS) formed on a semiconductor substrate.
The present invention relates to a technique suitable for use in an active matrix type liquid crystal panel in which pixel electrodes are switched by an FET.

【0002】[0002]

【従来の技術】従来、投射型表示装置のライトバルブに
用いられる透過型アクティブマトリックス液晶パネルと
しては、ガラス基板上にアモルファスシリコン又はポリ
シリコンを用いたTFTアレーを形成した構造の液晶パ
ネルが実用化されている。
2. Description of the Related Art Conventionally, as a transmission type active matrix liquid crystal panel used for a light valve of a projection type display device, a liquid crystal panel having a structure in which a TFT array using amorphous silicon or polysilicon is formed on a glass substrate has been commercialized. Have been.

【0003】[0003]

【発明が解決しようとする課題】上記TFTを用いたア
クティブマトリックス液晶パネルはデバイスサイズが比
較的大きいため、例えばこれをライトバルブとして組み
込んだプロジェクタのような投写型表示装置にあって
は、装置全体が大型化してしまうという不具合がある。
また、透過型液晶パネルの場合は、各画素に設けられた
TFTの領域が光を透過させる画素の透過領域とならな
いため、パネルの解像度がXGA,SXGAと上がるに
つれ、開口率が小さくなるという致命的な欠陥を有して
いる。
Since the active matrix liquid crystal panel using the above-mentioned TFT has a relatively large device size, for example, in a projection display device such as a projector in which this is incorporated as a light valve, the whole device is used. However, there is a problem that the size becomes large.
Further, in the case of a transmissive liquid crystal panel, the area of the TFT provided in each pixel does not become the transmissive area of the pixel that transmits light, so that the aperture ratio becomes smaller as the resolution of the panel increases to XGA and SXGA. Deficiency.

【0004】そこで、透過型アクティブマトリックス液
晶パネルに比べてサイズが小さい液晶パネルとして、半
導体基板上に形成されたMOSFETアレーで反射電極
となる画素電極をスイッチングするようにした反射型ア
クティブマトリックス液晶パネルが提案されている。
[0004] Therefore, as a liquid crystal panel smaller in size than a transmissive active matrix liquid crystal panel, a reflection type active matrix liquid crystal panel in which a pixel electrode serving as a reflection electrode is switched by a MOSFET array formed on a semiconductor substrate is used. Proposed.

【0005】しかしながら半導体を基板とする液晶パネ
ルにおいては、デバイスサイズの縮小と共にパネル解像
度の増加に応じて各画素のサイズも小さくなるため、画
素電極のみでは液晶の駆動に必要な電圧を保持するのに
充分な容量(100fF程度が必要)が得られないとい
う欠点がある。そこで、本発明者は、ゲート絶縁膜を誘
電体とする保持容量を各画素に作り込む方法を検討し
た。
However, in a liquid crystal panel using a semiconductor as a substrate, the size of each pixel also decreases as the panel resolution increases as the device size decreases. Therefore, only the pixel electrodes are required to hold the voltage required for driving the liquid crystal. However, there is a disadvantage that a sufficient capacity (about 100 fF is required) cannot be obtained. Thus, the present inventors have studied a method of forming a storage capacitor having a gate insulating film as a dielectric in each pixel.

【0006】しかし、保持容量の一方の電極は定電位に
固定されることが望ましいが、そのような定電位を各保
持容量に供給するための配線(以下、容量線と称する)
のレイアウトおよびコンタクトホールの形成位置の確保
が極めて困難であることを見い出した。
However, it is desirable that one electrode of the storage capacitor is fixed at a constant potential. A wiring for supplying such a constant potential to each storage capacitor (hereinafter referred to as a capacitance line).
It has been found that it is extremely difficult to secure the layout and contact hole formation position.

【0007】図10および図11に、本発明に先立って
本発明者が検討した半導体を基板とする反射型液晶パネ
ルにおける保持容量の構造およびこの保持容量の一方の
電極に定電位を供給するための容量線のレイアウト方法
の例を示す。図11は図10におけるA−A’,B−
B’の不連続断面を連続的に示した断面図である。図1
0において、4aはスイッチング用MOSFETのゲー
ト電極、9はスイッチング用MOSFETに画素に印加
すべき信号を供給するデータ線、12はアルミニウム等
からなる反射電極、6は保持容量の一方の電極となる導
電層である。
FIGS. 10 and 11 show a structure of a storage capacitor in a reflection type liquid crystal panel using a semiconductor as a substrate, which was examined by the present inventors prior to the present invention, and a method for supplying a constant potential to one electrode of the storage capacitor. An example of a method of laying out the capacitance lines of FIG. FIG. 11 shows AA ′ and B− in FIG.
It is sectional drawing which showed the discontinuous cross section of B 'continuously. FIG.
In 0, 4a is a gate electrode of a switching MOSFET, 9 is a data line for supplying a signal to be applied to a pixel to the switching MOSFET, 12 is a reflective electrode made of aluminum or the like, and 6 is a conductive electrode serving as one electrode of a storage capacitor. Layer.

【0008】図10の例では、反射電極12が接続され
るドレイン領域としての拡散層5bを広く形成して保持
容量の他方の電極となし、その上にゲート絶縁膜3を介
して保持容量の一方の電極としての導電層6を例えばゲ
ート電極と同一のポリシリコン層等によって形成する。
そして、上記保持容量の一方の電極としての導電層6に
定電位を与える方法として、図11に示すように、上記
導電層6と同一のポリシリコン層からなる容量線16で
隣接する画素の保持容量の電極としての導電層に接続
し、画素領域の外側において上記容量線16を接地電位
のような定電位を供給する配線に接続するというもので
ある。
In the example shown in FIG. 10, a diffusion layer 5b as a drain region to which the reflection electrode 12 is connected is formed widely to serve as the other electrode of the storage capacitor. The conductive layer 6 as one electrode is formed of, for example, the same polysilicon layer as the gate electrode.
As a method for applying a constant potential to the conductive layer 6 as one electrode of the storage capacitor, as shown in FIG. 11, the storage of adjacent pixels by the capacitor line 16 made of the same polysilicon layer as the conductive layer 6 is performed. The capacitor line is connected to a conductive layer as an electrode of a capacitor, and the capacitor line 16 is connected to a wiring for supplying a constant potential such as a ground potential outside the pixel region.

【0009】しかしながら、図10および図11に示す
ような方式にあっては、各画素の保持容量電極としての
導電層の間に容量線が形成されるため、絶縁膜表面の凹
凸が大きくなり反射電極の平坦化が困難になるという不
都合がある。また、容量線16とデータ線9とが交差す
るためデータ線の寄生容量が増加するとともに、容量線
16とデータ線9との間のカップリング容量を介して保
持容量にノイズが入り電位が安定しなくなるという問題
点がある。
However, in the methods shown in FIGS. 10 and 11, since the capacitance lines are formed between the conductive layers as the storage capacitance electrodes of the respective pixels, the irregularities on the surface of the insulating film become large, and the reflection occurs. There is a disadvantage that it is difficult to flatten the electrodes. In addition, since the capacitance line 16 and the data line 9 intersect, the parasitic capacitance of the data line increases, and noise enters the storage capacitance via the coupling capacitance between the capacitance line 16 and the data line 9 to stabilize the potential. There is a problem that it will not be.

【0010】この発明の目的は、半導体を基板とする反
射型液晶パネルにおいて、保持容量の一方の電極に定電
位を供給するための配線を不要にし歩留まりの向上を可
能にする技術を提供することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a technique for improving the yield by eliminating the need for wiring for supplying a constant potential to one electrode of a storage capacitor in a reflective liquid crystal panel using a semiconductor as a substrate. It is in.

【0011】この発明の他の目的は、半導体を基板とす
る反射型液晶パネルにおいて、反射電極の平坦化を容易
にする技術を提供することにある。
Another object of the present invention is to provide a technique for easily flattening a reflection electrode in a reflection type liquid crystal panel using a semiconductor as a substrate.

【0012】この発明の他の目的は、保持容量に印加さ
れる定電圧を安定化させることができる技術を提供する
ことにある。
Another object of the present invention is to provide a technique capable of stabilizing a constant voltage applied to a storage capacitor.

【0013】この発明の他の目的は、プロセスの工程数
を増加させることなく必要な保持容量が得られるように
した技術を提供することにある。
Another object of the present invention is to provide a technique capable of obtaining a required storage capacity without increasing the number of process steps.

【0014】[0014]

【課題を解決するための手段】この発明は、上記目的を
達成するため、反射電極となる画素電極の下方の半導体
基板表面に画素電極をスイッチングする素子(MOSF
ET)の活性領域(ドレイン領域)となる比較的不純物
濃度の高い半導体領域を拡張形成して保持容量の一方の
電極となし、この半導体領域の上方に絶縁膜を介して保
持容量の他方の電極となる導電層を形成し、前記導電層
は半導体基板の表面に形成されたこれと同一導電型の高
濃度半導体領域を介して半導体基板に電気的に接続させ
るとともに、上記半導体基板には画素領域の外側におい
て電位を与える給電層に電気的に接続するようにした。
In order to achieve the above object, the present invention provides an element (MOSF) for switching a pixel electrode on a surface of a semiconductor substrate below a pixel electrode serving as a reflective electrode.
A semiconductor region having a relatively high impurity concentration to be an active region (drain region) of ET) is extended and formed as one electrode of a storage capacitor, and the other electrode of the storage capacitor is formed above the semiconductor region via an insulating film. A conductive layer formed on the surface of the semiconductor substrate and electrically connected to the semiconductor substrate through a high-concentration semiconductor region of the same conductivity type formed on the surface of the semiconductor substrate. Outside, was electrically connected to a power supply layer for applying a potential.

【0015】上記した手段によれば、保持容量の一方の
電極に基板電位が印加されることにより、保持容量の一
方の電極に電位を供給するための容量線が不要となり、
画素の構造が簡単になって歩留まりが向上するととも
に、絶縁膜表面の凹凸が小さくなり反射電極の平坦化が
容易となる。また、各画素電極に印加される信号を供給
するデータ線と交差する容量線を形成する必要がなくな
り、データ線の寄生容量を減らすことができるととも
に、保持容量へのノイズを低減して電位を安定化させる
ことができる。
According to the above-mentioned means, since the substrate potential is applied to one electrode of the storage capacitor, a capacitor line for supplying a potential to one electrode of the storage capacitor becomes unnecessary.
The structure of the pixel is simplified, the yield is improved, and the irregularities on the surface of the insulating film are reduced, and the flattening of the reflective electrode is facilitated. Further, it is not necessary to form a capacitance line that intersects with a data line that supplies a signal applied to each pixel electrode, so that the parasitic capacitance of the data line can be reduced, and the noise to the storage capacitor is reduced to reduce the potential. Can be stabilized.

【0016】なお、上記保持容量の誘電体を構成する絶
縁膜はMOSFETのゲート電極とチャネル領域との間
に設けられるゲート絶縁膜と同時に形成される絶縁膜
を、また上記保持容量の一方の電極を構成する導電層は
MOSFETのゲート電極と同時に形成される導電層
を、それぞれ用いるようにすると良い。
The insulating film constituting the dielectric of the storage capacitor is an insulating film formed simultaneously with the gate insulating film provided between the gate electrode of the MOSFET and the channel region, and one electrode of the storage capacitor. It is preferable to use a conductive layer formed simultaneously with the gate electrode of the MOSFET as the conductive layer.

【0017】さらに、上記スイッチング素子は、1つの
画素にPチャネル型トランジスタとNチャネル型トラン
ジスタとが形成されてなる相補型トランジスタとする良
い。
Further, the switching element may be a complementary transistor in which a P-channel transistor and an N-channel transistor are formed in one pixel.

【0018】[0018]

【発明の実施の形態】以下、本発明の好適な実施例を図
面に基づいて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to the drawings.

【0019】図1および図2は、本発明を適用した反射
型液晶パネルの反射電極側基板の第1の実施例を示す。
なお、図1および図2にはマトリックス状に配置されて
いる画素のうち一画素部分の断面図と平面レイアウトを
示す。図1は図2におけるI−I線に沿った断面を示
す。
FIGS. 1 and 2 show a first embodiment of a reflective electrode side substrate of a reflective liquid crystal panel to which the present invention is applied.
1 and 2 show a cross-sectional view and a planar layout of one pixel portion of the pixels arranged in a matrix. FIG. 1 shows a cross section taken along line II in FIG.

【0020】図1において、1は単結晶シリコンのよう
なP型半導体基板(P型ウェルでもよい)、2はこの半
導体基板1の表面に形成された素子分離用のフィールド
酸化膜(いわゆるLOCOS)である。このフィールド
酸化膜2は、選択熱酸化によって5000〜7000オ
ングストロームのような厚さに形成される。
In FIG. 1, reference numeral 1 denotes a P-type semiconductor substrate such as single-crystal silicon (may be a P-type well), and 2 denotes a field oxide film (so-called LOCOS) formed on the surface of the semiconductor substrate 1 for element isolation. It is. This field oxide film 2 is formed to a thickness of about 5000 to 7000 Å by selective thermal oxidation.

【0021】上記フィールド酸化膜2には一画素ごとに
開口部が形成され、この開口部の内側の基板表面にゲー
ト酸化膜(絶縁膜)3が形成され、このゲート絶縁膜3
の上にポリシリコンあるいはメタルシリサイド等からな
るゲート電極4aが形成され、このゲート電極4aの両
側の基板表面には高不純物濃度のN型不純物導入層から
なるソース、ドレイン領域5a,5bが形成され、MO
SFETが構成されている。そして、この実施例では上
記ソース、ドレイン領域5a,5bのうちドレイン領域
5bが基板表面に沿って画素領域の内側に拡張され、こ
の拡張部5b’の上方にゲート絶縁膜3と同時に形成さ
れた絶縁膜3’を介して、保持容量の一方の電極となる
導電層6が形成されている。
An opening is formed in the field oxide film 2 for each pixel, and a gate oxide film (insulating film) 3 is formed on the substrate surface inside the opening.
A gate electrode 4a made of polysilicon or metal silicide is formed thereon, and source and drain regions 5a and 5b made of a high impurity concentration N-type impurity-doped layer are formed on the substrate surface on both sides of the gate electrode 4a. , MO
An SFET is configured. In this embodiment, the drain region 5b of the source and drain regions 5a and 5b is extended inside the pixel region along the substrate surface, and is formed simultaneously with the gate insulating film 3 above the extended portion 5b '. A conductive layer 6 serving as one electrode of the storage capacitor is formed via the insulating film 3 '.

【0022】この導電層6は、特に限定されるものでな
いが、上記ゲート電極4aと同一のポリシリコンあるい
はメタルシリサイドから形成される。上記ゲート電極4
aは、図2に示すように、基板の一方向(画素行方向)
に配設されている走査線4から突出するように形成され
ている。
The conductive layer 6 is formed of, but not limited to, the same polysilicon or metal silicide as the gate electrode 4a. The above gate electrode 4
a is one direction of the substrate (pixel row direction) as shown in FIG.
Is formed so as to protrude from the scanning line 4 disposed in the first position.

【0023】また、上記導電層6の一部に対応して基板
表面にはオーミック接触を図るための高濃度のP型不純
物導入層からなるコンタクト領域7が形成され、上記導
電層6の一端はこのコンタクト領域7に対応して上記絶
縁膜3’に形成された開口部3aにてコンタクト領域7
に接続されている。上記半導体基板1上には、画素領域
の外側において定電位(P型基板/P型ウェルの場合は
接地電位)を与える給電層19と該給電層19が電気的
に接続される高不純物濃度のP型コンタクト領域17と
が設けられ、PN接合に逆バイアスを与えるための定電
位が印加されており、上記導電層6には上記コンタクト
領域7を介して上記給電層19から与えられた基板電位
が印加され、電位が固定されるように構成されている。
上記給電層19は、上記データ線9と同一のアルミニウ
ム層等により形成される。
A contact region 7 made of a high-concentration P-type impurity-doped layer for achieving ohmic contact is formed on the surface of the substrate corresponding to a part of the conductive layer 6, and one end of the conductive layer 6 has one end. Corresponding to this contact region 7, contact region 7 is formed in opening 3a formed in insulating film 3 '.
It is connected to the. On the semiconductor substrate 1, a power supply layer 19 for applying a constant potential (ground potential in the case of a P-type substrate / P-type well) outside the pixel region and a high impurity concentration conductive layer to which the power supply layer 19 is electrically connected. A P-type contact region 17 is provided, a constant potential for applying a reverse bias to the PN junction is applied, and a substrate potential applied from the power supply layer 19 through the contact region 7 to the conductive layer 6 is provided. Is applied, and the potential is fixed.
The power supply layer 19 is formed of the same aluminum layer as the data line 9.

【0024】上記絶縁膜3,3’は熱酸化によって上記
開口部の内側半導体基板表面に400〜800オングス
トロームのような厚さに形成される。上記ゲート電極4
aおよび導電層6は、ポリシリコン層を1000〜20
00オングストロームのような厚さに形成しその上にM
oあるいはWのような高融点金属のシリサイド層を10
00〜3000オングストロームのような厚さに形成し
た構造とされている。上記ソース領域5aは、上記ゲー
ト電極4aをマスクとして基板表面にN型不純物をイオ
ン打ち込みで注入することで自己整合的に形成される。
The insulating films 3 and 3 'are formed on the surface of the semiconductor substrate inside the openings by thermal oxidation to a thickness of 400 to 800 angstroms. The above gate electrode 4
a and the conductive layer 6 are made of a polysilicon layer of 1000 to 20
00 angstrom thick, and M
a silicide layer of a refractory metal such as
The structure is such that it is formed to a thickness of about 00 to 3000 angstroms. The source region 5a is formed in a self-aligned manner by ion-implanting an N-type impurity into the substrate surface using the gate electrode 4a as a mask.

【0025】また、上記N型ドレイン領域5bおよびP
型コンタクト領域7は、この実施例では、専用のイオン
打込みと熱処理によるドーピング処理で、それぞれゲー
ト電極を形成する前にイオン注入法で形成される。ソー
ス、ドレイン領域5a,5bの好ましい不純物濃度は1
×1020/cm、P型コンタクト領域7の好ましい
不純物濃度は1×1018〜1020/cmであ
る。なお、上記N型ドレイン領域 5bおよびP型コン
タクト領域7は、画素領域の外側に形成される後述の周
辺回路を構成するMOSFETのソース、ドレイン領域
となる不純物導入層と同時に形成するようにしても良
い。
The N-type drain region 5b and P
In this embodiment, the mold contact region 7 is formed by an ion implantation method before forming a gate electrode by a dedicated ion implantation and a doping process by a heat treatment. The preferred impurity concentration of the source and drain regions 5a and 5b is 1
× 10 20 / cm 3 , and a preferred impurity concentration of the P-type contact region 7 is 1 × 10 18 to 10 20 / cm 3 . The N-type drain region 5b and the P-type contact region 7 may be formed at the same time as the impurity introduction layers serving as the source and drain regions of a MOSFET which is formed outside the pixel region and constitutes a peripheral circuit described later. good.

【0026】上記ゲート電極4aおよび導電層6からフ
ィールド酸化膜2上にかけては第1の層間絶縁膜8が形
成され、この絶縁膜8上にはアルミニウムを主体とする
メタル層からなるデータ線9が、図2に示すように、上
記走査線4と交差する方向に形成され、データ線9は絶
縁膜8に形成されたコンタクトホール10にてソース領
域5aに電気的に接続されている。
A first interlayer insulating film 8 is formed from gate electrode 4a and conductive layer 6 to field oxide film 2, and a data line 9 made of a metal layer mainly composed of aluminum is formed on insulating film 8. As shown in FIG. 2, the data line 9 is formed in a direction intersecting the scanning line 4, and the data line 9 is electrically connected to the source region 5 a through a contact hole 10 formed in the insulating film 8.

【0027】上記絶縁膜8は、例えばHTO膜(高温C
VD法により形成される酸化シリコン膜)を1000オ
ングストローム程度堆積した上に、BPSG膜(ボロン
およびリンを含むシリケートガラス膜)を8000〜1
0000オングストロームのような厚さに堆積して形成
される。上記データ線9構成するメタル層は、例えば下
層からTi/TiN/Al/TiNの4層構造とされ
る。各層は、下層のTiが100〜600オングストロ
ーム、TiNが1000オングストローム程度、Alが
4000〜10000オングストローム、上層のTiN
が300〜600オングストロームのような厚さとされ
る。
The insulating film 8 is, for example, an HTO film (high-temperature C
A silicon oxide film formed by a VD method is deposited on the order of 1000 angstroms, and a BPSG film (a silicate glass film containing boron and phosphorus) is 8000 to 1
It is formed by depositing a thickness such as 0000 angstroms. The metal layer constituting the data line 9 has, for example, a four-layer structure of Ti / TiN / Al / TiN from the bottom. In each layer, the lower layer is composed of 100 to 600 angstroms of Ti, about 1000 angstroms of TiN, 4000 to 10000 angstroms of Al, and TiN of the upper layer.
Has a thickness such as 300 to 600 angstroms.

【0028】上記データ線7から層間絶縁膜8上にかけ
ては第2の層間絶縁膜11が形成されている。この第2
層間絶縁膜11は、例えばTEOS(テトラエチルオル
ソシリケート)を材料としプラズマCVD法により形成
される酸化シリコン膜(以下、TEOS膜と称する)を
3000〜6000オングストローム程度堆積した上
に、SOG膜(スピン・オン・ガラス膜)を堆積し、そ
れをエッチバックで削ってからさらにその上に第2のT
EOS膜を2000〜5000オングストローム程度の
厚さに堆積して形成される。
A second interlayer insulating film 11 is formed from the data line 7 to above the interlayer insulating film 8. This second
The interlayer insulating film 11 is formed, for example, by depositing a silicon oxide film (hereinafter, referred to as a TEOS film) formed by a plasma CVD method using TEOS (tetraethylorthosilicate) as a material for about 3000 to 6000 angstroms, and then forming an SOG film (spin-on). An on-glass film is deposited, it is etched back and then a second T
It is formed by depositing an EOS film to a thickness of about 2000 to 5000 angstroms.

【0029】この実施例においては、上記第2層間絶縁
膜11の上に図2に示されているように、ほぼ1画素に
対応した矩形状の反射電極としての画素電極12が形成
されている。そして、上記第2層間絶縁膜11、第1層
間絶縁膜8およびゲート絶縁膜2を貫通するコンタクト
ホール13が設けられており、このコンタクトホール1
3にて上記画素電極12が上記ドレイン領域5bに電気
的に接続されている。上記画素電極12は、特に限定さ
れないが、例えば低温スパッタ法によりアルミニウム層
を300〜5000オングストロームのような厚さに形
成し、パターニングによって一辺が15〜20μm程度
の正方形のような形状とされる。また、上記画素電極1
2の上には、パシベーション膜が形成されその上に配向
膜が全面的に形成され、ラビング処理される。
In this embodiment, as shown in FIG. 2, a pixel electrode 12 as a rectangular reflective electrode corresponding to one pixel is formed on the second interlayer insulating film 11 as shown in FIG. . A contact hole 13 penetrating the second interlayer insulating film 11, the first interlayer insulating film 8, and the gate insulating film 2 is provided.
At 3, the pixel electrode 12 is electrically connected to the drain region 5b. The pixel electrode 12 is not particularly limited. For example, an aluminum layer is formed to a thickness of 300 to 5000 angstroms by a low-temperature sputtering method, and is formed into a square shape with one side of about 15 to 20 μm by patterning. In addition, the pixel electrode 1
2, a passivation film is formed, and an alignment film is entirely formed thereon, followed by rubbing.

【0030】図2は図1に示されている反射側の液晶パ
ネル基板の平面レイアウトである。同図に示されている
ように、この実施例では、ゲート線4に沿ってその近傍
に保持容量の一方の電極となる導電層6が設けられてい
る。ただし、この導電層6およびこれに対向して基板表
面に設けられる保持容量の他方の電極としてのドレイン
拡張部5b’は、MOSFETのゲート電極4aとコン
タクトホール10,13の形成箇所を除く反射電極12
の下方全体に形成することができる。
FIG. 2 is a plan layout of the liquid crystal panel substrate on the reflection side shown in FIG. As shown in the figure, in this embodiment, a conductive layer 6 which is one electrode of the storage capacitor is provided along the gate line 4 and in the vicinity thereof. However, the conductive layer 6 and the drain extension 5b 'as the other electrode of the storage capacitor provided on the substrate surface facing the conductive layer 6 are formed of a reflective electrode excluding the portions where the MOSFET gate electrode 4a and the contact holes 10 and 13 are formed. 12
Can be formed all over the lower part.

【0031】この実施例においては、各画素の保持容量
の一方の電極となる導電層6間を接続する容量線を設け
る必要がないので、画素の構造が簡単となり歩留まりが
向上するとともに、絶縁膜11の表面の凹凸が小さくな
り平坦な反射電極12を形成し易くなる。また、データ
線と交差する容量線がないためデータ線に不要な寄生容
量が付いて、ドライバの負荷が増大したりカップリング
容量を介して保持容量にノイズが入ったりしにくくな
る。さらに、上記保持容量の誘電体を構成する絶縁膜
3’はMOSFETのゲート電極とチャネル領域との間
に設けられるゲート絶縁膜3と同時に形成される絶縁膜
を、また上記保持容量の一方の電極を構成する導電層6
はMOSFETのゲート電極4aと同時に形成される導
電層を、それぞれ用いるようにしたので、プロセスの工
程数を増加させることなく保持容量を構成することがで
き、プロセスを簡略化することが可能となる。
In this embodiment, since it is not necessary to provide a capacitance line for connecting the conductive layer 6 which is one electrode of the storage capacitor of each pixel, the structure of the pixel is simplified, the yield is improved, and the insulating film is formed. The unevenness on the surface of the surface 11 becomes small, and it becomes easy to form a flat reflective electrode 12. Further, since there is no capacitance line intersecting with the data line, unnecessary parasitic capacitance is attached to the data line, so that the load on the driver is increased and noise is hardly added to the storage capacitance via the coupling capacitance. Further, the insulating film 3 'constituting the dielectric of the storage capacitor is an insulating film formed simultaneously with the gate insulating film 3 provided between the gate electrode of the MOSFET and the channel region, and one electrode of the storage capacitor. Conductive layer 6 constituting
Uses a conductive layer formed simultaneously with the gate electrode 4a of the MOSFET, so that a storage capacitor can be formed without increasing the number of process steps, and the process can be simplified. .

【0032】なお、上記コンタクトホール13内にはタ
ングステン等の高融点金属からなる柱状の接続プラグを
充填し、この接続プラグを介して上記画素電極12を上
記ドレイン領域5bに接続するようにしても良い。この
場合、上記画素電極12は、特に限定されないが、接続
プラグを構成するタングステン等をCVD法により被着
した後、タングステンと第2層間絶縁膜11をCMP
(化学的機械研磨)法で削って平坦化してから、アルミ
ニウム層を被着して形成しても良いし、CMP法で第2
層間絶縁膜を平坦化してから、コンタクトホール13を
開口し、その中にタングステンを充填した後、画素電極
12を構成するアルミニウム層を形成するようにしても
良い。
The contact hole 13 may be filled with a columnar connection plug made of a refractory metal such as tungsten, and the pixel electrode 12 may be connected to the drain region 5b via the connection plug. good. In this case, the pixel electrode 12 is not particularly limited, but after tungsten or the like forming a connection plug is deposited by a CVD method, the tungsten and the second interlayer insulating film 11 are subjected to CMP.
(Chemical mechanical polishing) method and then flattening, and then forming by applying an aluminum layer,
After the interlayer insulating film is planarized, the contact hole 13 is opened, and after filling it with tungsten, an aluminum layer forming the pixel electrode 12 may be formed.

【0033】また、上記実施例では、画素スイッチング
用MOSFETをNチャネル型とし、保持容量の一方の
電極となる半導体領域(5b’)をN型不純物導入層と
した場合について説明したが、半導体基板1をN型基板
又はN型ウェルとし、画素スイッチング用MOSFET
をPチャネル型とし、保持容量の一方の電極となる半導
体領域(5b’)をP型不純物導入層とすることも可能
である。この場合、コンタクト領域7はN型不純物導入
層となり、ここに供給される電位は高電源電位となる。
In the above embodiment, the case where the pixel switching MOSFET is an N-channel type and the semiconductor region (5b ') serving as one electrode of the storage capacitor is an N-type impurity introduction layer has been described. 1 is an N-type substrate or N-type well, and a MOSFET for pixel switching
May be a P-channel type, and the semiconductor region (5b ′) serving as one electrode of the storage capacitor may be a P-type impurity introduction layer. In this case, the contact region 7 becomes an N-type impurity introduction layer, and the potential supplied thereto becomes a high power supply potential.

【0034】また、上記実施例では、画素スイッチング
用MOSFETを半導体基板表面に形成したものについ
て説明したが、半導体基板の表面に基板と異なる導電型
のウェル領域を形成し、このウェル領域の表面に画素ス
イッチング用MOSFETを形成するようにしたものに
も適用することができる。その場合、画素領域のウェル
領域は、周辺回路を構成するMOSFETのウェル領域
とは分離されたウェル領域とされるのが良い。
In the above embodiment, the pixel switching MOSFET is formed on the surface of the semiconductor substrate. However, a well region of a conductivity type different from that of the substrate is formed on the surface of the semiconductor substrate. The present invention can also be applied to a device in which a pixel switching MOSFET is formed. In this case, the well region of the pixel region is preferably a well region separated from the well region of the MOSFET forming the peripheral circuit.

【0035】さらに、画素スイッチング用のMOSFE
Tのゲート電極4aには、15Vのような大きな電圧が
印加されるのに対し、周辺回路は5Vのような小さな電
圧で駆動されるため、周辺回路を構成するFETのゲー
ト絶縁膜を画素スイッチング用FETのゲート絶縁膜よ
りも薄く形成してFETの特性を向上させ周辺回路の動
作速度を高めるという技術が考えられる。このような技
術を適用した場合、ゲート絶縁膜の耐圧から、周辺回路
を構成するFETのゲート絶縁膜の厚みを画素スイッチ
ング用FETのゲート絶縁膜の厚みの約3分の1〜5分
の1(例えば80〜200オングストローム)にするこ
とができる。
Further, a MOSFE for pixel switching
Since a large voltage such as 15 V is applied to the gate electrode 4 a of T, the peripheral circuit is driven by a small voltage such as 5 V. Therefore, the gate insulating film of the FET constituting the peripheral circuit is subjected to pixel switching. A technology is considered that is formed thinner than the gate insulating film of the FET for use to improve the characteristics of the FET and increase the operation speed of the peripheral circuit. When such a technique is applied, the thickness of the gate insulating film of the FET constituting the peripheral circuit is reduced to about one third to one fifth of the thickness of the gate insulating film of the pixel switching FET from the breakdown voltage of the gate insulating film. (For example, 80 to 200 angstroms).

【0036】ところで、第1の実施例においては、保持
容量の電極間に印加される電圧は、図7に示すように、
データ線に印加される画像信号電圧Vdと画像信号の中
心電位Vcとの差の約5V(図6の液晶パネルの対向基
板38に設けられる共通電極37に印加されるLCコモ
ン電位LC−COMはVcよりΔVだけシフトされてい
るが、実際に画素電極に印加される電圧もΔVシフトし
たVd−ΔVとなる)にすぎない。そこで、第1の実施
例においては、保持容量の一方の電極6を構成するポリ
シリコンあるいはメタルシリサイド層直下の絶縁膜3
を、画素スイッチング用FETのゲート絶縁膜でなく周
辺回路を構成するFETのゲート絶縁膜と同時に形成す
ることで、上記実施例に比べて保持容量の絶縁膜厚を3
分の1〜5分の1にすることができ、これによって容量
値を3〜5倍にすることもできる。なお、図7のVGは
画素スイッチング用FETのゲート電極4aにゲート線
4を介して供給されるゲート信号である。
By the way, in the first embodiment, the voltage applied between the electrodes of the storage capacitor is, as shown in FIG.
The difference between the image signal voltage Vd applied to the data line and the center potential Vc of the image signal is about 5 V (the LC common potential LC-COM applied to the common electrode 37 provided on the opposite substrate 38 of the liquid crystal panel in FIG. Although Vc is shifted from Vc by ΔV, the voltage actually applied to the pixel electrode is also Vd−ΔV shifted by ΔV). Therefore, in the first embodiment, the insulating film 3 immediately below the polysilicon or metal silicide layer forming one electrode 6 of the storage capacitor is used.
Is formed not at the same time as the gate insulating film of the pixel switching FET but at the same time as the gate insulating film of the FET constituting the peripheral circuit.
The capacitance value can be reduced by a factor of 1 to 5, thereby increasing the capacitance value by a factor of 3 to 5. 7 is a gate signal supplied to the gate electrode 4a of the pixel switching FET via the gate line 4.

【0037】また、上記保持容量の一方の電極となる導
電層6を、画素スイッチング用FETのゲート電極を構
成するポリシリコンあるいはメタルシリサイド層でな
く、周辺回路を構成するMOSFETのゲート電極を構
成するポリシリコンあるいはメタルシリサイド層で構成
するようにしても良い。
The conductive layer 6, which is one electrode of the storage capacitor, is not a polysilicon or metal silicide layer forming a gate electrode of a pixel switching FET, but a MOSFET gate electrode forming a peripheral circuit. It may be constituted by a polysilicon or metal silicide layer.

【0038】図3および図4は、本発明を適用した反射
型液晶パネルの反射電極側基板の第2の実施例を示す。
図3は画素スイッチング用MOSFETの断面図であ
る。本実施例は第1の実施例におけるスイッチング用M
OSFETをCMOSとしたものである。5a,5bは
NチャネルMOSFETのソース、ドレイン領域、4a
はそのゲート電極である。これらは、半導体基板1に形
成されたPウェル領域21の表面に形成されている点を
除いて第1の実施例におけるスイッチング用MOSFE
Tと同じ構成である。
FIGS. 3 and 4 show a second embodiment of the reflective electrode side substrate of the reflective liquid crystal panel to which the present invention is applied.
FIG. 3 is a cross-sectional view of the pixel switching MOSFET. In this embodiment, the switching M in the first embodiment is used.
The OSFET is a CMOS. 5a and 5b are source and drain regions of an N-channel MOSFET, and 4a
Is the gate electrode. These are the switching MOSFETs in the first embodiment except that they are formed on the surface of a P-well region 21 formed in the semiconductor substrate 1.
It has the same configuration as T.

【0039】一方、この実施例では、上記NチャネルM
OSFETと並行してその近傍に、PチャネルMOSF
ETのソース、ドレイン領域25a,25bと、そのゲ
ート電極24aが形成されている。ソース、ドレイン領
域25a,25bはP型不純物導入層であり、基板表面
に形成されたNウェル領域22上に形成されている。P
ウェル領域21およびNウェル領域22は、各々画素行
方向(ゲート線方向)に隣接する画素と連続するように
形成されている。PチャネルMOSFETのゲート電極
24aは、NチャネルMOSFET側の第1ゲート線4
と平行に配設された第2ゲート線24から突出するよう
に形成され、第2ゲート線24に第1ゲート線4に印加
される信号と逆相の信号が印加されることにより、Pチ
ャネルMOSFETとNチャネルMOSFETとは同時
にオン、オフ制御される。
On the other hand, in this embodiment, the N channel M
A P-channel MOSF
Source and drain regions 25a and 25b of ET and a gate electrode 24a thereof are formed. The source and drain regions 25a and 25b are P-type impurity introduction layers, and are formed on the N well region 22 formed on the substrate surface. P
The well region 21 and the N-well region 22 are formed so as to be continuous with pixels adjacent in the pixel row direction (gate line direction). The gate electrode 24a of the P-channel MOSFET is connected to the first gate line 4 on the N-channel MOSFET side.
Is formed so as to protrude from the second gate line 24 disposed in parallel with the first gate line 4, and a signal having a phase opposite to that of the signal applied to the first gate line 4 is applied to the second gate line 24, whereby the P channel The MOSFET and the N-channel MOSFET are simultaneously turned on and off.

【0040】上記PチャネルMOSFETのソース、ド
レイン領域25a,25bは、NチャネルMOSFET
の上をレジスト等で覆った状態でゲート電極24aをマ
スクとしてP型不純物のイオン打込みを行なうことで自
己整合的に形成される。図の実施例では、NチャネルM
OSFETのドレイン領域を構成する不純物導入層5b
を拡張してその拡張部5b’の上に絶縁膜3’を介して
導電層6を形成し、この導電層6をコンタクトホール3
aおよび高不純物濃度のP型コンタクト領域7を介して
P型ウェル領域21に接続することにより、その電位を
固定するように構成されている。PチャネルMOSFE
T側は、そのドレイン領域25bが単にコンタクトホー
ル13を介して反射電極12に接続された構成とされて
いる。
The source and drain regions 25a and 25b of the P-channel MOSFET are N-channel MOSFETs.
Is formed in a self-aligned manner by ion-implanting a P-type impurity using the gate electrode 24a as a mask in a state where the top is covered with a resist or the like. In the illustrated embodiment, N channels M
Impurity introduction layer 5b constituting drain region of OSFET
To form a conductive layer 6 on the expanded portion 5b 'via an insulating film 3'.
By connecting to the P-type well region 21 via a and the P-type contact region 7 having a high impurity concentration, the potential is fixed. P-channel MOSFE
The T side has a configuration in which the drain region 25b is simply connected to the reflective electrode 12 via the contact hole 13.

【0041】上記Pウェル領域21およびNウェル領域
22は、各々上記ゲート線4,24の配設方向(走査方
向)に沿って隣接する画素領域のウェル領域と連続する
ように形成され、画素領域の外側にて、Pウェル領域2
1は接地電位を供給するグランドラインに、またNウェ
ル領域22は高電源電圧Vccを供給する電源ラインに
それぞれ接続される。なお、図3において、14はチャ
ネルストッパ層である。
The P well region 21 and the N well region 22 are formed so as to be continuous with the well regions of the adjacent pixel regions along the direction in which the gate lines 4 and 24 are arranged (scanning direction). Outside the P well region 2
1 is connected to a ground line for supplying a ground potential, and N well region 22 is connected to a power supply line for supplying a high power supply voltage Vcc. In FIG. 3, reference numeral 14 denotes a channel stopper layer.

【0042】また、特に限定されるものでないが、この
実施例の周辺回路を構成するMOSFETのソース・ド
レイン領域は自己整合技術で形成しても良い。さらに、
いずれのMOSFETのソース・ドレイン領域もLDD
(ライトリー・ドープト・ドレイン)構造とするように
しても良い。なお、画素スイッチング用FETは大きな
電圧で駆動されること、リーク電流を防止しなければな
らないことを考慮して、オフセット(ゲート電極とソー
ス・ドレイン領域間に距離を持たせた構造)とするとよ
い。
Although not particularly limited, the source / drain regions of the MOSFET constituting the peripheral circuit of this embodiment may be formed by a self-alignment technique. further,
The source / drain regions of both MOSFETs are LDD
(Lightly doped drain) structure may be adopted. Note that the pixel switching FET may be offset (a structure in which a distance is provided between the gate electrode and the source / drain region) in consideration of being driven at a large voltage and having to prevent a leak current. .

【0043】また、図3,図4では保持容量はN型不純
物導入層5b’と導入層6により構成しているが、同様
にP型不純物導入層25bを拡張して拡張部25b’を
形成し、絶縁膜3を介してNウェル22から電位を与え
られた導電層を形成するようにして、Pウェル及びNウ
ェルの両方に容量を形成してもよい。
In FIGS. 3 and 4, the storage capacitance is constituted by the N-type impurity introduction layer 5b 'and the introduction layer 6, but similarly, the P-type impurity introduction layer 25b is extended to form an extension 25b'. Then, a capacitor may be formed in both the P well and the N well by forming a conductive layer to which a potential is applied from the N well 22 via the insulating film 3.

【0044】図5は上記実施例を適用した液晶パネル用
基板(反射電極側基板)の全体の平面レイアウト構成を
示す。
FIG. 5 shows an overall plan layout of a liquid crystal panel substrate (reflective electrode side substrate) to which the above embodiment is applied.

【0045】図5に示されているように、この実施例に
おいては、基板の周縁部に設けられている周辺回路に光
が入射するのを防止する遮光膜26が設けられている。
周辺回路は、上記画素電極がマトリックス状に配置され
た画素領域20の周辺に設けられ、上記データ線8に画
像データに応じた画像信号を供給するデータ線駆動回路
31やゲート線4を順番に走査するゲート線駆動回路3
2、パッド領域33を介して外部から入力される画像デ
ータを取り込む入力回路34、これらの回路を制御する
タイミング制御回路35等の回路であり、これらの回路
は画素電極スイッチング用MOSFETと同一工程で形
成されるMOSFETを能動素子もしくはスイッチング
素子とし、これに抵抗や容量などの負荷素子を組み合わ
せることで構成される。
As shown in FIG. 5, in this embodiment, a light-shielding film 26 for preventing light from entering a peripheral circuit provided on the peripheral portion of the substrate is provided.
The peripheral circuit is provided around a pixel region 20 in which the pixel electrodes are arranged in a matrix, and sequentially includes a data line driving circuit 31 and a gate line 4 which supply an image signal corresponding to image data to the data line 8. Gate line driving circuit 3 for scanning
2, a circuit such as an input circuit 34 for taking in image data input from the outside via the pad region 33, a timing control circuit 35 for controlling these circuits, and the like. These circuits are formed in the same process as the pixel electrode switching MOSFET. The MOSFET is formed as an active element or a switching element, and is combined with a load element such as a resistor or a capacitor.

【0046】この実施例においては、上記遮光膜26
は、図1に示されている画素電極12と同一工程で形成
されるアルミニウム層で構成され、電源電圧や画像信号
の中心電位あるいはLCコモン電位等の所定電位が印加
されるように構成されている。遮光膜26に所定の電位
を印加することでフローティングや他の電位である場合
に比べて反射を少なくすることができる。
In this embodiment, the light shielding film 26
Is composed of an aluminum layer formed in the same step as the pixel electrode 12 shown in FIG. 1, and is configured such that a predetermined potential such as a power supply voltage, a central potential of an image signal, or an LC common potential is applied. I have. By applying a predetermined potential to the light-shielding film 26, reflection can be reduced as compared with the case where the potential is floating or another potential.

【0047】図6は上記液晶パネル用基板を適用した反
射型液晶パネル30の断面構成を示す。図6に示すよう
に、液晶パネル30は、半導体基板1の裏面にガラスも
しくはセラミック等からなる支持基板36が接着剤によ
り接着されている。これとともに、その表面側には、L
Cコモン電位が印加される透明導電膜(ITO)からな
る対向電極37を有する入射側のガラス基板38が適当
な間隔をおいて配置され、周囲をシール材39で封止さ
れた間隙内に周知のTN(Twisted Nematic)型液晶ま
たはまたは電圧無印加状態で液晶分子がほぼ垂直配向さ
れたSH(Super Homeotropic)型液晶40などが充填
されて液晶パネルとして構成されている。なお、外部か
ら信号を入力したり、パッド領域33は上記シール材3
9の外側に来るようにシール材を設ける位置が設定され
ている。
FIG. 6 shows a sectional structure of a reflection type liquid crystal panel 30 to which the liquid crystal panel substrate is applied. As shown in FIG. 6, in the liquid crystal panel 30, a support substrate 36 made of glass, ceramic, or the like is bonded to the back surface of the semiconductor substrate 1 with an adhesive. At the same time, L
An incident-side glass substrate 38 having a counter electrode 37 made of a transparent conductive film (ITO) to which a C common potential is applied is arranged at an appropriate interval, and the periphery thereof is well-known in a gap sealed with a sealing material 39. (Twisted Nematic) type liquid crystal or SH (Super Homeotropic) type liquid crystal 40 in which liquid crystal molecules are almost vertically aligned in a state of no voltage application, to form a liquid crystal panel. It should be noted that a signal is input from the outside or the pad area 33 is formed by the sealing material 3
The position where the sealing material is provided is set so as to be outside of the reference numeral 9.

【0048】周辺回路上の遮光膜26は、液晶40を介
在して対向電極37と対向されるように構成されてい
る。そして、遮光膜26にLCコモン電位を印加すれ
ば、対向電極37にはLCコモン電位が印加されるの
で、その間に介在する液晶には直流電圧が印加されなく
なる。よってTN型液晶であれば常に液晶分子がほぼ9
0°ねじれたままとなり、SH型液晶であれば常に垂直
配向された状態に液晶分子が保たれる。
The light-shielding film 26 on the peripheral circuit is configured to face the counter electrode 37 with the liquid crystal 40 interposed. When the LC common potential is applied to the light shielding film 26, the LC common potential is applied to the opposing electrode 37, so that no DC voltage is applied to the liquid crystal interposed therebetween. Therefore, in the case of a TN type liquid crystal, the liquid crystal molecules are almost 9
The liquid crystal molecules are kept twisted by 0 °, and in the case of SH type liquid crystal, the liquid crystal molecules are always kept in a vertically aligned state.

【0049】この実施例においては、半導体基板からな
る上記液晶パネル基板30は、その裏面にガラスもしく
はセラミック等からなる支持基板36が接着剤により接
合されているため、その強度が著しく高められる。その
結果、液晶パネル基板30に支持基板36を接合させて
から対向基板との貼り合わせを行なうようにすると、パ
ネル全体にわたってギャップが均一になるという利点が
ある。
In this embodiment, the strength of the liquid crystal panel substrate 30 made of a semiconductor substrate is significantly increased because the support substrate 36 made of glass or ceramic is bonded to the back surface thereof with an adhesive. As a result, if the support substrate 36 is bonded to the liquid crystal panel substrate 30 and then bonded to the counter substrate, there is an advantage that the gap becomes uniform over the entire panel.

【0050】図8は、本発明の液晶パネルを用いた電子
機器の一例であり、本発明の反射型液晶パネルをライト
バルブとして用いたプロジェクタ(投射型表示装置)の
要部を平面的に見た概略構成図である。この図8は、光
学要素130の中心を通るXZ平面における断面図であ
る。本例のプロジェクタは、システム光軸Lに沿って配
置した光源部110、インテグレータレンズ120、偏
光変換素子130から概略構成される偏光照明装置10
0、偏光照明装置100から出射されたS偏光光束をS
偏光光束反射面201により反射させる偏光ビームスプ
リッタ200、偏光ビームスプリッタ200のS偏光反
射面201から反射された光のうち、青色光(B)の成
分を分離するダイクロイックミラー412、分離された
青色光(B)を青色光を変調する反射型液晶ライトバル
ブ300B、青色光が分離された後の光束のうち赤色光
(R)の成分を反射させて分離するダイクロイックミラ
ー413、分離された赤色光(R)を変調する反射型液
晶ライトバルブ300R、ダイクロイックミラー413
を透過する残りの緑色光(G)を変調する反射型液晶ラ
イトバルブ300G、3つの反射型液晶ライトバルブ3
00R、300G、300Bにて変調された光をダイク
ロイックミラー412,413,偏光ビームスプリッタ
200にて合成し、この合成光をスクリーン600に投
射する投射レンズからなる投射光学系500から構成さ
れている。上記3つの反射型液晶ライトバルブ300
R、300G、300Bには、それぞれ前述の液晶パネ
ルが用いられている。
FIG. 8 is an example of an electronic apparatus using the liquid crystal panel of the present invention. The main part of a projector (projection display device) using the reflective liquid crystal panel of the present invention as a light valve is viewed in plan. FIG. FIG. 8 is a cross-sectional view in the XZ plane passing through the center of the optical element 130. The projector of the present example is a polarized light illuminating device 10 that is generally configured by a light source unit 110, an integrator lens 120, and a polarization conversion element 130 arranged along the system optical axis L.
0, the S-polarized light beam emitted from the polarized light
The polarizing beam splitter 200 that reflects the polarized light beam reflecting surface 201, the dichroic mirror 412 that separates the blue light (B) component of the light reflected from the S-polarized reflecting surface 201 of the polarizing beam splitter 200, the separated blue light (B) is a reflection type liquid crystal light valve 300B that modulates blue light, a dichroic mirror 413 that reflects and separates a red light (R) component of a light beam after blue light is separated, and a separated red light ( R) modulating reflective liquid crystal light valve 300R, dichroic mirror 413
Reflective liquid crystal light valve 300G for modulating the remaining green light (G) passing through the three reflective liquid crystal light valves 3
The light modulated by 00R, 300G, and 300B is composed by a dichroic mirror 412, 413, and a polarization beam splitter 200, and is composed of a projection optical system 500 composed of a projection lens that projects the composite light on a screen 600. The above three reflective liquid crystal light valves 300
The above-described liquid crystal panels are used for R, 300G, and 300B, respectively.

【0051】光源部110から出射されたランダムな偏
光光束は、インテグレータレンズ120により複数の中
間光束に分割された後、第2のインテグレータレンズを
光入射側に有する偏光変換素子130により偏光方向が
ほぼ揃った一種類の偏光光束(S偏光光束)に変換され
てから偏光ビームスプリッタ200に至るようになって
いる。偏光変換素子130から出射されたS偏光光束
は、偏光ビームスプリッタ200のS偏光光束反射面2
01によって反射され、反射された光束のうち、青色光
(B)の光束がダイクロイックミラー412の青色光反
射層にて反射され、反射型液晶ライトバルブ300Bに
よって変調される。また、ダイクロイックミラー411
の青色光反射層を透過した光束のうち、赤色光(R)の
光束はダイクロイックミラー413の赤色光反射層にて
反射され、反射型液晶ライトバルブ300Rによって変
調される。
The randomly polarized light beam emitted from the light source unit 110 is divided into a plurality of intermediate light beams by the integrator lens 120, and the polarization direction is substantially changed by the polarization conversion element 130 having the second integrator lens on the light incident side. After being converted into one kind of polarized light beam (S-polarized light beam), the light reaches the polarization beam splitter 200. The S-polarized light beam emitted from the polarization conversion element 130 is reflected by the S-polarized light beam reflection surface 2 of the polarizing beam splitter 200.
01, the blue light (B) of the reflected light is reflected by the blue light reflecting layer of the dichroic mirror 412 and modulated by the reflective liquid crystal light valve 300B. Also, dichroic mirror 411
Among the light beams transmitted through the blue light reflecting layer, the light beam of red light (R) is reflected by the red light reflecting layer of the dichroic mirror 413 and is modulated by the reflective liquid crystal light valve 300R.

【0052】一方、ダイクロイックミラー413の赤色
光反射層を透過した緑色光(G)の光束は反射型液晶ラ
イトバルブ300Gによって変調される。このようにし
て、それぞれの反射型液晶ライトバルブ300R、30
0G、300Bによって変調反射型液晶ライトバルブ3
00R、300G、300Bとなる反射型液晶パネル
は、TN型液晶(液晶分子の長軸が電圧無印加時にパネ
ル基板に略並行に配向された液晶)またはSH型液晶
(液晶分子の長軸が電圧無印加時にパネル基板に略垂直
に配向された液晶)を採用している。
On the other hand, the light flux of the green light (G) transmitted through the red light reflecting layer of the dichroic mirror 413 is modulated by the reflection type liquid crystal light valve 300G. Thus, each of the reflective liquid crystal light valves 300R, 300R
0G, 300B modulation reflection type liquid crystal light valve 3
The reflective liquid crystal panels of 00R, 300G, and 300B are provided with a TN type liquid crystal (a liquid crystal in which the long axis of liquid crystal molecules is oriented substantially parallel to the panel substrate when no voltage is applied) or an SH type liquid crystal (where the long axis of the liquid crystal molecules is A liquid crystal that is oriented substantially perpendicular to the panel substrate when no voltage is applied is employed.

【0053】TN型液晶を採用した場合には、画素の反
射電極と、対向する基板の共通電極との間に挟持された
液晶層への印加電圧が液晶のしきい値電圧以下の画素
(OFF画素)では、入射した色光は液晶層により楕円
偏光され、反射電極により反射され、液晶層を介して、
入射した色光の偏光軸とほぼ90度ずれた偏光軸成分の
多い楕円偏光に近い状態の光として反射・出射される。
一方、液晶層に電圧印加された画素(ON画素)では、
入射した色光のまま反射電極に至り、反射されて、入射
時と同一の偏光軸のまま反射・出射される。反射電極に
印加された電圧に応じてTN型液晶の液晶分子の配列角
度が変化するので、入射光に対する反射光の偏光軸の角
度は、画素のトランジスタを介して反射電極に印加する
電圧に応じて可変される。
When a TN type liquid crystal is employed, the voltage applied to the liquid crystal layer sandwiched between the reflective electrode of the pixel and the common electrode of the opposing substrate is lower than the threshold voltage of the liquid crystal (OFF). Pixel), the incident color light is elliptically polarized by the liquid crystal layer, is reflected by the reflective electrode, and passes through the liquid crystal layer.
The light is reflected and emitted as light in a state close to elliptically polarized light having a large polarization axis component substantially shifted by 90 degrees from the polarization axis of the incident color light.
On the other hand, in a pixel (ON pixel) applied with a voltage to the liquid crystal layer,
The incident color light reaches the reflective electrode as it is, is reflected, and is reflected and emitted with the same polarization axis as that at the time of incidence. Since the alignment angle of the liquid crystal molecules of the TN type liquid crystal changes according to the voltage applied to the reflective electrode, the angle of the polarization axis of the reflected light with respect to the incident light depends on the voltage applied to the reflective electrode via the transistor of the pixel. Variable.

【0054】また、SH型液晶を採用した場合には、液
晶層の印加電圧が液晶のしきい値電圧以下の画素(OF
F画素)では、入射した色光のまま反射電極に至り、反
射されて、入射時と同一偏光軸のまま反射・出射され
る。一方、液晶層に電圧印加された画素(ON画素)で
は、入射した色光は液晶層にて楕円偏光され、反射電極
により反射され、液晶層を介して、入射光の偏光軸に対
して偏光軸がほぼ90度ずれた偏光軸成分の多い楕円偏
光として反射・出射する。TN型液晶の場合と同様に、
反射電極に印加された電圧に応じてTN型液晶の液晶分
子の配列角度が変化するので、入射光に対する反射光の
偏光軸の角度は、画素のトランジスタを介して反射電極
に印加する電圧に応じて可変される。
When the SH type liquid crystal is adopted, the voltage applied to the liquid crystal layer is lower than the threshold voltage of the liquid crystal (OF).
F pixel), the incident color light reaches the reflection electrode as it is, is reflected, and is reflected and emitted with the same polarization axis as that at the time of incidence. On the other hand, in a pixel (ON pixel) to which a voltage is applied to the liquid crystal layer, the incident color light is elliptically polarized by the liquid crystal layer, reflected by the reflective electrode, and passes through the liquid crystal layer with respect to the polarization axis of the incident light. Is reflected and emitted as elliptically polarized light having a large polarization axis component shifted by about 90 degrees. As in the case of the TN type liquid crystal,
Since the alignment angle of the liquid crystal molecules of the TN type liquid crystal changes according to the voltage applied to the reflective electrode, the angle of the polarization axis of the reflected light with respect to the incident light depends on the voltage applied to the reflective electrode via the transistor of the pixel. Variable.

【0055】これらの液晶パネルの画素から反射された
色光のうち、S偏光成分はS偏光を反射する偏光ビーム
スプリッタ200を透過せず、一方、P偏光成分は透過
する。この偏光ビームスプリッタ200を透過した光に
より画像が形成される。従って、投射される画像は、T
N型液晶を液晶パネルに用いた場合はOFF画素の反射
光が投射光学系500に至りON画素の反射光はレンズ
に至らないのでノーマリーホワイト表示となり、SH液
晶を用いた場合はOFF画素の反射光は投射光学系に至
らずON画素の反射光が投射光学系500に至るのでノ
ーマリーブラック表示となる。
Of the color lights reflected from the pixels of the liquid crystal panel, the S-polarized light component does not pass through the polarization beam splitter 200 that reflects the S-polarized light, whereas the P-polarized light component does. An image is formed by the light transmitted through the polarizing beam splitter 200. Therefore, the projected image is T
When the N-type liquid crystal is used for the liquid crystal panel, the reflected light of the OFF pixel reaches the projection optical system 500 and the reflected light of the ON pixel does not reach the lens, so that a normally white display is obtained. The reflected light does not reach the projection optical system and the reflected light of the ON pixel reaches the projection optical system 500, so that normally black display is performed.

【0056】反射型液晶パネルは、ガラス基板にTFT
アレーを形成したアクティブマトリクス型液晶パネルに
比べ、半導体技術を利用して画素が形成されるので画素
数をより多く形成でき、且つパネルサイズも小さくでき
るので、高精細な画像を投射できると共に、プロジェク
タを小型化できる。
The reflection type liquid crystal panel has a TFT on a glass substrate.
Compared to an active matrix type liquid crystal panel having an array, the number of pixels can be formed more by using semiconductor technology, and the panel size can be made smaller, so that a high-definition image can be projected and a projector can be formed. Can be reduced in size.

【0057】図6にて説明したように、液晶パネルの周
辺回路部は遮光膜で覆われ、対向基板の対向する位置に
形成される対向電極と共に同じ電圧(例えばLCコモン
電位。同じ電位であればこれと異なる電位でも構わな
い。但し、画素部の対向電極と異なる電位となるので、
この場合画素部の対向電極とは分離された周辺対向電極
となる。)が印加されるので、両者間に介在する液晶に
はほぼ0Vが印加され、液晶はOFF状態と同じにな
る。従って、TN型液晶の液晶パネルでは、ノーマリホ
ワイト表示に合わせて画像領域の周辺が全て白表示にで
き、SH型液晶の液晶パネルでは、ノーマリブラック表
示に合わせて画像領域の周辺が全て黒表示にできる。
As described with reference to FIG. 6, the peripheral circuit portion of the liquid crystal panel is covered with a light-shielding film, and has the same voltage (for example, an LC common potential or the same potential) together with a counter electrode formed at a position facing the counter substrate. If the potential is different from this, the potential may be different from that of the counter electrode of the pixel portion.
In this case, the peripheral counter electrode is separated from the counter electrode of the pixel portion. ) Is applied, approximately 0 V is applied to the liquid crystal interposed between them, and the liquid crystal becomes the same as the OFF state. Therefore, in the liquid crystal panel of the TN type liquid crystal, all the periphery of the image region can be displayed white in accordance with the normally white display, and in the liquid crystal panel of the SH type liquid crystal, the periphery of the image region can be entirely black in accordance with the normally black display. Can be displayed.

【0058】上記実施例に従うと、反射型液晶パネル1
11〜113の各画素電極に印加された電圧が充分に保
持されるとともに、画素電極の反射率が非常に高いため
鮮明な映像が得られる。
According to the above embodiment, the reflection type liquid crystal panel 1
The voltage applied to each of the pixel electrodes 11 to 113 is sufficiently maintained, and a clear image is obtained because the reflectance of the pixel electrodes is extremely high.

【0059】図9は、それぞれ本発明の反射型液晶パネ
ルを使った電子機器の例を示す外観図である。
FIG. 9 is an external view showing an example of an electronic apparatus using the reflection type liquid crystal panel of the present invention.

【0060】図9(a)は携帯電話を示す斜視図であ
る。1000は携帯電話本体を示し、そのうちの100
1は本発明の反射型液晶パネルを用いた液晶表示部であ
る。
FIG. 9A is a perspective view showing a mobile phone. 1000 denotes a mobile phone body, of which 100
Reference numeral 1 denotes a liquid crystal display unit using the reflection type liquid crystal panel of the present invention.

【0061】図9(b)は、腕時計型電子機器を示す図
である。1100は時計本体を示す斜視図である。11
01は本発明の反射型液晶パネルを用いた液晶表示部で
ある。この液晶パネルは、従来の時計表示部に比べて高
精細の画素を有するので、テレビ画像表示も可能とする
ことができ、腕時計型テレビを実現できる。
FIG. 9B is a diagram showing a wristwatch-type electronic device. 1100 is a perspective view showing the watch main body. 11
Reference numeral 01 denotes a liquid crystal display unit using the reflection type liquid crystal panel of the present invention. Since this liquid crystal panel has higher definition pixels than a conventional clock display unit, it can also display television images, and can realize a wristwatch type television.

【0062】図9(c)は、ワープロ、パソコン等の携
帯型情報処理装置を示す図である。1200は情報処理
装置を示し、1202はキーボード等の入力部、120
6は本発明の反射型液晶パネルを用いた表示部、120
4は情報処理装置本体を示す。各々の電子機器は電池に
より駆動される電子機器であるので、光源ランプを持た
ない反射型液晶パネルを使えば、電池寿命を延ばすこと
が出来る。また、本発明のように、周辺回路をパネル基
板に内蔵できるので、部品点数が大幅に減り、より軽量
化・小型化できる。
FIG. 9C shows a portable information processing apparatus such as a word processor or a personal computer. 1200 denotes an information processing apparatus, 1202 denotes an input unit such as a keyboard, 120
Reference numeral 6 denotes a display unit using the reflective liquid crystal panel of the present invention;
Reference numeral 4 denotes an information processing apparatus main body. Since each electronic device is a battery-driven electronic device, the use of a reflective liquid crystal panel without a light source lamp can extend the battery life. Further, since the peripheral circuit can be built in the panel substrate as in the present invention, the number of components can be greatly reduced, and the weight and size can be further reduced.

【0063】[0063]

【発明の効果】以上説明したように、この発明は、反射
電極となる画素電極の下方の半導体基板表面に画素電極
をスイッチングする素子(MOSFET)の活性領域
(ドレイン領域)となる比較的不純物濃度の高い半導体
領域を拡張して形成し、この半導体領域の上方に絶縁膜
を介して保持容量の一方の電極となる導電層を各画素毎
に形成し、前記導電層は半導体基板の表面に形成された
これと同一導電型の高濃度半導体領域を介して半導体基
板に電気的に接続させるとともに、上記半導体基板には
画素領域の外側において定電位を与える給電層に電気的
に接続させて電位を固定するようにしたので、画素電極
下に保持容量を形成することにより、比較的小さな面積
で大きな容量を得ることができ、これによって、素子の
縮小化が可能となるとともに、保持容量の一方の電極に
基板電位が印加されることにより、保持容量の一方の電
極に電位を供給するための配線が不要となるので、画素
の構造が簡単となり歩留まりが向上するとともに、絶縁
膜表面の凹凸が小さくなり反射電極の平坦化が容易とな
るという効果がある。
As described above, according to the present invention, a comparatively high impurity concentration serving as an active region (drain region) of an element (MOSFET) for switching a pixel electrode is provided on the surface of a semiconductor substrate below the pixel electrode serving as a reflective electrode. Is formed by expanding a high semiconductor region, and a conductive layer serving as one electrode of a storage capacitor is formed for each pixel above the semiconductor region via an insulating film, and the conductive layer is formed on the surface of the semiconductor substrate. The semiconductor substrate is electrically connected to a semiconductor substrate through a high-concentration semiconductor region of the same conductivity type as the semiconductor substrate, and the semiconductor substrate is electrically connected to a power supply layer that applies a constant potential outside the pixel region to reduce the potential. Since the capacitor is fixed, a large capacitance can be obtained with a relatively small area by forming a storage capacitor below the pixel electrode, and thus, the element can be reduced in size. In both cases, when the substrate potential is applied to one electrode of the storage capacitor, wiring for supplying a potential to one electrode of the storage capacitor is not required, so that the pixel structure is simplified and the yield is improved, There is an effect that unevenness on the surface of the insulating film is reduced and flattening of the reflective electrode is facilitated.

【0064】また、各画素電極に印加される信号を供給
するデータ線と交差する容量線がないため、データ線の
寄生容量を減らしてドライバの負荷を軽減することがで
きるとともに、保持容量にノイズが入りにくくなって保
持容量の電位が安定するという効果がある。
Further, since there is no capacitance line that intersects with the data line that supplies a signal applied to each pixel electrode, the parasitic capacitance of the data line can be reduced to reduce the load on the driver, and the storage capacitance has noise. And the potential of the storage capacitor is stabilized.

【0065】さらに、上記保持容量の誘電体を構成する
絶縁膜はMOSFETのゲート電極とチャネル領域との
間に設けられるゲート絶縁膜と同時に形成される絶縁膜
を、また上記保持容量の一方の電極を構成する導電層は
MOSFETのゲート電極と同時に形成される導電層
を、それぞれ用いるようにしたので、プロセスの工程数
を増加させることなく、上記構成の保持容量を有する液
晶パネル用基板を製造することができるという効果があ
る。
Further, the insulating film constituting the dielectric of the storage capacitor is an insulating film formed simultaneously with the gate insulating film provided between the gate electrode of the MOSFET and the channel region, and one electrode of the storage capacitor. As the conductive layer constituting the above, a conductive layer formed at the same time as the gate electrode of the MOSFET is used, so that a liquid crystal panel substrate having a storage capacitor having the above configuration is manufactured without increasing the number of process steps. There is an effect that can be.

【0066】また、上記スイッチング素子を、1つの画
素にPチャネル型トランジスタとNチャネル型トランジ
スタとが形成されてなる相補型トランジスタとすること
により、データ線から画素電極へ印加する信号のレベル
落ちが低減され、低いゲート電圧でスイッチング用トラ
ンジスタをオンさせることができるようになり、その分
トランジスタの耐圧を下げることができ低耐圧プロセス
により基板を製造することも可能になるという効果があ
る。
Further, by using the switching element as a complementary transistor in which a P-channel transistor and an N-channel transistor are formed in one pixel, the level of a signal applied from the data line to the pixel electrode is reduced. As a result, the switching transistor can be turned on with a low gate voltage, so that the withstand voltage of the transistor can be reduced correspondingly, and the substrate can be manufactured by a low withstand voltage process.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を適用した反射型液晶パネルの反射電極
側基板の画素領域の第1の実施例を示す断面図。
FIG. 1 is a sectional view showing a first embodiment of a pixel region of a reflective electrode side substrate of a reflective liquid crystal panel to which the present invention is applied.

【図2】本発明を適用した反射型液晶パネルの反射電極
側基板の画素領域の第1の実施例の平面レイアウト図。
FIG. 2 is a plan layout diagram of a first embodiment of a pixel region of a reflective electrode side substrate of a reflective liquid crystal panel to which the present invention is applied.

【図3】本発明を適用した反射型液晶パネルの反射電極
側基板の画素領域の第2の実施例を示す断面図。
FIG. 3 is a sectional view showing a second embodiment of the pixel region of the reflective electrode side substrate of the reflective liquid crystal panel to which the present invention is applied.

【図4】本発明を適用した反射型液晶パネルの反射電極
側基板の画素領域の第2の実施例の平面レイアウト図。
FIG. 4 is a plan layout diagram of a second embodiment of the pixel region of the reflective electrode side substrate of the reflective liquid crystal panel to which the present invention is applied.

【図5】実施例の液晶パネルの反射電極側基板のレイア
ウト構成例を示す平面図。
FIG. 5 is a plan view showing a layout configuration example of a reflective electrode side substrate of the liquid crystal panel of the embodiment.

【図6】実施例の液晶パネル用基板を適用した反射型液
晶パネルの一例を示す断面図。
FIG. 6 is a cross-sectional view showing an example of a reflective liquid crystal panel to which the liquid crystal panel substrate of the embodiment is applied.

【図7】本発明を適用した反射型液晶パネルの画素電極
スイッチング用FETのゲート駆動波形およびデータ線
駆動波形例を示す波形図。
FIG. 7 is a waveform chart showing an example of a gate drive waveform and a data line drive waveform of a pixel electrode switching FET of a reflection type liquid crystal panel to which the present invention is applied.

【図8】実施例の反射型液晶パネルをライトバルブとし
て応用した投射型表示装置の一例としてビデオプロジェ
クタの概略構成図である。
FIG. 8 is a schematic configuration diagram of a video projector as an example of a projection display device in which the reflective liquid crystal panel of the embodiment is applied as a light valve.

【図9】(a),(b),(c)は、それぞれ本発明の
反射型液晶パネルを使った電子機器の例を示す外観図で
ある。
FIGS. 9A, 9B, and 9C are external views each showing an example of an electronic apparatus using the reflective liquid crystal panel of the present invention.

【図10】本発明に先立って検討した反射型液晶パネル
の反射電極側基板の画素領域の構成例を示す断面図。
FIG. 10 is a sectional view showing a configuration example of a pixel region of a reflective electrode side substrate of a reflective liquid crystal panel studied prior to the present invention.

【図11】本発明に先立って検討した反射型液晶パネル
の反射電極側基板の画素領域の構成例の平面レイアウト
図。
FIG. 11 is a plan layout view of a configuration example of a pixel region of a reflective electrode side substrate of a reflective liquid crystal panel studied prior to the present invention.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 フィールド酸化膜 3 ゲート絶縁膜 3’ 保持容量の誘電体となる絶縁膜 4 ゲート線 4a ゲート電極 5a,5b ソース・ドレイン領域 6 保持容量の電極(導電層) 7 コンタクト領域 8 第1層間絶縁膜 9 データ線 10 コンタクトホール 11 第2層間絶縁膜 12 反射電極(画素電極) 13 コンタクトホール 17 給電部コンタクト領域 A 19 給電層 20 画素領域 21 P型ウェル領域 22 N型ウェル領域 24 第2ゲート線 25a,25b PチャネルMOSFETのソース・ド
レイン領域 26 遮光膜 30 液晶パネル 31 データ線駆動回路 32 ゲート線駆動回路 33 パッド領域 34 入力回路 35 タイミング制御回路 36 支持基板 37 対向電極 38 入射側のガラス基板 39 シール材 40 液晶 110 光源部 200 偏光ビームスプリッタ 300 ライトバルブ(反射型液晶パネル) 412,413 ダイクロイックミラー 500 投射光学系 600 スクリーン
REFERENCE SIGNS LIST 1 semiconductor substrate 2 field oxide film 3 gate insulating film 3 ′ insulating film serving as dielectric of storage capacitor 4 gate line 4 a gate electrode 5 a, 5 b source / drain region 6 electrode (conductive layer) of storage capacitor 7 contact region 8 first Interlayer insulating film 9 Data line 10 Contact hole 11 Second interlayer insulating film 12 Reflection electrode (pixel electrode) 13 Contact hole 17 Power supply contact area A 19 Power supply layer 20 Pixel area 21 P-type well area 22 N-type well area 24 Second Gate lines 25a, 25b Source / drain regions of P-channel MOSFET 26 Light shielding film 30 Liquid crystal panel 31 Data line drive circuit 32 Gate line drive circuit 33 Pad region 34 Input circuit 35 Timing control circuit 36 Support substrate 37 Counter electrode 38 Glass on incident side Substrate 39 Sealing material 40 Liquid crystal 110 Source unit 200 polarizing beam splitter 300 light valve (reflection-type liquid crystal panel) 412, 413 dichroic mirror 500 the projection optical system 600 screen

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に反射電極がマトリックス
状に形成されるとともに各反射電極に対応して各々スイ
ッチング素子が形成され、前記スイッチング素子を介し
て前記反射電極に電圧が印加されるように構成されると
ともに、上記スイッチング素子のオン時に電荷が蓄積さ
れる保持容量が各画素ごとに設けられてなる液晶パネル
用基板において、 上記反射電極の下方の半導体基板表面に上記スイッチン
グ素子を構成する半導体領域と連続し保持容量の一方の
電極となる比較的不純物濃度の高い半導体領域が形成さ
れ、この半導体領域の上方に絶縁膜を介して上記保持容
量の他方の電極となる導電層が各画素毎に形成され、前
記導電層は上記半導体基板の表面に形成された高不純物
濃度のコンタクト領域に接続され、該コンタクト領域を
介して上記導電層に上記半導体基板と同一の電位が印加
されるように構成されていることを特徴とする液晶パネ
ル用基板。
1. A method according to claim 1, wherein reflective electrodes are formed in a matrix on the semiconductor substrate, and switching elements are respectively formed corresponding to the respective reflective electrodes, so that a voltage is applied to the reflective electrodes via the switching elements. And a liquid crystal panel substrate provided with a storage capacitor for accumulating electric charge when the switching element is turned on for each pixel, wherein a semiconductor constituting the switching element is provided on a surface of the semiconductor substrate below the reflective electrode. A semiconductor region having a relatively high impurity concentration, which is continuous with the region and serves as one electrode of the storage capacitor, is formed. A conductive layer serving as the other electrode of the storage capacitor is provided above the semiconductor region via an insulating film for each pixel. The conductive layer is connected to a high impurity concentration contact region formed on the surface of the semiconductor substrate, and the contact region is Substrate for a liquid crystal panel, characterized by being configured to the same potential as the semiconductor substrate is applied to the conductive layer is.
【請求項2】 上記スイッチング素子は絶縁ゲート型電
界効果トランジスタであり、上記保持容量の誘電体を構
成する絶縁膜は上記トランジスタのゲート電極とチャネ
ル領域との間に設けられるゲート絶縁膜と同時に形成さ
れる絶縁膜であることを特徴とする請求項1に記載の液
晶パネル用基板。
2. The switching element is an insulated gate field effect transistor, and an insulating film forming a dielectric of the storage capacitor is formed simultaneously with a gate insulating film provided between a gate electrode and a channel region of the transistor. The substrate for a liquid crystal panel according to claim 1, wherein the substrate is an insulating film to be formed.
【請求項3】 上記スイッチング素子は絶縁ゲート型電
界効果トランジスタであり、上記保持容量の他方の電極
を構成する導電層は、上記トランジスタのゲート電極と
同時に形成される導電層であることを特徴とする請求項
1または2に記載の液晶パネル用基板。
3. The switching element is an insulated gate field effect transistor, and the conductive layer forming the other electrode of the storage capacitor is a conductive layer formed simultaneously with the gate electrode of the transistor. The liquid crystal panel substrate according to claim 1 or 2, wherein
【請求項4】 上記スイッチング素子は絶縁ゲート型電
界効果トランジスタであり、上記保持容量の一方の電極
を構成する半導体領域は、上記トランジスタのドレイン
もしくはソース領域となる不純物導入層と同時に形成さ
れる不純物導入層であることを特徴とする請求項1、2
または3に記載の液晶パネル用基板。
4. The switching element is an insulated gate field effect transistor, and a semiconductor region forming one electrode of the storage capacitor has an impurity formed simultaneously with an impurity introduction layer serving as a drain or source region of the transistor. 3. An introduction layer according to claim 1,
Or the substrate for a liquid crystal panel according to 3.
【請求項5】 上記スイッチング素子は、1つの画素に
Pチャネル型トランジスタとNチャネル型トランジスタ
とが形成されてなる相補型トランジスタであり、上記保
持容量の一方の電極を構成する半導体領域は、上記相補
型トランジスタのうちの一方のトランジスタのドレイン
もしくはソース領域となる不純物導入層と同時に形成さ
れる不純物導入層であることを特徴とする請求項1、
2、3または4に記載の液晶パネル用基板。
5. The switching element is a complementary transistor in which a P-channel transistor and an N-channel transistor are formed in one pixel, and the semiconductor region forming one electrode of the storage capacitor is 2. An impurity introducing layer formed simultaneously with an impurity introducing layer serving as a drain or source region of one of the complementary transistors.
The substrate for a liquid crystal panel according to 2, 3, or 4.
【請求項6】 請求項1〜5のいすれかに記載の液晶パ
ネル用基板と、対向電極を有する入射側の透明基板とが
適当な間隔をおいて配置されるとともに、上記液晶パネ
ル用基板と上記透明基板との間隙内に液晶が封入されて
いることを特徴とする液晶パネル。
6. The substrate for a liquid crystal panel according to claim 1, wherein the substrate for a liquid crystal panel and the transparent substrate on the incident side having a counter electrode are arranged at an appropriate distance. A liquid crystal sealed in a gap between the liquid crystal panel and the transparent substrate.
【請求項7】 請求項6に記載の液晶パネルを表示部と
して備えていることを特徴とする電子機器。
7. An electronic apparatus comprising the liquid crystal panel according to claim 6 as a display unit.
【請求項8】 光源と、前記光源からの光を変調する請
求項5に記載の構成の反射型液晶パネルと、該液晶パネ
ルにより変調された光を集光し投写する投写レンズとを
備えていることを特徴とする投写型表示装置。
8. A light source, a reflective liquid crystal panel configured to modulate light from the light source according to claim 5, and a projection lens for condensing and projecting light modulated by the liquid crystal panel. A projection display device.
JP10370997A 1997-04-21 1997-04-21 Liquid crystal panel, liquid crystal panel substrate, electronic device, and projection display device Expired - Lifetime JP3663825B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10370997A JP3663825B2 (en) 1997-04-21 1997-04-21 Liquid crystal panel, liquid crystal panel substrate, electronic device, and projection display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10370997A JP3663825B2 (en) 1997-04-21 1997-04-21 Liquid crystal panel, liquid crystal panel substrate, electronic device, and projection display device

Publications (2)

Publication Number Publication Date
JPH10293323A true JPH10293323A (en) 1998-11-04
JP3663825B2 JP3663825B2 (en) 2005-06-22

Family

ID=14361270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10370997A Expired - Lifetime JP3663825B2 (en) 1997-04-21 1997-04-21 Liquid crystal panel, liquid crystal panel substrate, electronic device, and projection display device

Country Status (1)

Country Link
JP (1) JP3663825B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001331126A (en) * 2000-03-17 2001-11-30 Seiko Epson Corp Electro-optical device
JP2002196700A (en) * 2000-12-22 2002-07-12 Matsushita Electric Ind Co Ltd Semiconductor device and manufacturing method therefor, liquid crystal display device using the same, and electroluminescent display device
WO2003104883A1 (en) * 2002-06-11 2003-12-18 ソニー株式会社 Semiconductor device, reflection type liquid crystal display device, and reflection type liquid crystal projector
JP2004102230A (en) * 2002-06-11 2004-04-02 Sony Corp Semiconductor device, reflective liquid crystal display device and reflective liquid crystal projector
US7012656B2 (en) 2000-03-17 2006-03-14 Seiko Epson Corporation Electro-optical device
US8304769B2 (en) 2006-03-15 2012-11-06 Sharp Kabushiki Kaisha Active matrix substrate having channel protection film covering transistor channel, and display apparatus and/or, television receiver including same

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001331126A (en) * 2000-03-17 2001-11-30 Seiko Epson Corp Electro-optical device
US7012656B2 (en) 2000-03-17 2006-03-14 Seiko Epson Corporation Electro-optical device
US8525960B2 (en) 2000-03-17 2013-09-03 Seiko Epson Corporation Electro-optical device
JP2002196700A (en) * 2000-12-22 2002-07-12 Matsushita Electric Ind Co Ltd Semiconductor device and manufacturing method therefor, liquid crystal display device using the same, and electroluminescent display device
WO2003104883A1 (en) * 2002-06-11 2003-12-18 ソニー株式会社 Semiconductor device, reflection type liquid crystal display device, and reflection type liquid crystal projector
JP2004102230A (en) * 2002-06-11 2004-04-02 Sony Corp Semiconductor device, reflective liquid crystal display device and reflective liquid crystal projector
EP1513005A1 (en) * 2002-06-11 2005-03-09 Sony Corporation Semiconductor device, reflection type liquid crystal display device, and reflection type liquid crystal projector
EP1513005A4 (en) * 2002-06-11 2007-02-14 Sony Corp Semiconductor device, reflection type liquid crystal display device, and reflection type liquid crystal projector
CN100354741C (en) * 2002-06-11 2007-12-12 索尼株式会社 Semiconductor device, reflective liquid crystal display device and reflective liquid crystal projector
US7309877B2 (en) 2002-06-11 2007-12-18 Sony Corporation Semiconductor device, reflection type liquid crystal display device, and reflection type liquid crystal projector
JP4501362B2 (en) * 2002-06-11 2010-07-14 ソニー株式会社 Semiconductor device, reflective liquid crystal display device, and reflective liquid crystal projector
US8304769B2 (en) 2006-03-15 2012-11-06 Sharp Kabushiki Kaisha Active matrix substrate having channel protection film covering transistor channel, and display apparatus and/or, television receiver including same

Also Published As

Publication number Publication date
JP3663825B2 (en) 2005-06-22

Similar Documents

Publication Publication Date Title
US7339567B2 (en) Liquid crystal panel substrate, liquid crystal panel, and electronic equipment and projection type display device both using the same
JP5682679B2 (en) Liquid crystal panel, electronic apparatus using the same, and projection display device
US6313900B1 (en) LCD with anti-moisture conductive guard ring
JP3541650B2 (en) Liquid crystal panel substrate, liquid crystal panel, electronic device using the same, and projection display device
JP3663825B2 (en) Liquid crystal panel, liquid crystal panel substrate, electronic device, and projection display device
JP3812068B2 (en) Liquid crystal panel, liquid crystal panel substrate, electronic device, and projection display device
JP3803436B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic device and projection display device
JPH10325949A (en) Substrate for liquid crystal panel, its production, liquid crystal panel and electronic appliance using liquid crystal panel
JP3690405B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus using the same, and projection display device
JP4222326B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus using the same, and projection display device
JP4222311B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus using the same, and projection display device
JP3680851B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic device and projection display device
JP2004206134A (en) Substrate for liquid crystal panel, liquid crystal panel, and electronic appliance and projection display apparatus using the same
JP4222312B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus using the same, and projection display device
JP3654295B2 (en) Substrate for liquid crystal panel, liquid crystal panel, and electronic device using the same
JP4214702B2 (en) Electro-optical device manufacturing method, electro-optical device, projection display device, and electronic apparatus
JP3632698B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus using the same, and projection display device
JP3632699B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus using the same, and projection display device
JP4270157B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus using the same, and projection display device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050321

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080408

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090408

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090408

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100408

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110408

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110408

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120408

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130408

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130408

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term