JPH10285929A - Electric circuit - Google Patents

Electric circuit

Info

Publication number
JPH10285929A
JPH10285929A JP9146877A JP14687797A JPH10285929A JP H10285929 A JPH10285929 A JP H10285929A JP 9146877 A JP9146877 A JP 9146877A JP 14687797 A JP14687797 A JP 14687797A JP H10285929 A JPH10285929 A JP H10285929A
Authority
JP
Japan
Prior art keywords
transistor
voltage
current path
current
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9146877A
Other languages
Japanese (ja)
Other versions
JP3262515B2 (en
Inventor
Shoji Haneda
正二 羽田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
N T T DATA KK
NTT Data Group Corp
Original Assignee
N T T DATA KK
NTT Data Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by N T T DATA KK, NTT Data Corp filed Critical N T T DATA KK
Priority to JP14687797A priority Critical patent/JP3262515B2/en
Publication of JPH10285929A publication Critical patent/JPH10285929A/en
Application granted granted Critical
Publication of JP3262515B2 publication Critical patent/JP3262515B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a rectifier circuit which can efficiently rectify an AC voltage. SOLUTION: A voltage to be rectified from a power source is applied across an emitter E of an NPN transistor 11, and a load 17 is connected to a collector C of the transistor 11. When the voltage at the emitter E is higher than that at the collector C, an operational amplifier 21 turns on the transistor 11 in a saturated area by applying a positive voltage across the base of the transistor 11. In the saturated area, the voltages at the emitter E and the collector C become nearly equal to each other, and the voltage from the power source 15 is applied across the load 17 by causing little loss in the transistor 11. When the voltage at the emitter E is lower than that at the collector C, the amplifier 21 turns off the transistor 11 by applying a negative voltage across the base of the transistor 11. Therefore, the power supply voltage to the transistor 11 is applied across the emitter E and the collector C, and a grounding voltage is applied across the load 17.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、交流を整流する
電気回路に関し、特に、低損失で交流を整流する電気回
路に関する。
The present invention relates to an electric circuit for rectifying an alternating current, and more particularly to an electric circuit for rectifying an alternating current with low loss.

【0002】[0002]

【従来の技術】交流電圧を直流電圧に変換する回路とし
て整流回路が使用されている。従来の整流回路は、シリ
コンダイオード、ショットキーバリアダイオード等を用
いて構成されている。
2. Description of the Related Art A rectifier circuit is used as a circuit for converting an AC voltage into a DC voltage. Conventional rectifier circuits are configured using silicon diodes, Schottky barrier diodes, and the like.

【0003】[0003]

【発明が解決しようとする課題】しかし、従来の整流回
路では、その電圧Vfと電流Ifとの関係を図3に破線
で示すように、ダイオードの順方向電圧Vfが0.4V
〜1.0V程度であり、整流回路を構成するダイオード
での電圧降下、即ち、損失が大きく、整流の効率が低い
という問題があった。
However, in the conventional rectifier circuit, the relationship between the voltage Vf and the current If is indicated by a broken line in FIG.
1.01.0 V, and there is a problem that the voltage drop in the diode constituting the rectifier circuit, that is, the loss is large, and the rectification efficiency is low.

【0004】この発明は、上述した事情に鑑みてなされ
たもので、低損失で交流を整流することができる電気回
路を提供することを目的とする。
[0004] The present invention has been made in view of the above circumstances, and has as its object to provide an electric circuit capable of rectifying alternating current with low loss.

【0005】[0005]

【課題を解決するための手段】上述の目的を達成するた
め、この発明の第1の観点にかかる電気回路は、トラン
ジスタと該トランジスタに接続された制御回路とより構
成され、前記トランジスタは、電流路と制御端を備え、
前記電流路の一端に整流対象電圧を受け、前記制御回路
の制御に従ってオン又はオフすることにより前記電流路
の他端に整流後の電圧を出力し、前記制御回路は、前記
トランジスタの前記電流路の少なくとも一端と前記制御
端に接続され、前記電流路に逆方向電圧が印加された時
に前記トランジスタをオンし、前記電流路に順方向電圧
が印加された時に、前記トランジスタをオフし、前記制
御端に印加する信号を制御して前記トランジスタをオン
又はオフすることにより、前記トランジスタに前記整流
対象電圧を整流させる、ことを特徴とする。
In order to achieve the above object, an electric circuit according to a first aspect of the present invention comprises a transistor and a control circuit connected to the transistor, wherein the transistor has a current Road and control end,
A rectification target voltage is received at one end of the current path, and the rectified voltage is output to the other end of the current path by being turned on or off under the control of the control circuit. Connected to at least one end of the current path and the control end, to turn on the transistor when a reverse voltage is applied to the current path, and to turn off the transistor when a forward voltage is applied to the current path, By turning on or off the transistor by controlling a signal applied to an end, the transistor rectifies the rectification target voltage.

【0006】この発明の第1の観点にかかる電気回路に
よれば、トランジスタの電流路に印加されている電圧が
逆方向電圧の時にトランジスタをオンし、順方向電圧の
時にトランジスタをオフする。従って、トランジスタに
接続された負荷には、一方極性の電圧のみが印加され
る。また、トランジスタのオフ時に、順方向電圧が電流
路に印加されるので、大きな耐圧を得ることができる。
According to the electric circuit according to the first aspect of the present invention, the transistor is turned on when the voltage applied to the current path of the transistor is the reverse voltage, and is turned off when the voltage is the forward voltage. Therefore, only a voltage of one polarity is applied to the load connected to the transistor. Further, when the transistor is turned off, a forward voltage is applied to the current path, so that a large withstand voltage can be obtained.

【0007】また、この発明の第2の観点にかかる電気
回路は、トランジスタと該トランジスタに接続された制
御回路とより構成され、前記トランジスタは、電流路と
制御端を備え、前記電流路の一端に整流対象電圧を受
け、前記制御回路の制御に従ってオン及びオフすること
により前記電流路の他端に整流後の電圧を出力し、前記
制御回路は、前記電流路の両端と前記制御端に接続さ
れ、前記電流路の両端の間の電位差を検出し、前記トラ
ンジスタの前記電流路に前記トランジスタの逆方向電圧
が印加された時に前記トランジスタをオンし、前記電流
路に前記トランジスタの順方向電圧が印加された時に前
記トランジスタをオフするように、前記制御端に印加す
る信号を制御して前記トランジスタをオン又はオフする
ことにより、前記トランジスタに前記整流対象電圧を整
流させる、ことを特徴とする。
Further, an electric circuit according to a second aspect of the present invention comprises a transistor and a control circuit connected to the transistor, wherein the transistor has a current path and a control terminal, and one end of the current path. And outputs a rectified voltage to the other end of the current path by turning on and off according to the control of the control circuit, and the control circuit is connected to both ends of the current path and the control end. Detecting a potential difference between both ends of the current path, turning on the transistor when a reverse voltage of the transistor is applied to the current path of the transistor, and a forward voltage of the transistor is applied to the current path. By controlling a signal applied to the control terminal to turn on or off the transistor so that the transistor is turned off when the transistor is applied, the transistor is turned off. The cause of the rectified target voltage is rectified to register, characterized in that.

【0008】また、この発明の第3の観点にかかる電気
回路は、トランジスタと該トランジスタに接続された制
御回路とより構成され、前記トランジスタは、電流路と
制御端を備え、前記電流路の一端に整流対象の整流対象
電圧を受け、前記制御回路の制御に従ってオン又はオフ
することにより前記電流路の他端に整流後の電圧を出力
し、前記制御回路は、前記電流路の両端と前記制御端に
接続され、前記電流路の両端の間の電位差の極性を検出
し、前記トランジスタの前記電流路に逆方向電圧が印加
された時に前記トランジスタをオンし、前記電流路に順
方向電圧が印加された時に前記トランジスタをオフする
ように、前記制御端に印加する信号を制御して前記トラ
ンジスタをオン又はオフすることにより、前記トランジ
スタに前記整流対象電圧を整流させる、ことを特徴とす
る。
Further, an electric circuit according to a third aspect of the present invention comprises a transistor and a control circuit connected to the transistor, wherein the transistor has a current path and a control terminal, and one end of the current path. Receiving a rectification target voltage to be rectified, and outputting a rectified voltage to the other end of the current path by turning on or off in accordance with the control of the control circuit. Connected to an end of the transistor, detects the polarity of a potential difference between both ends of the current path, turns on the transistor when a reverse voltage is applied to the current path of the transistor, and applies a forward voltage to the current path. By turning on or off the transistor by controlling a signal applied to the control terminal so that the transistor is turned off when the rectification is performed, To rectify the voltage, and wherein the.

【0009】この発明の第2、第3の観点にかかる電気
回路によれば、トランジスタの電流路の両端間に印加さ
れている電圧又はその極性を検出して、逆方向電圧の時
にトランジスタをオンし、順方向電圧の時にトランジス
タをオフする。従って、トランジスタの電流路の他端側
に接続された負荷には、一方極性の電圧のみが印加さ
れ、整流された電圧を負荷に印加することができる。ま
た、トランジスタのオフ時に、順方向電圧が電流路に印
加されるので、大きな耐圧を得ることができる。このよ
うな電気回路の場合、供給される整流対象電圧の値やそ
の極性に基づいて、トランジスタをオン・オフすること
も考えられる。しかし、この方法では、負荷がコンデン
サや電池のような電圧を持つタイプのものである場合、
トランジスタがオンした状態で、電源電圧が負荷の電圧
より低くなり、電流が逆流する虞がある。これらの発明
では、トランジスタの電流路に印加される電圧を検出し
ているので、このような問題は発生せず、整流対象電圧
を整流することができる。
According to the electric circuit according to the second and third aspects of the present invention, the voltage applied across the current path of the transistor or the polarity thereof is detected, and the transistor is turned on when the voltage is in the reverse direction. Then, the transistor is turned off at the time of the forward voltage. Therefore, only a voltage of one polarity is applied to the load connected to the other end of the current path of the transistor, and a rectified voltage can be applied to the load. Further, when the transistor is turned off, a forward voltage is applied to the current path, so that a large withstand voltage can be obtained. In the case of such an electric circuit, it is conceivable to turn on / off the transistor based on the value of the supplied rectification target voltage and its polarity. However, with this method, if the load is of a type that has a voltage, such as a capacitor or a battery,
When the transistor is turned on, the power supply voltage becomes lower than the load voltage, and the current may flow backward. In these inventions, since the voltage applied to the current path of the transistor is detected, such a problem does not occur, and the voltage to be rectified can be rectified.

【0010】前記トランジスタは、例えば、バイポーラ
トランジスタから構成される。この場合、前記電流路の
両端は前記バイポーラトランジスタのエミッタとコレク
タから構成され、前記制御端は前記バイポーラトランジ
スタのベースから構成され、前記制御回路は、前記エミ
ッタと前記コレクタの間の電圧及び/又はその極性を検
出し、前記ベースに電圧及び電流を供給する手段から構
成される。
[0010] The transistor is, for example, a bipolar transistor. In this case, both ends of the current path are composed of an emitter and a collector of the bipolar transistor, the control terminal is composed of a base of the bipolar transistor, and the control circuit is configured to control a voltage and / or a voltage between the emitter and the collector. It comprises means for detecting the polarity and supplying a voltage and a current to the base.

【0011】前記バイポーラトランジスタがNPN型の
場合、前記電流路の一端は該NPNバイポーラトランジ
スタのエミッタ、前記電流路の他端はコレクタ、前記制
御端はベースから構成され、前記制御回路は、前記エミ
ッタに前記コレクタより高い正極性の電位が印加された
時に、該NPNトランジスタをオンさせる電圧及び電流
を前記ベースに供給し、前記エミッタに前記コレクタよ
り低い正極性の電圧が印加された時に、該NPNトラン
ジスタをオフさせる電圧及び電流を前記ベースに供給す
る。
When the bipolar transistor is of the NPN type, one end of the current path is constituted by the emitter of the NPN bipolar transistor, the other end of the current path is constituted by the collector, and the control end is constituted by the base. When a positive potential higher than the collector is applied to the base, a voltage and current for turning on the NPN transistor are supplied to the base, and when a positive polarity voltage lower than the collector is applied to the emitter, the NPN transistor is turned on. A voltage and a current for turning off the transistor are supplied to the base.

【0012】また、前記バイポーラトランジスタがPN
P型の場合、前記電流路の一端は該PNPバイポーラト
ランジスタのエミッタ、前記電流路の他端はコレクタ、
前記制御端はベースから構成され、前記制御回路は、前
記コレクタに前記エミッタより高い正極性の電位が印加
された時に、該PNPトランジスタをオンさせる電圧及
び電流を前記ベースに供給し、前記コレクタに前記エミ
ッタより低い正極性の電圧が印加された時に、該PNP
トランジスタをオフさせる電圧及び電流を前記ベースに
供給する。
Further, the bipolar transistor is PN
In the case of a P-type, one end of the current path is an emitter of the PNP bipolar transistor, the other end of the current path is a collector,
The control terminal includes a base, and the control circuit supplies a voltage and a current for turning on the PNP transistor to the base when a positive potential higher than the emitter is applied to the collector, and supplies the collector with the collector. When a positive voltage lower than the emitter is applied, the PNP
A voltage and a current for turning off the transistor are supplied to the base.

【0013】前記バイポーラトランジスタは、実質的に
同一の厚さを有する半導体層から構成されたエミッタと
コレクタと、から構成される。このような構成によれ
ば、実質的にエミッタとコレクタの区別が無くなり、オ
ン時に大きな電流増幅率を確保して、しかも、オフ時に
高い耐圧を得ることができる。
[0013] The bipolar transistor comprises an emitter and a collector composed of semiconductor layers having substantially the same thickness. According to such a configuration, there is substantially no distinction between the emitter and the collector, so that a large current amplification factor can be ensured when turned on, and a high breakdown voltage can be obtained when turned off.

【0014】前記トランジスタを、電界効果トランジス
タから構成することも可能である。この場合、前記電流
路の両端は前記電界効果トランジスタのソースとドレイ
ンから構成され、前記制御端は前記電界効果トランジス
タのゲートから構成され、前記制御回路は、前記ソース
と前記ドレインの間の電圧及び/又はその極性を検出
し、検出した電圧に応じて、前記ゲートに制御電圧を印
加する手段から構成される。
[0014] The transistor may be a field effect transistor. In this case, both ends of the current path are composed of a source and a drain of the field effect transistor, the control terminal is composed of a gate of the field effect transistor, and the control circuit is configured to control a voltage between the source and the drain. And / or a means for detecting the polarity thereof and applying a control voltage to the gate according to the detected voltage.

【0015】前記電界効果トランジスタがNチャネル型
の場合、前記電流路の一端はソースから構成され、前記
電流路の他端はドレインから構成され、前記制御端はゲ
ートから構成され、前記制御回路は、前記ソースに前記
ドレインより高い正極性の電圧が印加された時にオン電
圧を前記ゲートに印加し、前記ソースに前記ドレインよ
り低い正極性の電圧が印加された時にオフ電圧を前記ゲ
ートに供給する手段から構成される。
When the field effect transistor is an N-channel type, one end of the current path is constituted by a source, the other end of the current path is constituted by a drain, the control end is constituted by a gate, and the control circuit is Applying an ON voltage to the gate when a positive voltage higher than the drain is applied to the source, and supplying an OFF voltage to the gate when a positive voltage lower than the drain is applied to the source It consists of means.

【0016】前記電界効果トランジスタがPチャネル型
の場合、前記制御回路は、前記ソースに前記ドレインよ
りも低い正極性の電圧が印加された時に該Pチャネル電
界効果トランジスタをオンさせる電圧を前記ゲートに印
加し、前記ソースに前記ドレインよりも高い正極性の電
圧が印加された時に該Pチャネル電界効果トランジスタ
をオフさせる電圧を前記ゲートに印加する手段から構成
される。
When the field-effect transistor is a P-channel type, the control circuit applies a voltage to the gate to turn on the P-channel field-effect transistor when a positive voltage lower than the drain is applied to the source. Means for applying a voltage to the gate to turn off the P-channel field effect transistor when a positive voltage higher than the drain is applied to the source.

【0017】前記制御回路は、例えば、前記トランジス
タの前記電流路の一端に一方の入力端が接続され、前記
トランジスタの電流路の他端に他方の入力端が接続さ
れ、出力端が前記トランジスタの前記制御端に接続され
た演算増幅器等の増幅回路から構成される。この場合、
前記増幅回路の前記一方と他方の入力端との間に逆方向
並列接続されたダイオードと、前記一方の入力端と前記
電流路の一端との間又は前記他方の入力端と前記電流路
の他端との間に挿入された定電流源と、をさらに配置し
てもよい。演算増幅器は、純粋な増幅動作のみならず、
コンパレータとして機能するものでもよい。即ち、入力
電圧に応じて出力電圧が飽和するような、ものでもよ
い。
In the control circuit, for example, one input terminal is connected to one end of the current path of the transistor, the other input terminal is connected to the other end of the current path of the transistor, and the output terminal is connected to the transistor. It comprises an amplifier circuit such as an operational amplifier connected to the control terminal. in this case,
A diode connected in reverse direction between the one input terminal and the other input terminal of the amplifier circuit, and a diode connected between the one input terminal and one end of the current path or the other input terminal and the other of the current path. And a constant current source inserted between the ends. The operational amplifier is not only a pure amplification operation,
It may function as a comparator. That is, the output voltage may be saturated according to the input voltage.

【0018】また、この発明の第4の観点にかかる電気
回路は、トランジスタと該トランジスタに接続された制
御回路とより構成され、前記トランジスタは、電流路と
制御端を備え、前記電流路の一端に整流対象電圧を受
け、前記制御回路の制御に従ってオン及びオフすること
により前記電流路の他端に整流後の電圧を出力し、前記
制御回路は、前記トランジスタの前記電流路と前記制御
端に接続され、前記電流路の一端と外部回路とのノード
に流れる電流の向きに従って、前記制御端に印加する信
号を制御して前記トランジスタをオン又はオフすること
により、前記トランジスタに前記整流対象電圧を整流さ
せる、ことを特徴とする。
Further, an electric circuit according to a fourth aspect of the present invention includes a transistor and a control circuit connected to the transistor, wherein the transistor has a current path and a control terminal, and one end of the current path. Receiving a rectification target voltage and turning on and off according to the control of the control circuit to output a rectified voltage to the other end of the current path.The control circuit outputs the rectified voltage to the current path and the control end of the transistor. Connected, according to the direction of the current flowing to one end of the current path and the node of the external circuit, by controlling the signal applied to the control end to turn on or off the transistor, the rectification target voltage to the transistor Rectification.

【0019】この発明の第4の観点にかかる電気回路に
よれば、トランジスタの電流路と外部回路の接続ノード
(接続点)に流れる電流の向きに応じて、トランジスタ
をオン・オフする。トランジスタがオンした時には、前
記電流はこのトランジスタの電流を介して流れ、負荷回
路に供給される。従って、整流された電流を負荷に印加
することができる。また、トランジスタのオフ時には、
順方向電圧が電流路に印加されるので、大きな耐圧を得
ることができる。
According to the electric circuit of the fourth aspect of the present invention, the transistor is turned on / off according to the direction of the current flowing through the current path of the transistor and the connection node (connection point) of the external circuit. When the transistor is turned on, the current flows through the current of the transistor and is supplied to the load circuit. Therefore, the rectified current can be applied to the load. When the transistor is off,
Since a forward voltage is applied to the current path, a large withstand voltage can be obtained.

【0020】前記トランジスタは、例えば、バイポーラ
トランジスタから構成される。この場合、前記電流路の
両端は前記バイポーラトランジスタのエミッタとコレク
タから構成され、前記制御端はベースから構成される。
前記制御回路は、前記ベースに電圧及び電流を供給し、
前記バイポーラトランジスタをオンさせる。
The transistor is, for example, a bipolar transistor. In this case, both ends of the current path are constituted by an emitter and a collector of the bipolar transistor, and the control end is constituted by a base.
The control circuit supplies a voltage and a current to the base,
The bipolar transistor is turned on.

【0021】前記バイポーラトランジスタがNPN型の
場合は、前記電流路の一端はエミッタ、他端はコレク
タ、前記制御端はベースから構成され、前記制御回路
は、前記エミッタと前記外部回路とのノードに流れる電
流の向きを検出して、所定方向の電流を検出した時に、
該NPNトランジスタをオンさせる電圧及び電流を前記
ベースに供給する。
When the bipolar transistor is of NPN type, one end of the current path is constituted by an emitter, the other end is constituted by a collector, and the control end is constituted by a base. The control circuit is connected to a node between the emitter and the external circuit. When the direction of the flowing current is detected and the current in the predetermined direction is detected,
A voltage and a current for turning on the NPN transistor are supplied to the base.

【0022】この場合、前記エミッタと前記コレクタの
間又は前記エミッタと前記ベースの間にダイオードを接
続し、前記NPNバイポーラトランジスタがオフの時で
も、前記ノードに前記所定方向の電流が流れるように構
成してもよい。
In this case, a diode is connected between the emitter and the collector or between the emitter and the base so that the current in the predetermined direction flows through the node even when the NPN bipolar transistor is off. May be.

【0023】前記バイポーラトランジスタがPNP型の
場合、前記電流路の一端はエミッタ、他端はコレクタ、
前記制御端はベースから構成され、前記制御回路は、前
記エミッタと前記外部回路とのノードに流れる電流の向
きを検出して、所定方向の電流を検出した時に、該PN
Pトランジスタをオンさせる電圧及び電流を前記ベース
に供給する。
When the bipolar transistor is a PNP type, one end of the current path is an emitter, the other end is a collector,
The control terminal includes a base, and the control circuit detects a direction of a current flowing to a node between the emitter and the external circuit, and when detecting a current in a predetermined direction, the PN
A voltage and a current for turning on the P transistor are supplied to the base.

【0024】これらの場合、前記エミッタと前記コレク
タの間又は前記エミッタと前記ベースの間にダイオード
を接続し、前記NPNバイポーラトランジスタがオフの
時でも、前記ノードに前記所定方向の電流が流れるよう
に構成してもよい。
In these cases, a diode is connected between the emitter and the collector or between the emitter and the base so that the current in the predetermined direction flows through the node even when the NPN bipolar transistor is off. You may comprise.

【0025】前記トランジスタは、例えば、電界効果ト
ランジスタから構成され、前記電流路の両端は前記電界
効果トランジスタのソースとドレインから構成され、前
記制御端は前記電界効果トランジスタのゲートから構成
され、前記制御回路は、前記電界効果トランジスタを領
域でオンさせるゲート電圧を前記ゲートに印加する手段
から構成される。
The transistor comprises, for example, a field effect transistor, both ends of the current path are constituted by a source and a drain of the field effect transistor, and the control terminal is constituted by a gate of the field effect transistor. The circuit includes means for applying a gate voltage to the gate to turn on the field effect transistor in a region.

【0026】前記電界効果トランジスタがNチャネル型
の場合、例えば、前記電流路の一端はソース、他端はド
レイン、前記制御端はゲートから構成され、前記制御回
路は、前記ソースと前記外部回路とのノードに流れる電
流が所定方向である時に、該Nチャネル電界効果トラン
ジスタをオンさせる電圧を前記ゲートに印加する手段か
ら構成される。
In the case where the field effect transistor is an N-channel type, for example, one end of the current path is constituted by a source, the other end is constituted by a drain, and the control end is constituted by a gate. Means for applying a voltage to the gate to turn on the N-channel field effect transistor when a current flowing through the node is in a predetermined direction.

【0027】前記電界効果トランジスタがNチャネル型
の場合、前記制御回路は、例えば、前記ソースから前記
ドレインに向けて、該Nチャネル電界効果トランジスタ
の寄生ダイオードを介して流れる電流を検出して、該N
チャネル電界効果トランジスタをオンさせる手段から構
成される。
When the field-effect transistor is an N-channel type, the control circuit detects a current flowing from the source to the drain through a parasitic diode of the N-channel field-effect transistor, for example. N
It comprises means for turning on the channel field effect transistor.

【0028】前記ソースと前記ドレインの間に、ダイオ
ードを接続したり、前記ゲートと前記ソースの間に、定
電圧ダイオードが接続したりしてもよい。
[0028] A diode may be connected between the source and the drain, or a constant voltage diode may be connected between the gate and the source.

【0029】前記電界効果トランジスタがPチャネル型
の場合、例えば、前記電流路の一端はソースから構成さ
れ、他端はドレインから構成され、前記制御端はゲート
から構成される。また、前記制御回路は、前記ソースと
前記外部回路とのノードに流れる電流が所定方向である
時に、該Pチャネル電界効果トランジスタをオンさせる
電圧を前記ゲートに印加する手段から構成される。
When the field effect transistor is a P-channel type, for example, one end of the current path is constituted by a source, the other end is constituted by a drain, and the control end is constituted by a gate. The control circuit includes means for applying, to the gate, a voltage for turning on the P-channel field-effect transistor when a current flowing in a node between the source and the external circuit is in a predetermined direction.

【0030】前記制御回路は、前記ドレインから前記ソ
ースに向けて、該Pチャネル電界効果トランジスタの寄
生ダイオードを介して流れる電流を検出して、該Pチャ
ネル電界効果トランジスタをオンさせる手段から構成さ
れてもよい。これらの場合、前記ソースと前記ドレイン
の間にダイオード、又は、前記ゲートと前記ソースの間
に定電圧ダイオードを接続してもよい。
The control circuit is configured to detect a current flowing from the drain to the source via the parasitic diode of the P-channel field-effect transistor and turn on the P-channel field-effect transistor. Is also good. In these cases, a diode may be connected between the source and the drain, or a constant voltage diode may be connected between the gate and the source.

【0031】前記制御回路は、例えば、前記トランジス
タの前記電流路の一端に接続された一次巻線と、前記一
次巻線に磁気的に結合された二次巻線とを備える変成器
と、前記変成器の前記二次巻線に接続され、前記二次巻
線に発生する電流に応じて前記トランジスタの前記制御
端に供給する信号を制御するバイアス回路と、から構成
される。
The control circuit may include, for example, a transformer having a primary winding connected to one end of the current path of the transistor, and a secondary winding magnetically coupled to the primary winding; And a bias circuit connected to the secondary winding of the transformer and controlling a signal supplied to the control terminal of the transistor in accordance with a current generated in the secondary winding.

【0032】前記制御回路は、例えば、前記二次巻線の
誘起電流を電圧信号に変換して前記制御端に印加する手
段を備えてもよい。この場合、例えば、前記制御回路
は、前記二次巻線の誘起電流を電圧信号に変換する変換
回路と、該変換回路により変換された電圧信号を増幅し
て前記トランジスタの前記制御端に印加する手段とから
構成される。
[0032] The control circuit may include, for example, means for converting an induced current of the secondary winding into a voltage signal and applying the voltage signal to the control terminal. In this case, for example, the control circuit converts the induced current of the secondary winding into a voltage signal, and amplifies the voltage signal converted by the conversion circuit and applies the voltage signal to the control terminal of the transistor. And means.

【0033】前記制御回路は、例えば、電力の供給を必
要とする能動素子を備え、前記能動素子には前記整流後
の電圧が電源として供給されている。
The control circuit includes, for example, an active element that requires power supply, and the rectified voltage is supplied to the active element as a power supply.

【0034】この発明の第5の観点にかかる電気回路
は、トランジスタと該トランジスタに接続された制御回
路とより構成され、前記トランジスタは、電流路と制御
端を備え、前記電流路の一端に電源から整流対象電圧を
受け、前記電流路の他端に抵抗性の負荷が接続され、前
記制御回路の制御に従ってオン及びオフすることにより
前記電流路の他端に整流後の電圧を出力し、前記制御端
には所定の基準電位が印加されている、ことを特徴とす
る。
An electric circuit according to a fifth aspect of the present invention comprises a transistor and a control circuit connected to the transistor, wherein the transistor has a current path and a control terminal, and a power supply is provided at one end of the current path. Receiving a voltage to be rectified from, a resistive load is connected to the other end of the current path, and outputs a rectified voltage to the other end of the current path by turning on and off under the control of the control circuit, A predetermined reference potential is applied to the control terminal.

【0035】この構成は極めて簡単な構成であるが、抵
抗性の負荷に整流された電圧を印加することができる。
Although this configuration is a very simple configuration, a rectified voltage can be applied to a resistive load.

【0036】例えば、前記トランジスタの前記制御端と
前記電源と前記負荷は実質的に共通の接地点に接続され
ている。
For example, the control terminal of the transistor, the power supply and the load are connected to a substantially common ground point.

【0037】前記制御回路は、前記トランジスタをその
飽和領域でオンさせることが望ましい。飽和領域では、
バイポーラトランジスタのエミッタとコレクタはほぼ同
電位である。従って、バイポーラトランジスタのオン
時、即ち、負荷に整流された電圧を印加するタイミング
では、トランジスタでの電圧降下はほとんど発生しな
い。従って、損失が少なく、効率良く、整流が可能とな
る。
It is preferable that the control circuit turns on the transistor in its saturation region. In the saturation region,
The emitter and the collector of the bipolar transistor have substantially the same potential. Therefore, when the bipolar transistor is turned on, that is, when a rectified voltage is applied to the load, a voltage drop in the transistor hardly occurs. Therefore, rectification can be performed efficiently with little loss.

【0038】第1〜第5の発明において、整流対象電圧
は交流信号、直流成分が付加された交流信号(脈流)等
でもよく、その波形はサイン波、三角波、矩形波等のい
ずれでも良い。
In the first to fifth inventions, the voltage to be rectified may be an AC signal, an AC signal to which a DC component is added (pulsating current), or the like, and its waveform may be any of a sine wave, a triangular wave, a rectangular wave, and the like. .

【0039】また、接続とは、結線されていることのみ
ならず、磁気、電界、光等により物理的、電気的に接続
されている場合を含む。例えば、トランジスタが制御端
に印加される光の量により、オン・オフするタイプのも
のである場合には、制御回路と制御端は光により接続さ
れる。また、トランジスタがホール素子等の磁界に応答
するタイプの場合には、制御端と制御回路は磁界により
接続される。
The term "connection" includes not only the connection but also the case where the connection is made physically and electrically by magnetism, electric field, light or the like. For example, when the transistor is of a type that is turned on / off by the amount of light applied to the control terminal, the control circuit and the control terminal are connected by light. When the transistor responds to a magnetic field such as a Hall element, the control terminal and the control circuit are connected by a magnetic field.

【0040】また、この発明の第6の観点にかかる電気
回路は、半導体スイッチング素子と該半導体スイッチン
グ素子を制御する制御回路とより構成され、前記半導体
スイッチング素子は、一端が電源側に接続され、他端が
負荷側に接続された電流路を備え、前記制御回路の制御
に従ってオン及びオフし、前記制御回路は、前記半導体
スイッチング素子の電流路の両端に接続され、前記電流
路に印加される電圧を検出し、検出結果に応じて、前記
半導体スイッチング素子に信号を供給して、これをオン
又はオフする、ことを特徴とする。
Further, an electric circuit according to a sixth aspect of the present invention comprises a semiconductor switching element and a control circuit for controlling the semiconductor switching element, one end of the semiconductor switching element being connected to a power supply side, The other end has a current path connected to the load side, and turns on and off according to the control of the control circuit. The control circuit is connected to both ends of the current path of the semiconductor switching element and is applied to the current path. It is characterized in that a voltage is detected, a signal is supplied to the semiconductor switching element according to the detection result, and the signal is turned on or off.

【0041】半導体スイッチング素子は、例えば、バイ
ポーラトランジスタ、電界効果トランジスタ、フォトト
ランジスタ、ホール素子、サイリスタ等を使用すること
ができる。また、制御回路は、半導体スイッチング素子
の特性に応じて、制御用の信号を半導体スイッチング素
子に印加する。例えば、半導体スイッチング素子がバイ
ポーラトランジスタの場合には、ベースに供給する電圧
と電流を制御して、これをオン・オフする。また、半導
体スイッチング素子が電界効果型トランジスタの場合に
は、ゲートに印加する電界を制御して、これをオン・オ
フする。ゲート電極がある場合には、ゲート電極に印加
する電圧を制御する。半導体スイッチング素子がフォト
トランジスタの場合には、ベースに照射する光の光量
(又は、強度)を制御して、これをオン・オフする。半
導体スイッチング素子がホール素子の場合には、印加す
る磁界(磁束)を制御して、これをオン・オフする。
As the semiconductor switching element, for example, a bipolar transistor, a field effect transistor, a phototransistor, a Hall element, a thyristor, or the like can be used. The control circuit applies a control signal to the semiconductor switching element according to the characteristics of the semiconductor switching element. For example, when the semiconductor switching element is a bipolar transistor, the voltage and current supplied to the base are controlled to turn on and off. When the semiconductor switching element is a field-effect transistor, the electric field applied to the gate is controlled and turned on / off. When there is a gate electrode, the voltage applied to the gate electrode is controlled. When the semiconductor switching element is a phototransistor, the amount of light (or intensity) of light applied to the base is controlled and turned on / off. When the semiconductor switching element is a Hall element, the applied magnetic field (magnetic flux) is controlled and turned on / off.

【0042】[0042]

【発明の実施の形態】以下、この発明の実施の形態を図
面を参照して説明する。 (NPNバイポーラトランジスタを用いた整流回路)図
1は、この発明の実施の形態にかかる整流回路の回路図
である。この整流回路は、NPNバイポーラトランジス
タ11と、バイポーラトランジスタ11のベースに接続
された制御回路13とから構成される。バイポーラトラ
ンジスタ11のエミッタEは交流電源15に接続され、
バイポーラトランジスタ11のコレクタCは負荷17に
接続される。
Embodiments of the present invention will be described below with reference to the drawings. (Rectifier Circuit Using NPN Bipolar Transistor) FIG. 1 is a circuit diagram of a rectifier circuit according to an embodiment of the present invention. This rectifier circuit includes an NPN bipolar transistor 11 and a control circuit 13 connected to the base of the bipolar transistor 11. The emitter E of the bipolar transistor 11 is connected to an AC power supply 15,
Collector C of bipolar transistor 11 is connected to load 17.

【0043】制御回路13は、交流電源15に接続さ
れ、電源電圧が正極性の際に、バイポーラトランジスタ
11を飽和状態でオンさせるのに十分なバイアス電圧
(エミッタ電圧より十分高い電圧)及び電流をベースB
に印加する。一方、交流電源15の出力電圧が負極性の
際には、ベースBに十分低い(エミッタ電圧に対して負
極性の)電圧を印加して、バイポーラトランジスタ11
をオフする。
The control circuit 13 is connected to an AC power supply 15 and supplies a bias voltage (a voltage sufficiently higher than the emitter voltage) and a current sufficient to turn on the bipolar transistor 11 in a saturated state when the power supply voltage has a positive polarity. Base B
Is applied. On the other hand, when the output voltage of the AC power supply 15 has a negative polarity, a sufficiently low (negative with respect to the emitter voltage) voltage is applied to the base B, and the bipolar transistor 11
Turn off.

【0044】なお、負荷17が二次電池の場合等、電圧
を有するものの場合には、制御回路13は、エミッタ電
圧がコレクタ電圧よりも高い時(正極性で高い時)に、
バイポーラトランジスタ11を飽和状態でオンさせるの
に十分なバイアス電圧(エミッタ電圧より十分高い電
圧)及び電流をベースBに印加する。一方、エミッタ電
圧がコレクタ電圧よりも低い時には、ベースBに十分低
い(エミッタ電圧に対して負極性の)電圧を印加して、
バイポーラトランジスタ11をオフする。
In the case where the load 17 has a voltage such as a secondary battery, the control circuit 13 operates when the emitter voltage is higher than the collector voltage (when the positive voltage is higher).
A bias voltage (a voltage sufficiently higher than the emitter voltage) and a current sufficient to turn on the bipolar transistor 11 in a saturated state are applied to the base B. On the other hand, when the emitter voltage is lower than the collector voltage, a sufficiently low (negative to the emitter voltage) voltage is applied to the base B,
The bipolar transistor 11 is turned off.

【0045】次に、図1に示す整流回路の動作を、図2
(A)〜(E)のタイミングチャートを参照して説明す
る。なお、図2(A)は交流電源15の出力する電源電
圧の波形、(B)は制御回路13の出力する制御信号の
電圧(制御電圧)の波形、(C)はバイポーラトランジ
スタ11のオン・オフ、(D)はバイポーラトランジス
タ11のエミッタ・コレクタ間に印加される電圧の波
形、(E)は負荷17に印加される電圧の波形をそれぞ
れ示す。
Next, the operation of the rectifier circuit shown in FIG.
This will be described with reference to timing charts (A) to (E). 2A shows the waveform of the power supply voltage output from the AC power supply 15, FIG. 2B shows the waveform of the voltage (control voltage) of the control signal output from the control circuit 13, and FIG. OFF, (D) shows the waveform of the voltage applied between the emitter and collector of the bipolar transistor 11, and (E) shows the waveform of the voltage applied to the load 17.

【0046】先ず、図2(A)に示す電源電圧が正極性
になる(より正確には、エミッタ電圧がコレクタ電圧よ
り高くなると)と、制御回路13は、バイポーラトラン
ジスタ11のベースBに、図2(B)に示す正極性の制
御信号を印加する。この制御信号により、図2(C)に
示すように、バイポーラトランジスタ11がオンする。
First, when the power supply voltage shown in FIG. 2A has a positive polarity (more precisely, when the emitter voltage becomes higher than the collector voltage), the control circuit 13 applies a voltage to the base B of the bipolar transistor 11. A positive control signal shown in FIG. 2 (B) is applied. With this control signal, the bipolar transistor 11 is turned on as shown in FIG.

【0047】この時、バイポーラトランジスタ11に
は、通常の使用状態(エミッタEの電圧よりもコレクタ
Cの電圧が高い)とは異なり、エミッタEにコレクタC
よりも高い電圧が印加され、バイポーラトランジスタ1
1はいわゆるインバーストランジスタとして機能する。
しかし、十分大きな電流増幅率(hfe)を確保でき、
バイアス電流(ベース電流)に対して十分大きな電流を
エミッタEとコレクタCとの間の電流路に流すことがで
きる。
At this time, unlike the normal use state (the voltage of the collector C is higher than the voltage of the emitter E), the bipolar transistor 11 has the collector C connected to the emitter E.
Voltage higher than that of the bipolar transistor 1
1 functions as a so-called inverse transistor.
However, a sufficiently large current amplification factor (hfe) can be secured,
A sufficiently large current with respect to the bias current (base current) can flow in the current path between the emitter E and the collector C.

【0048】また、制御回路13の駆動能力が十分に大
きいため、バイポーラトランジスタ11のベースBに
は、十分な少数キャリアが注入され、バイポーラトラン
ジスタ11は、飽和領域で動作する。図3の特性図に示
すように、飽和領域では、バイポーラトランジスタ11
のエミッタEとコレクタCの間の電圧はほぼ0(短絡状
態)であり、エミッタEとコレクタCとの電圧はほぼ等
しい。さらに、この電圧は破線で示すダイオードの順方
向電圧と比較してもはるかに小さい。このため、バイポ
ーラトランジスタ11での電圧降下は図2(D)に示す
ようにほぼ0であり、負荷17には、図2(E)に示す
ように電源電圧とほぼ等しい電圧が印加される。
Since the driving capability of control circuit 13 is sufficiently large, sufficient minority carriers are injected into base B of bipolar transistor 11, and bipolar transistor 11 operates in a saturation region. As shown in the characteristic diagram of FIG. 3, in the saturation region, the bipolar transistor 11
The voltage between the emitter E and the collector C is almost 0 (short-circuit state), and the voltage between the emitter E and the collector C is substantially equal. Furthermore, this voltage is much lower than the diode forward voltage shown by the dashed line. For this reason, the voltage drop in the bipolar transistor 11 is substantially zero as shown in FIG. 2D, and a voltage substantially equal to the power supply voltage is applied to the load 17 as shown in FIG.

【0049】一方、図2(A)に示す電源電圧が負極性
になると、制御回路13は図2(B)に示すように、負
極性の制御信号をバイポーラトランジスタ11のベース
Bに供給する。これにより、図2(C)に示すように、
バイポーラトランジスタ11はオフし、図2(E)に示
すように負荷17には接地電圧が印加され、図2(D)
に示すようにエミッタEとコレクタCとの間に電源電圧
が印加される(図2(D)はエミッタEの電圧を基準と
するコレクタCの電圧を示す)。この際、バイポーラト
ランジスタ11は、順方向接続となり、主にコレクタC
とベースBとの間のPN接合の耐圧により定まる耐圧を
得ることができる。
On the other hand, when the power supply voltage shown in FIG. 2A becomes negative, the control circuit 13 supplies a control signal of negative polarity to the base B of the bipolar transistor 11 as shown in FIG. As a result, as shown in FIG.
The bipolar transistor 11 is turned off, and the ground voltage is applied to the load 17 as shown in FIG.
2, a power supply voltage is applied between the emitter E and the collector C (FIG. 2D shows the voltage of the collector C based on the voltage of the emitter E). At this time, the bipolar transistor 11 is connected in the forward direction, and mainly the collector C
Withstand voltage determined by the withstand voltage of the PN junction between the semiconductor device and the base B.

【0050】このような処理を繰り返す結果、負荷17
には、図2(E)に示すように、半波整流された電圧が
印加される。
As a result of repeating such processing, the load 17
, A half-wave rectified voltage is applied as shown in FIG.

【0051】図1の構成によれば、バイポーラトランジ
スタ11のオン時に、エミッタEとコレクタCの間の電
圧降下がほぼ0(例えば、5mV〜40mV程度)とな
る。このため、交流電圧を低損失で整流することができ
る。また、バイポーラトランジスタ11のオフ時に、コ
レクタCとベースB間の耐圧でほぼ定まる高耐圧を得る
ことができる。また、バイポーラトランジスタ11がオ
ン又はオフするタイミングは、整流対象の電圧がほぼ0
の時なので、整流された電圧にオーバーシュートやアン
ダーシュートが発生することもない。
According to the configuration shown in FIG. 1, when the bipolar transistor 11 is turned on, the voltage drop between the emitter E and the collector C becomes almost 0 (for example, about 5 mV to 40 mV). Therefore, the AC voltage can be rectified with low loss. Further, when the bipolar transistor 11 is turned off, a high breakdown voltage substantially determined by the breakdown voltage between the collector C and the base B can be obtained. The timing at which the bipolar transistor 11 is turned on or off is determined when the voltage to be rectified is substantially zero.
Therefore, no overshoot or undershoot occurs in the rectified voltage.

【0052】なお、バイポーラトランジスタ11として
は、単体のバイポーラトランジスタを使用することが望
ましく、いわゆるダーリントン構造のトランジスタは、
オン時のバイアス電流(ベース電流)が流れないため、
望ましくない。
It is desirable to use a single bipolar transistor as the bipolar transistor 11, and a so-called Darlington transistor is
Because the bias current (base current) does not flow when turned on,
Not desirable.

【0053】整流対象の電圧は、図2(A)に示すよう
な、サイン波に限定されず、三角波、矩形波等でもよ
い。また、平均値が0にならない電圧、換言すれば、交
流成分に直流成分が付加された電圧でもよい。
The voltage to be rectified is not limited to a sine wave as shown in FIG. 2A, but may be a triangular wave, a rectangular wave, or the like. Further, a voltage whose average value does not become 0, in other words, a voltage obtained by adding a DC component to an AC component may be used.

【0054】次に、制御回路13の具体的な構成例を図
4を参照して説明する。この例は、制御回路13をオペ
アンプ(演算増幅器)21を用いて構成した例である。
図4において、オペアンプ21の出力端子は電流制限用
の抵抗23を介してNPNバイポーラトランジスタ11
のベースBに接続され、正入力端子はバイポーラトラン
ジスタのエミッタEに接続され、負入力端子は定電流源
25を介してバイポーラトランジスタのコレクタCに接
続されている。さらに、正入力端子と負入力端子間に
は、向きが互いに逆方向になるように並列に接続された
ダイオード27aおよびダイオード27bが接続されて
いる。
Next, a specific configuration example of the control circuit 13 will be described with reference to FIG. In this example, the control circuit 13 is configured using an operational amplifier (operational amplifier) 21.
In FIG. 4, an output terminal of an operational amplifier 21 is connected to an NPN bipolar transistor 11 via a current limiting resistor 23.
The positive input terminal is connected to the emitter E of the bipolar transistor, and the negative input terminal is connected to the collector C of the bipolar transistor via the constant current source 25. Further, between the positive input terminal and the negative input terminal, a diode 27a and a diode 27b are connected in parallel so that the directions are opposite to each other.

【0055】なお、オペアンプ21は、バイポーラトラ
ンジスタのバイアス電流と比較して、十分大きな電流
(2倍程度以上)を駆動する能力を有し、またオペアン
プ21に供給される電源の接地(基準)電位は、バイポ
ーラトランジスタ11のエミッタ電位と一致するように
なっている(単一電源で構成する場合には、オペアンプ
21に供給する接地電源をエミッタEに供給してもよ
い)。
The operational amplifier 21 has a capability of driving a sufficiently large current (about twice or more) as compared with the bias current of the bipolar transistor, and the ground (reference) potential of the power supply supplied to the operational amplifier 21. Is adapted to be equal to the emitter potential of the bipolar transistor 11 (in the case of a single power supply, the ground power supplied to the operational amplifier 21 may be supplied to the emitter E).

【0056】図4の破線14で囲まれた部分、即ち、バ
イポーラトランジスタ11、オペアンプ21、抵抗2
3、定電流回路25、ダイオード27a,27bは、集
積回路化(IC化)されており、このIC14は、整流
対象の電圧が印加される電源端子、整流後の電圧が印加
される出力端子、オペアンプ21の電源端子VDD,VSS
の端子の2端子を有する。
The portion surrounded by the broken line 14 in FIG. 4, that is, the bipolar transistor 11, the operational amplifier 21, the resistor 2
3. The constant current circuit 25 and the diodes 27a and 27b are integrated circuits (ICs). The IC 14 has a power supply terminal to which a voltage to be rectified is applied, an output terminal to which a rectified voltage is applied, Power supply terminals VDD and VSS of operational amplifier 21
Terminals.

【0057】この構成において、バイポーラトランジス
タ11のエミッタEの電圧がコレクタCの電圧よりも正
極性に高くなると、ダイオード27aには順方向電圧が
印加され、またダイオード27bには逆方向電圧が印加
される。その結果、オペアンプ21の両入力端子間に
は、ダイオード27aを流れる順方向電流による電圧降
下が発生する。オペアンプ21は、この電圧を増幅し、
正極性の制御信号をバイポーラトランジスタ11のベー
スBに印加する。これにより、バイポーラトランジスタ
11がオンし且つ飽和領域で動作し、エミッタEとコレ
クタCの間は導通状態となり、エミッタEとコレクタC
の間の電圧がほぼ等しくなり、電源電圧がほぼそのまま
負荷17に印加される。なお、ダイオード27aを流れ
る順方向電流は、定電流源25により一定値に制限さ
れ、オペアンプ21及びダイオード27aは破壊から防
護される。
In this configuration, when the voltage of the emitter E of the bipolar transistor 11 becomes higher than the voltage of the collector C to a positive polarity, a forward voltage is applied to the diode 27a and a reverse voltage is applied to the diode 27b. You. As a result, a voltage drop occurs between both input terminals of the operational amplifier 21 due to a forward current flowing through the diode 27a. The operational amplifier 21 amplifies this voltage,
A control signal having a positive polarity is applied to the base B of the bipolar transistor 11. As a result, the bipolar transistor 11 is turned on and operates in the saturation region, a conduction state is established between the emitter E and the collector C, and the emitter E and the collector C
And the power supply voltage is applied to the load 17 almost as it is. Note that the forward current flowing through the diode 27a is limited to a constant value by the constant current source 25, and the operational amplifier 21 and the diode 27a are protected from destruction.

【0058】電源電圧が負極性になると、バイポーラト
ランジスタ11のエミッタEの電圧がコレクタCの電圧
よりも正極性に低くなると、ダイオード27aには逆方
向電圧が印加され、ダイオード27bには順方向電圧が
印加される。その結果、オペアンプ21の両入力端子間
には、ダイオード27bを流れる順方向電流による電圧
降下が発生する。この電圧はオペアンプ21により増幅
され、バイポーラトランジスタ11のベースには負極性
の制御信号が印加される。この制御信号により、バイポ
ーラトランジスタ11はオフし、エミッタEとコレクタ
Cの間は不導通状態となり、電源電圧はバイポーラトラ
ンジスタ11のエミッタEとコレクタCとの間にほぼ印
加され、負荷17には、接地電圧が印加される。なお、
ダイオード27bを流れる順方向電流は、定電流源25
により一定値に制限され、オペアンプ21及びダイオー
ド27bは破壊から防護される。
When the power supply voltage becomes negative and the voltage at the emitter E of the bipolar transistor 11 becomes positively lower than the voltage at the collector C, a reverse voltage is applied to the diode 27a and a forward voltage is applied to the diode 27b. Is applied. As a result, a voltage drop occurs between the two input terminals of the operational amplifier 21 due to the forward current flowing through the diode 27b. This voltage is amplified by the operational amplifier 21, and a negative control signal is applied to the base of the bipolar transistor 11. With this control signal, the bipolar transistor 11 is turned off, and a non-conductive state is established between the emitter E and the collector C. The power supply voltage is substantially applied between the emitter E and the collector C of the bipolar transistor 11. A ground voltage is applied. In addition,
The forward current flowing through the diode 27b is
, And the operational amplifier 21 and the diode 27b are protected from destruction.

【0059】このようにして、図4の整流回路でも、図
2(A)〜(E)に示すように、交流電源電圧を効率良
く整流することが可能になる。しかも、IC14の外部
から一切の制御信号を供給する必要が一切ない。この実
施の形態では、エミッタEとコレクタCの間の電圧の極
性に応じて、バイポーラトランジスタ11をオン・オフ
するので、負荷17が電圧を有する場合でも、電流の逆
流を防止できる。例えば、負荷17が一定電圧の二次電
池である場合に、単純に交流電源15の出力電圧の極性
に応じてバイポーラトランジスタ11をオン・オフする
のでは、電源電圧が二次電池の出力電圧よりも低い時
に、電流が逆流(電池が放電)してしまうが、図4の構
成ではこのような問題は発生しない。
In this manner, the rectifier circuit shown in FIG. 4 can efficiently rectify the AC power supply voltage as shown in FIGS. 2A to 2E. Moreover, there is no need to supply any control signal from outside the IC 14. In this embodiment, the bipolar transistor 11 is turned on and off in accordance with the polarity of the voltage between the emitter E and the collector C. Therefore, even when the load 17 has a voltage, the backflow of the current can be prevented. For example, when the load 17 is a secondary battery of a constant voltage, simply turning on and off the bipolar transistor 11 according to the polarity of the output voltage of the AC power supply 15 makes the power supply voltage higher than the output voltage of the secondary battery. When the current is low, the current flows backward (the battery is discharged). However, such a problem does not occur in the configuration of FIG.

【0060】なお、定電流源25を電流制限用の抵抗や
定電流ダイオード等で置換することも可能である。ま
た、演算増幅器に限らず、任意の増幅器を使用すること
ができる。また、ダイオード27aおよび27bの組を
ツェナーダイオードや抵抗で置換してもよい。
The constant current source 25 can be replaced with a current limiting resistor, a constant current diode, or the like. Further, not only the operational amplifier but also an arbitrary amplifier can be used. Further, the set of diodes 27a and 27b may be replaced with a Zener diode or a resistor.

【0061】図5(A),(B)は、この整流回路の他
の具体例を示す。この整流回路は、制御回路13を変成
器(以下、電流トランス(CT:Current Transformer))
31とオペアンプ33から構成した例を示す。電源15
からバイポーラトランジスタ11のエミッタEに至る電
流路には、電流トランス31の一次巻線が介在されてい
る。
FIGS. 5A and 5B show another specific example of the rectifier circuit. This rectifier circuit includes a control circuit 13 which is a transformer (hereinafter, a current transformer (CT)).
An example composed of an operational amplifier 31 and an operational amplifier 33 is shown. Power supply 15
The primary winding of the current transformer 31 is interposed in a current path from the current path to the emitter E of the bipolar transistor 11.

【0062】図5(A)では、バイポーラトランジスタ
11のエミッタEとコレクタCの間には、エミッタEか
らコレクタCに向かって順方向となるようにダイオード
11bが接続されている。なお、ダイオード11bの代
わりに、ショットキーバリアダイオード、ファーストリ
カバリーダイオード等を接続してもよい。また、図5
(B)では、バイポーラトランジスタ11のエミッタE
とベースBの間には、エミッタEからベースBに向かっ
て順方向となるようにダイオード11bが接続されてい
る。
In FIG. 5A, a diode 11b is connected between the emitter E and the collector C of the bipolar transistor 11 so as to be in a forward direction from the emitter E to the collector C. Note that a Schottky barrier diode, a fast recovery diode, or the like may be connected instead of the diode 11b. FIG.
4B, the emitter E of the bipolar transistor 11 is shown.
A diode 11b is connected between the base E and the base B so as to be forward from the emitter E toward the base B.

【0063】電流トランス31の二次巻線は一次巻線に
磁気的に結合されており、その一端は電源15に接続さ
れている。一次巻線と二次巻線は互いに逆向きの起電力
を発する(加極性を示す)。
The secondary winding of the current transformer 31 is magnetically coupled to the primary winding, and one end is connected to the power supply 15. The primary winding and the secondary winding generate electromotive forces in opposite directions (indicating polarities).

【0064】二次巻線の一端と他端との間には、互いに
逆方向に接続された電圧制限用のダイオード35が接続
されている。さらに、二次巻線の一端の電圧はオペアン
プ33の負入力端子にそのまま印加され、二次巻線の他
端の電圧は抵抗37を介してオペアンプ33の正入力端
子に印加されている。また、オペアンプ33はわずかに
負極性にオフセットが付加されている。この結果、オペ
アンプ33に有意の入力がない時オペアンプ33の出力
は負極性を示し、雑音等によりバイポーラトランジスタ
11が過ってオン状態となることを防止する。なお、抵
抗37の代わりに電池等の直流電源を、正入力端子と直
流電源の負側が接続される向きに接続してもよい。
A voltage limiting diode 35 connected in the opposite direction is connected between one end and the other end of the secondary winding. Further, the voltage at one end of the secondary winding is directly applied to the negative input terminal of the operational amplifier 33, and the voltage at the other end of the secondary winding is applied to the positive input terminal of the operational amplifier 33 via the resistor 37. The operational amplifier 33 has a slightly negative offset. As a result, when there is no significant input to the operational amplifier 33, the output of the operational amplifier 33 exhibits a negative polarity, thereby preventing the bipolar transistor 11 from being turned on due to noise or the like. Instead of the resistor 37, a DC power supply such as a battery may be connected in a direction in which the positive input terminal and the negative side of the DC power supply are connected.

【0065】オペアンプ33の出力端子は電流制限用抵
抗39を介してバイポーラトランジスタ11のベースB
に接続されている。また、バイポーラトランジスタ11
のエミッタEはオペアンプ33の接地電圧端子GNDに
接続されている。
The output terminal of the operational amplifier 33 is connected to the base B of the bipolar transistor 11 via a current limiting resistor 39.
It is connected to the. In addition, the bipolar transistor 11
Is connected to the ground voltage terminal GND of the operational amplifier 33.

【0066】図5(A)の破線14で囲まれた部分、即
ち、バイポーラトランジスタ11、変成器31、オペア
ンプ33、ダイオード35、抵抗37、39は、ハイブ
リッドIC化されており、このIC14は、整流対象の
電圧が印加される電源端子、整流後の電圧が印加される
出力端子、オペアンプ21の電源端子VDD,VSSの端子
の2端子を有する。
The portion surrounded by the broken line 14 in FIG. 5A, that is, the bipolar transistor 11, the transformer 31, the operational amplifier 33, the diode 35, and the resistors 37 and 39 are formed as a hybrid IC. It has two terminals: a power supply terminal to which a voltage to be rectified is applied, an output terminal to which the rectified voltage is applied, and power supply terminals VDD and VSS of the operational amplifier 21.

【0067】図5(A),(B)に示す整流回路の動作
を図6のタイミングチャートを参照して説明する。ま
ず、図6(A)に示す電源電圧が正極性になると、ダイ
オード11bの順方向導通特性により、図5(A)の回
路では、エミッタE側からコレクタC側に電流が流れ
る。このときのエミッタEとコレクタCとの間の電圧は
図6(B)に示すように、0.6V程度(ショットキー
バリアダイオードを接続した時は0.4V程度)にな
る。
The operation of the rectifier circuit shown in FIGS. 5A and 5B will be described with reference to the timing chart of FIG. First, when the power supply voltage shown in FIG. 6A becomes positive, a current flows from the emitter E side to the collector C side in the circuit of FIG. 5A due to the forward conduction characteristic of the diode 11b. At this time, the voltage between the emitter E and the collector C is about 0.6 V (about 0.4 V when a Schottky barrier diode is connected) as shown in FIG. 6B.

【0068】また、図5(B)の回路では、エミッタE
側からベースB側に電流が流れる。この電流により、電
流トランス31の二次巻線にも電圧が発生する。オペア
ンプ33は、この電圧を増幅し、正極性の制御信号をバ
イポーラトランジスタ11のベースBに印加する。これ
により、バイポーラトランジスタ11がオンし、エミッ
タEとコレクタCとの間の電圧はほぼ0Vに低下し、負
荷17にほぼ電源電圧が印加される。
In the circuit of FIG. 5B, the emitter E
Current flows from the side to the base B side. Due to this current, a voltage is also generated in the secondary winding of the current transformer 31. The operational amplifier 33 amplifies this voltage and applies a positive control signal to the base B of the bipolar transistor 11. As a result, the bipolar transistor 11 is turned on, the voltage between the emitter E and the collector C drops to almost 0 V, and the power supply voltage is almost applied to the load 17.

【0069】電源電圧が低下し、電流が0Aに近づく
と、二次側の誘導電圧も小さくなり、オペアンプ33が
負極性側にバイアスされているため、オペアンプ33
は、負極性のバイアス信号をベースBに印加し、バイポ
ーラトランジスタ11をオフする。ただし、ダイオード
11bを介して、電流が流れ、バイポーラトランジスタ
11のエミッタEとコレクタCとの間には、ダイオード
11bの順方向電圧が印加される。
When the power supply voltage decreases and the current approaches 0 A, the induced voltage on the secondary side also decreases, and the operational amplifier 33 is biased to the negative polarity.
Applies a bias signal of negative polarity to the base B and turns off the bipolar transistor 11. However, a current flows through the diode 11b, and a forward voltage of the diode 11b is applied between the emitter E and the collector C of the bipolar transistor 11.

【0070】また、電源電圧が負極性になると、バイポ
ーラトランジスタ11およびダイオード11bは不導通
状態になる。このため、電流トランス31の一次巻線に
は電流が流れず、その二次巻線にも電流は発生しない。
しかし、オペアンプ33は、負側にバイアスされている
ため、負極性の制御信号をバイポーラトランジスタ11
のベースBに印加する。これにより、バイポーラトラン
ジスタ11が完全にオフし、エミッタEとコレクタCと
の間に全電源電圧が印加され、負荷17には接地電圧が
印加される。
When the power supply voltage becomes negative, bipolar transistor 11 and diode 11b are turned off. Therefore, no current flows through the primary winding of the current transformer 31, and no current is generated through the secondary winding.
However, since the operational amplifier 33 is biased on the negative side, the control signal of the negative polarity is supplied to the bipolar transistor 11.
To the base B. As a result, the bipolar transistor 11 is completely turned off, the entire power supply voltage is applied between the emitter E and the collector C, and the ground voltage is applied to the load 17.

【0071】このように、図5(A),(B)の構成に
よっても、交流電圧を整流することができる。しかも、
バイポーラトランジスタ11が飽和領域でオンしている
ため、エミッタEとコレクタCの間の電圧がほぼ0Vで
あり、損失のほとんどない整流が可能になる。
As described above, the AC voltage can be rectified also by the configurations shown in FIGS. 5 (A) and 5 (B). Moreover,
Since the bipolar transistor 11 is turned on in the saturation region, the voltage between the emitter E and the collector C is almost 0 V, and rectification with almost no loss is possible.

【0072】図7は、この整流回路の他の具体例を示
す。この整流回路は、制御回路13を、電流トランス3
1と保護用のダイオード41で構成した例を示す。電源
15からバイポーラトランジスタ11のエミッタEに至
る電流路には、電流トランス31の一次巻線が介在され
ている。
FIG. 7 shows another specific example of the rectifier circuit. This rectifier circuit controls the control circuit 13 by using the current transformer 3
1 shows an example composed of 1 and a protection diode 41. In a current path from the power supply 15 to the emitter E of the bipolar transistor 11, a primary winding of the current transformer 31 is interposed.

【0073】電流トランス31の二次巻線の一端は加極
性を示すように電源15に接続され、二次巻線の他端は
バイポーラトランジスタ11のベースBに接続されてい
る。さらに、バイポーラトランジスタ11のエミッタE
とベースBには、ダイオード41のアノードとカソード
がそれぞれ接続されている。
One end of the secondary winding of the current transformer 31 is connected to the power supply 15 so as to show additional polarity, and the other end of the secondary winding is connected to the base B of the bipolar transistor 11. Further, the emitter E of the bipolar transistor 11
And the base B, the anode and the cathode of the diode 41 are respectively connected.

【0074】図7に示す整流回路の動作を説明する。電
源電圧が上昇して、正極性になると、ダイオード41の
順方向導通特性により、エミッタE側からベースB側に
電流が流れる。このときのエミッタEとベースBとの間
の電位差は0.6V程度(ショットキーバリアダイオー
ドを接続した時は0.4V程度)になる。
The operation of the rectifier circuit shown in FIG. 7 will be described. When the power supply voltage rises and becomes positive, a current flows from the emitter E side to the base B side due to the forward conduction characteristic of the diode 41. At this time, the potential difference between the emitter E and the base B is about 0.6 V (about 0.4 V when a Schottky barrier diode is connected).

【0075】この電流により、電流トランス31の一次
巻線と二次巻線の巻数比に応じた二次電流が発生し、ベ
ースBに供給される。また、二次電流によりベースBは
エミッタEより電圧が高くなり、ダイオード41は逆電
圧となり、ダイオード41には電流は流れない。これに
より、バイポーラトランジスタ11がオンし、エミッタ
EとコレクタCとの間の電位差はほぼ0Vに低下し、負
荷17にほぼ電源電圧が印加される。
With this current, a secondary current corresponding to the turn ratio between the primary winding and the secondary winding of the current transformer 31 is generated and supplied to the base B. Further, the voltage of the base B becomes higher than that of the emitter E due to the secondary current, the diode 41 becomes a reverse voltage, and no current flows through the diode 41. As a result, the bipolar transistor 11 is turned on, the potential difference between the emitter E and the collector C is reduced to almost 0 V, and the power supply voltage is almost applied to the load 17.

【0076】電源電圧が低下し、電流が0Aに近づく
と、電流トランス31の二次側も電圧が減少し、さら
に、自己誘導作用により、逆起電圧が発生し、ダイオー
ド41に順方向電流が流れ、ベースBとエミッタEの間
に0.6V程度(ショットキーバリアダイオードを接続
した時は0.4V程度)の逆バイアス電圧が印加され
る。
When the power supply voltage decreases and the current approaches 0 A, the voltage on the secondary side of the current transformer 31 also decreases. Further, a back electromotive force is generated by self-induction action, and a forward current flows through the diode 41. A reverse bias voltage of about 0.6 V (about 0.4 V when a Schottky barrier diode is connected) is applied between the base B and the emitter E.

【0077】従って、図7の構成によっても、交流電圧
を整流することができる。しかも、電流トランス31の
電流駆動能力が大きいため、バイポーラトランジスタ1
1のベースBには、十分なバイアス電流が供給され、バ
イポーラトランジスタ11は飽和領域でオンする。従っ
て、エミッタEとコレクタCの間の電圧をほぼ0Vまで
低減することができ、損失のほとんどない整流が可能に
なる。
Therefore, the AC voltage can be rectified also by the configuration of FIG. Moreover, since the current driving capability of the current transformer 31 is large, the bipolar transistor 1
A sufficient bias current is supplied to one base B, and the bipolar transistor 11 is turned on in the saturation region. Therefore, the voltage between the emitter E and the collector C can be reduced to almost 0 V, and rectification with almost no loss is possible.

【0078】なお、図7に破線で示すように、バイポー
ラトランジスタ11のエミッタEとコレクタCの間にダ
イオード11bを、エミッタEからコレクタCに向かっ
て順方向となるように接続しても良い。この場合、電源
電圧が上昇して、正極性になると、ダイオード11bを
介して電流が流れ、この電流により、電流トランス31
の二次巻線に二次電流が発生し、ベースBに供給され、
バイポーラトランジスタ11がオンする。
As shown by a broken line in FIG. 7, a diode 11b may be connected between the emitter E and the collector C of the bipolar transistor 11 so as to be in a forward direction from the emitter E to the collector C. In this case, when the power supply voltage rises and becomes positive, a current flows through the diode 11b, and the current transformer 31
, A secondary current is generated in the secondary winding and supplied to the base B,
The bipolar transistor 11 turns on.

【0079】(PNPバイポーラトランジスタを用いた
整流回路)上記実施の形態では、整流用のスイッチング
素子として、NPNバイポーラトランジスタを使用した
が、PNPバイポーラトランジスタを使用することも可
能である。
(Rectifier Circuit Using PNP Bipolar Transistor) In the above embodiment, an NPN bipolar transistor is used as a rectifying switching element. However, a PNP bipolar transistor can be used.

【0080】PNPバイポーラトランジスタ51を使用
した整流回路の一例を図8、図9(A),(B)、図1
0に示す。これらの整流回路の基本構成は図4、図5
(A),(B)、図7の整流回路の基本構成と同一であ
り、PNPバイポーラトランジスタ51のエミッタEが
電源15側に接続され、コレクタCが負荷17に接続さ
れ、ベースBが制御回路に接続されている。
An example of a rectifier circuit using a PNP bipolar transistor 51 is shown in FIGS. 8, 9A and 9B, FIG.
0 is shown. The basic configuration of these rectifier circuits is shown in FIGS.
(A), (B), which is the same as the basic configuration of the rectifier circuit of FIG. 7, the emitter E of the PNP bipolar transistor 51 is connected to the power supply 15, the collector C is connected to the load 17, and the base B is the control circuit. It is connected to the.

【0081】図9(A)において、ダイオード11bな
いしショットキーバリアダイオードは、バイポーラトラ
ンジスタ51のエミッタEとコレクタCの間に、コレク
タCからエミッタEに向かって順方向となるように接続
されている。また、図9(B)において、ダイオード1
1bは、バイポーラトランジスタ51のエミッタEとベ
ースBの間に、ベースBからエミッタEに向かって順方
向となるように接続されている。
In FIG. 9A, the diode 11b or the Schottky barrier diode is connected between the emitter E and the collector C of the bipolar transistor 51 so as to be in the forward direction from the collector C to the emitter E. . Also, in FIG.
1b is connected between the emitter E and the base B of the bipolar transistor 51 so as to be in the forward direction from the base B to the emitter E.

【0082】図9(A),(B)に示す例では、バイポ
ーラトランジスタ51はベースBに正極性の制御信号が
印加されることによりオフ状態となるため、オペアンプ
33の負入力端子には二次巻線の一端の電圧がそのまま
印加され、オペアンプ33の正入力端子には二次巻線の
他端の電圧が抵抗37を介して印加されている(オペア
ンプ33のオフセット電圧を若干プラス電圧側にセット
してもよい)。
In the example shown in FIGS. 9A and 9B, the bipolar transistor 51 is turned off when a positive control signal is applied to the base B, so that the negative input terminal of the operational amplifier 33 has two inputs. The voltage at one end of the secondary winding is applied as it is, and the voltage at the other end of the secondary winding is applied to the positive input terminal of the operational amplifier 33 via the resistor 37 (the offset voltage of the operational amplifier 33 is slightly increased to the positive voltage side). May be set).

【0083】また、図10に示す整流回路では、電源電
圧が負極性になると、コレクタC→ベースB→ダイオー
ド41→トランス31と電流が流れる。この電流によ
り、電流トランス31の二次巻線に二次電流が発生し、
ベースBに供給され、バイポーラトランジスタ51がオ
ンし、エミッタEとコレクタCとの間の電位差はほぼ0
Vに低下し、負荷17にほぼ電源電圧が印加される。
In the rectifier circuit shown in FIG. 10, when the power supply voltage becomes negative, a current flows through the collector C, the base B, the diode 41, and the transformer 31. Due to this current, a secondary current is generated in the secondary winding of the current transformer 31,
The bipolar transistor 51 is turned on, and the potential difference between the emitter E and the collector C is substantially zero.
V, and the power supply voltage is almost applied to the load 17.

【0084】電源電圧が低下し、電流が0Aに近づく
と、電流トランス31の二次側も電圧が減少し、さら
に、自己誘導作用により、逆起電圧が発生し、ダイオー
ド41に順方向電流が流れ、ベースBとエミッタEの間
に逆バイアス電圧が印加され、バイポーラトランジスタ
51はオフする。
When the power supply voltage decreases and the current approaches 0 A, the voltage on the secondary side of the current transformer 31 also decreases. Further, a back electromotive force is generated by the self-induction effect, and a forward current flows through the diode 41. Flow, a reverse bias voltage is applied between the base B and the emitter E, and the bipolar transistor 51 is turned off.

【0085】なお、図10に破線で示すように、バイポ
ーラトランジスタ51のエミッタEとコレクタCの間に
ダイオード11bを、コレクタCからエミッタEに向か
って順方向となるように接続しても良い。この場合、電
源電圧が負極性になると、ダイオード11bを介して電
流が流れ、この電流により、電流トランス31の二次巻
線に二次電流が発生し、ベースBに供給され、バイポー
ラトランジスタ51がオンする。
As shown by the broken line in FIG. 10, a diode 11b may be connected between the emitter E and the collector C of the bipolar transistor 51 so as to be in the forward direction from the collector C to the emitter E. In this case, when the power supply voltage becomes negative, a current flows through the diode 11b, and this current generates a secondary current in the secondary winding of the current transformer 31 and is supplied to the base B, so that the bipolar transistor 51 Turn on.

【0086】各制御回路は、電源電圧が負極性の時(よ
り正確には、エミッタ電圧がコレクタ電圧よりも低い
時)、PNPバイポーラトランジスタ51を飽和領域で
オンし、電源電圧が正極性の時(エミッタ電圧がコレク
タ電圧よりも高い時)、PNPバイポーラトランジスタ
51をオフする。
Each control circuit turns on the PNP bipolar transistor 51 in the saturation region when the power supply voltage is negative (more precisely, when the emitter voltage is lower than the collector voltage), and when the power supply voltage is positive. (When the emitter voltage is higher than the collector voltage), the PNP bipolar transistor 51 is turned off.

【0087】これらの整流回路によれば、図11に示す
ように、電源電圧が負極性の時(エミッタ電圧がコレク
タ電圧より低い時)に、バイポーラトランジスタ51が
オンし、バイポーラトランジスタ51のエミッタEとコ
レクタCとの間の電圧がほぼ0Vまで低減し、負荷17
に電源電圧が印加される。一方、電源電圧が正極性の時
(エミッタ電圧がコレクタ電圧よりも高い時)に、バイ
ポーラトランジスタ51がオフし、バイポーラトランジ
スタ51のエミッタEとコレクタCとの間に電源電圧が
印加され、負荷17には接地電圧が印加される。
According to these rectifier circuits, as shown in FIG. 11, when the power supply voltage is negative (when the emitter voltage is lower than the collector voltage), the bipolar transistor 51 is turned on, and the emitter E of the bipolar transistor 51 is turned on. The voltage between the power supply and the collector C is reduced to almost 0 V, and the load 17
Is supplied with a power supply voltage. On the other hand, when the power supply voltage has a positive polarity (when the emitter voltage is higher than the collector voltage), the bipolar transistor 51 is turned off, and the power supply voltage is applied between the emitter E and the collector C of the bipolar transistor 51, so that the load 17 Is applied with a ground voltage.

【0088】(Nチャネル型FETを用いた整流回路)
また、整流用のスイッチング素子として、電界効果トラ
ンジスタ(FET)を使用することも可能である。Nチ
ャネル型FET61を用いた整流回路の構成例を図1
2、図13、図14に示す。
(Rectifier Circuit Using N-Channel FET)
It is also possible to use a field effect transistor (FET) as a switching element for rectification. FIG. 1 shows a configuration example of a rectifier circuit using an N-channel type FET 61.
2, and shown in FIGS.

【0089】これらの整流回路の基本構成は図4、図
5、図7の整流回路の基本構成と同一であり、FET6
1のソースSが電源15側に接続され、ドレインDが負
荷17に接続され、ゲートGが制御回路に接続されてい
る。各制御回路は、電源電圧が正極性の時(ソース電圧
がドレイン電圧よりも高い時)、ゲートGに正極性の電
圧を印加してFET61を飽和領域でオンさせ、電源電
圧が負極性の時(ソース電圧がドレイン電圧よりも低い
時)、ゲートGに負極性の電圧を印加してFET61を
オフさせる。
The basic configuration of these rectifier circuits is the same as the basic configuration of the rectifier circuit shown in FIGS.
One source S is connected to the power supply 15, the drain D is connected to the load 17, and the gate G is connected to the control circuit. Each control circuit applies a positive voltage to the gate G to turn on the FET 61 in the saturation region when the power supply voltage is positive (when the source voltage is higher than the drain voltage), and when the power supply voltage is negative. (When the source voltage is lower than the drain voltage), a negative voltage is applied to the gate G to turn off the FET 61.

【0090】これらの整流回路によれば、電源電圧が正
極性の時(ソース電圧がドレイン電圧よりも高い時)
に、FET61が飽和領域でオンするので、FET61
のソースSとドレインDとの間の電圧がほぼ0V程度ま
で低減し、負荷17に電源電圧が印加される。一方、電
源電圧が負極性の時に、FET61がオフし、ソースS
とドレインDとの間に電源電圧が印加され、負荷17に
は接地電圧が印加される。このように、負荷17には、
整流された正極性の電圧が印加される。なお、図13及
び図14に示す整流回路において、ダイオード11bと
して、FET61の寄生ダイオードを使用することも可
能である。
According to these rectifier circuits, when the power supply voltage is positive (when the source voltage is higher than the drain voltage)
Since the FET 61 is turned on in the saturation region,
The voltage between the source S and the drain D is reduced to about 0 V, and the power supply voltage is applied to the load 17. On the other hand, when the power supply voltage is negative, the FET 61 is turned off and the source S
A power supply voltage is applied between the load 17 and the drain D, and a ground voltage is applied to the load 17. Thus, the load 17
A rectified positive voltage is applied. In the rectifier circuits shown in FIGS. 13 and 14, it is possible to use a parasitic diode of the FET 61 as the diode 11b.

【0091】(Pチャネル型FETを用いた整流回路)
スイッチング用のFET61としては、PチャネルFE
Tを使用することも可能であり、Pチャネル型FET6
1を用いた整流回路の構成例を図15、図16、図17
に示す。また、スイッチング用のFETとしては、接合
型FET(J−FET)、MOS(Metal-Oxide-Semico
nductor)型FET、静電誘導型トランジスタ(SI
T)等の任意の構成のものを使用することができる。
(Rectifier circuit using P-channel type FET)
P-channel FE is used as the switching FET 61.
It is also possible to use a T-channel FET 6
15, 16, and 17 show examples of the configuration of a rectifier circuit using the circuit 1 of FIG.
Shown in Further, as a switching FET, a junction FET (J-FET) and a MOS (Metal-Oxide-Semico) are used.
nductor) type FET, static induction type transistor (SI
Any configuration such as T) can be used.

【0092】また、制御回路が出力する制御信号の電圧
は、使用するトランジスタ(バイポーラトランジスタ又
はFET)の特性に応じて、任意に選択することができ
る。例えば、トランジスタとして、ノーマリーオン型の
素子、例えば、ジャンクション型FETやデプレッショ
ン型MOSを使用する場合、オン時には、ゲートGにオ
ン状態を維持するような任意の電圧(例えば、ソース電
位と同一の電位)を印加し、オフ時にオフ電圧を印加す
るようにしてもよい。
The voltage of the control signal output from the control circuit can be arbitrarily selected according to the characteristics of the transistor (bipolar transistor or FET) used. For example, when a normally-on type element such as a junction type FET or a depletion type MOS is used as a transistor, an arbitrary voltage (for example, the same as the source potential and the same as the source potential) is maintained at the gate G at the time of ON. Potential), and an off-state voltage may be applied at the time of off-state.

【0093】その他、上述の実施の形態で示した数値、
電圧値等は例示であり、任意に変更可能である。また、
バイアス電圧、ピンチオフ電圧等が、単一のダイオー
ド、ツェナーダイオード、抵抗等で得られない場合に
は、複数を直接に接続する等してもよい。また、MOS
FET等の、制御端の入力インピーダンスが十分に高く
素子が破壊される程度の電流が流れ得ない素子の場合、
電流制限用の抵抗23、39等は不要である。
In addition, the numerical values shown in the above embodiment,
The voltage value and the like are examples, and can be arbitrarily changed. Also,
If the bias voltage, the pinch-off voltage, and the like cannot be obtained with a single diode, zener diode, resistor, or the like, a plurality of them may be directly connected. Also, MOS
In the case of an element such as an FET, in which the input impedance of the control terminal is sufficiently high and a current that cannot destroy the element can flow,
The current limiting resistors 23 and 39 are unnecessary.

【0094】図5、7、9、10、13、14、16、
17等では、変成器31として、一次巻線と二次巻線を
有するものを使用したが、例えば、図13に示す整流回
路の変形例として図18に示すように、図14に示す整
流回路の変形例として図19に示すように、単巻変圧器
81等を使用することも可能である。一次及び二次巻線
を有する変成器31を使用する場合も、単巻変圧器81
を使用する場合にも、一次端子をトランジスタの電流路
の一端に接続し、二次端子を制御端に接続する。
FIGS. 5, 7, 9, 10, 13, 14, 16,
17, a transformer having a primary winding and a secondary winding is used as the transformer 31. For example, as shown in FIG. 18 as a modified example of the rectifier circuit shown in FIG. As shown in FIG. 19, an autotransformer 81 or the like can be used as a modification of the first embodiment. If a transformer 31 having primary and secondary windings is used, the autotransformer 81
Is used, the primary terminal is connected to one end of the current path of the transistor, and the secondary terminal is connected to the control terminal.

【0095】(コレクタが電源側に接続された整流回
路)図4、図5(A),(B)、図7、図8、図9
(A),(B)、図10に示す整流回路では、バイポー
ラトランジスタ11又は51のエミッタが電源側に接続
され、コレクタが負荷側に接続されたが、バイポーラト
ランジスタ11又は51のコレクタが電源側に接続さ
れ、エミッタが負荷側に接続された構成の整流回路も可
能である。
(Rectifier Circuit with Collector Connected to Power Supply Side) FIGS. 4, 5 (A) and 5 (B), FIGS. 7, 8 and 9
(A), (B), the emitter of the bipolar transistor 11 or 51 is connected to the power supply side and the collector is connected to the load side in the rectifier circuit shown in FIG. 10, but the collector of the bipolar transistor 11 or 51 is connected to the power supply side. And a rectifier circuit in which the emitter is connected to the load side is also possible.

【0096】例えば、図4に示す整流回路を図20に示
すように、図8に示す整流回路を図21に示すようにそ
れぞれ変形することも可能である。図20及び図21の
整流回路では、バイポーラトランジスタ51又は11の
エミッタEが負荷17に接続され、コレクタCが電源1
5に接続されている。オペアンプ21の出力端は電流制
限用の抵抗23を介してバイポーラトランジスタ51、
11のベースBに接続され、その正入力端はバイポーラ
トランジスタ51、11のエミッタEに接続され、その
負入力端は定電流源25を介してバイポーラトランジス
タ51、11のコレクタCに接続されている。また、正
入力端と負入力端の間には逆並列接続されたダイオード
27a,27bが接続されている。また、オペアンプ2
1の接地端がバイポーラトランジスタ51、11のエミ
ッタに接続されている。さらに、これらの回路では、オ
ペアンプ21の電源が、整流された電流から取得されて
いる。この構成によれば、オペアンプ21の動作電圧を
比較的低い値に設定でき、電源電圧を低くすることがで
きる。
For example, the rectifier circuit shown in FIG. 4 can be modified as shown in FIG. 20, and the rectifier circuit shown in FIG. 8 can be modified as shown in FIG. 20 and 21, the emitter E of the bipolar transistor 51 or 11 is connected to the load 17, and the collector C is connected to the power supply 1
5 is connected. The output terminal of the operational amplifier 21 is connected to the bipolar transistor 51 via the current limiting resistor 23.
The positive input terminal is connected to the emitter E of the bipolar transistors 51 and 11, and the negative input terminal is connected to the collector C of the bipolar transistors 51 and 11 via the constant current source 25. . The diodes 27a and 27b connected in anti-parallel are connected between the positive input terminal and the negative input terminal. In addition, operational amplifier 2
One ground terminal is connected to the emitters of the bipolar transistors 51 and 11. Further, in these circuits, the power supply of the operational amplifier 21 is obtained from the rectified current. According to this configuration, the operating voltage of the operational amplifier 21 can be set to a relatively low value, and the power supply voltage can be reduced.

【0097】同様に、図5(A),(B)に示す整流回
路を図22(A),(B)に示すように、図9(A),
(B)に示す整流回路を図23(A),(B)に示すよ
うにそれぞれ変形することも可能である。
Similarly, as shown in FIGS. 22A and 22B, the rectifier circuit shown in FIGS.
The rectifier circuit shown in (B) can be modified as shown in FIGS. 23 (A) and (B).

【0098】図22(A),(B)では、電源15に
は、PNP型バイポーラトランジスタ51のコレクタが
接続され、そのエミッタEは電流トランス31の一次巻
線を介して負荷17に接続されている。
In FIGS. 22A and 22B, the power supply 15 is connected to the collector of a PNP bipolar transistor 51, and the emitter E is connected to the load 17 via the primary winding of the current transformer 31. I have.

【0099】電流トランス31の二次巻線の一端は負荷
17に接続されている。二次巻線の一端と他端との間に
は、電圧制限用のダイオード35が接続されている。さ
らに、二次巻線の一端の電圧はオペアンプ33の負入力
端子にそのまま印加され、二次巻線の他端の電圧は抵抗
37を介してオペアンプ33の正入力端子に印加されて
いる。オペアンプ33の出力端子は電流制限用抵抗39
を介してバイポーラトランジスタ11のベースBに接続
されている。オペアンプ33は正極性側にバイアスされ
ている。また、バイポーラトランジスタ11のエミッタ
Eはオペアンプ33の接地電圧端子GNDに接続されて
いる。これらの回路でも、オペアンプ33の動作電圧は
整流後の電圧が使用されている。このような構成でも、
オペアンプの動作電圧を比較的低い値とし、電源電圧を
低く抑えることができる。
One end of the secondary winding of the current transformer 31 is connected to the load 17. A diode 35 for voltage limitation is connected between one end and the other end of the secondary winding. Further, the voltage at one end of the secondary winding is directly applied to the negative input terminal of the operational amplifier 33, and the voltage at the other end of the secondary winding is applied to the positive input terminal of the operational amplifier 33 via the resistor 37. The output terminal of the operational amplifier 33 is a current limiting resistor 39.
Is connected to the base B of the bipolar transistor 11. The operational amplifier 33 is biased on the positive polarity side. The emitter E of the bipolar transistor 11 is connected to the ground voltage terminal GND of the operational amplifier 33. Also in these circuits, the rectified voltage is used as the operating voltage of the operational amplifier 33. Even in such a configuration,
The operating voltage of the operational amplifier can be set to a relatively low value, and the power supply voltage can be kept low.

【0100】図22(A)の構成では、バイポーラトラ
ンジスタ51のエミッタとコレクタとの間にダイオード
11bが接続され、図22(B)の構成では、バイポー
ラトランジスタ51のエミッタとベースとの間にダイオ
ード11bが接続されている。電源15の電圧が負極性
になると、ダイオード11bと電流トランス31の一次
巻線と負荷17を介して電流が流れ、二次巻線に電圧が
発生する。オペアンプ33は、この電圧を増幅し、負極
性の制御信号をバイポーラトランジスタ51のベースB
に印加する。これにより、バイポーラトランジスタ51
がオンし、エミッタEとコレクタCとの間の電圧はほぼ
0Vに低下し、負荷17にほぼ電源電圧が印加される。
In the configuration of FIG. 22A, a diode 11b is connected between the emitter and the collector of bipolar transistor 51. In the configuration of FIG. 22B, a diode is connected between the emitter and the base of bipolar transistor 51. 11b is connected. When the voltage of the power supply 15 becomes negative, a current flows through the diode 11b, the primary winding of the current transformer 31, and the load 17, and a voltage is generated in the secondary winding. The operational amplifier 33 amplifies this voltage and sends a negative control signal to the base B of the bipolar transistor 51.
Is applied. Thereby, the bipolar transistor 51
Is turned on, the voltage between the emitter E and the collector C drops to almost 0 V, and the power supply voltage is almost applied to the load 17.

【0101】電源電圧が上昇し、電流が0Aに近づく
と、二次側の誘導電圧も小さくなり、オペアンプ33が
正極性側にバイアスされているため、オペアンプ33
は、正極性のバイアス信号をベースBに印加し、バイポ
ーラトランジスタ51をオフする。
When the power supply voltage rises and the current approaches 0 A, the induced voltage on the secondary side also decreases, and the operational amplifier 33 is biased to the positive polarity.
Applies a bias signal of positive polarity to the base B and turns off the bipolar transistor 51.

【0102】また、電源電圧が正極性になると、バイポ
ーラトランジスタ11およびダイオード11bは不導通
状態になる。このため、電流トランス31の一次巻線に
は電流が流れず、その二次巻線にも電流は発生しない。
しかし、オペアンプ33は、正側にバイアスされている
ため、正極性の制御信号をバイポーラトランジスタ11
のベースBに印加する。これにより、バイポーラトラン
ジスタ11が完全にオフし、エミッタEとコレクタCと
の間に全電源電圧が印加され、負荷17には接地電圧が
印加される。
When the power supply voltage becomes positive, bipolar transistor 11 and diode 11b are turned off. Therefore, no current flows through the primary winding of the current transformer 31, and no current is generated through the secondary winding.
However, since the operational amplifier 33 is biased to the positive side, the control signal of the positive polarity is supplied to the bipolar transistor 11.
To the base B. As a result, the bipolar transistor 11 is completely turned off, the entire power supply voltage is applied between the emitter E and the collector C, and the ground voltage is applied to the load 17.

【0103】図23(A),(B)の構成は、図22
(A),(B)の構成と比較して、PNP型のバイポー
ラトランジスタ51がNPN型のバイポーラトランジス
タ11に置換され、オペアンプ33が負極性側にバイア
スされている点が異なる。電源15の電圧が正極性にな
ると、ダイオード11bと電流トランス31の一次巻線
と負荷71を介して電流が流れ、二次巻線に電圧が発生
する。オペアンプ33は、この電圧を増幅し、正極性の
制御信号をバイポーラトランジスタ51のベースBに印
加する。これにより、バイポーラトランジスタ51がオ
ンし、エミッタEとコレクタCとの間の電圧はほぼ0V
に低下し、負荷17にほぼ電源電圧が印加される。
The configuration of FIGS. 23A and 23B is similar to that of FIG.
As compared with the configurations of (A) and (B), the difference is that the PNP bipolar transistor 51 is replaced with the NPN bipolar transistor 11 and the operational amplifier 33 is biased to the negative polarity side. When the voltage of the power supply 15 becomes positive, a current flows through the diode 11b, the primary winding of the current transformer 31, and the load 71, and a voltage is generated in the secondary winding. The operational amplifier 33 amplifies this voltage and applies a positive control signal to the base B of the bipolar transistor 51. As a result, the bipolar transistor 51 is turned on, and the voltage between the emitter E and the collector C becomes almost 0V.
And the power supply voltage is almost applied to the load 17.

【0104】電源電圧が上昇し、電流が0Aに近づく
と、二次側の誘導電圧も小さくなり、オペアンプ33が
負極性側にバイアスされているため、オペアンプ33
は、負極性のバイアス信号をベースBに印加し、バイポ
ーラトランジスタ51をオフする。また、電源電圧が負
極性になると、バイポーラトランジスタ11およびダイ
オード11bは不導通状態になる。このため、電流トラ
ンス31の一次巻線には電流が流れず、その二次巻線に
も電流は発生しない。しかし、オペアンプ33は、負極
性側にバイアスされているため、負極性の制御信号をバ
イポーラトランジスタ11のベースBに印加する。これ
により、バイポーラトランジスタ11が完全にオフし、
エミッタEとコレクタCとの間に全電源電圧が印加さ
れ、負荷17には接地電圧が印加される。
When the power supply voltage rises and the current approaches 0 A, the induced voltage on the secondary side also decreases, and the operational amplifier 33 is biased to the negative polarity.
Applies a negative bias signal to the base B and turns off the bipolar transistor 51. When the power supply voltage becomes negative, the bipolar transistor 11 and the diode 11b are turned off. Therefore, no current flows through the primary winding of the current transformer 31, and no current is generated through the secondary winding. However, since the operational amplifier 33 is biased to the negative polarity side, it applies a negative control signal to the base B of the bipolar transistor 11. Thereby, the bipolar transistor 11 is completely turned off,
The entire power supply voltage is applied between the emitter E and the collector C, and the ground voltage is applied to the load 17.

【0105】このように、図22(A),(B)、図2
3(A),(B)の構成によっても、交流電圧を整流す
ることができる。しかも、バイポーラトランジスタ11
が飽和領域でオンしているため、エミッタEとコレクタ
Cの間の電圧がほぼ0Vであり、損失のほとんどない整
流が可能になる。
As described above, FIGS. 22A and 22B and FIG.
The AC voltage can also be rectified by the configurations 3 (A) and (B). Moreover, the bipolar transistor 11
Is turned on in the saturation region, the voltage between the emitter E and the collector C is almost 0 V, and rectification with almost no loss is possible.

【0106】同様に、図7に示す整流回路を図24に示
すように、図10に示す整流回路を図25に示すよう
に、それぞれ変形することも可能である。
Similarly, the rectifier circuit shown in FIG. 7 can be modified as shown in FIG. 24, and the rectifier circuit shown in FIG. 10 can be modified as shown in FIG.

【0107】また、図12に示す整流回路を図26に示
すように、図15に示す整流回路を図27に示すように
それぞれ変形することも可能である。また、図13に示
す整流回路を図28に示すように、図16に示す整流回
路を図29に示すようにそれぞれ変形することも可能で
ある。これらの整流回路では、トランジスタをオン・オ
フするための制御部が接地側(負荷側)に配置されてい
るので、逆電圧時に制御部に電圧がかからず、安全であ
る。また、電源電圧を低く抑えることができる。また、
オペアンプ21、33の動作電圧が整流後の電圧から取
得されているので、効率的である。なお、ダイオード1
1bを取り除くことも可能である。
The rectifier circuit shown in FIG. 12 can be modified as shown in FIG. 26, and the rectifier circuit shown in FIG. 15 can be modified as shown in FIG. Also, the rectifier circuit shown in FIG. 13 can be modified as shown in FIG. 28, and the rectifier circuit shown in FIG. 16 can be modified as shown in FIG. In these rectifier circuits, since a control unit for turning on / off the transistor is arranged on the ground side (load side), a voltage is not applied to the control unit at the time of reverse voltage, so that it is safe. Further, the power supply voltage can be kept low. Also,
Since the operating voltages of the operational amplifiers 21 and 33 are obtained from the rectified voltages, the operation is efficient. The diode 1
It is also possible to remove 1b.

【0108】また、図14に示す整流回路を図30に示
すように、図17に示す整流回路を図31に示すように
それぞれ変形することも可能である。これらの整流回路
では、トランジスタをオン・オフするための制御部が接
地側(負荷側)に配置されているので、逆電圧時に制御
部に電圧がかからず、安全である。なお、ダイオード1
1bを取り除くことも可能である。
The rectifier circuit shown in FIG. 14 can be modified as shown in FIG. 30, and the rectifier circuit shown in FIG. 17 can be modified as shown in FIG. In these rectifier circuits, since a control unit for turning on / off the transistor is arranged on the ground side (load side), a voltage is not applied to the control unit at the time of reverse voltage, so that it is safe. The diode 1
It is also possible to remove 1b.

【0109】図32は、この発明の整流回路の他の例を
示す。図32の整流回路100において、電界効果トラ
ンジスタ110は、例えば、Nチャネル型のMOS−F
ETからなり、そのソースが変成器112の二次側コイ
ルに接続され、ドレイン端子Dが負荷113に接続され
ている。
FIG. 32 shows another example of the rectifier circuit of the present invention. In the rectifier circuit 100 of FIG. 32, the field effect transistor 110 is, for example, an N-channel type MOS-F
The source is connected to the secondary coil of the transformer 112, and the drain terminal D is connected to the load 113.

【0110】制御回路を構成するオベアンプ111の正
人力端子には、FET110のソース端子Sからの分岐
線とゼロ電位の電力供給線とが接続され、負入力端子に
は、ドレイン端子Dからの分岐線が抵抗Raを介して接
続されている。また、各入力端子間にはダイオードDr
が接続されて電流の廻り込みが防止されている。正バイ
アス電位(Vcc)の電力供給線とオベアンプ11の負
入力端子(−)との間には分圧用の抵抗Rcが接続され
ている。オベアンプ11の出力は、抵抗Rbを介してF
ET110のゲートGに入力される。抵抗Raは、例え
ば、10kΩ、抵抗Rbは2MΩ、抵抗Rcは180Ω
程度が道当である。抵抗Rbは電位の調節に用いるもの
であるが、FETの場合には除去してもよい。また、実
際の使用時には、例えば、負荷113と並列に所定容量
のコンデンサが接続される。
A branch line from the source terminal S and a zero-potential power supply line of the FET 110 are connected to the positive input terminal of the operational amplifier 111 constituting the control circuit, and a branch line from the drain terminal D is connected to the negative input terminal. The lines are connected via a resistor Ra. A diode Dr is provided between each input terminal.
Is connected to prevent the current from flowing around. A voltage dividing resistor Rc is connected between the power supply line of the positive bias potential (Vcc) and the negative input terminal (−) of the operational amplifier 11. The output of the operational amplifier 11 is connected to F
Input to the gate G of the ET110. The resistance Ra is, for example, 10 kΩ, the resistance Rb is 2 MΩ, and the resistance Rc is 180 Ω.
The degree is a gift. The resistor Rb is used for adjusting the potential, but may be removed in the case of an FET. In actual use, for example, a capacitor having a predetermined capacity is connected in parallel with the load 113.

【0111】図32の回路においても、FET110へ
の交流電力の入力がない場合、オベアンプ11の正負入
力端子間は平衡が保たれている。従ってオペアンプ11
1の出力Sbはゼロ電位となる。この状態で、図33
(A)に示すように、正弦波状の交流電圧Saが変成器
112からFET110に入力されたとする。FET1
10は、交流電圧Saが正極性の場合は、ソース端子S
の電位がドレイン端子Dの電位よりも僅かに高くなる。
この瞬間、オベアンプ111は、電位差が生じたことを
正負入力端子間の電位差により検出し、出力電位Sbを
正バイアス電位(Vcc)にする。逆に、交流電圧Sa
が正極性から負極性に転じた時点では、ソース端子Sの
電位がドレイン端子Dの電位よりも低くなるので、オベ
アンプ111は、これを検出して出力電圧Sbを直ちに
負バイアス電位(−Vcc)とする。図33(B)の波
形は、このオベアンプ111の出力電力Sbの電位変化
を示す。
In the circuit of FIG. 32 as well, when there is no AC power input to the FET 110, the balance between the positive and negative input terminals of the operational amplifier 11 is maintained. Therefore, the operational amplifier 11
The output Sb of 1 becomes zero potential. In this state, FIG.
It is assumed that a sinusoidal AC voltage Sa is input from the transformer 112 to the FET 110 as shown in FIG. FET1
Reference numeral 10 denotes a source terminal S when the AC voltage Sa has a positive polarity.
Is slightly higher than the potential of the drain terminal D.
At this moment, the operational amplifier 111 detects the occurrence of the potential difference based on the potential difference between the positive and negative input terminals, and sets the output potential Sb to the positive bias potential (Vcc). Conversely, the AC voltage Sa
When the potential of the source terminal S changes from the positive polarity to the negative polarity, the potential of the source terminal S becomes lower than the potential of the drain terminal D. Therefore, the operational amplifier 111 detects this and immediately changes the output voltage Sb to the negative bias potential (−Vcc). And The waveform in FIG. 33B shows the potential change of the output power Sb of the operational amplifier 111.

【0112】オベアンプ111の出力電圧Sbが正極性
のときはFET110がオン状態となり、ソース端子S
からドレイン端子Dの方向に電流が流れる。一方、オベ
アンプ111の出力電圧Sbが負バイアス電位のときは
FET110がオフ状態となり、電流は遮断される。そ
の結果、負荷113に印加される電圧(整流電圧)Sc
は、図33(C)に示すように、正弦波の負極性部分の
みがカットされた脈流電圧となる。
When the output voltage Sb of the operational amplifier 111 has a positive polarity, the FET 110 is turned on and the source terminal S
, A current flows in the direction of the drain terminal D. On the other hand, when the output voltage Sb of the operational amplifier 111 is at the negative bias potential, the FET 110 is turned off, and the current is cut off. As a result, the voltage (rectified voltage) Sc applied to the load 113
Is a pulsating voltage in which only the negative polarity portion of the sine wave is cut as shown in FIG.

【0113】FET110のソース端子S及びドレイン
端子Dに対するこのような電力供給態様は、FET本来
の電力供給態様とは逆である。しかし、この発明では、
逆耐圧、即ち電流遮新時のゲート・ドレイン間の電位差
は、FETからみれば本来的に配分される電位差なので
かなり高くできる点、順方向での抵抗成分が極めて低く
且つ安定している点、逆回復時間が短い点、漏れ電流が
少ない点等を積極的に利用するために、上述ような電力
供給態様とした。実験によれば、汎用のFETであって
も逆耐圧は1000[V]程度を確保できる。
Such a power supply mode for the source terminal S and the drain terminal D of the FET 110 is opposite to the original power supply mode for the FET. However, in the present invention,
The reverse withstand voltage, that is, the potential difference between the gate and the drain at the time of current blocking can be considerably increased because the potential difference is inherently distributed from the viewpoint of the FET, and the resistance component in the forward direction is extremely low and stable. In order to positively use the point where the reverse recovery time is short, the point where the leakage current is small, and the like, the power supply mode is set as described above. According to experiments, even a general-purpose FET can ensure a reverse breakdown voltage of about 1000 [V].

【0114】なお、Nチャネル型のFETに代えて、P
チャネル型のFETを使用することも可能である。この
場合、電流の向きが異なるだけで同様の動作となる。ま
た、結合型のFET(J−FET)やバイポーラトラン
ジス夕を使用した場合も、その入出力端子間の電圧降下
に僅かの差が生じるだけで、ほぼ同様の動作となる。
It should be noted that instead of the N-channel type FET, P
It is also possible to use a channel type FET. In this case, the same operation is performed only by changing the direction of the current. Also, when a coupling-type FET (J-FET) or a bipolar transistor is used, almost the same operation is performed with only a slight difference in the voltage drop between the input and output terminals.

【0115】このように、本発明の整流回路を用いるこ
とにより、順方向電圧降下を従来装置に比べて格段に小
さくすることができる。これは、整流時の電力損失やそ
れに伴う素子内部の発熱が著しく低減することを意味す
る。しかも、冷却手段を必要としないことから、装置構
成のの簡略化や小型化も可能になる。
As described above, by using the rectifier circuit of the present invention, the forward voltage drop can be significantly reduced as compared with the conventional device. This means that power loss at the time of rectification and accompanying heat generation inside the element are significantly reduced. In addition, since no cooling means is required, the configuration of the apparatus can be simplified and downsized.

【0116】前述のように、整流後の電圧をオペアンプ
の電源として使用することも可能である。例えば、図4
の整流回路の負荷17が図34に示すように電池を含む
場合、整流後の正極性の電圧をオペアンプ21の電源端
子に供給することにより、オペアンプ21を駆動するこ
とも可能である。
As described above, the rectified voltage can be used as the power supply of the operational amplifier. For example, FIG.
When the load 17 of the rectifier circuit includes a battery as shown in FIG. 34, the operational amplifier 21 can be driven by supplying a positive voltage after rectification to a power supply terminal of the operational amplifier 21.

【0117】同様に、図4の整流回路の負荷17がコン
デンサを含む場合、図35に示すように、整流後の正極
性の電圧をオペアンプ21の電源端子に供給することに
より、オペアンプ21を駆動することも可能である。こ
の整流回路では、最初は外付けダイオード11b(FE
Tの時は寄生ダイオードでもよい)により整流電流が流
れ、負荷17に電圧が発生する。この電圧により、オペ
アンプ21が動作し、トランジスタ51がダイオードと
して動作する。
Similarly, when the load 17 of the rectifier circuit in FIG. 4 includes a capacitor, the rectified positive voltage is supplied to the power terminal of the operational amplifier 21 to drive the operational amplifier 21 as shown in FIG. It is also possible. In this rectifier circuit, at first, the external diode 11b (FE
A rectified current flows due to a parasitic diode at the time of T, and a voltage is generated at the load 17. With this voltage, the operational amplifier 21 operates, and the transistor 51 operates as a diode.

【0118】また、負荷17が電圧をもたない抵抗等の
場合でも、図36に示すように、整流電圧をオペアンプ
の動作電圧とすることができる。この場合も、最初は外
付けダイオード11bにより整流電流が流れ、負荷17
に電圧が発生する。この電圧により、オペアンプ21が
動作し、トランジスタ51がダイオードとして動作す
る。
Even when the load 17 is a resistor having no voltage, the rectified voltage can be used as the operating voltage of the operational amplifier as shown in FIG. Also in this case, a rectified current first flows through the external diode 11b, and the load 17
Voltage is generated. With this voltage, the operational amplifier 21 operates, and the transistor 51 operates as a diode.

【0119】さらに、負荷17が電圧を持たない抵抗等
の場合、図37及び図38に示すように、整流回路を簡
単な回路で構成することも可能である。
Further, when the load 17 is a resistor having no voltage or the like, the rectifier circuit can be constituted by a simple circuit as shown in FIGS. 37 and 38.

【0120】図37の構成では、PNPバイポーラトラ
ンジスタ51のコレクタCが電源15の出力に接続さ
れ、ベースBが電流制限用の抵抗31を介して接地さ
れ、エミッタEが負荷17に接続されている。
In the configuration of FIG. 37, the collector C of the PNP bipolar transistor 51 is connected to the output of the power supply 15, the base B is grounded via the current limiting resistor 31, and the emitter E is connected to the load 17. .

【0121】この構成では、電源15の出力が正極性の
時、PNPバイポーラトランジスタ51のコレクタC→
ベースB→抵抗31の経路でベース電流が流れる。この
ベース電流により、コレクタC→エミッタE→負荷17
の経路でコレクタ電流、即ち、負荷電流が流れる。一
方、電源15の出力が負極性の時、PNPバイポーラト
ランジスタ51のコレクタCとベースBの間は逆バイア
ス電圧となり、ベース電流が流れず、従って、エミッタ
EからコレクタCには電流が流れない。
In this configuration, when the output of the power supply 15 has a positive polarity, the collector C of the PNP bipolar transistor 51
A base current flows through a path from the base B to the resistor 31. By this base current, the collector C → the emitter E → the load 17
, A load current flows. On the other hand, when the output of the power supply 15 has a negative polarity, a reverse bias voltage is applied between the collector C and the base B of the PNP bipolar transistor 51, so that no base current flows, and therefore no current flows from the emitter E to the collector C.

【0122】なお、ベースBとエミッタEの間には、ベ
ースBからエミッタEを順方向とするダイオードを接続
しても良い。この場合、抵抗31にベース電流が流れる
までの間、このダイオードにベース電流が流れる。
A diode having a forward direction from the base B to the emitter E may be connected between the base B and the emitter E. In this case, the base current flows through this diode until the base current flows through the resistor 31.

【0123】図38の構成では、PチャネルFET71
のドレインDが電源15の出力に接続され、ゲートGが
電流制限用の抵抗31を介して接地され、ソースSが負
荷17に接続されている。さらに、ゲートGとソースS
の間には、ゲートGからソースSを順方向とするゲート
保護用のツェナーダイオード41が接続されている。
In the configuration of FIG. 38, the P-channel FET 71
Is connected to the output of the power supply 15, the gate G is grounded via a current limiting resistor 31, and the source S is connected to the load 17. Further, the gate G and the source S
Between them, a Zener diode 41 for gate protection having a forward direction from the gate G to the source S is connected.

【0124】この構成では、電源15の出力が正極性の
時、寄生ダイオードによりFET71のドレインD→ソ
ースS→負荷17の経路で電流が流れ、負荷17には正
極性の電圧が印加される。負荷17の電圧が正極性にな
れば、ゲートGの電圧は相対的に負電圧となり、FET
71はオンする。一方、電源15の出力が負極性の時、
寄生ダイオードには電流が流れず、ゲートGにもバイア
ス電圧がかからない。従って、FET71はオフ状態と
なる。
In this configuration, when the output of the power supply 15 has a positive polarity, a current flows through the drain D → source S → load 17 path of the FET 71 by the parasitic diode, and a positive voltage is applied to the load 17. When the voltage of the load 17 becomes positive, the voltage of the gate G becomes relatively negative,
71 turns on. On the other hand, when the output of the power supply 15 has a negative polarity,
No current flows through the parasitic diode, and no bias voltage is applied to the gate G. Therefore, the FET 71 is turned off.

【0125】(スイッチング電源)次に、本発明の整流
回路を、スイッチング(SW)電源に適用した場合の実
施の形態を説明する。図39は、この実施の形態による
SW電源の構成図である。
(Switching Power Supply) Next, an embodiment in which the rectifier circuit of the present invention is applied to a switching (SW) power supply will be described. FIG. 39 is a configuration diagram of the SW power supply according to this embodiment.

【0126】このSW電源102は、図39に示すよう
に、矩形波の交番電圧を出力する変成器215と、この
変成器215より得られる交番電圧を整流する半導体能
動素子、例えばMOS型−FET220とを備えてい
る。変成器215の二次側コイルには、交番周期が同一
で、振幅値が異なる電圧を出力するための二つのタップ
が設けられている。そして、振幅値の小さい電力出力用
の第1タップとFET220のソース端子S、振幅値の
大きい電力出力用の第2タップとFET220のゲート
端子Gとがそれぞれ導通接続されている。FET220
のドレイン端子Dには、平滑用コイルLを介して負荷2
17とコンデンサ、例えば、電解コンデンサCが並列に
接続されている。
As shown in FIG. 39, the SW power supply 102 includes a transformer 215 for outputting a rectangular wave alternating voltage, and a semiconductor active element for rectifying the alternating voltage obtained from the transformer 215, for example, a MOS-FET 220 And The secondary coil of the transformer 215 is provided with two taps for outputting voltages having the same alternating period and different amplitude values. The first tap for power output having a small amplitude value is connected to the source terminal S of the FET 220, and the second tap for power output having a large amplitude value is connected to the gate terminal G of the FET 220. FET220
Of the load 2 via a smoothing coil L
17 and a capacitor, for example, an electrolytic capacitor C, are connected in parallel.

【0127】このような構成のSW電源202におい
て、図40(A)に示すように、例えば200[kH
z]の交番周波数で、振幅値が±5[V]、電流値が1
0[A]の矩形波の交番信号Sdが、変成器212の第
1タップからFET220のソース端子Sに印加され、
第2タップからは±12[V]の振幅値の交番電圧がF
ET20のゲート端子Gに印加されるとする。この場
合、FET220では、交番電圧Sdが正極性のときは
ゲート端子Gにおける電力の振幅値(12[V])がソ
ース端子Sにおける電力の振幅値(5[V])よりも相
対的に大きくなってオン状態、つまりソース端子Sとド
レイン端子Dとの間が導通状態となり、ソース端子Sか
らドレイン端子Dの方向に電流が流れる。
In the SW power supply 202 having such a configuration, as shown in FIG.
z], the amplitude value is ± 5 [V], and the current value is 1
An alternating signal Sd of a rectangular wave of 0 [A] is applied to the source terminal S of the FET 220 from the first tap of the transformer 212,
From the second tap, the alternating voltage having an amplitude value of ± 12 [V] is F
It is assumed that the voltage is applied to the gate terminal G of ET20. In this case, in the FET 220, when the alternating voltage Sd has a positive polarity, the power amplitude value (12 [V]) at the gate terminal G is relatively larger than the power amplitude value (5 [V]) at the source terminal S. As a result, the ON state, that is, the conduction state between the source terminal S and the drain terminal D is established, and a current flows from the source terminal S to the drain terminal D.

【0128】一方、交番電圧Sdが負極性のとき、FE
T220は、ゲート端子Gにおける電力の振幅値(−1
2[V])がソース端子Sにおける電力の振幅値(−5
[V])よりも小さくなるので、オフ状態となり、電流
が遮帆される。従って、FET220からは、図40
(B)に示すように、交番電圧Sdの正極性成分Seが
出力され、整流が行われる。このときの順方向電圧降下
は上述した場合と同様、ほぼ0であり、逆方向のときの
漏れ電流も無視し得るほど少ないため、電力損失が低減
して効率的な整流が行われる。実際、数時間継続して整
流動作させた場合であっても、FET220は発熱せ
ず、放熱板等が不要であることが本発明者により確認さ
れている。また、交番電圧Sdが矩形波であり、正極性
から負極性への、及び負極性から正極性への変化時間が
短いため、制御回路が不要となる。また、逆方向時の電
圧配分は、FET220にとってみれば、通常使用時の
本来的な電圧配分、即ち、ドレインソース間電圧Vds
に相当するので、高耐圧化も可能となる。
On the other hand, when the alternating voltage Sd has a negative polarity, FE
T220 is the power amplitude value at the gate terminal G (−1
2 [V]) is the amplitude value of the power at the source terminal S (−5).
[V]), it is turned off, and the current is interrupted. Therefore, from the FET 220, FIG.
As shown in (B), the positive polarity component Se of the alternating voltage Sd is output, and rectification is performed. The forward voltage drop at this time is almost 0 as in the case described above, and the leakage current in the reverse direction is negligibly small, so that power loss is reduced and efficient rectification is performed. In fact, it has been confirmed by the present inventors that the FET 220 does not generate heat even when the rectifying operation is continuously performed for several hours, and a heat radiating plate or the like is unnecessary. Further, since the alternating voltage Sd is a rectangular wave and the change time from the positive polarity to the negative polarity and from the negative polarity to the positive polarity are short, a control circuit is not required. In addition, the voltage distribution in the reverse direction is, for the FET 220, the original voltage distribution during normal use, that is, the drain-source voltage Vds.
, It is possible to increase the breakdown voltage.

【0129】なお、MOSFETに代えて、バイポーラ
トランジスタやJ−FETを用いてもほぼ同様の動作と
なる。但し、この場合は、ゲート端子と変成器12の第
2タップとの間に電流制限用の素子、例えば、抵抗素子
を挿入する。
It is to be noted that substantially the same operation is obtained by using a bipolar transistor or a J-FET instead of the MOSFET. However, in this case, a current limiting element, for example, a resistance element is inserted between the gate terminal and the second tap of the transformer 12.

【0130】以上の実施の形態では、半波整流回路を主
に示したが、半波整流回路を組み合わせて全波整流回路
を構成することも可能である。即ち、これらの半波整流
回路を図41(A)に示すように、半波整流回路(図4
1(A),(B)ではダイオードで表す)をブリッジ型
に結合して、全波整流回路を構成することも可能である
し、また図41(B)に示すように、二次巻線に中点を
持つ変圧器と2個の半波整流回路を用いて、全波整流回
路を構成することも可能である。
In the above embodiment, a half-wave rectifier circuit is mainly shown. However, a full-wave rectifier circuit can be formed by combining the half-wave rectifier circuits. That is, as shown in FIG. 41 (A), these half-wave rectifier circuits (FIG.
1 (A) and 1 (B) are represented by diodes) to form a full-wave rectifier circuit by bridging, and as shown in FIG. 41 (B), a secondary winding It is also possible to configure a full-wave rectifier circuit using a transformer having a middle point and two half-wave rectifier circuits.

【0131】図41(A)及び(B)に示す全波整流回
路でも、各半波整流回路D1〜D6は、これらに印加さ
れる電圧が正極性の時にオンし、負荷には全波整流され
た電圧が印加される。
In the full-wave rectifier circuits shown in FIGS. 41A and 41B, each of the half-wave rectifier circuits D1 to D6 is turned on when the voltage applied thereto has a positive polarity, and the load is full-wave rectified. The applied voltage is applied.

【0132】上記実施の形態では、単一のトランジスタ
を用いる半波整流回路を示したが、複数のトランジスタ
を使用してもよい。例えば、図42(A)は、NPNバ
イポーラトランジスタを複数個並列に接続し、制御回路
でオン・オフ制御を行う例を示す。図42(B)は、ジ
ャンクションFETを複数個並列に接続し、制御回路で
オン・オフ制御を行う例を示す。図42(C)は、N−
チャネルジャンクションFETを複数個並列に接続し、
制御回路でオン・オフ制御を行う例を示す。このような
構成とすることにより、オン・オフできる電流量を単一
のトランジスタを使用する場合の複数に増加することが
できる。
In the above embodiment, the half-wave rectifier circuit using a single transistor has been described, but a plurality of transistors may be used. For example, FIG. 42A shows an example in which a plurality of NPN bipolar transistors are connected in parallel, and ON / OFF control is performed by a control circuit. FIG. 42B shows an example in which a plurality of junction FETs are connected in parallel and on / off control is performed by a control circuit. FIG. 42 (C) shows N-
Connect multiple channel junction FETs in parallel,
An example in which on / off control is performed by a control circuit will be described. With such a configuration, the amount of current that can be turned on and off can be increased to a plurality when a single transistor is used.

【0133】また、図43は、複数のトランジスタをカ
スケード接続した例を示す。この構成によれば、カスケ
ード接続された複数のトランジスタがほぼ同時にオン・
オフされ、耐圧を高めることができる。
FIG. 43 shows an example in which a plurality of transistors are cascaded. According to this configuration, a plurality of cascaded transistors are turned on almost simultaneously.
It is turned off and the breakdown voltage can be increased.

【0134】また、多数のトランジスタをカスケード接
続する場合には、トランジスタのオン・オフの同期を取
るため、例えば、トランジスタとして光に応答してオン
・オフするフォトトランジスタを使用し、制御回路13
を、オン・オフ制御用の光を発光する発光素子を備える
構成としてもよい。また、トランジスタとして、ホール
素子を使用することも可能である。この場合は、ホール
素子を電源と負荷との間に接続し、ホール素子に印加さ
れる電圧又はその極性を検出し、検出結果に応じてホー
ル素子に磁界を印加して、ホール素子をオン又はオフす
る。その他、外部からの制御に応じてオン・オフする任
意の半導体スイッチング素子を使用することが可能であ
る。
When a large number of transistors are connected in cascade, for example, a phototransistor which is turned on / off in response to light is used as a transistor to synchronize the on / off of the transistors.
May be provided with a light emitting element that emits light for on / off control. Further, a Hall element can be used as the transistor. In this case, connect the Hall element between the power supply and the load, detect the voltage applied to the Hall element or its polarity, apply a magnetic field to the Hall element according to the detection result, and turn on or off the Hall element. Turn off. In addition, it is possible to use any semiconductor switching element that is turned on / off according to external control.

【0135】スイッチング素子であるトランジスタとし
ては、オン抵抗が小さく、オフ時に耐圧が大きいことが
望ましい。このような構成のバイポーラトランジスタと
して、例えば、図44に示すように、エミッタ層の厚さ
teとコレクタ層の厚さtcの厚さが実質的に同一のもの
を使用することができる。
It is desirable that the transistor which is a switching element has low on-resistance and high withstand voltage when off. As the bipolar transistor having such a configuration, for example, as shown in FIG. 44, a transistor having substantially the same thickness te of the emitter layer and the thickness tc of the collector layer can be used.

【0136】また、電界効果型トランジスタとしては、
図45に示すように、ソースとドレインの構造が同一の
ものを使用できる。
Further, as a field effect transistor,
As shown in FIG. 45, the source and the drain having the same structure can be used.

【0137】[0137]

【実施例】【Example】

(実施例1)図12に示す構成の半波整流回路を構成
し、その特性を、通常のシリコンダイオード、ショット
キーバリアダイオードと比較した。比較結果を図46に
示す。この結果は、整流対象の電圧を商用電源とし、負
荷17を10A負荷として、MOSFETとして富士電
機株式会社製の商品番号2SK905を使用し、抵抗2
3の抵抗値を100Ω、オペアンプ21をナショナルセ
ミコンダクタ社から市販されている商品番号LM455
8とした時に得られたものである。
Example 1 A half-wave rectifier circuit having the structure shown in FIG. 12 was constructed, and its characteristics were compared with those of a normal silicon diode and a Schottky barrier diode. FIG. 46 shows the comparison result. This result indicates that the voltage to be rectified is a commercial power supply, the load 17 is a 10 A load, the product number 2SK905 manufactured by Fuji Electric Co., Ltd.
3 is 100Ω, and the operational amplifier 21 is a product number LM455 commercially available from National Semiconductor.
It was obtained when it was set to 8.

【0138】図46から明らかなように、図4の半波整
流回路では、オン時の電圧降下(エミッタEとコレクタ
C間の電圧)が0.01V程度あるのに対し、ショット
キーバリアダイオードで0.4V、シリコンダイオード
で0.9V程度であり、図4の半波整流回路により、低
損失で交流電圧を整流できることができることがわか
る。
As is clear from FIG. 46, in the half-wave rectifier circuit of FIG. 4, the voltage drop at the time of ON (the voltage between the emitter E and the collector C) is about 0.01 V, while the voltage drop of the Schottky barrier diode is about 0.01 V. It is 0.4 V and about 0.9 V for the silicon diode, and it is understood that the AC voltage can be rectified with low loss by the half-wave rectifier circuit of FIG.

【0139】(実施例2)図14に示す構成の半波整流
回路を構成し、その特性を、通常のシリコンダイオー
ド、ショットキーバリアダイオードと比較した。比較結
果を図46に示す。この結果は、整流対象の電圧を商用
電源とし、負荷17を10A負荷として、MOSFET
として富士電機株式会社製の商品番号2SK905を使
用し、電流トランス31の巻数比を1:100とした時
に得られたものである。
Example 2 A half-wave rectifier circuit having the configuration shown in FIG. 14 was constructed, and its characteristics were compared with those of a normal silicon diode and a Schottky barrier diode. FIG. 46 shows the comparison result. This result indicates that the voltage to be rectified is a commercial power supply, the load 17 is
Obtained by using a product number 2SK905 manufactured by Fuji Electric Co., Ltd. and setting the turns ratio of the current transformer 31 to 1: 100.

【0140】図47から明らかなように、14の半波整
流回路では、オン時の電圧降下(エミッタEとコレクタ
C間の電圧)が、電源電圧が正極性になった直後と、電
源電圧が0Vになる直前では0.6V程度になるが、電
源電圧が正極性である期間の大部分の期間では、ほぼ0
Vである。これに対し、ショットキーバリアダイオード
で0.4V、シリコンダイオードで0.9V程度であ
り、図14の半波整流回路により、低損失で交流電圧を
整流できることができることがわかる。
As is apparent from FIG. 47, in the 14 half-wave rectifier circuit, the voltage drop at the time of ON (the voltage between the emitter E and the collector C) is immediately after the power supply voltage becomes positive, and The voltage is about 0.6 V immediately before the voltage becomes 0 V, but is almost 0 during most of the period in which the power supply voltage is positive.
V. On the other hand, the voltage is about 0.4 V for the Schottky barrier diode and about 0.9 V for the silicon diode, and it can be seen that the AC voltage can be rectified with low loss by the half-wave rectifier circuit of FIG.

【0141】実施例1及び2からも、この発明の整流回
路が、低損失で、効率良く交流電圧を整流できることが
証明された。
Examples 1 and 2 also prove that the rectifier circuit of the present invention can rectify an AC voltage efficiently with low loss.

【0142】[0142]

【発明の効果】以上説明したように、この発明によれ
ば、交流電圧を低損失で整流することができる。
As described above, according to the present invention, an AC voltage can be rectified with low loss.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の実施の形態に係る整流回路の構成を
模式的に示す回路ブロック図である。
FIG. 1 is a circuit block diagram schematically showing a configuration of a rectifier circuit according to an embodiment of the present invention.

【図2】図1の整流回路の動作を説明するためのタイミ
ングチャートである。
FIG. 2 is a timing chart for explaining the operation of the rectifier circuit of FIG.

【図3】NPNバイポーラトランジスタのエミッタ接地
特性とダイオードの電流・電圧特性とを示すグラフであ
る。
FIG. 3 is a graph showing a common emitter characteristic of an NPN bipolar transistor and a current / voltage characteristic of a diode.

【図4】図1の整流回路の具体的構成例を示す回路図で
ある。
FIG. 4 is a circuit diagram showing a specific configuration example of the rectifier circuit of FIG. 1;

【図5】(A)と(B)は、図1の整流回路の具体的構
成例を示す回路図である。
FIGS. 5A and 5B are circuit diagrams showing specific examples of the configuration of the rectifier circuit of FIG. 1;

【図6】図5に示す整流回路の動作を示すタイミングチ
ャートである。
FIG. 6 is a timing chart showing an operation of the rectifier circuit shown in FIG.

【図7】図1の整流回路の具体的構成例を示す回路図で
ある。
FIG. 7 is a circuit diagram showing a specific configuration example of the rectifier circuit of FIG. 1;

【図8】図4に示す整流回路の変形例を示す回路図であ
る。
FIG. 8 is a circuit diagram showing a modification of the rectifier circuit shown in FIG.

【図9】(A)と(B)は、図5(A)と(B)に示す
整流回路の変形例を示す回路図である。
FIGS. 9A and 9B are circuit diagrams showing modified examples of the rectifier circuit shown in FIGS. 5A and 5B.

【図10】図7に示す整流回路の変形例を示す回路図で
ある。
FIG. 10 is a circuit diagram showing a modification of the rectifier circuit shown in FIG.

【図11】図8〜図10に示す整流回路の基本動作を説
明するためのタイミングチャートである。
FIG. 11 is a timing chart for explaining a basic operation of the rectifier circuit shown in FIGS. 8 to 10;

【図12】図4に示す整流回路の変形例を示す回路図で
ある。
FIG. 12 is a circuit diagram showing a modification of the rectifier circuit shown in FIG.

【図13】図5に示す整流回路の変形例を示す回路図で
ある。
FIG. 13 is a circuit diagram showing a modification of the rectifier circuit shown in FIG.

【図14】図7に示す整流回路の変形例を示す回路図で
ある。
FIG. 14 is a circuit diagram showing a modification of the rectifier circuit shown in FIG.

【図15】図12に示す整流回路の変形例を示す回路図
である。
FIG. 15 is a circuit diagram showing a modified example of the rectifier circuit shown in FIG.

【図16】図13に示す整流回路の変形例を示す回路図
である。
FIG. 16 is a circuit diagram showing a modification of the rectifier circuit shown in FIG.

【図17】図14に示す整流回路の変形例を示す回路図
である。
FIG. 17 is a circuit diagram showing a modification of the rectifier circuit shown in FIG.

【図18】図13に示す整流回路の変形例を示す回路図
である。
FIG. 18 is a circuit diagram showing a modification of the rectifier circuit shown in FIG.

【図19】図14に示す整流回路の変形例を示す回路図
である。
FIG. 19 is a circuit diagram showing a modification of the rectifier circuit shown in FIG.

【図20】図4に示す整流回路の変形例を示す回路図で
ある。
20 is a circuit diagram showing a modification of the rectifier circuit shown in FIG.

【図21】図8に示す整流回路の変形例を示す回路図で
ある。
FIG. 21 is a circuit diagram showing a modification of the rectifier circuit shown in FIG.

【図22】図5に示す整流回路の変形例を示す回路図で
ある。
FIG. 22 is a circuit diagram showing a modification of the rectifier circuit shown in FIG.

【図23】図9に示す整流回路の変形例を示す回路図で
ある。
FIG. 23 is a circuit diagram showing a modification of the rectifier circuit shown in FIG.

【図24】図7に示す整流回路の変形例を示す回路図で
ある。
FIG. 24 is a circuit diagram showing a modification of the rectifier circuit shown in FIG.

【図25】図10に示す整流回路の変形例を示す回路図
である。
FIG. 25 is a circuit diagram showing a modification of the rectifier circuit shown in FIG.

【図26】図12に示す整流回路の変形例を示す回路図
である。
FIG. 26 is a circuit diagram showing a modification of the rectifier circuit shown in FIG.

【図27】図15に示す整流回路の変形例を示す回路図
である。
FIG. 27 is a circuit diagram showing a modification of the rectifier circuit shown in FIG.

【図28】図13に示す整流回路の変形例を示す回路図
である。
FIG. 28 is a circuit diagram showing a modification of the rectifier circuit shown in FIG.

【図29】図16に示す整流回路の変形例を示す回路図
である。
FIG. 29 is a circuit diagram showing a modification of the rectifier circuit shown in FIG.

【図30】図14に示す整流回路の変形例を示す回路図
である。
FIG. 30 is a circuit diagram showing a modification of the rectifier circuit shown in FIG.

【図31】図17に示す整流回路の変形例を示す回路図
である。
FIG. 31 is a circuit diagram showing a modification of the rectifier circuit shown in FIG.

【図32】この発明の整流回路の他の実施例を示す回路
図である。
FIG. 32 is a circuit diagram showing another embodiment of the rectifier circuit of the present invention.

【図33】図32に示す整流回路の動作を説明するため
のタイミングチャートである。
FIG. 33 is a timing chart illustrating the operation of the rectifier circuit shown in FIG. 32;

【図34】整流された電圧をオペアンプの電源として使
用した整流回路の例を示す回路図である。
FIG. 34 is a circuit diagram showing an example of a rectifier circuit using a rectified voltage as a power supply of an operational amplifier.

【図35】整流された電圧をオペアンプの電源として使
用した整流回路の例を示す回路図である。
FIG. 35 is a circuit diagram showing an example of a rectifier circuit using a rectified voltage as a power supply of an operational amplifier.

【図36】抵抗負荷用の整流回路の一例を示す回路図で
ある。
FIG. 36 is a circuit diagram showing an example of a rectifier circuit for a resistance load.

【図37】抵抗負荷用の整流回路の一例を示す回路図で
ある。
FIG. 37 is a circuit diagram showing an example of a rectifier circuit for a resistance load.

【図38】抵抗負荷用の整流回路の一例を示す回路図で
ある。
FIG. 38 is a circuit diagram showing an example of a rectifier circuit for a resistance load.

【図39】トランスの二次巻線の出力によりトランジス
タをオン・オフすることにより交流を整流する整流回路
の構成の一例を示す図である。
FIG. 39 is a diagram illustrating an example of a configuration of a rectifier circuit that rectifies an alternating current by turning on / off a transistor by an output of a secondary winding of a transformer.

【図40】図39に示す整流回路の動作を説明するため
のタイミングチャートである。
40 is a timing chart for explaining the operation of the rectifier circuit shown in FIG. 39.

【図41】(A)は、整流回路をブリッジ型に結合して
構成した全波整流回路の構成例を示す回路図であり、
(B)は、二次巻線に中点を持つ変圧器と2個の整流回
路により構成した全波整流回路の構成例を示す回路図で
ある。
FIG. 41A is a circuit diagram showing a configuration example of a full-wave rectifier circuit in which rectifier circuits are combined in a bridge type;
(B) is a circuit diagram illustrating a configuration example of a full-wave rectifier circuit including a transformer having a middle point in a secondary winding and two rectifier circuits.

【図42】トランジスタを複数個並列に接続して構成し
た整流回路の構成例を示す回路図である。
FIG. 42 is a circuit diagram showing a configuration example of a rectifier circuit configured by connecting a plurality of transistors in parallel.

【図43】トランジスタを複数個カスケードに接続して
構成した整流回路の構成例を示す回路図である。
FIG. 43 is a circuit diagram illustrating a configuration example of a rectifier circuit including a plurality of transistors connected in cascade.

【図44】バイポーラトランジスタの構成例を示す図で
ある。
FIG. 44 is a diagram illustrating a configuration example of a bipolar transistor.

【図45】電界効果型トランジスタの構成例を示す図で
ある。
FIG. 45 is a diagram illustrating a configuration example of a field-effect transistor.

【図46】図12に示す整流回路の実施例の特性を示す
図である。
FIG. 46 is a diagram showing characteristics of the embodiment of the rectifier circuit shown in FIG. 12;

【図47】図14に示す整流回路の実施例の特性を示す
図である。
FIG. 47 is a diagram showing characteristics of the embodiment of the rectifier circuit shown in FIG. 14;

【符号の説明】[Explanation of symbols]

11 NPNバイポーラトランジスタ 11b ダイオード 13 制御回路 15 交流電源 17 負荷 21 オペアンプ 23 電流制限用抵抗 25 定電流源 27a,27b ダイオード 31 電流トランス 41 ダイオード又はツェナーダイオード 51 PNP型バイポーラトランジスタ 61 Nチャネル型FET 71 Pチャネル型FET 81 単巻変圧器 DESCRIPTION OF SYMBOLS 11 NPN bipolar transistor 11b Diode 13 Control circuit 15 AC power supply 17 Load 21 Operational amplifier 23 Current limiting resistor 25 Constant current source 27a, 27b Diode 31 Current transformer 41 Diode or Zener diode 51 PNP type bipolar transistor 61 N channel type FET 71 P channel Type FET 81 autotransformer

Claims (38)

【特許請求の範囲】[Claims] 【請求項1】トランジスタと該トランジスタに接続され
た制御回路とより構成され、 前記トランジスタは、電流路と制御端を備え、前記電流
路の一端に整流対象電圧を受け、前記制御回路の制御に
従ってオン又はオフすることにより前記電流路の他端に
整流後の電圧を出力し、 前記制御回路は、前記トランジスタの前記電流路の少な
くとも一端と前記制御端に接続され、前記電流路に逆方
向電圧が印加された時に前記トランジスタをオンし、前
記電流路に順方向電圧が印加された時に、前記トランジ
スタをオフし、前記制御端に印加する信号を制御して前
記トランジスタをオン又はオフすることにより、前記ト
ランジスタに前記整流対象電圧を整流させる、 ことを特徴とする電気回路。
1. A transistor comprising: a transistor; and a control circuit connected to the transistor, wherein the transistor has a current path and a control terminal, receives a rectification target voltage at one end of the current path, and operates under control of the control circuit. Outputting a rectified voltage to the other end of the current path by turning on or off, the control circuit is connected to at least one end of the current path and the control end of the transistor, and a reverse voltage is applied to the current path. When the transistor is turned on when a forward voltage is applied to the current path, the transistor is turned off, and a signal applied to the control terminal is controlled to turn the transistor on or off. And rectifying the voltage to be rectified by the transistor.
【請求項2】トランジスタと該トランジスタに接続され
た制御回路とより構成され、 前記トランジスタは、電流路と制御端を備え、前記電流
路の一端に整流対象電圧を受け、前記制御回路の制御に
従ってオン及びオフすることにより前記電流路の他端に
整流後の電圧を出力し、 前記制御回路は、前記電流路の両端と前記制御端に接続
され、前記電流路の両端の間の電位差を検出し、前記ト
ランジスタの前記電流路に前記トランジスタの逆方向電
圧が印加された時に前記トランジスタをオンし、前記電
流路に前記トランジスタの順方向電圧が印加された時に
前記トランジスタをオフするように、前記制御端に印加
する信号を制御して前記トランジスタをオン又はオフす
ることにより、前記トランジスタに前記整流対象電圧を
整流させる、 ことを特徴とする電気回路。
2. A transistor comprising: a transistor; and a control circuit connected to the transistor, wherein the transistor has a current path and a control terminal, receives a voltage to be rectified at one end of the current path, and operates under control of the control circuit. By turning on and off, the rectified voltage is output to the other end of the current path. The control circuit is connected to both ends of the current path and the control end, and detects a potential difference between both ends of the current path. The transistor is turned on when a reverse voltage of the transistor is applied to the current path of the transistor, and the transistor is turned off when a forward voltage of the transistor is applied to the current path. Controlling the signal applied to the control terminal to turn on or off the transistor, thereby causing the transistor to rectify the rectification target voltage; Electrical circuit which is characterized.
【請求項3】トランジスタと該トランジスタに接続され
た制御回路とより構成され、 前記トランジスタは、電流路と制御端を備え、前記電流
路の一端に整流対象の整流対象電圧を受け、前記制御回
路の制御に従ってオン又はオフすることにより前記電流
路の他端に整流後の電圧を出力し、 前記制御回路は、前記電流路の両端と前記制御端に接続
され、前記電流路の両端の間の電位差の極性を検出し、
前記トランジスタの前記電流路に逆方向電圧が印加され
た時に前記トランジスタをオンし、前記電流路に順方向
電圧が印加された時に前記トランジスタをオフするよう
に、前記制御端に印加する信号を制御して前記トランジ
スタをオン又はオフすることにより、前記トランジスタ
に前記整流対象電圧を整流させる、 ことを特徴とする電気回路。
3. The control circuit, comprising: a transistor; and a control circuit connected to the transistor, wherein the transistor has a current path and a control terminal, and one end of the current path receives a rectification target voltage to be rectified. A rectified voltage is output to the other end of the current path by being turned on or off according to the control of the control circuit, and the control circuit is connected to both ends of the current path and the control end, and between the both ends of the current path. Detect the polarity of the potential difference,
A signal applied to the control terminal is controlled such that the transistor is turned on when a reverse voltage is applied to the current path of the transistor, and the transistor is turned off when a forward voltage is applied to the current path. Turning on or off the transistor to rectify the voltage to be rectified by the transistor.
【請求項4】前記トランジスタはバイポーラトランジス
タから構成され、 前記電流路の両端は前記バイポーラトランジスタのエミ
ッタとコレクタから構成され、前記制御端は前記バイポ
ーラトランジスタのベースから構成され、 前記制御回路は、前記エミッタと前記コレクタの間の電
圧を検出し、検出した電圧に応じて、前記バイポーラト
ランジスタをオン又はオフさせるベース電流を前記ベー
スに供給する回路から構成される、ことを特徴とする請
求項1、2又は3に記載の電気回路。
4. The transistor comprises a bipolar transistor, both ends of the current path comprise an emitter and a collector of the bipolar transistor, the control terminal comprises a base of the bipolar transistor, and the control circuit comprises: A circuit configured to detect a voltage between an emitter and the collector and supply a base current for turning on or off the bipolar transistor to the base according to the detected voltage, 4. The electric circuit according to 2 or 3.
【請求項5】前記トランジスタはバイポーラトランジス
タから構成され、 前記電流路の両端は前記バイポーラトランジスタのエミ
ッタとコレクタから構成され、前記制御端は前記バイポ
ーラトランジスタのベースから構成され、 前記制御回路は、前記エミッタと前記コレクタの間の電
圧の極性を検出し、検出した極性に応じて、前記バイポ
ーラトランジスタをオン又はオフさせるベース電流を前
記ベースに供給する回路から構成される、ことを特徴と
する請求項1、2又は3に記載の電気回路。
5. The bipolar transistor according to claim 1, wherein both ends of said current path are formed by an emitter and a collector of said bipolar transistor, said control end is formed by a base of said bipolar transistor, and said control circuit comprises: A circuit for detecting a polarity of a voltage between an emitter and the collector, and supplying a base current for turning on or off the bipolar transistor to the base in accordance with the detected polarity. 4. The electric circuit according to 1, 2, or 3.
【請求項6】前記バイポーラトランジスタはNPNバイ
ポーラトランジスタから構成され、 前記電流路の一端は該NPNバイポーラトランジスタの
エミッタから構成され、前記電流路の他端は該NPNバ
イポーラトランジスタのコレクタから構成され、前記制
御端は該NPNバイポーラトランジスタのベースから構
成され、 前記制御回路は、前記エミッタに前記コレクタより高い
正極性の電位が印加された時に、該NPNトランジスタ
をオンさせる電圧及び電流を前記ベースに供給し、前記
エミッタに前記コレクタより低い正極性の電圧が印加さ
れた時に、該NPNトランジスタをオフさせる電圧及び
電流を前記ベースに供給する回路から構成される、こと
を特徴とする請求項4又は5に記載の電気回路。
6. The bipolar transistor is constituted by an NPN bipolar transistor, one end of the current path is constituted by an emitter of the NPN bipolar transistor, and the other end of the current path is constituted by a collector of the NPN bipolar transistor. The control terminal includes a base of the NPN bipolar transistor. The control circuit supplies a voltage and a current for turning on the NPN transistor to the base when a positive potential higher than the collector is applied to the emitter. And a circuit for supplying a voltage and a current for turning off the NPN transistor to the base when a positive polarity voltage lower than the collector is applied to the emitter. Electrical circuit as described.
【請求項7】前記バイポーラトランジスタはPNPバイ
ポーラトランジスタから構成され、 前記電流路の一端は該PNPバイポーラトランジスタの
エミッタから構成され、前記電流路の他端は該PNPバ
イポーラトランジスタのコレクタから構成され、前記制
御端は該PNPバイポーラトランジスタのベースから構
成され、 前記制御回路は、前記コレクタに前記エミッタより高い
正極性の電位が印加された時に、該PNPトランジスタ
をオンさせる電圧及び電流を前記ベースに供給し、前記
コレクタに前記エミッタより低い正極性の電圧が印加さ
れた時に、該PNPトランジスタをオフさせる電圧及び
電流を前記ベースに供給する回路から構成される、こと
を特徴とする請求項4又は5に記載の電気回路。
7. The bipolar transistor is constituted by a PNP bipolar transistor, one end of the current path is constituted by an emitter of the PNP bipolar transistor, and the other end of the current path is constituted by a collector of the PNP bipolar transistor. The control terminal includes a base of the PNP bipolar transistor. The control circuit supplies a voltage and a current for turning on the PNP transistor to the base when a positive potential higher than the emitter is applied to the collector. And a circuit for supplying a voltage and a current for turning off the PNP transistor to the base when a positive polarity voltage lower than that of the emitter is applied to the collector. Electrical circuit as described.
【請求項8】前記トランジスタは電界効果トランジスタ
から構成され、 前記電流路の両端は前記電界効果トランジスタのソース
とドレインから構成され、前記制御端は前記電界効果ト
ランジスタのゲートから構成され、 前記制御回路は、前記ソースと前記ドレインの間の電圧
を検出し、検出した電圧に応じて、前記電界効果トラン
ジスタをオン又はオフさせるゲート電圧を前記ゲートに
印加する手段から構成される、ことを特徴とする請求項
1、2又は3に記載の電気回路。
8. The control circuit according to claim 8, wherein the transistor comprises a field effect transistor, both ends of the current path comprise a source and a drain of the field effect transistor, and the control terminal comprises a gate of the field effect transistor. Comprises a means for detecting a voltage between the source and the drain, and applying a gate voltage for turning on or off the field-effect transistor to the gate according to the detected voltage. The electric circuit according to claim 1, 2 or 3.
【請求項9】前記トランジスタは電界効果トランジスタ
から構成され、 前記電流路の両端は前記電界効果トランジスタのソース
とドレインから構成され、前記制御端は前記電界効果ト
ランジスタのゲートから構成され、 前記制御回路は、前記ソースと前記ドレインの間の電圧
の極性を検出し、検出した極性に応じて、前記電界効果
トランジスタをオン又はオフさせるゲート電圧を前記ゲ
ートに印加する手段から構成される、ことを特徴とする
請求項1、2又は3に記載の電気回路。
9. The control circuit according to claim 9, wherein the transistor comprises a field-effect transistor, both ends of the current path comprise a source and a drain of the field-effect transistor, and the control terminal comprises a gate of the field-effect transistor. Comprises means for detecting the polarity of the voltage between the source and the drain, and applying a gate voltage for turning on or off the field effect transistor to the gate according to the detected polarity. The electric circuit according to claim 1, 2, or 3.
【請求項10】前記電界効果トランジスタはNチャネル
電界効果トランジスタから構成され、 前記電流路の一端は該Nチャネル電界効果トランジスタ
のソースから構成され、前記電流路の他端は該Nチャネ
ル電界効果トランジスタのドレインから構成され、前記
制御端は該Nチャネル電界効果トランジスタのゲートか
ら構成され、 前記制御回路は、前記ソースに前記ドレインよりも高い
正極性の電圧が印加された時に、該Nチャネル電界効果
トランジスタをオンさせる電圧を前記ゲートに印加し、
前記ソースに前記ドレインよりも低い正極性の電圧が印
加された時に、該Nチャネル電界効果トランジスタをオ
フさせる電圧を前記ゲートに印加する手段から構成され
る、ことを特徴とする請求項8又は9に記載の電気回
路。
10. The field effect transistor comprises an N-channel field effect transistor, one end of the current path comprises the source of the N channel field effect transistor, and the other end of the current path comprises the N channel field effect transistor. And the control terminal is constituted by the gate of the N-channel field-effect transistor. The control circuit is configured to control the N-channel field-effect transistor when a positive voltage higher than that of the drain is applied to the source. Applying a voltage to turn on the transistor to the gate,
10. A means for applying a voltage to the gate to turn off the N-channel field effect transistor when a positive voltage lower than the drain is applied to the source. An electric circuit according to claim 1.
【請求項11】前記電界効果トランジスタはPチャネル
電界効果トランジスタから構成され、 前記電流路の一端は該Pチャネル電界効果トランジスタ
のソースから構成され、前記電流路の他端は該Pチャネ
ル電界効果トランジスタのドレインから構成され、前記
制御端は該Pチャネル電界効果トランジスタのゲートか
ら構成され、 前記制御回路は、前記ソースに前記ドレインよりも低い
正極性の電圧が印加された時に、該Pチャネル電界効果
トランジスタをオンさせる電圧を前記ゲートに印加し、
前記ソースに前記ドレインよりも高い正極性の電圧が印
加された時に、該Pチャネル電界効果トランジスタをオ
フさせる電圧を前記ゲートに印加する手段から構成され
る、ことを特徴とする請求項8又は9に記載の電気回
路。
11. The field-effect transistor comprises a P-channel field-effect transistor, one end of the current path comprises the source of the P-channel field-effect transistor, and the other end of the current path comprises the P-channel field-effect transistor. And the control terminal is constituted by the gate of the P-channel field-effect transistor. The control circuit is configured to control the P-channel field-effect transistor when a positive voltage lower than the drain is applied to the source. Applying a voltage to turn on the transistor to the gate,
10. A means for applying a voltage to said gate to turn off said P-channel field effect transistor when a positive voltage higher than said drain is applied to said source. An electric circuit according to claim 1.
【請求項12】前記制御回路は、2入力の増幅回路を備
え、該増幅回路の一方の入力端は前記トランジスタの前
記電流路の一端に接続され、該増幅回路の他方の入力端
は前記トランジスタの前記電流路の他端に接続され、該
増幅回路の出力端が前記トランジスタの前記制御端に接
続されている、 ことを特徴とする請求項1乃至11のいずれか1項に記
載の電気回路。
12. The control circuit includes a two-input amplifier circuit, one input terminal of the amplifier circuit is connected to one end of the current path of the transistor, and the other input terminal of the amplifier circuit is connected to the transistor. The electric circuit according to any one of claims 1 to 11, wherein the electric circuit is connected to the other end of the current path, and an output terminal of the amplifier circuit is connected to the control terminal of the transistor. .
【請求項13】前記制御回路は、2入力の比較回路を備
え、該比較回路の一方の入力端は前記トランジスタの前
記電流路の一端に接続され、該比較回路の他方の入力端
は前記トランジスタの前記電流路の他端に接続され、該
比較回路の出力端が前記トランジスタの前記制御端に接
続されている、 ことを特徴とする請求項1乃至11のいずれか1項に記
載の電気回路。
13. The control circuit includes a two-input comparison circuit, one input terminal of the comparison circuit is connected to one end of the current path of the transistor, and the other input terminal of the comparison circuit is connected to the transistor The electric circuit according to claim 1, wherein an output terminal of the comparison circuit is connected to the other end of the current path, and an output terminal of the comparison circuit is connected to the control terminal of the transistor. .
【請求項14】トランジスタと該トランジスタに接続さ
れた制御回路とより構成され、 前記トランジスタは、電流路と制御端を備え、前記電流
路の一端に整流対象の整流対象電圧を受け、前記制御回
路の制御に従ってオン及びオフすることにより前記電流
路の他端に整流後の電圧を出力し、 前記制御回路は、前記トランジスタの前記電流路と前記
制御端に接続され、前記電流路の一端と外部回路とのノ
ードに流れる電流の向きに従って、前記制御端に印加す
る信号を制御して前記トランジスタをオン又はオフする
ことにより、前記トランジスタに前記整流対象電圧を整
流させる、 ことを特徴とする電気回路。
14. A control circuit comprising: a transistor; and a control circuit connected to the transistor, wherein the transistor has a current path and a control terminal, and receives the rectification target voltage at one end of the current path, and controls the control circuit. The rectified voltage is output to the other end of the current path by turning on and off according to the control of the control circuit. The control circuit is connected to the current path and the control end of the transistor, and one end of the current path is connected to the outside. An electric circuit that rectifies the voltage to be rectified by the transistor by controlling a signal applied to the control terminal to turn on or off the transistor in accordance with a direction of a current flowing to a node with a circuit. .
【請求項15】前記トランジスタはバイポーラトランジ
スタから構成され、 前記電流路の両端は前記バイポーラトランジスタのエミ
ッタとコレクタから構成され、前記制御端は前記バイポ
ーラトランジスタのベースから構成され、 前記制御回路は、前記ベースに電圧及び電流を供給し、
前記バイポーラトランジスタをオンさせる手段から構成
される、ことを特徴とする請求項1又は14に記載の電
気回路。
15. The transistor comprises a bipolar transistor, both ends of the current path comprise an emitter and a collector of the bipolar transistor, the control terminal comprises a base of the bipolar transistor, and the control circuit comprises: Supply voltage and current to the base,
15. The electric circuit according to claim 1, comprising means for turning on the bipolar transistor.
【請求項16】前記バイポーラトランジスタはNPNバ
イポーラトランジスタから構成され、 前記電流路の一端は該NPNバイポーラトランジスタの
エミッタから構成され、前記電流路の他端は該NPNバ
イポーラトランジスタのコレクタから構成され、前記制
御端は該NPNバイポーラトランジスタのベースから構
成され、 前記制御回路は、前記エミッタと前記外部回路とのノー
ドに流れる電流の向きを検出して、所定方向の電流を検
出した時に、該NPNトランジスタをオンさせる電圧及
び電流を前記ベースに供給する手段から構成される、こ
とを特徴とする請求項15に記載の電気回路。
16. The bipolar transistor is constituted by an NPN bipolar transistor, one end of the current path is constituted by an emitter of the NPN bipolar transistor, and the other end of the current path is constituted by a collector of the NPN bipolar transistor. The control terminal includes a base of the NPN bipolar transistor. The control circuit detects a direction of a current flowing to a node between the emitter and the external circuit, and when detecting a current in a predetermined direction, turns the NPN transistor on. The electric circuit according to claim 15, further comprising a unit that supplies a voltage and a current to be turned on to the base.
【請求項17】前記NPNバイポーラトランジスタの前
記エミッタと前記コレクタの間に前記エミッタから前記
コレクタを順方向としてダイオードが接続されており、
前記NPNバイポーラトランジスタがオフの時でも、前
記ノードに前記所定方向の電流が流れることを可能とし
ている、ことを特徴とする請求項16に記載の電気回
路。
17. A diode is connected between the emitter and the collector of the NPN bipolar transistor with the collector being in a forward direction from the emitter,
17. The electric circuit according to claim 16, wherein the current in the predetermined direction is allowed to flow through the node even when the NPN bipolar transistor is off.
【請求項18】前記NPNバイポーラトランジスタの前
記エミッタと前記ベースの間に前記エミッタから前記ベ
ースを順方向としてダイオードが接続されており、前記
NPNバイポーラトランジスタがオフの時でも、前記ノ
ードに前記所定方向の電流が流れることを可能としてい
る、ことを特徴とする請求項16に記載の電気回路。
18. A diode is connected between said emitter and said base of said NPN bipolar transistor, said diode having a forward direction from said emitter and said base being connected to said node even when said NPN bipolar transistor is off. The electric circuit according to claim 16, wherein the electric current is allowed to flow.
【請求項19】前記バイポーラトランジスタはPNPバ
イポーラトランジスタから構成され、 前記電流路の一端は該PNPバイポーラトランジスタの
エミッタから構成され、前記電流路の他端は該PNPバ
イポーラトランジスタのコレクタから構成され、前記制
御端は該PNPバイポーラトランジスタのベースから構
成され、 前記制御回路は、前記エミッタと前記外部回路とのノー
ドに流れる電流の向きを検出して、所定方向の電流を検
出した時に、該PNPトランジスタをオンさせる電圧及
び電流を前記ベースに供給する手段から構成される、こ
とを特徴とする請求項15に記載の電気回路。
19. The bipolar transistor is constituted by a PNP bipolar transistor, one end of the current path is constituted by an emitter of the PNP bipolar transistor, and the other end of the current path is constituted by a collector of the PNP bipolar transistor. The control terminal includes a base of the PNP bipolar transistor. The control circuit detects a direction of a current flowing to a node between the emitter and the external circuit, and detects a current in a predetermined direction. The electric circuit according to claim 15, further comprising a unit that supplies a voltage and a current to be turned on to the base.
【請求項20】前記PNPバイポーラトランジスタの前
記エミッタと前記コレクタの間に前記コレクタから前記
エミッタを順方向としてダイオードが接続されており、
前記PNPバイポーラトランジスタがオフの時でも、前
記ノードに前記所定方向の電流が流れることを可能とし
ている、ことを特徴とする請求項19に記載の電気回
路。
20. A diode is connected between the emitter and the collector of the PNP bipolar transistor, with the emitter being in a forward direction from the collector,
20. The electric circuit according to claim 19, wherein the current in the predetermined direction is allowed to flow through the node even when the PNP bipolar transistor is off.
【請求項21】前記PNPバイポーラトランジスタの前
記エミッタと前記ベースの間に前記ベースから前記エミ
ッタを順方向としてダイオードが接続されており、前記
NPNバイポーラトランジスタがオフの時でも、前記ノ
ードに前記所定方向の電流が流れることを可能としてい
る、ことを特徴とする請求項19に記載の電気回路。
21. A diode is connected between said emitter and said base of said PNP bipolar transistor with said emitter being in a forward direction from said base, and said diode is connected to said node in said predetermined direction even when said NPN bipolar transistor is off. 20. The electric circuit according to claim 19, wherein the electric current is allowed to flow.
【請求項22】前記トランジスタは電界効果トランジス
タから構成され、 前記電流路の両端は前記電界効果トランジスタのソース
とドレインから構成され、前記制御端は前記電界効果ト
ランジスタのゲートから構成され、 前記制御回路は、前記電界効果トランジスタを領域でオ
ンさせるゲート電圧を前記ゲートに印加する手段から構
成される、ことを特徴とする請求項1、2又は14に記
載の電気回路。
22. The control circuit according to claim 22, wherein the transistor comprises a field effect transistor, both ends of the current path comprise a source and a drain of the field effect transistor, and the control terminal comprises a gate of the field effect transistor. 15. The electric circuit according to claim 1, further comprising means for applying a gate voltage to the gate to turn on the field effect transistor in a region.
【請求項23】前記電界効果トランジスタはNチャネル
電界効果トランジスタから構成され、 前記電流路の一端は該Nチャネル電界効果トランジスタ
のソースから構成され、前記電流路の他端は該Nチャネ
ル電界効果トランジスタのドレインから構成され、前記
制御端は該Nチャネル電界効果トランジスタのゲートか
ら構成され、 前記制御回路は、前記ソースと前記外部回路とのノード
に流れる電流が所定方向である時に、該Nチャネル電界
効果トランジスタをオンさせる電圧を前記ゲートに印加
する手段から構成される、ことを特徴とする請求項22
に記載の電気回路。
23. The field effect transistor comprises an N-channel field effect transistor, one end of the current path comprises the source of the N channel field effect transistor, and the other end of the current path comprises the N channel field effect transistor. And the control terminal is constituted by a gate of the N-channel field effect transistor. The control circuit is configured to control the N-channel electric field when a current flowing to a node between the source and the external circuit is in a predetermined direction. 23. The device according to claim 22, further comprising means for applying a voltage to turn on the effect transistor to said gate.
An electric circuit according to claim 1.
【請求項24】前記制御回路は、前記ソースから前記ド
レインに向けて、該Nチャネル電界効果トランジスタの
寄生ダイオードを介して流れる電流を検出して、該Nチ
ャネル電界効果トランジスタをオンさせる手段から構成
される、ことを特徴とする請求項23に記載の電気回
路。
24. The control circuit comprises means for detecting a current flowing from the source to the drain through a parasitic diode of the N-channel field-effect transistor and turning on the N-channel field-effect transistor. 24. The electric circuit according to claim 23, wherein:
【請求項25】前記ソースと前記ドレインの間に、前記
ソースから前記ドレインを順方向とするダイオードが接
続されている、ことを特徴とする請求項23に記載の電
気回路。
25. The electric circuit according to claim 23, wherein a diode having a forward direction from said source to said drain is connected between said source and said drain.
【請求項26】定電圧ダイオードをさらに備え、前記ゲ
ートに該定電圧ダイオードのカソードが接続され、前記
ソースに該低電圧ダイオードのアノードが接続されてい
る、ことを特徴とする請求項23に記載の電気回路。
26. The device according to claim 23, further comprising a constant voltage diode, wherein the gate is connected to the cathode of the constant voltage diode, and the source is connected to the anode of the low voltage diode. Electrical circuit.
【請求項27】前記電界効果トランジスタはPチャネル
電界効果トランジスタから構成され、 前記電流路の一端は該Pチャネル電界効果トランジスタ
のソースから構成され、前記電流路の他端は該Pチャネ
ル電界効果トランジスタのドレインから構成され、前記
制御端は該Pチャネル電界効果トランジスタのゲートか
ら構成され、 前記制御回路は、前記ソースと前記外部回路とのノード
に流れる電流が所定方向である時に、該Pチャネル電界
効果トランジスタをオンさせる電圧を前記ゲートに印加
する手段から構成される、ことを特徴とする請求項22
に記載の電気回路。
27. The field effect transistor comprises a P-channel field effect transistor, one end of the current path comprises the source of the P channel field effect transistor, and the other end of the current path comprises the P channel field effect transistor. And the control terminal is constituted by the gate of the P-channel field effect transistor. The control circuit is configured to control the P-channel electric field when a current flowing through a node between the source and the external circuit is in a predetermined direction. 23. The device according to claim 22, further comprising means for applying a voltage to turn on the effect transistor to said gate.
An electric circuit according to claim 1.
【請求項28】前記制御回路は、前記ドレインから前記
ソースに向けて、該Pチャネル電界効果トランジスタの
寄生ダイオードを介して流れる電流を検出して、該Pチ
ャネル電界効果トランジスタをオンさせる手段から構成
される、ことを特徴とする請求項27に記載の電気回
路。
28. The control circuit comprises means for detecting a current flowing from the drain to the source via the parasitic diode of the P-channel field-effect transistor and turning on the P-channel field-effect transistor. 28. The electrical circuit of claim 27, wherein:
【請求項29】前記ソースと前記ドレインの間に、前記
ドレインから前記ソースを順方向とするダイオードが接
続されている、ことを特徴とする請求項27に記載の電
気回路。
29. The electric circuit according to claim 27, wherein a diode having a forward direction from said drain to said source is connected between said source and said drain.
【請求項30】定電圧ダイオードをさらに備え、前記ゲ
ートに該定電圧ダイオードのアノードが接続され、前記
ソースに該低電圧ダイオードのカソードが接続されてい
る、ことを特徴とする請求項27に記載の電気回路。
30. The device according to claim 27, further comprising a constant voltage diode, wherein the gate is connected to the anode of the constant voltage diode, and the source is connected to the cathode of the low voltage diode. Electrical circuit.
【請求項31】前記制御回路は、 前記トランジスタの前記電流路の一端に接続された一次
巻線と、前記一次巻線に磁気的に結合された二次巻線と
を備える変成器と、 前記変成器の前記二次巻線に接続され、前記二次巻線に
発生する電流に応じて前記トランジスタの前記制御端に
供給する信号を制御する回路と、 から構成されている、 ことを特徴とする請求項14乃至30のいずれか1項に
記載の電気回路。
31. A transformer comprising: a primary winding connected to one end of the current path of the transistor; and a secondary winding magnetically coupled to the primary winding; A circuit that is connected to the secondary winding of the transformer and controls a signal supplied to the control terminal of the transistor in accordance with a current generated in the secondary winding. The electric circuit according to any one of claims 14 to 30, wherein
【請求項32】前記制御回路は、前記二次巻線の誘起電
流を電圧信号に変換して前記制御端に印加する手段を備
える、 ことを特徴とする請求項31に記載の電気回路。
32. The electric circuit according to claim 31, wherein the control circuit includes means for converting an induced current of the secondary winding into a voltage signal and applying the voltage signal to the control terminal.
【請求項33】前記制御回路は、前記二次巻線の誘起電
流を電圧信号に変換する変換回路と、該変換回路により
変換された電圧信号を増幅して前記トランジスタの前記
制御端に印加する手段を備える、 ことを特徴とする請求項31に記載の電気回路。
33. The control circuit, wherein the control circuit converts an induced current of the secondary winding into a voltage signal, and amplifies the voltage signal converted by the conversion circuit and applies the amplified voltage signal to the control terminal of the transistor. The electric circuit according to claim 31, comprising means.
【請求項34】前記制御回路は、電力の供給を必要とす
る能動素子を備え、 前記能動素子には整流後の電圧が電源として供給されて
いる、 ことを特徴とする請求項1乃至33のいずれか1項に記
載の電気回路。
34. The control circuit according to claim 1, wherein the control circuit includes an active element that requires power supply, and the rectified voltage is supplied to the active element as a power supply. An electric circuit according to any one of the preceding claims.
【請求項35】トランジスタと該トランジスタに接続さ
れた制御回路とより構成され、 前記トランジスタは、電流路と制御端を備え、前記電流
路の一端に電源から整流対象電圧を受け、前記電流路の
他端に抵抗性の負荷が接続され、前記制御回路の制御に
従ってオン及びオフすることにより前記電流路の他端に
整流後の電圧を出力し、 前記制御端には所定の基準電位が印加されている、 ことを特徴とする電気回路。
35. A transistor, comprising: a transistor; and a control circuit connected to the transistor, wherein the transistor has a current path and a control terminal, one end of the current path receives a voltage to be rectified from a power supply, A resistive load is connected to the other end, and a rectified voltage is output to the other end of the current path by turning on and off under the control of the control circuit, and a predetermined reference potential is applied to the control end. An electric circuit, characterized by:
【請求項36】前記トランジスタの前記制御端と前記電
源と前記負荷は実質的に共通の接地点に接続されてい
る、 ことを特徴とする請求項35に記載の電気回路。
36. The electric circuit according to claim 35, wherein said control terminal of said transistor, said power supply and said load are connected to a substantially common ground point.
【請求項37】前記制御回路は、前記トランジスタをそ
の飽和領域でオンさせる、 ことを特徴とする請求項1乃至36のいずれか1項に記
載の電気回路。
37. The electric circuit according to claim 1, wherein the control circuit turns on the transistor in a saturation region of the transistor.
【請求項38】半導体スイッチング素子と該半導体スイ
ッチング素子を制御する制御回路とより構成され、 前記半導体スイッチング素子は、一端が電源側に接続さ
れ、他端が負荷側に接続された電流路を備え、前記制御
回路の制御に従ってオン及びオフし、 前記制御回路は、前記半導体スイッチング素子の電流路
の両端に接続され、前記電流路に印加される電圧を検出
し、検出結果に応じて、前記半導体スイッチング素子を
オン又はオフする、 ことを特徴とする電気回路。
38. A semiconductor switching device, comprising: a semiconductor switching device; and a control circuit for controlling the semiconductor switching device. The semiconductor switching device includes a current path having one end connected to a power supply side and the other end connected to a load side. Turning on and off according to the control of the control circuit, the control circuit is connected to both ends of a current path of the semiconductor switching element, detects a voltage applied to the current path, and according to a detection result, An electric circuit, which turns a switching element on or off.
JP14687797A 1996-06-05 1997-06-04 electric circuit Expired - Fee Related JP3262515B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14687797A JP3262515B2 (en) 1996-06-05 1997-06-04 electric circuit

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP14254996 1996-06-05
JP9-19505 1997-01-31
JP1950597 1997-01-31
JP8-142549 1997-01-31
JP14687797A JP3262515B2 (en) 1996-06-05 1997-06-04 electric circuit

Publications (2)

Publication Number Publication Date
JPH10285929A true JPH10285929A (en) 1998-10-23
JP3262515B2 JP3262515B2 (en) 2002-03-04

Family

ID=27282654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14687797A Expired - Fee Related JP3262515B2 (en) 1996-06-05 1997-06-04 electric circuit

Country Status (1)

Country Link
JP (1) JP3262515B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000048301A1 (en) * 1999-02-09 2000-08-17 Ntt Data Corporation Power supply
JP2007195310A (en) * 2006-01-18 2007-08-02 Advantest Corp Noise eliminating device, power supply device, and testing device
JP2008263219A (en) * 2008-06-16 2008-10-30 Seiko Instruments Inc Semiconductor integrated circuit and electronic apparatus
JP2015033260A (en) * 2013-08-05 2015-02-16 三菱電機株式会社 Rectifier circuit
JP2015119614A (en) * 2013-11-15 2015-06-25 株式会社リコー Power storage state adjustment circuit, power storage state adjustment apparatus, and battery pack
JPWO2019211897A1 (en) * 2018-05-01 2020-08-06 三菱電機株式会社 Limiter circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5541141A (en) * 1978-09-13 1980-03-22 Nec Corp Semiconductor rectification circuit
JPS60502135A (en) * 1983-09-02 1985-12-05 エイ・テイ・アンド・テイ・コーポレーション Improved rectifier circuit
JPS6358898U (en) * 1986-10-06 1988-04-19

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5541141A (en) * 1978-09-13 1980-03-22 Nec Corp Semiconductor rectification circuit
JPS60502135A (en) * 1983-09-02 1985-12-05 エイ・テイ・アンド・テイ・コーポレーション Improved rectifier circuit
JPS6358898U (en) * 1986-10-06 1988-04-19

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000048301A1 (en) * 1999-02-09 2000-08-17 Ntt Data Corporation Power supply
JP2007195310A (en) * 2006-01-18 2007-08-02 Advantest Corp Noise eliminating device, power supply device, and testing device
JP4729404B2 (en) * 2006-01-18 2011-07-20 株式会社アドバンテスト Noise removal device, power supply device, and test device
JP2008263219A (en) * 2008-06-16 2008-10-30 Seiko Instruments Inc Semiconductor integrated circuit and electronic apparatus
JP2015033260A (en) * 2013-08-05 2015-02-16 三菱電機株式会社 Rectifier circuit
JP2015119614A (en) * 2013-11-15 2015-06-25 株式会社リコー Power storage state adjustment circuit, power storage state adjustment apparatus, and battery pack
JPWO2019211897A1 (en) * 2018-05-01 2020-08-06 三菱電機株式会社 Limiter circuit

Also Published As

Publication number Publication date
JP3262515B2 (en) 2002-03-04

Similar Documents

Publication Publication Date Title
US6430071B1 (en) Rectification circuit
US4870555A (en) High-efficiency DC-to-DC power supply with synchronous rectification
US6349047B1 (en) Full wave rectifier circuit using normally off JFETs
US7723869B2 (en) Device for controlling a power electronic switch and speed controller comprising same
US7180762B2 (en) Cascoded rectifier
US10186983B2 (en) Ideal diode bridge rectifying circuit and control method
JP3863571B2 (en) Voltage rectifier using integrated components
US20050162139A1 (en) Alternating current switching circuit
US6738270B2 (en) Parallel power source system
JP2007521543A (en) On-chip power supply
US10461632B1 (en) Current sensing for bridgeless PFC converters
JP3262515B2 (en) electric circuit
US4276592A (en) A-C Rectifier circuit for powering monolithic integrated circuits
KR101969117B1 (en) Active Clamp Forward Converter And Method Of Driving The Same
US8125797B2 (en) Radiation tolerant electrical component with non-radiation hardened FET
JP3231003B2 (en) electric circuit
JP2000116122A (en) Power supply device
JP3154695B2 (en) Rectifier circuit
JPH10146054A (en) Dc converter device
US11677314B2 (en) Control circuit for bridge MOSFETs
JP3124757B2 (en) Current detector and rectifier
JP3103349B2 (en) Rectifier and power supply
JP3693876B2 (en) Rectifier and rectifier
JP3440216B2 (en) Rectifier and current detector
JPH0644396U (en) rectifier

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071221

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091221

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091221

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091221

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees