JPH10282145A - Glass wiring board, method of manufacturing glass wiring board and probe card - Google Patents

Glass wiring board, method of manufacturing glass wiring board and probe card

Info

Publication number
JPH10282145A
JPH10282145A JP8374197A JP8374197A JPH10282145A JP H10282145 A JPH10282145 A JP H10282145A JP 8374197 A JP8374197 A JP 8374197A JP 8374197 A JP8374197 A JP 8374197A JP H10282145 A JPH10282145 A JP H10282145A
Authority
JP
Japan
Prior art keywords
glass
wiring board
glass substrate
wiring
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8374197A
Other languages
Japanese (ja)
Inventor
Hideki Sawada
秀樹 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hoya Corp
Original Assignee
Hoya Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hoya Corp filed Critical Hoya Corp
Priority to JP8374197A priority Critical patent/JPH10282145A/en
Publication of JPH10282145A publication Critical patent/JPH10282145A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To mount arbitrary electronic parts on the same surface on which electrodes are formed. SOLUTION: A glass wiring board is constituted by putting wiring 102 and a photosensitive insulating material 103 upon another on a glass substrate 101. The wiring 102 is formed from the outside of the recessed section of the substrate 101 to the inside of the recessed section and the electrode terminals 111a and 11b of discrete parts 111 are connected to the wiring 102. In addition, bumps 121 and 122 are formed on the wiring 102 on the outside of the recessed section. When the wiring board 101 is used as the substrate of a probe card, the inspections of ICs to be inspected can be conducted in a state where the discrete parts 111 are respectively arranged near the ICs.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はガラス配線基板、ガ
ラス基板の製造方法およびプローブカードに関し、特に
集積回路と電気的な接続を行うためのガラス配線基板、
そのガラス基板の製造方法、およびウェハー上に形成さ
れた集積回路を検査するためのプローブカードに関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a glass wiring substrate, a method of manufacturing a glass substrate, and a probe card, and more particularly, to a glass wiring substrate for electrically connecting an integrated circuit.
The present invention relates to a method for manufacturing the glass substrate and a probe card for inspecting an integrated circuit formed on a wafer.

【0002】[0002]

【従来の技術】ウェハー上の集積回路(IC)の機能を
検査するには、プローブカードが用いられる。このプロ
ーブカードは、検査対象となるICの電極に接触させる
ための多数の電極(バンプ)を有している。そして、プ
ローブカードのバンプをICの電極に押し当てた状態
で、プローブカード側から電気信号を流すことによりI
Cの機能を検査できる。
2. Description of the Related Art A probe card is used to check the function of an integrated circuit (IC) on a wafer. This probe card has a large number of electrodes (bumps) for contacting electrodes of an IC to be inspected. Then, while the bumps of the probe card are being pressed against the electrodes of the IC, an electric signal is applied from the probe card side to cause
C function can be tested.

【0003】ところが、従来のプローブカードにはIC
1個分、若しくは数個分のバンプしか設けられていな
い。そのため、ウェハー上のICの機能検査は同時には
1〜数個ずつしかできず、すべてのICを検査するため
には何度もプローブカードを当て直して、テスト信号の
印加と出力信号の測定を繰り返さなければならなかっ
た。そこで、ICの機能検査の能率を向上させるために
も、広範囲内の多数のICの電極と電気的に接続するこ
とのできるプローブカードが望まれている。
However, conventional probe cards have IC
Only one or several bumps are provided. As a result, only one or several ICs can be tested on the wafer at the same time. To test all ICs, reapply the probe card many times and apply test signals and measure output signals. I had to repeat. Therefore, a probe card that can be electrically connected to a large number of IC electrodes in a wide range has been desired in order to improve the efficiency of IC function inspection.

【0004】なお、ウェハー全面に存在するすべての電
極と同時にコンタクトが取れるプローブカードを作るに
は、バンプの高さが一定でなくてはならない。すなわ
ち、バンプを形成する面の平坦性が必要である。平坦性
が悪い場合には、コンタクトの取れない電極が発生する
恐れがあるからである。そこで、プローブカードのバン
プを形成するための基板として、ガラス基板を用いるこ
とが考えられる。ガラスは表面の平坦性の条件を満たす
ことが容易であるため、ガラス基板上にバンプを形成す
れば、バンプの高さが一定なプローブカードを作ること
ができる。
Incidentally, in order to make a probe card which can make contact simultaneously with all the electrodes existing on the entire surface of the wafer, the height of the bumps must be constant. That is, flatness of the surface on which the bump is formed is required. This is because if the flatness is poor, there is a possibility that an electrode that cannot be contacted may be generated. Therefore, it is conceivable to use a glass substrate as a substrate for forming the bumps of the probe card. Since glass easily meets the condition of surface flatness, a probe card having a uniform bump height can be manufactured by forming bumps on a glass substrate.

【0005】[0005]

【発明が解決しようとする課題】しかし、ガラス基板を
用いたとしても、パス・コンデンサなどのディスクリー
ト部品の実装場所に関する問題が残る。つまり、ICの
信頼性を向上させるためには、そのICが使用されると
きの動作周波数と同程度の周波数の信号で検査を行う必
要がある。したがって、最近のICの動作周波数の高速
化に伴って、検査時の信号の周波数も高周波にする必要
が生じている。そして、高周波の測定に対応するために
は、パス・コンデンサなどのディスクリート部品をプロ
ーブカード側に実装する必要があり、しかも、それらの
ディスクリート部品を測定対象となるICの出来るだけ
近くに実装しなければならない。そうしないとノイズが
発生してしまい、正確な検査ができないからである。
However, even if a glass substrate is used, there remains a problem with respect to a mounting location of a discrete component such as a pass capacitor. That is, in order to improve the reliability of the IC, it is necessary to perform the test using a signal having a frequency substantially equal to the operating frequency when the IC is used. Accordingly, with the recent increase in the operating frequency of ICs, it is necessary to increase the frequency of signals during inspection. In order to support high frequency measurement, discrete components such as pass capacitors must be mounted on the probe card side, and these discrete components must be mounted as close as possible to the IC to be measured. Must. Otherwise, noise is generated and accurate inspection cannot be performed.

【0006】ところが、従来の技術でディスクリート部
品を実装できるのは、プローブカードのバンプが配置さ
れた領域よりも外側の部分か、プローブカードの裏面で
ある。このうち、プローブカードのバンプが配置された
領域よりも外側にディスクリート部品を配置する方法で
は、ウェハー全体を一括測定する場合には、ウェハーサ
イズよりも外側の部分にディスクリート部品を実装する
ことになる。ディスクリート部品をウェハーサイズより
も外側の部分に実装すると、ウェハーの中央付近の測定
対象ICまでの距離が長くなるため、高周波には対応で
きなくなる。また、プローブカードの裏面にディスクリ
ート部品を実装する方法では、基板を貫通する配線(v
ia)が必要となるが、ガラス基板にそのような加工を
施すことは容易ではない。
However, discrete components can be mounted by a conventional technique on a portion outside a region where a bump of a probe card is arranged or on a back surface of the probe card. Among these, in the method of arranging the discrete components outside the region where the bumps of the probe card are arranged, when measuring the entire wafer at once, the discrete components are mounted on the portion outside the wafer size. . If the discrete component is mounted on a portion outside the wafer size, the distance to the IC to be measured near the center of the wafer becomes long, so that it becomes impossible to cope with high frequencies. In the method of mounting discrete components on the back surface of the probe card, the wiring (v
Although ia) is required, it is not easy to perform such processing on a glass substrate.

【0007】したがって、バンプなどの電極が形成され
た面と同一面内の任意の位置にディスクリート部品等の
電子部品を実装でき、且つ表面が平坦な基板が望まれて
いる。このような基板があれば、ウェハー上の多数のI
Cの電極と電気的に接続し、各ICの近くにディスクリ
ート部品を配置したプローブカードを作ることも可能で
ある。
Therefore, it is desired to provide a substrate having a flat surface on which electronic components such as discrete components can be mounted at an arbitrary position on the same surface as the surface on which electrodes such as bumps are formed. With such a substrate, a large number of I
It is also possible to make a probe card which is electrically connected to the electrode C and has discrete components arranged near each IC.

【0008】本発明はこのような点に鑑みてなされたも
のであり、電極の形成された面と同一面内に、任意の電
子部品を実装したガラス基板を提供することを目的とす
る。また、本発明の他の目的は、電極の形成された面と
同一面内に、任意の電子部品を実装したガラス基板の製
造方法を提供することである。
[0008] The present invention has been made in view of such a point, and it is an object of the present invention to provide a glass substrate on which an arbitrary electronic component is mounted on the same surface as a surface on which electrodes are formed. Another object of the present invention is to provide a method for manufacturing a glass substrate on which an arbitrary electronic component is mounted on the same surface as the surface on which the electrodes are formed.

【0009】また、本発明の別の目的は、ウェハー上の
広範囲内の多数のICと電気的に接続でき、かつ、各I
Cの電極とディスクリート部品とを短い距離で接続でき
るプローブカードを提供することである。
Another object of the present invention is to provide a method for electrically connecting a large number of ICs in a wide area on a wafer,
An object of the present invention is to provide a probe card which can connect the electrode C and the discrete component at a short distance.

【0010】[0010]

【課題を解決するための手段】本発明では上記課題を解
決するために、集積回路と電気的な接続を行うためのガ
ラス配線基板において、一方の面の所定の位置に窪みを
有するガラス基板と、前記ガラス基板の前記窪み内に実
装された電子部品と、前記ガラス基板の前記窪みと同じ
面に形成された電極と、前記電子部品と前記電極とを電
気的に接続する配線と、を有することを特徴とするガラ
ス配線基板が提供される。
According to the present invention, in order to solve the above-mentioned problems, a glass wiring board for electrically connecting to an integrated circuit includes a glass substrate having a depression at a predetermined position on one surface. An electronic component mounted in the depression of the glass substrate, an electrode formed on the same surface as the depression of the glass substrate, and a wiring for electrically connecting the electronic component and the electrode. A glass wiring substrate is provided.

【0011】このガラス配線基板は、電極がガラス基板
上に形成されているため、その電極の高さが一定であ
る。また、ガラス基板の所定の位置に設けられた窪み内
に電子部品が実装されているため、電極の近くに電子部
品を実装することができる。したがって、このガラス配
線基板の電極を集積回路の電極に電気的に接続すること
により、集積回路の近くに所望の電子部品を配置するこ
とができる。
In this glass wiring board, since the electrodes are formed on the glass substrate, the height of the electrodes is constant. Further, since the electronic component is mounted in the recess provided at a predetermined position on the glass substrate, the electronic component can be mounted near the electrode. Therefore, by electrically connecting the electrodes of the glass wiring board to the electrodes of the integrated circuit, desired electronic components can be arranged near the integrated circuit.

【0012】また、集積回路と電気的な接続を行うため
のガラス配線基板の製造方法において、ガラス基板の所
定の位置に窪みを形成する工程と、前記ガラス基板の前
記窪みの外側から前記窪み内にかけて配線を形成する工
程と、前記ガラス基板の前記窪みの外側の配線上に電極
を形成するとともに、前記窪み内の配線上に電子部品を
実装する工程と、を有することを特徴とするガラス配線
基板の製造方法が提供される。
In a method for manufacturing a glass wiring board for making an electrical connection with an integrated circuit, a step of forming a depression at a predetermined position on the glass substrate, the step of forming a depression from the outside of the depression of the glass substrate to the inside of the depression And forming an electrode on the wiring outside the depression of the glass substrate, and mounting an electronic component on the wiring in the depression. A method for manufacturing a substrate is provided.

【0013】このガラス配線基板の製造方法によれば、
電極と同じ面の所定の位置に電子部品を実装し、電極と
電子部品を配線で接続したガラス配線基板が作り出され
る。また、ウェハー上に形成された集積回路を検査する
ためのプローブカードにおいて、検査対象のウェハーに
対峙させるべき面の所定の位置に複数の窪みを有するガ
ラス基板と、前記ガラス基板の前記窪み内に実装された
複数のディスクリート部品と、前記検査対象のウェハー
上の複数の集積回路の電極と合致させるべき位置に形成
された複数のガラス基板側電極と、前記ディスクリート
部品と前記ガラス基板側電極とを電気的に接続する配線
とからなるガラス配線基板、を有することを特徴とする
プローブカードが提供される。
According to the method for manufacturing a glass wiring board,
An electronic component is mounted at a predetermined position on the same surface as the electrode, and a glass wiring board is created in which the electrode and the electronic component are connected by wiring. Further, in a probe card for inspecting an integrated circuit formed on a wafer, a glass substrate having a plurality of depressions at predetermined positions on a surface to be opposed to a wafer to be inspected, and A plurality of mounted discrete components, a plurality of glass substrate-side electrodes formed at positions to be matched with electrodes of a plurality of integrated circuits on the inspection target wafer, and the discrete components and the glass substrate-side electrodes. A probe card, comprising: a glass wiring substrate including wiring to be electrically connected.

【0014】このプローブカードは、ガラス基板側電極
がガラス基板上に形成されているため、ガラス基板側電
極の高さが一定である。また、ガラス基板側電極と同じ
面の窪み内にディスクリート部品が実装されているた
め、所望の電極の近くにディスクリート部品を実装でき
る。これにより、このプローブカードを用いてウェハー
上に形成された広範囲の集積回路の検査を同時に行え
ば、集積回路の電極とガラス基板側電極とを確実に接続
し、各集積回路の近くにディスクリート部品を配置した
状態で、高周波の信号による機能検査を行うことができ
る。
In this probe card, since the glass substrate side electrode is formed on the glass substrate, the height of the glass substrate side electrode is constant. Further, since the discrete component is mounted in the depression on the same surface as the glass substrate side electrode, the discrete component can be mounted near a desired electrode. This allows simultaneous inspection of a wide range of integrated circuits formed on a wafer using this probe card to ensure that the electrodes of the integrated circuit are connected to the electrodes on the glass substrate side, and discrete components are placed near each integrated circuit. In the state in which is disposed, a function test using a high-frequency signal can be performed.

【0015】[0015]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図2は、本発明のガラス配線基板
の全体図である。(A)は上面図であり、(B)は
(A)のX−X断面図である。なお、この図では、ウェ
ハーと接触させる方の面を上面としている。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 2 is an overall view of the glass wiring board of the present invention. (A) is a top view, (B) is XX sectional drawing of (A). In this figure, the surface that comes into contact with the wafer is the upper surface.

【0016】本発明のガラス配線基板100では、ガラ
ス基板101上に、パス・コンデンサなどのディスクリ
ート部品110と、各ICの電極に接続させるべきバン
プ120とが設けられている。ガラス基板101の表面
は、十分な平坦性を有している。ディスクリート部品1
10は、検査すべきウェハーの全てのICに対応して設
けられている。そして、断面図から分かるように、ガラ
ス基板には多数の窪みが形成されており、ディスクリー
ト部品111〜116は、窪みの中に実装されている。
一方、バンプ121〜129,120a〜120cは、
窪み以外の領域に形成されている。
In the glass wiring substrate 100 of the present invention, a discrete component 110 such as a pass capacitor and a bump 120 to be connected to an electrode of each IC are provided on a glass substrate 101. The surface of the glass substrate 101 has sufficient flatness. Discrete parts 1
Numeral 10 is provided corresponding to all the ICs of the wafer to be inspected. As can be seen from the cross-sectional view, a large number of depressions are formed in the glass substrate, and the discrete components 111 to 116 are mounted in the depressions.
On the other hand, the bumps 121 to 129 and 120a to 120c
It is formed in a region other than the depression.

【0017】図1は、本発明のガラス配線基板断面の部
分拡大図である。ガラス基板101上には配線102と
感光性絶縁材料103とが重ねられている。配線102
は、ガラス基板101の窪み以外の部分からガラス基板
101の窪み内部にかけて形成されている。そして、デ
ィスクリート部品111の電極端子111a,111b
が配線102に接続されている。また、バンプ121,
122は、窪み以外の領域における配線102の上に形
成されている。
FIG. 1 is a partially enlarged view of a cross section of a glass wiring board of the present invention. A wiring 102 and a photosensitive insulating material 103 are overlaid on a glass substrate 101. Wiring 102
Are formed from portions other than the depression of the glass substrate 101 to the inside of the depression of the glass substrate 101. The electrode terminals 111a and 111b of the discrete component 111
Are connected to the wiring 102. Also, the bump 121,
Reference numeral 122 is formed on the wiring 102 in a region other than the depression.

【0018】これにより、均一な高さのバンプ121,
122が形成され、その近くにディスクリート部品11
1を実装することができる。しかも、ディスクリート部
品111は窪みの中に実装されているため、各バンプ1
21〜122とウェハー側の電極とを接触させる際に、
ディスクリート部品111が邪魔になることはない。し
たがって、このガラス配線基板100をプローブカード
の基板として使用すれば、検査対象となるICのそれぞ
れの近くにディスクリート部品を配置した状態で、検査
を行うことができる。そのため、高周波の動作試験を、
ウェハー上の全てのICを対象として同時に行うことが
できる。なお、検査装置へ接続するための端子は、ガラ
ス配線基板100の外周に沿って設けられている。
As a result, the bumps 121 having a uniform height are provided.
122 are formed near the discrete component 11
1 can be implemented. Moreover, since the discrete component 111 is mounted in the depression, each bump 1
When the electrodes 21 to 122 are brought into contact with the electrodes on the wafer side,
The discrete component 111 does not interfere. Therefore, if the glass wiring substrate 100 is used as a substrate of a probe card, an inspection can be performed in a state where discrete components are arranged near each of the ICs to be inspected. Therefore, high-frequency operation tests
This can be performed simultaneously for all the ICs on the wafer. Note that terminals for connection to the inspection device are provided along the outer periphery of the glass wiring board 100.

【0019】ところで、ウェハー上のICの検査には、
熱を加えながら行う検査(バーンイン)がある。このよ
うな検査を、ウェハー上の全てのICに対して同時にコ
ンタクトが取れるプローブカードで行うには、プローブ
カードの熱膨張率がウェハーに近いことが必要である。
すなわち、プローブカードの熱膨張率がシリコン(S
i)のウェハーと異なっている場合には、バーンイン時
に、ウェハー側電極とプローブカード側のバンプとの位
置が膨張率の差だけずれることになり、コンタクトが取
れなくなる虞がある。特にウェハーのサイズが8イン
チ、10インチ、と大口径になってくると、この傾向は
顕著になる。そのため、ガラス基板101には、熱膨張
率がSiに近いものを用いるのが望ましい。
By the way, for inspection of an IC on a wafer,
There is an inspection (burn-in) performed while applying heat. In order to perform such an inspection with a probe card that can simultaneously contact all the ICs on the wafer, it is necessary that the coefficient of thermal expansion of the probe card be close to that of the wafer.
That is, the thermal expansion coefficient of the probe card is silicon (S
If the wafer is different from the wafer of i), the position of the electrode on the wafer side and the bump on the probe card side are displaced by the difference in expansion coefficient at the time of burn-in, and there is a possibility that contact cannot be made. In particular, this tendency becomes remarkable when the size of the wafer becomes as large as 8 inches or 10 inches. Therefore, it is desirable to use a glass substrate having a thermal expansion coefficient close to that of Si.

【0020】また、埋め込まれるディスクリート部品に
は表面実装用のチップ部品を使用する。 これらの部品は
サイズが小さく、 1.0×0.5×0.35mm3 とい
うものもある。このような小さい部品を使用することに
より、ガラスに作る窪みも小さくて済むため、加工効率
が良くなる。
Further, chip components for surface mounting are used as discrete components to be embedded. These components are small in size, and some of 1.0 × 0.5 × 0.35mm 3. By using such a small part, the recess made in the glass can be made small, so that the processing efficiency is improved.

【0021】次に、本発明のガラス配線基板の製造方法
について説明する。図3、図4は、ガラス配線基板の製
造工程を示す図である。図3が製造工程の前半(工程S
1〜工程S4)を示しており、図4が製造工程の後半
(工程S5〜工程S7)を示している。 〔S1〕基板に使用するガラスには熱膨張率がSiに近
いものを選び、板厚はディスクリート部品を埋め込むこ
とを考慮して、部品の倍以上の厚みのものを使用する。
例えばNA−35(HOYA製の無アルカリガラス)の
板厚3mmのものを使用する。なお、熱膨張率がSiに
近いガラスの具体例は後述する。
Next, a method for manufacturing a glass wiring board of the present invention will be described. 3 and 4 are diagrams showing a manufacturing process of the glass wiring board. FIG. 3 shows the first half of the manufacturing process (step S
1 to S4), and FIG. 4 shows the latter half of the manufacturing process (Steps S5 to S7). [S1] As the glass used for the substrate, a glass having a coefficient of thermal expansion close to that of Si is selected, and the thickness of the glass is twice or more the thickness of the component in consideration of embedding the discrete component.
For example, NA-35 (a non-alkali glass manufactured by HOYA) having a plate thickness of 3 mm is used. A specific example of glass having a coefficient of thermal expansion close to that of Si will be described later.

【0022】ガラス基板101を用意したら、その表面
に配線層102aを形成する。配線層102aには、金
属膜を形成して使用する。それには、まずガラス基板1
01に対し、スパッタによりCr−Cuの薄膜を付け
る。そして、Cr−Cuの薄膜を電極として電解めっき
を行うことにより、5μm程度の厚さのCu−Niの層
を形成する。
After preparing the glass substrate 101, a wiring layer 102a is formed on the surface thereof. A metal film is formed and used for the wiring layer 102a. For that, first, the glass substrate 1
01, a thin film of Cr-Cu is applied by sputtering. Then, a Cu—Ni layer having a thickness of about 5 μm is formed by performing electrolytic plating using the Cr—Cu thin film as an electrode.

【0023】次に、パターニングするためにフォトレジ
ストをコートし、露光機とフォトマスクで配線パターン
を露光し、レジストを現像し、金属膜をエッチングし、
最後にレジストをはがす。 〔S2〕配線層102aの上に感光性絶縁材料103の
層を形成する。感光性絶縁材料103には感光性ポリイ
ミドなどの誘電率の低いものを使用する。これは、誘電
率の低い材料の方が、完成した基板の高周波特性がよく
なるためである。それには、感光性絶縁材料103をコ
ートし、露光機とフォトマスクでビア(via)や開口
部のパターンを露光し、現像、キュアする(焼き固め
る)。これにより絶縁層が形成できる。 〔S3〕ガラスの窪みはサンドブラスト(またはエッチ
ング)で形成するため、窪みを作らない部分をサンドブ
ラスト用レジスト104(またはエッチング用レジス
ト)で覆い隠す。 〔S4〕サンドブラスト(またはエッチング)によりガ
ラス基板に窪み101aを形成する。窪み101aの深
さは、窪み101aの中に実装するディスクリート部品
が配線表面から突出しない程度とする。 〔S5〕サンドブラスト用レジスト104(またはエッ
チング用レジスト)を除去し、最上層の配線となる導体
膜102b(Cuなど)を形成する。そして、バンプ形
成用レジスト105をパターニングし、めっきによりバ
ンプ121,122を形成する。このとき、導体膜10
2bと下位の配線層102aとが接続される。 〔S6〕バンプ用レジスト105を除去し、工程S1と
同様の方法で最上層の配線層102cを形成する。この
とき、ディスクリート部品との接続端子102d,10
2eが同時に作られる。 〔S7〕窪み内にディスクリート部品111を実装す
る。このとき、ディスクリート部品111の電極端子1
11a,111bを、はんだ、または導電性接着剤で接
続端子102d,102eに接続する。
Next, a photoresist is coated for patterning, the wiring pattern is exposed with an exposure machine and a photomask, the resist is developed, and the metal film is etched.
Finally, the resist is removed. [S2] A layer of the photosensitive insulating material 103 is formed on the wiring layer 102a. As the photosensitive insulating material 103, a material having a low dielectric constant such as photosensitive polyimide is used. This is because a material having a lower dielectric constant has better high-frequency characteristics of the completed substrate. To this end, a photosensitive insulating material 103 is coated, and a pattern of a via (via) or an opening is exposed using an exposure machine and a photomask, and is developed and cured (hardened). Thereby, an insulating layer can be formed. [S3] Since the glass dent is formed by sandblasting (or etching), a portion where no dent is formed is covered with a sandblasting resist 104 (or etching resist). [S4] A depression 101a is formed in the glass substrate by sandblasting (or etching). The depth of the depression 101a is such that the discrete components mounted in the depression 101a do not protrude from the wiring surface. [S5] The sandblasting resist 104 (or the etching resist) is removed, and a conductor film 102b (Cu or the like) to be the uppermost wiring is formed. Then, the bump forming resist 105 is patterned, and the bumps 121 and 122 are formed by plating. At this time, the conductive film 10
2b is connected to the lower wiring layer 102a. [S6] The bump resist 105 is removed, and the uppermost wiring layer 102c is formed in the same manner as in step S1. At this time, the connection terminals 102d and 102
2e is made at the same time. [S7] The discrete component 111 is mounted in the recess. At this time, the electrode terminal 1 of the discrete component 111
11a and 111b are connected to the connection terminals 102d and 102e with solder or conductive adhesive.

【0024】以上のようにして、本発明のガラス配線基
板を製造することができる。なお、ガラス基板の材料と
して、シリコンと膨張率を近似させたガラスを用いてい
るが、このようなガラスとしては、以下のようなものが
ある。
As described above, the glass wiring board of the present invention can be manufactured. In addition, as the material of the glass substrate, glass whose expansion coefficient is approximated to that of silicon is used. Examples of such glass include the following.

【0025】第1の例として、次の条件を満たしたガラ
スがある。SiO2 ,B2 3 ,Al2 3 ,MgO,
CaO,SrO,及びBaOを合量で95モル%以上含
有し、モル%表示による各成分の含有量が、 SiO2 62%以上68%以下 B2 3 8%以上12%未満 Al2 3 9%以上13%以下 MgO 1%以上5%以下 CaO 3%以上7%以下 SrO 1%以上3%未満 BaO 1%以上3%未満 SrO+BaO 2%以上5%以下 のガラスである。これらの限定理由は次の通りである。
As a first example, there is a glass satisfying the following conditions. SiO 2 , B 2 O 3 , Al 2 O 3 , MgO,
It contains 95 mol% or more of CaO, SrO, and BaO in total. The content of each component in terms of mol% is 62% or more and 68% or less of SiO 2 B 2 O 3 8% or more and less than 12% Al 2 O 3 9% or more and 13% or less MgO 1% or more and 5% or less CaO 3% or more and 7% or less SrO 1% or more and less than 3% BaO 1% or more and less than 3% SrO + BaO 2% or more and 5% or less. The reasons for these limitations are as follows.

【0026】SiO2 の含有量が68モル%を超えると
粘性が高くなって溶融性が低下し、62モル%未満では
得られるガラスの歪み点が低下しすぎる。B2 3 の含
有量が12モル%以上では得られるガラスの歪み点が低
下し過ぎると共に耐硝酸性が低下し、8モル%未満では
粘性が高くなって溶融性が低下すると共に、得られるガ
ラスの耐弗酸性が低下する。
When the content of SiO 2 exceeds 68 mol%, the viscosity increases and the meltability decreases. When the content is less than 62 mol%, the strain point of the obtained glass is too low. When the content of B 2 O 3 is 12 mol% or more, the strain point of the obtained glass is too low and the nitric acid resistance is lowered. When the content is less than 8 mol%, the viscosity is increased and the melting property is lowered, and the obtained glass is obtained. The hydrofluoric acid resistance of the glass decreases.

【0027】Al2 3 の含有量が13モル%を超える
と、得られるガラスの耐失透性が低下すると共に、この
ガラスに弗酸を接触させたときに、弗酸によりガラス表
面が白濁し易くなる。一方、Al2 3 の含有量が9モ
ル%未満では得られるガラスの歪点が低下し過ぎる。
When the content of Al 2 O 3 exceeds 13 mol%, the glass obtained has reduced devitrification resistance, and when the glass is brought into contact with hydrofluoric acid, the glass surface becomes cloudy due to hydrofluoric acid. Easier to do. On the other hand, if the content of Al 2 O 3 is less than 9 mol%, the strain point of the obtained glass is too low.

【0028】MgOは、得られるガラスの膨張係数と粘
性とを低下させる成分としてアルカリ土類酸化物中で最
も効果的な成分であるため、1モル%以上含有させる必
要があるが、5モル%を超えて含有させると、得られる
ガラスの耐失透性が低下する。
Since MgO is the most effective component in alkaline earth oxides as a component for lowering the expansion coefficient and viscosity of the obtained glass, it must be contained in an amount of 1 mol% or more. If the content exceeds the above range, the resulting glass will have reduced devitrification resistance.

【0029】また、CaOはMgOとほぼ類似した作用
を有するため、3モル%以上必要であるが、7モル%を
超えて含有させると、得られるガラスの耐失透性が低下
する。
Since CaO has almost the same action as MgO, it is required to be 3 mol% or more. However, if it exceeds 7 mol%, the devitrification resistance of the obtained glass decreases.

【0030】SrOおよびBaOは共に、得られるガラ
スの耐失透性を向上させる成分として効果的な成分であ
り、粘性を高めて溶融性を低下させると共に、得られる
ガラスの歪点を低下させ、かつ膨張係数を大きくさせる
成分でもある。したがって、その含有量はそれぞれ1モ
ル%以上、3モル%未満が適当な値となる。さらに、両
者の合量も5モル%以下に限定される。
Both SrO and BaO are effective components as components for improving the devitrification resistance of the obtained glass, and increase the viscosity to lower the melting property and lower the strain point of the obtained glass. It is also a component that increases the expansion coefficient. Therefore, the content is appropriately 1 mol% or more and less than 3 mol%, respectively. Further, the total amount of both is limited to 5 mol% or less.

【0031】そして、これらの成分の合量が95モル%
未満では所望の特性を得ることができないため、95モ
ル%以上に限定される。以上のような成分にすれば、1
00°C〜300°Cにおける平均線膨張係数が34×
10-7〜39×10-7deg・cm-1で、歪点が630
°C以上であるガラスを得ることができる。このガラス
は、溶融性および成形性にも優れたガラスである。な
お、SiO2 ,B2 3 ,Al2 3 ,MgO,Ca
O,SrO,及びBaOの他に、ZnO、PbO、La
2 3 、ZrO2 、As2 3 、及びSb2 3 の中の
少なくとも1種を総量で5モル%以下含有していても良
い。
The total amount of these components is 95 mol%
If it is less than 30, desired characteristics cannot be obtained, so that it is limited to 95 mol% or more. With the above components, 1
The average linear expansion coefficient at 00 ° C to 300 ° C is 34 ×
10 −7 to 39 × 10 −7 deg · cm −1 and a strain point of 630
It is possible to obtain a glass having a temperature of not less than ° C. This glass is excellent in melting property and moldability. Note that SiO 2 , B 2 O 3 , Al 2 O 3 , MgO, Ca
In addition to O, SrO, and BaO, ZnO, PbO, La
At least one of 2 O 3 , ZrO 2 , As 2 O 3 and Sb 2 O 3 may be contained in a total amount of 5 mol% or less.

【0032】上記の第1の例のようなガラスは、特開平
4−160030号公報に開示されている。また、第2
の例として、以下の各成分の含有量が重量%で SiO2 50〜65% Al2 3 12〜28% (ただし、SiO2 +Al2 3 65〜85%) MgO 0〜20% ZnO 0〜10% B2 3 0〜20% (ただし、MgO+ZnO+B2 3 10〜30
%) のガラスがある。これらの限定理由は以下の通りであ
る。
The glass as the first example is disclosed in Japanese Patent Laid-Open No. 4-160030. Also, the second
As an example, the content of the following components is expressed in terms of% by weight: SiO 2 50 to 65% Al 2 O 3 12 to 28% (however, SiO 2 + Al 2 O 3 65 to 85%) MgO 0 to 20% ZnO 0 ~10% B 2 O 3 0~20% ( however, MgO + ZnO + B 2 O 3 10~30
%) Of glass. The reasons for these limitations are as follows.

【0033】SiO2 は、ガラスの基本成分であり、5
0重量%未満では膨張係数が大きくなり過ぎるばかりで
なく化学的耐久性が劣化し、65重量%を超えると粘性
が高くなり過ぎて溶融が困難となるので50〜65重量
%に限定される。SiO2 の最適な範囲は、50〜60
重量%である。
SiO 2 is a basic component of glass.
If the amount is less than 0% by weight, not only the expansion coefficient becomes too large, but also the chemical durability is deteriorated. If the amount exceeds 65% by weight, the viscosity becomes too high and melting becomes difficult, so the amount is limited to 50 to 65% by weight. The optimal range for SiO 2 is 50-60.
% By weight.

【0034】Al2 3 は、シリコン結晶と近似した伸
び率曲線を得るのに必須な成分であり、かつ、高い耐熱
性と優れた化学的耐久性を与える成分である。ただし、
12重量%未満では分相傾向が増大するとともに高温域
の粘性が増大するので、12重量%以上含まれることが
必須である。また、28重量%を超えると耐失透性が悪
化する。Al2 3 の最適範囲は、18〜25重量%で
ある。
Al 2 O 3 is a component essential for obtaining an elongation percentage curve similar to that of a silicon crystal, and is a component providing high heat resistance and excellent chemical durability. However,
If the content is less than 12% by weight, the tendency of phase separation increases and the viscosity in the high-temperature region increases. On the other hand, if it exceeds 28% by weight, the devitrification resistance deteriorates. Optimal range of Al 2 O 3 is 18 to 25 wt%.

【0035】SiO2 およびAl2 3 は、合量で65
〜85重量%である。この合量が、65重量%未満では
熱膨張係数が大きくなり過ぎ、85重量%を超えるとガ
ラス溶融が困難になる。
The total amount of SiO 2 and Al 2 O 3 is 65
~ 85% by weight. If this total amount is less than 65% by weight, the coefficient of thermal expansion becomes too large, and if it exceeds 85% by weight, glass melting becomes difficult.

【0036】MgO、ZnOおよびB2 3 は安定なガ
ラスを提供する成分である。これらの成分の少なくとも
1種を含有する必要がある。MgOは熱膨張係数を高め
ると共に粘性を下げる効果があるが、20重量%を超え
ると熱膨張係数が大きくなり過ぎる。ZnOは化学的耐
久性をよくする効果があるが、10重量%を超えると分
相傾向が増大する。B2 3 は溶融性をよくし、粘性を
下げる効果があるが、20重量%を超えると分相傾向が
増大する。MgO、ZnOおよびB2 3 の最適な範囲
は、それぞれ8〜16重量%、1〜5重量%、および1
〜12重量%である。ただし、MgO、ZnOおよびB
2 3 の合量は、10〜30重量%の範囲である。
MgO, ZnO and B 2 O 3 are components that provide a stable glass. It is necessary to contain at least one of these components. MgO has the effect of increasing the coefficient of thermal expansion and reducing the viscosity, but if it exceeds 20% by weight, the coefficient of thermal expansion becomes too large. ZnO has the effect of improving the chemical durability, but when it exceeds 10% by weight, the tendency of phase separation increases. B 2 O 3 has the effect of improving the meltability and lowering the viscosity, but when it exceeds 20% by weight, the tendency of phase separation increases. MgO, the optimal range of ZnO and B 2 O 3, respectively 8 to 16 wt%, 1 to 5 wt%, and 1
1212% by weight. However, MgO, ZnO and B
The total amount of 2 O 3 is in the range of 10 to 30% by weight.

【0037】上記の第2の例のようなガラスは、特開平
7−247134号公報に開示されている。なお、シリ
コンと熱膨張係数が近似したガラスは一般に市販されて
おり、以下のような製品がある。 (1)SD−1、SD−2(HOYA製) これらは、シリコンと膨張曲線(温度に対するガラスの
伸び率の変化を表す曲線)を一致させたものである。S
D−1の熱膨張係数は31×10-7/°C、SD−2の
熱膨張係数は32×10-7/°Cである(30〜300
°C)。 (2)PS−100(HOYA製) シリコンと膨張曲線を一致させた半透明の結晶化ガラス
である。上記SD−2よりも低温で陽極接合ができる。 (3)NA−35(HOYA製) シリコンと膨張係数をほぼ一致させたアルミノ硼珪酸ガ
ラスであり、アルカリを包含していない。歪点が650
°Cと高く、高温処理サイクルを経ても寸法変化がほと
んどない。NA−35の熱膨張係数は37×10-7/°
C(30〜300°C)である。 (4)NA−40、NA−45(HOYA製) 膨張係数がシリコンより少し大きい無アルカリガラスで
ある。NA−40の熱膨張係数は43×10-7/°C
(30〜300°C)である。NA−45の熱膨張係数
は46×10-7/°C(30〜300°C)である。 (5)LE−30(HOYA製) 膨張係数がシリコンより少し大きいガラスであり、Cr
膜と相性が良い。
The glass as in the second example is disclosed in Japanese Patent Application Laid-Open No. 7-247134. Note that glass having a thermal expansion coefficient similar to that of silicon is generally commercially available, and the following products are available. (1) SD-1, SD-2 (manufactured by HOYA) These are obtained by matching the expansion curve (curve representing the change in the elongation rate of glass with respect to temperature) with silicon. S
The thermal expansion coefficient of D-1 is 31 × 10 −7 / ° C., and the thermal expansion coefficient of SD-2 is 32 × 10 −7 / ° C. (30 to 300).
° C). (2) PS-100 (made by HOYA) This is a translucent crystallized glass whose expansion curve matches that of silicon. Anodic bonding can be performed at a lower temperature than SD-2. (3) NA-35 (manufactured by HOYA) This is an aluminoborosilicate glass having an expansion coefficient almost equal to that of silicon, and does not contain alkali. Strain point is 650
° C, and there is almost no dimensional change even after a high temperature processing cycle. The coefficient of thermal expansion of NA-35 is 37 × 10 -7 / °
C (30-300 ° C.). (4) NA-40, NA-45 (manufactured by HOYA) Non-alkali glass having an expansion coefficient slightly larger than that of silicon. The coefficient of thermal expansion of NA-40 is 43 × 10 -7 / ° C.
(30 to 300 ° C.). The coefficient of thermal expansion of NA-45 is 46 × 10 −7 / ° C. (30 to 300 ° C.). (5) LE-30 (manufactured by HOYA) This is a glass whose coefficient of expansion is slightly larger than that of silicon.
Good compatibility with membrane.

【0038】本発明のガラス配線基板を作成する際に
は、用途に応じて、上記のようなガラスの中から適当な
ガラスを選択して使用すればよい。また、上記の実施の
形態ではバンプ状に突起した電極を用いているが、電極
の形状としては必ずしもバンプのような形状である必要
はない。すなわち、電極パッドのように、ICの電極と
の接触部が平らなものであってもよい。
In preparing the glass wiring board of the present invention, an appropriate glass may be selected from the above-mentioned glasses according to the intended use. In the above embodiment, the bump-shaped electrode is used. However, the shape of the electrode is not necessarily required to be a bump. That is, a contact portion with an electrode of the IC may be flat like an electrode pad.

【0039】[0039]

【発明の効果】以上説明したように本発明のガラス配線
基板では、電極をガラス基板上に形成したため、電極の
高さが一定となり、ガラス基板の窪み内に電子部品が実
装されているため、電極と同じ面の任意の位置に電子部
品を配置することができる。したがって、このガラス基
板の電極を集積回路の電極に接続すれば、集積回路のす
ぐ近くに電子部品を配置することができる。
As described above, in the glass wiring board of the present invention, since the electrodes are formed on the glass substrate, the height of the electrodes becomes constant, and the electronic components are mounted in the depressions of the glass substrate. An electronic component can be arranged at any position on the same surface as the electrodes. Therefore, if the electrodes of the glass substrate are connected to the electrodes of the integrated circuit, the electronic components can be arranged very close to the integrated circuit.

【0040】また、本発明のガラス配線基板の製造方法
では、ガラス基板に窪みを設け、そこに電子部品を実装
するため、電極と同じ面に任意の電子部品を配置したガ
ラス配線基板を製造することができる。
In the method of manufacturing a glass wiring board according to the present invention, a glass wiring board having an arbitrary electronic component disposed on the same surface as an electrode is manufactured in order to provide a depression in the glass substrate and mount an electronic component therein. be able to.

【0041】また、本発明のプローブカードでは、複数
の電極がガラス基板上に形成されているため、電極の高
さが一定であり、ガラス基板の所定の位置に設けられた
窪み内にディスクリート部品が実装されているため、所
定の電極の近くにディスクリート部品を実装することが
できる。したがって、このプローブカードを用いてウェ
ハー上に形成された広範囲の集積回路の検査を同時に行
えば、集積回路の近くにディスクリート部品を配置した
状態で、高周波の信号による機能検査を行うことができ
る。しかも、電極の高さが一定であるためウェハーの電
極と電極とを確実に接続することができる。
Further, in the probe card of the present invention, since the plurality of electrodes are formed on the glass substrate, the height of the electrodes is constant, and the discrete parts are provided in the depressions provided at predetermined positions on the glass substrate. Is mounted, a discrete component can be mounted near a predetermined electrode. Therefore, by simultaneously inspecting a wide range of integrated circuits formed on a wafer using this probe card, it is possible to perform a functional inspection using a high-frequency signal in a state where discrete components are arranged near the integrated circuit. Moreover, since the height of the electrodes is constant, the electrodes on the wafer can be reliably connected.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のガラス配線基板断面の部分拡大図であ
る。
FIG. 1 is a partially enlarged view of a cross section of a glass wiring board of the present invention.

【図2】本発明のガラス配線基板の全体図である。
(A)は上面図であり、(B)は(A)のX−X断面図
である。
FIG. 2 is an overall view of a glass wiring board of the present invention.
(A) is a top view, (B) is XX sectional drawing of (A).

【図3】ガラス配線基板の製造工程の前半を示す図であ
る。
FIG. 3 is a diagram showing the first half of the manufacturing process of the glass wiring board.

【図4】ガラス配線基板の製造工程の後半を示す図であ
る。
FIG. 4 is a view showing the latter half of the manufacturing process of the glass wiring board.

【符号の説明】[Explanation of symbols]

100 ガラス配線基板 101 ガラス基板 102 配線 103 感光性絶縁材料 111 ディスクリート部品 111a,111b 電極端子 121,122 バンプ DESCRIPTION OF SYMBOLS 100 Glass wiring board 101 Glass substrate 102 Wiring 103 Photosensitive insulating material 111 Discrete parts 111a, 111b Electrode terminals 121, 122 Bump

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 集積回路と電気的な接続を行うためのガ
ラス配線基板において、 一方の面の所定の位置に窪みを有するガラス基板と、 前記ガラス基板の前記窪み内に実装された電子部品と、 前記ガラス基板の前記窪みと同じ面に形成された電極
と、 前記電子部品と前記電極とを電気的に接続する配線と、 を有することを特徴とするガラス配線基板。
1. A glass wiring board for making an electrical connection with an integrated circuit, comprising: a glass substrate having a depression at a predetermined position on one surface; and an electronic component mounted in the depression of the glass substrate. A glass wiring substrate, comprising: an electrode formed on the same surface as the depression of the glass substrate; and a wiring for electrically connecting the electronic component and the electrode.
【請求項2】 前記電極は、バンプ状に突起しているこ
とを特徴とする請求項1記載のガラス配線基板。
2. The glass wiring board according to claim 1, wherein said electrodes are projected in a bump shape.
【請求項3】 前記ガラス基板は、シリコンと熱膨張係
数が近似していることを特徴とする請求項1記載のガラ
ス配線基板。
3. The glass wiring substrate according to claim 1, wherein the glass substrate has a thermal expansion coefficient similar to that of silicon.
【請求項4】 前記電子部品は、ディスクリート部品で
あることを特徴とする請求項1記載のガラス配線基板。
4. The glass wiring board according to claim 1, wherein the electronic component is a discrete component.
【請求項5】 前記電子部品は、同じ面内に複数設けら
れていることを特徴とする請求項1記載のガラス配線基
板。
5. The glass wiring board according to claim 1, wherein a plurality of the electronic components are provided in the same plane.
【請求項6】 集積回路と電気的な接続を行うためのガ
ラス配線基板の製造方法において、 ガラス基板の所定の位置に窪みを形成する工程と、 前記ガラス基板の前記窪みの外側から前記窪み内にかけ
て配線を形成する工程と、 前記ガラス基板の前記窪みの外側の配線上に電極を形成
するとともに、前記窪み内の配線上に電子部品を実装す
る工程と、 を有することを特徴とするガラス配線基板の製造方法。
6. A method of manufacturing a glass wiring board for making an electrical connection with an integrated circuit, comprising: forming a recess at a predetermined position on a glass substrate; And forming an electrode on the wiring outside the depression of the glass substrate, and mounting an electronic component on the wiring in the depression. Substrate manufacturing method.
【請求項7】 前記配線上に電極を形成する際には、バ
ンプ状に突起した電極を形成することを特徴とする請求
項6記載のガラス配線基板の製造方法。
7. The method for manufacturing a glass wiring board according to claim 6, wherein, when forming the electrode on the wiring, an electrode protruding in a bump shape is formed.
【請求項8】 前記窪みを形成する工程では、前記ガラ
ス基板として、シリコンと熱膨張係数が近似した基板を
用いることを特徴とする請求項6記載のガラス配線基板
の製造方法。
8. The method according to claim 6, wherein in the step of forming the depression, a substrate having a thermal expansion coefficient similar to that of silicon is used as the glass substrate.
【請求項9】 ウェハー上に形成された集積回路を検査
するためのプローブカードにおいて、 検査対象のウェハーに対峙させるべき面の所定の位置に
複数の窪みを有するガラス基板と、前記ガラス基板の前
記窪み内に実装された複数のディスクリート部品と、前
記検査対象のウェハー上の複数の集積回路の電極と合致
させるべき位置に形成された複数のガラス基板側電極
と、前記ディスクリート部品と前記ガラス基板側電極と
を電気的に接続する配線とからなるガラス配線基板、 を有することを特徴とするプローブカード。
9. A probe card for inspecting an integrated circuit formed on a wafer, comprising: a glass substrate having a plurality of depressions at predetermined positions on a surface to be opposed to a wafer to be inspected; A plurality of discrete components mounted in the recess, a plurality of glass substrate-side electrodes formed at positions to be matched with electrodes of a plurality of integrated circuits on the wafer to be inspected, and the discrete components and the glass substrate side A glass wiring board comprising: a wiring for electrically connecting the electrodes; and a probe card.
【請求項10】 前記ガラス基板側電極は、バンプ状に
突起していることを特徴とする請求項9記載のガラス配
線基板。
10. The glass wiring board according to claim 9, wherein the glass substrate-side electrode projects in a bump shape.
JP8374197A 1997-04-02 1997-04-02 Glass wiring board, method of manufacturing glass wiring board and probe card Pending JPH10282145A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8374197A JPH10282145A (en) 1997-04-02 1997-04-02 Glass wiring board, method of manufacturing glass wiring board and probe card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8374197A JPH10282145A (en) 1997-04-02 1997-04-02 Glass wiring board, method of manufacturing glass wiring board and probe card

Publications (1)

Publication Number Publication Date
JPH10282145A true JPH10282145A (en) 1998-10-23

Family

ID=13810959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8374197A Pending JPH10282145A (en) 1997-04-02 1997-04-02 Glass wiring board, method of manufacturing glass wiring board and probe card

Country Status (1)

Country Link
JP (1) JPH10282145A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1209959A3 (en) * 2000-11-27 2004-03-10 Matsushita Electric Works, Ltd. Multilayer circuit board and method of manufacturing the same
JP2006284541A (en) * 2005-04-05 2006-10-19 Kyocera Corp Measuring wiring substrate, probe card, and evaluation device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1209959A3 (en) * 2000-11-27 2004-03-10 Matsushita Electric Works, Ltd. Multilayer circuit board and method of manufacturing the same
US6833511B2 (en) 2000-11-27 2004-12-21 Matsushita Electric Works, Ltd. Multilayer circuit board and method of manufacturing the same
JP2006284541A (en) * 2005-04-05 2006-10-19 Kyocera Corp Measuring wiring substrate, probe card, and evaluation device
JP4583224B2 (en) * 2005-04-05 2010-11-17 京セラ株式会社 Wiring board for measurement, probe card and evaluation device

Similar Documents

Publication Publication Date Title
US7271015B2 (en) Manufacturing method of semiconductor integrated circuit device and probe card
KR0151134B1 (en) Probe device
JPH0332914B2 (en)
US20100052711A1 (en) Probe card and manufacturing method of the same
KR100393452B1 (en) A substrate unit processing of a semiconductor element check
JP2004144742A (en) Probe sheet, probe card, semiconductor inspection apparatus, and method for manufacturing semiconductor device
JPH077052A (en) Electric properties measurement probe
CN109786265B (en) Packaging device, preparation method and signal measurement method
JPH10282145A (en) Glass wiring board, method of manufacturing glass wiring board and probe card
US20020125901A1 (en) Probe for inspecting semiconductor device and method of manufacturing the same
JP2003133375A (en) Method and device for manufacturing semiconductor device, and the semiconductor device
Soejima et al. New probe microstructure for full-wafer, contact-probe cards
JP4960854B2 (en) Wiring board for electronic component inspection equipment
JP3446607B2 (en) Method of manufacturing contact pin and contact probe
JP3204146B2 (en) Contact probe, method of manufacturing the same, and probe device provided with contact probe
JPH0789126B2 (en) Method for testing electrical characteristics of hybrid integrated circuit board
JP4520689B2 (en) Contact probe, probe device, and contact probe manufacturing method
JPH01108738A (en) Measuring device
KR102276512B1 (en) Jig for electric inspection and method of manufacturing the same
WO2001036986A1 (en) Probe card
JP3219008B2 (en) Contact probe, method of manufacturing the same, and probe device provided with the contact probe
JP3936600B2 (en) Contact probe and manufacturing method thereof
JP2003329734A (en) Inspection device, inspection member and manufacturing method therefor
JP2558825B2 (en) Probe device
JP2002176082A (en) Semiconductor inspection equipment and method for inspecting and manufacturing semiconductor device using it