JPH1028113A

JPH1028113A - ビット・パターン検出方法及び装置

Info

Publication number: JPH1028113A
Application number: JP4916897A
Authority: JP
Inventors: Olle Hedman; ヘドマンオレ; Haakan Grenabo; グレナボハカン
Original assignee: Telefonaktiebolaget LM Ericsson AB
Current assignee: Telefonaktiebolaget LM Ericsson AB
Priority date: 1996-03-04
Filing date: 1997-03-04
Publication date: 1998-01-27
Also published as: SE9600831L; US5943377A; EP0794485A1; DE69721364D1; SE506241C2; EP0794485B1; DE69721364T2; SE9600831D0

Abstract

(57)【要約】【課題】情報送信機から情報受信機へ送信されるビッ
ト・ストリームから、フォールト・トレランスな、かつ
速やかなビット・パターン検出が得られるビット・パタ
ーン検出方法及び装置を提供する。【解決手段】候補ビット・パターンから形成されたア
ドレスによって、アドレス指定されるテーブル（３４
０）を作成する。これらのアドレスによってアドレス指
定されるテーブル内の各位置には、検索されるビット・
パターンに関連する情報（３４２）と、前記候補ビット
・パターンがどのような不正になっているかについての
情報（３４４）とに関連した情報が記憶されている。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は、エラー・トレラン
スによりビット・ストリームにおける一組のビット・パ
ターンを認識すると共に、前記セットがビット・パター
ン及びサイズ数に関連して制限されている方法及び装置
に関する。

【０００２】

【従来の技術】ディジタル・データ伝送を用いる多くの
領域では、送信する多量のデータに１若しくはある数の
いわゆるビット・パターン、又は複数のデータ・ワード
を認識することが必要である。これらのデータ・ワード
は、例えばいわゆる同期ワードを考えてよい。同期ワー
ドは、互いに同期していない送信機及び受信機を同期さ
せるために用いられる特殊なデータ・ワードである。送
信機及び受信機の同期は、情報がどこから開始し、かつ
終わるのかをこの受信機が知るために、及びこれらの間
で情報の信頼性をもって送信できるようにするために、
実行される必要がある。異なった多くの方法により送信
機及び受信機を同期させることは可能であるが、比較的
に簡単かつ安価な方法は、同期ワードを使用することで
ある。

【０００３】２つの装置間におけるデータ伝送は並列に
又は直列に発生することがある。直列送信とは、一時に
１情報量を一本のデータ導体を介して送信することを意
味し、多量の情報は例えば１つの２進ビット（０又は
１）から複数のシンボルまでの何らかのものであり得
る。並列送信とは、通常同種の多量の情報、典型的には
多数の８ビットを各時点で多数の並列データ導体を介し
て送信することを意味する。２つの送信形式間での変換
は、直並列変換器及び並直列変換器を用いることによ
り、実行可能にされる。

【０００４】ビット・パターン検出は、所定数の連続ビ
ットにより、又は直列にアクセス可能なビット・ストリ
ームに分散したビットにより行われてもよい。候補ビッ
ト・パターンは、ビット・ストリームから形成されたも
のであって、検出したいとする所定数のビットを有す
る。通常、ビット・パターンの検出はそのビット・スト
リームの全体又は複数部分上で発生することが好まし
く、これにより所定数のビットを有する新しい候補ビッ
ト・パターンが形成するされる必要がある。候補ビット
・パターンはビット・ストリームから抽出することによ
り形成される。新しい候補ビット・パターンは、前記ビ
ット・ストリームにおけるビット速度と同一速度で、新
しい候補ビット・パターンの次の各抽出について１ビッ
ト位置だけ変移された前記ビット・ストリームにより、
適当に形成される。これは、ビット・パターン検出がビ
ット・ストリームにおける１ビット位置を変移させる際
に参照されてもよい。

【０００５】あるビット・パターンを認識したいとき
は、しばしば認識が可能な限り急速であるべきとする要
求と、更に可能な限り少ないオペレーションとが組み合
わせられる。

【０００６】公知の解決方法は、ＸＯＲ（排他的論理
和）構造を用いることに基づいている。ＸＯＲ構造は、
受信したビット・ストリームの各候補ビット・パターン
と、認識したいとするビット・パターンにおけるそれぞ
れとを比較する。ビット・パターンは、ＸＯＲオペレー
ションの結果が０に等しくなれば、検出されたとみなさ
れる。ＸＯＲ構造を用いる解決方法は、全てのＸＯＲオ
ペレーション及び０に対する比較処理は、ビット・スト
リームのビット速度に対応した時間間隔に適合しなけれ
ばならないので、膨大な容量を要求するに至る。更に、
全てのＸＯＲオペレーション及び０に対する比較処理が
ビット・ストリームから形成される各候補ビット・パタ
ーンについて反復される必要がある。速度に対して前述
の必要条件を設定するのであれば、これはハードウエア
に極端に大きな必要条件を課する。

【０００７】多くのオペレーションを必要とし、かつ各
オペレーションが多数の部分オペレーションを必要とす
る解決方法は、ハードウエアをクロック駆動しなければ
ならないクロック周波数を非常に高くしなければならな
いという結果になる。もしそのクロック周波数に関連す
るハードウエアの処理速度が十分に高くはないときは、
利用可能な期間に必要とする全てのオペレーション及び
部分オペレーションを実行する時間がない。装置のクロ
ック周波数が如何に高くなり得るかには理論的及び実際
的な上限が存在し、これがハードウエア／装置が期間内
にどのくらい多くのオペレーション及び部分オペレーシ
ョンを実行し得るかに対する上限を与える。更に、高い
クロック周波数によりクロック駆動される装置は、大電
流を流すのが避けられず、その特徴は移動体、及び例え
ばバッテリ駆動される装置において大きな問題となり得
る。

【０００８】ＸＯＲ方法は、極端に計算集約的なので、
実際には、低いビット速度及び低いエラー許容度を有す
る送信方法にのみ適している。ＸＯＲ方法は計算集約的
であるということにより、この方法は、低い送信速度を
有する送信方法を用いていても、それが見い出そうとす
るビット・パターンのための比較処理に対処できるに過
ぎない。従って、ＸＯＲ方法はエラー・トレランス（フ
ォールト・トレラント）ではない。エラー・トレランス
を達成するために、即ち不正（ｃｏｒｒｕｐｔｉｏｎ：
１又は数ビットのエラー）を有するビット・パターンを
検出できるようにするために、前述のＸＯＲオペレーシ
ョン及び比較処理は、ＸＯＲオペレーション及び検出に
含むべきあらゆる「不正」（エラー）に対する比較処理
を増加させる必要がある。ＸＯＲオペレーション及び比
較処理の数における増加は、同一の利用可能な期間内で
追加的に実行できる必要がある。与えられた期間内で実
行しなければならないオペレーション数が増加すると、
これを実行するハードウエアにも付加的な速度必要条件
を課する。実際にこれを全て実行可能であれば、これ
は、備える部品が更に高価になると共に、電流消費を高
めるに至る。

【０００９】多数の移動電話システム、例えばＰＤＣ
（パシフィック・ディジタル・セルラ）は、ＴＤＭＡ
（時分割多元接続）を使用している。ＴＤＭＡシステム
では、ビット・ストリームにおけるビット・パターン、
例えば同期ワードを検索している間に速度について前述
の必要条件をエラー・トレランスと組み合わせ可能であ
るという強い要請がある。無線に基づく送信は理想から
ほど遠いものなので、無線に基づく情報送信システムに
おいてエラー・トレランスは特に重要な特性となる。Ｔ
ＤＭＡシステムにおいて情報、なかんずくデータ及び同
期ワードの送信は、割り付けられたタイム・スロット内
で発生し、受信機は、これらの同期ワードを見つけ出す
ことにより、タイム・スロット内のどこに情報があるの
かを判断することができる。

【００１０】米国特許第４８４７８７７号には、ビ
ット・ストリームにおけるビット・パターンの検出を意
図した装置が説明されている。この方法は、まずビット
・ストリームからの部分候補ビット・パターンと許容し
得る各部分量とを個々に比較することにより、そのビッ
ト・ストリームにおいて検索しているビット・パターン
の部分量を検出するように試行をする。次いで、許容し
得る部分量を検出すると、ビット・ストリームにおける
個々のビットが検索されたビット・パターンにおける残
りのビットと比較されて、複数のカウンタが受け入れた
比較数をカウントする。この装置は、その欠点として、
ビット・パターンの検出に多数のオペレーション及び部
分オペレーションを必要とし、かつ簡単な方法ではどの
程度のエラー・トレランスであっても恐らくは許容でき
ないということが分かる。

【００１１】

【発明が解決しようとする課題】本発明の目的は、ビッ
ト・ストリームにおけるビット・パターンを速やかに検
出する方法及び装置を提供することである。

【００１２】本発明の他の目的は、ビット・ストリーム
におけるエラー・トレランスのビット・パターン検出を
達成し得る方法及び装置を提供することである。

【００１３】本発明の更なる目的は、ビット・ストリー
ムにおける種々の予め定められた同期ワードをエラー・
トレランスにより検出し、かつ認識することができる方
法及び装置を提供することである。

【００１４】本発明のまた更なる目的は、タイム・スロ
ットにおける多量の情報に対する時間位置を検出できる
方法及び装置を提供することである。

【００１５】

【課題を解決するための手段】本発明によれば、前述の
目的は、ビット・ストリームから被抽出候補ビット・パ
ターンを介して、急速かつ省電流形式により、エラー・
トレランスをもって認められた不正を含む、所望の全て
のビット・パターンが同時的に検出される方法及び装置
により達成される。これは、候補ビット・パターンによ
りアドレス指定された所定のテーブルを用いることによ
り、達成される。そのアドレスがこれらアドレスの許容
し得る不正を含め、検索しているビット・パターンに対
応するテーブル内の位置は、そのアドレスに検出が存在
するか否かについての情報を含む。更に、この位置も検
索しているビット・パターンに関連した情報を含む。こ
の情報は、エラー・トレランスをもってどのビット・パ
ターンが検出されたのかと、エラー・トレランスにより
検出されたビット・パターンに対して候補ビット・パタ
ーンがどのように不正であるかについての情報とからな
るものであってもよい。アドレスが検索しているビット
・パターンに対応していないテーブル内の位置、又は許
容し得るこれらの不正テーブルは、そのアドレスで検出
されない情報が含まれている。

【００１６】更に、本発明によれば、前述の目的は、ビ
ット・ストリームにおいてある数の所定のビット・パタ
ーン、及びあるエラー・トレランスによりビット・パタ
ーンの不正を検出する方法により、達成される。この検
出の方法は多数のステップを備えている。第１に、ビッ
ト・パターンからある数のビット形式により、候補ビッ
ト・パターンが形成される。そのときは、この候補ビッ
ト・パターンがテーブルにおける位置をアドレス指定す
るアドレスとして用いられる。このテーブルにおける各
位置は、位置のアドレス指定が所定のビット・パターン
のうちのいずれか、又はエラー・トレランス内で、ある
不正に対応するのであれば、ヒットを定義するヒット情
報を備えている。このヒット情報は他の複数位置におけ
るミスを定義する。更に、このテーブルにおける複数位
置は、このヒット情報が定義する位置において、このヒ
ット情報がヒットを定義する所定のビット・パターンか
ら、位置のアドレスがどのくらいずれるのかを定義する
エラー情報も備えている。

【００１７】ヒットを定義するテーブル内の位置におけ
るヒット情報は、好ましくは、対応する位置が表示する
所定のビット・パターンと、又は対応する位置を示す所
定のビット・パターンに対する基準と同一である。

【００１８】更に、このテーブルは少なくとも２つの部
分テーブルからなるものでもよい。そのときに、このテ
ーブルのアドレス指定は、この部分テーブルにおけるヒ
ット情報がヒットを定義する限り、各部分テーブルにつ
いて、この候補ビット・パターンの対応する部分により
逐次的に発生する。部分テーブルにおけるヒット情報が
ミスを定義する、又は最後の部分テーブルをアドレス指
定したときは、アドレス指定した部分テーブルからのヒ
ット情報が評価され、またその部分テーブルのヒット情
報にミスが発生したときは、候補ビット・パターンの全
体が破棄される。

【００１９】その結果は前記ビット・ストリームにおい
て検出された所定のビット・パターンに対する時間位置
の判断を可能にする。更に、前記所定のビット・パター
ンは送信機と受信機との間でビット・ストリームを同期
させるために用いる複数の同期ワードであってもよい。

【００２０】本発明によれば、更に、前述の目的は、あ
る数の所定のビット・パターンと、判断されたエラー・
トレランスにより、前記ビット・ストリームに前記ビッ
ト・パターンの不正とを検出する装置により達成され
る。前記装置は、抽出手段と、少なくとも一つのテーブ
ルと、アドレス指定手段と、評価手段とを適当に備えて
いる。前記抽出手段は前記ビット・ストリームから所定
数のビットの候補ビット・パターンを形成するように構
築される。前記テーブルは多数のアドレス可能位置によ
り構築される。前記テーブルにおける各位置は、その位
置のアドレスが所定のビット・パターンのうちのいずれ
かに、又は前記エラー・トレランス内に存在する前記不
正に対応するときに、ヒットを定義するヒット情報を備
えている。前記ヒット情報は他の位置におけるミスを定
義する。更に、各位置は、前記ヒット情報がヒットを定
義する位置において、前記ヒット情報がヒットを定義す
る前記所定のビット・パターンから前記位置のアドレス
がどのくらい変移するのかを定義するエラー情報を適当
に備えている。前記アドレス指定手段は前記候補ビット
・パターンにより前記テーブルをアドレス指定するよう
に構築され、これによって前記テーブルはヒット情報及
び対応した位置からのエラー情報を与える。前記装置に
おける前記評価手段は、前記候補ビット・パターンの前
記テーブルのアドレス指定による前記ヒット情報を評価
するように構築され、これによって、前記エラー・トレ
ランス内で前記所定のビット・パターンのうちのいずれ
かの検出が存在するか否かを定義する結果を生成する。

【００２１】ヒットを定義する前記位置における前記ヒ
ット情報は、前記対応する位置が表示する前記所定のビ
ット・パターンと、又は前記対応する位置が示す所定の
ビット・パターンに対する基準と適当に同一である。

【００２２】更に、前記テーブルは少なくとも２つの部
分テーブルからなるものでもよい。そのときに、前記テ
ーブルの前記アドレス指定手段は、前記部分テーブルに
おける前記ヒット情報がヒットを定義する限り、前記候
補ビット・パターンの対応する部分により各部分テーブ
ルを逐次的にアドレス指定する。ある部分テーブルにお
けるヒット情報がミスを定義する、又は最後の部分テー
ブルがアドレス指定されたときは、前記評価手段はアド
レス指定された前記部分テーブルからの前記ヒット情報
を評価し、またある部分テーブルのヒット情報にミスが
発生したときは、前記候補ビット・パターンの全体を破
棄する。

【００２３】前記結果は、前記ビット・ストリームにお
いて検出された所定のビット・パターンに対して前記時
間位置を定義することができる。前記所定のビット・パ
ターンは送信機と受信機との間においてビット・ストリ
ームを同期させるために用いる複数の同期ワードであっ
てもよい。

【００２４】前記抽出手段、前記アドレス指定手段、及
び前記評価手段は、ディジタル信号プロセッサに適当に
含まれる。

【００２５】本発明によれば、前述の目的は、ビット・
ストリームにおいて所定数の所定のビット・パターン
と、決定されたエラー・トレランス内で前記ビット・パ
ターンの不正とを検出するシステムにより達成される。
前記所定のビット・パターンは、第１及び第２の所定の
ビット・パターンにより構成され、また前記ビット・パ
ターンの不正は、第１及び第２の部分不正により構成さ
れる。前記システムは、抽出手段、第１及び第２の部分
テーブルと、アドレス指定手段と、評価手段とを備えて
いる。前記抽出手段は前記ビット・ストリームから、所
定数のビットの候補ビット・パターンを形成するように
構築される。前記候補ビット・パターンは２つの部分候
補ビット・パターンを形成する。前記第１及び第２の部
分テーブルは多数のアドレス可能位置により構築され
る。両部分テーブルにおける各位置はヒット情報を含
む。前記ヒット情報は、前記位置に属するアドレスが前
記第１若しくは第２の所定のビット・パターンのうちの
いずれか、又は前記第１若しくは第２の不正にそれぞれ
対応するときは、ヒットを定義する。前記ヒット情報は
他の位置におけるミスを定義する。更に、第２の部分テ
ーブルにおける各位置にはエラー情報が含まれている。
このエラー情報は、前記ヒット情報がヒットを定義する
位置で、前記ヒット情報がヒットを定義した所定のビッ
ト・パターンからどのくらい位置アドレスが変移するの
かを定義する。前記アドレス指定手段は、まず前記第１
の部分候補ビット・パターンにより前記第１の部分テー
ブルをアドレス指定し、かつ前記ヒット情報からミスが
発生するときは、候補ビット・パターンの全体を破棄
し、また前記ヒット情報からヒットが発生するときは、
前記第２の部分候補ビット・パターンにより前記第２の
部分テーブルをアドレス指定するように構築される。こ
れによって前記第２の部分テーブルの対応する位置から
ヒット情報及びエラー情報が得られる。前記評価手段は
その部分テーブルをアドレス指定し、その部分候補ビッ
ト・パターンから前記ヒット情報を評価し、これによっ
て前記所定のビット・パターンのうちのいずれかをエラ
ー・トレランス部により検出するか否かを定義する結果
を発生する。

【００２６】

【発明の実施の形態】ここで、以下の図を参照して本発
明を実施例について更に詳細に説明する。尚、本発明は
以下の実施例に限定されるものではない。

【００２７】移動電話システムは、しばしば、いわゆる
ＴＤＭＡシステム（時分割多元接続）と呼ばれている。
ＴＤＭＡ送信システムは、いわゆるある数Ｋのチャネル
が同一の周波数を共有し、各チャネルがＴＤＭＡフレー
ム１９０におけるあるタイム・フレーム（タイム・スロ
ット）１１０内にその情報を送出することを意味してい
る（図１を参照）。チャネルがそのタイム・スロット中
に送出する情報は、データを別にして、なかんずく、複
数の同期ワードを含んでいることである。これらの同期
ワードは、受信側がタイム・スロットにおいてどこに受
信するビット・ストリームが配置されているのかを判断
できるようにする。これは、受信側が同期ワード用のタ
イム・スロットにおける多量の情報について検索するこ
ととなる。受信側がタイム・スロット内に同期ワードを
発見したときは、受信側はタイム・スロットのどこに
「有用」情報が配置されているのかを知る。

【００２８】移動電話のフィールド内で同期する必要性
は、例えばいわゆる「ハンドオーバ」のときに発生する
と思われる。図２における移動電話システム用の概要サ
ービスエリアを考えて見る。移動電話システムによりカ
バーされたエリアは、セル２１１、２１２、２１３、２
１４、２２１、２２２に分割される。各セルの中央に
は、そのセル内にある移動電話と、多数のセルに接続さ
れている電話交換局２１０、２２０との両方と通信する
基地局が配置されている。この例では、電話交換局２１
０は、なかんずくセル２１１、２１２、２１３、２１４
における基地局に接続されており、また電話交換局２２
０はなかんずくセル２２１及び２２２における基地局に
接続されている。

【００２９】基地局は、なかんずく当該セルにおいて複
数のチャネル（複数のタイム・スロット）が空きである
ということに関する情報を含め、いわゆる制御周波数を
常時送信している。この情報はセルにおいて新しい移動
電話により用いられる。このようにして、セル、例えば
セル２１１から抜け出す途中、またセル２１１に向かう
途中の移動電話は、タイム・スロットが新しいセルに使
用するというメッセージを受信することができる。移動
電話は、データ・ストリームにおける同期ワードを利用
してこのタイム・スロットの使用を開始し、基地局は新
しい移動電話のビット・ストリームを同期させる。両
（セル２１１及び２１２における）基地局は同一の電話
交換局２１０と通信をするので、理想的な場合では、移
動電話を基地局間で同期問題なしに「転送」可能にすべ
きである。

【００３０】しかし、基地局が互いに同期されていない
異なる交換局に属するセル間で移動電話を転移するとき
に問題が発生する。異なるオペレータを有する交換局に
属した基地局間で移動電話を転移させる場合に、基地局
間で転移中に同期による問題が更に大きくなる。従っ
て、その基地局を介して交換局２１０に接続されている
セル２１１から、その基地局を介して他の交換局２２０
に接続されているセル２２１へ、移動電話を転移させる
場合に問題が発生する。

【００３１】移動電話システムにおける基地局は、複数
の移動電話からの情報に同期し、かつこれら移動電話と
同期を維持するために、タイム・スロットにおける同期
ワードに同期するように常時検索をしている。これらの
同期ワードは、典型的には、数百ビット程度で何かを含
むタイム・スロットにおいて約２０ビット長のことがあ
る。ＴＤＭＡフレームは、通常少なくとも１同期ワード
／タイム・スロットを有する６タイム・スロットを備え
ている。これらの同期ワードの誤検出に対する保証をす
るために、必要条件は、通常、同一タイム・スロット内
の同一位置において同一の同期ワードをある回数、検出
することとされる。これは付加的な計算の必要性を意味
しており、これは、例えば、どの同期ワードが検出さ
れ、種々のタイム・スロットのどこでこれらの同期ワー
ドを検出したかについての統計をとることにより発生す
ると思われる。

【００３２】システムがあるエラー・トレランスを有す
るためには、検出された同期ワードに多数のエラーが存
在し、そのエラーが通常、約２ビットのエラーに係わっ
ている可能性があることを許容することである。換言す
れば、前述の付加的な計算には、検索している同期ワー
ドについての許容し得る「不正」も含まれている。従っ
て、速度に対する前述の必要条件をエラー・トレランス
と組み合わせることが重要な目的となる。送信が完全性
からかけ離れた無線を介しており、しかも再送は時間が
かかり、かつ時間的な必要条件が満足されないならば不
可能となり得るものなので、エラー・トレランスは、無
線に基づいたシステムにおいて特に重要な特性である。

【００３３】本発明は、その目的として、例えば同期ワ
ードの可能性があるビット・パターンの検索中に、ＴＤ
ＭＡ送信システムが有する速度上の必要条件を満たす方
法及び装置の定義を有する。本発明を明確にするため
に、これを使用した複数の実施例を図３〜図６に関連さ
せて説明する。

【００３４】図３は本発明による方法及び装置の基本的
な実施例のブロック図を示す。本発明は、特定の接続に
おける実施例に適用するために、同期ワードを検索中で
あると仮定しているが、これを限定とみなすべきではな
く、単に本発明を適用する１分野の説明とみなすべきで
ある。図３は同期ワードを検索している直列ビット・ス
トリーム３１０、及びテーブル３４０を示す。テーブル
３４０は２つの部分、即ち第１の部分３４２及び第２の
部分３４４に分割されている。

【００３５】ビット・ストリームから検出されるべき同
期ワードのワード長はＬであると仮定する。基本的な方
法による基本的な構成において、大きさ２Ｌを有するテ
ーブルには、第１の部分３４２にこれら同期ワードの許
容し得る「不正」を含め、検索している全ての同期ワー
ドを含んでいる場合が含まれる。長さＬの候補ビット・
パターン３３０は、ビット・ストリームから抽出された
Ｌビットにより形成される。この候補ビット・パターン
はテーブルにおける位置３４９をアドレス指定するため
に用いられる。即ち、この候補ビット・パターンはアド
レスとして用いられる。従って、各アドレスはテーブル
における１位置に対応する。新しいビットが受信される
度に、ビット・ストリームは１位置シフトされ、これに
よって新しい候補ビット・パターンが抽出され、従って
新しいアドレスが抽出される。

【００３６】そのアドレスが検索している同期ワードの
いずれか、又はこれら同期ワードの許容し得る不正にも
対応していないテーブル３４０の位置、第１の部分３４
２には、そのアドレスが検出に対応していない、例えば
０番であってもよい表示が含まれている。そのアドレス
が逆に検索している同期ワードのいずれかに、又はこれ
ら同期ワードの許容し得る不正に対応しているテーブル
３４０内の位置、第１の部分３４２において、アドレス
が検出に対応する表示が含まれている。アドレスにより
検出に対応された表示は、候補ビット・パターンにより
対応された不正でない同期ワード、又は不正な同期ワー
ドに対する基準であり得る。テーブル３４０の第２の部
分３４４は、検索している不正でない同期ワードに関連
して候補ビット・パターンが何個のエラーを有するのか
に関する情報を含む。

【００３７】アドレス指定された位置３４９が検索して
いる同期ワードの何かを含むときは、第１の部分３４２
に「ヒット」を表示する。同時に、前述のように、第２
の部分３４４に「エラー」数の表示が存在する。従っ
て、可能性のある同期ワードがタイム・スロットのどこ
に位置するかに関する更なる計算を容易に行うことがで
きる。

【００３８】この発明の方法を更なる実施例により説明
するために、ここでは簡単のために５ビット長であり、
かつ二進数１０１０１に等しいビット・パターンを検索
しているものと仮定する。この実施例において、１ビッ
トのエラーは検索しているビット・パターンの不正であ
るとして許容されている。従って、この場合に、ビット
・パターン及びその５つの異なった不正（表１を参照）
を見付け出すことが望まれる。

【００３９】

【表１】表１ − 検索しているビット・パターン及び
許容し得る不正ビット・パターン１０１０１１ビット・エラー００１０１１ビット・エラー１１１０１１ビット・エラー１０００１１ビット・エラー１０１１１１ビット・エラー１０１００

【００４０】この簡単な例ではビット・パターンが５ビ
ット長なので、本発明の一実施例では、３２位置（２
５）を有するテーブルが必要とされる。表２はこのよう
なテーブルがどのように見えるのかを示す。３１は使用
する二進アドレスに対応するので、ここでは、３２位置
が０から３１まで番号付けされる。このアドレスは絶対
アドレスである必要はなく、大きなメモリにおけるシフ
ト（オフセット）であってもよいことに注意すべきであ
る。

【００４１】１位置はそれぞれのアドレスに対応する。
異なる２形式の情報、即ちヒットが発生したか否かにつ
いての情報（前の例において第１の部分３４２に対応す
るヒット・データ）と、そのヒットがどのような不正で
あるかの情報（前の例にでは、第２の部分３４４に対応
するエラー・データ）とは、各位置に属している。この
例では、アドレス５、１７、２０、２１、２３及び２９
から離れた全ての位置に対するヒット・データ部は、値
０を含んでいると結論づけることができる。ヒット・デ
ータの０は、その位置がヒットではないこと、及びこの
ような場合のエラー・データは無意味であることを表示
している。

【００４２】

【表２】

【００４３】この例では、検索しているビット・パター
ン、及び許容し得るその不正を見い出すために、検索し
ているビット・パターンと同一長の候補ビット・パター
ンを抽出する。次いで、この候補ビット・パターンは、
表２における位置をアドレス指定するアドレスとして用
いる。表２から、ヒットが発生したか否か、またヒット
が発生しているならば、検索しているビット・パターン
に対して候補ビット・パターンがどのような不正になっ
ているのかについての情報が得られる。次に、この表の
情報は、アプリケーションに従って更なる計算に適した
方法により使用されてもよい。その手順は、表２に対す
る新しいアドレスを形成するために、形成されている新
しい候補ビット・パターンにより再び開始し、以下同様
に続く。

【００４４】二進数１１０１１である候補ビット・パタ
ーンが抽出されたと仮定する。これは表２において位置
２７に対応する。位置２７は値０を有するヒット・デー
タを含み、この場合の値０は検索しているビット・パタ
ーンによるヒットがない、又は許容し得る不正もないこ
とを表示している。ヒット・データには「０」も含まれ
るので、表２において「−」符号により表示されたエラ
ー・データは、全く関連性のないものである。

【００４５】その他の場合として、二進１１１０１であ
る候補ビット・パターンを抽出したときは、これが表２
における位置２９に対応している。位置２９におけるヒ
ット・データは０と区別される値１０１０１を含み、こ
の場合にはヒットが発生したことを表示している。

【００４６】ヒット・データは、この場合のように直接
的に検索したビット・パターンを与えるか、又は間接的
に発生したビット・パターンに対する基準を与える。１
ビット・パターンのみを検索しているのであれば、ヒッ
ト・データにおける０又は１は、ヒット又はヒットなし
を表示するのに十分である。異なったかつ／又は長い複
数のビット・パターンを検索するときは、ヒットが存在
することを表示し、かつ検索したそのビット・パターン
がヒットを表示する基準を用いるのが適当と思われる。

【００４７】最後の例では、その候補ビット・パターン
が検索しているビット・パターン１０１０１と同一では
ない１１１０１である。しかし、この候補ビット・パタ
ーンは許容し得る不正を有するビット・パターンのグル
ープに属している。この表におけるエラー・データは、
完全なヒットが存在する、又は許容し得る不正を有した
ヒットが存在することについての表示を与える。位置２
９では、エラー・データに「１」が存在し、これが候補
ビット・パターンが１ビットのエラーを有した許容し得
る不正であることを意味している。

【００４８】要するに、全ビット・パターンＮと、各候
補ビット・パターンに対して長さＬの許容し得る不正Ｍ
とについて同時に検索する装置及び方法として、本発明
の基本的な実施例を説明することができる。長さＬの候
補ビット・パターンは、大きさ２^Lを有するテーブルに
おけるアドレスとして用いられる。検索したビット・パ
ターンＮのうちの一つに対応する位置にヒットが表示さ
れる。ヒットは、例えばいずれが不正なしのビット・パ
ターンＮであるか、又はいずれが不正なしのパターンで
あるかに対応する基準を定義する位置により、表示され
る。その他の全ての位置では、例えば「０」が存在する
ことによりミスが表示される。

【００４９】図４Ａはビット・パターンを検出する本発
明のアプリケーションのフローチャートを示す。第１の
ステップは、ハードウエア・リセット、又はソフトウェ
ア・エントリ・ポイントであってもよいスタート・ステ
ップ４１０である。スタート・ステップ４１０は、更に
好都合なものとして、所定のテーブルが前に作成されて
いなかった場合に、後のステップで使用する所定のテー
ブルを作成することもできる。次いで、好ましくは情報
フローのフォーマットを以下のステップに適したフォー
マットに適応させる適応処理ステップ４２０が発生す
る。この適応処理は、情報フロー・フォーマットが直列
ビット・ストリーム、又は以下のステップに対して何か
他の適応形式のデータであったときの直並列変換からな
るものでよい。次に、候補ビット・パターンを抽出する
抽出ステップ４３０に進む。

【００５０】候補ビット・パターンを抽出すると、これ
を所定のテーブルにおける位置をアドレス指定するアド
レスとしてこの候補ビット・パターンを使用する。アド
レス指定ステップ４４０において、テーブルのアドレス
指定を行う。前述のように、テーブルにおける全ての位
置は、最も好ましくは、少なくとも２つの部分、即ち、
ヒット・データを含む第１の部分と、エラー・データを
含む第２の部分とからなる。このテーブルは少なくとも
前記ヒット・データ部を含む必要がある。次に試験ステ
ップ４５０において、アドレス指定ステップ４４０によ
りアドレス指定されたテーブル内の位置にあるヒット・
データ部を調べる。ヒットを表示していない場合は、現
在の候補ビット・パターンを破棄し、かつ手順を「まだ
データがあるか」の試験ステップ４７０に続く。しか
し、ヒットを表示しているときは、手順が処理ステップ
４６０に進む。

【００５１】処理ステップ４６０において、ヒット・デ
ータ部を使用することにより、被検索ビット・パターン
を検出したことに関する判断を行う。候補ビット・パタ
ーンは、必ずしも検出された被検索ビット・パターン同
一であることを要しないが、許容し得る不正の可能性が
ある。処理ステップ４６０は、更に可能性のあるエラー
・データ部を用いて、それが完全なヒット即ちゼロ・エ
ラー、又は所定数のビット・エラーであるエラー・マー
ジン内のヒットであったか否かの判断も行う。処理ステ
ップ４６０は、好ましくは更に、例えばビット・ストリ
ームのどこにこのようなヒットが発生するのかを判断す
るために、データ及びエラー・データを処理することも
できる。処理ステップ４６０は、好ましくは、ヒット・
データと、付加的な処理のあらゆるエラー・データ及び
／又はあらゆる結果とを先の他の措置ステップに送出す
る。

【００５２】処理ステップ４６０において、データの処
理が完了すると、手順は「まだデータがあるか」の試験
ステップ４７０に続く。試験ステップ４７０はある種の
アプリケーションにおいて余分となり得る。ある種のア
プリケーションは同時に１回、手順を使用するだけであ
る。即ち、１候補ビット・パターンのみがビット・スト
リームから抽出され、かつ手順が終了して手順の全体を
再び開始する時間になる前に、他の処理を実行するよう
に、直接、終了ステップ４８０に行く。他のアプリケー
ションは、手順（純粋なソフトウェア形式、又は純粋な
ハードウエア形式、又はその組み合わせを実行できる手
順）を連続して継続可能にさせる。これは、手順が継続
して適応ステップ４２０、次いで抽出ステップ４３０に
ジャンプし、そこで新しい候補ビット・パターンがビッ
ト・ストリームから抽出されることを意味する。試験ス
テップ４７０は極値、及びそれらの間のあらゆるものに
対処する。

【００５３】Ｌが大きい（Ｌ＝ビット・パターン長）、
即ちテーブルが大きく、多くのメモリを必要とするとき
は、２又はこれに代わる４若しくはそれ以上のアドレス
指定措置を部分候補ビット・パターンと共に、各候補ビ
ット・パターンに行うことにより、解決することができ
る。ただし、各部分候補ビット・パターンは長さＬ／２
又はＬ／４等を有する。典型的なＴＤＭＡシステムにお
けるように２０ビットの同期ワードを使用するときは、
本発明の基本的な実施例は、１、０４８、５７６位置を
有したテーブルを使用する必要がある。

【００５４】逆に、候補ビット・パターンが例えば等し
い大きな２つの部分に分割され、かつ第１及び第２の部
分候補ビット・パターンがそれ自身のテーブルを大きさ
２^L/2によりそれぞれアドレス指定するときは、２０ビ
ットの同期ワードを有する例における各テーブルは、
１、０２４位置のみの大きさを有する。この場合に、こ
れは１、０４６、５２８位置の節減が得られる。

【００５５】まず、第１部分の候補ビット・パターンは
そのテーブルをアドレス指定し、かつヒットが発生する
と、第２部分の候補ビット・パターンがそのテーブルを
アドレス指定する。候補ビット・パターンの全体は、ア
ドレスが一つもヒットしなければ直ちに破棄される。こ
れは、このような場合であっても、通常、１アドレス指
定のみを行う必要があることを意味する。第１の候補ビ
ット・パターンがヒットを与える場合においてのみ、第
２のテーブル内の第２の部分候補ビット・パターンによ
り第２のアドレス指定を行う必要がある。

【００５６】図４Ｂは本発明の更に進めた実施例の変形
のフローチャートを示す。このフローチャートは、テー
ブルを２つの部分テーブルに分割した場合を示す。最初
の３ステップ、即ちステップ４１０、適応ステップ４２
０及び抽出ステップ４３０は、基本的には、前述の図４
Ａの説明により動作するものでよい。以前のアドレス指
定ステップは、ここで２つの部分に分割され、その第１
の部分アドレス指定ステップ４４２が第１の部分テーブ
ルをアドレス指定するために、抽出ステップ４３０から
候補ビット・パターンの第１半分を使用する。使用する
両部分テーブルは、前述のように、予め適当に定義され
る。第１の部分アドレス指定は、少なくともそれがヒッ
トであるか否かの情報を与える。第１の部分アドレス指
定がヒットでないことを表示しているときは、第１の部
分試験ステップ４５２によりその候補ビット・パターン
の全体を破棄して、手順は「まだデータがあるか」の試
験ステップ４７０に続く。逆に、第１の部分アドレス指
定がヒットを表示しているときは、第１の部分試験ステ
ップ４５２が手順を第２の部分試験ステップ４４４に引
き渡す。

【００５７】第２の部分試験ステップ４４４は、第２の
部分テーブルをアドレス指定するために候補ビット・パ
ターンの第２半分を使用する。第２の部分アドレス指定
がヒットを表示していない場合は、第２の部分試験ステ
ップ４５４により、候補ビット・パターンの全体を破棄
して、手順は「更に他のデータ」の試験ステップ４７０
に引き渡される。逆に、第２の部分アドレス指定がヒッ
トを表示しているときは、第２の試験ステップ４５４が
手順を処理ステップ４６０に引き渡す。処理ステップ４
６０は、本質的には、以上の図４Ａに従って前述したよ
うに動作する。更に、試験ステップ４７０も本質的に
は、図４Ａに従って前述したように動作し、従っていつ
手順が終了すべきかを判断する。

【００５８】本発明は、純粋なハードウエア、純粋なソ
フトウェア、又はハードウエア及びソフトウェアの組み
合わせとして、装置形式により実施されてもよい。本発
明による方法は、ソフトウェア形式により実現されるの
であれば、大きなプログラムから完全に独立していて
も、又はその一部であってもよい。ソフトウェアは汎用
コンピュータに、若しくはディジタル信号プロセッサ
（ＤＳＰ）のような専用のコンピュータに適当に配置さ
れてもよい。図５及び図６は、本発明を装置形式による
２つの異なる方法を示し、単なる可能性のある実施例と
してみなされるべきでものである。

【００５９】図５は本発明による装置の一実施例、基本
的にハードウエアの形式によるブロック図を示す。ビッ
ト・ストリームの形式による情報の流れは５１５でアク
セス可能であり、候補ビット・パターン用の抽出ブロッ
ク５２０に供給される。抽出ブロック５２０は、情報の
流れ５１５を例えばシフト・レジスタ機能を利用して連
続的な直並列変換のように他のハードウエアに適応させ
る手段が適当に設けられる。抽出ブロック５２０には、
ＴＤＭＡシステムに使用する際に、例えばフレームを同
期させる手段が含まれていてもよい。

【００６０】この装置には本発明によりテーブルを記憶
する少なくとも一つのメモリ５３０が含まれる。メモリ
５３０は揮発性メモリであってもよいが、純粋にハード
ウエア形式による装置を除き、不揮発性であり、かつ本
発明によるテーブルによって予め定められたメモリ５３
０が好ましい。メモリ５３０内のテーブルは、抽出ブロ
ック５２０からの候補ビット・パターンによりアドレス
指定され、その結果を処理ブロック５４０に与えて、処
理ブロック５４０は候補ビット・パターンがヒットを発
生させるのか、又はさせないのかを確認する比較器のよ
うな手段を適当に有する。処理ブロック５４０は、例え
ばどのビット・パターンがヒットであったか、及び被検
索ビット・パターンからの候補ビット・パターン及び可
能性のある付加的な情報にいくつのエラーが存在したの
かのような結果５５５を可能性のある更なる処理用の他
の装置に適当に引き渡す。

【００６１】図５による各ブロックは、例えば更に複雑
な又はより簡単な回路による個別的なゲート若しくはメ
モリ、又は１若しくは１より多くの特定顧客向け回路
（ＡＳＩＣ−特定アプリケーションＩＣ）におけるゲー
ト機能を利用して構成されてもよい。

【００６２】図６は基本的にコンピュータにより実行さ
れるソフトウェア形式により本発明を用いる装置の一実
施例のブロック図を示す。コンピュータは少なくとも２
つのインターフェイス装置（Ｉ／Ｏ）６２０、６３０、
制御装置（ＣＰＵ）６６０、プログラム・メモリ（ＲＡ
Ｍ、ＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ）６
５０及びデータ・メモリ（ＲＡＭ、ＥＥＰＲＯＭ）６４
０を適当に備えている。例えば、ビット・ストリームの
形式による情報の流れは、６１５においてアクセス可能
であり、第１のインターフェイス装置６２０に供給され
る。第１のインターフェイス装置６２０は、なかでもア
ドレス及びデータ・バス・システム６７５を介して発生
する異なる装置間の情報転送に対して情報の流れを適応
させる。アドレス及びデータ・バス・システム６７５
は、必要とする全てのアドレス信号、データ信号及び制
御信号を全ての装置間と相互に接続させることを保証す
る手段と含む。

【００６３】制御装置６６０は、計算及び制御を実行
し、かつ全ての装置間における情報の流れを調整する。
例えば予め定められたプログラム・メモリ６５０は、本
発明による方法を装置が実行できるように、制御装置６
６０に対する命令を備えた制御プログラムを適当に含
む。データ・メモリ６４０、又は多分、プログラム・メ
モリ６５０は、本発明によるテーブルを含む。更に、デ
ータ・メモリ６４０は、なかんずく制御装置６６０が用
いる変数の固定記憶及び一時記憶用のスペースも、好ま
しくは、設けられている。

【００６４】更に、本発明を装置形式により実施する方
法の第２の例は、第２のインターフェイス装置６３０を
備えている。第２のインターフェイス装置６３０は、結
果６５５を多分まず記憶し、次いで転送するタスクを適
当に有する。他の装置に引き渡される情報及び結果の形
式は、特定の実施例により決定される。

【００６５】これらのブロック及び装置の全ては異なる
複数の装置により物理的に完全に独立して構成可能とさ
れ、更には各ブロックは複数の物理装置からなるもので
あってもよく、又は物理的に単一装置又はそれらの間に
おけるいくつかの変形からなるものでもよい。即ち、あ
る種のブロックは物理装置により構成され、また他方は
そのようには構成されていない。個別的な複数のブロッ
ク又はコンピュータの全体は、例えばタイム・シェアを
利用して他の機能と共有されてもよい。好ましい変形
は、前記方法をディジタル信号プロセッサにおける一部
として実行することである。

【００６６】本発明は以上で説明した実施例に限定され
るものではなく、本発明を特許請求の範囲内で変更する
ことができる。

【図面の簡単な説明】

【図１】ＴＤＭＡフレームを概要的に示す図。

【図２】移動電話システムにおける基地局のサービスエ
リアを概要的に示す図。

【図３】本発明の主要機能を概要的に示す図。

【図４】Ａは本発明による方法を示すフローチャート。
Ｂは本発明による更なる実施例を示すフローチャート。

【図５】本発明による装置の第１の実施例を示すブロッ
ク図。

【図６】本発明による装置の更なる実施例を示すブロッ
ク図。

【符号の説明】

５１５情報の流れ５２０抽出ブロック５３０メモリ５４０処理ブロック６２０、６３０インターフェイス装置（Ｉ／Ｏ）６４０データ・メモリ（ＲＡＭ、ＥＥＰＲＯＭ）６５０プログラム・メモリ（ＲＡＭ、ＲＯＭ、ＰＲＯ
Ｍ、ＥＰＲＯＭ、ＥＥＰＲＯＭ）６６０制御装置（ＣＰＵ）

Claims

【特許請求の範囲】

【請求項１】ビット・ストリームにおけるある数の所
定のビット・パターン、及び判断されたエラー・トレラ
ンス内で前記ビット・パターンの不正を検出する方法に
おいて、前記ビット・ストリームから判断した数のビット形式に
より候補ビット・パターンを形成するステップと、テーブル内の複数位置をアドレス指定するアドレスとし
て前記候補ビット・パターンを用いるステップであっ
て、前記テーブルにおける各位置は、前記位置のアドレスが所定のビット・パターンのうちの
いずれかと一致するか、又は前記不正が前記エラー・ト
レランス内に入るときは、ヒットを定義するヒット情報
であり、かつ他の位置ではミスを定義する前記ヒット情
報、及び前記ヒット情報がヒットを定義する位置で、そ
の位置のアドレスが前記ヒット情報がヒットを定義する
前記所定のビット・パターンからどのくらいずれている
のかを定義するエラー情報を備えているステップと、前記候補ビット・パターンによりアドレス指定される位
置における前記ヒット情報を評価して、判断された前記
エラー・トレランス内で前記所定のビット・パターンの
うちのいずれかの検出があったか否かを定義する結果を
生成するステップとを備えていることを特徴とするビッ
ト・パターン検出方法。
【請求項２】ヒットを定義する前記テーブル内の複数
位置における前記ヒット情報は、対応する複数位置が示
す前記所定のビット・パターンと同一であることを特徴
とする請求項１に記載の方法。
【請求項３】ヒットを定義する前記テーブル内の複数
位置における前記ヒット情報は、対応する複数の位置が
示す前記所定のビット・パターンに対する基準と同一で
あることを特徴とする請求項１に記載の方法。
【請求項４】前記テーブルは少なくとも２つの部分テ
ーブルからなり、かつ前記テーブルのアドレス指定は、
前記候補ビット・パターンの対応する部分を有する各部
分テーブルについて、前記部分テーブルにおけるヒット
情報がヒットを定義している限り、逐次的に発生し、か
つ前記部分テーブルにおける前記ヒット情報がミスを定
義するか又は最後の部分テーブルをアドレス指定したも
のであれば、前記アドレス指定された前記部分テーブル
からの前記ヒット情報を評価し、かつ部分テーブルのヒ
ット情報にミスが発生したのであれば、前記候補ビット
・パターンの全体を破棄することを特徴とする請求項１
から請求項３までのいずれかに記載の方法。
【請求項５】前記ビット・ストリームにおける所定の
ビット・パターンを検出する時間位置は、その結果によ
り判断されることを特徴とする請求項１から請求項４ま
でのいずれかに記載の方法。
【請求項６】前記所定のビット・パターンは送信機と
受信機との間のビット・ストリームを同期するために用
いられる同期ワードであることを特徴とする請求項１か
ら請求項５までのいずれかに記載の方法。
【請求項７】ビット・ストリーム（５１５、６１５）
におけるある数の所定のビット・パターン、及び決定さ
れたエラー・トレランス内で前記ビット・パターンの不
正を検出する装置において、前記ビット・ストリームから所定数のビットの候補ビッ
ト・パターンを形成するように配列された抽出手段（５
２０、６２０、６６０）と、ある数のアドレス可能な位置により配列された少なくと
も一つのテーブル（５３０、６４０、６５０）であっ
て、前記テーブルにおける各位置が、前記位置のアドレスが前記所定のビット・パターンのう
ちのいずれと一致するか、又は前記不正が前記エラー・
トレランス内に入るときは、ヒットを定義するヒット情
報であり、かつ他の位置ではミスを定義する前記ヒット
情報、及び前記ヒット情報がヒットを定義する位置で、
前記ヒット情報がヒットを定義する前記所定のビット・
パターンから、前記位置のアドレスがどのくらいずれて
いるのかを定義するエラー情報を備えている前記テーブ
ルと、前記候補ビット・パターンにより前記テーブルをアドレ
ス指定するように配列されたアドレス指定手段（５２
０、６６０）であって、前記テーブルがヒット情報及び
対応する複数位置からのエラー情報を与えるアドレス指
定手段と、前記テーブルの前記候補ビット・パターンのアドレス指
定からの前記ヒット情報を評価するように配列され、前
記評価から、判断された前記エラー・トレランス内で前
記所定のビット・パターンについての何らかの検出が存
在するか否かを定義する結果を生成する評価手段（５４
０、６６０）とを含むことを特徴とするビット・パター
ン検出装置。
【請求項８】ヒットを定義する前記複数位置における
前記ヒット情報は、対応する位置が示す前記所定のビッ
ト・パターンと同一であることを特徴とする請求項７に
記載の装置。
【請求項９】ヒットを定義する複数位置における前記
ヒット情報は、対応する位置が示す前記所定のビット・
パターンに対する基準と同一であることを特徴とする請
求項７に記載の装置。
【請求項１０】前記テーブルは少なくとも２つの部分
テーブルからなり、かつ前記アドレス指定手段は、前記
部分テーブルにおける前記ヒット情報がヒットを定義す
る限り、前記候補ビット・パターンの対応する部分によ
り各部分テーブルをアドレス指定し、かつ前記部分テー
ブルにおける前記ヒット情報がミスを定義する、又は最
後の部分テーブルをアドレス指定したときは、前記評価
手段がアドレス指定された前記部分テーブルからの前記
ヒット情報を評価し、また部分テーブルのヒット情報に
ミスが発生したときは、前記候補ビット・パターンの全
体を破棄することを特徴とする請求項７から請求項９ま
でのいずれかに記載の装置。
【請求項１１】前記所定のビット・パターンは送信機
と受信機との間のビット・ストリームを同期するために
用いられる同期ワードであることを特徴とする請求項７
から請求項１０までのいずれかに記載の装置。
【請求項１２】前記所定のビット・パターンは送信機
と受信機との間のビット・ストリームを同期するために
用いられる同期ワードであることを特徴とする請求項７
から請求項１０までのいずれかに記載の装置。
【請求項１３】前記抽出手段、前記アドレス指定手段
及び前記評価手段は、ディジタル信号プロセッサに含ま
れていることを特徴とする請求項１２に記載の装置。
【請求項１４】ビット・ストリーム（５１５、６１
５）におけるある数の所定のビット・パターン、及び判
断されたエラー・トレランス内で前記ビット・パターン
の不正を検出するシステムであって、前記所定のビット
・パターンが第１及び第２の部分ビット・パターンによ
り構成され、かつ部分ビット・パターンの不正が第１及
び第２の部分不正により構成されるシステムにおいて、ビット・ストリームから所定数のビットの候補ビット・
パターンを形成するように配列された抽出手段（５２
０、６２０、６６９）と、前記候補ビット・パターンから２つの部分候補ビット・
パターンを形成するように配列された手段（５２０、６
２０、６６０）と、ある数のアドレス可能位置により配列された第１及び第
２の部分テーブル（５３０、６４０、６５０）であっ
て、両部分テーブルの各位置は、前記位置の割り付けられたアドレスがそれぞれ前記第１
又は第２の部分ビット・パターンのうちのいずれかと、
又はそれぞれ前記第１又は第２の部分不正と一致すると
きは、ヒットを定義し、かつ他の位置ではミスを定義す
る前記ヒット情報を含み、更に前記第２の部分テーブル
における各位置は、前記ヒット情報がヒットを定義する位置で、前記ヒット
情報がヒットを定義する前記所定のビット・パターンか
ら前記位置のアドレスがどのくらいずれているのかを定
義するエラー情報を含む前記第１及び第２の部分テーブ
ルと、前記第１の候補ビット・パターンにより前記第１の部分
テーブルをアドレス指定するように配列されて、前記ヒ
ット情報からミスが発生するときは、前記候補ビット・
パターンの全体を破棄し、また前記ヒット情報からヒッ
トが発生するときは、前記第２の部分候補ビット・パタ
ーンにより前記第２の部分テーブルを連続してアドレス
指定し、これによって前記第２の部分テーブルが対応す
る複数位置からヒット情報及びエラー情報を与えるアド
レス指定手段（５２０、６６０）と、それぞれの部分テーブル内のそれぞれの部分候補ビット
・パターンのアドレス指定によりヒット情報を評価する
ように配列され、前記評価により、前記所定のビット・
パターンのうちのいずれかにエラー・トレランスによる
検出が存在するか否かを定義する結果を生成する評価手
段（５４０、６６０）とを含むビット・パターン検出シ
ステム。