JPH1028091A

JPH1028091A - 光ファイバで送信されるデジタル・データをエンコードおよびデコードする回路および方法

Info

Publication number: JPH1028091A
Application number: JP8357598A
Authority: JP
Inventors: Ray D Sundstrom; レイ・デー・サンドストロム; Daniel B Schwartz; ダニエル・ビー・スクワーツ; Christopher K Y Chun; クリストファー・ケイ・ワイ・チュン; Stephen G Shook; ステファン・ジー・シュック
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1996-01-02
Filing date: 1996-12-26
Publication date: 1998-01-27
Anticipated expiration: 2016-12-26
Also published as: JP4057085B2; US5673130A

Abstract

(57)【要約】【課題】連続論理状態が続く場合にデータ・エラーを
防止するデータ送信回路を提供する。【解決手段】データ送信機（１２）は、並列データを
光パルスとして光チャネル（１４）を通じて送信する。
データ受信機（１６）は光パルスを電圧レベルに再変換
し、この電圧レベルを基準コンデンサ電圧（４２）と比
較する。コンデンサ電圧は、論理値を検出する際の適正
なノイズ・マージンのために、中間範囲値を維持しなけ
ればならない。同一論理状態が連続する長い列がある
と、コンデンサの電圧をデータ電圧近くに充電または放
電するため、データ・エラーの原因となる。このデータ
・エラーを防止するために、ビット反転によってデータ
をエンコードし、同一論理状態の長い列を分断する。エ
ンコード処理情報は、送信クロックとして、データをは
別にデータ受信機に送信される。デコード処理情報が取
り込まれ、エンコード・データを変換し、適正な論理状
態に戻すことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般的にデータ送
信に関し、更に特定すれば、並列送信データのエンコー
ドおよびデコード処理に関するものである。

【０００２】

【従来の技術】最近の通信システムの主要な機能は、あ
る局から他の局へデジタル・データを送信することであ
る。例えば、ある局所コンピュータは離れたコンピュー
タにデータを送らなければならない場合がある。あるい
は、遠隔通信システムにおいて、一方の局で音声データ
をデジタル的にエンコードし、離れた局に送信すること
ができる。データ・スループットの向上および効率向上
を達成するために、常にデータ送信速度の高速化が要求
されている。

【０００３】従来技術においては、デジタル・データ
は、局所局から遠隔局へ、典型的に銅で作られた金属導
体に沿って直列または並列に送られている。バス・ドラ
イバが金属導体の容量を、高電圧（論理１）および低電
圧（論理０）に、充電および放電する。金属導体に沿っ
たデータ送信は、固有の導体容量のために、帯域、即
ち、１秒当たりの送信ビット数に限界がある。データ送
信速度を高めるためには、バス・ドライバに供給する電
力を増やし、金属導体の充電および放電を素速く行える
ようにする。しかしながら、バス・ドライバへの電力を
増やしても、それは１点で作用するに過ぎない。金属導
体上で高いデータ速度を得ようとすると、導体間の誘導
性クロストークのような別の問題が発生し、干渉やデー
タ・エラーに至ることになる。長距離では、典型的に、
データは直列フォーマットに変換され、遮蔽同軸ケーブ
ルを通じて送信される。多くの場合、長距離における遮
蔽同軸ケーブルを通じた直列データ送信の実際上の限界
は、１秒当たり１００．０メガビット（Ｍｂｉｔ／ｓ）
である。

【０００４】従来技術では既知の別のタイプのデータ送
信に、光ファイバによるものがある。光ファイバデータ
送信システムでは、直列デジタル・データが送信用レー
ザ・ダイオードを駆動し、光パルスを発生する。この光
パルスが薄いガラスまたはプラスチック・ファイバに沿
って移動する。光ファイバの終端にあるフォト・ダイオ
ードがこの光パルスを受信し、この信号を電流に変換
し、これを更に、トランスインピーダンス増幅器(trans
impedance amplifier)によって電圧に変換する。このデ
ータ電圧を基準電圧と比較し、データが論理１か論理０
かを判定する。光ファイバには、金属導体のように、克
服すべき容量がない。その結果、データは大幅に高いデ
ータ速度で光ファイバを通じて直列に移動可能であり、
データ速度は多くの場合１秒当たり１．０ギガビット
（ＧＢｉｔ／ｓ）を越える。通常、並列データは、単一
光ファイバに沿った送信のために、直列データ・ストリ
ームに変換され、受信端において、再び並列フォーマッ
トに変換される。

【０００５】各チャネルについて、データ受信機は光パ
ルスを電圧レベルに変換し、この電圧レベルを、典型的
にコンデンサに記憶されている基準電圧と比較する。基
準電圧は、データ電圧が明確に基準電圧の上（論理１）
または下（論理０）となる、適正なノイズ・マージンの
ための中央範囲値を維持しなければならない。論理１ま
たは論理０が連続する長い列は、コンデンサの基準電圧
をデータ電圧付近にまで充電または放電させる。データ
受信機はそのノイズ・マージンを失い、コンデンサの基
準電圧がいずれかのデータ電圧レベルに近付くと、論理
１または論理０を検出できなくなる恐れがある。

【０００６】

【発明が解決しようとする課題】したがって、論理１ま
たは論理０が連続する長い列に対しても、コンデンサの
基準電圧のための中央範囲値を維持することによって、
高いノイズ・マージンを維持する必要がある。

【０００７】

【課題を解決するための手段】上記課題を解決するため
に、本発明は並列送信データのエンコードおよびデコー
ド処理を行うデータ送信回路を提供する。このデータ送
信回路は、並列データを光パルスとして多数の光チャネ
ルを通じて送信するデータ送信機と、光パルスを電圧レ
ベルに再変換し、この電圧レベルを基準コンデンサ電圧
と比較するデータ受信機とを含む。コンデンサ電圧は、
論理１および論理０を検出する際の適正なノイズ・マー
ジンのために、中間範囲値を維持しなければならない。
論理１または論理０が連続する長い列があると、コンデ
ンサの電圧をデータ電圧と同じレベルに向けて充電また
は放電するため、データ・エラーの原因となる。このデ
ータ・エラーを防止するために、あるビットを反転する
ことによってこのデータをエンコードし、同一論理状態
が連続する長い列を分断する。エンコード処理情報は、
送信クロックとして、別の光ファイバ・チャネルを通じ
て、データ受信機に送信される。デコード処理情報が取
り込まれ、エンコード・データを変換し、適正な論理状
態に戻すことができる。

【０００８】

【発明の実施の形態】図１を参照すると、データ通信シ
ステム１０が示されている。データ送信機１２は、光フ
ァイバ・チャネル１４上で、データを並列にデータ受信
機１６に送信する。各光ファイバ・チャネルは、直径が
５．０ミクロンないし１００．０ミクロンの範囲の薄い
ガラスまたはプラスチック・ファイバであり、光パルス
を伝搬する。一実施例では、１０本の別個の光ファイバ
・チャネル１４があり、その内９本はデータおよびパリ
ティ用であり、１本は送信クロック用である。あるい
は、送信機１２は、導電体を通じて、電気信号をデータ
受信機１６に送信することもできる。エンコーダ１８
は、エンコード・クロック(ENCODE CLOCK)信号およびエ
ンコード反転(ENCODEINVERT)信号をデータ送信機１２に
供給する。また、エンコーダ１８は、送信クロック(TRA
NSMITTEDCLOCK)をデコーダ２０に供給する。デコーダ２
０は、デコード・クロック(DECODE CLOCK)信号およびデ
コード反転(DECODEINVERT)信号をデータ受信機に１６に
供給する。エンコーダ１８およびデコーダ２０について
は、以下で更に詳細に論じることにする。データ送信機
１２は、局所コンピュータ・システムまたは遠隔通信局
の一部とすることができ、データ受信機１６は遠隔コン
ピュータまたは遠隔通信局の一部である。データ送信機
１２は９ビットの並列デジタル・データ・ワードＤＡＴ
ＡＩＮ（８ビットのデータと１ビットのパリティ）を
受信し、９本の別個の光ファイバを通じて、並列データ
を光パルスとして送信する。データ受信機１６は９個の
光ファイバ・チャネルを受信し、そのデータをデジタル
出力信号ＤＡＴＡＯＵＴに再度変換する。

【０００９】図１には、データ送信機１２が更に詳しく
示されている。データ送信機１２は、一方の入力が入力
デジタル・データ・ワードの１ビットを受信するように
結合された、排他的ＯＲゲート２６を含む。データ送信
機１２は、このような排他的ＯＲゲート２６を９個有す
る。各排他的ＯＲゲート２６の第２入力は、エンコード
反転信号を受信する。エンコード反転信号が論理０のと
き、排他的ＯＲゲート２６は、その出力に、同一状態を
データ信号として供給する。排他的ＯＲゲート２６の出
力は、フリップフロップ２８のデータ入力に結合されて
いる。データ送信機１２はこのようなフリップフロップ
２８を９個有する。各フリップフロップ２８のクロック
入力は、エンコード・クロック信号を受信する。フリッ
プフロップ２８のＱ出力は、光ドライバ３０に結合され
ている。光ドライバ３０は駆動電流をレーザ・ダイオー
ド３２に供給する。レーザ・ダイオード３２は、光ドラ
イバ３０からの駆動電流に応答して、光パルスを発生す
る。光パルスは、論理１を示す高輝度状態から、論理０
を示す低輝度状態に遷移する。データ速度を高めるため
には、典型的に、レーザ・ダイオード３２からの発光
を、論理１に対して最大オンには設定しないか、あるい
は論理０に対して最大オフには設定しない。レーザ・ダ
イオード３２をオンするのに必要なスレシホルド駆動電
流は、約２．０ミリアンペア（ｍａ）である。論理０
は、最大駆動電流定格が５．０ｍａとした場合、２．５
ｍａの駆動電流によるレーザ・ダイオード３２からの照
明である。また、論理１は、４．０ｍａの駆動電流によ
るレーザ・ダイオード３２からの照明である。データ送
信機１２は、各９ビットのデジタル・データ・ワード毎
に、図２に示すような回路を有し、各ファイバ・チャネ
ル１４に沿って送信する。

【００１０】データ受信機１６を図３に示す。このデー
タ受信機１６は、ファイバ・チャネル１４の１本からの
受信データ信号に対応する光パルスを受光する、フォト
・ダイオード３６を含む。フォト・ダイオード３６は、
受信した光パルスに応答して、電流を発生する。フォト
・ダイオード３６からの電流は、フィードバック抵抗４
０を有するトランスインピーダンス増幅器(transimpeda
nce amplifier)３８によって処理され、その出力に電圧
を発生する。増幅器３８からの電圧は、差動増幅器４４
によって、コンデンサ４２間に記憶されている電圧と比
較される。増幅器４４の差分出力は差動増幅器４６に結
合され、差動増幅器４６は、受信したデータ信号の状態
に基づいて、コンデンサの充電および放電を行う。受信
データ信号が高状態の場合、コンデンサ４２間の電圧を
上昇させる。受信データ信号が低状態の場合、コンデン
サ４２間の電圧を低下させる。

【００１１】コンデンサ４２間の平均ＤＣ電圧は、その
最低および最高充電レベルの中間であると仮定する。増
幅器３８からの電圧がコンデンサ４２間の電圧よりも高
い場合、増幅器４４の非反転出力はその反転出力よりも
大きくなる。差動増幅器５０の出力信号は高となり、論
理１を受信したことを示す。増幅器３８からの電圧がコ
ンデンサ４２間の電圧より低い場合、増幅器４４の非反
転出力はその反転出力よりも低くなる。差動増幅器５０
の出力信号は低となり、論理０を受信したことを示す。
回路素子３６〜５０は、データ受信機１６の受信部分を
構成する。

【００１２】排他的ＯＲゲート５２は、増幅器５０から
の出力信号を受信するように結合された１つの入力と、
デコード反転信号を受信する第２入力とを有する。デコ
ード反転信号が論理０のとき、排他的ＯＲゲート５２
は、増幅器５０からのデータ信号と同じ状態を、その出
力に発生する。デコード反転信号が論理１のとき、排他
的ＯＲゲート５２は、増幅器５０からのデータ信号とは
反対の状態を、その出力に発生する。排他的ＯＲゲート
５２の出力は、フリップフロップ５４のデータ入力に結
合されている。フリップフロップ５４のクロック入力
は、デコード・クロック信号を受信する。フリップフリ
ップ５４のＱ出力は、データ受信機１６に対して、デー
タ出力信号(DATA OUT)の１ビットを供給する。データ受
信機１６は、ファイバ・チャネル１４から受信したデジ
タル・データ信号の各ビットに対して、図３に示すよう
な回路を有する。

【００１３】適正な動作のためには、コンデンサ４２間
の電圧がある平均ＤＣレベルに留ることが重要である。
受信したデータ信号の論理状態が、ある時間の間一定の
論理１に滞留する場合、即ち、２０以上の論理１が連続
する場合、コンデンサ４２が充電して、増幅器３８から
の論理１の電圧レベルに近付くレベルに上昇する可能性
がある。あるいは、受信したデータ信号の論理状態があ
る時間の間一定の論理０に滞留する場合、即ち、２０以
上の論理０が連続する場合、コンデンサ４２は放電し
て、増幅器３８からの論理０の電圧レベルに近付くレベ
ルに低下する可能性がある。いずれの場合も、受信回路
は、コンデンサ４２間に記憶されているスレシホルド・
レベルがデータ電圧レベルに近付くために、論理１また
は論理０を検出する能力において、そのノイズ・マージ
ンを失うことになる。増幅器４４は、増幅器３８からの
データ電圧がコンデンサ４２間に記憶されているスレシ
ホルド・レベルよりも明らかに大きいかあるいは小さく
なければ、論理１または論理０を区別することができな
い。コンデンサ４２間の電圧が増幅器３８からの論理１
および論理０に対応する電圧レベルに近付くと、その結
果、データ検出エラーを発生する可能性がある。理想的
には、受信データ信号が５０％のデューティ比を有する
場合、即ち、高および低を交互に繰り返す場合（高−低
−高−低）、コンデンサは、放電されるのと同じだけ充
電されるので、平均ＤＣ値に留る。いずれかの状態を検
出するためのノイズ・マージンは、平均ＤＣレベルがそ
の全範囲の中間に留るときに最大となる。

【００１４】しかしながら、データ信号は、典型的に、
理想的な５０％デューティ・サイクルを有することはな
い。ほとんどが０論理または他方である長い列を受信す
るのが一般的である。本発明の一部として、データ受信
機１２は送信データ信号にスクランブルをかけ、規則的
な間隔でデータを反転させるようにしている。エンコー
ド反転信号およびエンコード・クロック信号が、データ
送信機１２において、データ・ビットのスクランブル処
理を制御する。例えば、図４の時刻ｔ₁ ないしｔ₅ の間
では、エンコード反転信号は論理１であり、排他的ＯＲ
ゲート２６によって、エンコード・データ信号はデータ
入力信号の補数となる。図４の時刻ｔ₅ないしｔ₇ の間
では、エンコード反転信号は論理０であり、エンコード
・データ信号はデータ入力信号と同一状態にある。規則
的に反転させれば、反対の論理状態を分散させることに
よって、同一論理状態を有するデータ信号の長い列を分
断し、ノイズ・マージンに悪影響を与えデータ検出エラ
ーの原因となり得るレベルに、コンデンサ４２を充電ま
たは放電することを回避することを保証する。

【００１５】論理１の長い列を送信すると仮定する。デ
ータ送信機１２はこのデータ信号のあるビットを反転
し、論理１と共に論理０も規則的に送信する。論理０は
実際には論理１とスクランブルされ、データ受信機１６
において論理１に再度変換する必要はない。あるいは、
論理０の長い列を送信する場合、データ送信機１２はデ
ータ信号のあるビットを反転し、論理０と共に論理１も
規則的に送信する。論理１は論理０とスクランブルさ
れ、データ受信機１６において論理０に再度変換する必
要はない。スクランブルされた反転論理状態によって、
論理１状態を分散させることにより、コンデンサ４２が
平均ＤＣ値に充電された状態を維持するのである。

【００１６】送信データ・ストリームについては、規則
的にデータが反転していれば、理想的な５０％デューテ
ィ・サイクルを達成する必要はない。平均的に、多数の
論理１の後には、いずれ多数の論理０が来るものであ
る。規則的な反転によって、論理１のあるものが論理０
としてスクランブルされ、論理０のあるものが論理１と
してスクランブルされる。データ受信機１６が受信デー
タ・ストリームにおいて規則的に分散された論理１およ
び論理０を受信すると、コンデンサ４２は、その最低値
および最高値のほぼ中間の平均ＤＣ電圧を維持する。

【００１７】まず、入力データをスクランブルするため
のエンコード処理アルゴリズムについて検討する。エン
コーダ１８は、８００ＭＨｚで動作するエンコード・ク
ロックを発生するクロック源（図示せず）を含む。図４
を参照のこと。データ入力信号のデータ速度はチャネル
当たり８００ＭＢｉｔ／ｓである。エンコード反転信号
は、いつデータのスクランブルを行うか、即ち、いつデ
ータを反転するかを制御する。データを規則的に反転す
るためのエンコード処理アルゴリズムには多くの異なっ
たものがある。一実施例では、エンコード反転信号は、
図４に示すように、エンコード・クロックをＮで分周し
たものであり、「Ｎ」は例えば、Ｎ＝８のように、いず
れかの値である。図５のフリップフロップ６０，６２，
６７は８分周回路として動作する。図４の時刻ｔ₁ の直
後では、エンコード反転信号は論理１となっている。図
２の排他的ＯＲゲート２６は論理１データ信号を反転
し、論理０のエンコード・データ信号を、フリップフロ
ップ２８のデータ入力に供給する。フリップフロップ２
８のＱ出力は、エンコード・クロックの立ち上がりエッ
ジで、論理０に移行する。光ドライバ３０は、２．５ｍ
ａの駆動電流をレーザ・ダイオード３２に供給し、実際
のデータが論理０であっても、光ファイバ・チャネル１
４を通じて論理０を送信する。エンコード反転信号が論
理１である時間の間、排他的ＯＲゲート２６は、データ
入力信号の全ビットの補数を取り、光ファイバ・チャネ
ル１４を通じて送信する。

【００１８】別のデータ・エンコード処理アルゴリズム
として、ランダム・ビット発生器が論理１および論理０
の間でエンコード反転信号をランダムに発生するという
ものもある。平均すると、ランダム・ビット発生器は、
長い期間では、その半分の期間エンコード反転信号を論
理１に、そして半分の期間論理０にすることになる。更
に他の実施例には、カウンタ（図示せず）が連続する論
理状態の数を追跡するものがある。入力データ・ワード
の各ビット毎に１つのカウンタがある。これらのカウン
タは、対応するデータ・ビットの論理状態が変化する毎
にリセットされる。いずれかのカウンタが、例えば、１
０の値に達して、同一論理状態で１０個のビットが連続
したことを示すと、エンコード反転信号は状態を変化
し、全てのカウンタがリセットされる。いずれのエンコ
ード処理アルゴリズムでも、エンコード反転信号は、あ
る長い期間を考えた場合、それが低であるのとほぼ同じ
時間量の間高となるようにしなければならない。

【００１９】データ受信機１６は、どのデータがデータ
送信機１２によってスクランブル、即ち、反転されたか
を知ることにより、もう一度反転を行ってデータをその
元の状態に戻すことができなければならない。送信クロ
ックをエンコード反転信号によってエンコードすること
によって、この情報が与えられる。図５において、エン
コード・クロックは、フリップフロップ６０のクロック
入力に印加される。フリップフロップ６０のＱ（反転）
出力は、フリップフロップ６０のデータ入力に結合され
ている。フリップフロップ６０のＱ出力は、フリップフ
ロップ６２のクロック入力と、ＡＮＤゲート６４および
ＯＲゲート６６各々の一方の入力に結合されている。フ
リップフロップ６２のＱ（反転）出力は、そのデータ入
力に結合されている。フリップフロップ６２のＱ出力
は、ＡＮＤゲート６４およびＯＲゲート６６の第２入力
と、フリップフロップ６７のクロック入力とに結合され
ている。フリップフロップ６７のＱ（反転）出力は、そ
のデータ入力に結合されている。ＡＮＤゲート６４およ
びＯＲゲート６６の出力は、マルチプレクサ６８の第１
および第２入力に結合されている。マルチプレクサ６８
は、フリップフロップ６７のＱ出力からのエンコード反
転信号によって制御される。マルチプレクサ６８の出力
は、駆動電流をレーザ・ダイオードに供給する光ドライ
バ７０に送出される。レーザ・ダイオード７２は、この
光ドライバ７０からの駆動電流に応答して、光パルスを
発生する。光パルスは、送信クロックに対して、論理１
を示す高輝度状態から、論理０を表わす低輝度状態に遷
移する。フリップフロップ７４のデータ入力は、フリッ
プフロップ６７のＱ出力からエンコード反転信号を受信
し、一方、フリップフロップ７４のクロック入力はフリ
ップフロップ６０のＱ出力に結合されている。フリップ
フロップ７４のＱ出力は、フリップフロップ７４による
エンコード・クロック２つ分の遅延の後、データ送信機
１２にエンコード反転信号を続けて送出する。

【００２０】フリップフロップ６０のＱ出力は、エンコ
ード・クロックの周波数の半分である。同様に、フリッ
プフロップ６２のＱ出力は、フリップフロップ６０のＱ
出力の周波数の半分、即ち、エンコード・クロックの周
波数の１／４である。フリップフロップ６７のＱ出力
は、フリップフロップ６２のＱ出力の周波数の半分、即
ち、エンコード・クロックの周波数の１／８である。Ａ
ＮＤゲート６４の出力は、フリップフロップ６０，６２
のＱ出力が双方とも論理１のときにのみ、論理１とな
る。ＯＲゲート６６の出力は、フリップフロップ６０ま
たは６２のいずれかが論理１のときに、論理１となる。
エンコード反転信号が論理０のとき、マルチプレクサ６
８はＡＮＤゲート６４の出力信号を通す。エンコード反
転信号が論理１のとき、マルチプレクサ６８は、ＯＲゲ
ート６６の出力信号を通す。マルチプレクサ６８から結
果的に得られる波形を、図４の送信クロックとして示
す。

【００２１】送信クロックの波形は、エンコード反転信
号によってパルス幅変調され、エンコード反転信号が論
理１の場合、エンコード・クロック４周期の間におい
て、エンコード・クロックの３周期（ｔ₀からｔ₂および
ｔ₆からｔ₈）の間送信クロックは論理１となり、エンコ
ード・クロックの１周期（ｔ₂からｔ₃およびｔ₈から
ｔ₉）の間論理０となる。エンコード反転信号が論理０
の場合、次のエンコード・クロック４周期の間におい
て、送信クロックは、エンコード・クロックの１周期
（ｔ₃からｔ₄）の間論理１であり、エンコード・クロッ
クの３周期（ｔ₄からｔ₆）の間論理０である。このよう
に、送信クロックは、エンコード反転信号によって、デ
ータ・エンコード処理情報でエンコードされる。フリッ
プフロップ７４はエンコード反転信号をエンコード・ク
ロック２周期分だけ遅延させることによって、エンコー
ド・データ信号がデータ受信機１６に到達する前に、送
信クロックがデコーダ２０に到達し、デコード反転信号
を発生するための時間を与える。次に図６に移って、送
信クロック光パルスは、フォト・ダイオード７６によっ
て受光される。フォト・ダイオード７６は、受光した光
パルスに応答して、電流を発生する。フォト・ダイオー
ド７６からの電流は、フィードバック抵抗８０を有する
トランスインピーダンス増幅器７８によって処理され、
その出力に電圧を発生する。増幅器７８からの電圧は、
コンデンサ８２によってＡＣ結合され、増幅器８４にお
いて内部基準と比較される。増幅器８４の出力信号は、
その入力における電圧が内部基準よりも大きい場合論理
高となり、その入力における電圧が内部基準未満の場合
論理低となる。回路素子７６〜８４は、デコーダ２０の
受信部を構成する。別の実施例では、図３に示す受信部
３６〜５０および図４に示す受信部７６〜８４は相互交
換可能である。

【００２２】図６には、デジタル位相ロックループ（Ｐ
ＬＬ）も示されている。送信クロックは位相検出器８６
の第１入力印加され、位相検出器８６は、チャージ・ポ
ンプ８８のために、アップ制御信号とダウン制御信号と
を発生する。チャージ・ポンプ８８の出力は、ループ・
ノード９０を駆動し、ループ・ノード９０と接地電位と
の間に結合されているコンデンサ（図示せず）を含む、
ロー・パス・ループ・フィルタ９２の充電および放電を
行う。ループ・ノード９０におけるループ電圧は、デコ
ード・クロックを発生する電圧制御発振器（ＶＣＯ）９
４を制御する。デコード・クロックは、送信クロックか
ら得られ、データ受信機１６内の各フリップフロップ５
４のクロック入力を制御し、データ出力信号の８ビット
全てを同期させる。デコード・クロック信号は、４分周
回路９６によって周波数分割され、位相検出器８６の第
２入力に印加される復元クロック信号を発生する。ＰＬ
Ｌは送信クロックの立ち上がりエッジを検出し、図４に
示すような復元クロックを発生する。

【００２３】アップ制御信号は、ループ電圧を高めるこ
とによってＶＣＯ９４の出力周波数を上昇させ、一方ダ
ウン制御信号はループ電圧を低くすることによってＶＣ
Ｏ９４の出力を低下させる。アップおよびダウン制御信
号のパルス幅は、ループ・フィルタ９２に転送される電
荷量を決定する。入力信号送信クロックと復元クロック
との間の位相差が大きい程、アップおよびダウン制御信
号のパルス幅も大きくなり、チャージ・ポンプ８８から
の充電電流の作用する時間が長くなり、位相差を最少に
するようにＶＣＯ周波数を変化させる電圧に向けて、ル
ープ・ノード９０を駆動する。このように、相互に排他
的なアップおよびダウン制御信号がＶＣＯ９４を駆動
し、位相検出器８６の第１および第２入力に印加される
信号間に、所定の位相関係を維持する。

【００２４】復元クロックは反転器９８によって反転さ
れ、フリップフロップ１００のクロック入力に印加され
る。したがって、フリップフロップ１００は、復元クロ
ックの立ち下がりエッジをクロック・オフ(clockoff)す
る。時刻ｔ₁ において、フリップフロップ１００は、そ
のデータ入力に印加された送信クロックをサンプルす
る。デコード反転信号は、フリップフロップ１００のＱ
出力において、論理１となる。時刻ｔ₅ において、フリ
ップフロップ１００は再び送信クロックをサンプルし、
デコード反転信号は論理０となる。デコード反転信号が
論理１の場合、排他的ＯＲゲート５２は、図３における
増幅器５０からの出力信号を反転し、一方デコード反転
信号が論理０の場合、同一論理状態を保持する。時刻ｔ
₀ないしｔ₁の間、デコード反転信号は論理０であるの
で、受信データの反転は起こらない。時刻ｔ₁ないしｔ₅
の間、デコード反転信号が論理１のとき、受信データは
反転されて、データ送信機１２によって既に反転されて
いた送信データをデコードし、送信された論理１と論理
０の数を平均化する。したがって、フリップフロップ５
４のＱ出力におけるデータ出力信号はデコードされて、
図４に見られるように、データ入力信号と同じ論理状態
に戻される。

【００２５】以上の説明から、本発明は複数の光チャネ
ルを通じて光パルスとして並列データを送信することが
認められよう。データ受信機は光パルスを電圧レベルに
再度変換し、このデータ電圧レベルを基準コンデンサ電
圧と比較する。コンデンサの電圧は、論理１および論理
０を検出する際の適正なノイズ・マージンのために、中
間範囲値を維持する。論理１または論理０が連続する長
い列は、いずれもコンデンサの電圧をデータの電圧と同
じレベルに充電または放電し、データ・エラーの原因と
なる。このデータ・エラーを防止するために、あるビッ
トを反転することによってデータをエンコードし、連続
する論理１または０の長い列を分断する。エンコード処
理情報およびクロック・タイミングは、他の光ファイバ
・チャネルを通じて、送信クロックとしてデータ受信機
に送信される。このエンコード処理情報を取り込むこと
によって、エンコードされているデータをデコードし、
適正な論理状態に戻す。送信クロックは、出力データの
同期も行う。

【００２６】以上、本発明の特定実施例について示しか
つ記載したが、更に他の変更や改良も当業者には想起さ
れよう。したがって、本発明はここに示した特定形態に
は限定されないことを理解され、本発明の精神および範
囲から逸脱しない全ての変更は特許請求の範囲に包含さ
れることを意図するものである。

【図面の簡単な説明】

【図１】データ送信システムを示すブロック図。

【図２】図１のデータ送信機を示すブロック図。

【図３】図１のデータ受信機を示すブロック図。

【図４】本発明の説明に有用な波形図。

【図５】図１のエンコーダを示すブロック図。

【図６】図１のデコーダを示すブロック図。

【符号の説明】

１０データ通信システム１２送信機１４光ファイバ・チャネル１６受信機１８エンコーダ２０デコーダ２６排他的ＯＲゲート２８フリップフロップ３０光ドライバ３２レーザ・ダイオード３６フォト・ダイオード３８トランスインピーダンス増幅器４２コンデンサ４４，４６差動増幅器５０増幅器５２排他的ＯＲゲート５４フリップフロップ６０，６２，６７，７４フリップフロップ６４ＡＮＤゲート６６ＯＲゲート６８マルチプレクサ７０光ドライバ７６フォト・ダイオード７８トランスインピーダンス増幅器８０フィードバック抵抗８２コンデンサ８６位相検出器８８チャージ・ポンプ９０ループ・ノード９２ロー・パス・ループ・フィルタ９４電圧制御発振器９６４分周回路９８反転器１００フリップフロップ

───────────────────────────────────────────────────── フロントページの続き (72)発明者クリストファー・ケイ・ワイ・チュンアメリカ合衆国アリゾナ州ギルバート、サウス・オーク・ストリート425 (72)発明者ステファン・ジー・シュックアメリカ合衆国アリゾナ州ギルバート、ウエスト・オリーブ・アベニュー1068

Claims

【特許請求の範囲】

【請求項１】データ送信回路であって：入力データを受
信し、エンコード反転信号に応答して前記入力データの
補数を取り、エンコード・データとして第１チャネルを
通じて送信するように結合されたデータ送信機（１
２）；エンコード処理アルゴリズムにしたがって前記デ
−タ送信機に対する前記エンコード反転信号を発生し、
前記エンコード反転信号によってエンコードされた送信
クロックを第２チャネルを通じて送信するエンコーダ
（１８）；前記エンコード・データを受信し、デコード
反転信号に応答して前記エンコード信号の補数を取り、
前記データ受信機の出力信号を発生するように結合され
たデータ受信機（１６）；および前記送信クロックを受
信し、前記送信クロックから前記デコード反転信号を復
元するように結合されたデコーダ（２０）；から成るこ
とを特徴とするデータ送信回路。
【請求項２】エンコード・データをチャネルを通じて送
信する方法であって：エンコード反転信号に応答して入
力データの補数を取り、第１チャネルを通じてエンコー
ド・データとして送信する段階；エンコード処理アルゴ
リズムにしたがって前記エンコード反転信号を発生し、
前記エンコード反転信号によってエンコードされた送信
クロックを、第２チャネルを通じて送信する段階；前記
エンコード・データを受信し、デコード反転信号に応答
して前記エンコード・データの補数を取り、出力信号を
発生する段階；および前記送信クロックをデコードし、
前記デコード反転信号を復元する段階；から成ることを
特徴とする方法。