JPH10276200A - Ａｔｍ通信を用いたプロセッサ・ｉ／ｏ間通信方式 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 複数プロセッサでＩ／Ｏ装置を共有する場合
に、ATM網を使用し高速なデータ転送が可能なプロセッ
サＩ／Ｏ装置間転送方式。 【解決手段】 プロセッサ１と、プロセッサ・メモリバ
ス４、および複数のＩ／Ｏコントローラ６から成るコン
ピュータシステムにおいて、Ｉ／Ｏコントローラとプロ
セッサ・メモリバス間の通信をATMセルで行うセル化復元
化手段１０とセル化復元化手段間のATM SW手段５および
複数のコンピュータシステム間のセル転送手段１００を
持つ。セル化復元化手段１０は、Ｉ／Ｏコントローラと
プロセッサ・メモリバス間の信号をセル化しATM SW手段
へ送信する。セル送信先の論理チャネルは、共有するＩ
／Ｏ装置のアドレスを予め共有するプロセッサ毎に分割
し、別々のATM論理チャネルを割り当てておく。受信側
のセル化復元化手段１０は、受信セルからプロセッサ・
メモリバスの信号を再生し、Ｉ／Ｏコントローラへ転送
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は，プロセッサとＩ／
Ｏ装置間の通信方式に係り，特にプロセッサとＩ／Ｏ装
置間の通信をＡＴＭの通信方式を用いた方式に関する。

【０００２】

【従来の技術】従来はプロセッサとＩ／Ｏ装置間の通信
は、コンピュータ内部であれば内部Ｉ／Ｏバスを、コン
ピュータ外部であれば専用の通信装置とそれに繋がるネ
ットワークまたはケーブルを用いて行なっていた。

【０００３】また、日立製作所、高橋氏、星氏（特願平
５ー２１７２０５）により複数のプロセッサ間の通信に
ATMを用いた方式が提案されているが、これはプロセッ
サ間にATMを適用することを目的としており、プロセッ
サと複数のＩ／Ｏ装置間の通信は従来のバス方式を用い
ている。

【０００４】また、外部Ｉ／Ｏ装置を複数のプロセッサ
で共有する手段としては、例えばＤＢＭＳ（データベー
スマネジメントシステム）等のソフトウエアによる競合
処理／管理が必要であった。

【０００５】

【発明が解決しようとする課題】本発明は、従来のプロ
セッサとＩ／Ｏ装置間のバスを用いた信号の通信の代わ
りに公衆／私設網に用いられるATM通信方式を用いるこ
とにより、コンピュータに接続するＩ／Ｏ装置をATMネ
ットワークにより接続することを提供する。

【０００６】さらに、複数のプロセッサによりＩ／Ｏ装
置を共有する場合に、本発明で提供される複数論理チャ
ネルを用いることにより、従来ソフトウエアで競合処理
／管理を行っていたときと比べハードウエアで高速なＩ
／Ｏ装置の共有を可能とすることを提供する。

【０００７】

【課題を解決するための手段】本発明のプロセッサとＩ
／Ｏ装置間の通信方式は、命令を実行する中央処理（プ
ロセッサ）手段（１）と、このプロセッサの命令やデー
タを一時格納する内部記憶（ＲＯＭ／ＲＡＭ等）手段
（２）と、プロセッサと内部記憶手段間の通信を行うプ
ロセッサ・メモリバス手段（４）と、命令結果やデータ
等を記憶する複数の外部記憶（ファイル等）手段（９）
と、コンピュータシステムへ入出力するＩ／Ｏ（モニ
タ、キーボード等）手段（７，８）と、これらの複数の
Ｉ／Ｏ装置と高速なプロセッサの速度調節，制御コマン
ドの実行等を行うＩ／Ｏコントローラ手段（６）とを有
するコンピュータシステムにおいて、Ｉ／Ｏコントロー
ラ手段とプロセッサ・メモリバス間の信号を非同期転送
モード（ＡＴＭ）のセルに生成する、または、生成され
た信号を元のプロセッサ・メモリバス上の信号に復元す
るセル化復元化手段（１０）と、上記のセル化復元化手
段間のセルをコンピュータシステム内で転送するATM SW
手段（５）または、セル化復元化手段間のセルを外部の
コンピュータシステムとの間で転送するATMネットワー
ク手段（１００）とを有している。

【０００８】さらに、複数のプロセッサおよび複数のＩ
／Ｏ装置を接続するATMネットワークでＩ／Ｏ装置を共
有する場合に、共有するＩ／Ｏ装置のアドレスの範囲を
共有するプロセッサ間で分割し通知する手順と、共有が
終われば分割したアドレスを共有するプロセッサ間で解
放し通知する手順と、分割されたＩ／Ｏアドレス空間
と、ATMの論理チャネル空間をATMセル化復元化手段でハ
ードウエアによりマッピングする手段を有している。

【０００９】さらに、プロセッサ・メモリバス信号を用
いてセル形成に必要な信号を生成する手段（２４）と、
生成された信号を、公衆または私設ATM網で用いられる
標準ATMセルのフォーマットに組み立てるAALフォーマッ
ト作成手段（２５）と、組み立てられたAALセルを伝送
路に転送する、または、伝送路のATMセルを受信するATM
/PHY層手段（２６）と、受信したATMセルを分解して信
号を取り出す手段（２９）と、取り出された信号からプ
ロセッサ・メモリバス信号を再生するバス信号再生手段
（２８）と、ネットワーク内で発生するのセル廃棄を検
出して再送制御や正常に受信した場合の応答制御、プロ
セッサバスの競合制御等の制御を行う制御手段（２７）
とからなる、ATMセル化復元化手段を有している。

【００１０】さらに、ATMセル化復元化手段の送信動作
においては、プロセッサ・メモリバス信号の特にコント
ロールバス信号をデコードする手段（６１）と、このデ
コードされた信号（７７）から選択される送信セルに記
入する送信セルペイロード種別および送信ペイロード長
信号（７０）を記憶する手段（６７）と、上記送信デコ
ード手段が生成する信号をソフトウエアで変更するか、
または、セルペイロード種別および送信ペイロード長信
号をソフトウエアで変更することを可能とするプロセッ
サ、メモリ手段（６３，６４）とを有し、受信動作にお
いては、受信セルペイロード種別および受信ペイロード
長信号（８２）をデコードする手段（８６）と、このデ
コードされた信号（９０）から選択されるプロセッサ・
メモリバスに記入するコントロールバス信号を記憶する
手段（９３）と、上記受信デコード手段が生成する信号
をソフトウエアで変更するか、または、コントロールバ
ス信号をソフトウエアで変更することを可能とする手段
（６３，６４）とからなるコントロールバス信号変換手
段を有している。

【００１１】さらにATMセル化復元化手段の送信動作に
おいては、プロセッサ・メモリバス信号のアドレスバス
信号をデコードする手段（６０）と、このデコードされ
た信号（７６）から選択される送信セルに記入する送信
論理チャネル識別子（VCI/VPI）（６９）を記憶する手
段（６６）と、上記送信デコード手段が生成する信号を
ソフトウエアで変更するか、または、送信論理チャネル
識別子（VCI/VPI）をソフトウエアで変更することを可
能とするプロセッサとメモリ手段（６３，６４）とを有
し、受信動作においては、受信論理チャネル識別子（VC
I/VPI）（８１）をデコードする手段（８５）と、受信
した送信側のアドレス信号をデコードして受信側のアド
レス信号を生成する手段（９９，９１）と、上記受信デ
コード手段が生成する信号をソフトウエアで変更するこ
とを可能とする手段からなるアドレスバス信号変換手段
を有している。

【００１２】さらに、中央処理（プロセッサ）手段
（１）と、内部記憶（ＲＯＭ／ＲＡＭ等）手段（２）
と、プロセッサ・メモリバス手段（４）と、複数の外部
記憶（ファイル等）手段（９）と、コンピュータシステ
ムへ入出力するＩ／Ｏ（モニタ、キーボード等）手段
（７，８）と、Ｉ／Ｏコントローラ手段（６）と、プロ
セッサ・メモリバス間信号をセルにする複数の上記まで
に示したセル化復元化手段（１０）と、セルをコンピュ
ータシステム内で転送するATM SW手段（５）とからなる
コンピュータシステム手段を有している。

【００１３】さらに、中央処理（プロセッサ）手段と、
内部記憶（ＲＯＭ／ＲＡＭ等）手段と、プロセッサ・メ
モリバス手段と、複数の外部記憶手段（ファイル等）手
段と、コンピュータシステムへ入出力するＩ／Ｏ（モニ
タ、キーボード等）手段と、Ｉ／Ｏコントローラ手段
と、上記までに記載したセル化復元化手段と、セルをコ
ンピュータシステム内で転送するATM SW手段と、共有Ｉ
／Ｏ装置のアドレス範囲をプロセッサ間で分割し通知す
る手段とを有するコンピュータシステム手段を有してい
る。

【００１４】本発明は、以上の構成を備えているので、
Ｉ／Ｏ装置の接続場所がコンピュータ内部または外部で
あっても同一の本発明の通信方式で接続できる。また、
ATMのネットワークは公衆／私設網で提供されるためＩ
／Ｏ装置はATMネットワークがつながりさえすればどこ
にでも接続できる。

【００１５】さらに、複数のプロセッサによりＩ／Ｏ装
置を共有する場合には、ATM通信方式で提供される複数
論理チャネルを用いることにより、各プロセッサの信号
は割り当てられたＩ／Ｏ装置毎にそれぞれ別々に論理的
に多重され、この信号は別々にＩ／Ｏコントローラに提
供されるのでハードウエアレベルの高速なＩ／Ｏ装置の
共有ができる。

【００１６】

【発明の実施の形態】図１は、本発明の実施例を示す図
である。２つのコンピュータシステムがコンピュータ間
ATMセル転送手段１００を介して接続されている。

【００１７】コンピュータシステム１は、プロセッサ・
メモリバス４とコンピュータ内ATM SW手段５を持ち、プ
ロセッサ・メモリバスを介してプロセッサ１、内部記憶
装置２およびATMセル化復元化手段１０が接続されてい
る。また、コンピュータ内ATM SW手段５を介してモニタ
７、キーボード８を制御するＩ／Ｏコントローラ６、外
部記憶装置を制御する別のＩ／Ｏコントローラ、及びそ
れぞれのＩ／Ｏコントローラ毎にATMセル化復元化手段
が接続されている。

【００１８】コンピュータシステム２も同様な構成から
成る。

【００１９】図２は、ATMセル化復元化手段１０の構成
例である。この手段によりプロセッサ・メモリバスのバ
ス信号から図３に示すATMセルフォーマットを生成す
る。生成されたセルには転送先の論理チャネル識別子
（VCI/VPI)が記入されており、コンピュータ内ATM SW手
段５に送信される。受信側のATMセル化復元化手段は、
自分宛ての受信したセルからプロセッサ・メモリバスの
バス信号を復元する。このように、コンピュータシステ
ムのプロセッサとＩ／Ｏ装置間の信号はセルとこれらセ
ルを転送する手段を介して送受される。

【００２０】ATMセル化復元化手段１０が生成または受
信するセルのフォーマットは、私設／公衆網に用いられ
るATM通信方式で送受されるセルと同一であるため、本
方式のセル転送手段として、これら私設／公衆網のATM
通信網も利用できる。この場合、送受するセルの論理チ
ャネルは本方式を採用するコンピュータシステムと、接
続する内部ATM SWもしくは私設／公衆網の交換機の間で
事前に取り決めておく。これら事前に決める方法をPVC
(パーマネント バーチャル チャネル）を用いる方法と
いう。また、本方式を採用するコンピュータシステムと
私設／公衆交換機間の信号手順を用いて決めておく方法
もある。この方法をSVC（スイッチド バーチャル チャ
ネル）を用いる方法という。いずれの方法を用いるか
は、交換機の使い方に依存し、本発明ではいずれを用い
ても良い。さらに、このコンピュータシステムと交換機
間の接続手順そのものは本発明には関係ない。従って、
以下ではこの論理チャネルVCI/VPIを決める手順に関し
ては説明を省く。

【００２１】ここでは、図１の２つのプロセッサ間１と
１ーAの間で１つのＩ／Ｏ装置９ーBを共有する場合を例
に本発明の実施例を示す。

【００２２】本実施例は、大別すると２つの動作の組み
合わせよりなる。一つはＩ／Ｏ装置の共有を許可や解放
する手順。もう一つは、バス信号からのセルの生成およ
びバス信号への復元である。初めに手順について、セル
化復元化は後に説明する。

【００２３】共有に先だって、プロセッサ１はプロセッ
サ１ーAの外部記憶装置９ーBの共有を要求し、プロセッ
サ１ーAの許可を得る必要がある。この共有Ｉ／Ｏ媒体
を利用する手順の例を図４に示す。図４において、プロ
セッサとセル化復元化手段間（１と１０、１ーAと１０
ーA）、および外部記憶手段とセル化復元化手段間（１
０ーＢと９ーＢ）は、プロセッサ・メモリバスでバス信
号が送受される。セル化復元化手段間（１０と１０ーA
と１０ーＢ）はセル転送手段で接続されセルが送受され
る。

【００２４】プロセッサ１はプロセッサ１ーAに対し
て、プロセッサ１ーAの外部記憶装置９ーBに対して要求
容量含む共有要求２００をプロセッサメモリバス４に送
出する。プロセッサ・メモリバスに接続されたATMセル化
復元化手段１０は、この共有要求２００からセル５０を
生成する。

【００２５】生成されたセル５０はプロセッサ１ーAの
論理チャネルＢが記入されており、プロセッサ間セル転
送手段１００によりプロセッサ１ーAのセル化復元化手
段１０ーAに転送される。セル化復元化手段１０ーAで
は、受信したセルからプロセッサ１ーAのバス信号（共
有要求）を復元する。復元した共有要求はプロセッサ１
ーAに送られる。プロセッサ１ーAはこの要求に対して外
部記憶手段９ーＢの共有の可否を判断する。共有を許可
する場合は、許可容量の情報を含む共有許可２０１をプ
ロセッサ１へ送出する。セル化復元化手段１０ーAは、
共有許可２０１からセル５１を生成しプロセッサ１へ転
送する。セル５１には、プロセッサ１の論理チャネルA
が記入されており、プロセッサ１のセル化復元化手段１
０に転送される。

【００２６】実施例では、共有を許す場合を示したが、
許さない場合には、共有拒否を共有許可２０１の代わり
に送出する。

【００２７】プロセッサ１は、許された容量に対して情
報の書込または読み出しの制御が可能となる。書込の場
合は、情報書込２０２をセル化復元化手段１０にてセル
５２に生成する。セル化復元化手段１０では、外部記憶
手段９ーＢの論理チャネルを直接セル５２のアドレスＣ
として記入する。このため、プロセッサ１の制御情報
（この場合情報書込）は、プロセッサ１ーAを介す事無
しに直接外部記憶手段９ーＢに転送される。この点が、
通常のソフトウエアによる共有と異なる。通常のソフト
ウエアによる共有では、制御情報は共有する相手プロセ
ッサに転送され、この相手プロセッサが外部記憶手段に
アクセスするのみである。外部記憶手段の情報は、相手
プロセッサ、相手プロセッサのメモリ等の内部記憶手段
を経てプロセッサへ転送されため、高速性は本発明と比
べて劣る。

【００２８】また、外部記憶装置９ーBは、プロセッサ
１ーAによっても情報読出２０６が可能である。これ
は、プロセッサ１とプロセッサ１ーAの制御情報がそれ
ぞれ別のATMの論理アドレス（この場合ＣとＤ）のセル
（セル５２やセル５４）によって多重されており、かつ
これらの制御情報はそれぞれ別々に外部記憶手段９ーＢ
またはそのＩ／Ｏコントローラに渡されるためである。

【００２９】共有の必要が無くなれば、プロセッサ１は
共有解放要求２０４をプロセッサ１ーAに通知し（図４
セル５６）、共有資源の有効利用を図ることも可能であ
る。以上が、一つはＩ／Ｏ装置の共有を許可や解放する
手順の説明である。

【００３０】次に、セル化復元化手順を説明する。セル
化復元化手段１０（１０ーA、１０ーＢも同じ）の実施
例、図２を説明する。セル化復元化手段１０は４つの部
分より成る。バス信号の送信セルを生成部３１、受信セ
ルのバス信号復元部３２、セル転送手段へのインタフェ
ース機能を行うATM／PHY層２６、およびセルの廃棄検出
や、バスへのアクセス制御を行う制御部２７である。

【００３１】セル転送手段へのインタフェース機能を行
うATM／PHY層２６は、例えば市販のパソコン用ATMボー
ド等に搭載されている標準的なATM／PHY層のLSI等を利
用できる。

【００３２】初めに、送信側のセル化について図２を用
いて説明する。受信側のセル復元化は後に述べる。

【００３３】バス信号の送信セル生成部３１は、バス信
号からセルに必要となるAAL（ATMアダプテーション）信
号の生成部２４と、生成されたAAL信号をせるフォーマ
ットに組み立てるAALフォーマット作成部２５よりな
る。

【００３４】AAL信号生成部２４の構成を、図５に示
す。アドレスバス信号をデコードするCAM（Content Add
ressable Memory)；連想メモリ６０と、このCAMの出力
７６により内容を指定される論理アドレス（VCI/VPI)６
９を格納するメモリ６６、さらに、コントロールバス信
号２２をデコードするCAM（Content Addressable Memor
y)；連想メモリ６１と、このCAMの出力７７により内容
を指定されるペイロード種別、ペイロード長７０を格納
するメモリ６７、さらに、データ信号を格納する送信バ
ッファ６２、さらに、セル化された信号のエラーチェッ
ク回路としてＣＲＣチェック回路７５からなる。

【００３５】さらにセル送信動作を説明するために、図
５では図２の制御部２７も示している。制御部２７は、
プロセッサ６３、メモリ６４、およびセル送信のシーケ
ンス番号を作成するためのカウンタ６５からなる。

【００３６】送信側のセル化動作を説明する。アドレス
バス信号は上記CAM６０に入力される。CAMの動作を説明
する。CAMはメモリである。CAM内のメモリの値と同じ値
（この場合アドレスバスの信号）が入力されると、その
値が存在するCAMメモリのアドレスが出力される。つま
り、いろいろなアドレスバス信号から、CAM内に存在す
る値の場合のみそのCAMのアドレスが出力される。CAM内
の値をプロセッサ６３により予め設定しておけば、この
設定した値のアドレスバス時のみCAMメモリのアドレス
７６が出力される。CAMは複数の値を保持できる。した
がって、CAMは一種のバス信号のデコーダとして機能す
る。

【００３７】本発明では、CAM６０内のメモリの値に通
信する相手先のＩ／Ｏ装置論理アドレス（VCI/VPI)を記
入する。したがって、バスに相手先のＩ／Ｏ装置のアド
レスが出力されると、そのアドレスがCAM内の値と一致
すれば、その一致したCAMアドレス７６が出力される。

【００３８】また、同時にチップセレクトに相当する信
号７３も出力される。

【００３９】メモリ６６には、CAMアドレス７６に対応
するＩ／Ｏ装置のATM論理アドレス（VCI/VPI)が記入さ
れている。したがって、バス信号に一致したCAMアドレ
ス信号７６によりＩ／Ｏ装置のATM論理アドレス６９を
この構成よりハードウエア的に引きだすことができる。

【００４０】相手先のＩ／Ｏ装置アドレスおよびＩ／Ｏ
装置のATM論理アドレスは、制御部のプロセッサ６３に
よりそれぞれCAM６０、メモリ６６に記入しておく。こ
れら記入するデータはメモリ６４に格納されている。

【００４１】同様にして、コントロールバス信号も上記
CAM６１に入力する。コントロール信号がバス上に出力
され、その値がCAM６１内の値と一致し、かつ上記CAM６
０によって作られたチップセレクトに相当する信号７３
により相手先のＩ／Ｏ装置のコントロール信号であれ
ば、CAM６１のアドレス７７が出力される。

【００４２】メモリ６７には、コントロールバス信号に
対するペイロード種別（例えば、ライト動作、リード動
作等）と、ペイロード長を記入する。したがって、Ｉ／
Ｏ装置のコントロールバス信号に一致したCAMアドレス
信号７７により対応するＩ／Ｏ装置のペイロード種別
と、ペイロード長をこの構成よりハードウエア的に引き
だすことができる。

【００４３】Ｉ／Ｏ装置のコントロールバス信号および
ペイロード種別と、ペイロード長は制御部のプロセッサ
６３によりそれぞれCAM６１、メモリ６７に事前に記入
しておく。これら記入するデータはメモリ６４に格納さ
れている。

【００４４】さらに、アドレスバス信号２１とデータバ
スの信号２３は、上記CAM６０によって作られたチップ
セレクトに相当する信号７３により相手先のＩ／Ｏ装置
の送信アドレスとデータであれば、送信バッファ６２に
蓄積する。

【００４５】制御部のカウンタ６５はATMの論理アドレ
ス毎にセル数をカウントし、カウント結果より送信シー
ケンス番号６８を発生する。

【００４６】CRC（Cycric Redandancy Check)チェック
回路７５は、上記のカウンタ値６８、論理アドレス値６
９、ペイロード種別およびペイロード長７０、バスデー
タ７１を基にCRCを計算し、計算結果７２を出力する。

【００４７】上記のAAL信号生成部が生成した各AAL信号
は、図７に示すAALフォーマット作成部２５の送信バッ
ファ１１０にて図３に示した５３バイトのセルフォーマ
ットのに加工される。このセルはP/S変換１１２にてシ
リアル信号に変換され、ATM/PHY層２６へ送られる。

【００４８】ATM/PHY層は、上記セルを伝送路へ送出す
る。

【００４９】次に、受信側のセル復元化に付いて図２を
用いて説明する。

【００５０】受信セルのバス信号の復元部３２は、受信
したセルからAAL信号を取り出すAALフォーマット分解部
２９と、取り出されたAAL信号からバス信号を復元／再
生するバス信号再生部２８よりなる。

【００５１】バス信号再生部２８の構成を、図６に示
す。ATMの論理アドレス（VCI/VPI)８１をデコードするC
AM（Content Addressable Memory)；連想メモリ８５
と、ペイロード種別、ペイロード長８２をデコードする
CAM（Content Addressable Memory)；連想メモリ８６
と、このCAMの出力９０により内容を指定されるコント
ロールバス信号９４を格納するメモリ９３、さらに、バ
スデータを格納する受信バッファ８７、送信側のアドレ
ス値と受信側のアドレス値を変換するCAM９９とメモリ
９１さらに、セル化された信号のエラーチェック回路と
してＣＲＣチェック回路８８からなる。また、バスへの
アクセス競合回避のためバス信号バッファ９５を持つ。
バスが他の装置で使用されている間、送信すべきバス信
号を保持するためである。送出制御は、制御部のプロセ
ッサにより行われる。

【００５２】さらにセル受信動作を説明するために、図
６では図２の制御部２７も示している。制御部２７は、
プロセッサ６３、メモリ６４、およびセル受信のシーケ
ンス番号を保持するためのメモリ６４ーAからなる。６
４ーAのメモリは、６４のメモリと共有してもよい。

【００５３】受信側のセル復元化動作を説明する。CAM
８５内のメモリの値に自分の論理アドレス８１（VCI/VP
I）を記入する。したがって、受信したセルの論理アド
レスが自分宛ての場合には、そのCAM内の値と一致し、
チップセレクトに相当する信号９６が出力される。

【００５４】同様にして、ペイロード種別と、ペイロー
ド長信号も上記CAM８６に入力する。上記CAM８５によっ
て作られたチップセレクトに相当する信号９６により自
分宛てのＩ／Ｏ装置のコントロール信号であれば、CAM
８６のアドレス９０が出力される。

【００５５】メモリ９３には、ペイロード種別と、ペイ
ロード長信号に対するコントロールバス信号９４（例え
ば、ライト動作、リード動作等）を記入する。したがっ
て、自分宛てのＩ／Ｏ装置のペイロード種別と、ペイロ
ード長信号に一致したCAMアドレス信号９０により対応
するＩ／Ｏ装置のコントロールバス信号９４をこの構成
よりハードウエア的に引きだすことができる。

【００５６】自分宛てのＩ／Ｏ装置のペイロード種別
と、ペイロード長信号およびコントロールバス信号は制
御部のプロセッサ６３によりそれぞれCAM８６、メモリ
９３に事前に記入しておく。これら記入するデータはメ
モリ６４に格納されている。

【００５７】つまり、このメモリ９３に記入するデータ
は、プログラブルである。これは、例えば、送信側のプ
ロセッサのバス方式と受信側のバス方式が異なり、その
コントロールバス信号そのものが異なる場合にでも、こ
のプログラマブルな変換機能を使って通信できる事を意
味する。例えば、送信側のバス方式では、コントロール
バスのＩ／Ｏリードバス信号がAA（ヘキサ表示）、受信
側のバス方式では、コントロールバスのＩ／Ｏリードバ
ス信号がCC（ヘキサ表示）とする。送信側のCAM６１で
デコードされたこのＩ／Ｏリードバス信号AAは、対応す
るペイロード種別と、ペイロード長信号BB（ヘキサ表
示）に変換される。この例では変換されるペイロード種
別と、ペイロード長信号をBB（ヘキサ表示）とし、メモ
リ６７に記入しておく。このセルは相手先に転送され
る。受信側では、受信したペイロード種別と、ペイロー
ド長信号BBを受信側のCAM８６にてデコードする。CAM８
６にはBBの信号を記入しておき、対応するメモリ９３の
BBに対応するデータとして受信側のバス方式のコントロ
ールバスのＩ／Ｏリードバス信号であるCC（ヘキサ表
示）を記入しておく。したがって、送信側のＩ／Ｏリー
ドバス信号がAA（ヘキサ表示）が受信側のＩ／Ｏリード
バス信号のCC（ヘキサ表示）へ変換される。このよう
に、本発明は、送受のコントロールバス信号そのものが
異なっても、中間的なペイロード種別と、ペイロード長
信号をセル転送時に用い、送受のバス信号とセル転送時
のペイロード種別と、ペイロード長信号の対応づけをプ
ログラマブルにすることによりバス信号の変換もハード
ウエアで実行できる。

【００５８】送信側のアドレス信号とバス信号を含むバ
スデータ信号８３は、上記CAM８５によって作られたチ
ップセレクトに相当する信号９６により自分宛てのＩ／
Ｏ装置の受信データであれば、受信バッファ８７に蓄積
する。

【００５９】アドレス信号は、送信側のアドレス値と受
信側のアドレス値を変換する為にCAM９１に入力する。C
AM９１には送信側のアドレス値が入力されると、その値
が存在するCAM９１自身のアドレスが出力される。これ
によりメモリ９１のアドレスが指定される。メモリ９１
には、対応する受信側のアドレスが記入されている。こ
れにより、送信側のアドレス値が、受信側のアドレス値
に変換できる。この変換機能が必要となる理由は、本方
式で複数のプロセッサが一つのＩ／Ｏ装置を共有する場
合、先に示した共有手順により共有アドレス空間（容
量）により使用可否の判断を行う為である。例えば、１
６バイト分の容量を共有する場合、送信側のプロセッサ
ではこの１６バイトを自分のアドレス空間の００（ヘキ
サ）から０Ｆ（ヘキサ）へマッピングしたとする。受信
側のプロセッサでこの容量が存在するアドレス空間が送
信側と同じである場合もあるが、異なっても良い。例え
ば１０（ヘキサ）から１Ｆ（ヘキサ）へマッピングして
ある場合でも上記の機能により変換できるからである。

【００６０】制御部のメモリ６４ーAはATMの論理アドレ
ス毎に受信セルシーケンス番号を保持し、シーケンス番
号の連続性をチェックすることで、セルの廃棄を検出す
る。このセル廃棄検出の手順例は、図９に示す。手順の
詳細は後に示す。

【００６１】CRCチェック回路８８は、受信セルのCRC
（図３の４０）をチェックする。チェックした結果はプ
ロセッサに通知され、誤ったセルであれば受信側でセル
そのものを廃棄する。この場合、送信側には、再度正常
なセルを送信してもらうように後に示す再送要求を送出
する。

【００６２】上記のバス信号復元部に入力される各AAL
信号は、図８に示すAALフォーマット分解部２９の受信
バッファ１１７にて図３に示した受信した５３バイトの
セルフォーマットから復元される。この受信セルはATM/
PHY層２６にて受信されたセルのシリアル信号をP/S変換
１１５にてパラレル信号に変換したものが用いられる。

【００６３】次に、シーケンス番号を用いたセル廃棄検
出手順、図９について説明する。

【００６４】実際には、本手順は図２の制御部２７に実
装されるプロセッサ６３にて実現される。

【００６５】セル転送手段として、特に私設／公衆網を
用いた場合、網の使用状況によってはセルが廃棄される
可能性がある。本発明では、送信セル毎にシーケンス番
号を付与し、受信側でこのシーケンス番号の連続性をチ
ェックすることでセルが伝送の途中で廃棄されたかを検
出する。正常にセルが受信したときは、応答セルを返送
する。セルが廃棄されたか、または、受信セル動作で示
したCRCチェック結果が誤っていた場合には、再送要求
セルを送信側に送る。つまり、本発明では、送信セル毎
のハンドシェーク手順によりセル送達確認を行う。

【００６６】シーケンス番号を用いたセル廃棄検出の方
法の一つとして図９を用いて説明する。

【００６７】送受それぞれのシーケンス番号Ｓ（Ｎ）、
Ｒ（Ｎ）は初めに初期化１３０する。

【００６８】送信すべきセルが発生すると、タイマーを
起動する１３７。本タイマーの役割は、送信セルに対す
る応答セル、または、再送要求セルが廃棄された場合に
ハンドシェーク手順を送信側で完了させるためのもので
ある。これは、応答セルまたは、再送要求セルが廃棄さ
れた場合に、送信側では次のセルを送出できなくなるた
め、タイマー満了にて再送手順を行う。

【００６９】受信側では受信したセルのシーケンス番号
ｒ（Ｎ）と本来受信すべきシーケンス番号Ｒ（Ｎ）とを
比較し１３９、一致すれば通常の正常受信の場合は、応
答セルを送信側に返答する１４１。Ｓ（Ｎ）、Ｒ（Ｎ）
をその後、１づつ増加する１４２。さらに、この送出す
る応答セルが廃棄される場合を想定してタイマーを起動
する１３７。

【００７０】受信したセルが応答セルの場合には、Ｓ
（Ｎ）、Ｒ（Ｎ）を１づつ増加し１４２、応答セルに対
する応答セルを送出し１４１、送信時に起動したタイマ
ーを停止する１４２。

【００７１】つまり、本発明では、1つの送信セルに対
して受信側で1つの応答セルを送信側へ返答し、さらに
送信側でこの返答（この場合応答セル）に対して1つの
応答セルを受信側に返答することで正常にセルが転送さ
れたことを確認する。

【００７２】ｒ（Ｎ）とＲ（Ｎ）が一致しない場合、ま
たは再送要求セルを受信した場合には、異常受信として
再び送信処理１３４を実行することで再送処理が可能と
なる。この場合は、タイマーに関しての処理は実行しな
い。

【００７３】従って、正常にセルが受信されない場合に
は、送信時に起動したタイマーが満了し１３１、再び送
信処理１３４を実行する。

【００７４】いずれにしても、正常受信以外は、セルの
シーケンス番号は更新されない。

【００７５】応答セル、再送要求セルの識別は、図3の
ペイロード種別４４により示され、通常セルの信号（Re
ad/Write信号等）と本シーケンスにより発生する応答セ
ル、再送要求セルが識別できる。

【００７６】なお、本発明の説明では、2台のプロセッ
サと1台のＩ／Ｏ装置間のバス信号をセル化復元化手段
を用いて共有した場合を説明したが、本発明で用いたセ
ル化復元化手段は、プロセッサと内部記憶装置間のプロ
セッサ・メモリバスの信号の転送にも適用可能である。
図１０に本発明をプロセッサ・メモリバスに適用し、複
数のコンピュータシステムをコンピュータ間接続手段を
用いた構成例を示す。

【００７７】

【発明の効果】本発明によれば，従来プロセッサとＩ／
Ｏ装置間のバスを用いた信号の通信の代わりに公衆／私
設網に用いられるATM網を用いることができ、コンピュ
ータに接続するＩ／Ｏ装置をATMネットワークのどこに
でも接続できる。さらに、複数のプロセッサによりＩ／
Ｏ装置を共有する場合に、本発明で提供される複数論理
チャネルを共有されたＩ／Ｏ装置毎に用いることによ
り、従来ソフトウエアで競合処理／管理を行っていたと
きと比べハードウエアで高速なＩ／Ｏ装置の共有ができ
る効果がある。

【図面の簡単な説明】

【図１】本発明におけるシステム構成の一例。

【図２】ATMセル化手段の構成例。

【図３】セルフォーマット例。

【図４】共通Ｉ／Ｏ媒体を利用する場合の手順。

【図５】AAL信号生成部と制御部の構成例。

【図６】バス信号再生部と制御部の構成例。

【図７】AALフォーマット作成部の構成。

【図８】AALフォーマット分解部の構成。

【図９】セル廃棄検出手段の一例。

【図１０】コンピュータ内部の通信を全て本発明を用い
たシステム構成の一例。

【符号の説明】

１…プロセッサ、２…内部記憶装置、５…コンピュータ
内ATMセル転送手段、６…Ｉ／Ｏコントローラ、９…外
部記憶装置、１０…セル化復元化手段、２４…AAL信号
生成部、２８…バス信号再生部、１００…コンピュータ
間ATMセル転送手段。

Claims (5)

【特許請求の範囲】
1. 【請求項１】命令を実行する中央処理手段と、該中央処
   理手段の命令やデータを一時格納する内部記憶手段と、
   上記中央処理手段と上記内部記憶手段間の通信を行うプ
   ロセッサ・メモリバス手段と、命令結果やデータを記憶
   する複数の外部記憶手段手段と、コンピュータシステム
   へ入出力するＩ／Ｏ手段と、該Ｉ／Ｏ手段と高速な上記
   中央処理手段の速度調節や制御コマンドの実行を行うＩ
   ／Ｏコントローラ手段とを有するコンピュータシステム
   において、 上記Ｉ／Ｏコントローラ手段と上記プロセッサ・メモリ
   バス手段間の信号を非同期転送モード（ＡＴＭ）のセル
   に生成し、生成された信号を元の上記プロセッサ・メモ
   リバス手段上の信号に復元する複数のセル化復元化手段
   と、該複数のセル化復元化手段間のセルをコンピュータ
   システム内で転送するATM SW手段、または、上記複数の
   セル化復元化手段間のセルを外部のコンピュータシステ
   ムとの間で転送するATMネットワーク手段とを有し、 上記ATM SW手段、または、上記ATMネットワーク手段に
   より接続された複数の中央処理手段間で１つのＩ／Ｏ手
   段を高速に共有することを特徴とするプロセッサ・Ｉ／
   Ｏ間通信方式。
2. 【請求項２】複数の中央処理手段間で１つのＩ／Ｏ手段
   を共有する場合に、共有されるＩ／Ｏ手段のアドレスの
   範囲を共有する中央処理手段間で分割して通知し、共有
   が終われば分割したアドレスを共有する中央処理手段間
   で解放して通知し、分割されたＩ／Ｏアドレス空間とAT
   Mの論理チャネル空間を前記ATMセル化復元化手段でハー
   ドウエアによりマッピングすることを特徴とする請求項
   １に記載のプロセッサ・Ｉ／Ｏ間通信方式。
3. 【請求項３】前記セル化復元化手段が、プロセッサ・メ
   モリバス信号を用いてセル形成に必要な信号を生成する
   AAL信号生成手段と、生成された信号を公衆または私設A
   TM網で用いられる標準ATMセルのフォーマットに組み立
   てるAALフォーマット作成手段と、組み立てられたAALセ
   ルを伝送路に転送し、また、伝送路のATMセルを受信す
   るATM/PHY層手段と、受信したATMセルを分解して信号を
   取り出すAALフォーマット分解手段と、取り出された信
   号からプロセッサ・メモリバス信号を再生するバス信号
   再生手段と、ネットワーク内で発生するのセル廃棄を検
   出して再送制御や正常に受信した場合の応答制御やプロ
   セッサバスの競合制御を行う制御手段とを有し、 プロセッサ・メモリバス信号を公衆または私設ATM通信で
   用いられる標準のセル形式にセル化して転送し、同セル
   形式からプロセッサ・メモリバス信号を復元化すること
   により、公衆ATM／私設ATM網を前記中央処理手段と前記
   Ｉ／Ｏ手段間の通信に使うことを特徴とする請求項１に
   記載のプロセッサ・Ｉ／Ｏ間通信方式。
4. 【請求項４】前記AAL信号生成手段が、プロセッサ・メモ
   リバス信号のコントロールバス信号をデコードする送信
   デコード手段と、このデコードされた信号から選択され
   る送信セルに記入する送信セルペイロード種別および送
   信ペイロード長信号を記憶する手段を有し、 前記バス信号再生手段が、受信セルペイロード種別およ
   び受信ペイロード長信号をデコードする受信デコード手
   段と、このデコードされた信号から選択されるプロセッ
   サ・メモリバスに記入するコントロールバス信号を記憶
   する手段を有し、 前記制御手段が、上記送信デコード手段が生成する信号
   及び上記受信デコード手段が生成する信号をソフトウエ
   アで変更するか、または、セルペイロード種別、送信ペ
   イロード長信号及びコントロールバス信号をソフトウエ
   アで変更することを可能とするプロセッサ及びメモリ手
   段を有し、 プロセッサ・メモリバスの信号を送信側でセルペイロー
   ド種別およびペイロード長信号に変更し、この変更した
   信号をセル転送手段を用いて転送し、受信側でこのセル
   ペイロード種別およびペイロード長信号からプロセッサ
   ・メモリバスの信号を再生することおよびプロセッサ・メ
   モリバス信号とセルペイロード種別およびペイロード長
   信号を送受それぞれでプログラマブルに可変にすること
   で、ネットワークに接続された送信側のプロセッサと受
   信側のプロセッサでプロセッサ・メモリバスの形式特に
   コントロールバスの信号が異なっても通信できることを
   特徴とする請求項３に記載のプロセッサ・Ｉ／Ｏ間通信
   方式。
5. 【請求項５】前記AAL信号生成手段が、プロセッサ・メモ
   リバス信号のアドレスバス信号をデコードする送信デコ
   ード手段と、このデコードされた信号から選択される送
   信セルに記入する送信論理チャネル識別子を記憶する手
   段を有し、 前記バス信号再生手段が、受信論理チャネル識別子をデ
   コードする受信デコード手段と、受信した送信側のアド
   レス信号をデコードして受信側のアドレス信号を生成す
   る手段を有し、 前記制御手段が、上記送信デコード手段が生成する信号
   及び上記受信デコード手段が生成する信号をソフトウエ
   アで変更するか、または、送信論理チャネル識別子をソ
   フトウエアで変更することを可能とするプロセッサとメ
   モリ手段を有し、 送信側では、アドレス空間とATMの論理チャネル識別子
   をハードウエアでマッピングし、受信側では、送信側の
   アドレス空間と受信側のアドレス空間のアドレスの値そ
   のものが異なっても受信側で変換して通信できることを
   特徴とする請求項３に記載のプロセッサ・Ｉ／Ｏ間通信
   方式。