JPH10270794A - Manufacture of optical semiconductor device - Google Patents

Manufacture of optical semiconductor device

Info

Publication number
JPH10270794A
JPH10270794A JP8734597A JP8734597A JPH10270794A JP H10270794 A JPH10270794 A JP H10270794A JP 8734597 A JP8734597 A JP 8734597A JP 8734597 A JP8734597 A JP 8734597A JP H10270794 A JPH10270794 A JP H10270794A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
mask
core layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8734597A
Other languages
Japanese (ja)
Other versions
JP3887733B2 (en
Inventor
Takayuki Yamamoto
剛之 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP08734597A priority Critical patent/JP3887733B2/en
Publication of JPH10270794A publication Critical patent/JPH10270794A/en
Application granted granted Critical
Publication of JP3887733B2 publication Critical patent/JP3887733B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an optical semiconductor device manufacturing method by which bonding work can be made easier, by flattening the surface of an optical semiconductor element. SOLUTION: A mask 2 having an opening 3 is provided on the surface of a semiconductor substrate 1 having one conductivity and a semiconductor layer 4 containing a core layer is selectively grown in the opening 3. Then, after removing the mask 2, a semiconductor layer 6 having the opposite conductivity is grown on the entire surface of the substrate 1. After the semiconductor layer 6 is grown, a projecting section 8 which is held between two stripe-like grooves 7 is formed in the semiconductor layer 6 above the semiconductor layer 4 containing the core layer.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は光半導体素子の製造
方法に関するものであり、特に、光ファイバ通信に用い
るスポットサイズ変換器を集積化した半導体レーザ等の
光半導体素子の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing an optical semiconductor device, and more particularly to a method of manufacturing an optical semiconductor device such as a semiconductor laser in which a spot size converter used for optical fiber communication is integrated. .

【0002】[0002]

【従来の技術】近年、光ファイバ通信は1本の光ファイ
バで大容量の情報を送ることができるため、これまでの
幹線系から、加入者系或いは光LAN等のネットワーク
に適用範囲を拡げていくことが要請されている。
2. Description of the Related Art In recent years, since optical fiber communication can transmit a large amount of information with one optical fiber, its application range has been expanded from a conventional trunk system to a subscriber system or a network such as an optical LAN. It is requested to go.

【0003】この様な要請に応えるためにはコストの低
減が必須であり、特に、光モジュール内における光半導
体素子と光ファイバとの間の光結合が大きな問題になっ
てきている。
[0003] In order to meet such demands, cost reduction is indispensable. In particular, optical coupling between an optical semiconductor element and an optical fiber in an optical module has become a major problem.

【0004】この様な問題を解決するために、光を導波
するコア層の厚さを出射端面に向かってテーパ状に変化
させた構造のスポットサイズ変換器を集積化した光半導
体素子、特に、スポットサイズ変換器付き半導体レーザ
(必要ならば、H.Kobayashi et a
l.,IEEE Photon.Tech.Let
t.,vol.6,1994,pp.1080−108
1、杉江等,「Butt−Joint型選択成長スポッ
トサイズ変換付き1.3μmLD」,1995年電子情
報通信学会総合大会講演論文集,p.465,SC−4
−5、或いは、Y.Tohmori et al.,E
lectronics Letters,vol.3
1,1995,pp.1069−1070参照)が提案
されている。
In order to solve such a problem, an optical semiconductor device in which a spot size converter having a structure in which the thickness of a core layer for guiding light is changed in a tapered shape toward an emission end face, in particular, is integrated, particularly an optical semiconductor device. , A semiconductor laser with a spot size converter (if necessary, H. Kobayashi et a.
l. , IEEE Photon. Tech. Let
t. , Vol. 6, 1994, p. 1080-108
1, Sugie et al., "1.3 μmLD with Butt-Joint type selective growth spot size conversion", Proc. Of the 1995 IEICE General Conference, p. 465, SC-4
-5 or Y. Tohmori et al. , E
electronics Letters, vol. 3
1,1995, pp. 1069-1070).

【0005】この様なスポットサイズ変換器付き半導体
レーザは、レンズを使用せずに高結合効率の光結合が可
能で、且つ、位置精度の余裕も大きいので、光結合を簡
単化できる素子として期待されている。
[0005] Such a semiconductor laser with a spot size converter can be used as a device that can perform optical coupling with high coupling efficiency without using a lens and has a large margin of positional accuracy, so that optical coupling can be simplified. Have been.

【0006】また、この様なスポットサイズ変換器付き
半導体レーザとして、埋込構造を用いないリッジ型テー
パ導波路付き半導体レーザが提案されており、このリッ
ジ型テーパ導波路付き半導体レーザにおいてはコア層を
メサエッチングしたのちに埋込層の再成長のプロセスが
不要であるため、埋込構造の素子よりも簡単な工程で製
作可能であるという特徴がある。
As such a semiconductor laser with a spot size converter, a semiconductor laser with a ridge-type tapered waveguide without using an embedded structure has been proposed. In this semiconductor laser with a ridge-type tapered waveguide, a core layer is used. Since there is no need for a process of regrowth of the buried layer after the mesa etching of the device, the device can be manufactured by a simpler process than an element having a buried structure.

【0007】ここで、図7を参照して、従来のリッジ型
テーパ導波路付き半導体レーザの概略的構成を説明す
る。 図7参照 このリッジ型テーパ導波路付き半導体レーザは、n型I
nP基板31上に、テーパ導波路部36において膜厚が
出射端面に向かってテーパ状に減少すると共に、レーザ
部35において膜厚が一定のMQWコア層32を設け、
その上に薄いp型InPクラッド層33を介してストラ
イプ状のp型InPリッジ34を設けたものであり、こ
の場合、p型InPリッジ34の幅はレーザ部35では
一定であり、テーパ導波路部36において膜厚が出射端
面に向かってフレア状に拡大する形状となっている。
Here, a schematic configuration of a conventional semiconductor laser having a ridge-type tapered waveguide will be described with reference to FIG. This semiconductor laser with a ridge-type tapered waveguide has an n-type I type.
On the nP substrate 31, an MQW core layer 32 having a constant thickness in the laser portion 35 while the thickness of the taper waveguide portion 36 decreases in a tapered shape toward the emission end face,
A stripe-shaped p-type InP ridge 34 is provided thereon with a thin p-type InP clad layer 33 interposed therebetween. In this case, the width of the p-type InP ridge 34 is constant in the laser section 35, and the tapered waveguide is formed. The portion 36 has a shape in which the film thickness expands in a flare shape toward the emission end face.

【0008】この様なリッジ型テーパ導波路付き半導体
レーザにおける膜厚テーパ導波路の形成方法としては誘
電体マスクを用いた選択成長法(必要ならば、特開平8
−46295号公報参照)、シャドーマスクを用いた成
長技術(必要ならば、青木他,電子情報通信学会総合大
会,C−372,1996参照)、或いは、エッチング
による形成(必要ならば、T.Brenner et
al.,Electronics Letters,v
ol.31,pp.1443〜1445,1995参
照)等が報告されている。
As a method of forming a film thickness tapered waveguide in such a semiconductor laser having a ridge-type tapered waveguide, a selective growth method using a dielectric mask (refer to Japanese Patent Laid-Open No.
-46295), a growth technique using a shadow mask (see Aoki et al., IEICE General Conference, C-372, 1996, if necessary), or etching (if necessary, T. Brenner) et
al. , Electronics Letters, v
ol. 31 pp. 1443-1445, 1995).

【0009】この様な3種類の形成方法の内、埋込構造
の膜厚テーパ導波路の作製の際にも多く用いられてい
る、誘電体マスクを用いた選択成長法が形状の制御性及
び再現性の点では優れているので、この誘電体マスクを
用いた選択成長法を図8を参照して説明する。
[0009] Of these three types of forming methods, the selective growth method using a dielectric mask, which is often used in the production of a tapered waveguide having a buried structure, has controllability of shape and shape. Since the reproducibility is excellent, a selective growth method using this dielectric mask will be described with reference to FIG.

【0010】図8(a)参照 まず、n型InP基板31の表面に、テーパ導波路部を
形成する領域においては出射端面に向かって幅が徐々に
広くなるテーパ状開口部とし、一方、レーザ部を形成す
る領域においては均一で幅細の開口部としたストライプ
状の開口部38を有するSiO2 マスク37を設ける。
Referring to FIG. 8 (a), first, in the surface of the n-type InP substrate 31, in a region where a tapered waveguide portion is formed, a tapered opening portion whose width gradually increases toward the emission end face is formed. In the region where the portion is to be formed, an SiO 2 mask 37 having a stripe-shaped opening 38 which is a uniform and narrow opening is provided.

【0011】図8(b)参照 次いで、減圧MOVPE法(減圧有機金属気相成長法)
によって、MQWコア層32、及び、p型InPクラッ
ド層33を順次成長させるが、この場合のMQWコア層
32は、1.1μm波長組成のInGaAsP層からな
る上下の光ガイド層と、1.1μm波長組成のInGa
AsP障壁層及び1.35μm波長組成のInGaAs
P井戸層を交互に井戸層が5層になるように堆積させた
量子井戸層によって構成する。
Next, as shown in FIG. 8B, a reduced pressure MOVPE method (a reduced pressure metal organic chemical vapor deposition method).
In this case, the MQW core layer 32 and the p-type InP cladding layer 33 are sequentially grown. In this case, the MQW core layer 32 includes upper and lower optical guide layers each composed of an InGaAsP layer having a 1.1 μm wavelength composition, and 1.1 μm. InGa of wavelength composition
AsP barrier layer and 1.35 μm wavelength composition InGaAs
P well layers are constituted by quantum well layers alternately deposited so that the number of well layers becomes five.

【0012】この際、SiO2 マスク37に設けたスト
ライプ状の開口部38の形状によって、MQWコア層3
2の膜厚は、テーパ導波路部においては出射端面に向か
ってテーパ状に減少し、且つ、レーザ部においては平坦
な構造となるが、成長層の端部には異常成長部39が発
生する。
At this time, the MQW core layer 3 depends on the shape of the stripe-shaped opening 38 provided in the SiO 2 mask 37.
2 has a tapered shape in the tapered waveguide portion toward the emission end face and has a flat structure in the laser portion, but an abnormally grown portion 39 occurs at the end of the growth layer. .

【0013】図8(c)参照 次いで、所定のマスク(図示せず)を用いてエッチング
することによって、2つのストライプ状溝40に囲まれ
たp型InPリッジ34を形成し、このp型InPリッ
ジ34の下に位置するMQWコア層32を能動領域及び
光導波領域とする。
Referring to FIG. 8C, a p-type InP ridge 34 surrounded by two stripe-shaped grooves 40 is formed by etching using a predetermined mask (not shown). The MQW core layer 32 located below the ridge 34 is an active region and an optical waveguide region.

【0014】図8(d)参照 次いで、光ファイバ(図示せず)を載置したマウント基
板41上に、リッジ型テーパ導波路付き半導体レーザ
を、光をモニタすることなく、即ち、パッシブアライメ
ント方式で、半田層42を用いてジャンクションダウン
のボンディングを行って光モジュールの概略的構成が完
成する。
Next, a semiconductor laser with a ridge-type tapered waveguide is mounted on a mount substrate 41 on which an optical fiber (not shown) is mounted without monitoring light, that is, by a passive alignment method. Then, junction-down bonding is performed using the solder layer 42 to complete the schematic configuration of the optical module.

【0015】[0015]

【発明が解決しようとする課題】しかし、この様な誘電
体マスクによる選択成長法を用いたリッジ型テーパ導波
路付き半導体レーザにおいては、成長層端部の異常成長
部39により表面が平坦でなくなるため、安定したジャ
ンクションダウンのボンディングが困難になるという問
題がある。
However, in a semiconductor laser with a ridge-type tapered waveguide using such a selective growth method using a dielectric mask, the surface becomes uneven due to the abnormal growth portion 39 at the end of the growth layer. Therefore, there is a problem that it is difficult to perform stable junction-down bonding.

【0016】また、それと同時に光を実際にモニタする
ことなく光ファイバと半導体レーザとの位置合わせを行
うパッシブアライメントが困難になり、モジュールの組
立を容易にするためにテーパ導波路部、即ち、スポット
サイズ変換器を設けた意味がなくなるという問題があ
る。
At the same time, passive alignment for aligning the optical fiber with the semiconductor laser without actually monitoring the light becomes difficult, and a tapered waveguide portion, ie, a spot, is required to facilitate the assembly of the module. There is a problem that provision of the size converter disappears.

【0017】したがって、本発明は、リッジ型テーパ導
波路付き半導体レーザの表面を平坦化し、ボンディング
を容易にすることを目的とする。
Therefore, an object of the present invention is to flatten the surface of a semiconductor laser having a ridge-type tapered waveguide and to facilitate bonding.

【0018】[0018]

【課題を解決するための手段】図1は本発明の原理的構
成の説明図であり、この図1を参照して本発明における
課題を解決するための手段を説明する。 図1(a)乃至(d)参照 (1)本発明は、光半導体素子の製造方法において、一
導電型半導体基板1の表面に開口部3を有するマスク2
を設け、開口部3のみにコア層を含む半導体層4を選択
的に成長させる工程、マスク2を除去したのち全面に逆
導電型半導体層6を成長させる工程、及び、逆導電型半
導体層6のコア層を含む半導体層4の上に位置する部分
に2つのストライプ状溝7に挟まれた凸部8を形成する
工程を含むことを特徴とする。
FIG. 1 is an explanatory view of the principle configuration of the present invention. Referring to FIG. 1, means for solving the problems in the present invention will be described. 1 (a) to 1 (d) (1) The present invention relates to a method of manufacturing an optical semiconductor device, in which a mask 2 having an opening 3 on the surface of a semiconductor substrate 1 of one conductivity type.
A step of selectively growing a semiconductor layer 4 including a core layer only in the opening 3, a step of removing the mask 2, and growing a reverse conductivity type semiconductor layer 6 over the entire surface, Forming a convex portion 8 sandwiched between two stripe-shaped grooves 7 in a portion located on the semiconductor layer 4 including the core layer.

【0019】この様に、コア層を含む半導体層4を選択
成長させた後に、全面に逆導電型半導体層6を成長させ
ているので、選択成長させる半導体層をコア層を含む半
導体層4のみにして薄くすることができるので、その端
部に形成される異常成長部5を小さくすることができ、
さらに、厚い逆導電型半導体層6によって異常成長部5
の影響を余り受けることなく表面を平坦化することがで
き、パッシブアライメントに必要なジャンクションダウ
ンでのボンディングが可能になる。
As described above, after the semiconductor layer 4 including the core layer is selectively grown, the opposite conductivity type semiconductor layer 6 is grown on the entire surface, so that the semiconductor layer to be selectively grown is limited to only the semiconductor layer 4 including the core layer. And the abnormally grown portion 5 formed at the end thereof can be reduced.
Further, the abnormally grown portion 5 is formed by the thick reverse conductivity type semiconductor layer 6.
The surface can be flattened without being greatly affected by the above, and bonding at the junction down required for passive alignment can be performed.

【0020】(2)また、本発明は、光半導体素子の製
造方法において、一導電型半導体基板1の表面に開口部
3を有するマスク2を設け、マスク2を用いて一導電型
半導体基板1をエッチングすることによって開口部3に
溝を形成し、マスク2を残したまま開口部3に形成され
た溝中のみにコア層を含む半導体層4を選択的に成長さ
せる工程、マスク2を除去したのち全面に逆導電型半導
体層6を成長させる工程、及び、逆導電型半導体層6の
コア層を含む半導体層4の上に位置する部分に2つのス
トライプ状溝7に挟まれた凸部8を形成する工程を含む
ことを特徴とする。
(2) Further, according to the present invention, in a method for manufacturing an optical semiconductor device, a mask 2 having an opening 3 is provided on the surface of a semiconductor substrate 1 of one conductivity type. Forming a groove in the opening 3 by etching, and selectively growing the semiconductor layer 4 including the core layer only in the groove formed in the opening 3 while leaving the mask 2; removing the mask 2 After that, a step of growing the opposite conductivity type semiconductor layer 6 on the entire surface, and a convex portion sandwiched between two stripe-shaped grooves 7 in a portion located on the semiconductor layer 4 including the core layer of the opposite conductivity type semiconductor layer 6 8 is formed.

【0021】この様に、溝内にコア層を含む半導体層4
を選択成長させているので、コア層を含む半導体層4の
端部に形成される異常成長部5は非常に小さくなり、そ
の後に全面に成長させた逆導電型半導体層6の表面はよ
り平坦になるので、パッシブアライメントに必要なジャ
ンクションダウンでのボンディングがより可能になる。
As described above, the semiconductor layer 4 including the core layer in the groove is formed.
Is selectively grown, the abnormally grown portion 5 formed at the end of the semiconductor layer 4 including the core layer becomes extremely small, and the surface of the opposite conductivity type semiconductor layer 6 which is subsequently grown on the entire surface is flatter. Therefore, bonding at the junction down required for passive alignment becomes possible.

【0022】(3)また、本発明は、上記(1)または
(2)において、選択成長させたコア層を含む半導体層
4が、平坦な領域と、光出射端面に向かって膜厚が徐々
に薄くなっていくテーパ領域とから構成されることを特
徴とする。
(3) In the present invention, in the above (1) or (2), the semiconductor layer 4 including the core layer selectively grown has a thickness gradually increasing toward the flat region and the light emitting end face. And a tapered region that becomes thinner.

【0023】この様に、光出射端面に向かって膜厚が徐
々に薄くなっていくテーパ領域、即ち、テーパ導波路部
を設けることによってスポットサイズ変換器を構成する
ことができるので、パッシブアライメントが容易にな
る。
As described above, the spot size converter can be formed by providing the tapered region in which the film thickness gradually decreases toward the light emitting end face, that is, by providing the tapered waveguide portion. It will be easier.

【0024】(4)また、本発明は、上記(1)乃至
(3)のいずれかにおいて、コア層を、多重量子井戸層
と、多重量子井戸層を挟む光ガイド層とによって構成し
たことを特徴とする。
(4) Further, in the present invention, in any one of the above (1) to (3), the core layer is constituted by a multiple quantum well layer and an optical guide layer sandwiching the multiple quantum well layer. Features.

【0025】この様に、コア層を多重量子井戸構造で構
成することによって、テーパ導波路部における量子準位
による実効禁制帯幅をレーザ部の実効禁制帯幅より大き
くすることができ、テーパ導波路部における光の吸収損
失を小さくすることができる。
As described above, by forming the core layer with a multiple quantum well structure, the effective band gap due to the quantum level in the tapered waveguide section can be made larger than the effective band gap in the laser section. Light absorption loss in the wave path can be reduced.

【0026】(5)また、本発明は、上記(1)乃至
(4)のいずれかにおいて、コア層を含む半導体層4の
最上層として、全面に設ける逆導電型半導体層6と同じ
組成の逆導電型半導体層を設けることを特徴とする。
(5) In the present invention, in any one of the above (1) to (4), as the uppermost layer of the semiconductor layer 4 including the core layer, the same composition as the reverse conductivity type semiconductor layer 6 provided on the entire surface. It is characterized in that a reverse conductivity type semiconductor layer is provided.

【0027】この様に、コア層を含む半導体層4の最上
層として、全面に設ける逆導電型半導体層6と同じ組成
の逆導電型半導体層を設けることにより、マスク2を除
去した後の再成長に伴う成長界面の荒れの影響をコア層
に及ぼすことがなくなり、コア層に直接逆導電型半導体
層6を成長させた場合に比べてヘテロ接合界面をシャー
プにすることができる。
As described above, by providing a reverse conductivity type semiconductor layer having the same composition as that of the reverse conductivity type semiconductor layer 6 provided on the entire surface as the uppermost layer of the semiconductor layer 4 including the core layer, the mask 2 after the removal of the mask 2 is removed. The influence of the roughness of the growth interface accompanying the growth is not exerted on the core layer, and the heterojunction interface can be sharpened as compared with the case where the reverse conductivity type semiconductor layer 6 is directly grown on the core layer.

【0028】(6)また、本発明は、上記(1)乃至
(5)のいずれかにおいて、マスク2を除去したのち
で、且つ、全面に逆導電型半導体層6を成長させる前
に、コア層を含む半導体層4の構成原子が移動する程度
の高温に放置する工程を含むことを特徴とする。
(6) The present invention provides the method according to any one of (1) to (5), wherein after removing the mask 2 and before growing the opposite conductivity type semiconductor layer 6 on the entire surface, the core is removed. The method is characterized by including a step of leaving the semiconductor layer 4 including the layer at a high temperature at which constituent atoms of the semiconductor layer 4 move.

【0029】この様に、全面に逆導電型半導体層6を成
長させる前に、コア層を含む半導体層4の構成原子が移
動する程度の高温に放置することにより、マストランス
ポート現象によって異常成長部5の突起を小さくするこ
とができ、全面に成長させる逆導電型半導体層6の表面
をより平坦にすることができる。
As described above, before the reverse conductivity type semiconductor layer 6 is grown on the entire surface, the semiconductor layer 4 including the core layer is left at a high temperature at which constituent atoms of the semiconductor layer 4 move, thereby causing abnormal growth due to mass transport phenomenon. The protrusion of the portion 5 can be reduced, and the surface of the opposite conductivity type semiconductor layer 6 grown on the entire surface can be made flatter.

【0030】(7)また、本発明は、上記(1)乃至
(6)のいずれかにおいて、マスク2の開口部3の少な
くとも一部に回折格子を形成する工程を含むことを特徴
とする。
(7) The present invention is characterized in that in any one of the above (1) to (6), a step of forming a diffraction grating in at least a part of the opening 3 of the mask 2 is provided.

【0031】この様に、回折格子を形成することによっ
て、DFB(分布帰還型)半導体レーザ、或いは、DB
R(分布ブラッグ反射)型半導体レーザを構成すること
ができ、リッジ型テーパ導波路付き半導体レーザにおけ
る発振波長の単一化が可能になる。
As described above, by forming a diffraction grating, a DFB (distributed feedback) semiconductor laser or a DB
An R (distributed Bragg reflection) type semiconductor laser can be configured, and the oscillating wavelength of the semiconductor laser with a ridge-type tapered waveguide can be unified.

【0032】[0032]

【発明の実施の形態】ここで、本発明の第1の実施の形
態を図2及び図3を参照して説明する。 図2(a)参照 まず、電子濃度が1.0〜3.0×1018cm-3、例え
ば、2.0×1018cm-3のn型InP基板11表面
に、テーパ導波路部を形成する長さ200μmの領域に
おいては出射端面に向かって幅が徐々に広くなるテーパ
状開口部とし、一方、長さ300μmのレーザ部を形成
する領域においては均一で幅細のストライプ状開口部と
からなる開口部13を有する選択成長マスクとなるSi
2 マスク12を設ける。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Here, a first embodiment of the present invention will be described with reference to FIGS. Referring to FIG. 2A, first, a tapered waveguide portion is formed on the surface of an n-type InP substrate 11 having an electron concentration of 1.0 to 3.0 × 10 18 cm −3 , for example, 2.0 × 10 18 cm −3. In a region having a length of 200 μm to be formed, a tapered opening having a width gradually increasing toward the emission end face is formed. On the other hand, in a region in which a laser portion having a length of 300 μm is formed, a uniform and narrow stripe-shaped opening is formed. Serving as a selective growth mask having an opening 13 made of Si
An O 2 mask 12 is provided.

【0033】図2(b)参照 次いで、減圧MOVPE法を用いて、MQWコア層1
4、及び、厚さ50〜300nm、例えば、100nm
のp型InPクラッド層15を順次選択成長させる。な
お、このp型InPクラッド層15は、後のSiO2
スク12除去後の再成長の際の成長界面の荒れがMQW
コア層14に及ばないようにするため、即ち、ヘテロ接
合界面をシャープにするために設けるものである。
Next, referring to FIG. 2B, the MQW core layer 1 is formed by using the reduced pressure MOVPE method.
4, and a thickness of 50 to 300 nm, for example, 100 nm
Is selectively grown sequentially. Note that the p-type InP cladding layer 15 has a rough growth interface at the time of regrowth after removing the SiO 2 mask 12 by MQW.
This is provided so as not to reach the core layer 14, that is, to sharpen the heterojunction interface.

【0034】この際、MQWコア層14を構成する上下
の光ガイド層及び量子井戸層の膜厚が、例えば、テーパ
導波路部においては出射端面に向かって200μmかけ
て1/3の厚さにテーパ状に減少させ、且つ、レーザ部
においては平坦な構造とする。
At this time, the thicknesses of the upper and lower optical guide layers and the quantum well layers constituting the MQW core layer 14 are reduced to, for example, 1/3 over 200 μm in the tapered waveguide portion toward the emission end face. It is tapered and has a flat structure in the laser section.

【0035】なお、この第1の実施の形態においては、
レーザ部を形成する平坦な領域における厚さが、上下の
光ガイド層を厚さ50〜150nm、例えば、100n
mの1.1μm波長組成のInGaAsP層によって構
成し、また、量子井戸層を、厚さ10nmの6層の1.
1μm波長組成のInGaAsP障壁層と、厚さ6nm
の5層の1.35μm波長組成のInGaAsP井戸層
を堆積する。
In the first embodiment,
The thickness of the upper and lower optical guide layers is 50 to 150 nm, for example, 100 n.
m and an InGaAsP layer having a wavelength composition of 1.1 μm, and the quantum well layer is composed of six 10 nm-thick 1.
InGaAsP barrier layer having a wavelength composition of 1 μm and a thickness of 6 nm
The five InGaAsP well layers having a 1.35 μm wavelength composition are deposited.

【0036】図2(c)参照 次いで、SiO2 マスク12を除去したのち、再び減圧
MOVPE法を用いて、厚さ2000〜6000nm、
例えば、4000nm(4μm)のp型InPクラッド
層16及び厚さ200〜1000nm、例えば、500
nmのp型InGaAsコンタクト層17を堆積させ
る。
Next, after the SiO 2 mask 12 is removed, a thickness of 2000 to 6000 nm is again obtained by the reduced pressure MOVPE method, as shown in FIG.
For example, a 4000 nm (4 μm) p-type InP cladding layer 16 and a thickness of 200 to 1000 nm, for example, 500
A nm p-type InGaAs contact layer 17 is deposited.

【0037】図3(d)参照 次いで、レジストパターン(図示せず)をマスクとし
て、エタン系ガスを用いてドライ・エッチングすること
によって幅10μmで、MQWコア層14の表面から5
0〜300nm、例えば、100nmの厚さのp型In
Pクラッド層15またはp型InPクラッド層16が残
る深さの2本のストライプ状溝18を形成し、その間の
凸部をリッジ19とする。
Next, as shown in FIG. 3D, using a resist pattern (not shown) as a mask, dry etching is performed using an ethane-based gas to a width of 10 μm and a distance of 5 μm from the surface of the MQW core layer 14.
P-type In having a thickness of 0 to 300 nm, for example, 100 nm
Two stripe-shaped grooves 18 having a depth at which the P clad layer 15 or the p-type InP clad layer 16 remain are formed, and a ridge 19 between the grooves is formed.

【0038】この場合、リッジ19の幅は、例えば、レ
ーザ部で2μm、テーパ導波路部で出射端面に向かって
フレア状に広がり、出射端面で5μmになるようにレジ
ストパターンを形成する。
In this case, the resist pattern is formed so that the width of the ridge 19 is, for example, 2 μm in the laser portion, flares toward the emission end surface in the tapered waveguide portion, and becomes 5 μm in the emission end surface.

【0039】図3(e)参照 次いで、テーパ導波路部21の先端から150μmの領
域のp型InGaAsコンタクト層17をエッチング除
去したのち、以降は図示しないものの、全面にSiO2
膜を設けてリッジ19の頂上のp型InGaAsコンタ
クト層17に対してのみコンタクトのための開口部を設
け、開口部を覆うようにp側電極を設けると共に、n型
InP基板11の裏面にn側電極を設けることによっ
て、リッジ型テーパ導波路付き半導体レーザの基本構造
が完成する。
Next, after removing the p-type InGaAs contact layer 17 in a region of 150 μm from the tip of the tapered waveguide portion 21 by etching, although not shown, the entire surface is made of SiO 2.
An opening for contact is provided only to the p-type InGaAs contact layer 17 on the top of the ridge 19, a p-side electrode is provided so as to cover the opening, and n-type By providing the side electrodes, the basic structure of the semiconductor laser with a ridge-type tapered waveguide is completed.

【0040】この第1の実施の形態においては、選択成
長させる半導体層の厚さは、290nmのMQWコア層
14と300nmのp型InPクラッド層15だけで約
600nmであるので、従来の選択成長半導体層より大
幅に薄くすることができ、したって、異常成長部の突起
を大幅に小さくすることができる。
In the first embodiment, the thickness of the semiconductor layer to be selectively grown is about 600 nm only with the MQW core layer 14 of 290 nm and the p-type InP cladding layer 15 of 300 nm. The thickness can be significantly smaller than that of the semiconductor layer, and thus the protrusion of the abnormally grown portion can be significantly reduced.

【0041】また、この場合、全面に厚いp型InPク
ラッド層16及びp型InGaAsコンタクト層17を
成長させているので、表面をより平坦にすることがで
き、したがって、リッジ19を形成したのちジャンクシ
ョンダウンでボンディングしても、精度の良い安定した
パッシブアライメントが可能になる。
In this case, since the thick p-type InP cladding layer 16 and the p-type InGaAs contact layer 17 are grown on the entire surface, the surface can be made flatter. Therefore, the junction is formed after the ridge 19 is formed. Even if bonding is performed down, accurate and stable passive alignment can be performed.

【0042】なお、異常成長部をより小さくするために
は、p型InPクラッド層16を成長させる前に、MO
VPE装置内においてPH3 雰囲気中で620℃程度の
高温に保持することにより、マストランスポート現象に
より異常成長部の形状をなめらかにすれば良く、それに
よって表面の平坦性をさらに増すことができる。
In order to make the abnormally grown portion smaller, the MO is grown before the p-type InP cladding layer 16 is grown.
By maintaining a high temperature of about 620 ° C. in a PH 3 atmosphere in a VPE apparatus, the shape of the abnormally grown portion may be smoothed by a mass transport phenomenon, thereby further improving the flatness of the surface.

【0043】次に、図4及び図5を参照して本発明の第
2の実施の形態を説明する。 図4(a)参照 まず、電子濃度が1.0〜3.0×1018cm-3、例え
ば、2.0×1018cm-3のn型InP基板11表面
に、テーパ導波路部を形成する長さ200μmの領域に
おいては出射端面に向かって幅が徐々に広くなるテーパ
状開口部とし、一方、長さ300μmのレーザ部を形成
する領域においては均一で幅細のストライプ状開口部と
からなる開口部13を有する選択成長マスクとなるSi
2 マスク12を設け、エタン系ガスを用いたドライ・
エッチングによってn型InP基板11に選択成長させ
る膜厚に相当する深さ、例えば、深さ400nmの溝2
2を形成する。
Next, a second embodiment of the present invention will be described with reference to FIGS. Referring to FIG. 4A, first, a tapered waveguide portion is formed on the surface of an n-type InP substrate 11 having an electron concentration of 1.0 to 3.0 × 10 18 cm −3 , for example, 2.0 × 10 18 cm −3. In a region having a length of 200 μm to be formed, a tapered opening having a width gradually increasing toward the emission end face is formed. On the other hand, in a region in which a laser portion having a length of 300 μm is formed, a uniform and narrow stripe-shaped opening is formed. Serving as a selective growth mask having an opening 13 made of Si
An O 2 mask 12 is provided, and a dry
A groove 2 having a depth corresponding to a film thickness to be selectively grown on the n-type InP substrate 11 by etching, for example, a depth of 400 nm.
Form 2

【0044】図4(b)参照 次いで、減圧MOVPE法を用いて、溝22の内部にM
QWコア層14、及び、厚さ50〜300nm、例え
ば、100nmのp型InPクラッド層15を順次選択
成長させる。なお、この場合のp型InPクラッド層1
5も、後のSiO2 マスク12除去後の再成長の際の成
長界面の荒れがMQWコア層14に及ばないようにする
ために設けるものである。
Next, referring to FIG. 4B, M is formed inside the groove 22 by using a reduced pressure MOVPE method.
A QW core layer 14 and a p-type InP clad layer 15 having a thickness of 50 to 300 nm, for example, 100 nm, are sequentially selectively grown. In this case, the p-type InP cladding layer 1
Reference numeral 5 is also provided in order to prevent the roughness of the growth interface from reaching the MQW core layer 14 at the time of regrowth after the removal of the SiO 2 mask 12.

【0045】この際、MQWコア層14を構成する上下
の光ガイド層及び量子井戸層の膜厚が、例えば、テーパ
導波路部においては出射端面に向かって200μmかけ
て1/3の厚さにテーパ状に減少させ、且つ、レーザ部
においては平坦な構造とする。
At this time, the thicknesses of the upper and lower optical guide layers and quantum well layers constituting the MQW core layer 14 are reduced to, for example, 1/3 over 200 μm toward the emission end face in the tapered waveguide portion. It is tapered and has a flat structure in the laser section.

【0046】なお、この第2の実施の形態においても、
レーザ部を形成する平坦な領域における厚さが、上下の
光ガイド層を厚さ50〜150nm、例えば、100n
mの1.1μm波長組成のInGaAsP層によって構
成し、また、量子井戸層を、厚さ10nmの6層の1.
1μm波長組成のInGaAsP障壁層と、厚さ6nm
の5層の1.35μm波長組成のInGaAsP井戸層
を堆積する。
Incidentally, also in the second embodiment,
The thickness of the upper and lower optical guide layers is 50 to 150 nm, for example, 100 n.
m and an InGaAsP layer having a wavelength composition of 1.1 μm, and the quantum well layer is composed of six 10 nm-thick 1.
InGaAsP barrier layer having a wavelength composition of 1 μm and a thickness of 6 nm
The five InGaAsP well layers having a 1.35 μm wavelength composition are deposited.

【0047】図4(c)参照 次いで、SiO2 マスク12を除去したのち、再び減圧
MOVPE法を用いて、厚さ2000〜6000nm、
例えば、4000nm(4μm)のp型InPクラッド
層16及び厚さ200〜1000nm、例えば、500
nmのp型InGaAsコンタクト層17を順次堆積さ
せる。
Next, after the SiO 2 mask 12 is removed, a thickness of 2000 to 6000 nm is again applied by the reduced pressure MOVPE method, as shown in FIG.
For example, a 4000 nm (4 μm) p-type InP cladding layer 16 and a thickness of 200 to 1000 nm, for example, 500
A nm-type p-type InGaAs contact layer 17 is sequentially deposited.

【0048】図5(d)参照 次いで、レジストパターン(図示せず)をマスクとし
て、エタン系ガスを用いてドライ・エッチングすること
によって幅10μmで、MQWコア層14の表面から5
0〜300nm、例えば、100nmの厚さのp型In
Pクラッド層15またはp型InPクラッド層16が残
る深さの2本のストライプ状溝18を形成し、その間の
凸部をリッジ19とする。
Next, as shown in FIG. 5D, using a resist pattern (not shown) as a mask, dry etching is performed using an ethane-based gas to obtain a 10 μm-wide pattern from the surface of the MQW core layer 14.
P-type In having a thickness of 0 to 300 nm, for example, 100 nm
Two stripe-shaped grooves 18 having a depth at which the P clad layer 15 or the p-type InP clad layer 16 remain are formed, and a ridge 19 between the grooves is formed.

【0049】この場合、リッジ19の幅は、例えば、レ
ーザ部で2μm、テーパ導波路部で出射端面に向かって
フレア状に広がり、出射端面で5μmになるようにレジ
ストパターンを形成する。
In this case, the resist pattern is formed so that the width of the ridge 19 is, for example, 2 μm at the laser portion, flares toward the emission end face at the tapered waveguide portion, and becomes 5 μm at the emission end face.

【0050】図5(e)参照 次いで、テーパ導波路部21の先端から150μmの領
域のp型InGaAsコンタクト層17をエッチング除
去したのち、以降は図示しないものの、全面にSiO2
膜を設けてリッジ19の頂上のp型InGaAsコンタ
クト層17に対してのみコンタクトのための開口部を設
け、開口部を覆うようにp側電極を設けると共に、n型
InP基板11の裏面にn側電極を設けることによっ
て、リッジ型テーパ導波路付き半導体レーザの基本構造
が完成する。
[0050] FIG. 5 (e) see Then, after the p-type InGaAs contact layer 17 from the tip of 150μm regions of the tapered waveguide portion 21 is removed by etching, but thereafter not shown, SiO on the entire surface 2
An opening for contact is provided only to the p-type InGaAs contact layer 17 on the top of the ridge 19, a p-side electrode is provided so as to cover the opening, and n-type By providing the side electrodes, the basic structure of the semiconductor laser with a ridge-type tapered waveguide is completed.

【0051】この第2の実施の形態においては、溝22
の内部にMQWコア層14とp型InPクラッド層15
を成長させているので、異常成長部の突起は上記の第1
の実施の形態より大幅に小さくすることができ、それに
よって、表面の平坦性はさらに良好になる。
In the second embodiment, the grooves 22
MQW core layer 14 and p-type InP clad layer 15 inside
Is grown, so that the projection of the abnormally grown portion is
Can be made much smaller than in the embodiment described above, whereby the surface flatness is further improved.

【0052】また、この第2の実施の形態においても、
選択成長で形成する成長層の厚さが一定でないために必
然的に段差が生じてしまい、また、レーザ部20の成長
層厚が溝22の深さより大きい場合には、上記の第1の
実施の形態の場合よりは小さくなるが異常成長部が生ず
る。
Also, in the second embodiment,
If the thickness of the growth layer formed by the selective growth is not constant, a step is inevitably generated, and if the thickness of the growth layer of the laser unit 20 is larger than the depth of the groove 22, the first embodiment will be described. However, although abnormally grown portions are produced, the size becomes smaller than in the case of the first embodiment.

【0053】この異常成長部を小さくするためには、p
型InPクラッド層16を成長させる前に、MOVPE
装置内においてPH3 雰囲気中で620℃程度の高温に
保持することにより、マストランスポート現象により異
常成長部の形状をなめらかにすれば良い。
In order to reduce the abnormally grown portion, p
Before growing the type InP cladding layer 16, MOVPE
By maintaining a high temperature of about 620 ° C. in a PH 3 atmosphere in the apparatus, the shape of the abnormally grown portion may be smoothed by the mass transport phenomenon.

【0054】次に、図6を参照して本発明の第3の実施
の形態を説明する。 図6参照 図6に示すリッジ型テーパ導波路付き半導体レーザはD
FB型半導体レーザであり、上記の第1の実施の形態と
同様の工程であるが、図2(a)に示したSiO2 マス
クを形成したのち、開口部のテーパ導波路形成しない領
域に回折格子23を設け、その後は図2(b)以降の工
程と同様の工程を行えば良い。なお、先に、部分的に回
折格子23を形成したのち、SiO2 マスクを形成して
も良いものである。
Next, a third embodiment of the present invention will be described with reference to FIG. See FIG. 6. The semiconductor laser with a ridge-type tapered waveguide shown in FIG.
This is an FB type semiconductor laser, and is a process similar to that of the first embodiment. However, after forming the SiO 2 mask shown in FIG. After the lattice 23 is provided, the same steps as the steps after FIG. 2B may be performed. After forming the diffraction grating 23 partially, an SiO 2 mask may be formed first.

【0055】この場合、出射端面側にARコーティング
(無反射コーティング)24を施し、背面側にHRコー
ティング(高反射コーティング)25を施している。な
お、この様なHRコーティング25は上記の第1及び第
2の実施の形態においても設けているものである。
In this case, an AR coating (anti-reflection coating) 24 is applied to the emission end face side, and an HR coating (high reflection coating) 25 is applied to the back side. Note that such an HR coating 25 is provided also in the first and second embodiments.

【0056】また、この様な回折格子23は上記の第2
の実施の形態のリッジ型テーパ導波路付き半導体レーザ
に設けても良いものであり、その場合には、図4(a)
に示したようにレーザ部を形成する領域に幅20μmの
溝を形成したのち、その中央部の幅5μm程度の領域に
回折格子を形成すれば良い。
Further, such a diffraction grating 23 is provided in the second
May be provided in the semiconductor laser with a ridge-type tapered waveguide according to the embodiment described above. In that case, FIG.
After forming a groove having a width of 20 μm in a region where a laser portion is to be formed as shown in (1), a diffraction grating may be formed in a central portion having a width of about 5 μm.

【0057】この様なDFB型の半導体レーザにおいて
は、テーパ導波路によるスポットサイズの拡大効果と共
に、発振波長の単一化が得られることになる。
In such a DFB type semiconductor laser, a single oscillation wavelength can be obtained together with the effect of increasing the spot size by the tapered waveguide.

【0058】以上、本発明の各実施の形態を説明してき
たが、上記の第1及び第2の実施の形態においては、量
子井戸層として厚さ10nmの1.1μm波長組成のI
nGaAsP障壁層と、厚さ6nmの1.35μm波長
組成のInGaAsP井戸層を交互に井戸層が5層にな
るように堆積させて形成しているが、この様な構成に限
られるものでなく、必要とする波長、例えば、1.5μ
m帯及び出力に応じて各層の組成、厚さ、及び、層数を
任意に選択すれば良い。
Although the embodiments of the present invention have been described above, in the above-described first and second embodiments, a quantum well layer having a thickness of 10 nm and a wavelength of 1.1 μm having a wavelength composition of 1.1 μm is used.
The nGaAsP barrier layer and the InGaAsP well layers each having a thickness of 1.35 μm and having a thickness of 6 nm are alternately deposited so as to have five well layers. However, the present invention is not limited to such a structure. Required wavelength, for example, 1.5μ
The composition, thickness, and number of layers of each layer may be arbitrarily selected according to the m band and the output.

【0059】また、上記の各実施の形態においては、I
nGaAsP/InP系光半導体素子として説明してい
るが、本発明はInGaAsP/InP系に限られるも
のではなく、InAlGaAs系、InGaAs/Ga
As/AlGaAs系、或いは、InGaP/AlIn
GaP系等にも適用できるものである。
Further, in each of the above embodiments, I
Although the present invention has been described as an nGaAsP / InP-based optical semiconductor device, the present invention is not limited to the InGaAsP / InP-based optical semiconductor device, but may be an InAlGaAs-based or InGaAs / Ga-based semiconductor device.
As / AlGaAs system or InGaP / AlIn
The present invention can also be applied to a GaP system or the like.

【0060】[0060]

【発明の効果】本発明によれば、リッジ型テーパ導波路
付き半導体レーザのリッジを形成するためのクラッド層
を全面成長により形成しているので表面の平坦化が可能
になり、それによって、パッシブアライメントに不可欠
なジャンクションダウンでのボンディングが可能になる
ため、光モジュールの組立を簡単にすることができ、光
ファイバ通信の発展に寄与するところが大きい。
According to the present invention, since the cladding layer for forming the ridge of the semiconductor laser having a ridge-type tapered waveguide is formed by whole-surface growth, the surface can be flattened, thereby making it possible to form a passive layer. Since bonding at the junction down which is indispensable for alignment becomes possible, assembly of the optical module can be simplified, which greatly contributes to the development of optical fiber communication.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の原理的構成の説明図である。FIG. 1 is an explanatory diagram of a basic configuration of the present invention.

【図2】本発明の第1の実施の形態の途中までの製造工
程の説明図である。
FIG. 2 is an explanatory diagram of a manufacturing process partway through the first embodiment of the present invention.

【図3】本発明の第1の実施の形態の図2以降の製造工
程の説明図である。
FIG. 3 is an explanatory view of a manufacturing process of the first embodiment of the present invention after FIG. 2;

【図4】本発明の第2の実施の形態の途中までの製造工
程の説明図である。
FIG. 4 is an explanatory diagram of a manufacturing process partway through a second embodiment of the present invention.

【図5】本発明の第2の実施の形態の図4以降の製造工
程の説明図である。
FIG. 5 is an explanatory diagram of a manufacturing process after FIG. 4 according to the second embodiment of the present invention.

【図6】本発明の第3の実施の形態の説明図である。FIG. 6 is an explanatory diagram of a third embodiment of the present invention.

【図7】従来のリッジ型テーパ導波路付き半導体レーザ
の要部斜視図である。
FIG. 7 is a perspective view of a main part of a conventional semiconductor laser with a ridge-type tapered waveguide.

【図8】従来のリッジ型テーパ導波路付き半導体レーザ
の製造工程の説明図である。
FIG. 8 is an explanatory diagram of a manufacturing process of a conventional semiconductor laser with a ridge-type tapered waveguide.

【符号の説明】[Explanation of symbols]

1 一導電型半導体基板 2 マスク 3 開口部 4 コア層を含む半導体層 5 異常成長部 6 逆導電型半導体層 7 ストライプ状溝 8 凸部 11 n型InP基板 12 SiO2 マスク 13 開口部 14 MQWコア層 15 p型InPクラッド層 16 p型InPクラッド層 17 p型InGaAsコンタクト層 18 ストライプ状溝 19 リッジ 20 レーザ部 21 テーパ導波路部 22 溝 23 回折格子 24 HRコーティング 25 ARコーティング 31 n型InP基板 32 MQWコア層 33 p型InPクラッド層 34 p型InPリッジ 35 レーザ部 36 テーパ導波路部 37 SiO2 マスク 38 開口部 39 異常成長部 40 ストライプ状溝 41 マウント基板 42 半田層REFERENCE SIGNS LIST 1 one conductivity type semiconductor substrate 2 mask 3 opening 4 semiconductor layer including core layer 5 abnormal growth portion 6 reverse conductivity type semiconductor layer 7 stripe-shaped groove 8 convex portion 11 n-type InP substrate 12 SiO 2 mask 13 opening 14 MQW core Layer 15 p-type InP cladding layer 16 p-type InP cladding layer 17 p-type InGaAs contact layer 18 stripe-shaped groove 19 ridge 20 laser part 21 taper waveguide part 22 groove 23 diffraction grating 24 HR coating 25 AR coating 31 n-type InP substrate 32 MQW core layer 33 p-type InP cladding layer 34 p-type InP ridge 35 laser part 36 taper waveguide part 37 SiO 2 mask 38 opening 39 abnormal growth part 40 stripe-shaped groove 41 mount substrate 42 solder layer

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 一導電型半導体基板の表面に開口部を有
するマスクを設け、前記開口部のみにコア層を含む半導
体層を選択的に成長させる工程、前記マスクを除去した
のち全面に逆導電型半導体層を成長させる工程、及び、
前記逆導電型半導体層の前記コア層を含む半導体層の上
に位置する部分に2つのストライプ状溝に挟まれた凸部
を形成する工程を含むことを特徴とする光半導体素子の
製造方法。
1. A step of providing a mask having an opening on the surface of a semiconductor substrate of one conductivity type, selectively growing a semiconductor layer including a core layer only in the opening, and removing the mask and then conducting reverse conductivity on the entire surface. Growing a type semiconductor layer; and
Forming a convex portion sandwiched between two stripe-shaped grooves in a portion of the opposite conductivity type semiconductor layer located on the semiconductor layer including the core layer.
【請求項2】 一導電型半導体基板の表面に開口部を有
するマスクを設け、前記マスクを用いて前記一導電型半
導体基板をエッチングすることによって前記開口部に溝
を形成し、前記マスクを残したまま前記開口部に形成さ
れた溝中のみにコア層を含む半導体層を選択的に成長さ
せる工程、前記マスクを除去したのち全面に逆導電型半
導体層を成長させる工程、及び、前記逆導電型半導体層
の前記コア層を含む半導体層の上に位置する部分に2つ
のストライプ状溝に挟まれた凸部を形成する工程を含む
ことを特徴とする請求項1記載の光半導体素子の製造方
法。
2. A mask having an opening is provided on the surface of the one-conductivity-type semiconductor substrate, and a groove is formed in the opening by etching the one-conductivity-type semiconductor substrate using the mask, and the mask is left. Selectively growing a semiconductor layer including a core layer only in a groove formed in the opening while leaving the mask, removing the mask and growing a reverse conductivity type semiconductor layer over the entire surface; and 2. The method of manufacturing an optical semiconductor device according to claim 1, further comprising the step of forming a projection sandwiched between two stripe-shaped grooves at a portion of the semiconductor layer including the core layer of the semiconductor layer. Method.
【請求項3】 上記選択成長させたコア層を含む半導体
層が、平坦な領域と、光出射端面に向かって膜厚が徐々
に薄くなっていくテーパ領域とから構成されることを特
徴とする請求項1または2に記載の光半導体素子の製造
方法。
3. The semiconductor layer including the core layer selectively grown includes a flat region and a tapered region whose film thickness gradually decreases toward the light emitting end face. A method for manufacturing an optical semiconductor device according to claim 1.
【請求項4】 上記コア層を、多重量子井戸層と、多重
量子井戸層を挟む光ガイド層とによって構成したことを
特徴とする請求項1乃至3のいずれか1項に記載の光半
導体素子の製造方法。
4. The optical semiconductor device according to claim 1, wherein said core layer comprises a multiple quantum well layer and an optical guide layer sandwiching said multiple quantum well layer. Manufacturing method.
【請求項5】 上記コア層を含む半導体層の最上層とし
て、上記全面に設ける逆導電型半導体層と同じ組成の逆
導電型半導体層を設けることを特徴とする請求項1乃至
4のいずれか1項に記載の光半導体素子の製造方法。
5. The semiconductor device according to claim 1, wherein a reverse conductive semiconductor layer having the same composition as the reverse conductive semiconductor layer provided on the entire surface is provided as an uppermost layer of the semiconductor layer including the core layer. 2. The method for manufacturing an optical semiconductor device according to claim 1.
【請求項6】 上記マスクを除去したのちで、且つ、上
記全面に逆導電型半導体層を成長させる前に、上記コア
層を含む半導体層の構成原子が移動する程度の高温に放
置する工程を含むことを特徴とする請求項1乃至5のい
ずれか1項に記載の光半導体素子の製造方法。
6. A step of leaving the semiconductor layer including the core layer at a high temperature such that atoms constituting the semiconductor layer including the core layer move after removing the mask and before growing a reverse conductivity type semiconductor layer on the entire surface. The method of manufacturing an optical semiconductor device according to claim 1, wherein the method includes:
【請求項7】 上記マスクの開口部の少なくとも一部に
回折格子を形成する工程を含むことを特徴とする請求項
1乃至6のいずれか1項に記載の光半導体素子の製造方
法。
7. The method for manufacturing an optical semiconductor device according to claim 1, further comprising a step of forming a diffraction grating in at least a part of the opening of the mask.
JP08734597A 1997-03-24 1997-03-24 Method for manufacturing optical semiconductor element Expired - Lifetime JP3887733B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08734597A JP3887733B2 (en) 1997-03-24 1997-03-24 Method for manufacturing optical semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08734597A JP3887733B2 (en) 1997-03-24 1997-03-24 Method for manufacturing optical semiconductor element

Publications (2)

Publication Number Publication Date
JPH10270794A true JPH10270794A (en) 1998-10-09
JP3887733B2 JP3887733B2 (en) 2007-02-28

Family

ID=13912291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08734597A Expired - Lifetime JP3887733B2 (en) 1997-03-24 1997-03-24 Method for manufacturing optical semiconductor element

Country Status (1)

Country Link
JP (1) JP3887733B2 (en)

Also Published As

Publication number Publication date
JP3887733B2 (en) 2007-02-28

Similar Documents

Publication Publication Date Title
JP3104789B2 (en) Semiconductor optical device and method of manufacturing the same
JP2008113041A (en) Waveguide
JP2007109896A (en) Integrated optical semiconductor device and method of manufacturing same
JP2002243964A (en) Semiconductor optical integrated element and method for manufacturing the same
JP2950028B2 (en) Method for manufacturing optical semiconductor device
US6343087B2 (en) Semiconductor laser
KR100369329B1 (en) Fabrication method of defectless and anti-reflection spot size converted optical devices
JPH0961652A (en) Semiconductor optical waveguide and its production
JP2002057409A (en) Semiconductor laser and its fabricating method
JP4146974B2 (en) Optical semiconductor device and optical transmission system
JP2002217446A (en) Optical semiconductor integrated device and method of manufacturing the same
JPH11204773A (en) Waveguide type semiconductor optical integrated element and its manufacture
JP3887733B2 (en) Method for manufacturing optical semiconductor element
US5360763A (en) Method for fabricating an optical semiconductor device
JP2003069134A (en) Semiconductor optical device and method of manufacturing the same
JP2953449B2 (en) Optical semiconductor device and method of manufacturing the same
JPH10117045A (en) Optical semiconductor element
JP2542570B2 (en) Method for manufacturing optical integrated device
JP2001111169A (en) Semiconductor laser element
JPH08330665A (en) Manufacture of optical semiconductor laser
JP2000101186A (en) Semiconductor optical element
JP3321800B2 (en) Design method of semiconductor optical integrated device
JPH10223968A (en) Optical semiconductor device
JP2002124731A (en) Manufacturing method of optical semiconductor device
JPH05235477A (en) Manufacture of semiconductor element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061115

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121208

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121208

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131208

Year of fee payment: 7

EXPY Cancellation because of completion of term