JPH10268044A - 情報識別システム、情報識別システム用の制御装置および情報識別システム用の応答装置 - Google Patents

Abstract

(57)【要約】 【課題】複数の応答装置が有する固有情報を、制御装置
にて効率よく短時間に読取ることを可能とする。 【解決手段】制御装置１は、所定の応答要求信号を下り
通信チャネルへと送信する。応答装置２は、前記下り通
信チャネルを介して前記応答要求信号が到来したことに
応じて、自己が有する固有情報を示した所定の応答情報
を形成する各ビットを上り通信チャネルへと順次送信す
る。制御装置１は、上り通信チャネルを介して到来する
信号が示すビットの状態を判定し、このビットの状態と
同状態のビットを下り通信チャネルへと順次送信する。
応答装置２は、下り通信チャネルを介して到来した最新
のビットと自己が送信した最新のビットとを比較し、一
致する場合にのみ応答情報の次ビットの送信を行い、一
致しなかった場合には少なくとも応答要求信号が新たに
到来するまでは応答情報の送信を停止させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば複数の物品
のそれぞれに取り付けた応答装置が有する固有情報を制
御装置によって読取ることで前記物品の管理などを可能
とする情報識別システム、このシステムを実現するため
の制御装置および応答装置に関する。

【０００２】

【従来の技術】物品等に貼り付けた無線タグの識別情報
を読取る技術としては、例えば特開平4-315081号に開示
されたものが知られている。これによれば、質問器から
の問い合わせ信号に対して、各無線タグが識別情報を含
む応答信号の送信を行うが、各無線タグが所定の乱数を
発生し、その値に基づいて応答信号の送出タイミングを
遅延させることによって、複数の無線タグが送出する信
号の衝突確率を低下させるものとなっている。

【０００３】しかしながら、このように乱数に基づいて
各無線タグの送信タイミングを異ならせるようにしてい
るといえども、乱数のビット長が小さければ、衝突確率
が大きくなり、場合によっては何時までも衝突を繰り返
すというように不確定な要素が含まれている。またビッ
ト長を大きくすると、衝突確率は抑制できるものの待ち
合わせ時間が増えるため全体の読取り時間が増大すると
いう結果になる。しかも読取り数が少ない場合には、待
ち合わせの時間ばかりで信号の送出が少ないという現象
に陥り、極めて効率が低下するという不具合があった。

【０００４】

【発明が解決しようとする課題】以上のように従来は、
複数の応答装置（例えば無線タグ）の送信タイミングを
ランダム化することによって衝突確率を低下させるもの
としていたため、確実な衝突回避を常に行える保証は無
く、衝突による再送信を応答装置が繰り返すことで読取
り時間が増大してしまうという不具合があった。

【０００５】そこで、衝突確率をより低減するために送
信タイミングを決定するための乱数のビット長を長くす
ると、待ち合わせ時間が増大してやはり読取り時間が増
大してしまうという不具合があった。

【０００６】本発明はこのような事情を考慮してなされ
たものであり、その目的とするところは、複数の応答装
置が有する固有情報を、制御装置にて効率よく短時間に
読取ることができる情報識別システムや、このような情
報識別システムを実現するための制御装置および応答装
置を提供することにある。

【０００７】

【課題を解決するための手段】以上の目的を達成するた
めに本発明は、制御装置に設けられ、所定の応答要求信
号を所定の下り通信チャネルへと送信する、例えば応答
要求信号送信制御手段、信号作成部および変調部からな
る応答要求信号送信手段と、複数の応答装置のそれぞれ
に設けられ、前記下り通信チャネルを介して前記応答要
求信号が到来したことに応じて、自己が有する固有情報
（例えば識別情報）を示した所定の応答情報を形成する
各ビットを、前記複数の応答装置に共通の所定の上り通
信チャネルへと順次送信する、例えば応答情報送信制御
手段、信号作成部および変調部よりなる応答情報送信手
段と、前記制御装置に設けられ、前記上り通信チャネル
を介して到来する信号が示すビットの状態を判定する、
例えば復調部および信号分析部よりなる応答情報判定手
段と、前記制御装置に設けられ、前記応答情報判定手段
により判定されたビットの状態と同状態のビットを前記
下り通信チャネルへと順次送信する、例えば応答情報返
送制御手段、信号作成部および変調部よりなる応答情報
返送手段と、前記複数の応答装置のそれぞれに設けら
れ、前記下り通信チャネルを介して到来した応答情報の
最新のビットと該当する応答装置に設けられた前記応答
情報送信手段が送信した最新のビットとを比較し、両ビ
ットの状態が一致する場合にのみ該当する応答装置に設
けられた前記応答情報送信手段に応答情報の次ビットの
送信を行わせ、両ビットの状態が一致しなかった場合に
は少なくとも前記下り通信チャネルを介して前記応答要
求信号が新たに到来するまでは該当する応答装置に設け
られた前記応答情報送信手段による応答情報の送信を停
止させる応答情報送信停止手段と、前記制御装置に設け
られ、前記応答情報判定手段により順次判定されたビッ
トよりなるビット列を応答情報として取込む応答情報取
込み手段とを備えた。

【０００８】このような手段を講じたことにより、応答
要求信号を受けた複数の応答装置だは、応答情報の送信
が同時に開始されるが、制御装置では到来するビットの
状態を判断され、同一状態のビットが各応答装置に向け
て返送されるので、応答装置はこの返送されたビットと
自己が送信したビットとを比較することで、制御装置が
自己が送信した応答情報を受信したか否かを判断し、違
う場合には今回の応答情報の送信を断念して行く。これ
により、徐々に応答情報を送信する応答装置が絞られて
行き、応答情報を最後まで送出する応答装置は１つだけ
となる。そして、この過程で制御装置でえられたビット
を並べたビット列は、応答情報を最後まで送出した応答
装置の応答情報となる。

【０００９】

【発明の実施の形態】以下、図面を参照して本発明の一
実施形態につき説明する図１は本実施形態に係る情報識
別システムの概略構成を示すブロック図である。

【００１０】図１に示すように本実施形態の情報識別シ
ステムは、制御装置１が複数（ｎ個：ｎは不定数）の応
答装置２（2-1 ，2-2 …，2-n ）がそれぞれ有する固有
情報を一括して読出すものである。また制御装置１に
は、必要に応じて管理装置３が接続される。

【００１１】制御装置１は、応答装置２に対して各種の
指示を示した下り信号を与えて、応答装置２が有する固
有情報を読取る。また必要によっては、応答装置２内の
記憶部への情報の書き込みを指示する。

【００１２】応答装置２は、少なくとも固有の識別情報
を含む固有情報を内部の記憶部に保持しており、制御装
置１からの指示に応じて、上記固有情報の少なくとも一
部を示す応答信号を上り信号にて制御装置１へと送信す
る。この応答装置２は、例えば物品に取り付けられ、当
該物品の識別または管理などを行うために用いられる。

【００１３】管理装置３は、いわゆるアプリケーション
用のコンピュータシステムである。管理装置３は、制御
装置１により読取られた情報を受け取り、応答装置２自
体または応答装置２が取り付けられた物品等に関する情
報処理または管理（例えば物品の在庫管理）を行う。

【００１４】図２は制御装置１の具体的な構成を示すブ
ロック図である。図２に示すように制御装置１は、制御
装置制御部１１、外部インタフェース（外部ＩＦ）１
２、信号作成部１３、変調部１４、アンテナ部１５、復
調部１６、信号分析部１７、電源部１８およびクロック
回路部１９を有している。

【００１５】制御装置制御部１１は、制御装置１の各部
を総括制御して、応答装置２からの固有情報の読取りを
行う機能を実現する。外部インタフェース１２は、管理
装置３が接続され、この管理装置３から与えられる指示
や情報の取込みや、情報の管理装置３への出力を行うも
のである。

【００１６】信号作成部１３は、応答装置２に対して与
える各種の情報を含んだ下り信号を制御装置制御部１１
の制御の下に作成する。この信号作成部１３で作成され
た下り信号は、無線伝送するための変調が変調部１４に
て施されたのち、アンテナ部１５から応答装置２に向け
て空間へと送出される。

【００１７】また応答装置２から送出され、空間を介し
て到来した信号（上り信号）は、アンテナ部１５によっ
て受けられ、復調部１６にて復調がなされたのちに信号
分析部１７に与えられる。信号分析部１７は、復調部１
６から与えられる上り信号を分析し、その信号に情報を
１ビット単位で抽出して制御装置制御部１１へと与え
る。

【００１８】電源部１８は、例えば商用電源から電力を
得、制御装置１の各部を動作させるための電力に変換し
た上で制御装置１の各部へと供給する。クロック回路部
１９は、所定のクロック信号を発生し、制御装置１の各
部へと供給する。

【００１９】ところで制御装置制御部１１は、例えばＣ
ＰＵ、ＲＯＭおよびＲＡＭなどを有してなるものであ
り、ＣＰＵがＲＯＭに格納された動作プログラムに基づ
いて動作することにより、応答要求信号送信制御手段１
１１、応答情報返送制御手段１１２および応答情報取込
み手段１１３を実現するものとなっている。

【００２０】ここで応答要求信号送信制御手段１１１
は、応答装置２に対して応答情報の送信を要求するため
の応答要求信号の作成および送信に係る制御を行うもの
である。

【００２１】応答情報返送制御手段１１２は、信号分析
部１７から応答情報が１ビット分与えられる毎に、その
ビットと同状態のビット（以下、返送ビットと称する）
の作成および送信に係る制御を行うものである。

【００２２】応答情報取込み手段１１３は、信号分析部
１８からビット列として与えられる応答情報のうちの固
有情報を取込むものである。図３は応答装置２の具体的
な構成を示すブロック図である。

【００２３】図３に示すように応答装置２は、応答装置
制御部２１、アンテナ部２２、復調部２３、信号分析部
２４、信号作成部２５、変調部２６、記憶部２７、電源
部２８およびクロック回路部２９を有している。

【００２４】応答装置制御部２１は、応答装置２の各部
を総括制御して、制御装置１からの要求に応じて応答情
報の送信を行う機能を実現する。制御装置１から送出さ
れ、空間を介して到来した下り信号は、アンテナ部２２
によって受けられ、復調部２３にて復調がなされたのち
に信号分析部２４に与えられる。信号分析部２４は、復
調部２３から与えられる下り信号を分析し、その信号に
含まれる各種の情報を判定して応答装置制御部２１へと
与える。

【００２５】信号作成部２５は、制御装置１に対して与
える応答情報を示した応答情報を応答装置制御部２１の
制御の下に作成する。この信号作成部２５で作成された
信号は、無線伝送するための変調が変調部２６にて施さ
れたのち、アンテナ部２２から制御装置１に向けて空間
へと送出される。

【００２６】記憶部２７は、当該応答装置２の固有情報
を記憶している。電源部２８は、アンテナ部２２で制御
装置２の送信信号を受信して生じる電力によって充電
し、これを応答装置２の各部を動作させるための電力に
変換した上で応答装置２の各部へと供給する。

【００２７】クロック回路部２９は、所定のクロック信
号を発生し、応答装置２の各部へと供給する。ところで
応答装置制御部２１は、例えばＣＰＵ、ＲＯＭおよびＲ
ＡＭなどを有してなるものであり、ＣＰＵがＲＯＭに格
納された動作プログラムに基づいて動作することによ
り、応答情報送信制御手段２１１および応答情報送信停
止手段２１２を実現するものとなっている。

【００２８】ここで応答情報送信制御手段２１１は、信
号分析部２４で応答要求信号が判定された場合に、応答
情報を形成するビット（以下、応答情報ビットと称す
る）の作成および送信に係る制御を行うものである。

【００２９】また応答情報送信停止手段２１２は、制御
装置１から送信された返送ビットと応答情報送信制御手
段２１１の制御の下に送信された最新の応答情報ビット
との比較を行い、両者が一致しない場合に応答情報送信
制御手段２１１による応答情報ビットの送信を停止させ
る処理を行うものである。

【００３０】次に以上のように構成された情報識別シス
テムの動作につき説明する。まず制御装置１において制
御装置制御部１１は、所定の応答要求信号を下り信号と
して作成するように信号作成部１３を制御する。そして
制御装置制御部１１は、信号作成部１３により作成され
た下り信号を変調部１４により変調させ、アンテナ部１
５より送信させる。かくして、各応答装置２に向けて応
答要求信号が送信される。なおこの処理は、応答要求信
号送信制御手段１１１にてなされる。

【００３１】さて、応答装置２において応答装置制御部
２１は、アンテナ部２２および復調部２３により前述の
下り信号が受信され、この下り信号に含まれた各情報が
信号分析部２４から与えられると、到来したのが応答要
求信号であることを認識する。

【００３２】そうすると応答装置制御部２１は、所定の
応答情報の送信制御を開始する。なおここでは、応答情
報として識別情報のみを送信するものとする。応答装置
制御部２１は応答情報の送信制御を開始すると、まず記
憶部２７から識別情報の１ビット目を取出し、そのビッ
トの状態に応じた所定レベルの上り信号を作成するよう
信号作成部２５を制御する。そして応答装置制御部２１
は、信号作成部２５で作成された上り信号を変調部２６
により変調させ、アンテナ部２２より送信させる。変調
部２６における変調方式はＡＳＫ（Amplitude Shift Ke
ying）であり、「１」であるビットに応じて所定の搬送
波が現れ、「０」であるビットに応じては無信号である
変調信号を得る。

【００３３】なお、以上の処理は応答情報送信制御手段
２１１によってなされる。ところで以上のような動作
は、所定の読取り範囲内に存在し、前記応答要求信号を
受信した全ての応答装置２にて一斉に行われる。具体的
には、「１１１００１００」なる識別情報を有した応答
装置2-1 、「１１１０１１０１」なる識別情報を有した
応答装置2-2 、および「００１１０００１」なる識別情
報を有した応答装置2-3 の３つの応答装置が読取り範囲
内に存在するならば、応答装置2-1 が「１」を、応答装
置2-2 「１」を、そして応答装置2-3 が「０」をそれぞ
れほぼ同時に送出する。

【００３４】このように各応答装置２から送信された上
り信号が制御装置１に到達すると、アンテナ部１５およ
び復調部１６により受信され、信号分析部１８に与えら
れる。信号分析部１８では、現在到来している上り信号
が示す応答情報ビットの状態（「１」および「０」のい
ずれであるか）の判定がなされ、その判定結果が制御装
置制御部１１へと与えられる。

【００３５】制御装置制御部１１は、現在到来している
応答情報ビットの状態の判定結果が信号分析部１８から
与えられると、これを内部のメモリ（図示せず）に保持
しておく。また制御装置制御部１１は応答情報返送制御
手段１１２により、信号分析部１８での判定結果が示す
応答情報ビットと同状態の返送ビットに応じた所定レベ
ルの下り信号を作成するよう信号作成部１３を制御す
る。そして制御装置制御部１１は、信号作成部１３で作
成された下り信号を変調部１４により変調させ、アンテ
ナ部１５より送信させる。

【００３６】ここで、読取り範囲に存在する応答装置２
のうちの１つでも「１」を送出しているのであれば、制
御装置１においてアンテナ部１５および復調部１６では
搬送波を受けることになるので、「０」を出力している
応答装置２が存在していたとしても、信号分析部１７で
は現在到来している上り信号が示すビットの状態は
「１」と判断される。従って図４に示す前述の具体例の
場合、最初のビットについては「１」と判断され、制御
装置１からは図４に示すように「１」なる返送ビットが
送信される。

【００３７】このように制御装置１から送信される下り
信号が応答装置２に到達すると、アンテナ部２２および
復調部２３により受信され、信号分析部２４に与えられ
る。信号分析部２４では、現在到来している下り信号が
示す返送ビットの状態（「１」および「０」のいずれで
あるか）の判定がなされ、その判定結果が制御装置制御
部１１へと与えられる。

【００３８】応答装置制御部２１は、このように信号分
析部２４から与えられる判定結果、すなわち返送ビット
の状態を監視しており、例えば図４に示す比較タイミン
グで、現在送信している応答情報ビットの状態と返送ビ
ットの状態とを比較する。そして応答装置制御部２１
は、応答情報ビットの状態と返送ビットの状態とが一致
するか否かの判断を行い、一致している場合には識別情
報における次のビットを記憶部２７から取出し、これを
応答情報ビットとして前述したのと同様にして送信す
る。しかし応答情報ビットの状態と返送ビットの状態と
が一致しなかった場合、識別情報における次のビット以
降のビットの送信を行わない。なおこの処理は、応答情
報送信停止手段２１２によってなされる。

【００３９】具体的には図４の例の場合、Ｔ１時点にお
いては応答装置2-1 および応答装置2-2 が送信している
応答情報ビットと返送ビットとがともに「１」であり一
致するので、応答装置2-1 および応答装置2-2 は次の応
答情報ビットの送信を行う。これに対して応答装置2-3
が送信している応答情報ビットは「０」であり、返送ビ
ットと異なっているので、応答装置2-3 は次の応答情報
ビット以降の送信を停止している。

【００４０】以後、制御装置１および応答情報ビットの
送信を継続している応答装置２は、上述の動作を繰り返
して行く。このとき図４の例では、Ｔ２時点乃至Ｔ４時
点では、応答装置2-1 および応答装置2-2 のいずれでも
応答情報ビットと返送ビットとが一致するから応答情報
ビットの送信を継続する。しかし、Ｔ５時点では、応答
装置2-2 では応答情報ビットと返送ビットとが一致する
が、応答装置2-1 では応答情報ビットと返送ビットとが
異なる。このため、応答装置2-1 は次の応答情報ビット
以降の送信を停止し、この結果、応答装置2-2 のみが応
答情報ビットの送信を継続する状態となる。そしてこれ
以降（Ｔ６時点乃至Ｔ８時点）では、応答装置2-2 のみ
が応答情報ビットの送信を行っているから、伝送誤りが
生じていなければ、応答装置2-2 では応答情報ビットと
返送ビットとが一致する。従って応答装置2-2 のみが識
別情報を最後のビットまで送信することになる。

【００４１】制御装置１において制御装置制御部１１
は、このように最後まで残った応答装置２が送信した応
答情報ビットが内部のメモリに蓄積されることになる。
そこで制御装置制御部１１は応答情報取込み手段１１３
により、上述のように内部のメモリに所定ビット数（こ
こでは８ビット）の応答情報ビットが蓄積できたなら
ば、この応答情報ビットを取得順に並べたビット列を、
今回読取った応答情報として確定する。

【００４２】以上のような一連の動作により、単一の応
答装置２の応答情報のみが制御装置１によって読取られ
る。そして、読取り範囲に存在する他の応答装置２の応
答情報を読取る必要があれば、上述の動作を繰り返す。
ただし、識別情報の全てのビットを１度送信した応答装
置２は、自己的に、あるいは制御装置１からの指示に応
じて、以降において到来した応答信号を無視し、応答情
報の送信を行わないようにする。

【００４３】また読取り範囲に存在する全ての応答装置
２の応答情報を読取る必要があれば、応答要求信号に対
していずれの応答装置２も応答情報の送信を行わなくな
るまで、上述の動作を繰り返す。

【００４４】なお図５は、制御装置１および応答装置2-
1 〜2-3 のそれぞれの返送ビットおよび応答情報ビット
の送信内容が図４に示す状態である時の制御装置１から
送信される下り信号および応答装置2-1 〜2-3 のそれぞ
れから出力される上り信号の状態を模式的に示すもので
ある。

【００４５】以上のように本実施形態によれば、複数の
応答装置２が同時に応答情報の送信を行っていても衝突
にはならず、１つの応答装置２が送信する応答情報を取
込むことができる。この結果、所定の読取り範囲内に存
在する不特定の応答装置２の固有情報を読取る作業を、
効率良く、短時間で行うことが可能となる。

【００４６】また本実施形態によれば、応答情報を最後
まで送信した応答装置２からみると、１ビット毎に誤り
確認を行いながら応答情報の送信を行っていることにな
るため、伝送誤りにより制御装置１が誤った応答情報を
取込んでしまうことがなく、確実性が高くなる。なお、
上記実施形態のままであると、応答情報の最後の１ビッ
トについては誤り確認が行われないことになり、当該ビ
ットに伝送誤りが生じた場合には制御装置１が誤った応
答情報を取込んでしまうことになる。そこでこれを防止
したい場合には、応答情報の最後に最低１ビットの冗長
ビットを付加しておき、制御装置１では取込んだ応答情
報ビット列のうちの冗長ビット除いたものを応答情報と
して取込むようにすればよい。

【００４７】なお本発明は上記実施形態に限定されるも
のではない。例えば上記実施形態では、常に下り信号の
受信を行い、かつ全てのビットについて応答情報ビット
と返送ビットとの比較を行うものとなっているが、上記
実施形態のようにＡＳＫを適用している場合、図６に示
すように自己が所定の基準信号を出力している期間には
下り信号の受信および応答情報ビットと返送ビットとの
比較を行わない、半二重通信とすることもできる。なぜ
ならば、応答装置２のいずれか１つでも搬送波の出力を
行っていれば、これが制御装置１で受信され、制御部１
からはやはり搬送波の出力がなされるので、自己が搬送
波の出力を行っているのであれば、制御装置１からは必
ず搬送波が出力されるため、比較を行う必要がないため
である。なおこれは、ＡＳＫに限らず、所定の基準信号
（搬送波など）の有無によってビットの状態を示す形態
で信号を伝送する場合に共通である。

【００４８】また上記実施形態では、変調方式にＡＳＫ
を用いているが、変調方式はＡＳＫ以外であってもよ
く、例えば図７に示すようにＰＳＫ（Phase Shift Keyi
ng）を用いることもできる。ただしこのＰＳＫを用いる
場合、複数の応答装置２のそれぞれから送信される上り
信号が互いに同期している必要があるので、応答装置２
にＰＬＬ（位相同期ループ）機能を持たせ、各応答装置
２が送信する上り信号のキャリア位相を合わせるように
する。

【００４９】また上記実施形態では、応答装置２が有す
る識別情報が全て異なっていることを前提として説明し
ているが、同一の識別情報を有する応答装置２が複数存
在する場合にも本発明の適用が可能である。ただしこの
場合、同一の識別情報を有する応答装置２をそれぞれ区
別する必要があるため、応答装置２のそれぞれに乱数発
生手段を備え、この乱数発生手段が発生する乱数を識別
情報に付加するようにする。図８はその一例を示す図で
あり、（ａ）に示す識別情報を有する応答装置２が２つ
存在するが、一方の応答装置２の乱数発生手段は「１
１」なる乱数を発生したために（ｂ）に示すような情報
を応答情報に示し、また他方の応答装置２の乱数発生手
段は「００」なる乱数を発生したために（ｃ）に示すよ
うな情報を応答情報に示す状態を示している。このよう
にすれば、上記実施形態における動作によって、図９に
示すように２つの応答装置を区別して応答情報の取込み
を行うことができる。

【００５０】また上記実施形態では、各応答装置２は現
在送出している応答情報ビットについて返送ビットとの
比較を行うものとしているので、応答装置２による応答
情報ビットの送出タイミングと返送ビットが応答装置２
に到達するタイミングとのずれは、応答装置２における
１ビット分の送出期間よりも短くなくてはならない。こ
のため、応答装置２が応答情報ビットを送出してからそ
れに対応する返送ビットが応答装置２に到達するまでに
ある程度のディレイが避けられない場合、応答装置２に
おける１ビット分の送出期間を必要以上に長く設定しな
ければならず、応答情報の伝送速度が低下してしまう。
そこで、このような不具合を回避するためには、以下の
ような方策が考えられる。

【００５１】すなわち、複数の応答装置を、例えば識別
情報の末尾が「０」であるか「１」であるかによって偶
数グループの応答装置２−Ｏと奇数グループの応答装置
２−Ｅとにグループ分けし、各グループで図１０に示す
ように１ビット毎に交互に応答情報ビットを送信するよ
うにする。そして制御装置１は、偶数グループの応答装
置２−Ｏからの応答情報ビットに対する返送ビットを奇
数グループの応答装置２−Ｅの応答情報ビット送信期間
に、かつ奇数グループの応答装置２−Ｅからの応答情報
ビットに対する返送ビットを偶数グループの応答装置２
−Ｏの応答情報ビット送信期間にそれぞれ送信するよう
にする。これにより、応答装置２が応答情報ビットを送
出してからそれに対応する返送ビットが応答装置２に到
達するまでの時間に余裕を取ることができ、応答装置２
における１ビット分の送出期間の増大を抑えることがで
きる。なお、１つの応答装置２が応答情報を送信する期
間は２倍となるが、その期間に２つの応答装置２が応答
情報の送信を行うから、結果として読取り時間の増大は
来さない。なおこの方法は、応答装置２を３つ以上のグ
ループにグループ分けする場合にも同様に実現可能であ
る。

【００５２】また上記実施形態では、固有情報は識別情
報のみを有するものとしているが、他の任意の付加情報
を含んでいてもよい。このほか、本発明の要旨を逸脱し
ない範囲で種々の変形実施が可能である。

【００５３】

【発明の効果】本発明は、制御装置に設けられ、所定の
応答要求信号を所定の下り通信チャネルへと送信する応
答要求信号送信手段と、複数の応答装置のそれぞれに設
けられ、前記下り通信チャネルを介して前記応答要求信
号が到来したことに応じて、自己が有する固有情報を示
した所定の応答情報を形成する各ビットを、前記複数の
応答装置に共通の所定の上り通信チャネルへと順次送信
する応答情報送信手段と、前記制御装置に設けられ、前
記上り通信チャネルを介して到来する信号が示すビット
の状態を判定する応答情報判定手段と、前記制御装置に
設けられ、前記応答情報判定手段により判定されたビッ
トの状態と同状態のビットを前記下り通信チャネルへと
順次送信する応答情報返送手段と、前記複数の応答装置
のそれぞれに設けられ、前記下り通信チャネルを介して
到来した応答情報の最新のビットと該当する応答装置に
設けられた前記応答情報送信手段が送信した最新のビッ
トとを比較し、両ビットの状態が一致する場合にのみ該
当する応答装置に設けられた前記応答情報送信手段に応
答情報の次ビットの送信を行わせ、両ビットの状態が一
致しなかった場合には少なくとも前記下り通信チャネル
を介して前記応答要求信号が新たに到来するまでは該当
する応答装置に設けられた前記応答情報送信手段による
応答情報の送信を停止させる応答情報送信停止手段と、
前記制御装置に設けられ、前記応答情報判定手段により
順次判定されたビットよりなるビット列を応答情報とし
て取込む応答情報取込み手段とを備えたので、複数の応
答装置が有する固有情報を、制御装置にて効率よく短時
間に読取ることが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る情報識別システムの
概略構成を示すブロック図。

【図２】図１中の制御装置１の具体的な構成を示すブロ
ック図。

【図３】図１中の応答装置２の具体的な構成を示すブロ
ック図。

【図４】応答装置２の応答情報ビットの送信状況および
制御装置１による返送ビットの送信状況の一例を示す
図。

【図５】応答装置２の応答情報ビットの送信状況および
制御装置１による返送ビットの送信状況が図４に示す状
態であり、かつ変調方式としてＡＳＫを用いる場合にお
ける、制御装置１から送信される下り信号および応答装
置２のそれぞれから出力される上り信号の状態を模式的
に示す図。

【図６】応答装置２にて半二重通信で処理を行う際の動
作タイミングを示す図。

【図７】応答装置２の応答情報ビットの送信状況および
制御装置１による返送ビットの送信状況が図４に示す状
態であり、かつ変調方式としてＰＳＫを用いる場合にお
ける、制御装置１から送信される下り信号および応答装
置２のそれぞれから出力される上り信号の状態を模式的
に示す図。

【図８】異なる応答装置２が有する同一の識別情報を乱
数を用いて区別する方法を説明する図。

【図９】図８（ｂ）応答情報を送信する応答装置２と図
８（ｃ）に示す応答情報を送信する応答装置２とが同時
に応答情報の送信を開始した場合における各応答装置２
の応答情報ビットの送信状況および制御装置１による返
送ビットの送信状況の一例を示す図。

【図１０】応答装置２における１ビット分の送出期間の
増大を防ぐための方策を説明する図。

【符号の説明】

１…制御装置 ２（2-1 ，2-2 …，2-n ）…応答装置 ３…管理装置 １１…制御装置制御部 １１１…応答要求信号送信制御手段 １１２…応答情報返送制御手段 １１３…応答情報取込み手段 １２…外部インタフェース（外部ＩＦ） １３，２５…信号作成部 １４，２７…変調部 １５，２２…アンテナ部 １６，２３…復調部 １７，２４…信号分析部 １８，２８…電源部 １９，２９…クロック回路部 ２１…応答装置制御部 ２１１…応答情報送信制御手段 ２１２…応答情報送信停止手段 ２７…記憶部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡野 道商 神奈川県川崎市幸区柳町70番地 株式会社 東芝柳町工場内 (72)発明者 熊 勝彦 神奈川県川崎市幸区柳町70番地 株式会社 東芝柳町工場内 (72)発明者 岩崎 和則 神奈川県川崎市幸区柳町70番地 株式会社 東芝柳町工場内 (72)発明者 上原 堅助 神奈川県川崎市幸区柳町70番地 株式会社 東芝柳町工場内 (72)発明者 橋本 智 神奈川県川崎市幸区柳町70番地 株式会社 東芝柳町工場内

Claims (6)

【特許請求の範囲】
1. 【請求項１】 おのおの固有の識別情報を少なくとも含
   む所定の固有情報を有した複数の応答装置と、これらの
   応答装置から必要な情報を読取るための制御装置とから
   なる情報識別システムにおいて、 前記制御装置に設けられ、所定の応答要求信号を所定の
   下り通信チャネルへと送信する応答要求信号送信手段
   と、 前記複数の応答装置のそれぞれに設けられ、前記下り通
   信チャネルを介して前記応答要求信号が到来したことに
   応じて、前記固有情報を示した所定の応答情報を形成す
   る各ビットを、前記複数の応答装置に共通の所定の上り
   通信チャネルへと順次送信する応答情報送信手段と、 前記制御装置に設けられ、前記上り通信チャネルを介し
   て到来する信号が示すビットの状態を判定する応答情報
   判定手段と、 前記制御装置に設けられ、前記応答情報判定手段により
   判定されたビットの状態と同状態のビットを前記下り通
   信チャネルへと順次送信する応答情報返送手段と、 前記複数の応答装置のそれぞれに設けられ、前記下り通
   信チャネルを介して到来した応答情報の最新のビットと
   該当する応答装置に設けられた前記応答情報送信手段が
   送信した最新のビットとを比較し、両ビットの状態が一
   致する場合にのみ該当する応答装置に設けられた前記応
   答情報送信手段に応答情報の次ビットの送信を行わせ、
   両ビットの状態が一致しなかった場合には少なくとも前
   記下り通信チャネルを介して前記応答要求信号が新たに
   到来するまでは該当する応答装置に設けられた前記応答
   情報送信手段による応答情報の送信を停止させる応答情
   報送信停止手段と、 前記制御装置に設けられ、前記応答情報判定手段により
   順次判定されたビットよりなるビット列を応答情報とし
   て取込む応答情報取込み手段とを具備したことを特徴と
   する情報識別システム。
2. 【請求項２】 応答情報送信手段は、応答情報を形成す
   る各ビットの状態に応じて所定の基準信号を上り通信チ
   ャネルへ送信するか否かを切り換えることで前記応答情
   報を形成する各ビットを前記上り通信チャネルへと送信
   するものであり、 かつ応答情報判定手段は、上り通信チャネルを介して到
   来する信号が応答装置のいずれか１つでも前記基準信号
   を送信している場合の状態であるときには、現在到来し
   ているビットが基準信号有りに対応するビットであると
   判定するものであり、 さらに応答情報送信停止手段は、該当する応答装置に設
   けられた応答情報送信手段が前記基準信号を送信してい
   ないときにのみ前記下り通信チャネルを介して到来した
   最新のビットが基準信号有りに対応するビットであるか
   否かの判断を行い、上記条件を満たす場合に、前記下り
   通信チャネルを介して到来した最新のビットと該当する
   応答装置に設けられた前記応答情報送信手段が送信した
   最新のビットとが一致しないと判定するものであること
   を特徴とする請求項１に記載の情報識別システム。
3. 【請求項３】 応答情報送信手段は、応答情報を形成す
   る各ビットの状態に応じて上り通信チャネルへ送信する
   所定の基準信号の位相を変化させることで前記応答情報
   を形成する各ビットを前記上り通信チャネルへと送信す
   るものであり、 かつ複数の応答装置のそれぞれに、前記基準信号の基準
   位相を一定状態とする位相調整手段を備えたことを特徴
   とする請求項１に記載の情報識別システム。
4. 【請求項４】 複数の応答装置のそれぞれに、任意のビ
   ット列をランダムに発生する乱数発生手段を備え、 かつ応答情報送信手段は、該当する応答装置に設けられ
   た前記乱数発生手段により発生されたビット列を固有情
   報中の識別情報に付加してなるビット列の各ビットを上
   り通信チャネルへと順次送信することを特徴とする請求
   項１乃至請求項３のいずれかに記載の情報識別システ
   ム。
5. 【請求項５】 おのおの固有の識別情報を少なくとも含
   む所定の固有情報を有した複数の応答装置とともに情報
   識別システムを構築し、これらの応答装置から必要な情
   報を読取るための情報識別システム用の制御装置におい
   て、 所定の応答要求信号を所定の下り通信チャネルへと送信
   する応答要求信号送信手段と、 所定の上り通信チャネルを介して到来する信号が示すビ
   ットの状態を判定する応答情報判定手段と、 この応答情報判定手段により判定されたビットの状態と
   同状態のビットを前記下り通信チャネルへと順次送信す
   る応答情報返送手段と、 この応答情報判定手段により順次判定されたビットより
   なるビット列を応答情報として取込む応答情報取込み手
   段とを具備したことを特徴とする情報識別システム用の
   制御装置。
6. 【請求項６】 応答装置から必要な情報を読取るための
   制御装置とともに情報識別システムを構築するものであ
   り、有の識別情報を少なくとも含む所定の固有情報を有
   した情報識別システム用の応答装置において、 所定の下り通信チャネルを介して前記制御装置から送信
   された前記応答要求信号が到来したことに応じて、前記
   固有情報を示した所定の応答情報を形成する各ビット
   を、前記複数の応答装置に共通の所定の上り通信チャネ
   ルへと順次送信する応答情報送信手段と、 前記下り通信チャネルを介して到来した応答情報の最新
   のビットと該当する応答装置に設けられた前記応答情報
   送信手段が送信した最新のビットとを比較し、両ビット
   の状態が一致する場合にのみ該当する応答装置に設けら
   れた前記応答情報送信手段に応答情報の次ビットの送信
   を行わせ、両ビットの状態が一致しなかった場合には少
   なくとも前記下り通信チャネルを介して前記応答要求信
   号が新たに到来するまでは該当する応答装置に設けられ
   た前記応答情報送信手段による応答情報の送信を停止さ
   せる応答情報送信停止手段とを具備したことを特徴とす
   る情報識別システム用の応答装置。