JPH10256404A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH10256404A
JPH10256404A JP9061391A JP6139197A JPH10256404A JP H10256404 A JPH10256404 A JP H10256404A JP 9061391 A JP9061391 A JP 9061391A JP 6139197 A JP6139197 A JP 6139197A JP H10256404 A JPH10256404 A JP H10256404A
Authority
JP
Japan
Prior art keywords
silicon
amorphous silicon
oxide film
gas
fluorine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9061391A
Other languages
Japanese (ja)
Other versions
JP3486069B2 (en
Inventor
Yuichiro Mitani
祐一郎 三谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP06139197A priority Critical patent/JP3486069B2/en
Publication of JPH10256404A publication Critical patent/JPH10256404A/en
Application granted granted Critical
Publication of JP3486069B2 publication Critical patent/JP3486069B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent the variation in the diameter of crystal particles by allowing halogen to be absorbed by the surface of an insulating film using halogen gas. SOLUTION: Fluorine radicals 103b are generated using, for example, fluorine gas 103a. Then, the fluorine radicals are supplied to a silicon substrate in a vacuum equipment to allow fluorine atoms to be absorbed by the surface of a gate oxide film. Nextly, amorphous silicon 106a is deposited using, for example, disilane gas. Then, a heat treatment is conducted to crystallize the amorphous silicon. After that, amorphous silicon 107 is deposited again. This time, most of the fluorine atoms absorbed by the surface of the oxide film are desorbed through crystallization and heat treatment of the first amorphous silicon and therefore the second amorphous silicon deposited this time is evenly deposited on the entire surface of the semiconductor substrate. Then, the second amorphous silicon is heat-treated and then is crystallized with the first silicon particles as growth nuclei. Therefore, the silicon can be grown into polycrystalline silicon 108 of well-controlled grain diameter.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特に多結晶シリコンの結晶粒径を制御し、
信頼性を向上させたゲート電極を有するMOS型半導体
装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for controlling a crystal grain size of polycrystalline silicon.
The present invention relates to a method for manufacturing a MOS semiconductor device having a gate electrode with improved reliability.

【0002】[0002]

【従来の技術】近年、半導体装置の高集積化、素子の微
細化が進行するにつれて、MOSトランジスタやMOS
キャパシタに用いられるゲート酸化膜は薄膜化が進んで
おり、それに伴ってその信頼性が課題となっている。そ
の信頼性を左右するものとしては、酸化膜形成方法のみ
ならず、多結晶シリコン電極の成膜、後酸化、パターニ
ング、熱処理などの後工程にも影響されることがわかっ
ている。
2. Description of the Related Art In recent years, as the integration of semiconductor devices and the miniaturization of elements have progressed, MOS transistors and MOS transistors have been developed.
The thickness of the gate oxide film used for the capacitor is becoming thinner, and accordingly, its reliability has become an issue. It is known that the reliability is affected not only by the oxide film forming method but also by post-processes such as film formation, post-oxidation, patterning, and heat treatment of a polycrystalline silicon electrode.

【0003】そのうち、ゲート電極の材料としては、C
VD(Chemical Vapor Deposit
ion)法により形成された多結晶シリコン薄膜が一般
的である。これは、倒えば、水素ガスにより希釈された
シラン(SiH)ガスを用いて、熱等のエネルギーに
よってシランを分解させることによって半導体基板上に
堆積する。
Among them, the material of the gate electrode is C
VD (Chemical Vapor Deposit)
A polycrystalline silicon thin film formed by the (ion) method is generally used. When the silane degrades, silane (SiH 4 ) gas diluted with a hydrogen gas is used to decompose the silane with energy such as heat to deposit on the semiconductor substrate.

【0004】図11に従来の方法によりゲート電極を形
成する場合の工程断面図を示す。まず、図11(a)の
ように酸素ガス或いは酸素と水素との混合ガスなどによ
る熱酸化法などによって、シリコン基板201表面にゲ
ート酸化膜202を形成する。続いて図11(b)のよ
うに、CVD装置内で水素とシランとの混合ガスなどを
用いて、シランを熱分解させて基板表面にシリコン薄膜
203を堆積する。続いて、図11(c)のように、窒
素ガスなどをキャリアガスとしたPOCl3を用いて、
850℃で30分間リン拡散処理を行って、シリコン薄
膜203中にドーパントであるリンを含有させる。この
とき、堆積するシリコン薄膜は通常多結晶シリコン膜で
あり、それに起因した問題が顕在化してきている。例え
ば、リン拡散時にリンは多結晶シリコンの結晶粒界を伝
って粒界拡散するが、このとき多結晶シリコンと酸化膜
の界面まで到達したリンはそのまま酸化膜に進入する。
このときゲート酸化膜の膜厚が薄いと容易にシリコン基
板までリンが突き抜けて、チャネルのリン濃度が増加
し、素子間の閾値電圧のばらつきを生じる。
FIG. 11 is a sectional view showing a process in the case where a gate electrode is formed by a conventional method. First, as shown in FIG. 11A, a gate oxide film 202 is formed on the surface of a silicon substrate 201 by a thermal oxidation method using an oxygen gas or a mixed gas of oxygen and hydrogen. Subsequently, as shown in FIG. 11B, the silicon thin film 203 is deposited on the substrate surface by thermally decomposing silane using a mixed gas of hydrogen and silane in a CVD apparatus. Subsequently, as shown in FIG. 11C, using POCl 3 using nitrogen gas or the like as a carrier gas,
A phosphorus diffusion treatment is performed at 850 ° C. for 30 minutes to cause the silicon thin film 203 to contain phosphorus as a dopant. At this time, the silicon thin film to be deposited is usually a polycrystalline silicon film, and a problem caused by the thin film is becoming apparent. For example, at the time of phosphorus diffusion, phosphorus diffuses along the crystal grain boundary of polycrystalline silicon, and at this time, phosphorus that has reached the interface between the polycrystalline silicon and the oxide film directly enters the oxide film.
At this time, if the thickness of the gate oxide film is small, phosphorus easily penetrates to the silicon substrate, the phosphorus concentration of the channel increases, and the threshold voltage varies between elements.

【0005】また、磁気メモリの代替品として注目され
ている、低コスト、高信頼性かつ高速書き込み特性を特
徴とするNAND型EEPROMにおいても、多結晶シ
リコンに起因した問題がある。NAND型EEPROM
においては、電荷をためるための電極(フローティング
ゲート)とそのフローティングゲートに電荷を出し入れ
するための電界を形成するための電極(コントロールゲ
ート)の2つの電極を有している。一般的な素子構造に
おいては、コントロールゲートに高い電圧を印加して、
基板から絶縁膜を介してフローティングゲートに電子が
出し入れされることで、電気的な書き込みおよび消去を
行っている。図12にNAND型EEPROMの工程断
面図を示す。図12において、図11と同じ部分には、
同じ符号を付している。まず、図12(a)に示すよう
に、シリコン基板201上に酸素ガス或いは酸素と水素
との混合ガスを用いて熱酸化法などにより酸化膜202
を形成し、続いて、図12(b)に示すように、CVD
装置内で、例えば水素ガスにより希釈されたシランガス
を熱分解させ、フローティングゲートとなる多結晶シリ
コン203を堆積する。次に、例えば850℃で窒素ガ
スをキャリアガスとしてオキシ塩化リン(POCl3
を基板に供給してリン拡散処理を行い、多結晶シリコン
203中にドーパントであるリンを含有させる。次に、
図12(c)に示すように、酸素ガス或いは酸素と水素
との混合ガスを用いて熱酸化法などにより多結晶シリコ
ン203表面に酸化膜204を形成する。続いて、図1
2(d)に示すように、CVD装置内で例えば水素ガス
により希釈されたシランガスを熱分解させ、コントロー
ルゲートとなる多結晶シリコン205を堆積し、同様な
手法でこの多結晶シリコン中にリンを拡散させる。この
とき、図11(a)で説明したように、フローティング
ゲート、コントロールゲートが多結晶シリコン薄膜であ
るために、リンが結晶粒界を伝って酸化膜そしてシリコ
ン基板に進入し、素子特性のばらつきを生じる。また、
フローティングゲートとなる多桔晶シリコン薄膜をリン
拡散する際、多結晶シリコンの結晶粒が成長し、多結晶
シリコン表面の粗さが増加する。さらには、この多結晶
シリコン表面を熱酸化して酸化膜202を形成する際、
結晶粒1つ1つの面方位によって酸化速度が異なるた
め、酸化膜厚のばらつきを生じる。これらの多結晶シリ
コンの表面粗さや酸化膜厚のばらつきは電界集中による
信頼性の低下や素子間の閾値電圧などの特性のばらつき
を生じる。
[0005] In addition, NAND type EEPROMs, which have attracted attention as alternatives to magnetic memories and are characterized by low cost, high reliability, and high-speed writing characteristics, also have problems caused by polycrystalline silicon. NAND type EEPROM
Has two electrodes, an electrode (floating gate) for storing electric charges and an electrode (control gate) for forming an electric field for taking electric charges in and out of the floating gate. In a general device structure, a high voltage is applied to the control gate,
Electrical writing and erasing are performed by taking electrons in and out of the floating gate from the substrate via the insulating film. FIG. 12 is a process sectional view of a NAND type EEPROM. In FIG. 12, the same parts as in FIG.
The same reference numerals are given. First, as shown in FIG. 12A, an oxide film 202 is formed on a silicon substrate 201 by a thermal oxidation method using an oxygen gas or a mixed gas of oxygen and hydrogen.
Is formed, and then, as shown in FIG.
In the apparatus, for example, silane gas diluted with hydrogen gas is thermally decomposed, and polycrystalline silicon 203 serving as a floating gate is deposited. Next, phosphorus oxychloride (POCl 3 ) is used, for example, at 850 ° C. using nitrogen gas as a carrier gas.
Is supplied to the substrate to perform a phosphorus diffusion process, so that the polycrystalline silicon 203 contains phosphorus as a dopant. next,
As shown in FIG. 12C, an oxide film 204 is formed on the surface of the polycrystalline silicon 203 by a thermal oxidation method using an oxygen gas or a mixed gas of oxygen and hydrogen. Subsequently, FIG.
As shown in FIG. 2D, a silane gas diluted with, for example, hydrogen gas is thermally decomposed in a CVD apparatus to deposit polycrystalline silicon 205 serving as a control gate, and phosphorus is added to the polycrystalline silicon in the same manner. Spread. At this time, as described with reference to FIG. 11A, since the floating gate and the control gate are polycrystalline silicon thin films, phosphorus penetrates the oxide film and the silicon substrate through the crystal grain boundaries, and the device characteristics vary. Is generated. Also,
When phosphorus is diffused in a polycrystalline silicon thin film serving as a floating gate, crystal grains of polycrystalline silicon grow and the surface roughness of the polycrystalline silicon increases. Further, when the polycrystalline silicon surface is thermally oxidized to form an oxide film 202,
Since the oxidation rate varies depending on the plane orientation of each crystal grain, the oxide film thickness varies. Variations in the surface roughness and oxide film thickness of the polycrystalline silicon cause a reduction in reliability due to electric field concentration and variations in characteristics such as threshold voltage between elements.

【0006】これに対して、多結晶シリコンをアモルフ
ァスシリコンの結晶化により形成する方法が検討されて
いる。これは、例えば水素により希釈されたシランガス
を、多結晶シリコンを堆積する温度よりも低い温度で分
解させて酸化膜上に堆積し、これを例えば600℃で窒
素雰囲気中で熱処理して結晶化させる。これによれば、
堆積時がアモルファス状態であるため、シリコン薄膜の
表面粗さは小さく、また結晶化後の多結晶シリコンの粒
径も大きくすることができ、酸化膜中やシリコン基板中
へのリンのしみだしの量も抑制することができる。
On the other hand, a method of forming polycrystalline silicon by crystallization of amorphous silicon has been studied. This is because, for example, a silane gas diluted with hydrogen is decomposed at a temperature lower than the temperature at which polycrystalline silicon is deposited and deposited on an oxide film, and this is crystallized by heat treatment at, for example, 600 ° C. in a nitrogen atmosphere. . According to this,
Since the deposition is in an amorphous state, the surface roughness of the silicon thin film is small, and the grain size of the polycrystalline silicon after crystallization can be increased, so that phosphorus seeps into the oxide film and the silicon substrate. The amount can also be reduced.

【0007】[0007]

【発明が解決しようとする課題】しかし、アモルファス
シリコンの結晶化により形成された多結晶シリコン薄膜
の場合、その結晶粒径にはばらつきがあり、結晶粒径の
大きい素子と小さい素子とが混在し、素子特性のばらつ
きを根本的に解決することはできず、またこの結晶粒径
は、アモルファスシリコンの成膜条件や結晶化熱処理条
件で変化するが、均一な結晶粒を意図的に制御すること
は困難である。これを解決するために、ゲート電極を単
結晶シリコンで形成する方法が考えられている。この場
合、組縁膜を部分的に除去してシリコン基板を露出さ
せ、これを種として単結晶シリコンを成長させるなどの
方法が考えられるが、広範囲の領域にわたって絶縁膜上
に均−に単結晶シリコン薄膜を形成することは極めて困
難である。本発明は、上記の事情を考慮してなされたも
ので、均一な結晶粒径からなる高信頼牲多結晶シリコン
ゲート電極の形成方法を提供することを目的をする。
However, in the case of a polycrystalline silicon thin film formed by crystallization of amorphous silicon, the crystal grain size varies, and an element having a large crystal grain and an element having a small crystal grain are mixed. However, variations in device characteristics cannot be fundamentally solved, and the crystal grain size varies depending on amorphous silicon film formation conditions and crystallization heat treatment conditions. However, it is necessary to intentionally control uniform crystal grains. It is difficult. In order to solve this, a method of forming the gate electrode with single crystal silicon has been considered. In this case, a method of exposing the silicon substrate by partially removing the frame film and growing single-crystal silicon using the silicon substrate as a seed can be considered, but the single-crystal silicon is uniformly deposited on the insulating film over a wide area. It is extremely difficult to form a silicon thin film. The present invention has been made in view of the above circumstances, and has as its object to provide a method for forming a highly reliable polycrystalline silicon gate electrode having a uniform crystal grain size.

【0008】[0008]

【課題を解決するための手段】本発明は、上記の課題を
解決するために次のような手段を講じた。本発明の骨子
は、ハロゲン系ガスを用いて絶縁膜上にハロゲンを吸着
させることにより均一に粒状のシリコンを堆積させるこ
とを可能とし、この上からアモルファスシリコンを堆積
し、結晶化熱処理を施すことによって、粒状のシリコン
を結晶成長の種とし、もって多結晶シリコンの結晶粒径
を制御することによって、均一な結晶粒径からなる高信
頼牲多結晶シリコンゲート電極の形成方法を提供するこ
とである。
According to the present invention, the following means have been taken in order to solve the above-mentioned problems. The gist of the present invention is to make it possible to uniformly deposit granular silicon by adsorbing halogen on an insulating film using a halogen-based gas, deposit amorphous silicon from above, and perform crystallization heat treatment. Accordingly, it is an object of the present invention to provide a method for forming a highly reliable polycrystalline silicon gate electrode having a uniform crystal grain size by using granular silicon as a seed for crystal growth and controlling the crystal grain size of the polycrystalline silicon. .

【0009】上記目的を達成するために本発明の半導体
装置の製造方法は、半導体基板の主表面に絶縁膜を形成
する工程と、前記半導体基板の主表面にハロゲン系ガス
を供給して、ハロゲン原子もしくは分子を前記絶縁膜上
に吸着させる工程と、前記絶縁膜上に粒状の第1のシリ
コンを堆積する工程と、前記絶縁膜上に第2のシリコン
薄膜を堆積する工程とを具備することを特徴とする。
In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention comprises a step of forming an insulating film on a main surface of a semiconductor substrate; A step of adsorbing atoms or molecules on the insulating film; a step of depositing granular first silicon on the insulating film; and a step of depositing a second silicon thin film on the insulating film. It is characterized by.

【0010】本発明の好ましい実施態様は以下の通りで
ある。 (1)前記均一な結晶粒を成長させる工程が、前記第2
のシリコンの表面を化学機械的研磨法もしくはドライエ
ッチングにより平滑化する工程を更に含むこと。 (2)前記絶縁膜として、熱処理により形成された酸化
膜を用いること。 (3)前記ハロゲン系ガスに絶縁膜を曝す工程と前記絶
縁膜に粒状の第1のシリコンを形成する工程は、非酸化
性ガス雰囲気或いは真空中で連続して行うこと。 (4)前記堆積する粒状の第1のシリコンは、アモルフ
ァスシリコンであること。 (5)前記第1の粒状のシリコンを堆積する工程におい
て、成膜温度、成膜ガス組成、成膜ガス分圧、成膜時
間、成膜温度までの昇温雰囲気の少なくともーつを変化
させることにより、前記絶縁膜への前記シリコン粒の堆
積密度を制御すること。 (6)前記第2のシリコン薄膜を堆積する工程の前に、
堆積した粒状の第1のシリコンを熱処理により結晶化す
ること。 (7)第2のシリコン薄膜を堆積する工程において、第
1のシリコン粒表面に形成される自然酸化膜量は、4×
1014/cm2以下であること。 (8)前記堆積するシリコン薄膜は、アモルファスシリ
コンであること。 (9)前記第1の粒状のシリコンと第2のシリコン薄膜
には、III 族またはV族元素が含有されていること。 (10)前記第2のシリコン薄膜は、熱処理によりを結
晶化すること。 (11)前記結晶化したシリコン薄膜は、MOS型半導
体装置のゲート電極として用いること。
A preferred embodiment of the present invention is as follows. (1) The step of growing the uniform crystal grains is performed in the second step.
Further comprising a step of smoothing the surface of the silicon by chemical mechanical polishing or dry etching. (2) An oxide film formed by heat treatment is used as the insulating film. (3) The step of exposing the insulating film to the halogen-based gas and the step of forming the first granular silicon on the insulating film are continuously performed in a non-oxidizing gas atmosphere or vacuum. (4) The granular first silicon to be deposited is amorphous silicon. (5) In the step of depositing the first granular silicon, at least one of a film formation temperature, a film formation gas composition, a film formation gas partial pressure, a film formation time, and a temperature rising atmosphere up to the film formation temperature is changed. Controlling the density of the silicon particles deposited on the insulating film. (6) Before the step of depositing the second silicon thin film,
Crystallizing the deposited granular first silicon by heat treatment. (7) In the step of depositing the second silicon thin film, the amount of the natural oxide film formed on the surface of the first silicon grain is 4 ×
It should be 10 14 / cm 2 or less. (8) The silicon thin film to be deposited is amorphous silicon. (9) The first granular silicon and the second silicon thin film contain a group III or group V element. (10) The second silicon thin film is crystallized by heat treatment. (11) The crystallized silicon thin film is used as a gate electrode of a MOS semiconductor device.

【0011】上記のような本発明方法によれば、表面が
平滑で、かつ結晶粒径を制御された多結晶シリコン膜が
絶縁膜上に形成でき、これをMOS型半導体装置のゲー
ト電極やNAND型EEPROMのフローティングゲー
トやコントロールゲートに用いることによって、素子問
の特性のばらつきを抑え、高信頼化を実現することがで
きる。
According to the method of the present invention as described above, a polycrystalline silicon film having a smooth surface and a controlled crystal grain size can be formed on an insulating film. By using the floating gate or the control gate of a type EEPROM, variation in characteristics between elements can be suppressed and high reliability can be realized.

【0012】[0012]

【発明の実施の形態】図面を参照して本発明の実施の形
態を説明する。図1は、第1の実施形態である結晶粒径
を制御した多結晶シリコンの製造方法を示す工程断面図
である。
Embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a process cross-sectional view showing a method for manufacturing polycrystalline silicon with a controlled crystal grain size according to the first embodiment.

【0013】まず、図1(a)に示すように、鏡面研磨
処理された半導体基板101上に、純酸素雰囲気中もし
くは酸素と水素との混合ガスを用いて、倒えば850℃
で熱酸化して、酸化膜102を所望の厚さに形成する。
続いて、図1(b)に示すように、例えばフッ素
(F2)ガス103aをアルミナ管104中で、キャビ
ティ105によりマイクロ波放電させて、フッ素ラジカ
ル103bを生成し、これを真空装置内で前記のシリコ
ン基板に供給する。これによりフッ素原子をゲート酸化
膜表面に吸着させる。次に、ジシラン(Si26)ガス
を用いて、400℃でアモルファスシリコン106aを
堆積する。このとき、堆積したアモルファスシリコン1
06aは、図1(c)に示されるように粒状に堆積す
る。これは、フッ素原子が吸着した酸化膜表面には、シ
リコン膜が堆積し難く、局所的にフッ素原子が脱離した
部分ではシランの吸着・脱離が起こって、シリコンが堆
積するためである。続いて、真空中或いは非酸化性雰囲
気に保ったまま、このシリコン基板を加熱し、600℃
で2時間熱処理を施す。これにより、酸化膜表面上のア
モルファスシリコン粒は結晶化する。このとき、シリコ
ン粒106bの大きさは充分小さいので、結晶化すると
単結晶化する。さらに、図1(d)に示すように、再び
ジシランガスを基板に供給し、400℃でアモルファス
シリコン107を堆積する。このときは、酸化膜表面上
に吸着していたフッ素原子は、前記の結晶化熱処理(6
00℃、30分間)でそのほとんどが脱離し、堆積する
第2のアモルファスシリコンは、図に示されるように、
半導体基板全面に均一に堆積する。続いて、この半導体
基板を600℃、2時間で窒素雰囲気で熱処理する。こ
のとき、第2のアモルファスシリコンは結晶化するが、
その際、酸化膜上などの他の領域からの結晶核の発生は
潜伏時間があるため、結晶化は第1のシリコン粒を成長
核として進む。従って、図1(e)に示すように、粒径
が制御された多結晶シリコン108に成長させることが
できる。
First, as shown in FIG. 1A, a mirror-polished semiconductor substrate 101 is dropped on a semiconductor substrate 101 in a pure oxygen atmosphere or a mixed gas of oxygen and hydrogen at 850 ° C.
To form oxide film 102 to a desired thickness.
Subsequently, as shown in FIG. 1B, for example, a fluorine (F 2 ) gas 103a is microwave-discharged in a cavity 105 in an alumina tube 104 to generate fluorine radicals 103b, which are generated in a vacuum device. It is supplied to the silicon substrate. As a result, fluorine atoms are adsorbed on the surface of the gate oxide film. Next, amorphous silicon 106a is deposited at 400 ° C. using disilane (Si 2 H 6 ) gas. At this time, the deposited amorphous silicon 1
06a accumulates granularly as shown in FIG. 1 (c). This is because the silicon film hardly deposits on the surface of the oxide film on which the fluorine atoms are adsorbed, and silane is adsorbed and desorbed in the portion where the fluorine atoms are desorbed locally, and silicon is deposited. Subsequently, the silicon substrate is heated in a vacuum or in a non-oxidizing atmosphere at 600 ° C.
For 2 hours. Thereby, the amorphous silicon grains on the oxide film surface are crystallized. At this time, since the size of the silicon grain 106b is sufficiently small, the silicon grain 106b is single-crystallized. Further, as shown in FIG. 1D, disilane gas is again supplied to the substrate, and amorphous silicon 107 is deposited at 400 ° C. At this time, the fluorine atoms adsorbed on the oxide film surface are removed by the crystallization heat treatment (6).
(00 ° C., 30 minutes), the second amorphous silicon, which is mostly desorbed and deposited, as shown in FIG.
It is uniformly deposited on the entire surface of the semiconductor substrate. Subsequently, the semiconductor substrate is heat-treated at 600 ° C. for 2 hours in a nitrogen atmosphere. At this time, the second amorphous silicon crystallizes,
At that time, generation of crystal nuclei from other regions such as on the oxide film has a latent time, and thus crystallization proceeds with the first silicon grains as growth nuclei. Therefore, as shown in FIG. 1E, it is possible to grow the polysilicon 108 having a controlled grain size.

【0014】図2は第2の実施形態である結晶粒径を制
御した多結晶シリコンの製造方法を示す工程断面図であ
る。図1の第1の実施形態と同様にして、まず図2
(a)に示すように、鏡面研磨処理された半導体基板3
01上に、純酸素雰囲気中もしくは酸素と水素との混合
ガスを用いて、例えば850℃で熱酸化して、酸化膜3
02を所望の厚さに形成する。続いて、図2(b)に示
すように、例えばフッ素(F2)ガス303aをアルミ
ナ管304中で、キャビティ305によりマイクロ波放
電させて、フッ素ラジカル303bを生成し、これを真
空装置内で前記のシリコン基板に供給する。これにより
フッ素原子をゲート酸化膜表面に吸着させる。次に、ジ
シランガスを用いて、400℃でアモルファスシリコン
306aを堆積する。このとき、堆積したアモルファス
シリコン307は、図2(c)に示されるように粒状に
堆積する。続いて、真空中或いは非酸化性雰囲気に保っ
たまま、このシリコン基板を加熱し、600℃で2時間
熱処理を施す。これにより、酸化膜表面上のアモルファ
スシリコン粒は結晶化する。さらに、図2(d)に示す
ように、再びジシランガスを基板に供給し、400℃で
アモルファスシリコン307を半導体基板全面に均一に
堆積する。続いて、この半導体基板を600℃、2時間
で窒素雰囲気で熱処理する。このとき、第2のアモルフ
ァスシリコンは結晶化するが、その際、酸化膜上などの
他の領域からの結晶核の発生は潜伏時間があるため、結
晶化は第1のシリコン粒を成長核として進む。従って、
図2(e)に示すように、粒径が制御された多結晶シリ
コン308に成長させることができる。この第2の実施
形態においては、結晶成長核となるアモルファスシリコ
ン粒の大きさが、図1の実施形態に比べて大きいため
に、図2(d)に示すように、アモルファスシリコン表
面に凹凸が形成される。この表面の凹凸は、図2(e)
に示すように、結晶化後も存在する。例えば、NAND
型EEPROMの場合はこの多結晶シリコンをフローテ
イングゲートとして、この上に絶縁薄膜、コントロール
ゲートとなる多結晶シリコンを形成するが、フローティ
ングゲートの表面の凹凸により、素子間の特性のばらつ
きを生ずる。
FIG. 2 is a process sectional view showing a second embodiment of a method for producing polycrystalline silicon having a controlled crystal grain size. As in the first embodiment shown in FIG.
(A) As shown in FIG.
The oxide film 3 is thermally oxidized at 850 ° C., for example, in a pure oxygen atmosphere or using a mixed gas of oxygen and hydrogen.
02 to a desired thickness. Subsequently, as shown in FIG. 2B, for example, a fluorine (F 2 ) gas 303 a is microwave-discharged by a cavity 305 in an alumina tube 304 to generate a fluorine radical 303 b, which is generated in a vacuum device. It is supplied to the silicon substrate. As a result, fluorine atoms are adsorbed on the surface of the gate oxide film. Next, amorphous silicon 306a is deposited at 400 ° C. using disilane gas. At this time, the deposited amorphous silicon 307 is deposited in a granular form as shown in FIG. Subsequently, the silicon substrate is heated in a vacuum or in a non-oxidizing atmosphere and subjected to a heat treatment at 600 ° C. for 2 hours. Thereby, the amorphous silicon grains on the oxide film surface are crystallized. Further, as shown in FIG. 2D, disilane gas is again supplied to the substrate, and amorphous silicon 307 is uniformly deposited on the entire surface of the semiconductor substrate at 400 ° C. Subsequently, the semiconductor substrate is heat-treated at 600 ° C. for 2 hours in a nitrogen atmosphere. At this time, the second amorphous silicon is crystallized, but at this time, generation of crystal nuclei from other regions such as on an oxide film has a latent time, so crystallization is performed using the first silicon grains as growth nuclei. move on. Therefore,
As shown in FIG. 2E, it can be grown on polycrystalline silicon 308 having a controlled grain size. In the second embodiment, since the size of the amorphous silicon grains serving as the crystal growth nucleus is larger than that of the embodiment of FIG. 1, irregularities are formed on the surface of the amorphous silicon as shown in FIG. It is formed. This unevenness on the surface is shown in FIG.
As shown in FIG. For example, NAND
In the case of a type EEPROM, this polycrystalline silicon is used as a floating gate, and an insulating thin film and polycrystalline silicon serving as a control gate are formed thereon. However, unevenness of the surface of the floating gate causes variations in characteristics between elements.

【0015】これを回避するために、図2(f)に示す
ように、多結晶シリコン表面を化学機械的研磨(Chemic
al Mechanical polish)法により研磨し、表面を平坦化
する。このとき、化学機械的研磨法以外にも、ドライエ
ッチング法により、平坦化しても同様の効果が得られ
る。
To avoid this, as shown in FIG. 2F, the surface of the polycrystalline silicon is subjected to chemical mechanical polishing (Chemic polishing).
al Mechanical polish) method to flatten the surface. At this time, a similar effect can be obtained even if the surface is flattened by a dry etching method other than the chemical mechanical polishing method.

【0016】図3はフッ素ラジカルを室温でシリコン基
板表面に供給した後の、酸化膜上のフッ素の吸着量の基
板温度依存性を示している。これより、室温でフッ素ラ
ジカルに曝された酸化膜表面には約2×1015/cm2
の多量のフッ素原子が吸着しており、基板温度の上昇に
つれて、緩やかに吸着量が減少する傾向を示し、成膜温
度520℃近傍においても、約1×1015/cm2のフ
ッ素が酸化膜表面上に残留することがわかる。この吸着
しているフッ素により、成膜種であるシランの吸着・分
解が抑制される。そして、局所的にフッ素が吸着してお
らず酸化膜表面が露出している部分でのみ、シランの吸
着・分解反応が起こり、堆積するアモルファスシリコン
は粒状に成長する。しかし、この傾向は真空中或いは非
酸化性雰囲気中において示し、酸化性雰囲気、特に水分
の存在下においては、酸化膜上に吸着しているフッ素は
水分と反応して脱離する。これによって、酸化膜表面上
はフッ素原子によりシランの吸着・分解反応を抑制する
効果がなくなり、堆積するアモルファスシリコンは粒状
とはならずに、全面に均一に堆積してしまう。従って、
フッ素ラジカルで処理したシリコン基板は、真空中或い
は非酸化性雰囲気に保ったまま、連続的にアモルファス
シリコンの堆積を行うことが必要となる。
FIG. 3 shows the substrate temperature dependence of the amount of fluorine adsorbed on the oxide film after the fluorine radicals are supplied to the silicon substrate surface at room temperature. Thus, the surface of the oxide film exposed to fluorine radicals at room temperature is about 2 × 10 15 / cm 2
A large amount of fluorine atoms are adsorbed, and the amount of adsorption tends to decrease gradually as the substrate temperature rises. Even at a film forming temperature of about 520 ° C., about 1 × 10 15 / cm 2 of fluorine is oxide film. It can be seen that it remains on the surface. The adsorbed fluorine suppresses the adsorption / decomposition of silane as a film forming species. Then, the silane adsorption / decomposition reaction occurs only in the portion where the fluorine film is not locally adsorbed and the oxide film surface is exposed, and the deposited amorphous silicon grows in a granular form. However, this tendency is shown in a vacuum or in a non-oxidizing atmosphere. In an oxidizing atmosphere, particularly in the presence of moisture, fluorine adsorbed on the oxide film reacts with moisture and is desorbed. As a result, the effect of suppressing the adsorption / decomposition reaction of silane by the fluorine atoms on the surface of the oxide film is lost, and the deposited amorphous silicon does not become granular but is uniformly deposited on the entire surface. Therefore,
It is necessary to continuously deposit amorphous silicon on a silicon substrate treated with fluorine radicals while keeping it in a vacuum or in a non-oxidizing atmosphere.

【0017】また、下地となる結晶シリコン上に、界面
の酸素量を変化させてアモルファスシリコンを堆積し
て、600℃で2時間結晶成長させた時に、界面の酸素
量が3×1015/cm2の場合には、上部に堆積したア
モルファスシリコンは下地のシリコンの結晶性を引き継
いでエピタキシャル成長することはできず、アモルファ
スシリコン中で結晶成長核が形成され、多結晶化する。
これに対して、界面の酸素量を約4×1014/cm2
下に抑制することにより、下地のシリコンの結晶性を引
き継いでエピタキシャル成長させることができる。従っ
て、本発明の場合、粒状のシリコンを結晶成長核とする
ため、この粒状シリコンの表面の残留酸素量は4×10
14/cm2以下に抑制した状態で、アモルファスシリコ
ンを堆積する必要がある。このように、粒状シリコンの
表面の残留酸素量を抑制する方法として、第2のアモル
ファスシリコンを形成する前に、例えば希フッ酸による
処理を行い、シリコン粒表面を水素で終端し酸化されに
くい状態を形成する方法がある。ただし、この方法はゲ
ート酸化膜には適用することができない。ゲート電極を
本発明による多結晶シリコンで形成しようとした場合、
第2のアモルファスシリコンを堆積する前に希フッ酸処
理を行うと、ゲート酸化膜がエッチングされ、酸化膜厚
が減少するばかりでなく、粒状のシリコンの直下の酸化
膜厚と、エッチングされた酸化膜厚とに差ができ、ゲー
卜酸化膜表面に凹凸が形成されてしまい、結果的に素子
特性の劣化を招く。従って、本発明をゲート電極に適用
する場合は、第1の粒状のアモルファスシリコンを形成
した後は、この粒状アモルファスシリコン表面を酸化さ
せないために、真空もしくは酸化性雰囲気で結晶化熱処
理を行い、更に、この雰囲気を保ったまま第2のアモル
ファスシリコンの成膜を行う。これにより、粒状シリコ
ンを結晶成長核として第2のアモルファスシリコンの結
晶化が進行させることができる。
On the other hand, amorphous silicon is deposited on the underlying crystalline silicon by changing the amount of oxygen at the interface, and when the crystal is grown at 600 ° C. for 2 hours, the amount of oxygen at the interface is 3 × 10 15 / cm 3. In the case of 2 , the amorphous silicon deposited on the upper part cannot take over the crystallinity of the underlying silicon and grow epitaxially, and crystal growth nuclei are formed in the amorphous silicon and polycrystallized.
On the other hand, by controlling the amount of oxygen at the interface to about 4 × 10 14 / cm 2 or less, epitaxial growth can be performed while inheriting the crystallinity of the underlying silicon. Therefore, in the case of the present invention, since the granular silicon is used as a crystal growth nucleus, the residual oxygen amount on the surface of the granular silicon is 4 × 10 4
It is necessary to deposit amorphous silicon in a state where it is suppressed to 14 / cm 2 or less. As described above, as a method of suppressing the amount of residual oxygen on the surface of the granular silicon, before forming the second amorphous silicon, for example, a treatment with dilute hydrofluoric acid is performed to terminate the silicon particle surface with hydrogen and prevent oxidation. Is formed. However, this method cannot be applied to a gate oxide film. If the gate electrode is to be formed of polycrystalline silicon according to the present invention,
If dilute hydrofluoric acid treatment is performed before depositing the second amorphous silicon, the gate oxide film is etched and the oxide film thickness is reduced, and the oxide film thickness immediately below the granular silicon and the etched oxide film are reduced. There is a difference between the thickness and the film thickness, and irregularities are formed on the surface of the gate oxide film, resulting in deterioration of device characteristics. Therefore, when the present invention is applied to a gate electrode, after forming the first granular amorphous silicon, a crystallization heat treatment is performed in a vacuum or an oxidizing atmosphere to prevent the surface of the granular amorphous silicon from being oxidized. The second amorphous silicon film is formed while maintaining this atmosphere. Thereby, crystallization of the second amorphous silicon can be advanced using the granular silicon as a crystal growth nucleus.

【0018】図4及び図5は、第3および第4の実施形
態である結晶粒径を制御した多結晶シリコンの製造方法
を示す工程断面図である。図1や図2の実施形態と同様
にして、まず図4(a)及び図5(a)に示すように、
鏡面研磨処理された半導体基板601(701)上に、
純酸素雰囲気中もしくは酸素と水素との混合ガスを用い
て、例えば850℃で熱酸化して、酸化膜602(70
2)を所望の厚さに形成する。続いて、図4(b)及び
図5(b)に示すように、例えばフッ素(F2)ガス6
03a(703a)をアルミナ管604(704)中
で、キャビティ605(705)によりマイクロ波放電
させて、フッ素ラジカル603b(703b)を生成
し、これを真空装置内で前記のシリコン基板に供給す
る。これによりフッ素原子をゲート酸化膜表面に吸着さ
せる。次に、ジシランガスを用いて、400℃でアモル
ファスシリコン606a(706a)を堆積する。この
とき、堆積したアモルファスシリコンは、図4(c)及
び図5(c)に示されるように粒状に堆積し、かつ堆積
条件により、粒状シリコンの生成密度を制御することが
できる。続いて、真空中或いは非酸化性雰囲気に保った
まま、このシリコン基板を加熱し、600℃で2時間熱
処理を施し、酸化膜表面上のアモルファスシリコン粒を
結晶化させる。さらに、図4(d)及び図5(d)に示
すように、再びジシランガスを基板に供給し、連続して
400℃でアモルファスシリコン607(707)を半
導体基板全面に均一に堆積する。続いて、この半導体基
板を600℃、2時間で窒素雰囲気で熱処理する。この
とき、第2のアモルファスシリコンは結晶化するが、そ
の際、結晶化は第1のシリコン粒を成長核として進むの
で、図4(e)及び図5(e)に示すように、第1の粒
状シリコンの密度を反映して、多結晶シリコン608
(708)の粒径を制御することができる。
FIGS. 4 and 5 are process sectional views showing a method for producing polycrystalline silicon having a controlled crystal grain size according to the third and fourth embodiments. Similar to the embodiment of FIGS. 1 and 2, first, as shown in FIGS. 4 (a) and 5 (a),
On the mirror-polished semiconductor substrate 601 (701),
The oxide film 602 (70) is thermally oxidized in a pure oxygen atmosphere or using a mixed gas of oxygen and hydrogen at, for example, 850 ° C.
2) is formed to a desired thickness. Subsequently, as shown in FIGS. 4B and 5B, for example, a fluorine (F 2 ) gas 6
03a (703a) is microwave-discharged by a cavity 605 (705) in an alumina tube 604 (704) to generate fluorine radicals 603b (703b), which are supplied to the silicon substrate in a vacuum apparatus. As a result, fluorine atoms are adsorbed on the surface of the gate oxide film. Next, amorphous silicon 606a (706a) is deposited at 400 ° C. using disilane gas. At this time, the deposited amorphous silicon is deposited granularly as shown in FIGS. 4C and 5C, and the generation density of the granular silicon can be controlled by the deposition conditions. Subsequently, the silicon substrate is heated in a vacuum or kept in a non-oxidizing atmosphere and subjected to a heat treatment at 600 ° C. for 2 hours to crystallize amorphous silicon grains on the surface of the oxide film. Further, as shown in FIGS. 4D and 5D, disilane gas is again supplied to the substrate, and amorphous silicon 607 (707) is continuously deposited uniformly at 400 ° C. over the entire surface of the semiconductor substrate. Subsequently, the semiconductor substrate is heat-treated at 600 ° C. for 2 hours in a nitrogen atmosphere. At this time, the second amorphous silicon is crystallized. At this time, since the crystallization proceeds with the first silicon grains as growth nuclei, the first amorphous silicon is crystallized as shown in FIGS. Reflecting the density of the granular silicon of polycrystalline silicon 608
The particle size of (708) can be controlled.

【0019】以上のように、粒状アモルファスシリコン
の生成密度を制御する方法として、成膜温度、成膜ガス
組成、成膜ガス分圧、成膜時間、成膜温度までの昇温雰
囲気の少なくとも一つを変化させる。その例として、ま
ず、図3に示したように、フッ素ラジカルによる処理後
の基板温度が挙げられる。基板温度によって酸化膜上に
残留する吸着フッ素量は異なり、基板温度を高くするに
つれて吸着フッ素量が脱離して減少し、酸化膜が露出し
た部分が増加する。従って、小さい結晶粒径を得るため
に第1の粒状アモルファスシリコンの生成密度を増加さ
せたい場合は、成膜前に基板温度を上昇させて、吸着し
ているフッ素を酸化膜表面から脱離させ、反対に大きい
結晶粒径を得るためには成膜前の温度を上昇させずに、
酸化膜上にフッ素を残留させた状態とし、粒状アモルフ
ァスシリコンの生成密度を抑制すればよい。
As described above, a method for controlling the production density of granular amorphous silicon includes at least one of a film forming temperature, a film forming gas composition, a film forming gas partial pressure, a film forming time, and a temperature rising atmosphere up to the film forming temperature. Change one. As an example, first, as shown in FIG. 3, the substrate temperature after the treatment with the fluorine radical is given. The amount of adsorbed fluorine remaining on the oxide film varies depending on the substrate temperature. As the substrate temperature increases, the amount of adsorbed fluorine desorbs and decreases, and the portion where the oxide film is exposed increases. Therefore, when it is desired to increase the formation density of the first granular amorphous silicon in order to obtain a small crystal grain size, the substrate temperature is increased before film formation, and the adsorbed fluorine is desorbed from the oxide film surface. On the contrary, in order to obtain a large crystal grain size, without increasing the temperature before film formation,
What is necessary is just to keep the state in which fluorine is left on the oxide film and suppress the generation density of granular amorphous silicon.

【0020】また、図6に成膜圧力と粒状アモルファス
シリコンの生成密度の一例を示す。これに示されるよう
に、成膜圧力を0.1Torrから0.2Torrとす
ることで粒状アモルファスシリコンの生成密度を増加さ
せることができる。また、図7に示されるように、成膜
ガスの分圧(希釈濃度)に対しても同様であり、分圧を
増加させることにより、粒状アモルファスシリコンの生
成密度は増加する。
FIG. 6 shows an example of the film forming pressure and the density of the granular amorphous silicon produced. As shown therein, the formation density of granular amorphous silicon can be increased by setting the film formation pressure from 0.1 Torr to 0.2 Torr. Further, as shown in FIG. 7, the same applies to the partial pressure (dilution concentration) of the film forming gas. By increasing the partial pressure, the generation density of granular amorphous silicon increases.

【0021】更に、アモルファスシリコンの成膜温度に
よっても、酸化膜上の粒状アモルファスシリコンの生成
密度を制御することができ、この一例を図8に示す。こ
れによれば、粒状アモルファスシリコンの生成密度は4
00℃(1000/K 1.49)近傍で最も少なく、
それ以上の温度では酸化膜上に吸着しているフッ素が脱
離することで、ジシラン分子の吸着・分解できるサイト
が増加するために粒状アモルファスシリコンの生成密度
は増加する。また、400℃以下の成膜温度に関して
は、酸化膜上に吸着しているフッ素は脱離しにくいが、
ジシラン分子がその表面に吸着すると、温度が低いため
に平面上を移動する距離は小さく、フッ素が脱離した酸
化腋表面部分に到達することが困難になり、かつ再度気
相中に脱離するのに充分なエネルギーを得ることができ
ず、結果的に表面上に吸着したジシラン分子同士、また
気相中とのジシラン分子との問で分解反応が起こり、酸
化膜表面上の粒状アモルファスシリコンの生成密度が増
加する。したがって、粒状アモルファスシリコンの生成
密度を抑え、多結晶シリコンの粒径を大きくするには成
膜温度を400℃近傍にし、逆に粒径を小さくしようと
した場合は300℃、或いは500℃といった温度で成
膜すればよい。
Further, the production density of the granular amorphous silicon on the oxide film can be controlled also by the film forming temperature of the amorphous silicon. An example of this is shown in FIG. According to this, the generation density of granular amorphous silicon is 4
The lowest value is around 00 ° C (1000 / K 1.49),
At a temperature higher than this, the fluorine adsorbed on the oxide film is desorbed, and the number of sites where disilane molecules can be adsorbed and decomposed increases, so that the generation density of granular amorphous silicon increases. Further, with respect to the film formation temperature of 400 ° C. or less, fluorine adsorbed on the oxide film is not easily desorbed,
When the disilane molecules are adsorbed on the surface, the distance to move on the plane is small due to the low temperature, making it difficult to reach the oxidized armpit surface part where fluorine has been desorbed, and desorbed again in the gas phase Energy cannot be obtained, and as a result, a decomposition reaction occurs between the disilane molecules adsorbed on the surface and between the disilane molecules in the gas phase and the granular amorphous silicon on the oxide film surface The production density increases. Therefore, in order to suppress the generation density of granular amorphous silicon and increase the grain size of polycrystalline silicon, the film forming temperature is set to around 400 ° C., and conversely, if the grain size is to be reduced, a temperature of 300 ° C. or 500 ° C. May be formed.

【0022】以上のように、成膜時の圧力や温度を適切
に選択することで粒状アモルファスシリコンの生成密度
を制御することができる。本発明では粒状シリコンをア
モルファスシリコンの結晶化により形成しているが、気
相中から直接結晶化シリコンを形成しても、粒状のシリ
コンを形成することができる。この場合、例えば成膜温
度を750℃、圧力を1×10-4Torr以下とする通
常のエピタキシャル成長条件で形成する。これによって
も、シリコンは酸化膜上に粒状に形成されるが、成膜温
度が高いこと、及び圧力が低いことにより、堆積と同時
にシランにより酸化膜表面がエッチングされる。この場
合、酸化膜厚が変化する、表面の凹凸を生じるなど、素
子特性を劣化させる要因となりうる。従って、本発明に
おいては第1の粒状シリコンはアモルファスシリコンと
している。
As described above, the generation density of granular amorphous silicon can be controlled by appropriately selecting the pressure and temperature during film formation. In the present invention, granular silicon is formed by crystallization of amorphous silicon. However, granular silicon can also be formed by directly forming crystallized silicon from a gas phase. In this case, for example, the film is formed under ordinary epitaxial growth conditions in which the film forming temperature is 750 ° C. and the pressure is 1 × 10 −4 Torr or less. Also in this case, silicon is formed in a granular form on the oxide film, but the surface of the oxide film is etched by silane simultaneously with the deposition due to the high deposition temperature and low pressure. In this case, the device characteristics may be degraded, for example, the oxide film thickness may change or the surface may be uneven. Therefore, in the present invention, the first granular silicon is amorphous silicon.

【0023】図9に、本発明を用いて製造したMOS型
半導体装置の工程断面図を示す。まず、例えば、鏡面研
磨処理を施したシリコン基板1201を用意し、これを
選択酸化法を用いて素子分離酸化膜1202を形成す
る。必要に応じてシリコン基板にウェル形成等のイオン
注入を行う。例えば、nウェルにはリンイオンを1×1
13/cm2、pウエルにはボロンイオンを1×1013
/cm2イオン注入を行う。その後、純酸素雰囲気中で
例えば850℃で40分間熱酸化して、MOSのゲート
酸化膜1203を厚さ7nm形成する。続いて、図9
(b)に示すように、例えばフツ素(F2)ガス120
4aをアルミナ管1205中で、キャビティ1206に
よりマイクロ波放電させて、フッ素ラジカル1204b
を生成し、これを真空装置内で前記のシリコン基板に供
給する。これによりフッ素原子をゲート酸化膜表面に吸
着させる。次に、図9(c)に示すように、ジシランガ
スを用いて、400℃で粒状のアモルファスシリコン1
208aを堆積する。続いて、真空中或いは非酸化性雰
囲気に保ったまま、このシリコン基板を加熱し、600
℃で2時閘熱処理を施す。これにより、酸化膜表面上の
アモルファスシリコン粒は結晶化する。さらに、図9
(d)に示すように、再びジシランガスを基板に供給
し、520℃でアモルファスシリコンを半導体基板全面
に均一に堆積する。続いて、この半導体基板を600
℃、2時間で窒素雰囲気で熱処理をすることで、第1の
粒状シリコンを成長核として、第2のアモルファスシリ
コンを結晶化させ、図9(e)に示すように、粒径が制
御された多結晶シリコン1208bに成長させる。続い
て、例えば窒素ガスをキャリアガスとしてオキシ塩化リ
ン(POCl3)を基板に供給して850℃、30分
間、リン拡散処理を行い多結晶シリコン1208b中に
ドーパントであるリンを含有させる。次に、図9(f)
に示すように、レジストバターン1209を通常のフォ
トリソグラフィ技術を用いて形成する。このレジストバ
ターンをマスクにして、図9(g)に示すように、例え
ば反応性イオンエッチング(RIE)法により、多結晶
シリコンをエッチングする。次に、図9(h)に示すよ
うに、ゲート電極の後に酸化を行いゲート電極多結晶シ
リコンを酸化膜1210で覆った後、ソース・ドレイン
拡散層1211を形成するために、ドーパントとなる元
素をイオン注入する。n型の拡散層にはリンもしくは砒
素のイオンを高濃度にイオン注入し、p型の拡散層には
BもしくはBF2+を高濃度にイオン注入し、900℃、
30秒間などのように高温短時間でイオン注入したこれ
らのドーバン卜を活性化させる。続いて、図9(i)に
示すように、全面にシリコン酸化膜1212をCVD法
により堆積した後、異方性ドライエッチングによりシリ
コン酸化膜にコン夕クトホールを開口する。
FIG. 9 is a process sectional view of a MOS type semiconductor device manufactured by using the present invention. First, for example, a silicon substrate 1201 that has been subjected to mirror polishing is prepared, and an element isolation oxide film 1202 is formed on the silicon substrate 1201 by using a selective oxidation method. If necessary, ion implantation such as formation of a well is performed on the silicon substrate. For example, 1 × 1 phosphorus ion
0 13 / cm 2 , 1 × 10 13 boron ions in the p-well
/ Cm 2 ions are implanted. Thereafter, thermal oxidation is performed at 850 ° C. for 40 minutes in a pure oxygen atmosphere to form a MOS gate oxide film 1203 having a thickness of 7 nm. Subsequently, FIG.
As shown in (b), for example, fluorine (F 2 ) gas 120
4a is microwave-discharged through a cavity 1206 in an alumina tube 1205 to produce fluorine radicals 1204b.
Is supplied to the silicon substrate in a vacuum apparatus. As a result, fluorine atoms are adsorbed on the surface of the gate oxide film. Next, as shown in FIG. 9C, the granular amorphous silicon 1 was formed at 400 ° C. using disilane gas.
Deposit 208a. Subsequently, the silicon substrate is heated in a vacuum or in a non-oxidizing atmosphere,
Heat treatment at ℃ for 2 hours. Thereby, the amorphous silicon grains on the oxide film surface are crystallized. Further, FIG.
As shown in (d), disilane gas is again supplied to the substrate, and amorphous silicon is uniformly deposited on the entire surface of the semiconductor substrate at 520 ° C. Subsequently, the semiconductor substrate is
By performing heat treatment in a nitrogen atmosphere at a temperature of 2 ° C. for 2 hours, the second amorphous silicon was crystallized using the first granular silicon as a growth nucleus, and the grain size was controlled as shown in FIG. Grow on polycrystalline silicon 1208b. Subsequently, for example, phosphorus oxychloride (POCl 3 ) is supplied to the substrate using nitrogen gas as a carrier gas, and a phosphorus diffusion treatment is performed at 850 ° C. for 30 minutes, so that phosphorus as a dopant is contained in the polycrystalline silicon 1208b. Next, FIG.
As shown in (1), a resist pattern 1209 is formed using a normal photolithography technique. Using this resist pattern as a mask, as shown in FIG. 9G, the polycrystalline silicon is etched by, for example, a reactive ion etching (RIE) method. Next, as shown in FIG. 9H, after the gate electrode is oxidized to cover the gate electrode polycrystalline silicon with an oxide film 1210, an element serving as a dopant is formed to form the source / drain diffusion layer 1211. Is ion-implanted. Phosphorus or arsenic ions are implanted into the n-type diffusion layer at a high concentration, and B or BF 2+ ions are implanted into the p-type diffusion layer at a high concentration.
These dopants, which have been ion-implanted at a high temperature for a short time, such as 30 seconds, are activated. Subsequently, as shown in FIG. 9I, after a silicon oxide film 1212 is deposited on the entire surface by a CVD method, a contact hole is opened in the silicon oxide film by anisotropic dry etching.

【0024】次に、シリコン、鋼をそれぞれ例えば0.
5%ずつ含有するアルミニウム膜を形成した後、これを
パターニングしてソース・ドレイン電極1213を形成
する。この後、450℃で15分間水素を10%含む窒
素雰囲気で熱処理した。これによって、ポリシリコンゲ
ート電極の結晶粒径を制御したMOS型半導体装置を形
成することができた。
Next, silicon and steel, for example, are each added to a thickness of 0.1 mm.
After forming an aluminum film containing 5% each, this is patterned to form source / drain electrodes 1213. Thereafter, heat treatment was performed at 450 ° C. for 15 minutes in a nitrogen atmosphere containing 10% of hydrogen. As a result, a MOS semiconductor device in which the crystal grain size of the polysilicon gate electrode was controlled could be formed.

【0025】また、NAND型EEPROMのフローテ
ィングゲートとコントロールゲートに適用した実施形態
の工程断面図を図10に示す。図9と同様にして、例え
ば、図10(a)に示すように、鏡面研磨処理を施した
シリコン基板1301を用意し、必要に応じてシリコン
基板にウェル形成等のイオン注入を行う。その後、純酸
素雰囲気中で例えば850℃で40分間熱酸化して、M
OSのゲート酸化膜エ302を厚さ7nm形成する。続
いて、図10(b)に示すように、例えばフッ素
(F2)ガス1303aをアルミナ管1304中で、キ
ャビティ1305によりマイクロ波放電させて、フッ素
ラジカル1303bを生成し、これを真空装置内で前記
のシリコン基板に供給する。これによりフッ素原子をゲ
ート酸化膜表面に吸着させる。次に、図10(c)に示
すように、ジシランガスを用いて、400℃で粒状のア
モルファスシリコン1306aを堆積する。続いて、真
空中或いは非酸化性雰囲気に保ったまま、このシリコン
基板を加熱し、600℃で2時閘熱処理を施す。これに
より、酸化膜表面上のアモルファスシリコン粒は結晶化
する。さらに、図10(d)に示すように、再びジシラ
ンガスを基板に供給し、400℃でアモルファスシリコ
ン1306aを半導体基板全面に均一に堆積する。続い
て、この半導体基板を600℃、2時間で窒素雰囲気で
熱処理をすることで、第1の粒状シリコンを成長核とし
て、第2のアモルファスシリコンを結晶化させ、図10
(e)に示すように、粒径が制御された多結晶シリコン
1307bに成長させる。続いて、例えば窒素ガスをキ
ヤリアガスとしてオキシ塩化リン(POCl3)を基板
に供給して850℃、30分間、リン拡散処理を行い多
結晶シリコン中にドーパントであるリンを含有させる。
次に、図10(f)に示すように、多結晶シリコン表面
を例えば純酸素雰囲気中で約15nm熱酸化して、イン
ターポリ絶縁膜となる酸化膜1308を形成する。この
とき、インターポリ絶縁膜1308は、熱酸化膜に限る
ものではなく、トランジスタとして機能する信頼性の良
い絶縁膜であればよく、例えばCVD法により形成した
酸化膜をはじめ、オキシナイトライド膜やONO膜を用
いても同様の効果が得られる。続いて、フローティング
ゲートを形成したのと同様にして、例えばフッ素
(F2)ガスをアルミナ管中で、キャビティによリマイ
クロ波放電させて、フッ素ラジカルを生成し、これを真
空装置内で前記のシリコン基板に供給する。これにより
フッ素原子をインターポリ絶縁膜1308表面に吸着さ
せる。
FIG. 10 is a process sectional view of an embodiment applied to a floating gate and a control gate of a NAND type EEPROM. In the same manner as in FIG. 9, for example, as shown in FIG. 10A, a mirror-polished silicon substrate 1301 is prepared, and ion implantation such as formation of a well is performed on the silicon substrate as necessary. Thereafter, thermal oxidation is performed at 850 ° C. for 40 minutes in a pure oxygen atmosphere, and M
A gate oxide film 302 of OS is formed to a thickness of 7 nm. Subsequently, as shown in FIG. 10B, for example, a fluorine (F 2 ) gas 1303 a is microwave-discharged by a cavity 1305 in an alumina tube 1304 to generate a fluorine radical 1303 b, which is generated in a vacuum device. It is supplied to the silicon substrate. As a result, fluorine atoms are adsorbed on the surface of the gate oxide film. Next, as shown in FIG. 10C, granular amorphous silicon 1306a is deposited at 400 ° C. using disilane gas. Subsequently, the silicon substrate is heated in a vacuum or in a non-oxidizing atmosphere, and subjected to a heat treatment at 600 ° C. for 2 hours. Thereby, the amorphous silicon grains on the oxide film surface are crystallized. Further, as shown in FIG. 10D, disilane gas is supplied to the substrate again, and amorphous silicon 1306a is uniformly deposited at 400 ° C. on the entire surface of the semiconductor substrate. Subsequently, the semiconductor substrate is subjected to a heat treatment at 600 ° C. for 2 hours in a nitrogen atmosphere to crystallize the second amorphous silicon using the first granular silicon as a growth nucleus.
As shown in FIG. 3E, a polycrystalline silicon 1307b having a controlled grain size is grown. Subsequently, for example, phosphorus oxychloride (POCl 3 ) is supplied to the substrate by using nitrogen gas as a carrier gas, and a phosphorus diffusion treatment is performed at 850 ° C. for 30 minutes so that phosphorus as a dopant is contained in the polycrystalline silicon.
Next, as shown in FIG. 10F, the surface of the polycrystalline silicon is thermally oxidized by, for example, about 15 nm in a pure oxygen atmosphere to form an oxide film 1308 serving as an interpoly insulating film. At this time, the interpoly insulating film 1308 is not limited to a thermal oxide film, but may be any reliable insulating film functioning as a transistor. For example, an oxide film formed by a CVD method, an oxynitride film, Similar effects can be obtained by using an ONO film. Subsequently, in the same manner as the formation of the floating gate, for example, fluorine (F 2 ) gas is subjected to microwave discharge through a cavity in an alumina tube to generate fluorine radicals. To the silicon substrate. As a result, fluorine atoms are adsorbed on the surface of the interpoly insulating film 1308.

【0026】次に、図10(g)に示すように、ジシラ
ンガスを用いて、400℃で粒状のアモルファスシリコ
ン1309aを堆積する。続いて、真空中或いは非酸化
性雰囲気に保ったまま、このシリコン基板を加熱し、6
00℃で2時間熱処理を施す。これにより、酸化膜表面
上のアモルファスシリコン粒は結晶化する。さらに、図
10(h)に示すように、再びジシランガスを基板に供
給し、400℃でアモルファスシリコン13エ0aを半
導体基板全面に均−に堆積する。続いて、図10(i)
に示すように、この半導体基板を600℃、2時間で窒
素雰囲気で熱処理をすることで、インターポリ絶縁膜表
面の粒状シリコンを成長核として、全面に堆積したアモ
ルファスシリコンを結晶化させる。続いて、例えば窒素
ガスをキャリアガスとしてオキシ塩化リン(POC
3)を基板に供給して850℃、30分間、リン拡散
処理を行い多結晶シリコン中にドーパントであるリンを
含有させる。以上のようにして、粒径が制御された多結
晶シリコンからなるフローティングゲート1307b及
びコントロールゲート1310bを形成することができ
た。
Next, as shown in FIG. 10 (g), granular amorphous silicon 1309a is deposited at 400 ° C. using disilane gas. Subsequently, the silicon substrate is heated in a vacuum or in a non-oxidizing atmosphere, and
Heat treatment is performed at 00 ° C. for 2 hours. Thereby, the amorphous silicon grains on the oxide film surface are crystallized. Further, as shown in FIG. 10H, disilane gas is again supplied to the substrate, and amorphous silicon 13a is uniformly deposited on the entire surface of the semiconductor substrate at 400.degree. Subsequently, FIG.
As shown in (1), the semiconductor substrate is subjected to a heat treatment in a nitrogen atmosphere at 600 ° C. for 2 hours to crystallize the amorphous silicon deposited on the entire surface using the granular silicon on the surface of the interpoly insulating film as a growth nucleus. Subsequently, for example, phosphorus oxychloride (POC) is used with nitrogen gas as a carrier gas.
l 3 ) is supplied to the substrate, and a phosphorus diffusion treatment is performed at 850 ° C. for 30 minutes so that phosphorus as a dopant is contained in the polycrystalline silicon. As described above, a floating gate 1307b and a control gate 1310b made of polycrystalline silicon having a controlled grain size were formed.

【0027】本実施形態では、アモルファスシリコン堆
積用ガスとして、ジシラン(Si26)ガスを取り上げ
たが、ガス種に限定はなく、シリコン層を形成すること
ができるガスであればよい。例えば、シラン(Si
4)をはじめ、SiH2Cl2、SiCl4、SiF4
Si24Cl2、SiH22、Si22Cl4、Si2
6、Si242、Si224、Si26でも適用可
能である。また、ドーバン卜の導入方法として、本発明
においてはオキシ塩化リンPOCl3)を用いたリン拡
散処理を行ったが、イオン注入によりドーパントを導入
する方法をとってもよく、また不純物添加アモルファス
シリコン層を堆積してもよい。このとき、ジシラン等の
シリコン成膜用ガスにホスフィン(PH3)やアルシン
(AsH3)、あるいはリンや砒素を含むハロゲン化物
などを混合させればよい。また、P型のゲート電極の場
合は、ジボラン(B26)や三塩化硼素(BCl3)、
三フッ化硼素(BF3)或いはBを含むハロゲン化物な
どを混合させれば良い。更に、アモルファスシリコン膜
をシリコン表面上にのみ選択的に堆積するための前処理
として、F2を用いてマイクロ波放電によりフッ素ラジ
カルを生成したが、この方法は他のハロゲン系材料、例
えばCF4、Cl2、SF6、HF、ClF3等でもよい。
ただし、ガスによっては酸化膜をエッチングするものも
あるので、本発明をゲート電極に用いようとする場合
は、酸化膜をエッチングしないものが望ましい。本発明
は、上記の発明の実施の形態に限定されるものではな
く、本発明の要旨を変更しない範囲で種々変形して実施
できるのは勿論である。
In this embodiment, disilane (Si 2 H 6 ) gas is used as the amorphous silicon deposition gas. However, the gas type is not limited, and any gas that can form a silicon layer may be used. For example, silane (Si
H 4 ), SiH 2 Cl 2 , SiCl 4 , SiF 4 ,
Si 2 H 4 Cl 2 , SiH 2 F 2 , Si 2 H 2 Cl 4 , Si 2 C
l 6, a Si 2 H 4 F 2, Si even 2 H 2 F 4, Si 2 F 6 can be applied. In addition, in the present invention, phosphorus diffusion treatment using phosphorus oxychloride (POCl 3 ) was performed as a method for introducing a dopant, but a method of introducing a dopant by ion implantation may be employed, and an impurity-doped amorphous silicon layer may be deposited. May be. At this time, phosphine (PH 3 ), arsine (AsH 3 ), or a halide containing phosphorus or arsenic may be mixed with a silicon film formation gas such as disilane. In the case of a P-type gate electrode, diborane (B 2 H 6 ), boron trichloride (BCl 3 ),
Boron trifluoride (BF 3 ) or a halide containing B may be mixed. Further, as a pretreatment for selectively depositing an amorphous silicon film only on the silicon surface, fluorine radicals were generated by microwave discharge using F 2. However, this method uses another halogen-based material such as CF 4. , Cl 2 , SF 6 , HF, ClF 3 or the like.
However, since some gases etch an oxide film, it is preferable that the oxide film is not etched when the present invention is used for a gate electrode. The present invention is not limited to the above embodiments of the present invention, and it is needless to say that various modifications can be made without departing from the spirit of the present invention.

【0028】[0028]

【発明の効果】本発明によれば次のような効果が得られ
る。本発明によれば、表面が平滑で、かつ結晶粒径を制
御された多結晶シリコン膜を絶縁膜上に形成することが
でき、これをMOS型半導体装櫃のゲート電極やNAN
D型EEPROMのフローティングゲートやコントロー
ルゲートに用いることで、素子問の特性のばらつきの少
ない、高信頼性を有する半導体装置を形成することがで
きる。
According to the present invention, the following effects can be obtained. According to the present invention, a polycrystalline silicon film having a smooth surface and a controlled crystal grain size can be formed on an insulating film, and this can be formed on a gate electrode or a NAN of a MOS semiconductor device.
By using the semiconductor device as a floating gate or a control gate of a D-type EEPROM, a highly reliable semiconductor device with less variation in characteristics between elements can be formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明により形成した粒径を制御された多
結晶シリコンの製造方法の一例を示す工程断面図。
FIG. 1 is a process cross-sectional view showing an example of a method for producing polycrystalline silicon having a controlled grain size formed according to the present invention.

【図2】 本発明により形成した粒径を制御された多
結晶シリコンの製造方法の一例を示す工程断面図。
FIG. 2 is a process cross-sectional view showing an example of a method for producing polycrystalline silicon having a controlled grain size formed according to the present invention.

【図3】 本発明の効果を説明するための基板温度と
酸化膜上のフッ素の吸着量との関係を示す特性図。
FIG. 3 is a characteristic diagram showing the relationship between the substrate temperature and the amount of fluorine adsorbed on an oxide film for explaining the effect of the present invention.

【図4】 本発明により形成した粒径を制御された多
結晶シリコンの製造方法の一例を示す工程断面図。
FIG. 4 is a process cross-sectional view showing an example of a method for producing polycrystalline silicon having a controlled grain size formed according to the present invention.

【図5】 本発明により形成した粒径を制御された多
結晶シリコンの製造方法の一例を示す工程断面図。
FIG. 5 is a process cross-sectional view showing an example of a method for producing polycrystalline silicon having a controlled grain size formed according to the present invention.

【図6】 本発明の効果を説明するための成膜圧力と
酸化膜表面の粒状アモルファスシリコンの生成密度との
関係を示す特性図。
FIG. 6 is a characteristic diagram showing a relationship between a film forming pressure and a generation density of granular amorphous silicon on the surface of an oxide film for explaining an effect of the present invention.

【図7】 本発明の効果を説明するためのジシラン分
圧と酸化膜表面の粒状アモルファスシリコンの生成密度
との関係を示す特性図。
FIG. 7 is a characteristic diagram showing the relationship between the partial pressure of disilane and the generation density of granular amorphous silicon on the surface of an oxide film for explaining the effect of the present invention.

【図8】 本発明の効果を説明するための成膜温度と
酸化膜表面の粒状アモルファスシリコンの生成密度との
関係を示す特性図。
FIG. 8 is a characteristic diagram showing a relationship between a film forming temperature and a generation density of granular amorphous silicon on the surface of an oxide film for explaining an effect of the present invention.

【図9】 本発明により形成したMOS型トランジス
タの一例を示す工程断面図。
FIG. 9 is a process sectional view showing an example of a MOS transistor formed according to the present invention.

【図10】 本発明により形成したNAND型EEPR
OMの一例を示す工程断面図。
FIG. 10 shows a NAND type EEPR formed according to the present invention.
Sectional drawing which shows an example of OM.

【図11】 従来技術による多結晶シリコンの製造方法
の一例を示す工程断面図。
FIG. 11 is a process sectional view showing an example of a method for manufacturing polycrystalline silicon according to a conventional technique.

【図12】 従来技術による多結晶シリコンの製造方法
の他の一例を示す工程断面図。
FIG. 12 is a process cross-sectional view showing another example of a method for manufacturing polycrystalline silicon according to a conventional technique.

【符号の説明】[Explanation of symbols]

101…シリコン基板、 102…熱酸化膜、 103a…フッ素ガス、 103b…フッ素ラジカル、 104…アルミナ管、 105…キャビティ 106a…粒状アモルファスシリコン、 106a…粒状単結晶シリコン、 107…アモルファスシリコン、 108…多結晶シリコン、 201…シリコン基板、 202…熱酸化膜、 203…フローテイングゲート電極、 204…インターポリ絶縁膜、 204…コントロールゲート電極、 301…シリコン基板、 302…熱酸化膜、 303a…フッ素ガス、 303b…フツ素ラジカル、 304…アルミナ管、 305…キャビティ、 306a…粒状アモルファスシリコン、 306a…粒状単結晶シリコン、 307…アモルファスシリコン、 308…多結晶シリコン、 601…シリコン基板、 602…熱酸化膜、 603a…フッ素ガス、 603b…フッ素ラジカル、 604…アルミナ管、 605…キャビティ、 606a…粒状アモルファスシリコン、 606a…粒状単結晶シリコン、 607…アモルファスシリコン、 608…多結晶シリコン、 701…シリコン基板、 702…熱酸化膜、 703a…フッ素ガス、 703b…フッ素ラジカル、 704…アルミナ管、 705…キャビティ、 706a…粒状アモルファスシリコン、 706a…粒状単結晶シリコン、 707…アモルファスシリコン、 708…多結晶シリコン、 1201…シリコン基板、 1202…素子分離絶縁膜、 1203…熱酸化膜、 1204a…フッ素ガス、 1204b…フッ素ラジカル、 1205…アルミナ管、 1206…キャビティ、 1207a…粒状アモルファスシリコン、 1207b…粒状単結晶シリコン、 1208a…アモルファスシリコン、 1208b…多結晶シリコン、 1209…レジスト、 1210…酸化膜、 1211…ソース・ドレイン拡散層、 1212…CVD酸化膜、 1213…ソース・ドレイン電極 1301…シリコン基板、 1302…熱酸化膜、 1303a…フッ素ガス、 1303b…フツ素ラジカル、 1304…アルミナ管、 1305…キャビティ、 1306a…粒状アモルファスシリコン、 1306b…粒状単結晶シリコン、 1307a…アモルファスシリコン、 1307b…多結晶シリコン(フローティングゲート) 1308…インターポリ絶縁膜、 1309a…粒状アモルファスシリコン、 1309b…粒状単結晶シリコン、 1310a…アモルファスシリコン、 1310b…多結晶シリコン(コントロールゲート)。 Reference Signs List 101: silicon substrate, 102: thermal oxide film, 103a: fluorine gas, 103b: fluorine radical, 104: alumina tube, 105: cavity 106a: granular amorphous silicon, 106a: granular single crystal silicon, 107: amorphous silicon, 108: many Crystal silicon, 201: silicon substrate, 202: thermal oxide film, 203: floating gate electrode, 204: interpoly insulating film, 204: control gate electrode, 301: silicon substrate, 302: thermal oxide film, 303a: fluorine gas, 303b: fluorine radical, 304: alumina tube, 305: cavity, 306a: granular amorphous silicon, 306a: granular single crystal silicon, 307: amorphous silicon, 308: polycrystalline silicon, 601: silicon substrate, 602: thermal oxide film, 603a: fluorine gas, 603b: fluorine radical, 604: alumina tube, 605: cavity, 606a: granular amorphous silicon, 606a: granular single crystal silicon, 607: amorphous silicon, 608: polycrystalline silicon, 701 ... Silicon substrate, 702 ... thermal oxide film, 703a ... fluorine gas, 703b ... fluorine radical, 704 ... alumina tube, 705 ... cavity, 706a ... granular amorphous silicon, 706a ... granular single crystal silicon, 707 ... amorphous silicon, 708 ... multiple Crystal silicon, 1201 silicon substrate, 1202 element isolation insulating film, 1203 thermal oxide film, 1204a fluorine gas, 1204b fluorine radical, 1205 alumina tube, 1206 cavity, 1207 ... granular amorphous silicon, 1207b ... granular single crystal silicon, 1208a ... amorphous silicon, 1208b ... polycrystalline silicon, 1209 ... resist, 1210 ... oxide film, 1211 ... source / drain diffusion layer, 1212 ... CVD oxide film, 1213 ... source Drain electrode 1301 silicon substrate 1302 thermal oxide film 1303a fluorine gas 1303b fluorine radical 1304 alumina tube 1305 cavity 1306a granular amorphous silicon 1306b granular single crystal silicon 1307a amorphous silicon 1307b: polycrystalline silicon (floating gate) 1308: interpoly insulating film, 1309a: granular amorphous silicon, 1309b: granular single crystal silicon, 1310 ... amorphous silicon, 1310b ... polycrystalline silicon (control gate).

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/304 321 H01L 29/78 301P 27/115 301G 29/78 21/336 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code FI H01L 21/304 321 H01L 29/78 301P 27/115 301G 29/78 21/336

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】半導体基板の主表面に絶縁膜を形成する工
程と、 前記半導体基板の主表面にハロゲン系ガスを供給して、
ハロゲン原子もしくは分子を前記絶縁膜上に吸着させる
工程と、 前記絶縁膜上に粒状の第1のシリコンを堆積する工程
と、 前記絶縁膜上に第2のシリコン薄膜を堆積する工程と、
を含むことを特徴とする半導体装置の製造方法。
A step of forming an insulating film on a main surface of the semiconductor substrate; and supplying a halogen-based gas to the main surface of the semiconductor substrate.
A step of adsorbing halogen atoms or molecules on the insulating film, a step of depositing granular first silicon on the insulating film, and a step of depositing a second silicon thin film on the insulating film;
A method for manufacturing a semiconductor device, comprising:
【請求項2】 請求項2記載の半導体装置の製造方法に
おいて、前記均一な結晶粒を成長させる工程が、前記第
2のシリコンの表面を化学機械的研磨法もしくはドライ
エッチングにより平滑化する工程を更に含むことを特徴
とする半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 2, wherein the step of growing the uniform crystal grains includes the step of smoothing the surface of the second silicon by a chemical mechanical polishing method or dry etching. A method for manufacturing a semiconductor device, further comprising:
JP06139197A 1997-03-14 1997-03-14 Method for manufacturing semiconductor device Expired - Fee Related JP3486069B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06139197A JP3486069B2 (en) 1997-03-14 1997-03-14 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06139197A JP3486069B2 (en) 1997-03-14 1997-03-14 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH10256404A true JPH10256404A (en) 1998-09-25
JP3486069B2 JP3486069B2 (en) 2004-01-13

Family

ID=13169829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06139197A Expired - Fee Related JP3486069B2 (en) 1997-03-14 1997-03-14 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3486069B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007077917A1 (en) * 2005-12-28 2007-07-12 Hitachi Kokusai Electric Inc. Semiconductor device manufacturing method and substrate processing apparatus
JP2008283101A (en) * 2007-05-14 2008-11-20 Hitachi Kokusai Electric Inc Method of manufacturing semiconductor device and substrate processing apparatus
JP2019145735A (en) * 2018-02-23 2019-08-29 東京エレクトロン株式会社 Method and device for depositing silicon film or germanium film or silicon germanium film
JP2022144328A (en) * 2021-03-18 2022-10-03 株式会社Kokusai Electric Semiconductor device manufacturing method, substrate processing device, and program

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007077917A1 (en) * 2005-12-28 2007-07-12 Hitachi Kokusai Electric Inc. Semiconductor device manufacturing method and substrate processing apparatus
KR100984668B1 (en) 2005-12-28 2010-10-01 가부시키가이샤 히다치 고쿠사이 덴키 Semiconductor device manufacturing method and substrate processing apparatus
JP2008283101A (en) * 2007-05-14 2008-11-20 Hitachi Kokusai Electric Inc Method of manufacturing semiconductor device and substrate processing apparatus
JP2019145735A (en) * 2018-02-23 2019-08-29 東京エレクトロン株式会社 Method and device for depositing silicon film or germanium film or silicon germanium film
JP2022144328A (en) * 2021-03-18 2022-10-03 株式会社Kokusai Electric Semiconductor device manufacturing method, substrate processing device, and program
US11521848B2 (en) 2021-03-18 2022-12-06 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium

Also Published As

Publication number Publication date
JP3486069B2 (en) 2004-01-13

Similar Documents

Publication Publication Date Title
KR960012256B1 (en) Method for manufacturing a polysilicon layer
US7176109B2 (en) Method for forming raised structures by controlled selective epitaxial growth of facet using spacer
US6713359B1 (en) Semiconductor device and method of manufacturing the same including raised source/drain comprising SiGe or SiC
JP3727449B2 (en) Method for producing semiconductor nanocrystal
CN110707006B (en) In situ preparation method of antimony doped silicon and silicon germanium film
US6787433B2 (en) Semiconductor device and method of manufacturing the same
US6933228B2 (en) Method of manufacturing of contact plug in a contact hole on a silicon substrate
JPH0454993B2 (en)
JPH04234112A (en) Polysilicon selective deposition method
US5858852A (en) Fabrication process of a stack type semiconductor capacitive element
KR20050119991A (en) Methods of selectively forming an epitaxial semiconductor layer on a single crystalline semiconductor and semiconductor devices fabricated using the same
JP2947828B2 (en) Method for manufacturing semiconductor device
JPS61177770A (en) Manufacture of semiconductor having complementary area
US7049230B2 (en) Method of forming a contact plug in a semiconductor device
JP3486069B2 (en) Method for manufacturing semiconductor device
KR100517328B1 (en) Semiconductor device having contact plug using selective epitaxial growth and method of fabricating the same
US8102052B2 (en) Process for the simultaneous deposition of crystalline and amorphous layers with doping
JP2001284468A (en) Semiconductor device and manufacturing method therefor
JP2701793B2 (en) Method for manufacturing semiconductor device
KR101162258B1 (en) Method for forming contact in semiconductor device
KR100524802B1 (en) Semiconductor device having contact plug formed using double selective epitaxial growth and method for fabrication of the same
JPS6155250B2 (en)
JP3329628B2 (en) Method for manufacturing semiconductor device
KR100955924B1 (en) Method for forming contact plug of semicondutor device
JP3064363B2 (en) Method of forming Si thin film

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081024

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081024

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees