JPH10255409A - データ再生装置、データ伝送方法、データ伝送装置及びデータ記録媒体 - Google Patents

Abstract

(57)【要約】 【課題】光ディスク装置、光磁気ディスク装置等のディ
スク装置、さらにはディジタル通信装置等に適用してビ
ットスリップによるデータの誤りを低減する。 【解決手段】再生信号ＲＦを識別するタイミングのずれ
を検出し、このずれ検出結果ＢＳに基づいてデータの欠
落及び又は増加を検出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ再生装置、
データ伝送方法、データ伝送装置及びデータ記録媒体に
関し、例えば光ディスク装置、光磁気ディスク装置等の
ディスク装置、さらにはディジタル通信装置等に適用す
ることができる。本発明は、再生信号を識別するタイミ
ングのずれを基準にしてデータの欠落及び又は増加を検
出すること等により、ビットスリップによる再生データ
の誤りを低減する。

【０００２】

【従来の技術】従来、光ディスク装置等のデータ再生装
置では、伝送路を介して入力される入力信号よりクロッ
クを再生した後、このクロックを基準にして入力信号を
処理することにより、伝送されたデータを再生するよう
になされている。

【０００３】すなわち光ディスク等においては、図１１
に示すようなセクタ構造によりデータが記録される。こ
こで各セクタは、先頭にＰＬＬ同期用の基準データＶＦ
Ｏが割り当てられ、この基準データＶＦＯを基準にして
ＰＬＬ回路により再生クロックを生成できるようになさ
れている。さらにセクタは、続いてタイミング検出用の
同期パターンＳＹＮＣが割り当てられ、この同期パター
ンＳＹＮＣによりデータ記録開始位置を検出できるよう
になされている。続いてセクタは、タイミング検出用の
同期パターンＲＥＳＹＮＣを間に挟んで、所定データ量
だけ所望のデータが割り当てられる。

【０００４】図１２は、光ディスク装置を示すブロック
図であり、この光ディスク装置１は、図１１に示したよ
うなセクタ構造により光ディスクに記録されたデータを
再生する。すなわち光ディスク装置１においては、光ピ
ックアップより出力される再生信号ＲＦを再生データ検
出回路２に入力し、ここで再生クロックＣＫ及び再生デ
ータＤ１を再生する。

【０００５】ここで図１３に示すように、再生データ検
出回路２は、再生信号ＲＦを等化器３に入力して波形等
化する。続くコンパレータ４は、所定のしきい値を基準
にして、この等化器３より出力される再生信号ＲＦを２
値化し、その結果得られる２値化信号Ｓ１を出力する。
ＰＬＬ回路５は、この２値化信号Ｓ１を基準にして動作
することにより、各セクタの先頭に記録された基準デー
タＶＦＯに同期した再生クロックＣＫを出力する。ラッ
チ回路６は、この再生クロックＣＫを基準にして２値化
信号Ｓ１を順次ラッチし、これにより再生データＤ１を
出力する。

【０００６】クロック乗せ換え回路７（図１２）は、再
生クロックＣＫを基準にして再生データＤＫを順次取り
込んだ後、内部クロックＳＣＫに同期したタイミングに
より出力し、これにより再生クロックＣＫに同期した再
生データＤ１を、内部クロックＳＣＫに同期した再生デ
ータＤ２に変換する。

【０００７】同期検出回路８は、この再生データＤ２よ
り同期パターンを検出する。すなわち図１４に示すよう
に、同期検出回路８は、シフトレジスタ９に再生データ
Ｄ２を受け、この再生データＤ２を同期コード１０に対
応するパラレルデータにより順次比較器１１に出力す
る。さらにシフトレジスタ９は、この比較器１１に出力
するビットパラレルのデータのうち、所定ビットのデー
タＤ３を続く記録変調デコーダ１３に出力する。比較器
１１は、このシフトレジスタ９より出力されるパラレル
データと同期コード１０とを比較し、同期コード１０と
パラレルデータが一致すると、一致信号Ｓ３を出力す
る。これにより比較器１１は、再生データＤ２より同期
パターンを検出し、一致信号Ｓ３により同期パターンが
検出されたタイミングを出力する。

【０００８】記録変調デコーダ１２（図１２）は、この
一致信号Ｓ３のタイミングを基準にして、順次同期検出
回路８より出力されるパラレルデータＤ３を取り込むこ
とにより、再生データＤ２を元のパラレルデータにより
取り込む。さらに記録変調デコーダ１２は、この取り込
んだデータを復調して出力する。

【０００９】ＥＣＣデコーダ１３は、記録変調デコーダ
１２より出力されるパラレルデータを誤り訂正処理して
出力する。これにより光ディスク装置１では、このＥＣ
Ｃデコーダ１３の出力データを外部機器等に出力するよ
うになされている。

【００１０】これに対して図１５は、ビタビ復号回路等
のディジタル識別器１７を適用した再生データ検出回路
を示すブロック図である。この再生データ検出回路１５
は、図１３について上述した再生データ検出回路２に代
えて適用される。なおこの図１５において、図１３と共
通の構成は対応する符号を付して示し、重複した説明は
省略する。

【００１１】すなわちこの再生データ検出回路１５にお
いて、アナログディジタル変換回路（Ａ／Ｄ）１６は、
ＰＬＬ回路５より出力される再生クロックＣＫを基準に
して、再生信号ＲＦをアナログディジタル変換処理し、
ディジタル再生信号ＳＤを出力する。ディジタル識別器
１７は、例えばビタビ復号の手法を適用してディジタル
再生信号ＳＤより再生データＤ１を生成して出力する。
これにより光ディスク装置１では、図１３について上述
したようなしきい値との比較により、又は図１５に示す
ディジタル識別器１７により、順次入力される再生信号
ＲＦを再生クロックＣＫを基準にして処理して、光ディ
スクに記録されたデータを再生するようになされてい
る。

【００１２】

【発明が解決しようとする課題】ところでこの種の光デ
ィスク装置１において、ＥＣＣデコーダ１３に入力され
る再生データＤ３に含まれる誤りは、その発生原因より
２種類に分類することができる。そのうちの１つは、記
録媒体、光ピックアップ等で発生するランダムノイズに
より発生する１ビット単位のランダムなエラー（以下ラ
ンダムエラーと呼ぶ）である。また残る１つは、記録媒
体の欠陥等により発生するバースト状のエラー（以下バ
ーストエラーと呼ぶ）である。

【００１３】このうちのランダムエラーは、誤りの発生
したビットが含まれる１バイトのデータだけが誤りにな
る。

【００１４】これに対してバーストエラーは、ＰＬＬ回
路５において正しいタイミングで再生クロックを生成す
ることが困難になる場合があり、これにより正しいビッ
ト数に対して再生データＤ３のビット数が変化する場合
がある（以下このビット数の変化をビットスリップと呼
ぶ）。このビットスリップが発生すると、光ディスク装
置１では、ビットスリップの発生したデータだけでな
く、このビットスリップの発生したブロック内におい
て、正しくデータ再生することが困難になる。

【００１５】ＲＬＬ（１，７）変調した後、ＮＲＺＩ変
換処理して光ディスクに記録したデータを再生してシュ
ミレーションした結果、図１６に示すような再生結果を
得ることができた。なお再生にはビタビ復号回路を用い
た。ここでＤＡＴＡは、光ディスクに記録したデータを
示し、ＩＮＣは、ランダムデータ、Ｔ２は、１１００の
繰り返し、Ｔ６は、１１１１１１００００００の繰り返
しである。実験では、図１７に示すように、これらＩＮ
Ｃ、Ｔ２、Ｔ６のデータにＶＦＯ，ＳＹＮＣ，ＲＥＳＹ
ＮＣを付加してデータ列を生成し、レーザービームの光
量を切り換えてこのデータ列を光ディスクに記録した。

【００１６】ＷＲＰＷは、このデータ列の記録に使用し
たレーザービームの光量を示し、ＯＰＴは、最適光量に
よる場合を示し、ＬＯＷは、最適光量より極端に少ない
光量による場合を示し、ＨＩＧＨは、最適光量より極端
に大きな光量による場合を示す。

【００１７】このようにして光ディスクに記録したデー
タを再生して、元のデータと比較した場合におけるビッ
ト誤りの数がＢｉｔ Ｅｒｒｏｒであり、４８０００ビ
ット中に何個のビット誤りが発生したかを示す。また元
のデータと比較して誤りの発生したバイト数がＢｙｔｅ
Ｅｒｒｏｒであり、４０００バイトの中に何バイトの
誤りが発生したかを示す。

【００１８】なお１バイトが１２ビットになるのは、Ｒ
ＬＬ（１，７）変換によって、１バイトのデータが８ビ
ットから１２ビットに変換されるためである。またＮＲ
ＺＩ変換したことにより、このシュミレーションにおい
ては、ランダムノイズにより１つのビット誤りが発生す
ると、その近傍でも１つのビット誤りが発生することに
より、１又は２のビット誤りに対して１つのバイト誤り
が発生する。これに対してバーストエラーが発生した場
合には、ビット誤りが連続することにより、ビット誤り
が多い割りにはバイト誤りが少なくなる。

【００１９】このような点を考慮してシュミレーション
結果を検討すると、光量ＬＯＷの場合におけるデータＩ
ＮＣと、光量ＬＯＷの場合におけるデータＴ６とでは、
バイト誤りに対して２倍以下のビット誤りが発生してい
ることにより、この場合は、ランダムエラーによるビッ
ト誤り、バイト誤りが発生したと判断することができ
る。これに対して光量ＨＩＧＨにおけるデータＩＮＣ
と、光量ＨＩＧＨにおけるデータＴ６とでは、バースト
エラーが含まれていることがわかる。

【００２０】図１８は、これら光量ＨＩＧＨにおけるデ
ータＩＮＣ及びデータＴ６の部分から得られる再生信号
ＲＦと、この再生信号ＲＦとの対比によりビット誤りを
示す信号波形図である。この再生信号ＲＦは、等化器３
の出力端におけるもので、光量ＨＩＧＨにおけるデータ
ＩＮＣについては、ビット誤りの発生した前半部分（図
１８（Ａ１）及び（Ａ２））と、後半部分（図１８（Ｂ
１）及び（Ｂ２）とを個別に示す。また光量ＨＩＧＨに
おけるデータＴ６については、ビット誤りの発生した部
分（図１８（Ｃ１）及び（Ｃ２））だけを示す。この再
生信号ＲＦとビット誤りとの対比により、光量ＨＩＧＨ
におけるデータＩＮＣでは、２箇所でバーストエラーが
発生し、光量ＨＩＧＨにおけるデータＴ６では、１箇所
でバーストエラーが発生していた。

【００２１】さらにこのようなバーストエラーの発生箇
所では、同期パターンＳＹＮＣ、ＲＥＳＹＮＣ間で、デ
ータ数が１ビット減少しており、これによりバーストエ
ラーによるビットスリップの発生を確認することができ
た。

【００２２】このようにして得られた再生データをさら
に元のデータと詳細に比較したところ、ビットスリップ
の発生箇所を除いて、正しい論理レベルに保持されたビ
ットがビットスリップにより正しい位置より変位して連
続し、これにより正しくデータ再生することが困難なこ
とが分かった。

【００２３】このようなビットスリップが発生した場合
でも、再生データの誤りを低減することができれば、そ
の分光ディスクの記録密度を向上できると考えられる。
またＥＣＣデコーダ１３の誤り訂正能力を軽減して、そ
の分高速度で再生データＤ３を処理できると考えられ
る。

【００２４】本発明は以上の点を考慮してなされたもの
で、ビットスリップによる再生データの誤りを低減する
ことができるデータ再生装置、データ伝送方法、データ
伝送装置及びデータ記録媒体を提案しようとするもので
ある。

【００２５】

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、データ再生装置において、入力信
号より生成したクロックの位相のずれを検出して、位相
誤差検出結果を出力する位相誤差検出手段と、この位相
誤差検出結果に基づいて、データの欠落及び又は増加を
示すビットスリップ検出信号を出力する判定手段とを備
えるようにする。

【００２６】またデータ伝送方法及びデータ伝送装置に
おいて、伝送に供するデータを所定のブロック単位に分
割し、各ブロックの前後にタイミング検出用の基準デー
タを配置して伝送する。

【００２７】さらにデータ記録媒体において、伝送に供
するデータを所定のブロック単位に分割し、各ブロック
の前後にタイミング検出用の基準データを配置して記録
する。

【００２８】データ再生装置において、入力信号より生
成したクロックの位相のずれを検出すれば、この位相の
ずれの急激な変化等に基づいて、データの欠落及び又は
増加を判定することができる。これにより位相誤差検出
結果に基づいて、データの欠落及び又は増加を示すビッ
トスリップ検出信号を生成すれば、このビットスリップ
検出信号を基準にして種々の処理を実行して、ビットス
リップによる誤りを低減することができる。

【００２９】またデータ伝送方法及びデータ伝送装置に
おいて、伝送に供するデータを所定のブロック単位に分
割し、各ブロックの前後にタイミング検出用の基準デー
タを配置すれば、最後尾のブロックについても、データ
の欠落及び又は増加を判断することができる。

【００３０】さらにデータ記録媒体において、同様に、
伝送に供するデータを所定のブロック単位に分割し、各
ブロックの前後にタイミング検出用の基準データを配置
して記録すれば、再生の際に、最後尾のブロックについ
ても、データの欠落及び又は増加を判断することがで
き、記録媒体の欠陥等による誤りを低減することができ
る。

【００３１】

【発明の実施の形態】以下、適宜図面を参照しながら本
発明の実施の形態を詳述する。

【００３２】図１は、本発明の実施の形態に係る光ディ
スク装置を示すブロック図である。なお以下に述べる実
施の形態において、図１１〜図１８について上述した従
来構成と同一の構成は対応する符号を付して示し、重複
した説明は省略する。

【００３３】ここでこの光ディスク装置２０の再生対象
である光ディスクは、図２に示すセクタ構造によるデー
タが、ＲＬＬ（１，７）変調及びＮＲＺＩ変調により変
調されて記録されるようになされている。

【００３４】ここで各セクタは、先頭にＰＬＬ同期用の
基準データＶＦＯが割り当てられ、続いて同一データ量
に保持された複数のブロックが配列される。各ブロック
は、タイミング検出用の同期パターンＳＹＮＣ、ＲＥＳ
ＹＮＣに続いて記録に供するユーザーデータが割り当て
られる。さらにこのセクタは、最後尾のブロックに続い
て、各ブロックに割り当てたと同一の同期パターンＲＥ
ＳＹＮＣが割り当てられるようになされ、これにより同
期パターンＳＹＮＣ、ＲＥＳＹＮＣ間においては、ユー
ザーデータのビット数が等しくなるようになされてい
る。

【００３５】これによりこの光ディスクは、再生時、各
ブロックの前後に配置された同期パターンを基準にし
て、各ブロックの開始及び終了のタイミングを検出でき
るようになされ、さらに検出したこのタイミングを基準
にして再生されたデータ数を検出できるようになされて
いる。

【００３６】この光ディスク装置１において、再生デー
タ検出回路２１は（図１）、この光ディスク装置１にお
ける記録再生系の特性であるパーシャルレスポンス
（１，２，１）に対応した等化特性により再生信号ＲＦ
を波形等化した後、再生クロックＣＫ及び再生データＤ
１を生成する。さらに再生データ検出回路２１は、再生
クロックＣＫを基準にして再生信号ＲＦの信号レベルを
監視することにより、この再生データＤ１のビットスリ
ップを検出してビットスリップ検出信号ＢＳを出力す
る。

【００３７】図３は、この再生データ検出回路２１を示
すブロック図である。この再生データ検出回路２１にお
いて、シフトレジスタ２２は、アナログディジタル変換
回路１６より出力されるディジタル再生信号ＳＤを遅延
して、ディジタル識別器１７より出力される再生データ
Ｄ１に対応したタイミングにより出力する。

【００３８】位相誤差計算回路２３は、このシフトレジ
スタ２２より出力されるディジタル再生信号ＳＤの信号
レベルに基づいて、識別点の位相誤差を計算する。ここ
で識別点とは、再生信号ＲＦの信号レベルにより再生デ
ータの論理レベルを判定する時点を意味する。従ってこ
の実施の形態においては、再生クロックＣＫにより再生
信号ＲＦをディジタル信号に変換するタイミングが再生
信号ＲＦに対する識別点になる。

【００３９】ＲＬＬ（１，７）変調及びＮＲＺＩ変調に
より変調されたデータ列をパーシャルレスポンス（１，
２，１）の伝送系を介して受信する場合、最小反転振幅
は、値２となる。この場合、再生データａ〔ｋ〕に対応
する再生信号ＲＦの振幅レベルｃ（ｋ−1 、ｋ、ｋ＋
１）は、前後の再生データをａ〔ｋ−１〕、ａ〔ｋ＋
１〕とおいて、図４に示す６種類により示すことができ
る。

【００４０】位相誤差計算回路２３は、再生データＤ１
を監視し、ディジタル再生信号ＳＤより振幅レベルｃ０
１１、ｃ１１０、ｃ１００、ｃ００１を検出する。位相
誤差計算回路２３は、これら４つの振幅レベルｃ０１
１、ｃ１１０、ｃ１００、ｃ００１を保持し、新たに検
出した振幅レベルｃ０１１、ｃ１１０、ｃ１００、ｃ０
０１により、保持した対応する振幅レベルｃ０１１、ｃ
１１０、ｃ１００、ｃ００１を更新すると共に、次式の
演算処理を実行して位相誤差ＰＨＥＲＲを検出する。

【００４１】

【数１】

【００４２】ここで位相誤差の説明のために、振幅レベ
ルｃ０１１、ｃ１１０、ｃ１００、ｃ００１を再生信号
ＲＦ上でプロットすると、図５に示すような関係にな
る。すなわち再生信号ＲＦに対して識別点の位相が正し
い場合（図５（Ａ））、それぞれｃ０１１＝ｃ１１０、
ｃ１００＝ｃ００１の関係が成立する。これにより
（１）式において、位相誤差ＰＨＥＲＲ＝０の関係が成
立する。

【００４３】これに対して再生信号ＲＦに対して識別点
の位相が遅延した場合（図５（Ｂ））、それぞれｃ０１
１＜ｃ１１０、ｃ１００＞ｃ００１の関係が成立し、こ
れにより（１）式において、位相誤差ＰＨＥＲＲ＜０の
関係が成立する。

【００４４】これとは逆に再生信号ＲＦに対して識別点
の位相が進んだ場合（図５（Ｃ））、それぞれｃ０１１
＞ｃ１１０、ｃ１００＜ｃ００１の関係が成立し、これ
により（１）式において、位相誤差ＰＨＥＲＲ＞０の関
係が成立する。

【００４５】さらにこれらの場合に、再生信号ＲＦに対
する位相の変位が大きくなると、（１）式の位相誤差Ｐ
ＨＥＲＲは、識別点の変化方向に対応して、正又は負側
に大きく変位することになる。

【００４６】図６は、この位相誤差ＰＨＥＲＲの実測デ
ータであり、時点ｔにおいてビットスリップが発生した
場合、位相誤差ＰＨＥＲＲの値が大きく変化しているこ
とが分かる。なおこの図６は、図１６について上述した
光量ＨＩＧＨで記録したデータＴ６について実行した位
相誤差ＰＨＥＲＲの実測データである。これにより再生
データ検出回路２１では、この位相誤差ＰＨＥＲＲが大
きく変化した場合にビットスリップが発生したと判断し
て、ビットスリップ検出信号ＢＳを出力する。

【００４７】すなわち位相誤差微分回路２４は（図
３）、この位相誤差計算回路２３で計算したＰＨＥＲＲ
（ｋ）より、次式の演算処理を実行し、位相誤差の微分
値ＰＨＤＩＦ〔ｋ〕を検出する。

【００４８】

【数２】

【００４９】絶対値比較回路２５は、位相誤差の微分値
ＰＨＤＩＦを絶対値化した後、予め設定されたビットス
リップしきい値２６と比較し、これにより位相誤差ＰＨ
ＥＲＲの値が所定値以上大きく変化するとビット誤りが
発生したと判断して、ビットスリップ検出信号ＢＳの論
理レベルを立ち上げる（図６（Ｃ））。

【００５０】ビットスリップ補償回路３０は（図１）、
このようにして検出されたビットスリップ検出信号ＢＳ
に基づいて、クロック乗せ換え回路７より出力される再
生データＤ２のビット数を補正し、これによりビットス
リップによるバイト誤りを低減する。

【００５１】図７は、このビットスリップ補償回路３０
を詳細に示すブロック図である。このビットスリップ補
償回路３０において、ＦＩＦＯ３１は、順次入力される
再生データＤ２を１ブロック（図２）の期間だけ遅延し
て出力する。ビット数が減少していて、ビットスリッピ
ュが発生した場合、ＦＩＦＯ３１は、ＦＩＦＯ制御回路
３２より出力される読み出し禁止信号／ＲＥにより、再
生データＤ２の読み出しを中止し、これにより続くＦＩ
ＦＯ３３に対して、同一データを繰り返して供給する。

【００５２】これによりＦＩＦＯ３１は、ビットスリッ
プにより１つのブロックで再生データＤ２のビット数が
減少した場合、この減少したビット数を補なうになされ
ている。すなわち図１８について上述したように、ビッ
トスリップの近傍以外において、再生データは、正しい
振幅レベルに維持されたビットが所定位置より変位して
連続していることにより、このようにビット数を補うよ
うにすれば、ビットスリップに続くデータ列において
は、シリアルデータである再生データＤ２を正しく区切
って、パラレルデータである再生データを生成すること
ができ、これによりバイト誤りを低減することができ
る。

【００５３】続くＦＩＦＯ３３は、ＦＩＦＯ３１より出
力される再生データＤ２を順次入力して、続く同期検出
回路８に出力する。ビット数が増大していて、ビットス
リッピュが発生した場合、ＦＩＦＯ３３は、ＦＩＦＯ制
御回路３２より出力される書き込み禁止信号／ＷＥによ
り、再生データＤ２の入力を中止する。これによりＦＩ
ＦＯ３３は、ＦＩＦＯ３１とは逆に、ビットスリップに
より再生データＤ２のビット数が増大した場合、この増
大したビット数を補うになされている。

【００５４】このためにビットスリップ補償回路３０
は、シフトレジスタ３５及び比較器３６において、再生
データＤ２より同期パターンＳＹＮＣ、ＲＥＳＹＮＣを
検出し、これにより、再生データＤ２におけるブロック
間の切れ目を検出し、さらにカウンタ３７により各ブロ
ックにおける再生データＤ２のビット数をカウントす
る。

【００５５】すなわちシフトレジスタ３５は、図８に示
すように、シリアルクロックＳＣＫ（図８（Ａ））に同
期して動作し、順次入力される再生データＤ２を順次ビ
ットシフトして保持すると共に、同期コードＳＹＮＣ、
ＲＥＳＹＮＣに対応したパラレルデータにより出力す
る。比較器３６は、このシフトレジスタ３５の出力デー
タと、同期コードＳＹＮＣ、ＲＥＳＹＮＣとを比較し、
これらが一致するとき、タイミング検出信号ＴＳ（図８
（Ｂ））の論理レベルを立ち上げる。

【００５６】カウンタ３７は、タイミング検出信号ＴＳ
の論理レベルが立ち下がると、所定のプリセットデータ
ＤＰをロードし、このロードした値より、再生データＤ
２に同期したシリアルクロックを順次カウントする。こ
れによりカウンタ３７は、再生データＤ２の各ブロック
について、再生データＤ２のビット数をカウントする。

【００５７】ここでこのプリセットデータＤＰは、図２
について上述した１ブロックのビット数に対して、補数
のデータが割り当てられるようになされている。これに
よりカウンタ３７は、再生データＤ２のビット数が正し
いビット数に保持されている場合、タイミング検出信号
ＴＳの論理レベルが立ち上がった時点で、値０のカウン
ト値ＩＣ（図８（Ｃ））を出力するようになされてい
る。これに対して再生データＤ２のビット数が減少して
いる場合、タイミング検出信号ＴＳの論理レベルが立ち
上がった時点で、減少したビット数を示す負のカウント
値ＩＣを出力し、これとは逆に再生データＤ２のビット
数が増大している場合、タイミング検出信号ＴＳの論理
レベルが立ち上がった時点で、増大したビット数を示す
正の値のカウント値ＩＣを出力するようになされてい
る。

【００５８】なお図８においては、１ブロックのビット
数が０ｘ４０ビットの例であり、これに対応してプリセ
ットデータＤＰが０ｘＢ１の場合である。

【００５９】ＦＩＦＯ３８は、ビットスリップ検出信号
ＢＳを遅延して、ＦＩＦＯ３１より出力される再生デー
タＤ２に対応したタイミングで出力する。

【００６０】ＦＩＦＯ制御回路３２は、タイミング検出
信号ＴＳが立ち下がるタイミングでカウンタ３７のカウ
ント値をロードし、内部のカウンタのカウント値ＩＩＣ
をこのロードしたカウント値にセットする（図８
（Ｄ））。さらにビットスリップ検出信号ＢＳ（図８
（Ｅ））が立ち上がると、この内部のカウンタのカウン
ト値ＩＩＣに応じて、ＦＩＦＯ３１又は３３に読み出し
禁止信号／ＲＥ又は書き込み禁止信号／ＷＥ（図８
（Ｆ）、（Ｇ））を出力し、これにより同期パターンＳ
ＹＮＣ、ＲＥＳＹＮＣ間で再生データＤ５のビット数が
所定値になるように、再生データＤ２のビット数を補正
すると共に、内部カウンタのカウント値ＩＩＣを更新す
る。

【００６１】図９は、このＦＩＦＯ制御回路３２の処理
手順を示すフローチャートである。ＦＩＦＯ制御回路３
２は、シリアルクロックＳＣＫの周期で、この処理手順
を実行し、これにより再生データＤ２のビット数を補正
する。すなわちＦＩＦＯ制御回路３２は、ステップＳＰ
１からステップＳＰ２に移り、タイミング検出信号ＴＳ
が立ち下がったか否か判定することにより、再生データ
Ｄ２に同期パターンが到来したか否か判断する。ここで
肯定結果が得られると、ＦＩＦＯ制御回路３２は、ステ
ップＳＰ３に移り、カウンタ３７よりカウント値をロー
ドし、このカウント値を内部カウンタにセットする。

【００６２】続いてＦＩＦＯ制御回路３２は、ステップ
ＳＰ４に移り、ここでＦＩＦＯ３１及び３３に出力する
読み出し禁止信号／ＲＥ及び書き込み禁止信号／ＷＥを
それぞれ読み出し可能及び書き込み可能な状態にセット
した後、ステップＳＰ５に移ってこの処理手順を終了す
る。これによりＦＩＦＯ制御回路３２は、ＦＩＦＯ３１
より同期パターンを出力する場合には、この同期パター
ンのビット数を何ら操作することなく、ＦＩＦＯ３３を
介して出力する。

【００６３】これに対して同期パターンが到来していな
い場合、ステップＳＰ２において否定結果が得られるこ
とにより、ＦＩＦＯ制御回路３２は、ステップＳＰ２か
らステップＳＰ６に移る。ここで、ＦＩＦＯ制御回路３
２は、ビットスリップ検出信号ＢＳの信号レベルが立ち
上がったか否か判断することにより、ビットスリップが
発生したか否か判断する。ここで否定結果が得られる
と、ＦＩＦＯ制御回路３２は、ステップＳＰ４に移り、
読み出し禁止信号／ＲＥ及び書き込み禁止信号／ＷＥを
それぞれ読み出し可能及び書き込み可能な状態にセット
した後、ステップＳＰ５に移ってこの処理手順を終了す
る。これによりＦＩＦＯ制御回路３２は、ＦＩＦＯ３１
より出力される再生データＤ２にビットシフトが発生し
ていない場合、ビット数を何ら操作することなく、この
再生データＤ２をＦＩＦＯ３３を介して出力する。

【００６４】これによりＦＩＦＯ制御回路３２は、ビッ
トスリップが検出されない場合、ステップＳＰ１−ＳＰ
２−ＳＰ６−ＳＰ４−ＳＰ５の処理手順を繰り返し、Ｆ
ＩＦＯ３１に入力される再生データＤ２を順次ＦＩＦＯ
３３より出力する。

【００６５】これに対してビットスリップが発生した場
合、ＦＩＦＯ制御回路３２は、ステップＳＰ６において
肯定結果が得られることにより、ステップＳＰ７に移
る。ここでＦＩＦＯ制御回路３２は、内部カウンタのカ
ウント値ＩＩＣが、正、負、０の何れか判定する。ここ
で１つのブロック内で、ビット数を増大するビットスリ
ップが発生した場合、内部カウンタのカウント値ＩＩＣ
は、正の値に保持されていることにより、ＦＩＦＯ制御
回路３２は、ステップＳＰ８に移る。

【００６６】ここでＦＩＦＯ制御回路３２は、ＦＩＦＯ
３１及び３３に出力する読み出し禁止信号／ＲＥ及び書
き込み禁止信号／ＷＥをそれぞれ読み出し可能及び書き
込み禁止の状態にセットする。これによりＦＩＦＯ制御
回路３２は、ビットスリップにより増大した再生データ
Ｄ２のビット数を１ビット減少させる。さらにＦＩＦＯ
制御回路３２は、内部カウンタのカウント値ＩＩＣをデ
クリメントし、再生データＤ２のビット数を１ビット減
少させた分、内部カウンタのカウント値ＩＩＣを更新
し、続いてステップＳＰ５に移ってこの処理手順を終了
する。

【００６７】これによりＦＩＦＯ制御回路３２は、１つ
のブロックにおいて、複数回のビットスリップにより再
生データＤ２のビット数が複数ビット増大している場
合、内部カウンタのカウント値ＩＩＣが値０になるま
で、ビットスリップが検出される毎に、ステップＳＰ１
−ＳＰ２−ＳＰ６−ＳＰ７−ＳＰ８−ＳＰ５の処理手順
を繰り返し、これにより１ブロックのビット数が所定数
になるように、再生データＤ２のビット数を補正する。

【００６８】これに対してビット数の減少するビットス
リップが発生した場合、内部カウンタのカウント値ＩＩ
Ｃは、負の値に保持されていることにより、ＦＩＦＯ制
御回路３２は、ステップＳＰ９に移る。

【００６９】ここでＦＩＦＯ制御回路３２は、ＦＩＦＯ
３１及び３３に出力する読み出し禁止信号／ＲＥ及び書
き込み禁止信号／ＷＥをそれぞれ読み出し禁止及び書き
込み可能の状態にセットする。これによりＦＩＦＯ制御
回路３２は、ビットスリップにより減少した再生データ
Ｄ２のビット数を１ビット増大させる。さらにＦＩＦＯ
制御回路３２は、内部カウンタのカウント値ＩＩＣをイ
ンクリメントし、再生データＤ２のビット数を１ビット
増大させた分、内部カウンタのカウント値ＩＩＣを更新
し、続いてステップＳＰ５に移ってこの処理手順を終了
する。

【００７０】これによりＦＩＦＯ制御回路３２は、１つ
のブロックにおいて、複数回のビットスリップにより再
生データＤ２のビット数が複数ビット増大している場
合、内部カウンタのカウント値ＩＩＣが値０になるま
で、ビットスリップが検出される毎に、ステップＳＰ１
−ＳＰ２−ＳＰ６−ＳＰ７−ＳＰ９−ＳＰ５の処理手順
を繰り返し、これにより１ブロックのビット数が所定数
になるように、再生データＤ２のビット数を補正する。

【００７１】これに対して、１つのブロック内で、ビッ
ト数の減少するビットスリップとビット数の増大するビ
ットスリップとが等しい数だけ発生した場合、さらには
ビットスリップを誤検出した場合、１ブロックのビット
数が正しいビット数に保持されているにも係わらず、ビ
ットスリップ検出信号ＢＳの信号レベルが立ち上がる場
合がある。

【００７２】このような場合、ＦＩＦＯ制御回路３２
は、内部カウンタのカウント値が値０に保持されている
ことにより、ステップＳＰ７よりステップＳＰ４に移
り、ここでＦＩＦＯ３１及び３３に出力する読み出し禁
止信号／ＲＥ及び書き込み禁止信号／ＷＥをそれぞれ読
み出し可能及び書き込み可能の状態にセットした後、ス
テップＳＰ５に移ってこの処理手順を終了する。これに
よりＦＩＦＯ制御回路３２は、ビットスリップが検出さ
れた場合でも、１ブロックのビット数が所定数に保持さ
れている場合は、ビット数を何ら操作することなく、Ｆ
ＩＦＯ３１に入力された再生データＤ２をＦＩＦＯ３３
より出力する。

【００７３】以上の構成において、この光ディスク装置
２０（図１）で再生される光ディスクは、記録に供され
るデータが所定ブロックで分割された後（図２）、各ブ
ロックの前後にタイミング検出用の基準データである同
期パターンＳＹＮＣ又はＲＥＳＹＮＣが配置され、これ
らの先頭に、ＰＬＬ同期用の基準データＶＦＯが割り当
てられて１つのセクタが形成され、このセクタ構造によ
りユーザーデータが記録される。これにより再生時、同
期パターンＳＹＮＣ又はＲＥＳＹＮＣのタイミングを検
出して、各ブロックの再生データ量を検出できるように
なされている。特に、この実施の形態においては、最後
尾のブロックについても、他のブロックと同様に、再生
データ量を検出できるようになされている。

【００７４】さらに光ディスクは、このようにして形成
されたセクタ構造のデータが、ＲＬＬ（１，７）変調及
びＮＲＺＩ変調により変調されて記録される。

【００７５】このようにしてデータが記録された光ディ
スクは（図１）、光ディスク装置２０において、光ピッ
クアップより出力される再生信号ＲＦが再生データ検出
回路２１に入力される。ここで再生信号ＲＦは、等化器
３により波形等化された後、コンパレータ４において２
値化信号Ｓ１に変換される。さらに再生信号ＲＦは、こ
の２値化信号Ｓ１によりＰＬＬ回路５において再生クロ
ックＣＫが生成され、この再生クロックＣＫのタイミン
グによりアナログディジタル変換回路１６でアナログデ
ィジタル変換処理され、ディジタル再生信号ＳＤに変換
される。さらに再生信号ＲＦは、このディジタル再生信
号ＳＤが、ディジタル識別器１７において処理され、再
生データＤ１が生成される。

【００７６】このようにしてディジタル識別器１７にお
いて、再生信号ＲＦを識別して再生データＤ１を生成す
るにつき、この再生信号ＲＦを識別するタイミングであ
る再生クロックＣＫのタイミングが再生信号ＲＦの振幅
レベルを基準にして位相誤差計算回路２３で計算され
る。すなわち振幅レベルｃ０１１、ｃ１１０、ｃ１０
０、ｃ００１が位相誤差計算回路２３で検出され、これ
ら４つの振幅レベルにより（１）式の演算処理が実行さ
れる。

【００７７】これにより再生データＤ１は、再生信号Ｒ
Ｆの信号レベルを基準にして、再生信号ＲＦより生成し
た再生クロックＣＫの位相のずれが検出され、このずれ
検出結果である位相誤差ＰＨＥＲＲにより、再生信号Ｒ
Ｆに対する位相のずれが検出される。

【００７８】かくするにつき、光ディスクにおいては、
一般にＰＬＬ用の基準データＶＦＯが短い期間により記
録されていることにより、このような光ディスクを再生
する光ディスク装置において、ＰＬＬ回路５は、この短
い期間でロックするように、充分な利得に設定されるよ
うになされている。従って光ディスク装置においては、
その分光ディスクの欠陥等により、ＰＬＬ回路５のロッ
クが外れる場合があり、このような場合には、位相誤差
ＰＨＥＲＲが増大し、また位相誤差ＰＨＥＲＲが急激に
変化することになる。

【００７９】これにより再生データＤ１は、続く位相誤
差微分回路２４において、（２）式の演算処理が実行さ
れ、これにより位相誤差ＰＨＥＲＲの変化を示す位相誤
差の微分値ＰＨＤＩＦが計算される。さらにこの位相誤
差の微分値ＰＨＤＩＦが所定のしきい値２６と比較さ
れ、これにより位相誤差ＰＨＥＲＲの急激な変化が検出
されて、ビットスリップが検出される。

【００８０】再生データＤ１は（図１）、続くクロック
乗せ換え回路７において、再生クロックＣＫに同期した
タイミングが、この光ディスク装置２０の内部クロック
であるシリアルクロックＳＣＫに同期したタイミングに
補正された後、ビットスリップ補償回路３０に入力され
る。

【００８１】このビットスリップ補償回路３０において
（図７）、再生データＤ２は、所定のビット数のパラレ
ルデータに変換されて同期コードＳＹＮＣ、ＲＥＳＹＮ
Ｃと比較されることにより、同期パターンのタイミング
が検出される。さらにカウンタ３７において、このタイ
ミング検出結果であるタイミング検出信号ＴＳを基準に
して、シリアルクロックＳＣＫがカウントされることに
より、各ブロックのビット数が検出される。このときカ
ウンタ３７において、１ブロックのビット数を補数で表
現したプリセットデータＤＰからシリアルクロックＳＣ
Ｋがカウントされることにより、ビット数の増減値を示
すカウント値ＩＣが検出される。

【００８２】再生データＤ２は、ＦＩＦＯ３１、３３を
介して続く同期検出回路８に出力される。このとき再生
データＤ２は、ＦＩＦＯ３１、３８等により、タイミン
グ検出信号ＴＳ、カウント値ＩＣ、ビットスリップ検出
信号ＢＳとの間で、相互にタイミングの一致が図られ
る。さらに再生データＤ２は、タイミング検出信号ＴＳ
を基準にして、同期パターンのタイミングでカウント値
ＩＣがＦＩＦＯ制御回路３２にロードされることによ
り、各ブロックにおけるビット数の増減値がＦＩＦＯ制
御回路３２に設定される（図８、図９）。

【００８３】さらに再生データＤ２は、ビットスリップ
検出信号ＢＳが立ち上がる毎にＦＩＦＯ制御回路３２に
ロードされたカウント値が値０になるように、このカウ
ント値がインクリメント、又はデクリメントされると共
に、ＦＩＦＯ３１及び３３の動作が切り換えられ、これ
によりビットスリップの発生箇所でビット数が増加又は
減少されて各ブロックにおけるビット数の増減値が補正
される。ビット数が減少している場合は、ビットスリッ
プの発生箇所で、ＦＩＦＯ３１の読み出し動作が停止制
御され、これにより同一データが繰り返されて、減少し
たビット数が補正される。またこれとは逆に、ビット数
が増大している場合は、ビットスリップの発生箇所で、
ＦＩＦＯ３３の書き込み動作が停止制御され、これによ
り１ビット分データが捨て去られて、増大したビット数
が補正される。

【００８４】このとき再生データＤ２は、ＦＩＦＯ制御
回路３２にセットしたカウンタ３７のカウント値ＩＣを
基準にして、各ブロックのビット数が所定ビット数にな
るように補正されることにより、ビットスリップを誤検
出した場合、ビットスリップが連続した場合等にあって
も、各ブロックのビット数が正しいビット数に補正され
る。

【００８５】これにより再生データＤ２は、ビットスリ
ップの発生箇所以降において、正しい論理レベルに保持
されているにも係わらず、正しい位置より変位してビッ
ト誤りを発生する各ビットが、正しい位置に配置され、
ビット誤りが低減される。

【００８６】さらに再生データＤ２は、ビットスリップ
の発生箇所において、このビット数が補正されているこ
とにより、その分ビットスリップの発生した同一ブロッ
ク内において、ビット誤りの確率を低減することができ
る。

【００８７】再生データＤ２は、続く同期検出回路８に
おいてパラレルデータに変換される際に、ビットスリッ
プの発生箇所以降のシリアルデータが、正しく区切られ
てパラレルデータに変換された後、記録変調デコーダ１
２により復号される。このとき再生データは、ビットス
リップの発生箇所以降において、正しい位置より変位し
て連続する各ビットが、正しい位置に補正されているこ
とにより、正しい区切りによりパラレルデータに変換さ
れた後、復号される。これにより再生データは、バイト
誤りが低減され、続くＥＣＣデコーダ１３において、誤
り訂正処理される際に、その分ＥＣＣデコーダ１３の負
担も低減される。

【００８８】かくするにつき図１０は、図１６について
上述した場合と同一条件による再生データのビット誤
り、バイト誤りの検出結果を示す図表である。この場
合、下線付けにより示したように、光量ＨＩＧＨにおけ
るデータＩＮＣ及びＴ６において、格段的にビット誤
り、バイト誤りを低減できることが分かった。

【００８９】以上の構成によれば、再生信号ＲＦの振幅
レベルｃ００１、ｃ１００、ｃ０１１、ｃ１１０に基づ
いてクロックの位相ずれを検出し、この位相ずれよりビ
ットスリップを検出したことにより、このビットスリッ
プの検出結果に基づいてビットスリップによるビットの
増減を補正して、ビットスリップによる誤りを低減する
ことができる。

【００９０】すなわち同期パターンを基準にして各ブロ
ックのビット数を検出し、各ブロックのビット数が所定
値になるように、ビットスリップの発生箇所でビット数
を補正することにより、再生データのビット数を補正し
たことにより、ビットスリップの発生箇所以降におい
て、正しい論理レベルに保持されているにも係わらず、
正しい位置より変位してビット誤りを発生する各ビット
を、正しい位置に配置することができ、これによりビッ
ト誤り、バイト誤りを低減することができる。またＥＣ
Ｃデコーダの負担を軽減することができ、その分必要に
応じてＥＣＣデコーダの処理速度を高速度化し、さらに
はＥＣＣデコーダの構成を簡略化することができる。

【００９１】また記録時、ユーザーデータを各ブロック
で区切り、各ブロックの前後に同期パターンＳＹＮＣ、
ＲＥＳＹＮＣを配置することにより、各セクタの最後尾
のブロックについても、ビット数を検出することがで
き、その分ビット誤りを低減することができる。

【００９２】さらにこのとき補数表現のプリセットデー
タより再生データのビット数をカウントしたことによ
り、簡易にビット数の増減を検出することができる。さ
らにこの検出したビット数の増減を基準にして、ＦＩＦ
Ｏ３１及び３３の動作を制御してビット数を補正したこ
とにより、簡易な制御によりビット数を補正することが
できる。

【００９３】なお上述の実施の形態においては、位相誤
差の微分値ＰＨＤＩＦを検出し、この微分値ＰＨＤＩＦ
を所定のしきい値と比較してビットスリップを検出する
場合について述べたが、本発明はこれに限らず、位相誤
差ＰＨＥＲＲを直接基準値と比較してビットスリップを
検出してもよい。このようにすれば、その分再生データ
検出回路２１の構成を簡略化することができる。なおこ
の場合、位相誤差ＰＨＥＲＲの平均値が値０になるよう
に、識別点位相を制御しておく必要がある。

【００９４】また上述の実施の形態においては、再生ク
ロックを基準にして再生信号ＲＦの振幅レベルを検出す
ることにより、位相誤差ＰＨＥＲＲを検出する場合につ
いて述べたが、本発明はこれに限らず、例えば再生クロ
ックより周波数の高い高速クロックにより再生クロック
の周期を時間計測し、これにより位相誤差ＰＨＥＲＲを
検出してもよい。このようにすれば、再生信号に混入す
るノイズの影響を回避して位相誤差ＰＨＥＲＲを検出す
ることができ、位相誤差ＰＨＥＲＲの検出精度を向上す
ることができると考えられる。

【００９５】さらに上述の実施の形態においては、ビッ
トスリップの発生箇所で順次ビット数を１ビットづつ補
正する場合について述べたが、本発明はこれに限らず、
１つのビットスリップ発生箇所で、各ブロック内で増減
したビット数をまとめて補正してもよい。この場合に、
各ブロックで最初に発生したビットスリップの箇所でま
とめて補正してもよく、さらには各ブロックの最後で発
生したビットスリップの箇所でまとめて補正してもよ
い。

【００９６】さらに上述の実施の形態においては、最後
尾のブロックについても末尾に同期パターンＲＥＳＹＮ
Ｃを配置する場合について述べたが、本発明はこれに限
らず、実用上充分な誤り訂正能力を確保することができ
る場合等にあっては、この末尾の同期パターンＲＥＳＹ
ＮＣを省略した場合にも広く適用することができる。

【００９７】また上述の実施の形態においては、ＰＬＬ
変調及びＮＲＺＩ変調により記録したデータを再生する
場合について述べたが、本発明はこれに限らず、種々の
変調方式により記録したデータを再生する場合に広く適
用することができる。

【００９８】さらに上述の実施の形態においては、本発
明を光ディスク及び光ディスク装置に適用してパーシャ
ルレスポンス（１，２，１）の伝達特性により伝送され
たデータを再生する場合について述べたが、本発明はこ
れに限らず、微分系等の種々の伝達特性により伝達され
たデータを再生する場合に広く適用することができる。

【００９９】

【発明の効果】上述のように本発明によれば、再生信号
を識別するタイミングのずれを検出し、この検出結果に
基づいてデータの欠落及び又は増加を検出すること等に
より、正しい論理レベルに保持されているにも係わら
ず、ビットスリップにより正しい位置より変位した各ビ
ットを正しい位置に配置することができ、これによりビ
ットスリップによるデータの誤りを低減することができ
る。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る光ディスク装置を示
すブロック図である。

【図２】図１の光ディスク装置に適用される光ディスク
の記録フォーマットを示す略線図である。

【図３】図１の再生データ検出回路を示すブロック図で
ある。

【図４】図３の再生データ検出回路の動作の説明に供す
る図表である。

【図５】図３の再生データ検出回路における位相ずれ検
出の説明に供する信号波形図である

【図６】図３の再生データ検出回路における位相ずれの
検出結果を示す信号波形図である。

【図７】図１の光ディスク装置におけるビットスリップ
補償回路を示すブロック図である。

【図８】図７のビットスリップ補償回路におけるＦＩＦ
Ｏ制御回路の動作の説明に供するタイムチャートであ
る。

【図９】図７のビットスリップ補償回路におけるＦＩＦ
Ｏ制御回路の処理手順を示すフローチャートである。

【図１０】図１の光ディスク装置における再生結果を示
す図表である。

【図１１】従来の光ディスク装置に適用される光ディス
クの記録フォーマットを示す略線図である。

【図１２】従来の光ディスク装置を示すブロック図であ
る。

【図１３】図１２の光ディスク装置に適用される再生デ
ータ検出回路を示すブロック図である。

【図１４】図１２の光ディスク装置に適用される同期検
出回路を示すブロック図である。

【図１５】従来の光ディスク装置に適用される他の構成
による再生データ検出回路を示すブロック図である。

【図１６】従来の光ディスク装置における再生結果を示
す図表である。

【図１７】図１６の再生結果の検出に使用されたデータ
を示す図表である。

【図１８】図１６の再生結果において誤りの発生箇所に
おける再生信号を示す信号波形図である。

【符号の説明】

１、２０……光ディスク装置、２、１５、２１……再生
データ検出回路、３……等化器、４、……コンパレー
タ、５……ＰＬＬ、８……同期検出回路、９、２２、３
５……シフトレジスタ、１２……記録変調デコーダ、１
３……ＥＣＣデコーダ、１６……アナログディジタル変
換回路、１７……ディジタル識別器、２３……位相誤差
計算回路、２４……位相誤差微分回路、２５……絶対値
比較回路、３０……ビットスリップ補償回路、３１、３
３、３８……ＦＩＦＯ、３２……ＦＩＦＯ制御回路、３
６……比較器、３７……カウンタ

Claims (9)

【特許請求の範囲】
1. 【請求項１】入力信号に対して、前記入力信号より生成
   したクロックの位相のずれを検出して、位相誤差検出結
   果を出力する位相誤差検出手段と、 前記位相誤差検出結果に基づいて、前記入力信号より生
   成した入力データについて、データの欠落及び又は増加
   を示すビットスリップ検出信号を出力する判定手段とを
   備えることを特徴とするデータ再生装置。
2. 【請求項２】前記入力データに介挿された同期データの
   タイミングを検出して、タイミング検出信号を出力する
   同期検出手段と、 前記タイミング検出信号間の前記入力データのデータ数
   をカウントして、データカウント値を出力するデータカ
   ウント手段と、 前記データカウント値及び前記ビットスリップ検出信号
   に基づいて、前記タイミング検出信号間の前記入力デー
   タのデータ数が所定値になるように、前記入力データの
   データ数を補正するデータ数補正手段とを備えることを
   特徴とする請求項１に記載のデータ再生装置。
3. 【請求項３】前記位相誤差検出手段は、 前記クロックより周波数の高い高速クロックを基準にし
   て、前記クロックの周期を時間計測して前記位相誤差検
   出結果を生成することを特徴とする請求項１に記載のデ
   ータ再生装置。
4. 【請求項４】前記判定手段は、 前記位相誤差検出結果の変化を検出する変化検出手段
   と、 前記変化検出手段の検出結果と、所定の基準値とを比較
   して、前記ビットスリップ検出信号を出力する比較手段
   とを有することを特徴とする請求項１に記載のデータ再
   生装置。
5. 【請求項５】前記判定手段は、 前記位相誤差検出結果と、所定の基準値とを比較して、
   前記ビットスリップ検出信号を出力する比較手段とを有
   することを特徴とする請求項１に記載のデータ再生装
   置。
6. 【請求項６】前記データ数補正手段は、 前記入力データを所定時間遅延して出力するＦＩＦＯ
   と、 前記ＦＩＦＯの動作を制御するＦＩＦＯ制御手段とを有
   し、 前記ＦＩＦＯ制御手段は、 前記データカウント値及び前記ビットスリップ検出信号
   に基づいて、同一データを繰り返し出力するように、又
   は連続する入力データの入力を一時中止するように、前
   記ＦＩＦＯの動作を制御することにより、前記入力デー
   タのデータ数を補正することを特徴とする請求項２に記
   載のデータ再生装置。
7. 【請求項７】伝送に供するデータを所定のブロック単位
   に分割し、各ブロックの前後にタイミング検出用の基準
   データを配置して伝送することを特徴とするデータ伝送
   方法。
8. 【請求項８】伝送に供するデータを所定のブロック単位
   に分割し、各ブロックの前後にタイミング検出用の基準
   データを配置して送出することを特徴とするデータ伝送
   装置。
9. 【請求項９】記録に供するデータを所定のブロック単位
   に分割し、各ブロックの前後にタイミング検出用の基準
   データを配置して記録したことを特徴とするデータ記録
   媒体。