JPH10254789A - 駆動制御装置および駆動制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 簡単な構成でＣＰＵの暴走による駆動デバイ
スの異常駆動を確実に防止することである。 【解決手段】 Ｉ／Ｏポート９へのデータ書き込み時
に、読み書き信号生成回路１４が書込みデータを生成
し、該生成される前記書込みデータとあらかじめ設定さ
れる比較データとをキーコードレジスタ１１，キーコー
ド１０，比較回路１２により照合し、該照合結果に基づ
いてＡＮＤ回路１５，１７，ＮＯＴ回路１６がＩ／Ｏポ
ート９へのデータ書き込みまたはＣＰＵ１への信号出力
を制御する構成を特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＰＵがＩ／Ｏポ
ートに書き込むデータに基づいて複数の駆動デバイスの
駆動状態を制御する駆動制御装置および駆動制御方法に
関するものである。

【０００２】

【従来の技術】従来、ＣＰＵによりメカニカルな働きが
制御される各種の制御装置は、ＣＰＵの暴走により、そ
の装置自体を壊したり、ユーザやオペレータに危険がな
いような対策が行われてきた。

【０００３】対策の例として例えば、複写機等に使用さ
れるヒータでは、該ヒータが異常な温度を温度センサが
検出した場合、供給電源を切断したり、モータなどでは
リミットスイッチにより異常な動きを検出して電源を切
断するなどしている。

【０００４】また、ＣＰＵの暴走を直接検知する方法と
してウオッチドグ・タイマがあるが、この方法は設定し
た時間ＣＰＵがウオッチドグ・タイマにアクセスしなけ
れば、ウオッチドグ・タイマがＣＰＵにリセットをかけ
るいう働きをするものである。

【０００５】この方法は、設定時間を十分小さく設定す
れば暴走による、異常な動作を極力押さえられ、前記の
ような対策と併用すれば、より安全な駆動制御装置を簡
単に実現することができる。

【０００６】

【発明が解決しようとする課題】しかしながら、ウオッ
チドグ・タイマによる方法は定期的にウオッチドグ・タ
イマにアクセスしければならないため、複雑な制御を行
うソフトウエアには不向きである。

【０００７】また、近年、装置を制御するソフトウエア
は、複雑な制御を実現するために、色々な制御を同時に
行うリアルタイムモニタを用いたマルチタスク制御を用
いるようになってきている。このことは、システムの設
計が悪いと、幾つかのタスクが暴走しても、１つのタス
クがウオッチドグ・タイマをアクセスしてしまい、暴走
を検出できないことがある。

【０００８】このため、ウオッチドグ・タイマを用いる
には、そのための工夫が必要であり、やはりあまり大き
なシステムには、向かないと言う問題点があった。

【０００９】本発明は、上記の問題点を解消するために
なされたもので、本発明の目的は、ＣＰＵが駆動デバイ
スを駆動するためにＩ／Ｏポートをアクセスする際に、
書き込むデータと設定されているデータとを照合してＩ
／ＯポートへのアクセスとＣＰＵへの信号出力を制御す
ることにより、複数の駆動デバイスに対する制御が複雑
となる場合でも、簡単な構成でＣＰＵの暴走による駆動
デバイスの異常駆動を確実に防止できるとともに、異常
状態を解析して各種プログラムのデバッグを効率よく行
える駆動制御装置および駆動制御方法を提供することで
ある。

【００１０】

【課題を解決するための手段】本発明に係る第１の発明
は、ＣＰＵがＩ／Ｏポートに書き込むデータに基づいて
所定の駆動デバイスの駆動状態を制御する駆動制御装置
であって、前記Ｉ／Ｏポートへのデータ書き込み時に、
書込みデータを生成する生成手段と、前記生成手段によ
り生成される前記書込みデータとあらかじめ設定される
比較データとを照合する照合手段と、前記照合手段の照
合結果に基づいて前記Ｉ／Ｏポートへのデータ書き込み
または前記ＣＰＵへの信号出力を制御する制御手段とを
有するものである。

【００１１】本発明に係る第２の発明は、前記制御手段
は、前記照合手段が前記書込みデータとあらかじめ設定
される比較データとが一致しないと照合した場合に、前
記ＣＰＵに割り込み信号またはリセット信号を出力する
ものである。

【００１２】本発明に係る第３の発明は、前記照合手段
の照合結果を状態信号として保持する保持手段を有し、
前記ＣＰＵが前記保持手段に表示される前記状態信号を
随時参照可能とするものである。

【００１３】本発明に係る第４の発明は、ＣＰＵがＩ／
Ｏポートに書き込むデータに基づいて複数の駆動デバイ
スの駆動状態を制御する駆動制御装置であって、前記Ｉ
／Ｏポートへのデータ書き込み時に、書込みデータを生
成する生成手段と、前記生成手段により生成される前記
書込みデータとあらかじめ設定される比較データとを照
合する照合手段と、前記照合手段の照合結果に基づいて
前記Ｉ／Ｏポートへのデータ書き込みまたは前記ＣＰＵ
への信号出力を制御する制御手段と、前記制御手段が出
力する前記ＣＰＵへの信号出力に基づいて各駆動デバイ
スに対する電源供給を切断する指示を行う指示手段と、
前記指示手段からの切断指示に基づいて前記各駆動デバ
イスに対する電源供給を切断するスイッチ手段とを有す
るものである。

【００１４】本発明に係る第５の発明は、前記制御手段
は、前記照合手段が前記書込みデータとあらかじめ設定
される比較データとが一致しないと照合した場合に、前
記ＣＰＵに割り込み信号またはリセット信号を出力する
ものである。

【００１５】本発明に係る第６の発明は、前記指示手段
は、前記ＣＰＵに割り込み信号またはリセット信号に基
づいていずれかの駆動デバイスを駆動させる指示を直接
出力するものである。

【００１６】本発明に係る第７の発明は、前記照合手段
の照合結果を状態信号として保持する保持手段を有し、
前記ＣＰＵが前記保持手段に表示される前記状態信号を
随時参照して記憶されるファームウエアに通知するもの
である。

【００１７】本発明に係る第８の発明は、ＣＰＵがＩ／
Ｏポートに書き込むデータに基づいて所定の駆動デバイ
スの駆動状態を制御する駆動制御方法であって、前記Ｉ
／Ｏポートへのデータ書き込み時に、書込みデータを生
成する生成工程と、該生成される前記書込みデータとあ
らかじめ設定される比較データとを照合する照合工程
と、該照合結果に基づいて前記Ｉ／Ｏポートへのデータ
書き込みまたは前記ＣＰＵへの信号出力を行う出力工程
とを有するものである。

【００１８】本発明に係る第９の発明は、ＣＰＵがＩ／
Ｏポートに書き込むデータに基づいて複数の駆動デバイ
スの駆動状態を制御する駆動制御方法であって、前記Ｉ
／Ｏポートへのデータ書き込み時に、書込みデータを生
成する生成工程と、該生成される前記書込みデータとあ
らかじめ設定される比較データとを照合する照合工程
と、該照合結果に基づいて前記Ｉ／Ｏポートへのデータ
書き込みまたは前記ＣＰＵへの信号出力を出力する出力
工程と、前記ＣＰＵへの信号出力に基づいて各駆動デバ
イスに対する電源供給を切断する指示を行う指示工程
と、該切断指示に基づいて前記各駆動デバイスに対する
電源供給を切断する切断工程とを有するものである。

【００１９】

【発明の実施の形態】

〔第１実施形態〕図１は、本発明の第１実施形態を示す
駆動制御装置の構成を説明するブロック図であり、例え
ば複写機等の装置に使用されるクラッチ，ソレノイド，
モータを制御する装置として機能する場合に対応する。

【００２０】図において、１は装置を制御するＣＰＵ
で、ＲＯＭ２に記憶された制御プログラムに基づいてＣ
ＰＵバスＢＵＳに接続されるデバイスを総括的に制御す
る。

【００２１】３はクラッチ等の駆動デバイスで、クラッ
チ駆動回路６により駆動される。４はソレノイド等の駆
動デバイスで、ソレノイド駆動回路７により駆動され
る。５はモータ等の駆動デバイスで、モータ駆動回路８
により駆動される。

【００２２】９はＩ／Ｏポートで、ＣＰＵ１からの信号
によりクラッチ，ソレノイド，モータ等の駆動デバイス
３〜５をＯＮ−ＯＦＦさせる。１０はあらかじめ設定さ
れたキーコード、１１はキーコードレジスタで、ＣＰＵ
１により値を書き込まれてその値が保持される。

【００２３】１２は比較器で、キーコード１０とキーコ
ードレジスタ１１との内容を比較する。１３は状態レジ
スタで、制御回路の状態を保持する。１４は読み書き信
号生成回路で、ＣＰＵ１の信号から、Ｉ／Ｏポート９お
よび各レジスタに値を読み書きする信号を生成する。

【００２４】１５はＡＮＤ回路で、比較器１２の出力と
読み書き信号生成回路１４の出力の論理積をとり、その
結果信号をＩ／Ｏポート９に出力する。１６はＮＯＴ回
路で、比較器１２の論理を反転させ、ＡＮＤ回路１７に
出力する。ＡＮＤ回路１７は、ＮＯＴ回路１６の出力と
読み書き信号生成回路１４の出力の論理積をとり、その
結果信号をＣＰＵ１に出力する。

【００２５】上記のように構成された駆動制御装置にお
いて、正常時ＣＰＵ１はＲＯＭ２中のプログラムを実行
することにより、駆動デバイス３〜４を含む装置全体を
制御しているが、このプログラムはハードウエアの基本
の制御を主とするファームウエアと、全体的な装置の制
御をするアプリケーション・ソフトウエアに分けられて
いる。

【００２６】アプリケーション・ソフトウエアが、クラ
ッチとしての駆動デバイス３，ソレノイドとしての駆動
デバイス４，モータとしての駆動デバイス５を、動かそ
うとするときはファームウエアに司令を出すことによ
り、例えば複写機の記録媒体の給送状態を制御してい
る。

【００２７】このように構成された通常ファームウエア
が、駆動デバイス３〜５を駆動させるために、Ｉ／Ｏポ
ート９に所定の値を書き込む時は、その前にキーコード
レジスタ１１にキーコード１０と同じ値を書き込む、こ
れらの値は比較器１２で比較され、比較結果信号として
正しければ真「１」を出力する、その信号と書き込み信
号発生回路１４からの信号との論理積（アンド回路１５
による）をＩ／Ｏポート９の書き込み信号に用いている
ため、次にＩ／Ｏポート９に値を書き込むことにより、
駆動デバイス３〜５を駆動させることができる。

【００２８】また、Ｉ／Ｏポート９の書き込み信号１４
ａによりキーコードレジスタ１１の値をキーコード１０
と異なる値にリセットすることにより、上記の手続きを
Ｉ／Ｏポート９のアクセスに対し毎回行うことができ
る。

【００２９】次に、暴走やアプリケーションのバグによ
り、間違ってＩ／Ｏポート９に値が書かれようとする
と、この時は上記のようにキーコードレジスタ１１にキ
ーコードを書くことはないため、比較器１２の出力は偽
「０」となり、Ｉ／Ｏポート９に値が書かれることはな
く、これらの駆動デバイス３〜５が間違って駆動するこ
とはない。

【００３０】また、この時には、ＡＮＤ回路１７には真
「１」が出力される、この出力をＣＰＵ１の割り込みや
リセットに入力することにより、ファームウエアに制御
を戻すことができる。

【００３１】さらに、この出力により状態レジスタ１３
に異常アクセスを示すコードを記録することにより、フ
ァームウエアに異常を知らせることができ、このことを
メモリ（図示しないＲＡＭ等）内に記憶しておけば、プ
ログラムに有益な情報となり、デバッグしやすいより安
全なシステムを作ることができる。

【００３２】以下、本実施形態の特徴的構成について説
明する。

【００３３】上記のように構成された駆動制御装置にお
いて、すなわち、図１に示したＣＰＵ１がＩ／Ｏポート
９に書き込むデータに基づいて所定の駆動回路６〜８の
駆動状態を制御する駆動制御装置であって、Ｉ／Ｏポー
ト９へのデータ書き込み時に、書込みデータを生成する
生成手段（読み書き信号生成回路１４）と、前記生成手
段により生成される前記書込みデータとあらかじめ設定
される比較データとを照合する照合手段（キーコードレ
ジスタ１１，キーコード１０，比較回路１２）と、前記
照合手段の照合結果に基づいて前記Ｉ／Ｏポートへのデ
ータ書き込みまたは前記ＣＰＵへの信号出力を制御する
制御手段（ＡＮＤ回路１５，１７，ＮＯＴ回路１６）と
を有するので、Ｉ／Ｏポートへのアクセスが発生して
も、書込みデータが比較データと一致しない場合は、暴
走によるアクセスであると確実に判断して、当該Ｉ／Ｏ
ポートへのアクセスを確実に制限しつつ、暴走に伴うＣ
ＰＵに対する暴走回復指示を同時に行うことができる。

【００３４】また、前記制御手段（ＡＮＤ回路１５，１
７，ＮＯＴ回路１６）は、前記照合手段が前記書込みデ
ータとあらかじめ設定される比較データとが一致しない
と照合した場合に、前記ＣＰＵに割り込み信号またはリ
セット信号を出力するので、暴走によるアクセスである
と確実に判断した場合に、暴走に伴うＣＰＵに対するリ
セットまたは割り込みの指示を同時に行うことができ
る。

【００３５】さらに、前記照合手段（キーコードレジス
タ１１，キーコード１０，比較回路１２）の照合結果を
状態信号として保持する保持手段（状態レジスタ１３）
を有し、前記ＣＰＵ１が状態レジスタ１３）に表示され
る前記状態信号を随時参照可能とするので、暴走発生状
態を認知してプログラムのデバッグ処理を効率よく行う
ことができる。

【００３６】図２は、本発明に係る駆動制御装置による
第１の駆動デバイス制御手順の一例を示すフローチャー
トである。なお、（１）〜（６）は各ステップを示す。

【００３７】先ず、Ｉ／Ｏポート９に対するデータ書き
込みが発生すると（１）、設定されているキーコードと
レジスタ１１に設定されているデータとを照合し
（２）、各データが一致しているかどうかを判定し
（３）、ＹＥＳならばＩ／Ｏポート９にデータを書き込
み（４）、所望の駆動デバイスを駆動して（５）、処理
をリターンする。

【００３８】一方、ステップ（３）で、ＮＯと判定され
た場合には、リセット信号または割り込み信号をＣＰＵ
１に出力して（６）、処理をリターンする。

【００３９】以下、本実施形態の特徴的構成について図
１，図２等を参照して説明する。

【００４０】ＣＰＵがＩ／Ｏポートに書き込むデータに
基づいて所定の駆動デバイスの駆動状態を制御する駆動
制御方法において、前記Ｉ／Ｏポートへのデータ書き込
み時に、書込みデータを生成する生成工程（図２のステ
ップ（１））と、該生成される前記書込みデータとあら
かじめ設定される比較データとを照合する照合工程（図
２のステップ（２），（３））と、該照合結果に基づい
て前記Ｉ／Ｏポートへのデータ書き込みまたは前記ＣＰ
Ｕへの信号出力を行う出力工程（（図２のステップ
（６））とを有するので、Ｉ／Ｏポートへのアクセスが
発生しても、書込みデータが比較データと一致しない場
合は、暴走によるアクセスであると確実に判断して、当
該Ｉ／Ｏポートへのアクセスを確実に制限しつつ、暴走
に伴うＣＰＵに対する暴走回復指示を同時に行うことが
できる。

【００４１】〔第２実施形態〕上記第１実施形態では、
手順を踏まずＩ／Ｏポート９にアクセスしたときに、割
り込み，リセットなどにより正常動作に戻したが、割り
込みやリセットをかけるとともにクラッチ，ソレノイ
ド，モータの駆動デバイス３〜５に対する駆動電源の供
給を切断するように構成してもよい。以下、その実施形
態について説明する。

【００４２】図３は、本発明の第２実施形態を示す駆動
制御装置の構成を説明するブロック図であり、図１と同
一のものには同一の符号を付してあり、電源を切断する
際、動作してもユーザやオペレータから、その動きが見
えないクラッチやソレノイドの駆動をＯＮにし、電源に
接続されたコンデンサの放電を早める回路を備えてい
る。

【００４３】図において、１８はフリップフロップ回路
で、駆動電源を異常アクセスの信号をラッチし、Ｉ／Ｏ
ポート９からの信号が来るまで状態を記憶する。１９は
スイッチング回路で、フリップフロップ回路１８の信号
により駆動電源を切断する。２０はコンデンサで、駆動
電源のノイズをとる。２１は論理和回路で、駆動電源を
ＯＦＦしたとき、クラッチ駆動回路６をＯＮする。

【００４４】この構成により、Ｉ／Ｏポート９に対する
手順を踏まない異常アクセスが起こった場合、ＣＰＵ１
に割り込みやリセットをかけるとともに、駆動電源を切
断し、かつこのとき論理和回路２１により、クラッチと
しての駆動デバイス３がＯＮされ、コンデンサ２０に貯
まった電荷をすばやく放電することができる。

【００４５】このことにより、暴走し不安定になってい
る駆動系の電源をすばやく落とすことができる。

【００４６】次に割り込みやリセットにより、制御が正
常にファームウエアに移ると、ファームウエアは状態レ
ジスタにより、異常アクセスにより駆動電源がＯＦＦさ
れていることを知り、Ｉ／Ｏポート９に値を書き込むこ
とによりフリップフロップ１８を反転させ、駆動電源を
ＯＮし正常動作に戻すことができる。

【００４７】以上のことにより、ソフトウエアにバグが
ある、あるいはソフトウエアが正しくロードされていな
い、さらにまたハードウエアに故障があるというときな
どでは、正常動作に戻しても、再び異常なＩ／Ｏポート
９のアクセスをする可能性があるため、このようなアク
セスそのものを停止させることができ、より安全性の高
いシステムを提供することができる。

【００４８】以下、本実施形態の特徴的構成について説
明する。

【００４９】上記のように構成された駆動制御装置にお
いて、すなわち、図３に示したＣＰＵ１がＩ／Ｏポート
９に書き込むデータに基づいて複数の駆動デバイスの駆
動状態を制御する駆動制御装置であって、前記Ｉ／Ｏポ
ート９へのデータ書き込み時に、書込みデータを生成す
る生成手段（読み書き信号生成回路１４）と、前記生成
手段により生成される前記書込みデータとあらかじめ設
定される比較データとを照合する照合手段（キーコード
レジスタ１１，キーコード１０，比較回路１２）と、前
記照合手段の照合結果に基づいて前記Ｉ／Ｏポートへの
データ書き込みまたは前記ＣＰＵへの信号出力を制御す
る制御手段（ＡＮＤ回路１５，１７，ＮＯＴ回路１６）
と、前記制御手段が出力する前記ＣＰＵへの信号出力に
基づいて各駆動デバイスに対する電源供給を切断する指
示を行う指示手段（フリップフロップ１８）と、前記指
示手段からの切断指示に基づいて前記各駆動デバイスに
対する電源供給を切断するスイッチ手段（スイッチング
回路１９）とを有するので、Ｉ／Ｏポートへのアクセス
が発生しても、書込みデータが比較データと一致しない
場合は、暴走によるアクセスであると確実に判断して、
当該Ｉ／Ｏポートへのアクセスを確実に制限して、暴走
に伴うＣＰＵに対する暴走回復指示を同時に行うことが
できるとともに、電源切断により暴走に伴う駆動デバイ
スの異常駆動を確実に制限することができる。

【００５０】また、フリップフロップ１８は、前記ＣＰ
Ｕ１に割り込み信号またはリセット信号に基づいていず
れかの駆動デバイスを駆動させる指示を直接出力するの
で、電源切断時の電荷放電効果を高めることができる。

【００５１】さらに、前記照合手段（キーコードレジス
タ１１，キーコード１０，比較回路１２）の照合結果を
状態信号として保持する保持手段（状態レジスタ１３）
を有し、前記ＣＰＵ１が前記保持手段状態レジスタ１３
に表示される前記状態信号を随時参照して記憶されるフ
ァームウエアに通知するので暴走発生状態を認知してフ
ァームウエアのデバッグ処理を効率よく行うことができ
る。

【００５２】また、前記制御手段（ＡＮＤ回路１５，１
７，ＮＯＴ回路１６）は、前記照合手段（キーコードレ
ジスタ１１，キーコード１０，比較回路１２）が前記書
込みデータとあらかじめ設定される比較データとが一致
しないと照合した場合に、前記ＣＰＵに割り込み信号ま
たはリセット信号を出力するので、暴走によるアクセス
であると確実に判断した場合に、暴走に伴うＣＰＵ１に
対するリセットまたは割り込みの指示を同時に行うこと
ができる。

【００５３】図４は、本発明に係る駆動制御装置による
第２の駆動デバイス制御手順の一例を示すフローチャー
トである。なお、（１）〜（６）は各ステップを示す。

【００５４】先ず、Ｉ／Ｏポート９に対するデータ書き
込みが発生すると（１）、設定されているキーコードと
レジスタ１１に設定されているデータとを照合し
（２）、各データが一致しているかどうかを判定し
（３）、ＹＥＳならばＩ／Ｏポート９にデータを書き込
み（４）、所望の駆動デバイスを駆動して（５）、処理
をリターンする。

【００５５】一方、ステップ（３）で、ＮＯと判定され
た場合には、リセット信号または割り込み信号をＣＰＵ
１に出力するとともに、スイッチング回路１９に対して
電源切断指示を行い（６）、処理をリターンする。

【００５６】以下、本実施形態の特徴的構成について図
３，図４等を参照して説明する。

【００５７】ＣＰＵがＩ／Ｏポートに書き込むデータに
基づいて複数の駆動デバイスの駆動状態を制御する駆動
制御方法であって、前記Ｉ／Ｏポートへのデータ書き込
み時に、書込みデータを生成する生成工程（図４のステ
ップ（１））と、該生成される前記書込みデータとあら
かじめ設定される比較データとを照合する照合工程（図
４のステップ（２），（３））と、該照合結果に基づい
て前記Ｉ／Ｏポートへのデータ書き込みまたは前記ＣＰ
Ｕへの信号出力を出力する出力工程（図４のステップ
（６））と、前記ＣＰＵへの信号出力に基づいて各駆動
デバイスに対する電源供給を切断する指示を行う指示工
程（図４のステップ（６））と、該切断指示に基づいて
前記各駆動デバイスに対する電源供給を切断する切断工
程とを有するので、Ｉ／Ｏポートへのアクセスが発生し
ても、書込みデータが比較データと一致しない場合は、
暴走によるアクセスであると確実に判断して、当該Ｉ／
Ｏポートへのアクセスを確実に制限して、暴走に伴うＣ
ＰＵに対する暴走回復指示を同時に行うことができると
ともに、電源切断により暴走に伴う駆動デバイスの異常
駆動を確実に制限することができる。

【００５８】

【発明の効果】以上説明したように、本発明に係る第１
の発明によれば、ＣＰＵがＩ／Ｏポートに書き込むデー
タに基づいて所定の駆動デバイスの駆動状態を制御する
駆動制御装置であって、Ｉ／Ｏポートへのデータ書き込
み時に、書込みデータを生成する生成手段と、前記生成
手段により生成される前記書込みデータとあらかじめ設
定される比較データとを照合する照合手段と、前記照合
手段の照合結果に基づいて前記Ｉ／Ｏポートへのデータ
書き込みまたは前記ＣＰＵへの信号出力を制御する制御
手段とを有するので、Ｉ／Ｏポートへのアクセスが発生
しても、書込みデータが比較データと一致しない場合
は、暴走によるアクセスであると確実に判断して、当該
Ｉ／Ｏポートへのアクセスを確実に制限しつつ、暴走に
伴うＣＰＵに対する暴走回復指示を同時に行うことがで
きる。

【００５９】第２，第５の発明によれば、前記制御手段
は、前記照合手段が前記書込みデータとあらかじめ設定
される比較データとが一致しないと照合した場合に、前
記ＣＰＵに割り込み信号またはリセット信号を出力する
ので、暴走によるアクセスであると確実に判断した場合
に、暴走に伴うＣＰＵに対するリセットまたは割り込み
の指示を同時に行うことができる。

【００６０】第３の発明によれば、前記照合手段の照合
結果を状態信号として保持する保持手段を有し、前記Ｃ
ＰＵが前記保持手段に表示される前記状態信号を随時参
照可能とするので、暴走発生状態を認知してプログラム
のデバッグ処理を効率よく行うことができる。

【００６１】第４の発明はによれば、ＣＰＵがＩ／Ｏポ
ートに書き込むデータに基づいて複数の駆動デバイスの
駆動状態を制御する駆動制御装置であって、前記Ｉ／Ｏ
ポートへのデータ書き込み時に、書込みデータを生成す
る生成手段と、前記生成手段により生成される前記書込
みデータとあらかじめ設定される比較データとを照合す
る照合手段と、前記照合手段の照合結果に基づいて前記
Ｉ／Ｏポートへのデータ書き込みまたは前記ＣＰＵへの
信号出力を制御する制御手段と、前記制御手段が出力す
る前記ＣＰＵへの信号出力に基づいて各駆動デバイスに
対する電源供給を切断する指示を行う指示手段と、前記
指示手段からの切断指示に基づいて前記各駆動デバイス
に対する電源供給を切断するスイッチ手段とを有するの
で、Ｉ／Ｏポートへのアクセスが発生しても、書込みデ
ータが比較データと一致しない場合は、暴走によるアク
セスであると確実に判断して、当該Ｉ／Ｏポートへのア
クセスを確実に制限して、暴走に伴うＣＰＵに対する暴
走回復指示を同時に行うことができるとともに、電源切
断により暴走に伴う駆動デバイスの異常駆動を確実に制
限することができる。

【００６２】第６の発明によれば、前記指示手段は、前
記ＣＰＵに割り込み信号またはリセット信号に基づいて
いずれかの駆動デバイスを駆動させる指示を直接出力す
るので、電源切断時の電荷放電効果を高めることができ
る。

【００６３】第７の発明によれば、前記照合手段の照合
結果を状態信号として保持する保持手段を有し、前記Ｃ
ＰＵが前記保持手段に表示される前記状態信号を随時参
照して記憶されるファームウエアに通知するので暴走発
生状態を認知してファームウエアのデバッグ処理を効率
よく行うことができる。

【００６４】第８の発明によれば、ＣＰＵがＩ／Ｏポー
トに書き込むデータに基づいて所定の駆動デバイスの駆
動状態を制御する駆動制御方法であって、前記Ｉ／Ｏポ
ートへのデータ書き込み時に、書込みデータを生成する
生成工程と、該生成される前記書込みデータとあらかじ
め設定される比較データとを照合する照合工程と、該照
合結果に基づいて前記Ｉ／Ｏポートへのデータ書き込み
または前記ＣＰＵへの信号出力を行う出力工程とを有す
るので、Ｉ／Ｏポートへのアクセスが発生しても、書込
みデータが比較データと一致しない場合は、暴走による
アクセスであると確実に判断して、当該Ｉ／Ｏポートへ
のアクセスを確実に制限しつつ、暴走に伴うＣＰＵに対
する暴走回復指示を同時に行うことができる。

【００６５】第９の発明によれば、ＣＰＵがＩ／Ｏポー
トに書き込むデータに基づいて複数の駆動デバイスの駆
動状態を制御する駆動制御方法であって、前記Ｉ／Ｏポ
ートへのデータ書き込み時に、書込みデータを生成する
生成工程と、該生成される前記書込みデータとあらかじ
め設定される比較データとを照合する照合工程と、該照
合結果に基づいて前記Ｉ／Ｏポートへのデータ書き込み
または前記ＣＰＵへの信号出力を出力する出力工程と、
前記ＣＰＵへの信号出力に基づいて各駆動デバイスに対
する電源供給を切断する指示を行う指示工程と、該切断
指示に基づいて前記各駆動デバイスに対する電源供給を
切断する切断工程とを有するので、Ｉ／Ｏポートへのア
クセスが発生しても、書込みデータが比較データと一致
しない場合は、暴走によるアクセスであると確実に判断
して、当該Ｉ／Ｏポートへのアクセスを確実に制限し
て、暴走に伴うＣＰＵに対する暴走回復指示を同時に行
うことができるとともに、電源切断により暴走に伴う駆
動デバイスの異常駆動を確実に制限することができる。

【００６６】従って、複数の駆動デバイスに対する制御
が複雑となる場合でも、簡単な構成でＣＰＵの暴走によ
る駆動デバイスの異常駆動を確実に防止できるととも
に、異常状態を解析して各種プログラムのデバッグを効
率よく行える等の効果を奏する。

【図面の簡単な説明】

【図１】本発明の第１実施形態を示す駆動制御装置の構
成を説明するブロック図である。

【図２】本発明に係る駆動制御装置による第１の駆動デ
バイス制御手順の一例を示すフローチャートである。

【図３】本発明の第２実施形態を示す駆動制御装置の構
成を説明するブロック図である。

【図４】本発明に係る駆動制御装置による第２の駆動デ
バイス制御手順の一例を示すフローチャートである。

【符号の説明】

１ ＣＰＵ ２ ＲＯＭ ３ 駆動デバイス ４ 駆動デバイス ５ 駆動デバイス ９ Ｉ／Ｏポート １１ キーコードレジスタ １２ 比較器 １３ 状態レジスタ １４ 読み書き信号生成回路 １５ ＡＮＤ回路 １６ ＮＯＴ回路 １７ ＡＮＤ回路

Claims (9)

【特許請求の範囲】
1. 【請求項１】 ＣＰＵがＩ／Ｏポートに書き込むデータ
   に基づいて所定の駆動デバイスの駆動状態を制御する駆
   動制御装置であって、 前記Ｉ／Ｏポートへのデータ書き込み時に、書込みデー
   タを生成する生成手段と、 前記生成手段により生成される前記書込みデータとあら
   かじめ設定される比較データとを照合する照合手段と、 前記照合手段の照合結果に基づいて前記Ｉ／Ｏポートへ
   のデータ書き込みまたは前記ＣＰＵへの信号出力を制御
   する制御手段と、を有することを特徴とする駆動制御装
   置。
2. 【請求項２】 前記制御手段は、前記照合手段が前記書
   込みデータとあらかじめ設定される比較データとが一致
   しないと照合した場合に、前記ＣＰＵに割り込み信号ま
   たはリセット信号を出力することを特徴とする請求項１
   記載の駆動制御装置。
3. 【請求項３】 前記照合手段の照合結果を状態信号とし
   て保持する保持手段を有し、前記ＣＰＵが前記保持手段
   に表示される前記状態信号を随時参照可能とすることを
   特徴とする請求項１記載の駆動制御装置。
4. 【請求項４】 ＣＰＵがＩ／Ｏポートに書き込むデータ
   に基づいて複数の駆動デバイスの駆動状態を制御する駆
   動制御装置であって、 前記Ｉ／Ｏポートへのデータ書き込み時に、書込みデー
   タを生成する生成手段と、 前記生成手段により生成される前記書込みデータとあら
   かじめ設定される比較データとを照合する照合手段と、 前記照合手段の照合結果に基づいて前記Ｉ／Ｏポートへ
   のデータ書き込みまたは前記ＣＰＵへの信号出力を制御
   する制御手段と、 前記制御手段が出力する前記ＣＰＵへの信号出力に基づ
   いて各駆動デバイスに対する電源供給を切断する指示を
   行う指示手段と、 前記指示手段からの切断指示に基づいて前記各駆動デバ
   イスに対する電源供給を切断するスイッチ手段と、 を有することを特徴とする駆動制御装置。
5. 【請求項５】 前記制御手段は、前記照合手段が前記書
   込みデータとあらかじめ設定される比較データとが一致
   しないと照合した場合に、前記ＣＰＵに割り込み信号ま
   たはリセット信号を出力することを特徴とする請求項４
   記載の駆動制御装置。
6. 【請求項６】 前記指示手段は、前記ＣＰＵに割り込み
   信号またはリセット信号に基づいていずれかの駆動デバ
   イスを駆動させる指示を直接出力することを特徴とする
   請求項４記載の駆動制御装置。
7. 【請求項７】 前記照合手段の照合結果を状態信号とし
   て保持する保持手段を有し、前記ＣＰＵが前記保持手段
   に表示される前記状態信号を随時参照して記憶されるフ
   ァームウエアに通知することを特徴とする請求項４記載
   の駆動制御装置。
8. 【請求項８】 ＣＰＵがＩ／Ｏポートに書き込むデータ
   に基づいて所定の駆動デバイスの駆動状態を制御する駆
   動制御方法であって、 前記Ｉ／Ｏポートへのデータ書き込み時に、書込みデー
   タを生成する生成工程と、 該生成される前記書込みデータとあらかじめ設定される
   比較データとを照合する照合工程と、 該照合結果に基づいて前記Ｉ／Ｏポートへのデータ書き
   込みまたは前記ＣＰＵへの信号出力を行う出力工程と、
   を有することを特徴とする駆動制御方法。
9. 【請求項９】 ＣＰＵがＩ／Ｏポートに書き込むデータ
   に基づいて複数の駆動デバイスの駆動状態を制御する駆
   動制御方法であって、 前記Ｉ／Ｏポートへのデータ書き込み時に、書込みデー
   タを生成する生成工程と、 該生成される前記書込みデータとあらかじめ設定される
   比較データとを照合する照合工程と、 該照合結果に基づいて前記Ｉ／Ｏポートへのデータ書き
   込みまたは前記ＣＰＵへの信号出力を出力する出力工程
   と、 前記ＣＰＵへの信号出力に基づいて各駆動デバイスに対
   する電源供給を切断する指示を行う指示工程と、 該切断指示に基づいて前記各駆動デバイスに対する電源
   供給を切断する切断工程と、を有することを特徴とする
   駆動制御方法。