JPH10242857A - 信号処理回路 - Google Patents

信号処理回路

Info

Publication number
JPH10242857A
JPH10242857A JP4520497A JP4520497A JPH10242857A JP H10242857 A JPH10242857 A JP H10242857A JP 4520497 A JP4520497 A JP 4520497A JP 4520497 A JP4520497 A JP 4520497A JP H10242857 A JPH10242857 A JP H10242857A
Authority
JP
Japan
Prior art keywords
signal processing
digital signal
signal
filter
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4520497A
Other languages
English (en)
Inventor
Yoshitaka Abe
義孝 阿部
Takao Okazaki
孝男 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4520497A priority Critical patent/JPH10242857A/ja
Publication of JPH10242857A publication Critical patent/JPH10242857A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】 【課題】 ディジタル信号処理における乗算雑音を低減
するための技術を提供することにある。 【解決手段】 入力されたアナログ信号をディジタル信
号に変換するA/D変換手段1と、上記A/D変換手段
の出力信号に基づいてディジタル信号処理を行うディジ
タル信号処理手段DSPと、上記ディジタル信号処理手
段の信号処理結果をアナログ信号に変換して出力するD
/A変換手段2とを含むとき、上記D/A変換手段の出
力信号を上記A/D変換手段の入力側に負帰還するため
の負帰還回路Mixを設けることで、乗算雑音の低減を
図る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、信号処理技術、特
にアナログ信号をA/D(アナログ/ディジタル)変換
し、それをディジタル信号処理した後に、D/A(ディ
ジタル/アナログ)変換にてアナログ信号を得るように
した信号処理回路に関し、例えば通信システムに適用し
て有効な技術に関する。
【0002】
【従来の技術】入力されたアナログ信号をディジタル信
号に変換するA/D変換回路や、それとは逆に入力され
たディジタル信号をアナログ信号に変換するD/A変換
回路があり、それらは、A/D変換用LSI、あるいは
D/A変換用LSIなどとして、単独機能LSIとして
提供される場合の他に、コーデックやシングルチップマ
イクロコンピュータなどのLSIに内蔵される場合があ
る。
【0003】コーデックは、アナログ信号をディジタル
信号に変換するA/D変換回路や、それとは逆にディジ
タル信号をアナログ信号に変換するD/A変換回路を含
んで、一つの半導体基板に形成され、アナログ加入者回
路や、アナログ転送トランク、及びディジタル電話器に
内蔵される。
【0004】尚、加入者回路のインピーダンスをディジ
タル信号処理により実現するインピ−ダンス・フィルタ
処理技術について記載された文献の例としては、特公平
4−77493号公報や、特公平6−1097号公報が
ある。また、信号処理のフィルタ特性を改善する技術に
ついて記載された文献の例としては、特公平7−282
16号公報がある。
【0005】
【発明が解決しようとする課題】信号処理回路は、図3
に示されるように構成することができる。入力端子3に
入力されるアナログ入力信号Viを第1の低域通過フィ
ルタLPF1に入力し、折り返し歪みを除去するように
高域信号成分を減衰した後、それをA/D変換手段1に
入力し、アナログ信号をディジタル化する。
【0006】ディジタル信号処理手段DSPは、上記A
/D変換手段1の出力するディジタル信号を信号処理し
た後、D/A変換手段2によってディジタル信号をアナ
ログ信号に戻し、第2の低域通過フィルタLPF2を通
すことによって通過帯域内信号を取り出し、出力端子4
よりアナログ出力信号Voを得ている。入力端子3にお
ける入力信号Viと出力端子4における出力信号Voの
関係は、数1のようになる。
【0007】
【数1】
【0008】ここで、HLPF1,HAD,HDSP,HDA,HL
PF2は、それぞれ、第1の低域通過フィルタLPF1、
A/D変換手段1、ディジタル信号処理手段DSP、D
/A変換手段2、第2の低域通過フィルタLPF2の伝
達関数である。
【0009】これらのうち、ディジタル信号処理手段D
SPの伝達関数HDSP、D/A変換手段2の伝達関数HD
Aについて各部で発生する雑音を含めて入力信号Viと
出力信号Voの関係を示すと次式のようになる。
【0010】
【数2】
【0011】
【数3】
【0012】ここで、H'DSPは、ディジタル信号処理手
段DSPに対する伝達関数であり、NDSPは、ディジタ
ル信号処理手段DSPにおける乗算演算の打切り誤差に
おいて発生した雑音である。H'DAは、D/A変換手段
2の信号に対する伝達関数であり、説明の便宜上、H'D
A=1としている。NDAは、D/A変換手段2において
発生された雑音である。
【0013】一般的に第2の低域通過フィルタLPF2
は、通過帯域内では平坦な特性であり、帯域外について
は減衰するような特性に設定されている。そこで、通過
帯域内のみに限定して伝達関数|HLPF2|を示すと、数4
のようになる。
【0014】
【数4】
【0015】ここで、KLPF2は、通過帯域内の伝達利得
であり、説明の便宜上、KLPF2=1とする。したがっ
て、これら数2〜4を、上記数1に代入すると数5のよ
うになる。
【0016】
【数5】
【0017】数5の右辺第2項、第3項に示されるよう
にディジタル信号処理手段DSPにおける乗算演算の打
切り誤差によって発生したフィルタ帯域内雑音NDSP、
D/A変換手段2において発生した雑音NDAは、そのま
ま上記第2の低域通過フィルタを通過してしまう恐れが
ある。そのため、上記雑音NDSP、NDAをさらに低減す
る必要がある場合には、ディジタル信号処理の演算ビッ
ト数増大が必要となってディジタル信号処理の論理規模
が大きくなってしまう。また、D/A変換手段において
発生した雑音の低減には、SN比の高いD/A変換手段
が必要とされる。
【0018】また、近年、上記A/D変換手段1、D/
A変換手段2には、オーバーサンプリング技術が用いら
れており、その場合、ディジタル信号処理を行うため
に、A/D変換後にデータのサンプリング・レートを下
げるデータ間引きフィルタDECが設けられ、D/A変
換前にサンプリング・レートを上げるデータ補間フィル
タINTが設けられている。上記間引きフィルタDE
C、補間フィルタINTの伝達関数には、例えば数6に
示される関数が使用される。
【0019】
【数6】
【0020】ここで、mはサンプリング・レートの変換
比、nはフィルタの次数である。また、
【0021】
【数7】
【0022】であり、ω=2πfである。Tsはサンプ
リング時間である。
【0023】m=16、n=2の時の伝達関数の特性を
図4に示す。特公平4−77493号公報に示されてい
るようなインピーダンス・フィルタでは、位相特性も含
めた伝達特性を実現するフィルタ処理をディジタル信号
処理手段DSPにより実現する必要がある。上記間引き
フィルタDEC、補間フィルタINTの伝達関数の位相
特性は、周波数に比例して遅延する特性となっている。
【0024】このため、目的の伝達関数だけをディジタ
ル信号処理手段DSPにて実現しても信号処理回路全体
の伝達特性からずれた特性となる。例えば特公平7−2
8216号公報に示されるようなディジタル信号処理手
段内に低域通過フィルタの伝達関数の補償のみを行うフ
ィルタ内蔵手段が知られているが、この場合でも数6の
伝達特性を含む伝達関数HAD、HDAの影響が大きく、信
号処理回路全体の伝達特性は、ディジタル信号処理手段
DSPによって実現される伝達関数HDSPとは、ずれた
特性となる。このため、実現可能な信号処理の伝達関数
は、これらの特性に制限されてしまう。また、伝達関数
HDSPのフィルタ係数を変更してフィルタ特性を可変す
る場合には、その都度、上記伝達関数HAD、HDAの影響
を考慮するが必要がある。
【0025】本発明の目的は、ディジタル信号処理にお
ける乗算雑音を低減するための技術を提供することにあ
る。
【0026】本発明の上記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
【0027】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
【0028】すなわち、D/A変換手段(2)の出力信
号を上記A/D変換手段(1)の入力側に負帰還するた
めの負帰還回路(Mix)を設ける。
【0029】上記した手段によれば、負帰還回路(Mi
x)は、D/A変換手段(2)の出力信号を上記A/D
変換手段(1)の入力側に負帰還し、このことが、ディ
ジタル信号処理における乗算雑音の低減を達成する。
【0030】このとき、所望の周波数成分を通過させる
ため、上記A/D変換手段の前段に低域通過フィルタ
(LPF1)を設け、上記D/A変換手段の後段に低域
通過フィルタLPF2を設けることができる。
【0031】また、低域通過フィルタ(LPF1,LP
F2)と、データ間引きフィルタ(DEC)、補間フィ
ルタ(INT)の伝達特性を補償するディジタル・フィ
ルタ(HC)を、ディジタル信号処理手段(DSP)に
設けることができる。
【0032】
【発明の実施の形態】図1には、本発明にかかる信号処
理回路の構成例が示される。
【0033】信号処理回路10は、特に制限されない
が、公知の半導体集積回路製造技術により、単結晶シリ
コン基板などの一つの半導体基板に形成され、アナログ
信号をディジタル信号に変換するA/D変換手段1、A
/D変換手段1における折り返し歪みを除去するために
設けられた低域通過フィルタLPF1、上記A/D変換
手段1によって得られたディジタル信号をディジタル信
号処理するディジタル信号処理手段DSP、上記ディジ
タル信号処理手段DSPから出力されたディジタル信号
をアナログ信号に変換するD/A変換手段2、上記D/
A変換手段2より出力された信号より目的とする信号を
得るために設けられた第2の低域通過フィルタLPF
2、上記出力信号Voを負帰還するために設けられた上
記入力信号Viとの加算回路Mixを含む。この加算回
路Mixが、本発明における負帰還回路に対応する。
【0034】Voは該第2の低域通過フィルタLPF2
の出力信号、Viは入力するアナログ信号、Vmは上記
加算回路Mixの出力信号、3は上記アナログ信号Vi
の入力端子、4は上記出力信号Voの出力端子である。
第1の低域通過フィルタLPF1の伝達関数をHLPF1と
し、A/D変換手段1の伝達関数をHADとし、ディジタ
ル信号処理手段DSPの伝達関数をHDSPとし、D/A
変換手段2の伝達関数をHDAとし、第2の低域通過フィ
ルタLPF2の伝達関数をHLPF2とする。
【0035】出力信号帰還用の加算回路Mixは、特に
制限されないが、オペアンプA1と抵抗R1,R2,R3に
よる反転型の加算回路とされる。オペアンプA1の反転
入力端子(−)と出力端子との間に帰還抵抗R3が結合
され、入力抵抗R1を介して入力信号Vinが反転入力
端子に入力される。低域通過フィルタLPF2の出力信
号が抵抗R2を介してオペアンプA1の反転入力端子に
伝達されることで、負帰還経路が形成される。オペアン
プA1の非反転入力端子(+)はグランドラインに結合
される。便宜上、R1=R2=R3とすると、その伝達関
数は、数8のようになる。
【0036】
【数8】
【0037】したがって、図1により示される回路につ
いて状態式にて示すと数9のようになり、出力信号Vo
は、数10に示されるようになる。
【0038】
【数9】
【0039】
【数10】
【0040】ここで、目的とする信号の帯域内について
のみに限定して、上記HLPF1,HAD,HDSP,HDA,HL
PF2を、それぞれ次のように各伝達関数を近似して説明
する。
【0041】
【数11】
【0042】
【数12】
【0043】
【数13】
【0044】
【数14】
【0045】
【数15】
【0046】NDSP,NDAは、上記と同様に、それぞれ
ディジタル信号処理手段DSPにおける乗算演算の打切
り誤差によって発生したフィルタ帯域内雑音、D/A変
換手段2において発生した雑音である。したがって、こ
れら数11〜15を数10に代入し、入力信号Vi項と
雑音項を分離すると数16のようになる。
【0047】
【数16】
【0048】数16において右辺の第1項は、本来ディ
ジタル信号処理によって実現しようとしている特性を示
し、数16の右辺の第2項は、NDSP,NDAに係る雑音
特性を示し、伝達関数H'DSPの周波数特性の影響が現れ
ている。ここで、ディジタル信号処理手段DSPによっ
て実現される伝達関数H'DSPが、数17の条件を満たす
ようにすると、分母が1以上となり、NDSP,NDAの雑
音項を減衰することができる。
【0049】
【数17】
【0050】一例として数18に示されるような一次の
CRフィルタの特性の実現を考える。
【0051】
【数18】
【0052】ここでs=jωである。この場合、ディジ
タル信号処理手段DSPにて必要な伝達関数H'DSP(s)
は、数19のようになる。
【0053】
【数19】
【0054】一般にディジタル信号処理にて実現する場
合、数19をs−z変換し、数20に示されるように表
記する。
【0055】
【数20】
【0056】数19のままでH'DSPを数16に代入する
と数21のようになる。
【0057】
【数21】
【0058】右辺第2項の分母は、条件である数17を
満たすので雑音NDSP,NDAを減衰できることが判る。
【0059】上記A/D変換手段1においてA/Dは、
オーバーサンプリング型のA/D変換器、DECはサン
プリング・レートを低下させるデータ間引きフィルタで
ある。A/D変換手段1をオーバーサンプリング型A/
D変換器とデータ間引きフィルタDECによって構成す
るとA/D変換手段1の伝達関数HADは、前述したよう
にデータ間引きフィルタDECの伝達関数を含むことと
なる。ここで、数値例として特公平4−77493号公
報に示されるようなオーバーサンプリング型A/D変換
器のサンプリング・レートを512kHz、間引き後の
レートを32kHzとして2次の間引きフィルタDEC
を仮定すると、データ間引きフィルタDECの伝達関数
HDECは数22ようになり、
【0060】
【数22】
【0061】その特性は、図4に示されるように電話回
線用の音声帯域(〜4kHz)において伝達利得|HDEC|は平
坦特性に近いが、位相特性は周波数に比例して遅れる特
性となっており、この特性が伝達関数HADに内蔵される
こととなる。
【0062】同様に、D/A変換手段2においてD/A
は、オーバー・サンプリング型のD/A変換器、INT
はサンプリング・レートを上げるデータ補間フィルタで
ある。D/A変換手段2をオーバー・サンプリング型の
D/A変換器とデータ補間フィルタINTによって構成
すると伝達関数HDAには、データ補間フィルタの伝達関
数HINTを含むこととなる。データ補間フィルタの条件
として、32kHzサンプリングから512kHzサン
プリングへ変換する2次の補間フィルタを仮定すると、
数23に示されるような伝達関数となり、
【0063】
【数23】
【0064】位相特性は、上記間引きフィルタと同様に
周波数に比例して遅延する特性となる。
【0065】以上のようにデータ間引きフィルタDEC
とデータ補間フィルタの伝達関数HDEC,HINTの影響に
より、伝達関数HAD,HDAは、前述の数11,数12に
示した近似ができなくなり、場合によっては、信号処理
回路10の伝達特性が数16で示す伝達特性からずれる
可能性がある。このため、ディジタル信号処理手段DS
Pの伝達関数H'DSPを必要としている伝達関数HDSP0を
実現するディジタル・フィルタHDSP0とは別に、上記低
域通過フィルタLPF1,LPF2とデータ間引きフィ
ルタDEC、及びデータ補間フィルタINTのそれぞれ
の伝達関数の影響を補償する特性を持つディジタル・フ
ィルタHcを内蔵する。この場合、ディジタル・フィル
タHcの理想の伝達関数を数24に示す。
【0066】
【数24】
【0067】ディジタル・フィルタHcにより、前述の
影響は補償されるので信号処理回路10の伝達関数は、
数16に示す特性を得ることができる。
【0068】図2は、信号処理回路10の別の構成例が
示される。
【0069】上記補償用ディジタル・フィルタHCがフ
ィルタHC1とフィルタHC2に分割され、ディジタル信号
の出力端子5とディジタル信号の入力端子6が追加され
ている。ここで、フィルタHC1は、低域通過フィルタL
PF1とデータ間引きフィルタDECの伝達特性の補償
を行い、フィルタHC2は、低域通過フィルタLPF2と
データ補間フィルタINTの伝達特性の補償を行う。そ
のように、個別に補償が行われるため、ディジタル信号
の入出力における伝達特性の補償が容易となる。
【0070】図5には上記信号処理回路10が適用され
る通信システムが示される。
【0071】図5に示される通信システムは、特に制限
されないが、交換機28を介して多数の端末器が互いに
信号のやり取り可能に結合されて成る。図5では、上記
端末器の一例としてアナログ電話器TEL1、アナログ
電話器TEL2、及びディジタル電話器TEL3が示さ
れる。
【0072】交換機28は、多数の端末器が接続される
通信網において、任意の端末間に通信のための経路の接
続を行なうもので、端末器と端末器との間に設けられ、
特に制限されないが、図5に示されるように、アナログ
加入者回路ACや、交換スイッチSW、アナログ転送ト
ランクATT、デジタル転送トランクDTTなどを含ん
で構成される。アナログ電話器TEL1は、アナログ回
線を介してアナログ加入者回路ACに結合される。アナ
ログ電話器TEL2は、アナログ信号専用回線を介して
アナログ転送トランクATTに結合される。また、ディ
ジタル電話器TEL3は、ディジタル専用回線を介して
デジタル転送トランクDTTに結合される。
【0073】アナログ加入者回路ACや、アナログ転送
トランクATT、及びディジタル電話器TEL3にはコ
ーデック20が内蔵される。このコーデック20には上
記信号処理回路10が適用される。
【0074】アナログ加入者回路ACは、加入者の端末
器につながる加入者線の個々に対応して置かれる。加入
者の端末器は、例えばアナログ電話器TEL1であり、
このアナログ電話器TEL1は、加入者の音声信号(ア
ナログ信号)を加入者線(アナログ回線)を介してアナ
ログ加入者回路ACに出力する。アナログ加入者回路A
Cは、入力するアナログ信号をそれに内蔵されたコーデ
ック20によりディジタル信号に変換して交換スイッチ
SWに出力する。交換スイッチSWは、アナログ加入者
回路ACから供給されたディジタル信号をアナログ伝送
トランクATTあるいはデジタル伝送トランクDTTに
出力する。特に制限されないが、交換スイッチSWは、
アナログ加入者回路ACから供給された制御信号に従っ
てアナログ加入者回路ACとアナログ伝送トランクAT
Tあるいはデジタル伝送トランクDTTの一方と接続す
る。アナログ伝送トランクATTでは、交換スイッチS
Wから供給されたディジタル信号がコーデック20によ
り音声信号(アナログ信号)に変換され、それが、アナ
ログ信号専用回線を介してアナログ電話器TEL2へ出
力される。デジタル伝送トランクDTTは、交換スイッ
チSWから供給されたディジタル信号をディジタル信号
専用回線を介してデジタル電話器TEL3へ出力する。
その場合、デジタル電話器TEL3内のコーデック20
では、ディジタル信号専用回線を介して供給されたディ
ジタル信号が音声信号に変換される。
【0075】図6には、上記アナログ加入者回路ATT
の構成例が示される。
【0076】図6に示されるように、アナログ加入者回
路ACは、リンギング・テスティング回路RTIC、監
視回路BSHIC、コーデック(CODEC)1、コン
トロール回路CONTが、バスBUS1によって互いに
信号のやり取り可能に結合されて成る。
【0077】リンギング・テスティング回路RTIC
は、加入者を呼び出すためアナログ電話器TEL1に呼
出し信号(パルス信号)を送出する回路と、アナログ電
話器TEL1とアナログ加入者回路ACの接続テストを
行うためのテスト回路とを含む。監視回路BSHIC
は、通話電流を供給する回路や、発呼を検出する回路、
ダイアルパルスを受信する回路、終話を監視する回路、
及び2線からなるアナログ回線を4線の変換するハイブ
リッド回路などを含んで成る。コントロール回路CON
Tは、リンギング・テスティング回路RTIC、監視回
路BSHICとコーデック20にバスBUS1を介して
各種制御信号を供給するととともに、交換スイッチSW
にもバスBUS2を介して制御信号を供給する。コーデ
ック20は、アナログ電話器TEL1から供給されたア
ナログ信号をディジタル信号に変換しBUS3を介して
変換スイッチSWに出力する。また、コーデック20
は、交換スイッチSWから出力されたディジタル信号を
BUS3を介して入力する。特に制限されないが、リン
ギング・テスティング回路RTIC、監視回路BSHI
C、コーデック20、及びコントロール回路CONT
は、1回線当りにそれぞれ1つずつ設けられる。
【0078】上記の例によれば、以下の作用効果を得る
ことができる。
【0079】(1)第2の低域通過フィルタLPF2の
出力信号を、第1の低域通過フィルタLPF1の入力に
帰還して入力することにより、打切り誤差によって発生
した雑音NDSP、D/A変換手段により発生した雑音ND
Aは、第1の低域通過フィルタLPF1、A/D変換手
段1、ディジタル信号処理手段DSP、D/A変換手段
2、第2の低域通過フィルタLPF2により構成される
負帰還ループの周波数特性の影響を受けるようになり、
発生する雑音を低減することができる。
【0080】(2)データ間引きフィルタDECとデー
タ補間フィルタの伝達関数HDEC,HINTの影響により、
伝達関数HAD,HDAは、前述の数11,数12に示した
近似ができなくなり、場合によっては、信号処理回路1
0の伝達特性が所望の伝達特性からずれる可能性がある
が、ディジタル信号処理手段DSPの伝達関数H'DSPを
必要としている伝達関数HDSP0を実現するディジタル・
フィルタHDSP0とは別に、上記低域通過フィルタLPF
1,LPF2とデータ間びきフィルタDEC、及びデー
タ補間フィルタINTのそれぞれの伝達関数の影響を補
償する特性を持つディジタル・フィルタHcをディジタ
ル信号処理手段DSPに内蔵することにより、必要なフ
ィルタ特性を容易に得ることができる。
【0081】(3)上記信号処理回路10をコーデック
20に適用した場合には、上記(1)の作用効果によ
り、通信システムのS/N特性の向上を図ることができ
る。
【0082】以上本発明者によってなされた発明を実施
形態に基づいて具体的に説明したが、本発明はそれに限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは言うまでもない。
【0083】例えば、信号処理回路の仕様によっては低
域通過フィルタLPF1、LPF2が省略される場合も
あり、かかる場合においても本発明を提供することがで
きる。
【0084】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である通信シ
ステムに適用した場合について説明したが、本発明はそ
れに限定されるものではなく、ディジタル信号処理を行
う各種システムに適用することができる。
【0085】本発明は、少なくともA/D変換手段や、
D/A変換手段を含むことを条件に適用することができ
る。
【0086】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
【0087】すなわち、負帰還回路が設けられたことに
より、ディジタル信号処理の乗算演算において発生する
打切り誤差による雑音、D/A変換手段において発生す
る雑音が周波数特性をもって減衰するようになり、雑音
を低減することができる。
【0088】また、低域通過フィルタ、データ間引きフ
ィルタ、データ補間フィルタの伝達特性を補償するた専
用フィルタが設けられたことにより、低域通過、データ
間引き、データ補間のために本来必要とされるフィルタ
特性を設定するのに上記伝達特性補償を考えずに済むか
ら、本来必要とされるフィルタ特性を容易に設定するこ
とができる。
【図面の簡単な説明】
【図1】本発明にかかる信号処理回路の構成例ブロック
図である。
【図2】上記信号処理回路の別の構成例ブロック図であ
る。
【図3】上記信号処理回路の比較対象とされる回路の構
成ブロック図である。
【図4】データ間引きフィルタにおける伝達関数の特性
図である。
【図5】上記信号処理回路が適用される通信システムの
構成例ブロック図である。
【図6】上記通信システムに含まれるアナログ加入者回
路の構成例ブロック図である。
【符号の説明】
Mix 加算回路 LPF1 第1の低域通過フィルタ LPF2 第2の低域通過フィルタ DSP ディジタル信号処理手段 DEC データ間引きフィルタ INT データ補間フィルタ A1 アンプ R1〜R3 抵抗 Vi 入力信号 Vo 出力信号 Vm 加算後の信号 HLPF1 第1の低域通過フィルタの伝達関数 HLPF2 第2の低域通過フィルタの伝達関数 HAD A/D変換手段の伝達関数 HDA D/A変換手段の伝達関数 NDA D/A変換手段において発生する雑音 H'DA HDAにおいて雑音を分離した場合の伝達関数 HDSP ディジタル信号処理手段の全体の伝達関数 NDSP 乗算演算の打切り誤差などで発生する雑音 H'DSP HDSPにおける雑音を分離した場合の伝達関数 HDSP0 実現しようとするディジタル信号処理の伝達関
数 HC 補償用フィルタの伝達関数 HC1 第1の補償用フィルタの伝達関数 HC2 第2の補償用フィルタの伝達関数 AC アナログ加入者回路 ATT アナログ転送トランク DTT ディジタル転送トランク CODEC コーデック SW 交換スイッチ BUS1,BUS2,BUS3 バス BSHIC 監視回路 CONT コントロール回路 RTIC リンギング・テスティングIC 1 A/D変換手段 2 D/A変換手段 3 アナログ信号入力端子 4 アナログ信号出力端子 5 ディジタル信号の出力端子 6 ディジタル信号の入力端子 10 信号処理回路 20 コーデック 28 交換機

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 入力されたアナログ信号をディジタル信
    号に変換するA/D変換手段と、上記A/D変換手段の
    出力信号に基づいてディジタル信号処理を行うディジタ
    ル信号処理手段と、上記ディジタル信号処理手段の信号
    処理結果をアナログ信号に変換して出力するD/A変換
    手段とを含む信号処理回路において、 上記D/A変換手段の出力信号を上記A/D変換手段の
    入力側に負帰還するための負帰還回路を設けたことを特
    徴とする信号処理回路。
  2. 【請求項2】 入力されたアナログ信号中の低域成分を
    通過させる第1の低域通過フィルタと、上記第1の低域
    フィルタの出力信号をディジタル信号に変換するA/D
    変換手段と、上記A/D変換手段の出力信号に基づいて
    ディジタル信号処理を行うディジタル信号処理手段と、
    上記ディジタル信号処理手段の信号処理結果をアナログ
    信号に変換するD/A変換手段と、上記D/A変換手段
    の出力信号中の低域成分を通過させる第2の低域フィル
    タ回路とを含み、上記第2の低域フィルタの出力信号を
    信号処理結果として出力する信号処理回路において、 上記第2の低域フィルタの出力信号を上記第1の低域フ
    ィルタの入力側に負帰還するための負帰還回路を設けた
    ことを特徴とする信号処理回路。
  3. 【請求項3】 上記A/D変換手段は、アナログ信号を
    ディジタル信号に変換するA/D変換器とディジタル信
    号のサンプリング・レートを下げるデータ間引きフィル
    タとを含み、上記D/A変換手段は、ディジタル信号の
    サンプリング・レートを上げるデータ補間フィルタと、
    ディジタル信号をアナログ信号に変換するD/A変換器
    とを含むとき、 上記ディジタル信号処理手段は、必要な任意の伝達特性
    を実現する第1のディジタル・フィルタと、 上記第1の低域通過フィルタ、上記第2の低域通過フィ
    ルタ、上記データ間引きフィルタ、及び上記データ補間
    手段の伝達特性を補償する第2のディジタル・フィルタ
    とを含む請求項2記載の信号処理回路。
JP4520497A 1997-02-28 1997-02-28 信号処理回路 Withdrawn JPH10242857A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4520497A JPH10242857A (ja) 1997-02-28 1997-02-28 信号処理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4520497A JPH10242857A (ja) 1997-02-28 1997-02-28 信号処理回路

Publications (1)

Publication Number Publication Date
JPH10242857A true JPH10242857A (ja) 1998-09-11

Family

ID=12712752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4520497A Withdrawn JPH10242857A (ja) 1997-02-28 1997-02-28 信号処理回路

Country Status (1)

Country Link
JP (1) JPH10242857A (ja)

Similar Documents

Publication Publication Date Title
US4787080A (en) PCM coder and decoder circuit having digital balancing network
EP0732838A3 (en) Acoustic echo cancellor
US20140128004A1 (en) Converting samples of a signal at a sample rate into samples of another signal at another sample rate
JPH10242857A (ja) 信号処理回路
JP2578308B2 (ja) 適応的エコー除去装置
EP0579891B1 (en) Circuit for the implementation of an impedance associated to a telephone speech circuit
US6009165A (en) Full duplex speakerphone system
JPH0690470A (ja) 電子交換機のPCM CODEC(CODER and DECODER)集積回路
JP3021350B2 (ja) 加入者電話装置用音声回路
JP2001525147A (ja) 通信システムにおいてエコーキャンセル方法、通信システム、通信装置、及び、コードレス電話機の無線基地局
JPH0746785B2 (ja) Pcm符号復号器
JPH04311197A (ja) 電話交換装置
JP2590116B2 (ja) 音声入出力装置
JPH0773238B2 (ja) 2線4線変換回路
CN100469082C (zh) 回波防止电路及数字信号处理电路
JPH0224426B2 (ja)
JPH11122692A (ja) 電気機器に音響信号を入力する方法及びその電気機器
JP4072077B2 (ja) フィルタ回路並びにこれを備えた通信システムのフロントエンド及び通信装置
JP3224835B2 (ja) 適応形平衡フィルタ
KR900004634Y1 (ko) 4선식 전화기의 톤(tone)/보이스(voice)출력제어회로
JPS627252A (ja) 雑音除去方式
EP3070915B1 (en) Audio block
JPS63226158A (ja) 電話機の信号処理回路
Tahernezhadi et al. A subband approach to adaptive acoustic echo cancellation
Cheung A multiple input-output theorem leading to a new equalizer structure.

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040511