JP4072077B2 - フィルタ回路並びにこれを備えた通信システムのフロントエンド及び通信装置 - Google Patents
フィルタ回路並びにこれを備えた通信システムのフロントエンド及び通信装置 Download PDFInfo
- Publication number
- JP4072077B2 JP4072077B2 JP2003057069A JP2003057069A JP4072077B2 JP 4072077 B2 JP4072077 B2 JP 4072077B2 JP 2003057069 A JP2003057069 A JP 2003057069A JP 2003057069 A JP2003057069 A JP 2003057069A JP 4072077 B2 JP4072077 B2 JP 4072077B2
- Authority
- JP
- Japan
- Prior art keywords
- filter circuit
- group
- resistor
- signal
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Networks Using Active Elements (AREA)
- Transceivers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＡＤＳＬ通信などの非対称通信路を有する通信システムに使用されると好適なフィルタ回路、及び、そのフィルタ回路を有するフロントエンド並びに通信装置に関するものである。
【０００２】
【従来の技術】
ＡＤＳＬ通信などの非対称通信路を有する通信システムでは、受信側のデータレートが高速であり、送信側のデータレートが比較的遅い非対称な通信路を有している。このような非対称型の通信システムは、高速通信を廉価で実現できるために、注目を集めており、その通信システムを実現する機器も、コストを低減することが求められている。更には、通信システムにおける送受信部であるフロントエンドを小型化するために、そのフロントエンドの回路面積を削減することも要求されている。
【０００３】
図６は、従来の非対称通信システムにおける送受信部であるフロントエンドの構成を示すブロック図である。このフロントエンドには、信号受信端子５１が設けられており、信号受信端子５１から受信された通信信号がレシーバ５２に入力される。
【０００４】
前記フロントエンドには、更に、第１〜第３の３つのフィルタ回路５３、５４、５５が設けられている。第１のフィルタ回路５３及び第３のフィルタ回路５５は、高カットオフ周波数のフィルタ回路であり、第２のフィルタ回路５４は、低カットオフ周波数のフィルタ回路である。
【０００５】
レシーバ５２の出力は、第１のフィルタ回路５３及び第３のフィルタ回路５５の何れか一方のフィルタ回路によってフィルタ処理された後に、受信側ＡＤ変換器５８によってデジタル変換されて、デジタル信号出力端子５９から、図示しないデジタル処理部に出力される。
【０００６】
また、デジタル処理部にて処理されたデジタル信号は、デジタル信号入力端子６１から入力されて、送信側ＤＡ変換器６２によってアナログ信号に変換された後に、第２のフィルタ回路５４及び第３のフィルタ回路５５の何れか一方のフィルタ回路によってフィルタ処理される。フィルタ処理されたアナログ信号は、ドライバ６４によって、信号送信端子６５から送信される。
【０００７】
レシーバ５２の出力は、第１のフィルタ回路５３に、直接、与えられると共に、入力切替手段５７を介して第３のフィルタ回路５５に与えられている。また、入力切替手段５７には、送信側のＤＡ変換器６２の出力も与えられている。
【０００８】
第１のフィルタ回路５３の出力は、第１出力切替手段５６を介して、ＡＤ変換器５８に与えられている。第１出力切替手段５６には、第３のフィルタ回路５５の出力も与えられている。
【０００９】
送信側のＤＡ変換器６２の出力は、前述したように、入力切替手段５７を介して第３のフィルタ回路５５に与えられると共に、第２のフィルタ回路５４にも直接与えられている。そして、第２のフィルタ回路５４の出力が第２出力切替手段６３を介してドライバ６４に与えられている。第２出力切替手段６３には、第３のフィルタ回路５５の出力も与えられている。
【００１０】
このような構成のフロントエンドでは、レシーバ５２の出力が、入力切替手段５７及び第１出力切替手段５６の切り替えによって、第１のフィルタ回路５３及び第３のフィルタ回路５５の何れか一方によってフィルタ処理され、その後にＡＤ変換器５８に与えられる。また、送信側のＤＡ変換器６２の出力は、入力切替手段５７及び第２出力切替手段６３の切り替えによって、第２のフィルタ回路５４及び第３のフィルタ回路５５の何れか一方によってフィルタ処理され、その後にドライバ６４に与えられる。
【００１１】
尚、第３のフィルタ回路５５は、入力切替手段５７によって、受信信号又は送信信号の何れか一方のみのフィルタ処理に使用される。
【００１２】
図７は、前記第１〜第３のフィルタ回路５３〜５５として使用されるフィルタ回路の概略構成を示すブロック図を示す。通常、フィルタ回路７０は、複数の抵抗によって構成された抵抗器群７２と、複数の増幅器によって構成された増幅器群７３とが接続バス７６によって接続されており、また、増幅器群７３と、複数の容量によって構成された容量群７４とが、接続バス７７によって接続されている。
【００１３】
そして、抵抗器群７２に接続された受信端子７１から受信された信号が、このフィルタ回路７０でフィルタ処理された後に、増幅器群７３に接続された出力端子７５からフィルタ回路７０の外部に出力される。
【００１４】
図８は、前記フィルタ回路７０の具体的構成を示す回路図である。このフィルタ回路７０は、４次のフィルタ回路であり、増幅器群７３には、４つの増幅器７３ａが設けられている。また、容量群７４も４つの容量７４ａを有する。各容量７４ａは２つの容量素子から成る。更に、抵抗器群７２も、４つの抵抗器７２ａを有し、各抵抗器７２ａは複数個の抵抗素子から成る。そして、増幅器群７３の図中右端に位置する増幅器７３ａには、４次のフィルタ回路７０の出力端子７５が接続されている。
【００１５】
【非特許文献１】
ISSCC. Digest of paper TP14.1(1999)
【００１６】
【発明が解決しようとする課題】
しかしながら、従来のフィルタ回路７０は、図８に示すように、抵抗器群７２、増幅器群７３及び容量群７４を有しているために、大きな実装面積が必要になる。特に、複数の増幅器７３ａにより構成された増幅器群７３及び複数の容量７４ａにより構成された容量群７４は面積が大きく、複数の抵抗器７２ａにより構成された抵抗器群７２と比較して、大きな実装面積が必要である。その結果、図６に示すように、３つのフィルタ回路５３〜５５を備えたフロントエンドは、回路規模が著しく大きくなるという問題がある。
【００１７】
また、３つのフィルタ回路５３〜５５を切り替えるために、入力切替手段５７と、第１及び第２の出力切替手段５６及び６３とが、信号通信路内に設けられているために、信号の歪特性が劣化する懸念もある。
【００１８】
本発明は、このような問題を解決するものであり、その目的は、回路規模を低減することができると共に、信号の品質が向上したフィルタ回路、及びこのフィルタ回路を備えた非対称型通信システムのフロントエンド並びに通信装置を提供することにある。
【００１９】
【課題を解決するための手段】
以上の目的を達成するため、本発明では、複数種類のフィルタ回路を選択的に構成する場合には、各フィルタ回路を構成する増幅器群及び容量群は、増幅器群同士、容量群同士で、その値は異なるが、各フィルタ回路の抵抗器群の抵抗値を調整すれば、同一値の増幅器群及び同一値の容量群に設定できる点に着目して、各フィルタ回路を構成する増幅器群及び容量群を各フィルタ回路で兼用して、実装面積を削減することとする。
【００２０】
具体的に、請求項１記載の発明のフィルタ回路は、複数の増幅器により構成された増幅器群と、前記増幅器群と接続され、且つ、複数の容量により構成された容量群と、各々が複数の抵抗器により構成された複数の抵抗器群と、前記複数の抵抗器群の何れか１つの抵抗器群を選択し、この選択した抵抗器群を前記増幅器群に接続する抵抗器群切替手段とを備え、前記複数の抵抗器群のうち第１の抵抗器群は、前記複数の抵抗器群のうち第２の抵抗器群が有する抵抗器の個数とは異なる個数の抵抗器を有し、前記第１の抵抗器群が前記増幅器群に接続されて構成される第１のフィルタ回路は、第１の次数のフィルタ回路を構成し、前記第２の抵抗器群が前記増幅器群に接続されて構成される第２のフィルタ回路は、第２の次数のフィルタ回路を構成することを特徴とする。
【００２１】
請求項２記載の発明は、請求項１記載のフィルタ回路において、前記増幅器群のうち、前記第１のフィルタ回路の出力となる増幅器には、前記第１の次数のフィルタ回路の出力端子が接続され、前記増幅器群のうち、前記第２のフィルタ回路の出力となる増幅器には、前記第２の次数のフィルタ回路の出力端子が接続されることを特徴とする。
【００２２】
請求項３記載の発明は、請求項２記載のフィルタ回路において、前記第１の次数のフィルタ回路の出力端子と、前記第２の次数のフィルタ回路の出力端子とを選択して切り替える出力端子切替手段を備えることを特徴とする。
【００２３】
請求項４記載の発明は、信号をフィルタ処理するフィルタ回路を有する通信システムのフロントエンドであって、前記フィルタ回路は、複数の増幅器により構成された増幅器群と、前記増幅器群と接続され、且つ、複数の容量により構成された容量群と、各々が複数の抵抗器により構成された複数の抵抗器群と、前記複数の抵抗器群の何れか１つの抵抗器群を選択し、この選択した抵抗器群を前記増幅器群に接続する抵抗器群切替手段とを備え、前記フィルタ回路は、信号受信用のフィルタ回路と、信号送信用のフィルタ回路とから成り、前記信号受信用のフィルタ回路と前記信号送信用のフィルタ回路とは、信号配線及びスイッチ回路を介して電気的に接続されていず、相互に電気的に分離されており、更に、前記信号受信用のフィルタ回路及び前記信号送信用のフィルタ回路に各々備える複数の抵抗器群のうち、第１の抵抗器群は、前記複数の抵抗器群のうち第２の抵抗器群が有する抵抗器の個数とは異なる個数の抵抗器を有し、前記第１の抵抗器群が前記増幅器群に接続されて構成される第１のフィルタ回路は、第１の次数のフィルタ回路を構成し、前記第２の抵抗器群が前記増幅器群に接続されて構成される第２のフィルタ回路は、第２の次数のフィルタ回路を構成することを特徴とする。
【００２４】
請求項５記載の発明の通信装置は、信号をフィルタ処理するフィルタ回路を有する通信 システムのフロントエンドであって、前記フィルタ回路は、複数の増幅器により構成された増幅器群と、前記増幅器群と接続され、且つ、複数の容量により構成された容量群と、各々が複数の抵抗器により構成された複数の抵抗器群と、前記複数の抵抗器群の何れか１つの抵抗器群を選択し、この選択した抵抗器群を前記増幅器群に接続する抵抗器群切替手段とを備えており、更に、前記フロントエンドが受信した信号及び前記フロントエンドから送信する信号をデジタル処理する信号処理回路と、前記信号処理回路がデジタル処理した信号をアナログ信号に変換すると共に、所定の音声通信端末から前記信号処理回路に入力されるアナログ信号をデジタル信号に変換する変換回路とを備え、前記フィルタ回路が有する複数の抵抗器群のうち第１の抵抗器群は、前記複数の抵抗器群のうち第２の抵抗器群が有する抵抗器の個数とは異なる個数の抵抗器を有し、前記第１の抵抗器群が前記増幅器群に接続されて構成される第１のフィルタ回路は、第１の次数のフィルタ回路を構成し、前記第２の抵抗器群が前記増幅器群に接続されて構成される第２のフィルタ回路は、第２の次数のフィルタ回路を構成することを特徴とする。
【００２５】
以上により、請求項１〜５記載の発明では、増幅器群、容量群及び抵抗器群を備えるフィルタ回路を複数セット準備せず、増幅器群及び容量群は各１個のみとし、抵抗器群を複数備えて、その複数の抵抗器群の何れか１つを切り替え選択して、前記増幅器群及び容量群に接続したので、カットオフ周波数の異なる複数のフィルタ回路を構成するのに、増幅器群及び容量群は各１個のみで足り、回路規模は効果的に低減される。
【００２６】
更に、請求項２〜５記載の発明では、フィルタ次数が異なるフィルタ回路の切替が可能である。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００２８】
（第1の実施の形態）
図１は、本発明の第１の実施の形態における通信システムのフロントエンドの概略構成を示すブロック図である。このフロントエンドは、例えば、ＡＤＳＬ（Asymmetric Digital Subscriber Line）等のように、送信時のデータレートと受信時のデータレートとが相互に異なる非対称型の通信システムに使用される。
【００２９】
図１に示すフロントエンドは、受信される通信信号を処理する受信信号処理部１０と、送信される通信信号を処理する送信信号処理部２０とを有している。前記受信信号処理部１０の信号通信路と、送信信号処理部２０の信号通信路とは、そのデータレートが異なって、非対称である。
【００３０】
前記受信信号処理部１０は、通信信号が受信される信号受信端子１１を有しており、この信号受信端子１１にはレシーバ１２が接続されている。この信号受信端子１１を介してレシーバ１２にて受信された信号は、信号受信用のフィルタ回路１３に与えられる。そして、受信信号は、この信号受信用のフィルタ回路１３によってフィルタ処理されて、ＡＤ変換器１４に与えられ、このＡＤ変換器１４によってデジタル変換された後に、デジタル信号出力端子１５から、図示しないデジタル処理部へ出力される。
【００３１】
また、送信信号処理部２０は、前記デジタル処理部から出力されるデジタル処理された信号が入力されるデジタル信号入力端子２５を有している。このデジタル信号入力端子２５に入力されたデジタル信号は、ＤＡ変換器２４によってアナログ変換された後に、信号送信用のフィルタ回路２３に与えられる。この信号送信用のフィルタ回路２３は、ＤＡ変換器２４から出力されるアナログ信号をフィルタ処理して、このフィルタ処理されたアナログ信号をドライバ２２に出力する。ドライバ２２は、前記フィルタ処理されたアナログ信号を信号送信端子２１から送信する。
【００３２】
図２は、前記受信信号処理部１０に設けられた信号受信用のフィルタ回路１３の概略的な内部構成を示すブロック図である。この信号受信用のフィルタ回路１３は、第１の抵抗器群３１及び第２の抵抗器群３２を有しており、入力端子１３ａにはレシーバ１２の出力が与えられる。前記第１の抵抗器群３１及び第２の抵抗器群３２は、各々、後述するように４つの抵抗器によって構成されており、第１の抵抗器群３１の抵抗値は、第２の抵抗器群３２の抵抗値とは異なっている。
【００３３】
前記第１の抵抗器群３１及び第２の抵抗器群３２は、各々、第１接続バス３４及び第２接続バス３５を介して、抵抗器群切替回路（抵抗器群切替手段）３６に接続されている。この抵抗器群切替回路３６は、接続バス３４及び３５の何れか一方を選択し、その選択した接続バスを増幅器群３７に接続する。
【００３４】
前記抵抗器群切替回路３６には、モード選択端子１３ｂが設けられている。このモード選択端子１３ｂには、前記第１接続バス３４及び第２接続バス３５の何れか一方を選択して切り替えるモード選択信号が入力される。従って、抵抗器群切替回路３６によって、第１の抵抗器群３１及び第２の抵抗器群３２の何れか一方が選択的に増幅器群３７に接続される。
【００３５】
前記増幅器群３７は、第３接続バス３８によって容量群３９に接続されている。増幅器群３７には、出力端子１３ｃが設けられている。この出力端子１３ｃからは、信号受信用のフィルタ回路１３の出力がＡＤ変換器１４に出力される。
【００３６】
このような構成の信号受信用のフィルタ回路１３は、モード選択端子１３ｂから入力されるモード選択信号によって、抵抗器群切替回路３６が切り替えられる。これにより、容量群３７に接続された増幅器群３７が、第１接続バス３４を介して第１の抵抗器群３１に接続された状態と、第２接続バス３５を介して第２の抵抗器群３２に接続された状態とに切り替えられる。従って、信号受信用のフィルタ回路１３は、図１に示すように、第１の抵抗器群３１、増幅器群３７及び容量群３９によって構成される所定の高カットオフ周波数の第１のフィルタ回路１３１が形成された状態と、第２抵抗値群３２、増幅器群３７及び容量群３９によって構成される第２のフィルタ回路１３２が形成された状態とに切り替えられる。第２のフィルタ回路１３２は、第１のフィルタ回路１３１のカットオフ周波数とは異なる所定の高カットオフ周波数になっている。
【００３７】
前記信号送信用のフィルタ回路２３も、同様に、図１に示すように、第１の抵抗器群４１及び第２の抵抗器群４２が、各々、第１接続バス４４及び第２接続バス４５を介して抵抗器群切替回路（抵抗器群切替手段）４６に接続されている。この抵抗器群切替回路４６が、モード選択端子２３ｂから入力されるモード選択信号により切り替えられて、第１の抵抗器群４１及び第２の抵抗器群４２の何れか一方が、第１接続バス４４又は第２接続バス４５を介して、増幅器群４７に接続されるように構成される。増幅器群４７には、第３接続バス４８を介して容量群４９が接続される。増幅器群４７に配置された出力端子２３ｃからは、信号送信用のフィルタ回路２３の出力がドライバ２２に出力される。
【００３８】
前記信号送信用のフィルタ回路２３も、信号受信用のフィルタ回路１３と同様に、モード選択端子２３ｂから入力されるモード選択信号によって抵抗器群切替回路４６が切り替えられることにより、容量群４９に接続された増幅器群４７が、第１接続バス４４を介して第１の抵抗器群４１に接続された状態と、第２接続バス４５を介して第２の抵抗器群４２に接続された状態とに切り替えられる。従って、信号送信用のフィルタ回路２３は、第１抵抗値群４１、増幅器群４７及び容量群４９によって構成される所定の低カットオフ周波数の第１のフィルタ回路１４１と、第２抵抗値群４２、増幅器群４７及び容量群４９によって構成される第２のフィルタ回路１４２とに切り替えられる。第１のフィルタ回路１４１のカットオフ周波数は、第２のフィルタ回路１４２のカットオフ周波数とは異なる所定の低カットオフ周波数になっている。
【００３９】
このように、前記信号受信用のフィルタ回路１３と信号送信用のフィルタ回路２３とは、図１と図６とを比較して判るように、従来の図６のように信号受信側と信号送信側とが信号ケーブルやスイッチなどを介して電気的に接続されていず、相互に電気的に分離された構成を有する。
【００４０】
次に、信号受信用のフィルタ回路１３の具体的な構成を図３に示す。この信号受信用のフィルタ回路１３は、４次のフィルタ回路として構成されている。このフィルタ回路１３において、第１の抵抗器群３１は、複数個（同図では４個）の抵抗器３１ａによって構成される。また、第２の抵抗器群３２も、複数個（４個）の抵抗器３２ａによって構成される。これ等の抵抗器３１ａ、３２ａは、各々、複数個の抵抗素子から成っている。更に、増幅器群３７も、複数個（４個）の増幅器３７ａによって構成され、容量群３９も複数個（４個）の容量３９ａによって構成されている。前記各容量３９ａは、各々、２個の容量素子から成る。これら各４個の抵抗器３１ａ、３２ａ、増幅器３７ａ、容量３９ａがその順番に並んで配置されている。
【００４１】
前記第１の抵抗器群３１の４個の抵抗器３１ａは、各々、抵抗器群切替回路３６を構成する第１スイッチ群３６ａの複数個（４個）のスイッチ３６１に接続されている。これらのスイッチ３６１は各々抵抗器３１ａを構成する抵抗素子と同数のスイッチ素子から成る。前記第１スイッチ群３６ａは、第１の抵抗器群３１と第２の抵抗器群３２との間に配置されており、第１スイッチ群３６ａの各スイッチ３６１が第１接続バス３４を介して、増幅器群３７の４個の増幅器３７ａに各々接続されている。第１スイッチ群３６ａの各スイッチ３６１は、モード選択端子１３ｂから入力されるモード選択信号を信号反転回路３６ｃによって反転した信号に基づいて、一括してオン／オフされるように構成されている。
【００４２】
同様に、第２の抵抗器群３２の４個の抵抗器３２ａは、抵抗器群切替回路３６を構成する第２スイッチ群３６ｂの複数個（４個）のスイッチ３６２に各々接続されている。これらのスイッチ３６２は各々抵抗器３２ａを構成する抵抗素子と同数のスイッチ素子から成る。前記第２スイッチ群３６ｂは、第２の抵抗器群３２と増幅器群３７との間に配置されており、第２スイッチ群３６ｂの各スイッチ３６２が第２接続バス３５を介して、増幅器群３７の４個の増幅器３７ａに各々接続されている。第２スイッチ群３６ｂの各スイッチ３６２は、モード選択端子１３ｂから入力されるモード選択信号によって、一括してオン／オフされるように構成されている。
【００４３】
このように、第２スイッチ群３６ｂの各スイッチ３６２がモード選択信号によって一括してオン／オフされるのに対して、第１スイッチ群３６ａの各スイッチ３６１は、モード選択信号の反転信号によって前記第２のスイッチ群３６ｂとは逆に一括してオフ／オンされる。従って、第２スイッチ群３６ｂの各スイッチ３６２のオン時には、第１スイッチ群３６ａの各スイッチ３６１はオフに、逆に、第２スイッチ群３６ｂの各スイッチ３６２のオフ時には、第１スイッチ群３６ａの各スイッチ３６１はオンに制御される。
【００４４】
前記増幅器群３７の４個の増幅器３７ａは、容量群３９の４個の容量３９ａに、各々、第３接続バス３８を介して接続されている。増幅器群３７には、４次のフィルタ回路の出力となる増幅器３７ａ、すなわち、図３で右端に位置する増幅器３７ａに、１つの出力端子１３ｃが設けられている。
【００４５】
ここで、抵抗器群切替回路３６を構成する第１スイッチ群３６ａ及び第２スイッチ群３６ｂは、各々、増幅器群３７の各増幅器３７ａの仮想接地点である信号入力側に接続されている。
【００４６】
このような構成の信号受信用のフィルタ回路１３では、例えば、通常は、第１スイッチ群３６ａの各スイッチ３６１が一括してオンした状態になっており、第１の抵抗器群３１の各抵抗器３１ａが増幅器群３７の各増幅器３７ａに接続された状態になっている。これにより、第１の抵抗器群３１、増幅器群３７及び容量群３９によって、高カットオフ周波数の４次の第１のフィルタ回路１３１が形成される。この第１のフィルタ回路１３１は、例えば、受信データレート及び送信データレートが共に速い場合に選択される。
【００４７】
これに対して、モード選択端子１３ｂからモード選択信号が入力されると、第２スイッチ群３６ｂの各スイッチ３６２が一括してオンすると共に、第１スイッチ群３６ａの各スイッチ３６１が一括してオフする。これにより、第２の抵抗器群３２の各抵抗器３２ａが増幅器群３７の各増幅器３７ａに接続された状態になって、第２の抵抗器群３２、増幅器群３７及び容量群３９によって、前記第１のフィルタ回路１３１とはカットオフ周波数の異なる高カットオフ周波数の４次の第２のフィルタ回路１３２が形成される。この第２のフィルタ回路１３２は、例えば、受信データレートが速く送信データレートが遅い場合に選択される。
【００４８】
このように、信号受信用のフィルタ回路１３は、カットオフ周波数の異なる高カットオフ周波数の第１及び第２のフィルタ回路１３１、１３２の何れか一方に切り替えることが可能である。
【００４９】
しかも、第１のフィルタ回路１３１及び第２のフィルタ回路１３２は、各々、増幅器群３７及び容量群３９を共用しているので、信号受信用のフィルタ回路１３の回路規模を低減することができる。特に、第１の抵抗器群３１及び第２の抵抗器群３２に比べて回路規模の大きな増幅器群３７及び容量群３９が、第１のフィルタ回路１３１及び第２のフィルタ回路１３２で共用されるので、信号受信用のフィルタ回路１３の回路規模を著しく低減することができる。
【００５０】
また、第１のフィルタ回路１３１及び第２のフィルタ回路１３２を切り替える抵抗器群切替回路３６は、第１スイッチ群３６ａ及び第２スイッチ群３６ｂによって構成されており、これらの第１スイッチ群３６ａ及び第２スイッチ群３６ｂは、各々、増幅器群３７の仮想接地点である信号入力側に接続されていて、信号通信路内に設けられていないので、電圧変動の影響を受け難く、従って、フィルタ処理される信号の歪を低減することかできる。
【００５１】
信号送信用のフィルタ回路２３は、図３に示す信号受信用のフィルタ回路１３と同様の回路構成になっているが、信号送信用のフィルタ回路２３においては、カットオフ周波数の異なる低カットオフ周波数の第１のフィルタ回路２３１及び第２のフィルタ回路２３２が選択的に形成されるように構成されている。
【００５２】
尚、前記実施の形態では、信号受信用のフィルタ回路１３において切り替えられる第１のフィルタ回路１３１及び第２のフィルタ回路１３２が、各々、４次のフィルタ回路である場合について説明したが、その他、信号受信用のフィルタ回路１３において切り替えられる第１のフィルタ回路１３１及び第２のフィルタ回路１３２の何れかが、３次のフィルタ回路を構成する場合であっても良い。
【００５３】
（第２の実施の形態）
次に、本発明の第２の実施の形態の通信システムのフロントエンドを説明する。
【００５４】
図４は、本発明の第２の実施の形態のフロントエンドを示す。本実施の形態では、第１のフィルタ回路２３１が３次のフィルタ回路、第２のフィルタ回路２３２が４次のフィルタ回路である場合のフロントエンドの構成を示す。このフロントエンドは、図１に示すフロントエンドとは、信号受信用のフィルタ回路１３’及び信号送信用のフィルタ回路２３’の構成のみが異なっている。
【００５５】
図５は、そのフロントエンドの信号受信用のフィルタ回路１３’の具体的な構成を示す回路図である。同図に示すように、この信号受信用のフィルタ回路１３’は、第１の抵抗器群３１’が、３次（第１の次数）のフィルタ回路の一部を構成する３個の抵抗器３１ａを有しており、増幅器群３７には、前記３次のフィルタ回路の出力となる増幅器３７ａ、すなわち、図５において図中左から３番目の増幅器３７ａに、３次のフィルタ回路の出力端子１３ｄが設けられている。一方、第２の抵抗器群３２は、４次（第２の次数）のフィルタ回路の一部を構成するように、前記第１の抵抗器群３１を構成する抵抗器３１ａの個数（３個）とは異なる４個の抵抗器３２ａを有している。そして、増幅器群３７には、この４次のフィルタ回路の出力となる増幅器３７ａ、すなわち、図５で右端に位置する増幅器３７ａに、４次のフィルタ回路の出力端子１３ｃが設けられている。その他の構成は、図３に示す信号受信用のフィルタ回路１３の構成と同様である。
【００５６】
また、信号受信用のフィルタ回路１３には、図４に示すように、フィルタ回路１３’の出力端子として、前記４次のフィルタ回路の出力端子１３ｃと３次のフィルタ回路の出力端子１３ｄとの何れか一方のみを選択してＡＤ変換器１４に接続する出力端子切替回路（出力端子切替手段）３３が設けられている。
【００５７】
このような構成の信号受信用のフィルタ回路１３では、抵抗器群切替回路３６における第１スイッチ群３６ａの各スイッチ３６１が一括してオンされて、第１の抵抗器群３１’の３個の抵抗器３１ａが増幅器群３７の３個の増幅器３７ａに各々接続された状態になると、出力端子切替回路３３は、３次フィルタ回路の出力端子として、出力端子１３ｄを選択する。これにより、第１の抵抗器群３１’、増幅器群３７及び容量群３９とによって３次のフィルタ回路が形成されて、その出力が、出力端子１３ｄから出力される。
【００５８】
これに対して、モード選択端子１３ｂからモード選択信号が入力されると、第２スイッチ群３６ｂの各スイッチ３６２が一括してオンされると共に、第１スイッチ群３６ａの各スイッチ３６１が一括してオフされる。これにより、第２の抵抗器群３２の４個の抵抗器３２ａが増幅器群３７の４個の増幅器３７ａに各々接続された状態になって、４次のフィルタ回路が形成される。また、出力端子切替回路３３は、前記４次のフィルタ回路の出力端子として、出力端子１３ｃを選択する。これにより、前記形成された４次のフィルタ回路の出力が、出力端子１３ｃから出力される。
【００５９】
図４に示した信号送信用のフィルタ回路２３’も、同図に示した信号受信用のフィルタ回路１３’と同様の構成になっており、増幅器群４７には、２組の出力端子２３ｃ、２３ｄが設けられている。そして、信号送信用のフィルタ回路２３’には、図５に示したと同様に、前記２組の出力端子２３ｃ、２３ｄの何れか一方のみを選択してドライバ２２に出力する出力端子切替回路（出力端子切替手段）４３が設けられている。
【００６０】
このような信号送信用のフィルタ回路２３’も、同様に、抵抗器群切替回路４６の切り替えによって、３次のフィルタ回路１４１及び４次のフィルタ回路１４２の何れか一方に切り替えられ、また、同時に出力端子切替回路４３も切り替えられて、３次のフィルタ回路１４１の形成時には出力端子２３ｄが選択され、４次のフィルタ回路１４２の形成時には出力端子２３ｃが選択される。
【００６１】
このように、図４に示すフロントエンドでは、異なる次数のフィルタ回路を選択的に形成し、更にその出力をも選択的に切り替えることができる。
【００６２】
（第３の実施の形態）
続いて、本発明の第３の実施の形態を説明する。
【００６３】
図９は、既述したＡＤＳＬ通信システムのフロントエンドを備えた通信装置Ａの全体構成を示す。同図に示す通信装置Ａは、既述の図１に示したフロントエンド５０と、ＤＳＰ（Digital Signal Processor）５１と、ＣＯＤＥＣ５２とを備える。この通信装置Ａには、音声信号及びデータ信号を受信及び送信するための電話回線６０が接続されると共に、パーソナルコンピュータ等のデータ端末装置６１がＡＤＳＬモデム６２を介して接続され、更には、電話機などの音声通信端末６３が直接に接続される。
【００６４】
前記通信装置Ａは、電話回線６０を経てフロントエンド５０で受信した信号に含まれる音声信号を音声通信端末６３に出力すると共に、その逆に、音声通信端末６３からの音声信号をフロントエンド５０から電話回線６０を介して送信する。更に、この通信装置は、電話回線６０を経てフロントエンド５０で受信した信号に含まれるデータ信号をデータ通信端末６１に出力すると共に、その逆に、データ通信端末６１からのデータ信号をフロントエンド５０から電話回線６０を介して送信する。具体的に、前記ＤＳＰ（信号処理回路）５１は、音声信号やデータ信号を多重化した信号を予め定められた処理内容でエンコード及びデコード並びに誤り訂正する。また、ＣＯＤＥＣ（変換回路）５２は、前記ＤＳＰ５１からのデジタル音声信号をアナログ音声信号に変換したり、音声通信端末６３からのアナログ音声信号をデジタル音声信号に変換する。ＡＤＳＬモデム６２は、ＤＳＰ５１からのＡＤＳＬデータ信号をデータ信号に変換し、データ端末装置６１からのデータ信号をＡＤＳＬデータ信号に変換する。
【００６５】
【発明の効果】
以上説明したように、請求項１〜５記載の発明によれば、カットオフ周波数の異なるフィルタ回路を選択的に構成するのに、増幅器群及び容量群を兼用したので、回路規模を効果的に低減することが可能である。
【００６６】
更に、請求項２〜５記載の発明によれば、フィルタ次数が異なるフィルタ回路の切替も可能である。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態の通信システムのフロントエンドを示すブロック図である。
【図２】 同フロントエンドに使用する信号受信用のフィルタ回路の構成を示すブロック図である。
【図３】 同信号受信用のフィルタ回路の具体的構成を示す回路図である。
【図４】 本発明の第２の実施の形態の通信システムのフロントエンドを示すブロック図である。
【図５】 同フロントエンドに使用する信号受信用のフィルタ回路の具体的構成を示す回路図である。
【図６】 従来の通信システムのフロントエンドの概略構成を示すブロック図である。
【図７】 同フロントエンドに使用するフィルタ回路の概略構成を示すブロック図である。
【図８】 同フィルタ回路の具体的構成を示す回路図である。
【図９】 本発明の第３の実施の形態の通信装置の全体概略構成を示すブロック図である。
【符号の説明】
１０ 受信信号処理部
１３、１３’ 信号受信用のフィルタ回路
１３ｂ モード選択端子
１３ｃ、２３ｃ ４次のフィルタ回路の出力端子
１３ｄ、２３ｄ ３次のフィルタ回路の出力端子
２３、２３’ 信号送信用のフィルタ回路
２３ｂ モード選択端子
３１、３１’ 第１の抵抗器群
３２ 第２の抵抗器群
３３、４３ 出力端子切替回路（出力端子切替手段）
３４、４４ 第１接続バス
３５、４５ 第２接続バス
３６、４６ 抵抗器群切替回路（抵抗器群切替手段）
３７、４７ 増幅器群
３８、４８ 第３接続バス
３９、４９ 容量群
４１ 第１の抵抗器群
４２ 第２の抵抗器群
５０ フロントエンド
５１ ＤＳＰ（信号処理回路）
５２ ＣＯＤＥＣ（変換回路）
Ａ 通信装置
【発明の属する技術分野】
本発明は、ＡＤＳＬ通信などの非対称通信路を有する通信システムに使用されると好適なフィルタ回路、及び、そのフィルタ回路を有するフロントエンド並びに通信装置に関するものである。
【０００２】
【従来の技術】
ＡＤＳＬ通信などの非対称通信路を有する通信システムでは、受信側のデータレートが高速であり、送信側のデータレートが比較的遅い非対称な通信路を有している。このような非対称型の通信システムは、高速通信を廉価で実現できるために、注目を集めており、その通信システムを実現する機器も、コストを低減することが求められている。更には、通信システムにおける送受信部であるフロントエンドを小型化するために、そのフロントエンドの回路面積を削減することも要求されている。
【０００３】
図６は、従来の非対称通信システムにおける送受信部であるフロントエンドの構成を示すブロック図である。このフロントエンドには、信号受信端子５１が設けられており、信号受信端子５１から受信された通信信号がレシーバ５２に入力される。
【０００４】
前記フロントエンドには、更に、第１〜第３の３つのフィルタ回路５３、５４、５５が設けられている。第１のフィルタ回路５３及び第３のフィルタ回路５５は、高カットオフ周波数のフィルタ回路であり、第２のフィルタ回路５４は、低カットオフ周波数のフィルタ回路である。
【０００５】
レシーバ５２の出力は、第１のフィルタ回路５３及び第３のフィルタ回路５５の何れか一方のフィルタ回路によってフィルタ処理された後に、受信側ＡＤ変換器５８によってデジタル変換されて、デジタル信号出力端子５９から、図示しないデジタル処理部に出力される。
【０００６】
また、デジタル処理部にて処理されたデジタル信号は、デジタル信号入力端子６１から入力されて、送信側ＤＡ変換器６２によってアナログ信号に変換された後に、第２のフィルタ回路５４及び第３のフィルタ回路５５の何れか一方のフィルタ回路によってフィルタ処理される。フィルタ処理されたアナログ信号は、ドライバ６４によって、信号送信端子６５から送信される。
【０００７】
レシーバ５２の出力は、第１のフィルタ回路５３に、直接、与えられると共に、入力切替手段５７を介して第３のフィルタ回路５５に与えられている。また、入力切替手段５７には、送信側のＤＡ変換器６２の出力も与えられている。
【０００８】
第１のフィルタ回路５３の出力は、第１出力切替手段５６を介して、ＡＤ変換器５８に与えられている。第１出力切替手段５６には、第３のフィルタ回路５５の出力も与えられている。
【０００９】
送信側のＤＡ変換器６２の出力は、前述したように、入力切替手段５７を介して第３のフィルタ回路５５に与えられると共に、第２のフィルタ回路５４にも直接与えられている。そして、第２のフィルタ回路５４の出力が第２出力切替手段６３を介してドライバ６４に与えられている。第２出力切替手段６３には、第３のフィルタ回路５５の出力も与えられている。
【００１０】
このような構成のフロントエンドでは、レシーバ５２の出力が、入力切替手段５７及び第１出力切替手段５６の切り替えによって、第１のフィルタ回路５３及び第３のフィルタ回路５５の何れか一方によってフィルタ処理され、その後にＡＤ変換器５８に与えられる。また、送信側のＤＡ変換器６２の出力は、入力切替手段５７及び第２出力切替手段６３の切り替えによって、第２のフィルタ回路５４及び第３のフィルタ回路５５の何れか一方によってフィルタ処理され、その後にドライバ６４に与えられる。
【００１１】
尚、第３のフィルタ回路５５は、入力切替手段５７によって、受信信号又は送信信号の何れか一方のみのフィルタ処理に使用される。
【００１２】
図７は、前記第１〜第３のフィルタ回路５３〜５５として使用されるフィルタ回路の概略構成を示すブロック図を示す。通常、フィルタ回路７０は、複数の抵抗によって構成された抵抗器群７２と、複数の増幅器によって構成された増幅器群７３とが接続バス７６によって接続されており、また、増幅器群７３と、複数の容量によって構成された容量群７４とが、接続バス７７によって接続されている。
【００１３】
そして、抵抗器群７２に接続された受信端子７１から受信された信号が、このフィルタ回路７０でフィルタ処理された後に、増幅器群７３に接続された出力端子７５からフィルタ回路７０の外部に出力される。
【００１４】
図８は、前記フィルタ回路７０の具体的構成を示す回路図である。このフィルタ回路７０は、４次のフィルタ回路であり、増幅器群７３には、４つの増幅器７３ａが設けられている。また、容量群７４も４つの容量７４ａを有する。各容量７４ａは２つの容量素子から成る。更に、抵抗器群７２も、４つの抵抗器７２ａを有し、各抵抗器７２ａは複数個の抵抗素子から成る。そして、増幅器群７３の図中右端に位置する増幅器７３ａには、４次のフィルタ回路７０の出力端子７５が接続されている。
【００１５】
【非特許文献１】
ISSCC. Digest of paper TP14.1(1999)
【００１６】
【発明が解決しようとする課題】
しかしながら、従来のフィルタ回路７０は、図８に示すように、抵抗器群７２、増幅器群７３及び容量群７４を有しているために、大きな実装面積が必要になる。特に、複数の増幅器７３ａにより構成された増幅器群７３及び複数の容量７４ａにより構成された容量群７４は面積が大きく、複数の抵抗器７２ａにより構成された抵抗器群７２と比較して、大きな実装面積が必要である。その結果、図６に示すように、３つのフィルタ回路５３〜５５を備えたフロントエンドは、回路規模が著しく大きくなるという問題がある。
【００１７】
また、３つのフィルタ回路５３〜５５を切り替えるために、入力切替手段５７と、第１及び第２の出力切替手段５６及び６３とが、信号通信路内に設けられているために、信号の歪特性が劣化する懸念もある。
【００１８】
本発明は、このような問題を解決するものであり、その目的は、回路規模を低減することができると共に、信号の品質が向上したフィルタ回路、及びこのフィルタ回路を備えた非対称型通信システムのフロントエンド並びに通信装置を提供することにある。
【００１９】
【課題を解決するための手段】
以上の目的を達成するため、本発明では、複数種類のフィルタ回路を選択的に構成する場合には、各フィルタ回路を構成する増幅器群及び容量群は、増幅器群同士、容量群同士で、その値は異なるが、各フィルタ回路の抵抗器群の抵抗値を調整すれば、同一値の増幅器群及び同一値の容量群に設定できる点に着目して、各フィルタ回路を構成する増幅器群及び容量群を各フィルタ回路で兼用して、実装面積を削減することとする。
【００２０】
具体的に、請求項１記載の発明のフィルタ回路は、複数の増幅器により構成された増幅器群と、前記増幅器群と接続され、且つ、複数の容量により構成された容量群と、各々が複数の抵抗器により構成された複数の抵抗器群と、前記複数の抵抗器群の何れか１つの抵抗器群を選択し、この選択した抵抗器群を前記増幅器群に接続する抵抗器群切替手段とを備え、前記複数の抵抗器群のうち第１の抵抗器群は、前記複数の抵抗器群のうち第２の抵抗器群が有する抵抗器の個数とは異なる個数の抵抗器を有し、前記第１の抵抗器群が前記増幅器群に接続されて構成される第１のフィルタ回路は、第１の次数のフィルタ回路を構成し、前記第２の抵抗器群が前記増幅器群に接続されて構成される第２のフィルタ回路は、第２の次数のフィルタ回路を構成することを特徴とする。
【００２１】
請求項２記載の発明は、請求項１記載のフィルタ回路において、前記増幅器群のうち、前記第１のフィルタ回路の出力となる増幅器には、前記第１の次数のフィルタ回路の出力端子が接続され、前記増幅器群のうち、前記第２のフィルタ回路の出力となる増幅器には、前記第２の次数のフィルタ回路の出力端子が接続されることを特徴とする。
【００２２】
請求項３記載の発明は、請求項２記載のフィルタ回路において、前記第１の次数のフィルタ回路の出力端子と、前記第２の次数のフィルタ回路の出力端子とを選択して切り替える出力端子切替手段を備えることを特徴とする。
【００２３】
請求項４記載の発明は、信号をフィルタ処理するフィルタ回路を有する通信システムのフロントエンドであって、前記フィルタ回路は、複数の増幅器により構成された増幅器群と、前記増幅器群と接続され、且つ、複数の容量により構成された容量群と、各々が複数の抵抗器により構成された複数の抵抗器群と、前記複数の抵抗器群の何れか１つの抵抗器群を選択し、この選択した抵抗器群を前記増幅器群に接続する抵抗器群切替手段とを備え、前記フィルタ回路は、信号受信用のフィルタ回路と、信号送信用のフィルタ回路とから成り、前記信号受信用のフィルタ回路と前記信号送信用のフィルタ回路とは、信号配線及びスイッチ回路を介して電気的に接続されていず、相互に電気的に分離されており、更に、前記信号受信用のフィルタ回路及び前記信号送信用のフィルタ回路に各々備える複数の抵抗器群のうち、第１の抵抗器群は、前記複数の抵抗器群のうち第２の抵抗器群が有する抵抗器の個数とは異なる個数の抵抗器を有し、前記第１の抵抗器群が前記増幅器群に接続されて構成される第１のフィルタ回路は、第１の次数のフィルタ回路を構成し、前記第２の抵抗器群が前記増幅器群に接続されて構成される第２のフィルタ回路は、第２の次数のフィルタ回路を構成することを特徴とする。
【００２４】
請求項５記載の発明の通信装置は、信号をフィルタ処理するフィルタ回路を有する通信 システムのフロントエンドであって、前記フィルタ回路は、複数の増幅器により構成された増幅器群と、前記増幅器群と接続され、且つ、複数の容量により構成された容量群と、各々が複数の抵抗器により構成された複数の抵抗器群と、前記複数の抵抗器群の何れか１つの抵抗器群を選択し、この選択した抵抗器群を前記増幅器群に接続する抵抗器群切替手段とを備えており、更に、前記フロントエンドが受信した信号及び前記フロントエンドから送信する信号をデジタル処理する信号処理回路と、前記信号処理回路がデジタル処理した信号をアナログ信号に変換すると共に、所定の音声通信端末から前記信号処理回路に入力されるアナログ信号をデジタル信号に変換する変換回路とを備え、前記フィルタ回路が有する複数の抵抗器群のうち第１の抵抗器群は、前記複数の抵抗器群のうち第２の抵抗器群が有する抵抗器の個数とは異なる個数の抵抗器を有し、前記第１の抵抗器群が前記増幅器群に接続されて構成される第１のフィルタ回路は、第１の次数のフィルタ回路を構成し、前記第２の抵抗器群が前記増幅器群に接続されて構成される第２のフィルタ回路は、第２の次数のフィルタ回路を構成することを特徴とする。
【００２５】
以上により、請求項１〜５記載の発明では、増幅器群、容量群及び抵抗器群を備えるフィルタ回路を複数セット準備せず、増幅器群及び容量群は各１個のみとし、抵抗器群を複数備えて、その複数の抵抗器群の何れか１つを切り替え選択して、前記増幅器群及び容量群に接続したので、カットオフ周波数の異なる複数のフィルタ回路を構成するのに、増幅器群及び容量群は各１個のみで足り、回路規模は効果的に低減される。
【００２６】
更に、請求項２〜５記載の発明では、フィルタ次数が異なるフィルタ回路の切替が可能である。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００２８】
（第1の実施の形態）
図１は、本発明の第１の実施の形態における通信システムのフロントエンドの概略構成を示すブロック図である。このフロントエンドは、例えば、ＡＤＳＬ（Asymmetric Digital Subscriber Line）等のように、送信時のデータレートと受信時のデータレートとが相互に異なる非対称型の通信システムに使用される。
【００２９】
図１に示すフロントエンドは、受信される通信信号を処理する受信信号処理部１０と、送信される通信信号を処理する送信信号処理部２０とを有している。前記受信信号処理部１０の信号通信路と、送信信号処理部２０の信号通信路とは、そのデータレートが異なって、非対称である。
【００３０】
前記受信信号処理部１０は、通信信号が受信される信号受信端子１１を有しており、この信号受信端子１１にはレシーバ１２が接続されている。この信号受信端子１１を介してレシーバ１２にて受信された信号は、信号受信用のフィルタ回路１３に与えられる。そして、受信信号は、この信号受信用のフィルタ回路１３によってフィルタ処理されて、ＡＤ変換器１４に与えられ、このＡＤ変換器１４によってデジタル変換された後に、デジタル信号出力端子１５から、図示しないデジタル処理部へ出力される。
【００３１】
また、送信信号処理部２０は、前記デジタル処理部から出力されるデジタル処理された信号が入力されるデジタル信号入力端子２５を有している。このデジタル信号入力端子２５に入力されたデジタル信号は、ＤＡ変換器２４によってアナログ変換された後に、信号送信用のフィルタ回路２３に与えられる。この信号送信用のフィルタ回路２３は、ＤＡ変換器２４から出力されるアナログ信号をフィルタ処理して、このフィルタ処理されたアナログ信号をドライバ２２に出力する。ドライバ２２は、前記フィルタ処理されたアナログ信号を信号送信端子２１から送信する。
【００３２】
図２は、前記受信信号処理部１０に設けられた信号受信用のフィルタ回路１３の概略的な内部構成を示すブロック図である。この信号受信用のフィルタ回路１３は、第１の抵抗器群３１及び第２の抵抗器群３２を有しており、入力端子１３ａにはレシーバ１２の出力が与えられる。前記第１の抵抗器群３１及び第２の抵抗器群３２は、各々、後述するように４つの抵抗器によって構成されており、第１の抵抗器群３１の抵抗値は、第２の抵抗器群３２の抵抗値とは異なっている。
【００３３】
前記第１の抵抗器群３１及び第２の抵抗器群３２は、各々、第１接続バス３４及び第２接続バス３５を介して、抵抗器群切替回路（抵抗器群切替手段）３６に接続されている。この抵抗器群切替回路３６は、接続バス３４及び３５の何れか一方を選択し、その選択した接続バスを増幅器群３７に接続する。
【００３４】
前記抵抗器群切替回路３６には、モード選択端子１３ｂが設けられている。このモード選択端子１３ｂには、前記第１接続バス３４及び第２接続バス３５の何れか一方を選択して切り替えるモード選択信号が入力される。従って、抵抗器群切替回路３６によって、第１の抵抗器群３１及び第２の抵抗器群３２の何れか一方が選択的に増幅器群３７に接続される。
【００３５】
前記増幅器群３７は、第３接続バス３８によって容量群３９に接続されている。増幅器群３７には、出力端子１３ｃが設けられている。この出力端子１３ｃからは、信号受信用のフィルタ回路１３の出力がＡＤ変換器１４に出力される。
【００３６】
このような構成の信号受信用のフィルタ回路１３は、モード選択端子１３ｂから入力されるモード選択信号によって、抵抗器群切替回路３６が切り替えられる。これにより、容量群３７に接続された増幅器群３７が、第１接続バス３４を介して第１の抵抗器群３１に接続された状態と、第２接続バス３５を介して第２の抵抗器群３２に接続された状態とに切り替えられる。従って、信号受信用のフィルタ回路１３は、図１に示すように、第１の抵抗器群３１、増幅器群３７及び容量群３９によって構成される所定の高カットオフ周波数の第１のフィルタ回路１３１が形成された状態と、第２抵抗値群３２、増幅器群３７及び容量群３９によって構成される第２のフィルタ回路１３２が形成された状態とに切り替えられる。第２のフィルタ回路１３２は、第１のフィルタ回路１３１のカットオフ周波数とは異なる所定の高カットオフ周波数になっている。
【００３７】
前記信号送信用のフィルタ回路２３も、同様に、図１に示すように、第１の抵抗器群４１及び第２の抵抗器群４２が、各々、第１接続バス４４及び第２接続バス４５を介して抵抗器群切替回路（抵抗器群切替手段）４６に接続されている。この抵抗器群切替回路４６が、モード選択端子２３ｂから入力されるモード選択信号により切り替えられて、第１の抵抗器群４１及び第２の抵抗器群４２の何れか一方が、第１接続バス４４又は第２接続バス４５を介して、増幅器群４７に接続されるように構成される。増幅器群４７には、第３接続バス４８を介して容量群４９が接続される。増幅器群４７に配置された出力端子２３ｃからは、信号送信用のフィルタ回路２３の出力がドライバ２２に出力される。
【００３８】
前記信号送信用のフィルタ回路２３も、信号受信用のフィルタ回路１３と同様に、モード選択端子２３ｂから入力されるモード選択信号によって抵抗器群切替回路４６が切り替えられることにより、容量群４９に接続された増幅器群４７が、第１接続バス４４を介して第１の抵抗器群４１に接続された状態と、第２接続バス４５を介して第２の抵抗器群４２に接続された状態とに切り替えられる。従って、信号送信用のフィルタ回路２３は、第１抵抗値群４１、増幅器群４７及び容量群４９によって構成される所定の低カットオフ周波数の第１のフィルタ回路１４１と、第２抵抗値群４２、増幅器群４７及び容量群４９によって構成される第２のフィルタ回路１４２とに切り替えられる。第１のフィルタ回路１４１のカットオフ周波数は、第２のフィルタ回路１４２のカットオフ周波数とは異なる所定の低カットオフ周波数になっている。
【００３９】
このように、前記信号受信用のフィルタ回路１３と信号送信用のフィルタ回路２３とは、図１と図６とを比較して判るように、従来の図６のように信号受信側と信号送信側とが信号ケーブルやスイッチなどを介して電気的に接続されていず、相互に電気的に分離された構成を有する。
【００４０】
次に、信号受信用のフィルタ回路１３の具体的な構成を図３に示す。この信号受信用のフィルタ回路１３は、４次のフィルタ回路として構成されている。このフィルタ回路１３において、第１の抵抗器群３１は、複数個（同図では４個）の抵抗器３１ａによって構成される。また、第２の抵抗器群３２も、複数個（４個）の抵抗器３２ａによって構成される。これ等の抵抗器３１ａ、３２ａは、各々、複数個の抵抗素子から成っている。更に、増幅器群３７も、複数個（４個）の増幅器３７ａによって構成され、容量群３９も複数個（４個）の容量３９ａによって構成されている。前記各容量３９ａは、各々、２個の容量素子から成る。これら各４個の抵抗器３１ａ、３２ａ、増幅器３７ａ、容量３９ａがその順番に並んで配置されている。
【００４１】
前記第１の抵抗器群３１の４個の抵抗器３１ａは、各々、抵抗器群切替回路３６を構成する第１スイッチ群３６ａの複数個（４個）のスイッチ３６１に接続されている。これらのスイッチ３６１は各々抵抗器３１ａを構成する抵抗素子と同数のスイッチ素子から成る。前記第１スイッチ群３６ａは、第１の抵抗器群３１と第２の抵抗器群３２との間に配置されており、第１スイッチ群３６ａの各スイッチ３６１が第１接続バス３４を介して、増幅器群３７の４個の増幅器３７ａに各々接続されている。第１スイッチ群３６ａの各スイッチ３６１は、モード選択端子１３ｂから入力されるモード選択信号を信号反転回路３６ｃによって反転した信号に基づいて、一括してオン／オフされるように構成されている。
【００４２】
同様に、第２の抵抗器群３２の４個の抵抗器３２ａは、抵抗器群切替回路３６を構成する第２スイッチ群３６ｂの複数個（４個）のスイッチ３６２に各々接続されている。これらのスイッチ３６２は各々抵抗器３２ａを構成する抵抗素子と同数のスイッチ素子から成る。前記第２スイッチ群３６ｂは、第２の抵抗器群３２と増幅器群３７との間に配置されており、第２スイッチ群３６ｂの各スイッチ３６２が第２接続バス３５を介して、増幅器群３７の４個の増幅器３７ａに各々接続されている。第２スイッチ群３６ｂの各スイッチ３６２は、モード選択端子１３ｂから入力されるモード選択信号によって、一括してオン／オフされるように構成されている。
【００４３】
このように、第２スイッチ群３６ｂの各スイッチ３６２がモード選択信号によって一括してオン／オフされるのに対して、第１スイッチ群３６ａの各スイッチ３６１は、モード選択信号の反転信号によって前記第２のスイッチ群３６ｂとは逆に一括してオフ／オンされる。従って、第２スイッチ群３６ｂの各スイッチ３６２のオン時には、第１スイッチ群３６ａの各スイッチ３６１はオフに、逆に、第２スイッチ群３６ｂの各スイッチ３６２のオフ時には、第１スイッチ群３６ａの各スイッチ３６１はオンに制御される。
【００４４】
前記増幅器群３７の４個の増幅器３７ａは、容量群３９の４個の容量３９ａに、各々、第３接続バス３８を介して接続されている。増幅器群３７には、４次のフィルタ回路の出力となる増幅器３７ａ、すなわち、図３で右端に位置する増幅器３７ａに、１つの出力端子１３ｃが設けられている。
【００４５】
ここで、抵抗器群切替回路３６を構成する第１スイッチ群３６ａ及び第２スイッチ群３６ｂは、各々、増幅器群３７の各増幅器３７ａの仮想接地点である信号入力側に接続されている。
【００４６】
このような構成の信号受信用のフィルタ回路１３では、例えば、通常は、第１スイッチ群３６ａの各スイッチ３６１が一括してオンした状態になっており、第１の抵抗器群３１の各抵抗器３１ａが増幅器群３７の各増幅器３７ａに接続された状態になっている。これにより、第１の抵抗器群３１、増幅器群３７及び容量群３９によって、高カットオフ周波数の４次の第１のフィルタ回路１３１が形成される。この第１のフィルタ回路１３１は、例えば、受信データレート及び送信データレートが共に速い場合に選択される。
【００４７】
これに対して、モード選択端子１３ｂからモード選択信号が入力されると、第２スイッチ群３６ｂの各スイッチ３６２が一括してオンすると共に、第１スイッチ群３６ａの各スイッチ３６１が一括してオフする。これにより、第２の抵抗器群３２の各抵抗器３２ａが増幅器群３７の各増幅器３７ａに接続された状態になって、第２の抵抗器群３２、増幅器群３７及び容量群３９によって、前記第１のフィルタ回路１３１とはカットオフ周波数の異なる高カットオフ周波数の４次の第２のフィルタ回路１３２が形成される。この第２のフィルタ回路１３２は、例えば、受信データレートが速く送信データレートが遅い場合に選択される。
【００４８】
このように、信号受信用のフィルタ回路１３は、カットオフ周波数の異なる高カットオフ周波数の第１及び第２のフィルタ回路１３１、１３２の何れか一方に切り替えることが可能である。
【００４９】
しかも、第１のフィルタ回路１３１及び第２のフィルタ回路１３２は、各々、増幅器群３７及び容量群３９を共用しているので、信号受信用のフィルタ回路１３の回路規模を低減することができる。特に、第１の抵抗器群３１及び第２の抵抗器群３２に比べて回路規模の大きな増幅器群３７及び容量群３９が、第１のフィルタ回路１３１及び第２のフィルタ回路１３２で共用されるので、信号受信用のフィルタ回路１３の回路規模を著しく低減することができる。
【００５０】
また、第１のフィルタ回路１３１及び第２のフィルタ回路１３２を切り替える抵抗器群切替回路３６は、第１スイッチ群３６ａ及び第２スイッチ群３６ｂによって構成されており、これらの第１スイッチ群３６ａ及び第２スイッチ群３６ｂは、各々、増幅器群３７の仮想接地点である信号入力側に接続されていて、信号通信路内に設けられていないので、電圧変動の影響を受け難く、従って、フィルタ処理される信号の歪を低減することかできる。
【００５１】
信号送信用のフィルタ回路２３は、図３に示す信号受信用のフィルタ回路１３と同様の回路構成になっているが、信号送信用のフィルタ回路２３においては、カットオフ周波数の異なる低カットオフ周波数の第１のフィルタ回路２３１及び第２のフィルタ回路２３２が選択的に形成されるように構成されている。
【００５２】
尚、前記実施の形態では、信号受信用のフィルタ回路１３において切り替えられる第１のフィルタ回路１３１及び第２のフィルタ回路１３２が、各々、４次のフィルタ回路である場合について説明したが、その他、信号受信用のフィルタ回路１３において切り替えられる第１のフィルタ回路１３１及び第２のフィルタ回路１３２の何れかが、３次のフィルタ回路を構成する場合であっても良い。
【００５３】
（第２の実施の形態）
次に、本発明の第２の実施の形態の通信システムのフロントエンドを説明する。
【００５４】
図４は、本発明の第２の実施の形態のフロントエンドを示す。本実施の形態では、第１のフィルタ回路２３１が３次のフィルタ回路、第２のフィルタ回路２３２が４次のフィルタ回路である場合のフロントエンドの構成を示す。このフロントエンドは、図１に示すフロントエンドとは、信号受信用のフィルタ回路１３’及び信号送信用のフィルタ回路２３’の構成のみが異なっている。
【００５５】
図５は、そのフロントエンドの信号受信用のフィルタ回路１３’の具体的な構成を示す回路図である。同図に示すように、この信号受信用のフィルタ回路１３’は、第１の抵抗器群３１’が、３次（第１の次数）のフィルタ回路の一部を構成する３個の抵抗器３１ａを有しており、増幅器群３７には、前記３次のフィルタ回路の出力となる増幅器３７ａ、すなわち、図５において図中左から３番目の増幅器３７ａに、３次のフィルタ回路の出力端子１３ｄが設けられている。一方、第２の抵抗器群３２は、４次（第２の次数）のフィルタ回路の一部を構成するように、前記第１の抵抗器群３１を構成する抵抗器３１ａの個数（３個）とは異なる４個の抵抗器３２ａを有している。そして、増幅器群３７には、この４次のフィルタ回路の出力となる増幅器３７ａ、すなわち、図５で右端に位置する増幅器３７ａに、４次のフィルタ回路の出力端子１３ｃが設けられている。その他の構成は、図３に示す信号受信用のフィルタ回路１３の構成と同様である。
【００５６】
また、信号受信用のフィルタ回路１３には、図４に示すように、フィルタ回路１３’の出力端子として、前記４次のフィルタ回路の出力端子１３ｃと３次のフィルタ回路の出力端子１３ｄとの何れか一方のみを選択してＡＤ変換器１４に接続する出力端子切替回路（出力端子切替手段）３３が設けられている。
【００５７】
このような構成の信号受信用のフィルタ回路１３では、抵抗器群切替回路３６における第１スイッチ群３６ａの各スイッチ３６１が一括してオンされて、第１の抵抗器群３１’の３個の抵抗器３１ａが増幅器群３７の３個の増幅器３７ａに各々接続された状態になると、出力端子切替回路３３は、３次フィルタ回路の出力端子として、出力端子１３ｄを選択する。これにより、第１の抵抗器群３１’、増幅器群３７及び容量群３９とによって３次のフィルタ回路が形成されて、その出力が、出力端子１３ｄから出力される。
【００５８】
これに対して、モード選択端子１３ｂからモード選択信号が入力されると、第２スイッチ群３６ｂの各スイッチ３６２が一括してオンされると共に、第１スイッチ群３６ａの各スイッチ３６１が一括してオフされる。これにより、第２の抵抗器群３２の４個の抵抗器３２ａが増幅器群３７の４個の増幅器３７ａに各々接続された状態になって、４次のフィルタ回路が形成される。また、出力端子切替回路３３は、前記４次のフィルタ回路の出力端子として、出力端子１３ｃを選択する。これにより、前記形成された４次のフィルタ回路の出力が、出力端子１３ｃから出力される。
【００５９】
図４に示した信号送信用のフィルタ回路２３’も、同図に示した信号受信用のフィルタ回路１３’と同様の構成になっており、増幅器群４７には、２組の出力端子２３ｃ、２３ｄが設けられている。そして、信号送信用のフィルタ回路２３’には、図５に示したと同様に、前記２組の出力端子２３ｃ、２３ｄの何れか一方のみを選択してドライバ２２に出力する出力端子切替回路（出力端子切替手段）４３が設けられている。
【００６０】
このような信号送信用のフィルタ回路２３’も、同様に、抵抗器群切替回路４６の切り替えによって、３次のフィルタ回路１４１及び４次のフィルタ回路１４２の何れか一方に切り替えられ、また、同時に出力端子切替回路４３も切り替えられて、３次のフィルタ回路１４１の形成時には出力端子２３ｄが選択され、４次のフィルタ回路１４２の形成時には出力端子２３ｃが選択される。
【００６１】
このように、図４に示すフロントエンドでは、異なる次数のフィルタ回路を選択的に形成し、更にその出力をも選択的に切り替えることができる。
【００６２】
（第３の実施の形態）
続いて、本発明の第３の実施の形態を説明する。
【００６３】
図９は、既述したＡＤＳＬ通信システムのフロントエンドを備えた通信装置Ａの全体構成を示す。同図に示す通信装置Ａは、既述の図１に示したフロントエンド５０と、ＤＳＰ（Digital Signal Processor）５１と、ＣＯＤＥＣ５２とを備える。この通信装置Ａには、音声信号及びデータ信号を受信及び送信するための電話回線６０が接続されると共に、パーソナルコンピュータ等のデータ端末装置６１がＡＤＳＬモデム６２を介して接続され、更には、電話機などの音声通信端末６３が直接に接続される。
【００６４】
前記通信装置Ａは、電話回線６０を経てフロントエンド５０で受信した信号に含まれる音声信号を音声通信端末６３に出力すると共に、その逆に、音声通信端末６３からの音声信号をフロントエンド５０から電話回線６０を介して送信する。更に、この通信装置は、電話回線６０を経てフロントエンド５０で受信した信号に含まれるデータ信号をデータ通信端末６１に出力すると共に、その逆に、データ通信端末６１からのデータ信号をフロントエンド５０から電話回線６０を介して送信する。具体的に、前記ＤＳＰ（信号処理回路）５１は、音声信号やデータ信号を多重化した信号を予め定められた処理内容でエンコード及びデコード並びに誤り訂正する。また、ＣＯＤＥＣ（変換回路）５２は、前記ＤＳＰ５１からのデジタル音声信号をアナログ音声信号に変換したり、音声通信端末６３からのアナログ音声信号をデジタル音声信号に変換する。ＡＤＳＬモデム６２は、ＤＳＰ５１からのＡＤＳＬデータ信号をデータ信号に変換し、データ端末装置６１からのデータ信号をＡＤＳＬデータ信号に変換する。
【００６５】
【発明の効果】
以上説明したように、請求項１〜５記載の発明によれば、カットオフ周波数の異なるフィルタ回路を選択的に構成するのに、増幅器群及び容量群を兼用したので、回路規模を効果的に低減することが可能である。
【００６６】
更に、請求項２〜５記載の発明によれば、フィルタ次数が異なるフィルタ回路の切替も可能である。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態の通信システムのフロントエンドを示すブロック図である。
【図２】 同フロントエンドに使用する信号受信用のフィルタ回路の構成を示すブロック図である。
【図３】 同信号受信用のフィルタ回路の具体的構成を示す回路図である。
【図４】 本発明の第２の実施の形態の通信システムのフロントエンドを示すブロック図である。
【図５】 同フロントエンドに使用する信号受信用のフィルタ回路の具体的構成を示す回路図である。
【図６】 従来の通信システムのフロントエンドの概略構成を示すブロック図である。
【図７】 同フロントエンドに使用するフィルタ回路の概略構成を示すブロック図である。
【図８】 同フィルタ回路の具体的構成を示す回路図である。
【図９】 本発明の第３の実施の形態の通信装置の全体概略構成を示すブロック図である。
【符号の説明】
１０ 受信信号処理部
１３、１３’ 信号受信用のフィルタ回路
１３ｂ モード選択端子
１３ｃ、２３ｃ ４次のフィルタ回路の出力端子
１３ｄ、２３ｄ ３次のフィルタ回路の出力端子
２３、２３’ 信号送信用のフィルタ回路
２３ｂ モード選択端子
３１、３１’ 第１の抵抗器群
３２ 第２の抵抗器群
３３、４３ 出力端子切替回路（出力端子切替手段）
３４、４４ 第１接続バス
３５、４５ 第２接続バス
３６、４６ 抵抗器群切替回路（抵抗器群切替手段）
３７、４７ 増幅器群
３８、４８ 第３接続バス
３９、４９ 容量群
４１ 第１の抵抗器群
４２ 第２の抵抗器群
５０ フロントエンド
５１ ＤＳＰ（信号処理回路）
５２ ＣＯＤＥＣ（変換回路）
Ａ 通信装置
Claims (5)
- 複数の増幅器により構成された増幅器群と、
前記増幅器群と接続され、且つ、複数の容量により構成された容量群と、
各々が複数の抵抗器により構成された複数の抵抗器群と、
前記複数の抵抗器群の何れか１つの抵抗器群を選択し、この選択した抵抗器群を前記増幅器群に接続する抵抗器群切替手段とを備え、
前記複数の抵抗器群のうち第１の抵抗器群は、前記複数の抵抗器群のうち第２の抵抗器群が有する抵抗器の個数とは異なる個数の抵抗器を有し、
前記第１の抵抗器群が前記増幅器群に接続されて構成される第１のフィルタ回路は、第１の次数のフィルタ回路を構成し、
前記第２の抵抗器群が前記増幅器群に接続されて構成される第２のフィルタ回路は、第２の次数のフィルタ回路を構成する
ことを特徴とするフィルタ回路。 - 請求項１記載のフィルタ回路において、
前記増幅器群のうち、前記第１のフィルタ回路の出力となる増幅器には、前記第１の次数のフィルタ回路の出力端子が接続され、
前記増幅器群のうち、前記第２のフィルタ回路の出力となる増幅器には、前記第２の次数のフィルタ回路の出力端子が接続される
ことを特徴とするフィルタ回路。 - 請求項２記載のフィルタ回路において、
前記第１の次数のフィルタ回路の出力端子と、前記第２の次数のフィルタ回路の出力端子とを選択して切り替える出力端子切替手段を備える
ことを特徴とするフィルタ回路。 - 信号をフィルタ処理するフィルタ回路を有する通信システムのフロントエンドであって、
前記フィルタ回路は、
複数の増幅器により構成された増幅器群と、
前記増幅器群と接続され、且つ、複数の容量により構成された容量群と、
各々が複数の抵抗器により構成された複数の抵抗器群と、
前記複数の抵抗器群の何れか１つの抵抗器群を選択し、この選択した抵抗器群を前記増幅器群に接続する抵抗器群切替手段とを備え、
前記フィルタ回路は、信号受信用のフィルタ回路と、信号送信用のフィルタ回路とから成り、
前記信号受信用のフィルタ回路と前記信号送信用のフィルタ回路とは、信号配線及びスイッチ回路を介して電気的に接続されていず、相互に電気的に分離されており、
更に、前記信号受信用のフィルタ回路及び前記信号送信用のフィルタ回路に各々備える複数の抵抗器群のうち、第１の抵抗器群は、前記複数の抵抗器群のうち第２の抵抗器群が有する抵抗器の個数とは異なる個数の抵抗器を有し、
前記第１の抵抗器群が前記増幅器群に接続されて構成される第１のフィルタ回路は、第１の次数のフィルタ回路を構成し、
前記第２の抵抗器群が前記増幅器群に接続されて構成される第２のフィルタ回路は、第２の次数のフィルタ回路を構成する
ことを特徴とする通信システムのフロントエンド。 - 信号をフィルタ処理するフィルタ回路を有する通信システムのフロントエンドであって、前記フィルタ回路は、複数の増幅器により構成された増幅器群と、前記増幅器群と接続され、且つ、複数の容量により構成された容量群と、各々が複数の抵抗器により構成された複数の抵抗器群と、前記複数の抵抗器群の何れか１つの抵抗器群を選択 し、この選択した抵抗器群を前記増幅器群に接続する抵抗器群切替手段とを備えており、
更に、前記フロントエンドが受信した信号及び前記フロントエンドから送信する信号をデジタル処理する信号処理回路と、
前記信号処理回路がデジタル処理した信号をアナログ信号に変換すると共に、所定の音声通信端末から前記信号処理回路に入力されるアナログ信号をデジタル信号に変換する変換回路とを備え、
前記フィルタ回路が有する複数の抵抗器群のうち第１の抵抗器群は、前記複数の抵抗器群のうち第２の抵抗器群が有する抵抗器の個数とは異なる個数の抵抗器を有し、
前記第１の抵抗器群が前記増幅器群に接続されて構成される第１のフィルタ回路は、第１の次数のフィルタ回路を構成し、
前記第２の抵抗器群が前記増幅器群に接続されて構成される第２のフィルタ回路は、第２の次数のフィルタ回路を構成する
ことを特徴とする通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003057069A JP4072077B2 (ja) | 2002-03-29 | 2003-03-04 | フィルタ回路並びにこれを備えた通信システムのフロントエンド及び通信装置 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002097531 | 2002-03-29 | ||
| JP2003057069A JP4072077B2 (ja) | 2002-03-29 | 2003-03-04 | フィルタ回路並びにこれを備えた通信システムのフロントエンド及び通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004007451A JP2004007451A (ja) | 2004-01-08 |
| JP4072077B2 true JP4072077B2 (ja) | 2008-04-02 |
Family
ID=30446459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003057069A Expired - Fee Related JP4072077B2 (ja) | 2002-03-29 | 2003-03-04 | フィルタ回路並びにこれを備えた通信システムのフロントエンド及び通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4072077B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8274296B2 (en) * | 2009-11-11 | 2012-09-25 | Advantest Corporation | Test apparatus and electronic device that tests a device under test |
-
2003
- 2003-03-04 JP JP2003057069A patent/JP4072077B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004007451A (ja) | 2004-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2010033214A1 (en) | Transmitting video from multiple video cameras over a single multiple pair, twisted pair cable | |
| KR101568301B1 (ko) | 휴대용 단말기에서 오디오 채널 간 크로스 톡 개선 장치 및 방법 | |
| JP4072077B2 (ja) | フィルタ回路並びにこれを備えた通信システムのフロントエンド及び通信装置 | |
| WO1997015123A1 (en) | Method and apparatus for dual purpose twisted pair interface circuit for multiple speed media in a network | |
| JP3062215B2 (ja) | アナログ・フロント・エンド回路 | |
| CN218788839U (zh) | 音频混合电路、显示装置及音频播放装置 | |
| US6825712B2 (en) | Filter circuit, front end of communication system including the filter circuit, and communication device including the same | |
| US3881058A (en) | Convertible amplifier system for single and multiple signal sources | |
| CN102196154A (zh) | 分量色差端口与复合视频端口共用端子的方法及装置 | |
| SE512927C2 (sv) | Trådlös terminal arbetande enligt fler än ett luftgränssnittsprotokoll | |
| EP1182748A2 (en) | Multiple configuration loudspeaker terminals | |
| JP4443392B2 (ja) | 送信切り換え回路および半導体集積回路 | |
| CN1169338C (zh) | 数字分离器 | |
| CN211557375U (zh) | 音频信号的传输电路及音频信号的传输装置 | |
| JP3242959U (ja) | オーディオ用ｄａ変換装置 | |
| JP2727842B2 (ja) | 半導体集積回路 | |
| JP4632505B2 (ja) | 非対称デジタル加入者線サービス通信系システム | |
| US20040263369A1 (en) | Oversampling in analog/digital and digital/analog converters | |
| JP3060993B2 (ja) | オーダワイヤ収容方式 | |
| TW524008B (en) | Splitter for digital telephone signal and digital data | |
| JP6474246B2 (ja) | オーディオ信号処理回路、車載用オーディオ装置、オーディオコンポーネント装置、電子機器 | |
| JPS63131730A (ja) | バス分岐補償フイルタ回路 | |
| JPH10242857A (ja) | 信号処理回路 | |
| US20080181369A1 (en) | Evaluation Device and Evaluation System | |
| JPH04369923A (ja) | 信号切り替え装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070822 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080118 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |